JP2009188897A - 通信システム - Google Patents

Abstract

【課題】ソース機器とシンク機器との間でクロック同期をとる。
【解決手段】
パケット生成回路３は、映像データを含む映像パケットを生成し、映像パケットをシンク機器１１に送出するタイミングにおける画素データのクロックＣＬＫｐ１の計数値Ｃｓｏｕｒｃｅ（ｔ）を、タイムスタンプ値として映像パケットのヘッダ部に付加してシンク機器１１に送信する。パケット処理回路１４は、受信された映像パケットのヘッダ部から計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出してクロック発生回路１８に出力する。クロック発生回路１８は、計数値Ｃｓｏｕｒｃｅ（ｔ）と画素データのクロックＣＬＫｐ３の計数値Ｃｃｏｕｎｔ（ｔ）との差分値が実質的にゼロに収束するように、映像データの有効画素領域以外のタイミングで、ＰＬＬ回路２６からのクロックＣＬｋｐ２に対して挿入処理又は間引き処理を行うことにより、シンク機器１１における画素データのクロックＣＬＫｐ３を発生して出力する。
【選択図】図１

Description

本発明は、映像及び音声機器（以下、ＡＶ機器という。）間で映像及び音声データ（以下、ＡＶデータという。）を伝送する通信システムに関し、特に、非圧縮映像データや音声データをパケット伝送する通信システムに関する。

非圧縮の映像データは複数の水平の走査線（水平ラインともいう。）に分割されており、各走査線は複数の画素データを有する。ここで、走査線当たりの画素数と、フレーム又はフィールド当たりの走査線数と、必要なリフレッシュレート（フレームレート又はフィールド周波数である。）との積は、画素データのクロックとして定義される。非圧縮の映像データを受信するＡＶ機器は、例えば、１つの基準クロックを用いてオーディオクロック及び画素データのクロックを発生するための位相同期ループ回路（以下、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路という。）を備えて構成される。しかしながら、上記ＰＬＬ回路の分周器のパラメータの全てを実際に実現できるわけではないので、当該ＰＬＬ回路を用いて、正確なオーディオクロック及び画素データのクロックの両方を発生することはできず、従って、受信されたＡＶストリームに含まれる映像を音声に正確に同期させることはできない。

特許文献１に記載された従来技術に係るビデオ同期化方法によれば、上記ＰＬＬ回路によって実現可能な分周器パラメータを用いてオーディオクロックに同期した画素データのクロックを発生するために、例えば走査線当たりの画素数又はフレーム当たりの走査線数などのビデオパラメータを変更する。

特開２００６−７４７４０号公報。

しかしながら、従来技術に係るビデオ同期化方法において、例えば走査線当たりの画素数又はフレーム当たりの走査線数などのビデオパラメータを変更するので、非圧縮のＡＶデータをソース機器からシンク機器に送信して表示させる場合、以下の課題が生じた。すなわち、例えば、ソース機器とシンク機器とが互いにネットワーク接続される場合、例えば、ＡＶデータのコンテンツがコマーシャルと番組との間で切り替わってビデオパラメータが変更されたとき、ソース機器からシンク機器に対して、変更されたビデオパラメータの情報を通知する必要があり、複雑な制御を行う必要があるという課題があった。また、互いの機器において当該ビデオパラメータの変更が可能であるか保障されないといった課題を有していた。さらに、ソース機器とシンク機器との間でクロック周波数の精度などのスペックが異なる場合、シンク機器においてＡＶデータを正常に再生できない可能性があった。

本発明の目的は以上の問題点を解決し、ＡＶ機器などのソース機器とシンク機器との間でＡＶデータをパケット伝送する通信システムにおいて、非圧縮映像データ内の画素データのクロックのように周波数が変化する場合であっても、視聴される画像への影響なしにソース機器とシンク機器との間でクロック同期をとることができる、従来技術に比較して簡単な構成を有する通信システムを提供することにある。

第１の発明に係る通信システムは、ソース機器からシンク機器に映像データをパケット伝送する通信システムにおいて、
上記ソース機器は、
上記映像データ内の画素データのクロックを計数し第１の計数値を示す信号を出力する送信カウンタと、
上記映像データを含む所定のパケット形式の映像パケットを生成し、上記映像パケットを上記シンク機器に送出するタイミングにおける上記第１の計数値を、タイムスタンプ値として上記映像パケットのヘッダ部に付加して上記シンク機器に送信するパケット生成手段とを備え、
上記シンク機器は、
上記映像パケットを受信し、上記受信された映像パケットのヘッダ部から上記第１の計数値を抽出し、上記抽出された第１の計数値を示す信号を出力するパケット処理手段と、
上記パケット処理手段からの第１の計数値を示す信号と、受信カウンタから出力される第２の計数値を示す信号との差分値を計算して、上記差分値を示す差分信号を出力する減算手段と、
上記差分信号に基づいてクロックを発生して出力するクロック発生手段と、
上記シンク機器における画素データのクロックに基づいて、上記映像データの水平同期信号及び垂直同期信号を発生して出力する同期信号発生手段と、
上記同期信号発生手段からの水平同期信号及び垂直同期信号に基づいて、上記映像データの有効画素領域以外のタイミングを検出し、上記検出したタイミングにおいて、上記差分値が実質的にゼロに収束するように上記クロック発生手段からのクロックに対して所定の挿入処理又は所定の間引き処理のいずれかの処理を行うことにより、上記シンク機器における画素データのクロックを発生して出力するクロック制御手段と、
上記クロック制御手段から出力される画素データのクロックを計数して、上記第２の計数値を示す信号を上記減算手段に出力する受信カウンタとを備えたことを特徴とする。

上記通信システムにおいて、上記有効画素領域以外のタイミングは、上記映像データの水平帰線期間内又は垂直帰線期間内のタイミングであることを特徴とする。

第２の発明に係る通信システムは、ソース機器からシンク機器に映像データをパケット伝送する通信システムにおいて、
上記ソース機器は、
上記シンク機器から送信されるクロック制御データ信号に基づいて、上記映像データ内の画素データのクロックの周波数を調整して、上記調整後の画素データのクロックを発生して出力するクロック調整手段と、
上記クロック調整手段からの調整後の画素データのクロックを計数し第１の計数値を示す信号を出力する送信カウンタと、
上記映像データを含む所定のパケット形式の映像パケットを生成し、上記映像パケットを上記シンク機器に送出するタイミングにおける上記第１の計数値を、タイムスタンプ値として上記映像パケットのヘッダ部に付加して上記シンク機器に送信するパケット生成手段とを備え、
上記シンク機器は、
上記ソース機器からの映像パケットを受信し、上記受信された映像パケットのヘッダ部から上記第１の計数値を抽出し、上記抽出された第１の計数値を示す信号を出力するパケット処理手段と、
上記パケット処理手段からの第１の計数値を示す信号と、受信カウンタから出力される第２の計数値を示す信号との差分値を計算して、上記差分値を示す差分信号を出力する減算手段と、
上記差分信号に基づいて上記シンク機器における画素データのクロックを発生して出力するクロック発生手段と、
上記クロック発生手段から出力される画素データのクロックに基づいて、上記映像データの水平同期信号及び垂直同期信号を発生して出力する同期信号発生手段と、
上記クロック発生手段から出力される画素データのクロックを計数して、上記第２の計数値を示す信号を上記減算手段に出力する受信カウンタと、
上記差分値に基づいて上記クロック制御データ信号を発生して上記ソース機器のクロック調整手段に送信するクロック制御手段とを備え、
上記ソース機器のクロック調整手段は、上記シンク機器のクロック制御手段から送信される上記クロック制御データ信号に基づいて、上記差分値が実質的にゼロに収束するように上記映像データ内の画素データのクロックの周波数を調整して、上記調整後の画素データのクロックを発生することを特徴とする。

上記通信システムにおいて、上記クロック制御手段は、上記減算手段からの差分値が実質的にゼロに収束している否かを判断し、上記減算手段からの差分値が実質的にゼロに収束していないときに、上記クロック制御データ信号を発生することを特徴とする。

第１の発明に係る通信システムによれば、シンク機器のクロック制御手段は、同期信号発生手段からの水平同期信号及び垂直同期信号に基づいて、映像データの有効画素領域以外のタイミングを検出し、検出したタイミングにおいて、差分値が実質的にゼロに収束するようにクロック発生手段からのクロックに対して所定の挿入処理又は所定の間引き処理のいずれかの処理を行うことにより、シンク機器における画素データのクロックを発生して出力するので、ユーザによって視聴される画像への影響なしに、シンク機器における画素データのクロックを映像データ内の画素データのクロックに同期させることができる。これにより、シンク機器における映像データのアンダーフロー及びオーバーフローを防止できる。

また、第２の発明に係る通信システムによれば、シンク機器のクロック制御手段は、差分値に基づいてクロック制御データ信号を発生してソース機器のクロック調整手段に送信し、ソース機器のクロック調整手段は、シンク機器のクロック制御手段から送信されるクロック制御データ信号に基づいて、差分値が実質的にゼロに収束するように映像データ内の画素データのクロックの周波数を調整して、上記調整後の画素データのクロックを発生して出力するので、ユーザによって視聴される画像への影響なしに、ソース機器とシンク機器との間でクロック同期をとることができる。これにより、シンク機器における映像データのアンダーフロー及びオーバーフローを防止できる。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の実施形態．
図１は本発明の第１の実施形態に係る無線通信システムの構成を示すブロック図であり、図２は図１のクロック発生回路１８の構成を示すブロック図であり、図３は図２のクロックコントローラ２１の動作の一例を示すタイミングチャートである。

本実施形態に係る無線通信システムにおいて、ソース機器１は、映像データ内の画素データのクロックＣＬＫｐ１を計数し第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を示す信号を出力する送信カウンタ４と、映像データを含む所定のパケット形式の映像パケットＰｖｉｄｅｏを生成し、映像パケットＰｖｉｄｅｏをシンク機器１１に送出するタイミングにおける第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を、タイムスタンプ値として映像パケットＰｖｉｄｅｏのヘッダ部に付加してシンク機器１１に送信するパケット生成回路３とを備たことを特徴としている。また、シンク機器１１は、パケット処理回路１４と、減算器２２と、クロック発生回路２８と、同期信号発生回路１９と、クロックコントローラ２１と、受信カウンタ２７とを備えたことを特徴としている。ここで、パケット処理回路１４は、映像パケットＰｖｉｄｅｏを受信し、受信された映像パケットＰｖｉｄｅｏのヘッダ部から第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、抽出された第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を示す信号を出力する。また、減算器２２は、パケット処理回路１４からの第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を示す信号と、受信カウンタ２７から出力される第２の計数値Ｃｃｏｕｎｔ（ｔ）を示す信号との差分値Ｄ（ｔ）を計算して、差分値Ｄ（ｔ）を示す差分信号を出力する。さらに、クロック発生回路２８は、差分信号に基づいてクロックを発生して出力する。またさらに、同期信号発生回路１９は、シンク機器１１における画素データのクロックＣＬＫｐ３に基づいて、映像データの水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを発生して出力する。そして、クロックコントローラ２１は、同期信号発生回路１９からの水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、映像データの有効画素領域以外のタイミングを検出し、検出したタイミングにおいて、差分値Ｄ（ｔ）が実質的にゼロに収束するようにクロック発生回路２８からのクロックＣＬＫｐ２に対して所定の挿入処理又は所定の間引き処理のいずれかの処理を行うことにより、シンク機器１１における画素データのクロックＣＬＫｐ３を発生して出力する。また、受信カウンタ２７は、クロックコントローラ２１から出力される画素データのクロックＣＬＫｐ３を計数して、第２の計数値Ｃｃｏｕｎｔ（ｔ）を示す信号を減算器２２に出力する。

さらに、本実施形態において、上記有効画素領域以外のタイミングは、映像データの水平帰線期間内又は垂直帰線期間内のタイミングであることを特徴としている。

図１において、ソース機器１は、例えばＤＶＤプレイヤなどの映像再生装置２と、パケット生成回路３と、送信カウンタ４と、無線通信回路５と、アンテナ６とを備えて構成される。一方、シンク機器１１は、アンテナ１２と、無線通信回路１３と、パケット処理回路１４と、映像データ処理回路１５と、バッファメモリ１６と、ディスプレイ１７と、クロック発生回路１８と、同期信号発生回路１９とを備えて構成される。

まず、ソース機器１の動作について説明する。図１において、映像再生装置２は、ＤＶＤなどの記録媒体から映像データを再生してパケット生成回路３に出力するとともに、映像データ内の画素データのクロックＣＬＫｐ１（例えば、水平ライン当たりの画素数２２００×水平ライン数１１２５×フィールド周波数６０Ｈｚ＝１４８．５ＭＨｚの周波数を有する。）を送信カウンタ４に出力する。送信カウンタ４は、画素データのクロックＣＬＫｐ１を用いて計数する。送信カウンタ４の計数値Ｃｓｏｕｒｃｅ（ｔ）は、パケット生成回路３において、映像データパケットＰｖｉｄｅｏが無線通信回路５からシンク機器１１に送出されるタイミング毎に、タイムスタンプ値としてパケットＰｖｉｄｅｏのヘッダ部に付加される。パケット生成回路３は、映像再生装置２からの映像データを含む所定のパケットの形式の映像データパケットＰｖｉｄｅｏのデータ信号を発生して、無線通信回路５に出力する。さらに、無線通信回路５は、入力されるデータ信号に従って、無線搬送波信号をデジタル変調し、変調後の無線信号をアンテナ６を介してシンク機器１１のアンテナ１２に向け無線送信する。

次に、シンク機器１１の動作について説明する。図１において、ソース機器１のアンテナ６から送信された無線信号はアンテナ１２により受信された後、無線通信回路１３に入力される。無線通信回路１３は、受信された無線信号をデジタル信号に復調した後、パケット処理回路１４に出力する。パケット処理回路１４は、ソース機器１から送信されたパケットＰｖｉｄｅｏを同期信号発生回路１９に出力するとともに、当該パケットＰｖｉｄｅｏのヘッダに付加された計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出してクロック発生回路１８に出力する。さらに、パケット処理回路１４は、映像データを多重分離して映像データ処理回路１５に出力する。クロック発生回路１８は、図３を用いて詳細後述するように、計数値Ｃｓｏｕｒｃｅ（ｔ）並びに同期信号発生回路１９からの水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、画素データのクロックＣＬＫｐ３を発生して、映像データ処理回路１５及び同期信号発生回路１９に出力する。映像データ処理回路１５は、入力される映像データに対して、クロック発生回路１８からの画素データのクロックＣＬＫｐ３に基づいて所定のパケット復号処理等を実行することにより映像信号に変換した後、バッファメモリ１６を介してディスプレイ１７に出力してその画像を表示させる。一方、同期信号発生回路１９は、クロック発生回路１８からの画素データのクロックＣＬＫｐ３をベースクロックとして用いて、パケット処理回路１４からのパケットＰｖｉｄｅｏのヘッダに格納された送信された画素データの位置情報（例えば、水平方向画素の位置及び垂直方向画素の位置）に基づいて、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを発生してディスプレイ１７及びクロック発生回路１８に出力する。

図２において、クロック発生回路１８は、減算器２２と、クロック発生回路２８と、クロックコントローラ２１と、受信カウンタ２７とを備えて構成され、入力される計数値Ｃｓｏｕｒｃｅ（ｔ），水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、画素データのクロックＣＬＫｐ３を発生する。ここで、クロック発生回路２８は、フィルタ２３と、Ｄ／Ａ変換器２４と、ＶＣＸＯ２５と、ＰＬＬ回路２６と備える。

クロック発生回路１８は以下のように動作する。図２において、まず、ソース機器１が出力する計数値Ｃｓｏｕｒｃｅ（ｔ）は、減算器２２に入力される。減算器２２は、入力される計数値Ｃｓｏｕｒｃｅ（ｔ）と受信カウンタ２７からの計数値Ｃｃｏｕｎｔ（ｔ）の差分値Ｄ（ｔ）を計算して、上記差分値Ｄ（ｔ）を示す信号を発生して、フィルタ２３及びクロックコントローラ２１に出力する。フィルタ２３は例えばＬＰＦにてなり、上記差分値Ｄ（ｔ）を示す信号を平滑化し、平滑化した信号Ｄａｖ（ｔ）をＤ／Ａ変換器２４に出力する。Ｄ／Ａ変換器２４は平滑化した信号Ｄａｖ（ｔ）をアナログ電圧に変換してＶＣＸＯ２５の発振周波数を制御する。ＶＣＸＯ２５は基準クロックＣＬＫｒｅｆ（例えば２７ＭＨｚの周波数を有する。）をＰＬＬ回路２６に出力する。ＰＬＬ回路２６は、基準クロックＣＬＫｒｅｆに基づいて、クロックＣＬＫｐ２を発生してクロックコントローラ２１に出力する。

なお、減算器２２によって計算される差分値Ｄ（ｔ）は、ソース機器１における画素データのクロックＣＬＫｐ１とシンク機器１１における画素データのクロックＣＬＫｐ３との間の同期状態を示す。具体的には、画素データのクロックＣＬＫｐ１と画素データのクロックＣＬＫｐ３とが同期しているときは、差分値Ｄ（ｔ）は実質的にゼロに収束し、画素データのクロックＣＬＫｐ１が画素データのクロックＣＬＫｐ３よりも高い周波数を有するときは、差分値Ｄ（ｔ）は増加し、画素データのクロックＣＬＫｐ１が画素データのクロックＣＬＫｐ３よりも低い周波数を有するときは、差分値Ｄ（ｔ）は減少する。

図２において、クロックコントローラ２１は、減算器２２からの差分値Ｄ（ｔ）を示す信号に基づいて、差分値Ｄ（ｔ）の値を所定のタイミングで検出する。また、クロックコントローラ２１は、同期信号発生回路１９からの水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、画像の水平帰線期間及び垂直帰線期間を検出する。さらに、クロックコントローラ２１は、検出した差分値Ｄ（ｔ）に基づいて、画像の有効画素領域以外のタイミングである水平帰線期間又は垂直帰線期間内のタイミングで、クロックＣＬＫｐ２に対する間引き処理又は挿入処理を行うことにより、差分値Ｄ（ｔ）が実質的にゼロに収束するように画素データのクロックＣＬＫｐ３を発生する。例えば、水平ライン当たりの画素数が２２００であり水平ライン数が１１２５の場合は、有効画素領域の水平ライン当たりの画素数は１９２０であり水平ライン数は１０８０である。

具体的には、クロックコントローラ２１は、差分値Ｄ（ｔ）が所定の回数だけ連続して減少したこと（以下、第１の場合という。）を検出すると、クロックＣＬＫｐ２に対して、水平帰線期間又は垂直帰線期間内のタイミングで、差分値Ｄ（ｔ）の大きさに比例した回数だけクロックＣＬＫｐ２を休止する間引き処理を行い、クロックＣＬＫｐ３を発生する。また、クロックコントローラ２１は、差分値Ｄ（ｔ）が所定の回数だけ連続して増加したこと（以下、第２の場合という。）を検出すると、クロックＣＬＫｐ２に対して、水平帰線期間又は垂直帰線期間内のタイミングで、差分値Ｄ（ｔ）の大きさに比例した回数だけクロックＣＬＫｐ２に対してクロックＣＬＫｐ２の反転クロックを追加する挿入処理を行い、クロックＣＬＫｐ３を発生する。さらに、クロックコントローラ２１は、差分値Ｄ（ｔ）の時間変化が上記第１及び第２の場合に当てはまらず、差分値Ｄ（ｔ）が実質的にゼロに収束しているときは、クロックＣＬＫｐ２をそのままクロックＣＬＫｐ３とする。クロックコントローラ２１は、発生された画素データのクロックＣＬＫｐ３を、同期信号発生回路１９、映像データ処理回路１５及び受信カウンタ２７に出力する。受信カウンタ２７は、画素データのクロックＣＬＫｐ３を用いて計数し、その計数値Ｃｃｏｕｎｔ（ｔ）を減算器２２に出力する。

図３を参照して、クロックコントローラ２１の動作の一例を説明する。図３において、クロックコントローラ２１は、差分値Ｄ（ｔ）が所定の回数だけ連続して減少したことを検出すると、水平帰線期間内のタイミングｔ１及びｔ２において、クロックＣＬＫｐ２に対して上記間引き処理を行うことにより、画素データのクロックＣＬＫｐ３を発生する。また、図３において、クロックコントローラ２１は、差分値Ｄ（ｔ）が所定の回数だけ連続して増加したことを検出すると、垂直帰線期間内のタイミングｔ３，ｔ４及びｔ４において、クロックＣＬＫｐ２に対して上記挿入処理を行うことにより、画素データのクロックＣＬＫｐ３を発生する。

以上詳述したように、本実施形態に係る無線通信システムによれば、クロックコントローラ２１は、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、映像データの水平帰線期間内又は垂直帰線期間内のタイミングを検出し、上記検出したタイミングにおいて、差分値Ｄ（ｔ）が実質的にゼロに収束するように、ＰＬＬ回路２６からのクロックＣＬＫｐ２に対して、クロックＣＬＫｐ２を休止する間引き処理又はクロックＣＬＫｐ２へのクロックＣＬＫｐ２の反転クロックの追加を行う挿入処理を行うことにより、シンク機器１１における画素データのクロックＣＬＫｐ３を発生する。さらに、クロックコントローラ２１は、差分値Ｄ（ｔ）の大きさに基づいて、挿入処理及び間引き処理を行う。これにより、ＰＬＬ回路２６からのクロックＣＬＫｐ２が、ソース機器１における映像データ内の画素データのクロックＣＬＫｐ１に同期していないときにも、水平帰線期間の単位又は垂直帰線期間の単位で、シンク機器１１における画素データのクロックＣＬＫｐ３を、映像データ内の画素データのクロックＣＬＫｐ１に同期させることができる。すなわち、ユーザによって視聴される画像への影響なしにソース機器１とシンク機器１１との間でクロック同期をとることができる。これにより、シンク機器１１のバッファメモリ１６における映像データのアンダーフロー及びオーバーフローを防止できる。

本実施形態において、クロック発生回路１８の構成は図２に示した構成に限られず、基準クロックＣＬＫｒｅｆをＰＬＬ回路２６に出力する他の回路構成であってもよい。

本実施形態において、ソース機器１とシンク機器１１とを無線通信回線を介して接続した無線通信システムについて説明したが、本発明はこれに限られず、ソース機器１とシンク機器１１とを有線通信回線を介して接続した有線通信システムであってもよい。

第２の実施形態．
図４は本発明の第２の実施形態に係る無線通信システムの構成を示すブロック図であり、図５は図４のクロック発生回路１８Ａの構成を示すブロック図である。

図４において、本実施形態に係る無線通信システムは、ソース機器１とシンク機器１１Ａとを備えて構成される。ここで、シンク機器１１Ａは、第１の実施形態に係るシンク機器１１（図１）に比較して、クロック発生回路１８に代えて、バッファメモリ１６内の映像データの蓄積量Ｄｂに基づいて画素データのクロックＣＬＫｐ３を発生するクロック発生回路１８Ａを備えたことを特徴としている。

なお、バッファメモリ１６内の映像データの蓄積量Ｄｂは、減算器２２からの差分値Ｄ（ｔ）と同様に、ソース機器１における画素データのクロックＣＬＫｐ１とシンク機器１１Ａにおける画素データのクロックＣＬＫｐ３との間の同期状態を示す。具体的には、画素データのクロックＣＬＫｐ１と画素データのクロックＣＬＫｐ３とが同期しているときは、蓄積量Ｄｂは増減せず、画素データのクロックＣＬＫｐ１が画素データのクロックＣＬＫｐ３よりも高い周波数を有するときは、蓄積量Ｄｂは増加し、画素データのクロックＣＬＫｐ１が画素データのクロックＣＬＫｐ３よりも低い周波数を有するときは、蓄積量Ｄｂは減少する。

図５のクロック発生回路１８Ａにおいて、クロックコントローラ２１Ａは、バッファメモリ１６内の映像データの蓄積量Ｄｂを所定のタイミングで検出する。また、クロックコントローラ２１Ａは、同期信号発生回路１９からの水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、画像の水平帰線期間及び垂直帰線期間を検出する。さらに、クロックコントローラ２１Ａは、検出した蓄積量Ｄｂに基づいて、画像の有効画素領域以外のタイミングである水平帰線期間又は垂直帰線期間内のタイミングで、クロックＣＬＫｐ２に対する間引き処理又は挿入処理を行うことにより、蓄積量Ｄｂが実質的に増減しなくなるように画素データのクロックＣＬＫｐ３を発生する。これにより、差分値Ｄ（ｔ）は実質的にゼロに収束する。

具体的には、クロックコントローラ２１Ａは、蓄積量Ｄｂが所定の回数だけ連続して減少したこと（以下、第３の場合という。）を検出すると、水平帰線期間又は垂直帰線期間内のタイミングで、バッファメモリ１６内の映像データの蓄積量に比例した回数だけクロックＣＬＫｐ２を休止する間引き処理を行い、クロックＣＬＫｐ３を発生する。また、クロックコントローラ２１Ａは、蓄積量Ｄｂが所定の回数だけ連続して増加したこと（以下、第４の場合という。）を検出すると、水平帰線期間又は垂直帰線期間内のタイミングで、バッファメモリ１６内の映像データの蓄積量に比例した回数だけクロックＣＬＫｐ２に対してクロックＣＬＫｐ２の反転クロックを追加する挿入処理を行い、クロックＣＬＫｐ３を発生する。さらに、クロックコントローラ２１Ａは、蓄積量Ｄｂの時間変化が上記第３及び第４の場合に当てはまらないときは、クロックＣＬＫｐ２をそのままクロックＣＬＫｐ３とする。クロックコントローラ２１Ａは、発生された画素データのクロックＣＬＫｐ３を、同期信号発生回路１９、映像データ処理回路１５及び受信カウンタ２７に出力する。受信カウンタ２７は、画素データのクロックＣＬＫｐ３を用いて計数し、その計数値Ｃｃｏｕｎｔ（ｔ）を減算器２２に出力する。

以上詳述したように、本実施形態に係る無線通信システムによれば、クロックコントローラ２１Ａは、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、映像データの水平帰線期間内又は垂直帰線期間内のタイミングを検出し、差分値Ｄ（ｔ）が実質的にゼロに収束するように、上記タイミングでＰＬＬ回路２６からのクロックＣＬＫｐ２に対して、クロックＣＬＫｐ２を休止する間引き処理又はクロックＣＬＫｐ２へのクロックＣＬＫｐ２の反転クロックの追加を行う挿入処理を行うことにより、シンク機器１１Ａにおける画素データのクロックＣＬＫｐ３を発生する。さらに、クロックコントローラ２１Ａは、バッファメモリ１６における映像データの蓄積量Ｄｂを検出し、検出した蓄積量Ｄｂに基づいて挿入処理及び間引き処理を行う。これにより、ＰＬＬ回路２６からのクロックＣＬＫｐ２が、映像データ内の画素データのクロックＣＬＫｐ１に同期していないときにも、水平帰線期間の単位又は垂直帰線期間の単位で、シンク機器１１Ａにおける画素データのクロックＣＬＫｐ３を、映像データ内の画素データのクロックＣＬＫｐ１に同期させることができる。すなわち、ユーザによって視聴される画像への影響なしにソース機器１とシンク機器１１Ａとの間でクロック同期をとることができる。これにより、シンク機器１１Ａのバッファメモリ１６における映像データのアンダーフロー及びオーバーフローを防止できる。

本実施形態において、クロック発生回路１８Ａの構成は図５に示した構成に限られず、基準クロックＣＬＫｒｅｆをＰＬＬ回路２６に出力する他の回路構成であってもよい。

本実施形態において、ソース機器１とシンク機器１１Ａとを無線通信回線を介して接続した無線通信システムについて説明したが、本発明はこれに限られず、ソース機器１とシンク機器１１Ａとを有線通信回線を介して接続した有線通信システムであってもよい。

第３の実施形態．
図６は、本発明の第３の実施形態に係る無線通信システムの構成を示すブロック図であり、図７は、図６のクロック発生回路１８Ｂの構成を示すブロック図である。

図６において、ソース機器１Ａは、映像再生装置２と、パケット生成回路３と、送信カウンタ４と、無線通信回路５Ａと、アンテナ６と、クロック調整回路７とを備えて構成される。一方、シンク機器１１Ｂは、アンテナ１２と、無線通信回路１３Ａと、パケット処理回路１４と、映像データ処理回路１５と、バッファメモリ１６と、ディスプレイ１７と、クロック発生回路１８Ｂと、同期信号発生回路１９とを備えて構成される。

本実施形態において、ソース機器１Ａは、シンク機器１１Ｂから送信されるクロック制御データ信号Ｓｄに基づいて、映像データ内の画素データのクロックＣＬＫｐ１の周波数を調整して、調整後の画素データのクロックＣＬＫｐ４を発生して出力するクロック調整回路７と、クロック調整回路７からの調整後の画素データのクロックＣＬＫｐ４を計数し第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を示す信号を出力する送信カウンタ４と、映像データを含む所定のパケット形式の映像パケットＰｖｉｄｅｏを生成し、映像パケットをシンク機器１１Ｂに送出するタイミングにおける第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を、タイムスタンプ値として映像パケットＰｖｉｄｅｏのヘッダ部に付加してシンク機器１１Ｂに送信するパケット生成回路３とを備えたことを特徴としている。一方、シンク機器１１Ｂは、パケット処理回路１４と、減算器２２と、クロック発生回路２８と、同期信号発生回路１９と、受信カウンタ２７と、クロックコントローラ２１Ｂとを備えたことを特徴としている。ここで、パケット処理回路１４は、ソース機器１Ａからの映像パケットＰｖｉｄｅｏを受信し、受信された映像パケットＰｖｉｄｅｏのヘッダ部から第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、抽出された第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を示す信号を出力する。また、減算器２２は、パケット処理回路１４からの第１の計数値Ｃｓｏｕｒｃｅ（ｔ）を示す信号と、受信カウンタ２７から出力される第２の計数値Ｃｃｏｕｎｔ（ｔ）を示す信号との差分値Ｄ（ｔ）を計算して、差分値Ｄ（ｔ）を示す差分信号を出力する。さらに、クロック発生回路２８は、差分信号に基づいてシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２を発生して出力する。またさらに、同期信号発生回路１９は、クロック発生回路２８から出力される画素データのクロックＣＬＫｐ２に基づいて、映像データの水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを発生して出力する。また、受信カウンタ２７は、クロック発生回路２８から出力される画素データのクロックＣＬＫｐ２を計数して、第２の計数値Ｃｃｏｕｎｔ（ｔ）を示す信号を減算器２２に出力する。さらに、クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）に基づいてクロック制御データ信号Ｓｄを発生してソース機器１Ａのクロック調整回路７に送信する。ここで、ソース機器１Ａのクロック調整回路７は、シンク機器１１Ｂのクロックコントローラ２１Ｂから送信されるクロック制御データ信号Ｓｄに基づいて、差分値Ｄ（ｔ）が実質的にゼロに収束するように映像データ内の画素データのクロックＣＬＫｐ１の周波数を調整して、調整後の画素データのクロックＣＬＫｐ４を発生する。

また、クロックコントローラ２１Ｂは、減算器２２からの差分値Ｄ（ｔ）が実質的にゼロに収束している否かを判断し、減算器２２からの差分値Ｄ（ｔ）が実質的にゼロに収束していないときに、クロック制御データ信号Ｓｄを発生することを特徴としている。

まず、ソース機器１Ａの動作について説明する。図６において、映像再生装置２は、ＤＶＤなどの記録媒体から映像データを再生してパケット生成回路３に出力するとともに、映像データ内の画素データのクロックＣＬＫｐ１をクロック調整回路７に出力する。クロック調整回路７は、シンク機器１１Ｂからのクロック制御データ信号Ｓｄに基づいて、画素データのクロックＣＬＫｐ１の周波数を後述するように調整し、調整後の画素データのクロックＣＬＫｐ４を送信カウンタ４及びパケット生成回路３に出力する。送信カウンタ４は、調整後の画素データのクロックＣＬＫｐ４を用いて計数する。送信カウンタ４の計数値Ｃｓｏｕｒｃｅ（ｔ）は、パケット生成回路３において、映像データパケットＰｖｉｄｅｏが無線通信回路５Ａからシンク機器１１Ｂに送出されるタイミング毎に、タイムスタンプ値としてパケットＰｖｉｄｅｏのヘッダ部に付加される。パケット生成回路３は、映像再生装置２からの映像データを含む所定のパケットの形式の映像データパケットＰｖｉｄｅｏのデータ信号を発生して、無線通信回路５Ａに出力する。さらに、無線通信回路５Ａは、入力されるデータ信号に従って、無線搬送波信号をデジタル変調し、変調後の無線信号をアンテナ６を介してシンク機器１１Ｂのアンテナ１２に向け無線送信する。一方、シンク機器１１Ｂのアンテナ１２から送信された無線信号はアンテナ６により受信された後、無線通信回路５Ａに入力される。無線通信回路５Ａは、受信された無線信号をデジタル信号に復調した後、クロック制御データ信号Ｓｄを抽出して、クロック調整回路７に出力する。

次に、シンク機器１１Ｂの動作について説明する。図６において、ソース機器１Ａのアンテナ６から送信された無線信号はアンテナ１２により受信された後、無線通信回路１３Ａに入力される。無線通信回路１３Ａは、受信された無線信号をデジタル信号に復調した後、パケット処理回路１４に出力する。パケット処理回路１４は、ソース機器１Ａから送信されたパケットＰｖｉｄｅｏを同期信号発生回路１９に出力するとともに、当該パケットＰｖｉｄｅｏのヘッダに付加された計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出してクロック発生回路１８Ｂに出力する。さらに、パケット処理回路１４は、映像データを多重分離して映像データ処理回路１５に出力する。クロック発生回路１８Ｂは、図７を用いて詳細後述するように、計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて、画素データのクロックＣＬＫｐ２を発生して、映像データ処理回路１５及び同期信号発生回路１９に出力する。さらに、クロック発生回路１８Ｂは、画素データのクロックＣＬＫｐ２の計数値Ｃｃｏｕｎｔ（ｔ）と計数値Ｃｓｏｕｒｃｅ（ｔ）との差分値Ｄ（ｔ）に基づいて、クロック制御データ信号Ｓｄを発生して、無線通信回路１３Ａに出力する。これに応答して、無線通信回路１３Ａは、入力されたクロック制御データ信号Ｓｄに従って、無線搬送波信号をデジタル変調し、変調後の無線信号をアンテナ１２を介してソース機器１Ａのアンテナ６に向け無線送信する。

また、図６において、映像データ処理回路１５は、入力される映像データに対して、クロック発生回路１８Ｂからの画素データのクロックＣＬＫｐ２に基づいて所定のパケット復号処理等を実行することにより映像信号に変換した後、バッファメモリ１６を介してディスプレイ１７に出力してその画像を表示させる。また、同期信号発生回路１９は、クロック発生回路１８Ｂからの画素データのクロックＣＬＫｐ２をベースクロックとして用いて、パケット処理回路１４からのパケットＰｖｉｄｅｏのヘッダに格納された送信された画素データの位置情報（例えば、水平方向画素の位置や垂直方向画素の位置）に基づいて、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを発生してディスプレイ１７に出力する。

図７において、クロック発生回路１８Ｂは、フィルタ２３と、Ｄ／Ａ変換器２４と、ＶＣＸＯ２５と、ＰＬＬ回路２６とを含むクロック発生回路２８と、減算器２２と、クロックコントローラ２１Ｂと、受信カウンタ２７とを備えて構成される。

ここで、クロック発生回路１８Ｂは以下のように動作する。図７において、まず、ソース機器１Ａが出力する計数値Ｃｓｏｕｒｃｅ（ｔ）は、減算器２２に入力される。減算器２２は、入力される計数値Ｃｓｏｕｒｃｅ（ｔ）と受信カウンタ２７からの計数値Ｃｃｏｕｎｔ（ｔ）の差分値Ｄ（ｔ）を計算して、上記差分値Ｄ（ｔ）を示す信号を発生して、フィルタ２３及びクロックコントローラ２１Ｂに出力する。フィルタ２３は例えばＬＰＦにてなり、上記差分値Ｄ（ｔ）を示す信号を平滑化し、平滑化した信号Ｄａｖ（ｔ）をＤ／Ａ変換器２４に出力する。Ｄ／Ａ変換器２４は平滑化した信号Ｄａｖ（ｔ）をアナログ電圧に変換してＶＣＸＯ２５の発振周波数を制御する。ＶＣＸＯ２５は基準クロックＣＬＫｒｅｆ（例えば２７ＭＨｚの周波数を有する。）をＰＬＬ回路２６に出力する。ＰＬＬ回路２６は、基準クロックＣＬＫｒｅｆに基づいて、クロックＣＬＫｐ２を発生して、画素データのクロックとして、同期信号発生回路１９及び映像データ処理回路１５に出力する。

なお、減算器２２によって計算される差分値Ｄ（ｔ）は、ソース機器１Ａにおける調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｃにおける画素データのクロックＣＬＫｐ２との間の同期状態を示す。具体的には、画素データのクロックＣＬＫｐ４と画素データのクロックＣＬＫｐ２とが同期しているときは差分値Ｄ（ｔ）はゼロに収束し、画素データのクロックＣＬＫｐ４が画素データのクロックＣＬＫｐ２よりも高い周波数を有するときは、差分値Ｄ（ｔ）は増加し、画素データのクロックＣＬＫｐ４が画素データのクロックＣＬＫｐ２よりも低い周波数を有するときは、差分値Ｄ（ｔ）は減少する。

また、図７において、シンク機器１１Ｂのクロックコントローラ２１Ｂは、差分値Ｄ（ｔ）を示す信号に基づいて、差分値Ｄ（ｔ）を所定のタイミングで検出する。さらに、クロックコントローラ２１Ｂは、所定の回数だけ連続して差分値Ｄ（ｔ）が増加又は減少したか否かを判断することにより、差分値Ｄ（ｔ）が実質的にゼロに収束しているか否かを判断する。差分値Ｄ（ｔ）が実質的にゼロに収束していないとき、クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）が増加又は減少したことを示すクロック制御データ信号Ｓｄを発生して、無線通信回路１３Ａ、アンテナ１２，６及び無線通信回路５Ａを介してソース機器１Ａのクロック調整回路７に送信する。

シンク機器１１Ｂから送信されるクロック制御データ信号Ｓｄに応答して、ソース機器１Ａのクロック調整回路７は、所定の回数だけ連続して差分値Ｄ（ｔ）が増加したときは、画素データのクロックＣＬＫｐ１の周波数を低くするように制御して、調整後の画素データのクロックＣＬＫｐ４を発生する。一方、ソース機器１Ａのクロック調整回路７は、所定の回数だけ連続して差分値Ｄ（ｔ）が減少したときは、画素データのクロックＣＬＫｐ１の周波数を高くするように制御して、調整後の画素データのクロックＣＬＫｐ４を発生する。また、クロック調整回路７は、シンク機器１１Ｂからのクロック制御データ信号Ｓｄを受信していないとき（すなわち、差分値Ｄ（ｔ）が実質的にゼロに収束しているとき）は、画素データのクロックＣＬＫｐ１の周波数を調整せずに、そのままクロックＣＬＫｐ４として出力する。これにより、クロック調整回路７は、差分値Ｄ（ｔ）が実質的にゼロに収束するように、画素データのクロックＣＬＫｐ１の周波数を調整し、調整後の画素データのクロックＣＬＫｐ４を発生する。なお、クロック調整回路７は、ＰＬＬ回路の分周パラメータを調整することによって、画素データのクロックＣＬＫｐ１の周波数を調整する。

以上詳述したように、本実施形態に係る無線通信システムによれば、クロックコントローラ２１Ｂは、減算器２２からの差分値Ｄ（ｔ）が実質的にゼロに収束しているか否かを判断することによって、ソース機器１Ａにおける調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２とが同期しているか否かを判断する。さらに、クロックコントローラ２１Ｂは、ソース機器１Ａにおける調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２とが同期していないとき、差分値Ｄ（ｔ）が増加又は減少したことを示すクロック制御データ信号Ｓｄを発生してソース機器１Ａのクロック調整回路７に出力する。一方、クロック調整回路７は、クロック制御データ信号Ｓｄに基づいて、差分値Ｄ（ｔ）が実質的にゼロに収束するように画素データのクロックＣＬＫｐ１の周波数を調整して、調整後の画素データのクロックＣＬＫｐ４を発生する。これにより、シンク機器１１ＢのＰＬＬ回路２６からの画素データのクロックＣＬＫｐ２が、ソース機器１Ａにおける映像データ内の画素データのクロックＣＬＫｐ１に同期していないときにも、画素データのクロックＣＬＫｐ２に同期した調整後の画素データのクロックＣＬＫｐ４を発生して、ソース機器１Ａとシンク機器１１Ｂとの間でクロック同期をとることができる。これにより、ユーザによって視聴される画像への影響なしにソース機器１Ａとシンク機器１１Ｃとの間でクロック同期をとり、シンク機器１１Ｂのバッファメモリ１６における映像データのアンダーフロー及びオーバーフローを防止できる。

本実施形態において、クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）が増加又は減少したことを示すクロック制御データ信号Ｓｄを発生してソース機器１Ａに送信したが、本発明はこれに限られない。クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）を示すクロック制御データ信号Ｓｄ、バッファメモリ１６内の映像データの蓄積量が増加又は減少したことを示すクロック制御データ信号Ｓｄ又はバッファメモリ１６内の映像データの蓄積量を示すクロック制御データ信号Ｓｄなどの、ソース機器１Ａにおける画素データのクロックＣＬＫｐ４とシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２との間の画素データのクロックの同期状態を示す信号を発生してソース機器１Ａに送信すればよい。

また、クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）が実質的にゼロに収束していないときに、クロック制御データ信号Ｓｄを発生してソース機器１Ａのクロック調整回路７に送信したが、本発明はこれに限られない。クロックコントローラ２１Ｂは、常にクロック制御データ信号Ｓｄを発生して、ソース機器１Ａのクロック調整回路７に送信してもよい。

さらに、本実施形態において、クロック発生回路１８Ｂの構成は図７に示した構成に限られず、基準クロックＣＬＫｒｅｆをＰＬＬ回路２６に出力する他の回路構成であってもよい。

またさらに、本実施形態において、ソース機器１Ａとシンク機器１１Ｂとを無線通信回線を介して接続した無線通信システムについて説明したが、本発明はこれに限られず、ソース機器１Ａとシンク機器１１Ｂとを有線通信回線を介して接続した有線通信システムであってもよい。

第４の実施形態．
図８は、本発明の第４の実施形態に係る無線通信システムの構成を示すブロック図であり、図９は、図８のクロック発生回路１８Ｃの構成を示すブロック図である。

図８において、本実施形態に係る無線通信システムは、ソース機器１Ａとシンク機器１１Ｃとを備えて構成される。ここで、シンク機器１１Ｃは、第３の実施形態に係るシンク機器１１Ｂ（図６）に比較して、クロック発生回路１８Ｂに代えて、バッファメモリ１６内の映像データの蓄積量Ｄｂに基づいて、ソース機器１Ａにおける調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２とが同期しているか否かを判断するクロック発生回路１８Ｃを備えたことを特徴としている。

なお、バッファメモリ１６内の映像データの蓄積量Ｄｂは、減算器２２からの差分値Ｄ（ｔ）と同様に、ソース機器１における調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｃにおける画素データのクロックＣＬＫｐ２との間の同期状態を示す。具体的には、画素データのクロックＣＬＫｐ４と画素データのクロックＣＬＫｐ２とが同期しているときは、蓄積量Ｄｂは増減せず、減算器２２からの差分値Ｄ（ｔ）が実質的にゼロに収束している。また、画素データのクロックＣＬＫｐ４が画素データのクロックＣＬＫｐ２よりも高い周波数を有するときは、蓄積量Ｄｂは増加し、差分値Ｄ（ｔ）はゼロに収束しない。さらに、画素データのクロックＣＬＫｐ４が画素データのクロックＣＬＫｐ２よりも低い周波数を有するときは、蓄積量Ｄｂは減少し、差分値Ｄ（ｔ）はゼロに収束しない。

図９において、クロックコントローラ２１Ｃは、バッファメモリ１６における映像データの蓄積量Ｄｂを所定のタイミングで検出する。さらに、クロックコントローラ２１Ｃは、所定の回数だけ連続して蓄積量Ｄｂが増加又は減少したか否かを判断することにより、差分値Ｄ（ｔ）が実質的にゼロに収束しているか否かを判断する。差分値Ｄ（ｔ）が実質的にゼロに収束していないとき、クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）を示すクロック制御データ信号Ｓｄを発生して、無線通信回路１３Ａに出力する。

シンク機器１１Ｂからのクロック制御データ信号Ｓｄに応答して、ソース機器１Ａのクロック調整回路７は、所定の回数だけ連続して蓄積量Ｄｂが増加したときは、画素データのクロックＣＬＫｐ１の周波数を低くするように制御して、調整後の画素データのクロックＣＬＫｐ４を発生する。一方、ソース機器１Ａのクロック調整回路７は、所定の回数だけ連続して蓄積量Ｄｂが減少したときは、画素データのクロックＣＬＫｐ１の周波数を高くするように制御して、調整後の画素データのクロックＣＬＫｐ４を発生する。また、クロック調整回路７は、シンク機器１１Ｂからのクロック制御データ信号Ｓｄを受信していないとき（すなわち、所定の回数だけ連続して蓄積量Ｄｂが増加も減少もしていないとき）は、画素データのクロックＣＬＫｐ１の周波数を調整せずに、そのままクロックＣＬＫｐ１として出力する。これにより、クロック調整回路７は、蓄積量Ｄｂの増減量が実質的にゼロになるように（すなわち、ソース機器１における調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｃにおける画素データのクロックＣＬＫｐ２とが実質的に同期して、差分値Ｄ（ｔ）が実質的にゼロに収束するように）、画素データのクロックＣＬＫｐ１の周波数を調整し、調整後の画素データのクロックＣＬＫｐ４を発生する。

以上詳述したように、本実施形態に係る無線通信システムによれば、クロックコントローラ２１Ｃは、バッファメモリ１６における映像データの蓄積量Ｄｂに基づいて、ソース機器１Ａにおける調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２とが実質的に同期しているか否かを判断する。さらに、ロックコントローラ２１Ｂは、ソース機器１Ａにおける調整後の画素データのクロックＣＬＫｐ４とシンク機器１１Ｂにおける画素データのクロックＣＬＫｐ２とが同期していないとき、差分値Ｄ（ｔ）を示すクロック制御データ信号Ｓｄを発生してソース機器１Ａのクロック調整回路７に出力する。一方、クロック調整回路７は、クロック制御データ信号Ｓｄに基づいて、差分値Ｄ（ｔ）が実質的にゼロに収束するように画素データのクロックＣＬＫｐ１の周波数を調整して、調整後の画素データのクロックＣＬＫｐ４を発生する。これにより、シンク機器１１ＣのＰＬＬ回路２６からの画素データのクロックＣＬＫｐ２が、ソース機器１Ａにおける映像データ内の画素データのクロックＣＬＫｐ１に同期していないときにも、画素データのクロックＣＬＫｐ２に同期した調整後の画素データのクロックＣＬＫｐ４を発生して、ソース機器１Ａとシンク機器１１Ｃとの間でクロック同期をとることができる。これにより、ユーザによって視聴される画像への影響なしにソース機器１Ａとシンク機器１１Ｃとの間でクロック同期をとり、シンク機器１１Ｃのバッファメモリ１６における映像データのアンダーフロー及びオーバーフローを防止できる。

本実施形態において、クロックコントローラ２１Ｃは、バッファメモリ１６内の映像データの蓄積量Ｄｂが増加又は減少したことを示すクロック制御データ信号Ｓｄを発生してソース機器１Ａに送信したが、本発明はこれに限られない。クロックコントローラ２１Ｃは、差分値Ｄ（ｔ）が増加又は減少したことを示すクロック制御データ信号Ｓｄ、差分値Ｄ（ｔ）を示すクロック制御データ信号Ｓｄ、又はバッファメモリ１６内の映像データの蓄積量Ｄｂを示すクロック制御データ信号Ｓｄなどの、ソース機器１Ａにおける画素データのクロックＣＬＫｐ４とシンク機器１１Ｃにおける画素データのクロックＣＬＫｐ２との間の画素データのクロックの同期状態を示す信号を発生してソース機器１Ａに送信すればよい。

また、クロックコントローラ２１Ｂは、差分値Ｄ（ｔ）が実質的にゼロに収束していないときに、クロック制御データ信号Ｓｄを発生してソース機器１Ａのクロック調整回路７に送信したが、本発明はこれに限られない。クロックコントローラ２１Ｂは、常にクロック制御データ信号Ｓｄを発生して、ソース機器１Ａのクロック調整回路７に送信してもよい。

さらに、本実施形態において、クロック発生回路１８Ｃの構成は図９に示した構成に限られず、基準クロックＣＬＫｒｅｆをＰＬＬ回路２６に出力する他の回路構成であってもよい。

またさらに、本実施形態において、ソース機器１Ａとシンク機器１１Ｃとを無線通信回線を介して接続した無線通信システムについて説明したが、本発明はこれに限られず、ソース機器１Ａとシンク機器１１Ｃとを有線通信回線を介して接続した有線通信システムであってもよい。

第１及び第２の実施形態において、同期信号発生回路１９は、シンク機器１１又は１１Ａにおける画素データのクロックＣＬＫｐ３及びパケットＰｖｉｄｅｏのヘッダに格納された送信された画素データの位置情報に基づいて、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを発生したが、本発明はこれに限られず、画素データのクロックＣＬＫｐ３及びパケットＰｖｉｄｅｏのヘッダに格納された同期フラグ（例えば、フィールド始点フラグ）に基づいて、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを発生してもよい。また、上記第３及び第４の実施形態において、同期信号発生回路１９は、シンク機器１１Ｂ又は１１Ｃにおける画素データのクロックＣＬＫｐ２及びパケットＰｖｉｄｅｏのヘッダに格納された送信された画素データの位置情報に基づいて、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを発生したが、本発明はこれに限られず、画素データのクロックＣＬＫｐ２及びパケットＰｖｉｄｅｏのヘッダに格納された同期フラグ（例えば、フィールド始点フラグ）に基づいて、水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを発生してもよい。

第３及び第４の実施形態において、クロック調整回路７は、ＰＬＬ回路の分周パラメータを調整することによって、画素データのクロックＣＬＫｐ１の周波数を調整したが、本発明はこれに限られず、ＶＣＸＯを用いて基準クロックの周波数を調整することによって、画素データのクロックＣＬＫｐ１の周波数を調整してもよい。

以上詳述したように、第１の発明に係る通信システムによれば、シンク機器のクロック制御手段は、同期信号発生手段からの水平同期信号及び垂直同期信号に基づいて、映像データの有効画素領域以外のタイミングを検出し、検出したタイミングにおいて、差分値が実質的にゼロに収束するようにクロック発生手段からのクロックに対して所定の挿入処理又は所定の間引き処理のいずれかの処理を行うことにより、シンク機器における画素データのクロックを発生して出力するので、ユーザによって視聴される画像への影響なしに、シンク機器における画素データのクロックを映像データ内の画素データのクロックに同期させることができる。これにより、シンク機器における映像データのアンダーフロー及びオーバーフローを防止できる。

また、第２の発明に係る通信システムによれば、シンク機器のクロック制御手段は、差分値に基づいてクロック制御データ信号を発生してソース機器のクロック調整手段に送信し、ソース機器のクロック調整手段は、シンク機器のクロック制御手段から送信されるクロック制御データ信号に基づいて、差分値が実質的にゼロに収束するように映像データ内の画素データのクロックの周波数を調整して、上記調整後の画素データのクロックを発生して出力するので、ユーザによって視聴される画像への影響なしに、ソース機器とシンク機器との間でクロック同期をとることができる。これにより、シンク機器における映像データのアンダーフロー及びオーバーフローを防止できる。

本発明に係る通信システムは、例えば、ワイヤレスＨＤ（Wireless High-Definition）などの無線通信規格に準拠した無線通信システムに利用できる。

本発明の第１の実施形態に係る無線通信システムの構成を示すブロック図である。 図１のクロック発生回路１８の構成を示すブロック図である。 図２のクロックコントローラ２１の動作の一例を示すタイミングチャートである。 本発明の第２の実施形態に係る無線通信システムの構成を示すブロック図である。 図４のクロック発生回路１８Ａの構成を示すブロック図である。 本発明の第３の実施形態に係る無線通信システムの構成を示すブロック図である。 図６のクロック発生回路１８Ｂの構成を示すブロック図である。 本発明の第４の実施形態に係る無線通信システムの構成を示すブロック図である。 図８のクロック発生回路１８Ｃの構成を示すブロック図である。

符号の説明

１，１Ａ…ソース機器、
２…映像再生装置、
３…パケット生成回路、
４…送信カウンタ、
５，５Ａ，１３，１３Ａ…無線通信回路、
６，１２…アンテナ、
７…クロック調整回路、
１１，１１Ａ，１１Ｂ，１１Ｃ…シンク機器、
１４…パケット処理回路、
１５…映像データ処理回路、
１６…バッファメモリ、
１７…ディスプレイ、
１８，１８Ａ，１８Ｂ，１８Ｃ，２８…クロック発生回路、
１９…同期信号発生回路、
２１，２１Ａ，２１Ｂ，２１Ｃ…クロックコントローラ、
２２…減算器、
２３…フィルタ、
２４…Ｄ／Ａ変換器、
２５…ＶＣＸＯ、
２６…ＰＬＬ回路、
２７…受信カウンタ。

Claims (4)

1. ソース機器からシンク機器に映像データをパケット伝送する通信システムにおいて、
   上記ソース機器は、
   上記映像データ内の画素データのクロックを計数し第１の計数値を示す信号を出力する送信カウンタと、
   上記映像データを含む所定のパケット形式の映像パケットを生成し、上記映像パケットを上記シンク機器に送出するタイミングにおける上記第１の計数値を、タイムスタンプ値として上記映像パケットのヘッダ部に付加して上記シンク機器に送信するパケット生成手段とを備え、
   上記シンク機器は、
   上記映像パケットを受信し、上記受信された映像パケットのヘッダ部から上記第１の計数値を抽出し、上記抽出された第１の計数値を示す信号を出力するパケット処理手段と、
   上記パケット処理手段からの第１の計数値を示す信号と、受信カウンタから出力される第２の計数値を示す信号との差分値を計算して、上記差分値を示す差分信号を出力する減算手段と、
   上記差分信号に基づいてクロックを発生して出力するクロック発生手段と、
   上記シンク機器における画素データのクロックに基づいて、上記映像データの水平同期信号及び垂直同期信号を発生して出力する同期信号発生手段と、
   上記同期信号発生手段からの水平同期信号及び垂直同期信号に基づいて、上記映像データの有効画素領域以外のタイミングを検出し、上記検出したタイミングにおいて、上記差分値が実質的にゼロに収束するように上記クロック発生手段からのクロックに対して所定の挿入処理又は所定の間引き処理のいずれかの処理を行うことにより、上記シンク機器における画素データのクロックを発生して出力するクロック制御手段と、
   上記クロック制御手段から出力される画素データのクロックを計数して、上記第２の計数値を示す信号を上記減算手段に出力する受信カウンタとを備えたことを特徴とする通信システム。
2. 上記有効画素領域以外のタイミングは、上記映像データの水平帰線期間内又は垂直帰線期間内のタイミングであることを特徴とする請求項１記載の通信システム。
3. ソース機器からシンク機器に映像データをパケット伝送する通信システムにおいて、
   上記ソース機器は、
   上記シンク機器から送信されるクロック制御データ信号に基づいて、上記映像データ内の画素データのクロックの周波数を調整して、上記調整後の画素データのクロックを発生して出力するクロック調整手段と、
   上記クロック調整手段からの調整後の画素データのクロックを計数し第１の計数値を示す信号を出力する送信カウンタと、
   上記映像データを含む所定のパケット形式の映像パケットを生成し、上記映像パケットを上記シンク機器に送出するタイミングにおける上記第１の計数値を、タイムスタンプ値として上記映像パケットのヘッダ部に付加して上記シンク機器に送信するパケット生成手段とを備え、
   上記シンク機器は、
   上記ソース機器からの映像パケットを受信し、上記受信された映像パケットのヘッダ部から上記第１の計数値を抽出し、上記抽出された第１の計数値を示す信号を出力するパケット処理手段と、
   上記パケット処理手段からの第１の計数値を示す信号と、受信カウンタから出力される第２の計数値を示す信号との差分値を計算して、上記差分値を示す差分信号を出力する減算手段と、
   上記差分信号に基づいて上記シンク機器における画素データのクロックを発生して出力するクロック発生手段と、
   上記クロック発生手段から出力される画素データのクロックに基づいて、上記映像データの水平同期信号及び垂直同期信号を発生して出力する同期信号発生手段と、
   上記クロック発生手段から出力される画素データのクロックを計数して、上記第２の計数値を示す信号を上記減算手段に出力する受信カウンタと、
   上記差分値に基づいて上記クロック制御データ信号を発生して上記ソース機器のクロック調整手段に送信するクロック制御手段とを備え、
   上記ソース機器のクロック調整手段は、上記シンク機器のクロック制御手段から送信される上記クロック制御データ信号に基づいて、上記差分値が実質的にゼロに収束するように上記映像データ内の画素データのクロックの周波数を調整して、上記調整後の画素データのクロックを発生することを特徴とする通信システム。
4. 上記クロック制御手段は、上記減算手段からの差分値が実質的にゼロに収束している否かを判断し、上記減算手段からの差分値が実質的にゼロに収束していないときに、上記クロック制御データ信号を発生することを特徴とする請求項３記載の通信システム。

Images