JP2009182259A

JP2009182259A - Semiconductor device and its manufacturing method

Info

Publication number: JP2009182259A
Application number: JP2008021831A
Authority: JP
Inventors: Hirochika Yamamoto; 博規山本; Fuminori Ito; 文則伊藤; Yoshihiro Hayashi; 喜宏林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-01-31
Filing date: 2008-01-31
Publication date: 2009-08-13
Anticipated expiration: 2028-01-31
Also published as: JP5262144B2

Abstract

<P>PROBLEM TO BE SOLVED: To improve adhesion between inter-layer insulating films in a semiconductor device and to improve reliability of the device. <P>SOLUTION: In the semiconductor device having such a structure that two different insulating films are vertically in contact with each other, when an upper layer film 51 is indicated by film strength M1[GPa], a film density D1[g/cm3], film stress S1[GPa] and a film thickness T1[nm] and a lower layer film 52 is indicated by the film strength M2[GPa], the film density D2[g/cm3], the film stress S2[GPa], and the film thickness T2[nm], ¾S2×T2/10-S1×T1/10¾-(M1+M2)×(D1+D2)>280....(101) is satisfied, and a C/Si ratio between the upper and lower layers is ≤1.7, and an O/Si ratio is ≥0.8. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、層間絶縁膜構造を有する半導体デバイス及びその製造方法に関し、特にＴＤＤＢ（TimeDependent Dielectric Breakdown：経時的絶縁膜破壊）と密着性とに優れる層間絶縁膜構造を有する半導体デバイス及びその製造方法に関する。 The present invention relates to a semiconductor device having an interlayer insulating film structure and a manufacturing method thereof, and more particularly to a semiconductor device having an interlayer insulating film structure excellent in TDDB (Time Dependent Dielectric Breakdown) and adhesion and a manufacturing method thereof. .

従来、半導体装置の銅配線層に対する層間絶縁膜材料としては、シリカ（ＳｉＯ_２）が広く用いられてきた。しかし、半導体装置の微細化及び高速化の進行に伴い、配線における信号伝達遅延と消費電力とを抑制するために、シリカよりも誘電率の低い低誘電率膜が用いられるようになってきた。誘電率の低下には空孔（ポア）の導入やハイドロカーボンの導入が一般的であり、その製法にはプラズマＣＶＤ（Chemical Vapor Deposition）やスピンコートなどが用いられる。これら方法によって比誘電率が２．４以下となる層間絶縁膜も得られている。その一方、空孔やハイドロカーボンの増加によって、層間絶縁膜の機械的強度が低下したり層間絶縁膜表面が疎水性になったりすることから、半導体プロセス内での膜剥離による信頼性の低下が問題になっている。 Conventionally, silica (SiO ₂ ) has been widely used as an interlayer insulating film material for a copper wiring layer of a semiconductor device. However, with the progress of miniaturization and speeding up of semiconductor devices, low dielectric constant films having a dielectric constant lower than that of silica have been used in order to suppress signal transmission delay and power consumption in wiring. In general, pores or hydrocarbons are introduced to lower the dielectric constant, and plasma CVD (Chemical Vapor Deposition), spin coating, or the like is used for the production method. By these methods, an interlayer insulating film having a relative dielectric constant of 2.4 or less is also obtained. On the other hand, the increase in vacancies and hydrocarbons reduces the mechanical strength of the interlayer insulating film and makes the surface of the interlayer insulating film hydrophobic, which reduces the reliability due to film peeling within the semiconductor process. It is a problem.

そのため、機械的強度の観点から層間絶縁膜の成膜にはプラズマＣＶＤ法が用いられることが多い。多くのプラズマＣＶＤ法では、不活性ガスからなるキャリアガスと有機シラン原料ガス及び酸化ガスからなる混合ガスとをリアクタに導入し、有機シラン原料ガスと酸化ガスとの酸化反応をプラズマ中で促進させることにより、層間絶縁膜を成長させている。これら成膜法では、一つの絶縁膜の成膜が終了すると、ウェーハは成膜リアクタから取り出されて大気に曝されることとなる。このとき、ウェーハの表面は大気中から水や有機物を吸着する。そのため、更にこの上に成膜を行うと、これら二層間には明瞭な界面が生じる。この結果、この界面を境に剥離が生じたり、電気特性に悪影響が出たりする。これら問題は特に低誘電率膜間のスタック構造においてより顕著であり、その歩留まりの低下の一因となっている。 Therefore, from the viewpoint of mechanical strength, a plasma CVD method is often used for forming an interlayer insulating film. In many plasma CVD methods, a carrier gas composed of an inert gas and a mixed gas composed of an organic silane source gas and an oxidizing gas are introduced into a reactor, and the oxidation reaction between the organic silane source gas and the oxidizing gas is promoted in the plasma. Thus, an interlayer insulating film is grown. In these film formation methods, when the formation of one insulating film is completed, the wafer is taken out of the film formation reactor and exposed to the atmosphere. At this time, the surface of the wafer adsorbs water and organic matter from the atmosphere. Therefore, when a film is further formed thereon, a clear interface is generated between these two layers. As a result, peeling occurs at this interface, or the electrical characteristics are adversely affected. These problems are particularly prominent in the stack structure between low dielectric constant films, which contributes to a decrease in yield.

そこで、これら問題を解決するために、特許文献１では、低誘電率膜の上面又は下面の誘電率を内部の誘電率よりも高くすることによって、密着性を確保する方法が述べられている。また、特許文献２では、基体の表面に低誘電率膜を形成する場合、その表面をプラズマにさらすことにより改質層を導入し、密着性を上げる方法が紹介されている。更に特許文献３では、上下の層間膜をつなぐ補強パターンを導入することで、剥がれを抑制するとともに、剥がれが発生してもそれが拡大しないような構造を採っている。 Therefore, in order to solve these problems, Patent Document 1 describes a method for ensuring adhesion by making the dielectric constant of the upper or lower surface of the low dielectric constant film higher than the internal dielectric constant. Further, Patent Document 2 introduces a method of increasing adhesion by introducing a modified layer by exposing the surface to plasma when a low dielectric constant film is formed on the surface of the substrate. Further, Patent Document 3 adopts a structure that suppresses peeling by introducing a reinforcing pattern that connects upper and lower interlayer films, and does not expand even if peeling occurs.

特表２００７−５１８２６３号公報Special table 2007-518263 特開２００５−２１７１４２号公報JP-A-2005-217142 特開２００４−１７２１６９号公報JP 2004-172169 A

しかしながら、上記各特許文献に記載の技術を用いた場合、以下のような問題がある。 However, when the techniques described in the above patent documents are used, there are the following problems.

例えば特許文献１のように、低誘電率膜の上下層のｋ値を上げてしまうと、内部の誘電率を低くできたとしても実効誘電率が結果的に上がってしまうので、膜の低誘電率化の効果を相殺してしまう。また、特許文献２の方法では、上下の層の成膜の間にプラズマ処理を施すために工程が増加し、それに伴うスループットの低下、コストの増加等が問題となる。更に、特許文献３の方法では、補強パターンを入れるために製造工程が増加することに加え、補強パターンをチップ内に導入することによりチップ面積の縮小化を妨げることとなる。 For example, as in Patent Document 1, if the k value of the upper and lower layers of the low dielectric constant film is increased, even if the internal dielectric constant can be lowered, the effective dielectric constant will increase as a result. It cancels out the effect of the rate. Further, in the method of Patent Document 2, the number of processes increases because the plasma treatment is performed between the upper and lower layers, resulting in problems such as a decrease in throughput and an increase in cost. Furthermore, in the method of Patent Document 3, in addition to an increase in the manufacturing process for inserting the reinforcing pattern, the reduction of the chip area is prevented by introducing the reinforcing pattern into the chip.

このように、従来の層間絶縁膜の密着性を確保する技術においては、実効誘電率の増加、スループット減、コスト増、及びデバイス縮小化の阻害等の問題を有する。 As described above, the conventional technology for ensuring the adhesion of the interlayer insulating film has problems such as an increase in effective dielectric constant, a decrease in throughput, an increase in cost, and an inhibition of device reduction.

本発明は、上記事情に鑑みなされたものであって、実効誘電率の増加、スループット減、コスト増、デバイス縮小化の阻害等を招くことなく、層間絶縁膜の密着性を向上させることを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to improve the adhesion of an interlayer insulating film without causing an increase in effective dielectric constant, a decrease in throughput, an increase in cost, an inhibition of device reduction, and the like. And

本発明に係る半導体デバイスは、二つの絶縁膜である上層膜及び下層膜が上下に接する構造を有するものにおいて、前記上層膜について膜強度をＭ１［ＧＰａ］、膜密度をＤ１［ｇ／ｃｍ^３］、膜応力をＳ１［ＧＰａ］、膜厚をＴ１［ｎｍ］とし、前記下層膜について膜強度をＭ２［ＧＰａ］、膜密度をＤ２［ｇ／ｃｍ^３］、膜応力をＳ２［ＧＰａ］、膜厚をＴ２［ｎｍ］としたとき、次の式１０１を満たすとともに、
｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
前記上層膜と前記下層膜との界面における原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上である、ことを特徴とする。 The semiconductor device according to the present invention has a structure in which an upper layer film and a lower layer film, which are two insulating films, are in contact with each other up and down. The upper layer film has a film strength of M1 [GPa] and a film density of D1 [g / cm ³ ], The film stress is S1 [GPa], the film thickness is T1 [nm], the film strength is M2 [GPa], the film density is D2 [g / cm ³ ], the film stress is S2 [GPa], When the film thickness is T2 [nm], the following formula 101 is satisfied,
| S2 × T2 / 10−S1 × T1 / 10 | − (M1 + M2) × (D1 + D2)> 280 (101)
The composition ratio of atoms at the interface between the upper layer film and the lower layer film is 1.7 or less in terms of C / Si and 0.8 or more in terms of O / Si.

半導体デバイスの製造方法は、絶縁膜である下層膜を形成する第一工程と、この下層膜の上に絶縁膜である上層膜を形成する第二工程と、を含むものにおいて、前記上層膜について膜強度をＭ１［ＧＰａ］、膜密度をＤ１［ｇ／ｃｍ^３］、膜応力をＳ１［ＧＰａ］、膜厚をＴ１［ｎｍ］とし、前記下層膜について膜強度をＭ２［ＧＰａ］、膜密度をＤ２［ｇ／ｃｍ^３］、膜応力をＳ２［ＧＰａ］、膜厚をＴ２［ｎｍ］としたとき、上記式１０１を満たすように前記下層膜及び前記上層膜を形成するとともに、原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上となるように前記下層膜と前記上層膜との界面を形成する、ことを特徴とする。 The method for manufacturing a semiconductor device includes a first step of forming a lower layer film that is an insulating film, and a second step of forming an upper layer film that is an insulating film on the lower layer film. The film strength is M1 [GPa], the film density is D1 [g / cm ³ ], the film stress is S1 [GPa], the film thickness is T1 [nm], and the film strength is M2 [GPa] and the film density for the lower layer film. And D2 [g / cm ³ ], film stress is S2 [GPa], and film thickness is T2 [nm], the lower layer film and the upper layer film are formed so as to satisfy the above formula 101, and the atomic composition The interface between the lower layer film and the upper layer film is formed so that the ratio is 1.7 or less in terms of C / Si and 0.8 or more in terms of O / Si.

本発明によれば、上層膜及び下層膜について膜強度、膜密度、膜応力及び膜厚を所定の式を満たすようにし、かつこれらの界面における原子の組成比を所定の範囲に入れることにより、追加する工程もなく特別な構造も必要としないので、実効誘電率の増加、スループット減、コスト増、デバイス縮小化の阻害等を招くことなく、層間絶縁膜の密着性を確保できる。したがって、高信頼性、高速、低消費電力、低コスト等の特長を有するＬＳＩを製造することが可能となる。 According to the present invention, the film strength, the film density, the film stress, and the film thickness of the upper layer film and the lower layer film satisfy a predetermined formula, and the composition ratio of atoms at these interfaces is within a predetermined range, Since there is no additional process and no special structure is required, the adhesion of the interlayer insulating film can be ensured without causing an increase in effective dielectric constant, a reduction in throughput, an increase in cost, a hindrance to device miniaturization, and the like. Therefore, an LSI having features such as high reliability, high speed, low power consumption, and low cost can be manufactured.

まず、本発明の概要について説明する。 First, an outline of the present invention will be described.

異なる二つの絶縁膜が上下に接する構造において、その密着力はその二つの絶縁膜の組合せにより様々であり、特別な制御を行わなくてもＣＭＰやパッケージプロセスに耐えられるものもある。本発明者は、この違いが上下層の膜質によるものであるとつきとめた。その中でも特に上下層間の膜密度・膜強度・膜応力・膜厚の違いが密着力に関係しており、これらの違いによって密着力を得るための層間の組成制御が必要なことが判明した。 In a structure in which two different insulating films are in contact with each other, the adhesive strength varies depending on the combination of the two insulating films, and some of them can withstand CMP and package processes without special control. The inventor has found that this difference is due to the film quality of the upper and lower layers. In particular, the differences in film density, film strength, film stress, and film thickness between the upper and lower layers are related to the adhesion, and it has been found that the composition control between layers is necessary to obtain the adhesion due to these differences.

具体的には、上層について膜強度Ｍ１［ＧＰａ］、膜密度Ｄ１［ｇ／ｃｍ^３］、膜応力Ｓ１［ＧＰａ］、膜厚Ｔ１［ｎｍ］、下層について膜強度Ｍ２［ＧＰａ］、膜密度Ｄ２［ｇ／ｃｍ^３］、膜応力Ｓ２［ＧＰａ］、膜厚Ｔ２［ｎｍ］、とした場合、
｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
のとき、上下層間のＣ／Ｓｉ組成比が１．７より小さくかつＯ／Ｓｉ組成比が０．８より高くすることで、密着性を向上できる。また、この式を満たさない部分では、特に処理を施すことなく密着性を確保できる。 Specifically, film strength M1 [GPa], film density D1 [g / cm ³ ], film stress S1 [GPa], film thickness T1 [nm] for the upper layer, film strength M2 [GPa], film density D2 for the lower layer When [g / cm ³ ], film stress S2 [GPa], and film thickness T2 [nm],
| S2 × T2 / 10−S1 × T1 / 10 | − (M1 + M2) × (D1 + D2)> 280 (101)
In this case, the adhesion can be improved by setting the C / Si composition ratio between the upper and lower layers to be smaller than 1.7 and the O / Si composition ratio to be higher than 0.8. Moreover, in the part which does not satisfy | fill this type | formula, adhesiveness is securable without performing a process especially.

この異なる二層の成膜に関しては、異なった装置を使い行ってもよいし、同一の装置を使って行ってもよい。同一の装置を使い二層又はそれ以上の層を積層する方法としては、以下のような方法が挙げられる。 The two different layers may be formed using different apparatuses or the same apparatus. Examples of the method of laminating two or more layers using the same apparatus include the following methods.

二種類の不飽和炭化水素を持つモノマーを使ったプラズマＣＶＤ法において、二種類のモノマーの混合比を変えることでキャップ膜から、ビア層間絶縁層、トレンチ層間絶縁膜、ハードマスク膜まで、又はこの中のうち任意の二層以上を連続して形成する際に、上下層の膜質によりその切り替わる部分に対し膜質を制御することで、実効誘電率の増加、スループット減、コスト増、デバイス縮小化の阻害等なく、密着性を向上させることができる。キャップ膜、ビア層間絶縁層、トレンチ層間絶縁膜、ハードマスク膜の任意の二層以上の成膜は同一リアクタ内で連続して行われ、成膜が完了するまでこれらがリアクタ外に出されることはない。これにより、任意の二層間は大気にさらされることなく成膜されるため、吸着物質等の影響を皆無とすることができ、明瞭な界面を持たない。ここでいう明瞭な界面とは、任意の二層間とは異なる物質が存在し、膜組成比が膜厚１ｎｍあたり１０％以上異なる部分が存在する場合をいう。このように明瞭な界面が存在しないことは、電気特性又は密着性の向上に効果的である。 In the plasma CVD method using a monomer having two types of unsaturated hydrocarbons, the cap film, via interlayer insulating layer, trench interlayer insulating film, hard mask film, or this can be changed by changing the mixing ratio of the two types of monomers. When two or more layers are continuously formed, the film quality is controlled by the film quality of the upper and lower layers to increase the effective dielectric constant, reduce the throughput, increase the cost, and reduce the device size. Adhesion can be improved without any inhibition. Arbitrary two or more layers of cap film, via interlayer insulating layer, trench interlayer insulating film, and hard mask film must be continuously formed in the same reactor, and these should be taken out of the reactor until the film formation is completed. There is no. Thereby, since any two layers are formed without being exposed to the atmosphere, the influence of the adsorbed substance and the like can be eliminated, and there is no clear interface. The clear interface here refers to a case where a substance different from any two layers exists and a portion where the film composition ratio is different by 10% or more per 1 nm thickness. The absence of such a clear interface is effective in improving electrical characteristics or adhesion.

本発明の層間絶縁膜構造を用いることにより、実効誘電率の増加、スループット減、コスト増、デバイス縮小化の阻害等の問題なく層間絶縁膜の密着性を確保できるため、高信頼性で高速、低消費電力、低コストのＬＳＩ形成が可能となる。 By using the interlayer insulating film structure of the present invention, it is possible to ensure the adhesion of the interlayer insulating film without problems such as an increase in effective dielectric constant, a decrease in throughput, an increase in cost, and an inhibition of device downsizing. Low power consumption and low cost LSI can be formed.

以下、本発明を実施するための最良の形態について図を用いて説明する。 Hereinafter, the best mode for carrying out the present invention will be described with reference to the drawings.

（第一実施形態）
図１は、本発明の第一実施形態における半導体デバイスを示す断面図である。以下、この図面に基づき説明する。 (First embodiment)
FIG. 1 is a sectional view showing a semiconductor device according to the first embodiment of the present invention. Hereinafter, description will be given based on this drawing.

本実施形態の半導体デバイスは、二つの絶縁膜である上層膜５１及び下層膜５２が上下に接する構造を有する。ここで、上層膜５１について膜強度をＭ１［ＧＰａ］、膜密度をＤ１［ｇ／ｃｍ^３］、膜応力をＳ１［ＧＰａ］、膜厚をＴ１［ｎｍ］とし、下層膜５２について膜強度をＭ２［ＧＰａ］、膜密度をＤ２［ｇ／ｃｍ^３］、膜応力をＳ２［ＧＰａ］、膜厚をＴ２［ｎｍ］とする。このとき、各値は次の式１０１の関係を満たす。 The semiconductor device of this embodiment has a structure in which an upper film 51 and a lower film 52 that are two insulating films are in contact with each other in the vertical direction. Here, the film strength of the upper film 51 is M1 [GPa], the film density is D1 [g / cm ³ ], the film stress is S1 [GPa], the film thickness is T1 [nm], and the film strength of the lower film 52 is M2 [GPa], the film density is D2 [g / cm ³ ], the film stress is S2 [GPa], and the film thickness is T2 [nm]. At this time, each value satisfies the relationship of the following expression 101.

｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
これに加え、上層膜５１と下層膜５２との界面における原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上である。この組成比は、例えば上層膜５１の下面及び下層膜５２の上面の少なくとも一方で実現されている。 | S2 × T2 / 10−S1 × T1 / 10 | − (M1 + M2) × (D1 + D2)> 280 (101)
In addition, the atomic composition ratio at the interface between the upper layer film 51 and the lower layer film 52 is 1.7 or less in C / Si and 0.8 or more in O / Si. This composition ratio is realized, for example, at least one of the lower surface of the upper film 51 and the upper surface of the lower film 52.

式１０１の第一項における膜応力と膜厚の積は、膜の反り具合に相当する。そのため、式１０１の第一項が小さいほど、上層膜５１と下層膜５２との反り具合が近くなるので、これらの密着力が増すと言える。一方、式１０１の第二項における膜強度と膜密度の積は、膜の堅牢性に相当する。そのため、式１０１の第二項が大きいほど、上層膜５１及び下層膜５２の堅牢性が高まるので、これらの密着力が増すと言える。したがって、式１０１の左辺が小さいほど密着力が増すので、式１０１の左辺≦２８０を満たす上層膜及び下層膜についてはそのまま使用することができる。 The product of the film stress and the film thickness in the first term of Formula 101 corresponds to the degree of warping of the film. Therefore, it can be said that the smaller the first term of Formula 101 is, the closer the warpage between the upper layer film 51 and the lower layer film 52 is, so that the adhesion between these layers increases. On the other hand, the product of the film strength and the film density in the second term of Formula 101 corresponds to the robustness of the film. Therefore, it can be said that the larger the second term of the formula 101, the higher the fastness of the upper layer film 51 and the lower layer film 52. Accordingly, the smaller the left side of Formula 101 is, the greater the adhesion is. Therefore, the upper layer film and the lower layer film satisfying the left side ≦ 280 of Formula 101 can be used as they are.

これに対し、本実施形態では、通常使用されない式１０１の左辺＞２８０を満たす上層膜５１及び下層膜５２について、これらの界面における原子の組成比をＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上とすることにより、密着力を改善して使用できるようにしている。このような組成比にすると密着力が向上する理由は、Ｓｉ−Ｏ結合よりもＳｉ−Ｃ結合の方が弱いからと考えられる。 On the other hand, in the present embodiment, for the upper layer film 51 and the lower layer film 52 that satisfy the left side> 280 of Formula 101 that is not normally used, the composition ratio of atoms at these interfaces is 1.7 or less in terms of C / Si and O / Si By setting it to 0.8 or more, the adhesive force can be improved and used. It is considered that the reason why the adhesive strength is improved when such a composition ratio is set is that the Si—C bond is weaker than the Si—O bond.

その結果、使用できる膜強度、膜密度、膜応力及び膜厚の組み合わせを増やすことができるので、追加する工程もなく特別な構造も必要とせず、すなわち実効誘電率の増加、スループット減、コスト増、デバイス縮小化の阻害等を招くことなく、層間絶縁膜の密着性を確保できる。 As a result, the number of combinations of film strength, film density, film stress, and film thickness that can be used can be increased, so there is no additional process and no special structure is required, that is, an increase in effective dielectric constant, a decrease in throughput, and an increase in cost. In addition, the adhesion of the interlayer insulating film can be ensured without hindering the device downsizing.

本実施形態の半導体デバイスの製造方法は、絶縁膜である下層膜５２を形成する第一工程Ａ（例えば図１１参照）と、下層膜５２の上に絶縁膜である上層膜５１を形成する第二工程Ｂ（例えば図１１参照）とを含む。そして、上層膜５１について膜強度をＭ１［ＧＰａ］、膜密度をＤ１［ｇ／ｃｍ^３］、膜応力をＳ１［ＧＰａ］、膜厚をＴ１［ｎｍ］とし、下層膜５２について膜強度をＭ２［ＧＰａ］、膜密度をＤ２［ｇ／ｃｍ^３］、膜応力をＳ２［ＧＰａ］、膜厚をＴ２［ｎｍ］としたとき、前述の式１０１を満たすように下層膜５２及び上層膜５１を形成する。これに加え、原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上となるように、下層膜５２と上層膜５１との界面を形成する。このとき、第一工程の終わり及び第二工程の始めの少なくとも一方で、原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上となるように下層膜５２と上層膜５１との界面を形成してもよい。 In the semiconductor device manufacturing method of the present embodiment, the first step A (see, for example, FIG. 11) for forming the lower layer film 52 that is an insulating film, and the first step of forming the upper layer film 51 that is an insulating film on the lower layer film 52. And two steps B (see, for example, FIG. 11). The film strength of the upper film 51 is M1 [GPa], the film density is D1 [g / cm ³ ], the film stress is S1 [GPa], the film thickness is T1 [nm], and the film strength of the lower film 52 is M2 When [GPa], film density D2 [g / cm ³ ], film stress S2 [GPa], and film thickness T2 [nm], the lower film 52 and the upper film 51 are formed so as to satisfy the above-described formula 101. Form. In addition, the interface between the lower film 52 and the upper film 51 is formed so that the atomic composition ratio is 1.7 or less in C / Si and 0.8 or more in O / Si. At this time, at least one of the end of the first step and the beginning of the second step, the lower layer film 52 and the upper layer are formed so that the atomic composition ratio is 1.7 or less in C / Si and 0.8 or more in O / Si. An interface with the film 51 may be formed.

下層膜５２及び上層膜５１は、プラズマＣＶＤ法によって形成することができる。このとき、下層膜５２及び上層膜５１を同一のリアクタ内で形成し、かつ下層膜５２及び上層膜５１の形成が終了するまで下層膜５２及び上層膜５１を大気に曝さないことが望ましい。かつ、プラズマ発生用の高周波電力を遮断することなく下層膜５２及び上層膜５１を連続して形成することが望ましい。このようにすることで、下層膜５２と上層膜５１との界面が変質して密着力が低下することを、防ぐことができる。 The lower layer film 52 and the upper layer film 51 can be formed by a plasma CVD method. At this time, it is desirable that the lower layer film 52 and the upper layer film 51 are formed in the same reactor, and the lower layer film 52 and the upper layer film 51 are not exposed to the atmosphere until the formation of the lower layer film 52 and the upper layer film 51 is completed. In addition, it is desirable to continuously form the lower layer film 52 and the upper layer film 51 without interrupting the high frequency power for generating plasma. By doing in this way, it can prevent that the interface of the lower layer film 52 and the upper layer film 51 degenerates, and adhesive force falls.

また、下層膜５２及び上層膜５１は、不飽和炭化水素を持つモノマー原料を用いて、プラズマＣＶＤ法によって形成することができる。このとき、不飽和炭化水素を持つモノマーとしては、ＳｉＯの３員環構造（例えば式１、式４、式５、式６等）、４員環構造（例えば式２、式７、式８、式９、式１０等）、直鎖構造（例えば式３、式１１等）を持つものが挙げられる。また、不飽和炭化水素を持つモノマー原料を二種類以上混合して用い、これらのモノマー原料の混合比を変えることにより、下層膜５２及び上層膜５１を形成してもよい。式１〜式１１については後述する。 The lower layer film 52 and the upper layer film 51 can be formed by a plasma CVD method using a monomer raw material having an unsaturated hydrocarbon. At this time, as the monomer having an unsaturated hydrocarbon, a SiO three-membered ring structure (for example, Formula 1, Formula 4, Formula 5, Formula 6, etc.), a four-membered ring structure (for example, Formula 2, Formula 7, Formula 8, etc.) And those having a linear structure (eg, Formula 3, Formula 11, etc.). Alternatively, the lower layer film 52 and the upper layer film 51 may be formed by using a mixture of two or more monomer raw materials having unsaturated hydrocarbons and changing the mixing ratio of these monomer raw materials. Expressions 1 to 11 will be described later.

以下に更に詳しく説明する。図１は、二つの異なる絶縁膜である上層膜５１と下層膜５２との断面を示している。上層膜５１及び下層膜５２は例えばプラズマＣＶＤ法、熱重合法、塗布法、スパッタ法、蒸着法などで成膜されたものであり、上層膜５１と下層膜５２とで成膜方法が異なってもよい。 This will be described in more detail below. FIG. 1 shows a cross section of an upper film 51 and a lower film 52 which are two different insulating films. The upper layer film 51 and the lower layer film 52 are formed by, for example, a plasma CVD method, a thermal polymerization method, a coating method, a sputtering method, a vapor deposition method, etc., and the upper layer film 51 and the lower layer film 52 have different film forming methods. Also good.

図２は、これら二層間の密着強度を下層膜の膜厚に対して示している。密着強度は、ｍ−ＥＬＴ（modified Edge Lift-off Test）法により得られた値を、相対的にプロットしている。密着性の判定は、ピール試験の結果に基づいている。図２から明らかなように、下層膜厚が増加すると同一の界面でも密着強度が低下して行くことが判明した。 FIG. 2 shows the adhesion strength between these two layers with respect to the thickness of the lower layer film. The adhesion strength is a relative plot of values obtained by the m-ELT (modified Edge Lift-off Test) method. The determination of adhesion is based on the result of the peel test. As is apparent from FIG. 2, it was found that the adhesion strength decreases at the same interface as the lower layer thickness increases.

そこで、上層膜と下層膜の膜物性評価を行い、これら密着強度の差は何に起因しているか、その検討を行った。膜物性に関しては膜厚をエリプソメータ、膜強度に関してはナノインデンター、膜密度に関してはＸＲＲ（X-Ray Reflectivity）、膜応力に関しては反り測定を行うことにより、それぞれ評価を行っている。膜評価に関しては、直径３００ｍｍのベアＳｉウェーハ上に各膜を成膜することで求めた。膜強度に関しては膜厚５００ｎｍ、膜密度と膜応力に関しては膜厚２００ｎｍ、それぞれ成膜を行い求めた。なお、ここに示す測定方法、ウェーハ径、膜厚等は、評価時の一例であり、これに限定されない。これらの膜物性の値は、Ｓｉウェーハ上に単一膜として成膜した場合に得られた数値である。 Therefore, the physical properties of the upper layer film and the lower layer film were evaluated, and the cause of the difference in adhesion strength was examined. The film properties are evaluated by measuring the film thickness with an ellipsometer, the film strength with a nanoindenter, the film density with XRR (X-Ray Reflectivity), and the film stress with warpage. Regarding the film evaluation, each film was formed on a bare Si wafer having a diameter of 300 mm. The film strength was determined by film formation of 500 nm, and the film density and film stress were determined by film formation of 200 nm. Note that the measurement method, wafer diameter, film thickness, and the like shown here are examples at the time of evaluation, and are not limited thereto. These values of film properties are values obtained when a single film is formed on a Si wafer.

図２の結果と膜物性を基に鋭意研究を行った結果、上層の膜強度Ｍ１［ＧＰａ］、膜密度Ｄ１［ｇ／ｃｍ３］、膜応力Ｓ１［ＧＰａ］、膜厚Ｔ１［ｎｍ］、及び下層の膜強度Ｍ２［ＧＰａ］、膜密度Ｄ２［ｇ／ｃｍ３］、膜応力Ｓ２［ＧＰａ］、膜厚Ｔ２［ｎｍ］と二層間の密着性とには、以下のような関係があることが判明した。 As a result of diligent research based on the results of FIG. 2 and film physical properties, the film strength M1 [GPa] of the upper layer, the film density D1 [g / cm3], the film stress S1 [GPa], the film thickness T1 [nm], and The lower layer film strength M2 [GPa], film density D2 [g / cm3], film stress S2 [GPa], film thickness T2 [nm] and the adhesion between the two layers may have the following relationship. found.

｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
すなわち、式１０１の関係を満たす条件であれば剥離が生じ、逆に式１０１の関係を満たさない条件であれば剥離が生じないことが判明した。 | S2 × T2 / 10−S1 × T1 / 10 | − (M1 + M2) × (D1 + D2)> 280 (101)
That is, it has been found that separation occurs if the condition satisfies the relationship of Expression 101, and conversely, separation does not occur if the condition does not satisfy the relationship of Expression 101.

そこで、密着性の確保のために上下層の密着性が向上するよう、界面処理を行った。層間絶縁膜の密着強度を劣化させている原因としては、膜中のハイドロカーボンの存在が考えられ、これはＳｉ−Ｏの結合よりも、Ｓｉ−Ｃの結合力が弱いことによる。この界面処理は、下層の上面、上層の下面又はこれら双方に施してもよい。この処理方法としては、成膜時にハイドロカーボン含有量を減少させる方法、又は成膜後の処理よりハイドロカーボンを抜く方法あるが、これは各層の成膜にあった方法を適宜選択すればよい。この結果、式１０１の関係を満たす条件であっても、上下層の層間のＣ／Ｓｉ組成比を１．７以下とし、かつＯ／Ｓｉ組成比を０．８以上とすることで、膜の密着性が確保できることが判明した。 Therefore, interface treatment was performed to improve the adhesion between the upper and lower layers in order to ensure adhesion. The cause of the deterioration of the adhesion strength of the interlayer insulating film is considered to be the presence of hydrocarbon in the film, which is due to the fact that the bonding force of Si—C is weaker than the bonding of Si—O. This interface treatment may be performed on the upper surface of the lower layer, the lower surface of the upper layer, or both. As this processing method, there are a method of reducing the hydrocarbon content at the time of film formation, or a method of removing the hydrocarbon from the processing after the film formation, and this may be appropriately selected according to the method for forming each layer. As a result, even under the condition satisfying the relationship of Formula 101, the C / Si composition ratio between the upper and lower layers is set to 1.7 or less and the O / Si composition ratio is set to 0.8 or more. It was found that adhesion could be secured.

（実施例１）
次に、第一実施形態に関する実施例１について説明をする。表１には、上層膜である絶縁膜１と、下層膜である絶縁膜２との膜物性を示す。これら膜の下層膜厚に対する密着性を図３に示す。なお、評価が簡易に行えるように、上層膜の膜厚は１００ｎｍに固定している。 Example 1
Next, Example 1 relating to the first embodiment will be described. Table 1 shows film physical properties of the insulating film 1 as an upper film and the insulating film 2 as a lower film. The adhesion of these films to the lower layer thickness is shown in FIG. Note that the film thickness of the upper layer film is fixed at 100 nm so that the evaluation can be easily performed.

（実施例２）
次に、第一実施形態に関する実施例２について説明をする。表２には、上層膜である絶縁膜３と、下層膜である絶縁膜１との膜物性を示す。これら膜の下層膜厚に対する密着性を図４に示す。なお、評価が簡易に行えるように、上層膜の膜厚は１００ｎｍに固定している。 (Example 2)
Next, Example 2 regarding the first embodiment will be described. Table 2 shows film physical properties of the insulating film 3 that is the upper film and the insulating film 1 that is the lower film. FIG. 4 shows the adhesion of these films to the lower layer thickness. Note that the film thickness of the upper layer film is fixed at 100 nm so that the evaluation can be easily performed.

（実施例３）
次に、第一実施形態に関する実施例３について説明をする。表３には、上層膜である絶縁膜４と、下層膜である絶縁膜３との膜物性を示す。これら膜の下層膜厚に対する密着性を図５に示す。なお、評価が簡易に行えるように、上層膜の膜厚は１００ｎｍに固定している。 (Example 3)
Next, Example 3 regarding the first embodiment will be described. Table 3 shows film physical properties of the insulating film 4 as the upper film and the insulating film 3 as the lower film. The adhesion of these films to the lower layer thickness is shown in FIG. Note that the film thickness of the upper layer film is fixed at 100 nm so that the evaluation can be easily performed.

（実施例４）
次に、第一実施形態に関する実施例４について説明をする。表４には、上層膜である絶縁膜５と、下層膜である絶縁膜１との膜物性を示す。これら膜の下層膜厚に対する密着性を図６に示す。なお、評価が簡易に行えるように、上層膜の膜厚は１００ｎｍに固定している。 Example 4
Next, Example 4 regarding the first embodiment will be described. Table 4 shows film physical properties of the insulating film 5 that is the upper film and the insulating film 1 that is the lower film. FIG. 6 shows the adhesion of these films to the lower layer thickness. Note that the film thickness of the upper layer film is fixed at 100 nm so that the evaluation can be easily performed.

ここで、実施例１〜４における密着性試験の結果と式１０１との関係を、図７に示す。この結果から、式１０１の左辺の値が２８０以上になると密着性が不足することが判明した。 Here, the relationship between the results of the adhesion test in Examples 1 to 4 and Formula 101 is shown in FIG. From this result, it was found that the adhesion is insufficient when the value on the left side of Formula 101 is 280 or more.

そこで、実施例４の下層膜である絶縁膜１の成膜時に、その上面でのハイドロカーボン含有量を制御することにより、密着性の確保を試みた。膜厚は図６の下層膜厚１００ｎｍ時の条件である。絶縁膜１はプラズマＣＶＤ法により成膜されており、成膜後期に原料濃度を低下させることで上層の膜組成の制御を行った。 Therefore, when forming the insulating film 1 which is the lower layer film of Example 4, an attempt was made to secure adhesion by controlling the hydrocarbon content on the upper surface thereof. The film thickness is the condition when the lower layer film thickness is 100 nm in FIG. The insulating film 1 is formed by a plasma CVD method, and the film composition of the upper layer is controlled by lowering the raw material concentration in the latter stage of film formation.

図８は、下層上面に処理を行った積層構造をＸＰＳ（X-ray Photoelectron Spectroscopy）にて分析した結果である。この界面の膜組成比と密着性との関係を、図９に示す。この結果から式１０１の関係を満たす条件であっても、上下層の層間のＣ／Ｓｉ組成比を１．７以下とし、かつＯ／Ｓｉ組成比を０．８以上とすることで、膜の密着性を確保できることが判明した。 FIG. 8 shows the result of analyzing the laminated structure processed on the upper surface of the lower layer by XPS (X-ray Photoelectron Spectroscopy). FIG. 9 shows the relationship between the film composition ratio of the interface and the adhesion. From this result, even under the condition satisfying the relationship of Formula 101, the C / Si composition ratio between the upper and lower layers is set to 1.7 or less, and the O / Si composition ratio is set to 0.8 or more. It was found that adhesion can be secured.

（第二実施形態）
次に、本発明の第二実施形態について図を用いて説明する。図１０は、二種類の不飽和炭化水素を持つモノマーを使ったプラズマＣＶＤ法において、二種類のモノマーの混合比を変えることでキャップ膜から、ビア層間絶縁層、トレンチ層間絶縁膜、ハードマスク膜まで、又はこの中のうち任意の二層以上を連続して形成するのに用いる成膜装置の一例である。 (Second embodiment)
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 10 shows a plasma CVD method using a monomer having two types of unsaturated hydrocarbons, changing the mixing ratio of the two types of monomers from the cap film to the via interlayer insulating layer, the trench interlayer insulating film, and the hard mask film. It is an example of the film-forming apparatus used in order to form any two or more layers continuously among these.

プラズマＣＶＤ装置１０は、原料供給経路を二つ有する。モノマーリザーバ１２ａ，１２ｂは原料供給部である。圧送ガス１３ａ，１３ｂは、原料モノマー１１ａ，１１ｂをモノマーリザーバ１２ａ，１２ｂから排出するガスである。液体マスフローコントローラ１４ａ，１４ｂは、モノマーリザーバ１２ａ，１２ｂから排出された原料モノマー１１ａ，１１ｂの流量を制御する装置である。気化器１５ａ，１５ｂは、原料モノマー１１ａ，１１ｂを気化する装置である。キャリアガス１６ａ，１６ｂは、気化した原料モノマー１１ａ，１１ｂを輸送するガスである。マスフローコントローラ１７ａ，１７ｂは、キャリガス１６ａ，１６ｂの流量を制御する装置である。 The plasma CVD apparatus 10 has two raw material supply paths. The monomer reservoirs 12a and 12b are raw material supply units. The pressurized gases 13a and 13b are gases that discharge the raw material monomers 11a and 11b from the monomer reservoirs 12a and 12b. The liquid mass flow controllers 14a and 14b are devices for controlling the flow rates of the raw material monomers 11a and 11b discharged from the monomer reservoirs 12a and 12b. The vaporizers 15a and 15b are devices that vaporize the raw material monomers 11a and 11b. The carrier gases 16a and 16b are gases that transport the vaporized raw material monomers 11a and 11b. The mass flow controllers 17a and 17b are devices that control the flow rates of the carrier gases 16a and 16b.

リアクタ１８は、プラズマＣＶＤにより成膜を行うチャンバである。ＲＦ（Radio Frequency）ユニット１９は、プラズマを発生するためにＲＦパワー（高周波電力）を印加する装置である。排気ポンプ２０は、リアクタ１８に導入した原料モノマー１１ａ，１１ｂの気化ガス及びキャリアガス１６ａ，１６ｂを排出する装置である。不活性ガス２１はパージガスである。上部電極２２及び下部電極２３は、ＲＦユニット１９からＲＦパワーが印加され、プラズマを発生する部分である。基板２４は成膜が行われるウェーハである。基板２４上の分解生成物（図示せず）は、原料モノマー１１ａ，１１ｂがプラズマによって分解されたものである。 The reactor 18 is a chamber that performs film formation by plasma CVD. The RF (Radio Frequency) unit 19 is a device that applies RF power (high-frequency power) to generate plasma. The exhaust pump 20 is an apparatus for discharging the vaporized gas of the raw material monomers 11a and 11b introduced into the reactor 18 and the carrier gases 16a and 16b. The inert gas 21 is a purge gas. The upper electrode 22 and the lower electrode 23 are portions that generate plasma when RF power is applied from the RF unit 19. The substrate 24 is a wafer on which film formation is performed. A decomposition product (not shown) on the substrate 24 is obtained by decomposing the raw material monomers 11a and 11b by plasma.

成膜は以下に示す方法によって行っている。モノマーリザーバ１２ａ，１２ｂに満たされた原料モノマー１１ａ，１１ｂを圧送ガス１３ａ，１３ｂにより排出し、液体マスフローコントローラ１４ａ，１４ｂにより原料モノマー１１ａ，１１ｂの流量制御を行う。流量制御された原料モノマー１１ａ，１１ｂは、気化器１５ａ，１５ｂ内のヒータ（図示せず）から熱をもらい気化する。この気化したガスは、マスフローコントローラ１７ａ，１７ｂにより流量制御されたキャリアガス１６ａ，１６ｂと気化器１５ａ，１５ｂ内で混合され、リアクタ１８に送られる。リアクタ１８に送られた原料モノマー１１ａ，１１ｂの気化ガスとキャリアガス１６ａ，１６ｂとは、ＲＦユニット１９から供給された電力により、上部電極２２と下部電極２３との間でプラズマとなる。このとき、ＣＶＤ反応によって基板２４上に層間絶縁膜（すなわち上層膜及び下層膜）が形成される。 Film formation is performed by the following method. The raw material monomers 11a and 11b filled in the monomer reservoirs 12a and 12b are discharged by the pressurized gas 13a and 13b, and the flow rates of the raw material monomers 11a and 11b are controlled by the liquid mass flow controllers 14a and 14b. The raw material monomers 11a and 11b whose flow rates are controlled are vaporized by receiving heat from heaters (not shown) in the vaporizers 15a and 15b. The vaporized gas is mixed in the vaporizers 15a and 15b with the carrier gas 16a and 16b whose flow rate is controlled by the mass flow controllers 17a and 17b, and sent to the reactor 18. The vaporized gases of the raw material monomers 11a and 11b and the carrier gases 16a and 16b sent to the reactor 18 become plasma between the upper electrode 22 and the lower electrode 23 by the power supplied from the RF unit 19. At this time, an interlayer insulating film (that is, an upper layer film and a lower layer film) is formed on the substrate 24 by the CVD reaction.

例えば原料モノマー１１ａ，１１ｂの流量、キャリアガス１６ａ，１６ｂの流量、ＲＦユニット１９から印加されるＲＦパワー、リアクタ１８内のガス圧力、基板２４の温度、成膜時間、成膜速度などを調整することによって、上層膜及び下層膜について前述の式１０１の関係を満たす膜強度、膜密度、膜応力及び膜厚を得ることができるとともに、それらの界面の原子について前述の組成比を得ることができる。 For example, the flow rate of the raw material monomers 11a and 11b, the flow rate of the carrier gases 16a and 16b, the RF power applied from the RF unit 19, the gas pressure in the reactor 18, the temperature of the substrate 24, the film formation time, the film formation rate, etc. are adjusted. As a result, film strength, film density, film stress, and film thickness satisfying the relationship of the above-described formula 101 can be obtained for the upper layer film and the lower layer film, and the above-described composition ratio can be obtained for atoms at those interfaces. .

その層間絶縁膜の成膜では、不飽和炭化水素を持つモノマーを原料とする。不飽和炭化水素を持つモノマーとしては、次のように、ＳｉＯの３員環構造を持つモノマー（式１）、ＳｉＯの４員環構造を持つモノマー（式２）、直鎖構造を持つモノマー（式３）が挙げられる。 In the formation of the interlayer insulating film, a monomer having an unsaturated hydrocarbon is used as a raw material. As monomers having unsaturated hydrocarbons, monomers having a three-membered ring structure of SiO (Formula 1), monomers having a four-membered ring structure of SiO (Formula 2), monomers having a linear structure ( Formula 3) is mentioned.

・・・・・（１）

(1)

・・・・・（２）

(2)

・・・・・（３）

(3)

式１に示す３員環構造を持つ不飽和炭化水素を持つモノマーは、Ｒ１が不飽和炭素化合物であり、Ｒ２が飽和炭素化合物であり、例えば、Ｒ１はビニル基、アリル基のいずれか、Ｒ２はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかである。 In the monomer having an unsaturated hydrocarbon having a three-membered ring structure shown in Formula 1, R1 is an unsaturated carbon compound and R2 is a saturated carbon compound. For example, R1 is either a vinyl group or an allyl group, R2 Is a methyl group, an ethyl group, a propyl group, an isopropyl group or a butyl group.

式２に示す４員環構造を持つ不飽和炭化水素を持つモノマーは、Ｒ３が不飽和炭素化合物であり、Ｒ４が飽和炭素化合物であり、例えば、Ｒ３はビニル基、アリル基のいずれか、Ｒ４はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかである。 In the monomer having an unsaturated hydrocarbon having a 4-membered ring structure shown in Formula 2, R3 is an unsaturated carbon compound, R4 is a saturated carbon compound, for example, R3 is either a vinyl group or an allyl group, R4 Is a methyl group, an ethyl group, a propyl group, an isopropyl group or a butyl group.

式３に示す直鎖構造を持つモノマーは、Ｒ５が不飽和炭素化合物であり、Ｒ６、Ｒ７、Ｒ８が飽和炭素化合物であり、例えば、Ｒ５はビニル基、アリル基のいずれか、Ｒ６、Ｒ７、Ｒ８はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかである。 In the monomer having a linear structure represented by Formula 3, R5 is an unsaturated carbon compound, R6, R7, and R8 are saturated carbon compounds. For example, R5 is either a vinyl group or an allyl group, R6, R7, R8 is any one of a methyl group, an ethyl group, a propyl group, an isopropyl group, and a butyl group.

（実施例５）
次に、第二実施形態に関する実施例５を、図を用いて説明する。層間絶縁膜の成膜に用いる原料モノマーには、以下に示すものを使用することができる。ＳｉＯの３員環構造のモノマーとしては、次の式４〜６に示すものを使用することができる。 (Example 5)
Next, Example 5 regarding the second embodiment will be described with reference to the drawings. As raw material monomers used for forming the interlayer insulating film, the following monomers can be used. As monomers having a three-membered ring structure of SiO, those represented by the following formulas 4 to 6 can be used.

・・・・・（４）

(4)

・・・・・（５）

(5)

・・・・・（６）

(6)

また、ＳｉＯの４員環構造のモノマーとしては、次の式７〜１０に示すものを使用することができる。 Moreover, what is shown to the following formulas 7-10 can be used as a monomer of the 4-membered ring structure of SiO.

・・・・・（７）

(7)

・・・・・（８）

(8)

・・・・・（９）

(9)

・・・・・（１０）

(10)

また、直鎖構造のモノマーとしては、次の式１１に示す構造の原料を用いることができる。 In addition, as a monomer having a linear structure, a raw material having a structure represented by the following formula 11 can be used.

・・・・・（１１）

(11)

図１０に示すプラズマＣＶＤ装置１０では、原料供給ラインが二系統あるので、一つの原料のみを使ったプラズマ重合法、又は二つの原料によるプラズマ共重合反応により、成膜が可能である。また、これらを連続的に同一リアクタ内で行い積層構造を形成することも可能である。 In the plasma CVD apparatus 10 shown in FIG. 10, since there are two raw material supply lines, film formation is possible by a plasma polymerization method using only one raw material or a plasma copolymerization reaction using two raw materials. It is also possible to form a laminated structure by continuously performing these in the same reactor.

図１０に示すプラズマＣＶＤ装置１０を使い連続成膜を行うシーケンスの一例を、図１１に示す。図１１のプロセスでは原料１に式５で示されるＳｉＯの３員環モノマー、原料２に式１１で示される直鎖状モノマーを用いた。また、このプロセスではトレンチ層間絶縁膜及びハードマスク膜を連続して成膜を行っている。この膜構成は実施例４における表４の組合せと同じものであり、上層膜であるハードマスク膜の膜厚が５０ｎｍ、下層膜であるトレンチ層間絶縁膜の膜厚が１２０ｎｍである。トレンチ層間絶縁膜の製造工程が第一工程Ａに相当し、ハードマスク膜の製造工程が第二工程Ｂに相当する。 An example of a sequence for performing continuous film formation using the plasma CVD apparatus 10 shown in FIG. 10 is shown in FIG. In the process of FIG. 11, a SiO three-membered ring monomer represented by Formula 5 was used as the raw material 1, and a linear monomer represented by Formula 11 was used as the raw material 2. In this process, a trench interlayer insulating film and a hard mask film are continuously formed. This film configuration is the same as the combination shown in Table 4 in Example 4. The film thickness of the hard mask film, which is the upper film, is 50 nm, and the film thickness of the trench interlayer insulating film, which is the lower film, is 120 nm. The manufacturing process of the trench interlayer insulating film corresponds to the first process A, and the manufacturing process of the hard mask film corresponds to the second process B.

このとき、式１０１の左辺の値は３８６となり剥離する条件に適合するが、図１１に示すシーケンスを用いることで界面の組成比を制御でき、密着性を確保できる。図１２はＸＰＳによる膜組成の深さ方向分析結果である。この結果から界面の膜組成比はＣ／Ｓｉ＝１．２５、Ｏ／Ｓｉ＝１．１であった。 At this time, the value on the left side of Equation 101 is 386, which is suitable for the peeling condition. However, by using the sequence shown in FIG. 11, the composition ratio of the interface can be controlled and the adhesion can be ensured. FIG. 12 shows the depth direction analysis result of the film composition by XPS. From these results, the film composition ratio at the interface was C / Si = 1.25 and O / Si = 1.1.

このようにしてトレンチ層間絶縁膜及びハードマスク膜を連続成長させた場合のＴＤＤＢ測定結果を、図１３に示す。図１３には、比較例としてハードマスク膜とトレンチ層間絶縁膜とを逐次成長させた場合の測定結果を同時に示す。この結果から、トレンチ層間絶縁膜及びハードマスク膜の連続成長の場合は、逐次成長の場合と比較して、リーク電流が１桁以上低く、また寿命も長いことが判明した。以上の結果から、連続成膜による密着性の向上と電気特性の改善を確認した。 FIG. 13 shows a TDDB measurement result when the trench interlayer insulating film and the hard mask film are continuously grown in this way. FIG. 13 simultaneously shows the measurement results when a hard mask film and a trench interlayer insulating film are sequentially grown as a comparative example. From this result, it was found that the leakage current is lower by one digit or more and the lifetime is longer in the case of continuous growth of the trench interlayer insulating film and the hard mask film than in the case of sequential growth. From the above results, it was confirmed that the adhesion and the electrical characteristics were improved by continuous film formation.

以上、上記各実施形態及び実施例を参照して本発明を説明したが、本発明は上記各実施形態及び実施例に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態及び実施例の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。 As mentioned above, although this invention was demonstrated with reference to said each embodiment and Example, this invention is not limited to said each embodiment and Example. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention. In addition, the present invention includes a combination of part or all of the configurations of the above embodiments and examples as appropriate.

本発明の第一実施形態における上層膜／下層膜の一例を示す断面図である。It is sectional drawing which shows an example of the upper layer film / lower layer film in 1st embodiment of this invention. 本発明の第一実施形態における二層間の密着力と下層膜厚との関係を示すグラフである。It is a graph which shows the relationship between the adhesive force of two layers in 1st embodiment of this invention, and a lower layer film thickness. 本発明の実施例１における二層間の密着力と下層膜厚との関係を示すグラフである。It is a graph which shows the relationship between the adhesive force of two layers in Example 1 of this invention, and a lower layer film thickness. 本発明の実施例２における二層間の密着力と下層膜厚との関係を示すグラフである。It is a graph which shows the relationship between the adhesive force of two layers in Example 2 of this invention, and a lower layer film thickness. 本発明の実施例３における二層間の密着力と下層膜厚との関係を示すグラフである。It is a graph which shows the relationship between the adhesive force of two layers in Example 3 of this invention, and a lower layer film thickness. 本発明の実施例４における二層間の密着力と下層膜厚との関係を示すグラフである。It is a graph which shows the relationship between the adhesive force of two layers in Example 4 of this invention, and a lower layer film thickness. 本発明の各実施例における密着力と式１０１との関係を示すグラフである。It is a graph which shows the relationship between the contact | adhesion power and Formula 101 in each Example of this invention. 本発明の各実施例における積層構造のＸＰＳデプスプロファイル示すグラフである。It is a graph which shows the XPS depth profile of the laminated structure in each Example of this invention. 本発明の各実施例における上下層界面の膜組成と密着力との関係を示すグラフである。It is a graph which shows the relationship between the film | membrane composition of the upper-lower layer interface in each Example of this invention, and adhesive force. 本発明の第二実施形態における成膜装置の一例を示す構成図である。It is a block diagram which shows an example of the film-forming apparatus in 2nd embodiment of this invention. 本発明の第二実施形態における成膜シーケンスの一例を示すタイムチャートである。It is a time chart which shows an example of the film-forming sequence in 2nd embodiment of this invention. 本発明の実施例５における積層構造のＸＰＳデプスプロファイルを示すグラフである。It is a graph which shows the XPS depth profile of the laminated structure in Example 5 of this invention. 本発明の実施例５におけるＴＤＤＢ測定結果を示すグラフである。It is a graph which shows the TDDB measurement result in Example 5 of this invention.

符号の説明Explanation of symbols

１０プラズマＣＶＤ装置
１１ａ，１１ｂ原料モノマー
１２ａ，１２ｂモノマーリザーバ
１３ａ，１３ｂ圧送ガス
１４ａ，１４ｂ液体マスフローコントローラ
１５ａ，１５ｂ気化器
１６ａ，１６ｂキャリアガス
１７ａ，１７ｂマスフローコントローラ
１８リアクタ
１９ＲＦユニット
２０排気ポンプ
２１不活性ガス
２２上部電極
２３下部電極
２４基板
５１上層膜
５２下層膜
Ａ第一工程
Ｂ第二工程 DESCRIPTION OF SYMBOLS 10 Plasma CVD apparatus 11a, 11b Raw material monomer 12a, 12b Monomer reservoir 13a, 13b Pumping gas 14a, 14b Liquid mass flow controller 15a, 15b Vaporizer 16a, 16b Carrier gas 17a, 17b Mass flow controller 18 Reactor 19 RF unit 20 Exhaust pump 21 Not Active gas 22 Upper electrode 23 Lower electrode 24 Substrate 51 Upper layer film 52 Lower layer film A First step B Second step

Claims

二つの絶縁膜である上層膜及び下層膜が上下に接する構造を有する半導体デバイスにおいて、
前記上層膜について膜強度をＭ１［ＧＰａ］、膜密度をＤ１［ｇ／ｃｍ^３］、膜応力をＳ１［ＧＰａ］、膜厚をＴ１［ｎｍ］とし、前記下層膜について膜強度をＭ２［ＧＰａ］、膜密度をＤ２［ｇ／ｃｍ^３］、膜応力をＳ２［ＧＰａ］、膜厚をＴ２［ｎｍ］としたとき、次の式１０１を満たすとともに、
｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
前記上層膜と前記下層膜との界面における原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上である、
ことを特徴とする半導体デバイス。 In a semiconductor device having a structure in which an upper film and a lower film that are two insulating films are in contact with each other vertically,
The upper layer film has a film strength of M1 [GPa], a film density of D1 [g / cm ³ ], a film stress of S1 [GPa], and a film thickness of T1 [nm], and the lower layer film has a film strength of M2 [GPa]. ], When the film density is D2 [g / cm ³ ], the film stress is S2 [GPa], and the film thickness is T2 [nm],
| S2 × T2 / 10−S1 × T1 / 10 | − (M1 + M2) × (D1 + D2)> 280 (101)
The composition ratio of atoms at the interface between the upper layer film and the lower layer film is 1.7 or less in terms of C / Si and 0.8 or more in terms of O / Si,
A semiconductor device characterized by that.

前記上層膜の下面及び前記下層膜の上面の少なくとも一方が前記組成比となっている、
ことを特徴とする請求項１記載の半導体デバイス。 At least one of the lower surface of the upper layer film and the upper surface of the lower layer film has the composition ratio,
The semiconductor device according to claim 1.

絶縁膜である下層膜を形成する第一工程と、この下層膜の上に絶縁膜である上層膜を形成する第二工程と、を含む半導体デバイスの製造方法において、
前記上層膜について膜強度をＭ１［ＧＰａ］、膜密度をＤ１［ｇ／ｃｍ^３］、膜応力をＳ１［ＧＰａ］、膜厚をＴ１［ｎｍ］とし、前記下層膜について膜強度をＭ２［ＧＰａ］、膜密度をＤ２［ｇ／ｃｍ^３］、膜応力をＳ２［ＧＰａ］、膜厚をＴ２［ｎｍ］としたとき、次の式１０１を満たすように前記下層膜及び前記上層膜を形成するとともに、
｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上となるように前記下層膜と前記上層膜との界面を形成する、
ことを特徴とする半導体デバイスの製造方法。 In a manufacturing method of a semiconductor device including a first step of forming a lower layer film that is an insulating film and a second step of forming an upper layer film that is an insulating film on the lower layer film,
The upper layer film has a film strength of M1 [GPa], a film density of D1 [g / cm ³ ], a film stress of S1 [GPa], and a film thickness of T1 [nm], and the lower layer film has a film strength of M2 [GPa]. ], When the film density is D2 [g / cm ³ ], the film stress is S2 [GPa], and the film thickness is T2 [nm], the lower layer film and the upper layer film are formed so as to satisfy the following formula 101: With
| S2 × T2 / 10−S1 × T1 / 10 | − (M1 + M2) × (D1 + D2)> 280 (101)
Forming an interface between the lower layer film and the upper layer film so that an atomic composition ratio is 1.7 or less in C / Si and 0.8 or more in O / Si;
A method for manufacturing a semiconductor device.

前記第一工程の終わり及び前記第二工程の始めの少なくとも一方で、原子の組成比がＣ／Ｓｉで１．７以下かつＯ／Ｓｉで０．８以上となるように前記界面を形成する、
ことを特徴とする請求項３記載の半導体デバイスの製造方法。 At least one of the end of the first step and the beginning of the second step, the interface is formed so that the atomic composition ratio is 1.7 or less in C / Si and 0.8 or more in O / Si;
The method of manufacturing a semiconductor device according to claim 3.

前記下層膜及び前記上層膜をプラズマＣＶＤ法によって形成する、
ことを特徴とする請求項３又は４記載の半導体デバイスの製造方法。 Forming the lower layer film and the upper layer film by a plasma CVD method;
The method of manufacturing a semiconductor device according to claim 3 or 4,

前記下層膜及び前記上層膜を同一のリアクタ内で形成し、かつ当該下層膜及び当該上層膜の形成が終了するまで当該下層膜及び当該上層膜を大気に曝さない、
ことを特徴とする請求項５記載の半導体デバイスの製造方法。 The lower layer film and the upper layer film are formed in the same reactor, and the lower layer film and the upper layer film are not exposed to the atmosphere until the formation of the lower layer film and the upper layer film is completed.
6. A method of manufacturing a semiconductor device according to claim 5, wherein:

プラズマ発生用の高周波電力を遮断することなく前記下層膜及び前記上層膜を連続して形成する、
ことを特徴とする請求項６記載の半導体デバイスの製造方法。 The lower layer film and the upper layer film are continuously formed without shutting off high frequency power for plasma generation.
The method of manufacturing a semiconductor device according to claim 6.

不飽和炭化水素を持つモノマー原料を用いて前記下層膜及び前記上層膜を形成する、
ことを特徴とする請求項５乃至７のいずれか一項に記載の半導体デバイスの製造方法。 Forming the lower layer film and the upper layer film using a monomer raw material having an unsaturated hydrocarbon;
A method for manufacturing a semiconductor device according to claim 5, wherein:

前記不飽和炭化水素を持つモノマーがＳｉＯの３員環構造、４員環構造又は直鎖構造を持つ、
ことを特徴とする請求項８記載の半導体デバイスの製造方法。 The monomer having the unsaturated hydrocarbon has a three-membered ring structure, a four-membered ring structure or a straight chain structure of SiO.
The method of manufacturing a semiconductor device according to claim 8.

前記３員環構造を持つ不飽和炭化水素を持つモノマーが次の式１に示す構造である、

・・・・・（１）
（式１中のＲ１はビニル基、アリル基等の不飽和炭素化合物、Ｒ２はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基等の飽和炭素化合物である。）
ことを特徴とする請求項９記載の半導体デバイスの製造方法。 The monomer having an unsaturated hydrocarbon having a three-membered ring structure is a structure represented by the following formula 1.

(1)
(R1 in Formula 1 is an unsaturated carbon compound such as a vinyl group or an allyl group, and R2 is a saturated carbon compound such as a methyl group, an ethyl group, a propyl group, an isopropyl group, or a butyl group.)
The method of manufacturing a semiconductor device according to claim 9.

前記４員環構造を持つ不飽和炭化水素を持つモノマーが次の式２に示す構造である、

・・・・・（２）
（式２中のＲ３はビニル基、アリル基等の不飽和炭素化合物、Ｒ４はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基等の飽和炭素化合物である。）
ことを特徴とする請求項９記載の半導体デバイスの製造方法。 The monomer having an unsaturated hydrocarbon having a 4-membered ring structure is a structure represented by the following formula 2.

(2)
(R3 in Formula 2 is an unsaturated carbon compound such as vinyl group or allyl group, and R4 is a saturated carbon compound such as methyl group, ethyl group, propyl group, isopropyl group, or butyl group.)
The method of manufacturing a semiconductor device according to claim 9.

前記直鎖構造を持つ不飽和炭化水素を持つモノマーが次の式３に示す構造である、

・・・・・（３）
（式３中のＲ５はビニル基、アリル基等の不飽和炭素化合物、Ｒ６，Ｒ７，Ｒ８はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基等の飽和炭素化合物である。）
ことを特徴とする請求項９に記載の半導体デバイスの製造方法。 The monomer having an unsaturated hydrocarbon having a linear structure is a structure represented by the following formula 3.

(3)
(R5 in Formula 3 is an unsaturated carbon compound such as vinyl group or allyl group, and R6, R7, and R8 are saturated carbon compounds such as methyl group, ethyl group, propyl group, isopropyl group, and butyl group.)
The method of manufacturing a semiconductor device according to claim 9.

前記３員環構造を持つ不飽和炭化水素を持つモノマーが次の式４、式５及び式６に示す構造を有する原料の少なくとも一つである、

・・・・・（４）

・・・・・（５）

・・・・・（６）
ことを特徴とする請求項９又は１０記載の半導体デバイスの製造方法。 The monomer having an unsaturated hydrocarbon having a three-membered ring structure is at least one of raw materials having the structures shown in the following formulas 4, 5 and 6.

(4)

(5)

(6)
11. The method of manufacturing a semiconductor device according to claim 9, wherein the semiconductor device is manufactured.

前記４員環構造を持つ不飽和炭化水素を持つモノマーが次の式７、式８、式９及び式１０に示す構造を有する原料の少なくとも一つである、

・・・・・（７）

・・・・・（８）

・・・・・（９）

・・・・・（１０）
ことを特徴とする請求項９又は１１記載の半導体デバイスの製造方法。 The monomer having an unsaturated hydrocarbon having a four-membered ring structure is at least one of raw materials having the structures shown in the following formulas 7, 8, 9 and 10.

(7)

(8)

(9)

(10)
12. The method of manufacturing a semiconductor device according to claim 9 or 11, wherein:

前記直鎖構造を持つ不飽和炭化水素を持つモノマーが次の式１１に示す構造を有する原料である、

・・・・・（１１）
ことを特徴とする請求項９又は１２記載の半導体デバイスの製造方法。 The monomer having an unsaturated hydrocarbon having a linear structure is a raw material having a structure represented by the following formula 11.

(11)
13. The method for manufacturing a semiconductor device according to claim 9 or 12, wherein:

前記不飽和炭化水素を持つモノマー原料を二種類以上混合して用い、これらのモノマー原料の混合比を変えることにより、前記下層膜及び前記上層膜を形成する、
ことを特徴とする請求項９乃至１５のいずれか一項に記載の半導体デバイスの製造方法。 Using a mixture of two or more monomer materials having the unsaturated hydrocarbon, by changing the mixing ratio of these monomer materials, to form the lower layer film and the upper layer film,
16. The method for manufacturing a semiconductor device according to claim 9, wherein the method is a semiconductor device manufacturing method.