JP2009177023A - Porous insulating film, method for forming the same and method for manufacturing semiconductor device - Google Patents

Porous insulating film, method for forming the same and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2009177023A
JP2009177023A JP2008015406A JP2008015406A JP2009177023A JP 2009177023 A JP2009177023 A JP 2009177023A JP 2008015406 A JP2008015406 A JP 2008015406A JP 2008015406 A JP2008015406 A JP 2008015406A JP 2009177023 A JP2009177023 A JP 2009177023A
Authority
JP
Japan
Prior art keywords
insulating film
plasma
forming
electron energy
porous insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008015406A
Other languages
Japanese (ja)
Inventor
Fuminori Ito
文則 伊藤
Tsuneo Takeuchi
常雄 竹内
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008015406A priority Critical patent/JP2009177023A/en
Publication of JP2009177023A publication Critical patent/JP2009177023A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem that in multilayer wiring using a porous inter-layer insulating film containing carbon hydrocarbons, achievement of both of a low dielectric constant and high reliability is difficult due to discharge instability caused by low energy plasma and deterioration in adhesion to an adjacent film. <P>SOLUTION: The porous insulating film 10 formed by plasma CVD using organic polysiloxane as a material includes a first layer 11 formed by plasma CVD using plasma with first electronic energy and a second layer 12 formed by the plasma CVD using plasma with second electronic energy on the first layer 11, wherein the first electronic energy is larger than the second electronic energy. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、多孔質絶縁膜及びその形成方法、並びに半導体装置の製造方法に関し、特に多層配線構造を有する半導体装置に好適な製造方法に関する。   The present invention relates to a porous insulating film, a method for forming the same, and a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a multilayer wiring structure.

近年の半導体素子の高集積化及び微細化に伴い、シリコン酸化膜（ＳｉＯ２）に比べて低い誘電率を有する絶縁膜を配線層間絶縁膜として用いた半導体装置が開発されている。例えば、シリコン酸化膜中に含まれる酸素原子の一部を、フッ素や水素、又はメチル基等の炭素水素を含有した化学種に置換した層間絶縁膜や、それらに微細な空孔を設け、低誘電率化を実現した層間絶縁膜が開発されている。特に、シリコン酸化膜中の酸素を部分的に炭化水素で置換し、かつ微細空孔を絶縁膜中に導入したＳｉＯＣＨ組成の多孔質絶縁膜は、既存のプロセスとの整合性が高く、かつ低誘電率化に極めて有効である。そのため、炭化水素含有の多孔質絶縁膜を導入した多層配線は、高速演算スピードが要求されるスーパーコンピュータやデジタル家電をはじめ、低消費電力が要求される携帯電話等やモバイル機器等の多岐に渡って、その適用が期待されている。 With the recent high integration and miniaturization of semiconductor elements, semiconductor devices using an insulating film having a dielectric constant lower than that of a silicon oxide film (SiO 2 ) as a wiring interlayer insulating film have been developed. For example, an interlayer insulating film in which a part of oxygen atoms contained in a silicon oxide film is replaced with a chemical species containing carbon hydrogen such as fluorine, hydrogen, or a methyl group, and fine voids are provided in the interlayer insulating film. An interlayer insulating film realizing a dielectric constant has been developed. In particular, a porous insulating film having a SiOCH composition in which oxygen in a silicon oxide film is partially substituted with hydrocarbons and fine vacancies are introduced into the insulating film is highly compatible with existing processes and has a low level. It is extremely effective for increasing the dielectric constant. For this reason, multilayer wiring with a porous insulating film containing hydrocarbons covers a wide range of applications, including supercomputers and digital home appliances that require high-speed computing speed, as well as mobile phones and mobile devices that require low power consumption. The application is expected.

多孔質絶縁膜の形成方法としては、スピン塗布法やプラズマＣＶＤ（Chemical Vapor Deposition）法が用いられる。特に、プラズマＣＶＤ法は、薄膜制御性や原料使用の効率性等の観点から、広く用いられている成膜手法である。   As a method for forming the porous insulating film, a spin coating method or a plasma CVD (Chemical Vapor Deposition) method is used. In particular, the plasma CVD method is a widely used film forming method from the viewpoint of thin film controllability, efficiency of using raw materials, and the like.

プラズマＣＶＤ法による多孔質絶縁膜の形成方法として、例えば特許文献１には、有機シロキサン原料を反応容器に導入し、ガスの滞在時間を増加させたプラズマ中にて解離させると、活性化した有機シロキサン原料はシリコン基板に到着する間にプラズマ中で一部結合して微結晶を形成し、これらが基板上に堆積することで炭化水素を含有した多孔質絶縁膜を形成可能であることが示されている。   As a method for forming a porous insulating film by a plasma CVD method, for example, Patent Document 1 discloses that an organic siloxane material activated by introducing an organosiloxane raw material into a reaction vessel and dissociating it in plasma with an increased gas residence time. The siloxane raw material partially binds in the plasma while it arrives at the silicon substrate to form microcrystals, which can be deposited on the substrate to form a porous insulating film containing hydrocarbons. Has been.

また、特許文献２には、有機シロキサン原料からなる骨格生成材料と炭化水素等の高分子からなる界面活性剤で構成された空孔生成材料とを同時に供給して成膜した後に、紫外線照射等により空孔生成材料を除去することで空孔を形成し、低誘電率特性を有する多孔質絶縁膜を形成する方法が開示されている。   Patent Document 2 discloses that a skeleton-generating material made of an organic siloxane raw material and a pore-generating material made of a surfactant such as a hydrocarbon are simultaneously supplied to form a film, followed by ultraviolet irradiation, etc. Discloses a method of forming pores by removing the pore-generating material and forming a porous insulating film having low dielectric constant characteristics.

更に、特許文献３には、６員環等の環状構造を有する有機シロキサン原料をプラズマ中に導入し、環状構造を保持しながら基板上に重合させることで、炭化水素を含む多孔質絶縁膜を形成する方法が開示されている。この方法では、分子レベルの微細空孔を均一かつ制御性良く導入することが可能である。   Further, in Patent Document 3, an organic siloxane raw material having a cyclic structure such as a six-membered ring is introduced into plasma and polymerized on a substrate while maintaining the cyclic structure, thereby providing a porous insulating film containing hydrocarbons. A method of forming is disclosed. In this method, it is possible to introduce fine pores at the molecular level uniformly and with good controllability.

以上のように、プラズマＣＶＤ法による炭化水素を含有した多孔質絶縁膜の空孔導入方法としては、１．気相反応による有機シリカ微結晶の堆積（以下「第一の空孔導入方法」という。）、２．成膜時に導入した空孔形成材料の除去（以下「第二の空孔導入方法」という。）、３．環状有機シロキサン原料のプラズマ重合（以下「第三の空孔導入方法」という。）、が主要な関連技術である。   As described above, as a method for introducing holes in the porous insulating film containing hydrocarbons by the plasma CVD method, 1. Deposition of organic silica microcrystals by gas phase reaction (hereinafter referred to as “first pore introduction method”). 2. removal of the pore-forming material introduced at the time of film formation (hereinafter referred to as “second pore introduction method”); Plasma polymerization of a cyclic organosiloxane raw material (hereinafter referred to as “third pore introduction method”) is the main related technology.

図２７は、多層配線構造を有する半導体装置の一例を示す断面図である。以下、この図面に基づき説明する。   FIG. 27 is a cross-sectional view showing an example of a semiconductor device having a multilayer wiring structure. Hereinafter, description will be given based on this drawing.

シリコン基板上に形成されたトランジスタ領域３０の上にバリア絶縁膜３２、ビア層間絶縁膜３８、配線層間絶縁膜３９及びハードマスク３７が積層され、これらを貫通するように配線溝３３及びビアホール３４が設けられ、配線溝３３内及びビアホール３４内にバリアメタル３５及びＣｕ膜３６が埋め込まれて配線４０及びビアプラグ４１となっている。このように、本例の半導体装置は、トランジスタ領域３０上に複数のビアプラグビア４１を介して複数の配線４０が上下に接続された多層配線構造を有する。多孔質絶縁膜は、ビア層間絶縁膜３８、配線層間絶縁膜３９などに用いられる。   A barrier insulating film 32, a via interlayer insulating film 38, a wiring interlayer insulating film 39, and a hard mask 37 are stacked on the transistor region 30 formed on the silicon substrate, and a wiring groove 33 and a via hole 34 are formed so as to penetrate these. A barrier metal 35 and a Cu film 36 are embedded in the wiring trench 33 and the via hole 34 to form a wiring 40 and a via plug 41. As described above, the semiconductor device of this example has a multilayer wiring structure in which the plurality of wirings 40 are connected to each other on the transistor region 30 via the plurality of via plug vias 41. The porous insulating film is used for the via interlayer insulating film 38, the wiring interlayer insulating film 39, and the like.

特開２００２−１３４５０２号公報JP 2002-134502 A 特開２００７−０７３９１４号公報JP 2007-073914 A 国際公開第２００５／０５３００９号公報（特願２００５−５１５８３４号）International Publication No. 2005/053009 (Japanese Patent Application No. 2005-515834)

しかしながら、これらの特許文献に記載の技術によって形成される多孔質絶縁膜及びそれを用いた半導体装置には、以下に述べる二つの課題があった。   However, the porous insulating film formed by the techniques described in these patent documents and the semiconductor device using the porous insulating film have the following two problems.

第一の課題は、多孔質絶縁膜形成時の下層トランジスタへのプラズマダメージである。図２７に示すように、多孔質絶縁膜は、トランジスタ領域３０上でビアプラグ４１を取り囲むビア層間絶縁膜３８、及び配線４０を取り囲む配線層間絶縁膜３９に適用される。従来のプラズマＣＶＤによる多孔質絶縁膜の形成方法では、シリコン酸化膜中に炭化水素からなる有機基を導入する必要があるため、低エネルギプラズマを適用する必要があった。   The first problem is plasma damage to the lower layer transistor when the porous insulating film is formed. As shown in FIG. 27, the porous insulating film is applied to the via interlayer insulating film 38 surrounding the via plug 41 and the wiring interlayer insulating film 39 surrounding the wiring 40 on the transistor region 30. In the conventional method of forming a porous insulating film by plasma CVD, it is necessary to introduce an organic group made of hydrocarbons into a silicon oxide film, and thus it is necessary to apply low energy plasma.

第一の空孔導入方法では、有機シロキサン原料ガスの滞在時間を増加させて気相中での反応を促進させるため、高圧力化、電極間距離のワイドギャップ化等のプラズマ制御条件が適用される。これらの条件はプラズマ中での電子エネルギを減少する方向に作用するため、放電が不安定になる場合がある。また、第二の空孔導入方法では、空孔生成材料を添加し、後処理にて空孔を導入するため、空孔生成用の揮発性の高い高分子を膜中にあらかじめ残存させておく必要がある。したがって、本手法においても、これらの原料の解離を抑制可能な低エネルギプラズマを適用することが重要である。環状有機シロキサンを用いた第三の空孔導入方法も同様に、環状のＳｉ−Ｏ構造と側鎖の炭化水素を膜中に残存させるためには、低エネルギのプラズマを適用する必要がある。   In the first vacancy introduction method, in order to increase the residence time of the organic siloxane source gas and promote the reaction in the gas phase, plasma control conditions such as high pressure and wide gap between electrodes are applied. The Since these conditions act in the direction of decreasing the electron energy in the plasma, the discharge may become unstable. Further, in the second hole introduction method, a hole generating material is added, and holes are introduced by post-processing, so that a highly volatile polymer for hole generation is left in the film in advance. There is a need. Therefore, also in this method, it is important to apply low energy plasma capable of suppressing dissociation of these raw materials. Similarly, in the third vacancy introduction method using cyclic organosiloxane, it is necessary to apply low energy plasma in order to leave the cyclic Si—O structure and the side chain hydrocarbon in the film.

このような低エネルギプラズマは、反応室内に導入された有機シロキサン原料や空孔生成剤の解離を抑制することから、プラズマ中の励起源である電子のエネルギを実効的に低減することを意味する。そのため、低電子エネルギを適用したプラズマＣＶＤ法は、テトラエトキシシラン（ＴＥＯＳ）等の有機シロキサン原料から高電子エネルギプラズマによる解離及び酸化反応を介してシリコン酸化膜を形成するプラズマＣＶＤ法と比較すると、放電初期の安定性が悪いため、下地トランジスタのゲート絶縁膜を絶縁破壊する場合があった。特に、ビア層間絶縁膜を形成する際には、その下層に広い面積に渡って形成されるメタル配線との距離が小さく、かつ下層トランジスタのゲート面積に対するメタル配線の面積比（アンテナ比）が実質的に大きくなるために、プラズマダメージが発生しやすいという深刻な課題が生ずる。   Such low-energy plasma suppresses dissociation of the organic siloxane raw material and the pore-generating agent introduced into the reaction chamber, and thus effectively reduces the energy of electrons that are excitation sources in the plasma. . Therefore, the plasma CVD method using low electron energy is compared with the plasma CVD method in which a silicon oxide film is formed from an organic siloxane raw material such as tetraethoxysilane (TEOS) through dissociation and oxidation reaction by high electron energy plasma. Since the initial stability of the discharge is poor, the gate insulating film of the underlying transistor may break down. In particular, when the via interlayer insulating film is formed, the distance from the metal wiring formed over a wide area in the lower layer is small, and the area ratio (antenna ratio) of the metal wiring to the gate area of the lower transistor is substantial. Therefore, a serious problem arises that plasma damage is likely to occur.

第二の課題は、隣接膜との密着性劣化である。多孔質絶縁膜は空孔及び有機基の導入により膜強度が低下する。その結果、多孔質絶縁膜と隣接膜との密着性が低下し、デバイスの信頼性を劣化させる深刻な課題があった。また、半導体デバイスは世代の進行に伴い高性能化と同時に多機能化も要求されるので、配線構造においては多層化やチップ面積増大が要求される。そのため、積層膜を構成する異種材料界面での応力集中が増大することから、機械強度の低い多孔質絶縁膜とこれに隣接する膜との密着性は、今後更に劣化する傾向にある。微細加工プロセスの観点からは、強い応力が加わるＣＭＰ工程での多孔質絶縁膜の密着性が重要である。また、ダイシングやパッケージング、ワイヤボンディングなどの半導体素子の実装工程でも大きな応力が負荷されるため、密着強度の改善は重要な課題である。特に、ビア層間絶縁膜とその下層であるキャップ膜との界面は、メタル配線の占める割合が低いために脆弱な絶縁膜同士で密着性を確保しなければならず、上記界面の密着性改善が配線信頼性を確保する上で極めて重要である。   A second problem is adhesion deterioration with an adjacent film. The strength of the porous insulating film is reduced by introducing pores and organic groups. As a result, there is a serious problem that the adhesion between the porous insulating film and the adjacent film is lowered and the reliability of the device is deteriorated. In addition, since semiconductor devices are required to have high performance and multifunction as the generation progresses, the wiring structure is required to have multiple layers and a large chip area. For this reason, stress concentration at the interface between different materials constituting the laminated film increases, and therefore, the adhesion between the porous insulating film having low mechanical strength and the film adjacent thereto tends to further deteriorate in the future. From the viewpoint of the microfabrication process, the adhesion of the porous insulating film in the CMP process where a strong stress is applied is important. In addition, since a large stress is applied even in the mounting process of semiconductor elements such as dicing, packaging, and wire bonding, improvement of adhesion strength is an important issue. In particular, since the interface between the via interlayer insulating film and the cap film that is the lower layer of the metal wiring occupies a low ratio, it is necessary to ensure adhesion between the fragile insulating films. This is extremely important for ensuring wiring reliability.

以上のように、多孔質絶縁膜形成時のプラズマダメージ抑制及び多孔質絶縁膜の高密着性化の二つの課題を同時に解決する多孔質絶縁膜の形成方法及び多孔質絶縁膜を用いた半導体装置の製造方法は提案されていなかった。   As described above, a method for forming a porous insulating film and a semiconductor device using the porous insulating film that simultaneously solve the two problems of suppressing plasma damage during the formation of the porous insulating film and increasing the adhesion of the porous insulating film. No manufacturing method has been proposed.

本発明は、かかる問題に鑑みてなされたものであり、半導体装置の実効的な誘電率を上昇させることなく、炭化水素含有の多孔質絶縁膜の課題であるプラズマダメージと密着性劣化とを回避した高信頼性の多孔質絶縁膜及びその形成方法等を提供することを目的とする。   The present invention has been made in view of such problems, and avoids plasma damage and adhesion deterioration, which are problems of a porous insulating film containing hydrocarbons, without increasing the effective dielectric constant of the semiconductor device. An object of the present invention is to provide a highly reliable porous insulating film and a method for forming the same.

本発明に係る多孔質絶縁膜は、有機シロキサンを原料とするプラズマＣＶＤによって形成されたものにおいて、第一の電子エネルギのプラズマを用いて前記プラズマＣＶＤによって形成された第一層と、この第一層の上に第二の電子エネルギのプラズマを用いて前記プラズマＣＶＤによって形成された第二層とを備え、前記第一の電子エネルギが前記第二の電子エネルギよりも大きい、ことを特徴とする。   The porous insulating film according to the present invention is formed by plasma CVD using organic siloxane as a raw material, and the first layer formed by plasma CVD using plasma of the first electron energy, And a second layer formed by plasma CVD using a plasma of a second electron energy on the layer, wherein the first electron energy is greater than the second electron energy. .

本発明に係る多孔質絶縁膜の形成方法は、有機シロキサン原料を用いたプラズマＣＶＤによって多孔質絶縁膜を形成する方法において、前記プラズマＣＶＤによって第一層を形成する第一工程と、この第一層の上に前記プラズマＣＶＤによって第二層を形成する第二工程とを備え、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、ことを特徴とする。   The porous insulating film forming method according to the present invention includes a first step of forming a first layer by plasma CVD in the method of forming a porous insulating film by plasma CVD using an organosiloxane raw material, A second step of forming a second layer on the layer by the plasma CVD, wherein the electron energy of the plasma in the first step is made larger than the electron energy of the plasma in the second step. .

本発明によれば、有機シロキサン原料を用いたプラズマＣＶＤによって多孔質絶縁膜を形成するときに、少なくとも成膜初期にプラズマ中の電子エネルギを増加させることにより、プラズマ着火時の安定性を確保できるので、下層トランジスタへのプラズマダメージを低減した高信頼性の多孔質絶縁膜及びそれを用いた多層配線を形成することが可能である。更に、本発明によれば、成膜初期のみにプラズマ中の電子エネルギを増加させることにより、有機シロキサン原料の解離を促進できるので、改質層である第一層を下層との界面に形成でき、これにより誘電率を劣化させることなく下層との密着性を大幅に改善することができる。したがって、半導体装置の性能を劣化させることなく、プラズマダメージの改善に加えて密着性等の機械強度を向上できるため、半導体装置の高性能化と高信頼性化との両立を実現できる。   According to the present invention, when forming a porous insulating film by plasma CVD using an organosiloxane raw material, it is possible to ensure stability during plasma ignition by increasing the electron energy in the plasma at least in the initial stage of film formation. Therefore, it is possible to form a highly reliable porous insulating film with reduced plasma damage to the lower layer transistor and a multilayer wiring using the same. Furthermore, according to the present invention, the dissociation of the organic siloxane raw material can be promoted by increasing the electron energy in the plasma only at the initial stage of film formation, so that the first layer as a modified layer can be formed at the interface with the lower layer. Thus, the adhesion with the lower layer can be greatly improved without deteriorating the dielectric constant. Therefore, since the mechanical strength such as adhesion can be improved in addition to the improvement of plasma damage without deteriorating the performance of the semiconductor device, it is possible to achieve both high performance and high reliability of the semiconductor device.

上記目的を達成するため、本発明は、有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって成膜する絶縁膜の形成方法において、少なくとも成膜初期に前記有機シロキサン原料を含むプラズマ中の電子エネルギを増加させて成膜を行う工程を含むことを特徴とする。   In order to achieve the above object, the present invention provides an insulating film formation method in which an organic siloxane raw material is supplied to a reaction chamber and is formed by plasma vapor deposition, in a plasma containing the organic siloxane raw material at least in the initial stage of film formation And a step of forming a film by increasing the electron energy.

また、本発明は、プラズマ気相成長法による絶縁膜の形成方法において、少なくとも成膜初期に前記有機シロキサン原料を含むプラズマ中の電子エネルギを増加させて成膜を行う成膜工程と、その後に熱アニール、電子ビーム照射、紫外線照射のいずれかの処理を行う後処理工程とを含むことで、低プラズマダメージ化と高密着性化を同時に実現することができる。   Further, the present invention provides a method for forming an insulating film by plasma vapor deposition, in which a film forming step is performed by increasing the electron energy in the plasma containing the organosiloxane raw material at least in the initial stage of film formation, and thereafter By including a post-processing step of performing any one of thermal annealing, electron beam irradiation, and ultraviolet irradiation, low plasma damage and high adhesion can be realized at the same time.

上記の多孔質絶縁膜の形成方法において、有機シロキサン原料は直鎖状のＳｉ−Ｏ分子構造を含むことを特徴とし、より具体的には、下記の式［１］及び式［２］に示す分子構造を有する。   In the above porous insulating film forming method, the organosiloxane raw material includes a linear Si—O molecular structure, and more specifically, the following formula [1] and formula [2] Has a molecular structure.

Figure 2009177023
ただし、Ｒ１〜Ｒ４は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。
Figure 2009177023
 However, R1-R4 may be the same or different, and shows any one selected from the side chain group which consists of hydrogen, a hydrocarbon group, and an oxidation hydrocarbon group.

Figure 2009177023
ただし、Ｒ１〜Ｒ６は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。
Figure 2009177023
 However, R1-R6 may be the same or different, and shows any one selected from the side chain group consisting of hydrogen, a hydrocarbon group, and an oxidized hydrocarbon group.

また、これらの成膜時には、反応室内にＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのいずれかの不活性ガス、又はＯ２、Ｏ３、ＣＯ２、Ｎ２Ｏ、Ｈ２Ｏのいずれかの酸化剤を導入することを特徴とする。更に、炭化水素を主成分とする添加ガスを導入することも可能である。 Further, at the time of forming these films, an inert gas of He, Ne, Ar, Kr, or Xe or an oxidation of any of O 2 , O 3 , CO 2 , N 2 O, or H 2 O in the reaction chamber. It is characterized by introducing an agent. Furthermore, it is possible to introduce an additive gas containing hydrocarbon as a main component.

上記プラズマ気相成長法による絶縁膜の形成方法では、成膜初期に有機シロキサン原料を含むプラズマ中の電子エネルギを増加させるが、成膜後期にも同条件を適用することで、多孔質絶縁膜とその上下層との密着性を改善することもできる。   In the method for forming an insulating film by the plasma vapor deposition method, the electron energy in the plasma containing the organic siloxane raw material is increased at the initial stage of film formation. And the adhesion between the upper and lower layers can be improved.

本発明による多孔質絶縁膜の形成方法において、有機シロキサン原料を含むプラズマ中の電子エネルギの増加は、具体的には、低圧力化、高ＲＦ（Radio Frequency）パワー化、有機シロキサン原料の低流量化、不活性ガスの高流量化、炭化水素を主成分とする添加ガスの低流量化、放電電極間距離の縮小化のいずれか一つ、又は二つ以上の組み合わせによって行う。また、上記制御条件に加えて、酸化剤の流量も同時に増加させることでより強固な密着性を実現することができる。   In the method for forming a porous insulating film according to the present invention, the increase in the electron energy in the plasma containing the organic siloxane raw material is specifically reduced pressure, higher RF (Radio Frequency) power, lower flow rate of the organic siloxane raw material. , Increasing the flow rate of the inert gas, decreasing the flow rate of the additive gas mainly containing hydrocarbons, and reducing the distance between the discharge electrodes, or a combination of two or more. Further, in addition to the above control conditions, stronger adhesion can be realized by simultaneously increasing the flow rate of the oxidizing agent.

半導体素子上にビア層間絶縁膜、配線層間絶縁膜、ハードマスクが形成され、前記ビア層間絶縁膜、前記配線層間絶縁膜及び前記ハードマスクに形成された配線溝及びビアホールに金属配線材料を埋設して形成された配線及びビアプラグを有する半導体装置の製造方法においては、少なくともビア層間絶縁膜に、前述した本発明による多孔質層間絶縁膜を適用することで高性能かつ高信頼性の半導体装置を製造することができる。   A via interlayer insulating film, a wiring interlayer insulating film, and a hard mask are formed on the semiconductor element, and a metal wiring material is embedded in the via interlayer insulating film, the wiring interlayer insulating film, the wiring groove and the via hole formed in the hard mask. In the method of manufacturing a semiconductor device having wiring and via plugs formed in this manner, a high performance and high reliability semiconductor device is manufactured by applying the porous interlayer insulating film according to the present invention described above to at least the via interlayer insulating film. can do.

前記半導体装置の製造方法において、本発明による多孔質絶縁膜をビア層間絶縁膜と配線層間絶縁膜、更にはハードマスクに対しても一括して形成することでプロセスの簡略化と低コスト化を実現することができる。   In the manufacturing method of the semiconductor device, the porous insulating film according to the present invention is formed collectively on the via interlayer insulating film, the wiring interlayer insulating film, and also on the hard mask, thereby simplifying the process and reducing the cost. Can be realized.

特に、配線層間絶縁膜に下記の式［３］を有する環状有機シロキサン原料を用いることで、低誘電率かつ高信頼性の多層配線構造及びそれを用いた半導体装置を製造することができる。   In particular, by using a cyclic organosiloxane material having the following formula [3] for the wiring interlayer insulating film, a low dielectric constant and highly reliable multilayer wiring structure and a semiconductor device using the same can be manufactured.

Figure 2009177023
ただし、Ｒ１及びＲ２は、メチル基、エチル基、ビニル基、プロピル基、イソプロピル基のいずれかである。
Figure 2009177023
 However, R1 and R2 are any of a methyl group, an ethyl group, a vinyl group, a propyl group, and an isopropyl group.

以上説明したように、本発明によれば、有機シロキサン原料を用いたプラズマＣＶＤ法による多孔質絶縁膜の形成方法において、少なくとも成膜初期にプラズマ中の電子エネルギを増加させることでプラズマ着火時の安定性を確保し、下層トランジスタへのプラズマダメージを低減した高信頼性の多孔質絶縁膜及びそれを用いた多層配線を形成することが可能である。更に、本発明によれば、成膜初期のみにプラズマ中の電子エネルギを増加させることで有機シロキサン原料の解離を促進し、硬質層を下層との界面に形成させることができるため、誘電率を劣化させることなく下層との密着性を大幅に改善することができる。したがって、半導体装置の性能を劣化させることなく、プラズマダメージの改善と密着性等の機械強度を向上させることができるため、半導体装置の高性能化と高信頼性化の両立を実現することができる。   As described above, according to the present invention, in the method for forming a porous insulating film by the plasma CVD method using an organic siloxane raw material, the electron energy in the plasma is increased at least at the initial stage of the film formation to increase the plasma ignition time. It is possible to form a highly reliable porous insulating film that secures stability and reduces plasma damage to the lower-layer transistor, and a multilayer wiring using the porous insulating film. Furthermore, according to the present invention, the dissociation of the organic siloxane raw material can be promoted by increasing the electron energy in the plasma only at the initial stage of film formation, and the hard layer can be formed at the interface with the lower layer. The adhesion with the lower layer can be greatly improved without deteriorating. Therefore, since it is possible to improve plasma damage and mechanical strength such as adhesion without degrading the performance of the semiconductor device, it is possible to achieve both high performance and high reliability of the semiconductor device. .

次に、本発明の実施形態について図面を参照して詳細に説明する。以下の構造図は全て本発明の実施形態を模式的に示すものであり、構成要素の図面上の比率により本発明による構造の寸法を規定するものではない。   Next, embodiments of the present invention will be described in detail with reference to the drawings. All of the following structural drawings schematically show the embodiments of the present invention, and the dimensions of the structure according to the present invention are not defined by the ratios of the components on the drawings.

〔第一実施形態〕
図１は本発明の第一実施形態を示し、図１［１］は多孔質絶縁膜の断面図、図１［２］はプラズマＣＶＤ装置の構成図である。 [First embodiment]
FIG. 1 shows a first embodiment of the present invention, FIG. 1 [1] is a cross-sectional view of a porous insulating film, and FIG. 1 [2] is a configuration diagram of a plasma CVD apparatus.

図１［１］に示す本実施形態の多孔質絶縁膜１０は、有機シロキサンを原料とするプラズマＣＶＤによって形成されたものにおいて、第一の電子エネルギのプラズマを用いてプラズマＣＶＤによって形成された第一層１１と、第一層１１の上に第二の電子エネルギのプラズマを用いて前記プラズマＣＶＤによって形成された第二層１２とを備え、第一の電子エネルギが第二の電子エネルギよりも大きい、ことを特徴とする。多孔質絶縁膜１０は、図１［１］ではシリコン基板１５上に直接形成されているように描かれているが、実際には後述するようにビア層間絶縁膜や配線層間絶縁膜などとして用いられる。   The porous insulating film 10 of the present embodiment shown in FIG. 1 [1] is formed by plasma CVD using organosiloxane as a raw material, and is formed by plasma CVD using plasma of the first electron energy. A first layer 11 and a second layer 12 formed by plasma CVD using a plasma of second electron energy on the first layer 11, wherein the first electron energy is higher than the second electron energy. It is characterized by being large. Although the porous insulating film 10 is depicted as being directly formed on the silicon substrate 15 in FIG. 1 [1], it is actually used as a via interlayer insulating film or a wiring interlayer insulating film as will be described later. It is done.

本実施形態の多孔質絶縁膜１０の形成方法は、有機シロキサン原料を用いたプラズマＣＶＤによって多孔質絶縁膜１０を形成する方法において、プラズマＣＶＤによって第一層１１を形成する第一工程１１ａ（図２等）と、第一層１１の上にプラズマＣＶＤによって第二層１２を形成する第二工程１２ａ（図２等）とを備え、第一工程１１ａのプラズマの電子エネルギを第二工程１２ａのプラズマの電子エネルギよりも大きくする、ことを特徴とする
例えば、第一工程１１ａでは、第二工程１２ａに比べて、プラズマを発生させる反応室内の圧力を低くする、プラズマを発生させる高周波電力を大きくする、有機シロキサン原料の流量を減らす、有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及びプラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、第一工程１１ａのプラズマの電子エネルギを第二工程１２ａのプラズマの電子エネルギよりも大きくする。この一つ又は二つ以上の組み合わせに加え、有機シロキサン原料に添加する酸化剤の流量を増加させることにより、第一工程１１ａのプラズマの電子エネルギを第二工程１２ａのプラズマの電子エネルギよりも大きくしてもよい。そして、第一工程１１ａから第二工程１２ａに切り換える時に、第一工程１１ａのプラズマの電子エネルギ及び第二工程１２ａのプラズマの電子エネルギの少なくとも一方を連続的に変化させもよい。 The method for forming the porous insulating film 10 of the present embodiment is a method of forming the porous insulating film 10 by plasma CVD using an organosiloxane raw material, and a first step 11a for forming the first layer 11 by plasma CVD (FIG. 2) and a second step 12a (FIG. 2 etc.) for forming the second layer 12 on the first layer 11 by plasma CVD, and the electron energy of the plasma in the first step 11a is changed to that in the second step 12a. For example, in the first step 11a, the pressure in the reaction chamber for generating plasma is lowered and the high-frequency power for generating plasma is increased in comparison with the second step 12a. Reduce the flow rate of the organic siloxane raw material, increase the flow rate of the inert gas that is the carrier gas of the organic siloxane raw material, mainly containing hydrocarbons The electron energy of the plasma in the first step 11a is changed to the second step by one or a combination of two or more selected from the methods of reducing the flow rate of the additive gas and reducing the interval between the discharge electrodes for generating plasma. It is made larger than the electron energy of the plasma of 12a. In addition to this one or a combination of two or more, by increasing the flow rate of the oxidizing agent added to the organosiloxane raw material, the plasma electron energy in the first step 11a is made larger than the plasma electron energy in the second step 12a. May be. When switching from the first step 11a to the second step 12a, at least one of the plasma electron energy of the first step 11a and the plasma electron energy of the second step 12a may be continuously changed.

有機シロキサン原料は直鎖状のＳｉ−Ｏ分子構造を含むようにしてもよい。この有機シロキサン原料は、例えば前述の式［１］及び式［２］の構造である。ただし、式［１］中のＲ１、Ｒ２、Ｒ３及びＲ４は、それぞれ水素、炭化水素基又は酸化炭化水素基である。式［２］中のＲ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５及びＲ６は、それぞれ水素、炭化水素基又は酸化炭化水素基である。第二工程の後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えもよい。不活性ガスは、例えばＨｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅの中から選ばれた少なくとも一つである。酸化剤は、例えばＯ２、Ｏ３、ＣＯ２、Ｎ２Ｏ及びＨ２Ｏの中から選ばれた少なくとも一つである。 The organic siloxane raw material may contain a linear Si—O molecular structure. This organic siloxane raw material has, for example, the structure of the above-mentioned formula [1] and formula [2]. However, R1, R2, R3 and R4 in the formula [1] are each hydrogen, a hydrocarbon group or an oxidized hydrocarbon group. R1, R2, R3, R4, R5 and R6 in the formula [2] are each a hydrogen atom, a hydrocarbon group or an oxidized hydrocarbon group. After the second step, a post-processing step for performing thermal annealing, electron beam irradiation, or ultraviolet irradiation processing may be provided. The inert gas is at least one selected from, for example, He, Ne, Ar, Kr, and Xe. The oxidizing agent is at least one selected from, for example, O 2 , O 3 , CO 2 , N 2 O, and H 2 O.

以下、本実施形態の多孔質絶縁膜１０の製造方法について更に詳しく説明する。   Hereinafter, the manufacturing method of the porous insulating film 10 of the present embodiment will be described in more detail.

図１［２］は、多孔質絶縁膜１０を形成することが可能なプラズマＣＶＤ装置５０の一例を示す概略図である。プラズマＣＶＤ装置５０は、反応室６２内に上部電極６０及び下部電極６３からなる平行平板電極が設置された標準的でかつ低コストなリアクタ構成を採用している。上部電極６０は、高周波電源５９と接続されており、ＲＦパワーを印加することが可能である。下部電極６３は、ステージを兼ねるとともに、ヒータを搭載しており、成膜時にはシリコン基板１５が加熱される機構になっている。多孔質絶縁膜１０の骨格成分である有機シロキサン原料は、液体原料タンク５２から気化器５４を経由して反応室６２に供給される。具体的には、Ｈｅ等の不活性ガス５１にて液体原料タンク５２内の有機シロキサン液体原料を加圧し、気化器５４に供給する。気化した原料ガスは、流量制御装置５５にて所望のガス流量に制御された後に、ガス導入部５８を経由して反応室６２内の上部電極６０に供給される。上部電極６０内には複数の微細貫通孔が形成されているシャワープレートが設置されており、これをガスが通過することでガス濃度と流量との空間的な均一性を確保することができる。   FIG. 1 [2] is a schematic view showing an example of a plasma CVD apparatus 50 capable of forming a porous insulating film 10. The plasma CVD apparatus 50 employs a standard and low-cost reactor configuration in which parallel plate electrodes including an upper electrode 60 and a lower electrode 63 are installed in a reaction chamber 62. The upper electrode 60 is connected to a high-frequency power source 59 and can apply RF power. The lower electrode 63 serves as a stage and is equipped with a heater, and has a mechanism for heating the silicon substrate 15 during film formation. The organic siloxane raw material that is a skeleton component of the porous insulating film 10 is supplied from the liquid raw material tank 52 to the reaction chamber 62 via the vaporizer 54. Specifically, the organosiloxane liquid raw material in the liquid raw material tank 52 is pressurized with an inert gas 51 such as He and supplied to the vaporizer 54. The vaporized source gas is controlled to a desired gas flow rate by the flow rate control device 55 and then supplied to the upper electrode 60 in the reaction chamber 62 via the gas introduction unit 58. A shower plate in which a plurality of fine through-holes are formed is installed in the upper electrode 60, and the spatial uniformity of the gas concentration and the flow rate can be ensured by passing the gas through the shower plate.

なお、プラズマＣＶＤ装置５０には、成膜用途に応じて複数の原料タンクを設置することが可能である。例えば、第二のシロキサン原料として環状有機シロキサン等の液体原料、空孔生成材料として高分子炭化水素原料等を供給するための液体原料タンク５３も、プラズマＣＶＤ装置５０に接続可能である。更に、プラズマＣＶＤ装置５０は、Ｈｅ等の不活性ガス５６や酸化性添加ガス５７の供給も行うことができる。これらのガス供給時には、いずれも流量制御装置５５にて所望のガス流量に制御される。なお、気化器５４を経由したガスが移送過程で再液化するのを防止するために、反応室６２までの配管経路と反応室６２周辺にはヒータを設け、これらを常時加温することが好ましい。   The plasma CVD apparatus 50 can be provided with a plurality of raw material tanks depending on the film forming application. For example, a liquid raw material tank 53 for supplying a liquid raw material such as cyclic organic siloxane as the second siloxane raw material and a polymer hydrocarbon raw material or the like as the pore generating material can also be connected to the plasma CVD apparatus 50. Furthermore, the plasma CVD apparatus 50 can also supply an inert gas 56 such as He or an oxidizing additive gas 57. When supplying these gases, the flow rate control device 55 controls the gas flow rate to a desired level. In order to prevent the gas passing through the vaporizer 54 from being reliquefied during the transfer process, it is preferable to provide heaters around the piping path to the reaction chamber 62 and around the reaction chamber 62, and to constantly heat them. .

プラズマＣＶＤ装置５０によって多孔質絶縁膜１０を形成方法する際には、まずヒータを搭載した下部電極６３上にシリコン基板１５を搬送し、真空ポンプ６４を動作させて反応室６２内の初期真空度を１００Ｐａ以下又はベース真空度に制御する。大気中を経由して反応室６２内に導入されたシリコン基板１５上には水分等の大気成分が吸着しているが、それらは真空中での加熱過程にて脱ガスを行うことができる。次いで、ガス導入部５８から有機シロキサン等の原料ガス、添加ガス、及び不活性ガスを反応室６２に供給するとともに、高周波電源５９により所定周波数の高周波電力を上部電極６０に供給する。反応室６２内では高周波電力によって有機シロキサン原料やイオン化効率の高い希ガス等の不活性ガス、添加ガス等がプラズマにより励起され、多孔質絶縁膜１０としてシリコン基板１５上に均一に成膜される。   When the porous insulating film 10 is formed by the plasma CVD apparatus 50, first, the silicon substrate 15 is transferred onto the lower electrode 63 on which the heater is mounted, and the vacuum pump 64 is operated so that the initial degree of vacuum in the reaction chamber 62 is increased. Is controlled to 100 Pa or less or the base vacuum degree. Although atmospheric components such as moisture are adsorbed on the silicon substrate 15 introduced into the reaction chamber 62 through the atmosphere, they can be degassed during the heating process in vacuum. Next, a raw material gas such as organosiloxane, an additive gas, and an inert gas are supplied from the gas introduction unit 58 to the reaction chamber 62, and high-frequency power having a predetermined frequency is supplied to the upper electrode 60 from a high-frequency power source 59. In the reaction chamber 62, an inert gas such as an organic siloxane raw material, a rare ion with high ionization efficiency, an additive gas, or the like is excited by plasma with high-frequency power, and is uniformly formed on the silicon substrate 15 as the porous insulating film 10. .

ただし、一般の多孔質絶縁膜は、膜中に炭化水素基を導入するために、有機シロキサン原料の過剰な解離を抑制した低エネルギプラズマが適用される。プラズマＣＶＤ装置５０を用いて低エネルギプラズマにて形成した炭化水素含有の一般の多孔質絶縁膜は、低誘電率化に対して有効であるが、成膜初期（プラズマ着火時）のプラズマ状態が不安定性であるため、プラズマダメージによる下層トランジスタ特性の劣化と密着性の低下とが課題である。   However, in order to introduce a hydrocarbon group into a general porous insulating film, low energy plasma in which excessive dissociation of an organic siloxane raw material is suppressed is applied. A hydrocarbon-containing general porous insulating film formed by low-energy plasma using the plasma CVD apparatus 50 is effective for lowering the dielectric constant, but the plasma state at the initial stage of film formation (during plasma ignition) Due to the instability, degradation of lower layer transistor characteristics due to plasma damage and lowering of adhesion are problems.

以下では、上記課題を解決する実施形態として、まず第一の空孔導入方法（気相反応による有機シリカ微結晶の堆積）に対してその改善方法を説明する。   In the following, as an embodiment for solving the above-described problems, first, an improvement method for the first vacancy introduction method (deposition of organic silica microcrystals by gas phase reaction) will be described.

第一の空孔導入方法では、気相中での反応を促進するために、主に、高圧力化と電極間距離のワイドギャップ化とを採用し、ガス分子の滞在時間を増加させる。ここでは、反応室の圧力を８００Ｐａ、ギャップを２〜３ｃｍに設定した。また、導入した有機シロキサン原料は環状構造でも直鎖構造でも本発明の効果が得られるが、ここでは式［１］及び式［２］に示される有機シロキサン構造を適用した。なお、分子構造中のＲ１〜Ｒ６は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。ここで、有機シロキサン原料の流量は、１６０ｓｃｃｍに設定した。また、上記有機シロキサン原料と同時に、不活性ガスと酸化剤も同時に反応室内に導入した。不活性ガスは、放電を安定化させるためにＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等のイオン化効率の大きな希ガスが適している。ここではＨｅを用いた。また、酸化剤は、Ｏ２、Ｏ３、ＣＯ２、Ｎ２Ｏ、Ｈ２Ｏ等を選択することが可能であるが、ここではＯ２を用いた。また、添加材としてＣＨ３ＯＨやＣ２Ｈ５ＯＨ、Ｃ３Ｈ７ＯＨ等のアルコール類を適宜導入することで、酸化剤の補助や炭化水素の架橋促進を行うことができる。基板を設置する下部電極は耐熱性を確保するために３００〜４００℃に設定した。上記成膜条件を適用することで、比誘電率がおよそ２．５〜２．６の多孔質絶縁膜を形成可能である。 In the first vacancy introduction method, in order to promote the reaction in the gas phase, mainly a high pressure and a wide gap between the electrodes are adopted to increase the residence time of the gas molecules. Here, the pressure in the reaction chamber was set to 800 Pa, and the gap was set to 2 to 3 cm. In addition, the introduced organic siloxane raw material can obtain the effect of the present invention regardless of whether it is a cyclic structure or a linear structure, but here, an organic siloxane structure represented by the formula [1] and the formula [2] was applied. R1 to R6 in the molecular structure may be the same or different, and represent any one selected from a side chain group consisting of hydrogen, a hydrocarbon group, and an oxidized hydrocarbon group. Here, the flow rate of the organic siloxane raw material was set to 160 sccm. In addition, an inert gas and an oxidizing agent were simultaneously introduced into the reaction chamber simultaneously with the organic siloxane raw material. As the inert gas, a rare gas having a high ionization efficiency such as He, Ne, Ar, Kr, and Xe is suitable for stabilizing the discharge. Here, He was used. As the oxidizing agent, O 2 , O 3 , CO 2 , N 2 O, H 2 O, or the like can be selected. Here, O 2 is used. Further, by appropriately introducing alcohols such as CH 3 OH, C 2 H 5 OH, and C 3 H 7 OH as additives, it is possible to assist the oxidizing agent and promote crosslinking of hydrocarbons. The lower electrode on which the substrate was installed was set to 300 to 400 ° C. in order to ensure heat resistance. By applying the above film formation conditions, a porous insulating film having a relative dielectric constant of about 2.5 to 2.6 can be formed.

図２は、本実施形態にて適用した成膜条件のタイムチャートである。ＲＦパワーを印加している時間が実質的な成膜ステップに相当するが、成膜初期のみに標準条件よりも圧力を低減していることが特徴である。また、図３は、成膜初期の低圧力化に加えて、有機シロキサン原料の低流量化（６０ｓｃｃｍ）も同時に行った場合の成膜シーケンスである。なお、低圧力化及び低流量化を実施する時間は、ＲＦパワー印加後０．５秒から５秒の間に設定した。これらの時間は後述する改質層の膜全体に対する占有率に応じて適宜調整される。低圧力化及び低流量化を成膜初期に適用した後は徐々に標準条件に向けてレシピを遷移した。上記成膜条件にて成膜した後にプラズマダメージによるトランジスタへの影響を評価した。なお、「改質層」が第一層１１、その上が第二層１２、「低圧力化及び低流量化を実施する時間」が第一工程１１ａ、その後が第二工程１２ａにそれぞれ相当する。   FIG. 2 is a time chart of film forming conditions applied in this embodiment. Although the time during which the RF power is applied corresponds to a substantial film forming step, the pressure is reduced from the standard condition only at the initial stage of film formation. FIG. 3 shows a film forming sequence when the flow rate (60 sccm) of the organic siloxane raw material is simultaneously reduced in addition to the pressure reduction in the initial stage of film forming. The time for reducing the pressure and the flow rate was set between 0.5 seconds and 5 seconds after application of RF power. These times are appropriately adjusted according to the occupation ratio of the modified layer described later with respect to the entire film. After applying low pressure and low flow rate at the initial stage of film formation, the recipe was gradually shifted toward standard conditions. After film formation under the above film formation conditions, the influence of the plasma damage on the transistor was evaluated. The “modified layer” corresponds to the first layer 11, the second layer 12 thereon, “the time for performing pressure reduction and flow reduction” corresponds to the first step 11 a, and the subsequent steps correspond to the second step 12 a, respectively. .

図４はプラズマダメージ評価用のＴＥＧ（Test Element Group）構造の概略図である。左図はＴＥＧの表面構造を示し、右図はＴＥＧの断面構造を示す。まず、図４（ａ）に示すように、シリコン基板１５上においてＬＯＣＯＳ（Local
Oxidation of Silicon）によって素子分離膜１６間にストライプ状に形成された領域に、ゲート酸化膜１８を熱酸化によって形成する。その後、ポリシリコンを成膜して、表面から見ると凸形状のポリシリコン電極１７を形成し、これをパッド電極とする。これにより、ポリシリコン電極１７の凸状の先端部とストライプ状のゲート酸化膜１８との交差部に、ＭＯＳ構造を形成することができる。なお、以下では、ＭＯＳ構造を形成する交差部の面積に対する正方形ポリシリコン電極の面積比を、アンテナ比と呼ぶ。今回評価した最大アンテナ比は、１２５ｋである。 FIG. 4 is a schematic diagram of a TEG (Test Element Group) structure for plasma damage evaluation. The left figure shows the surface structure of the TEG, and the right figure shows the cross-sectional structure of the TEG. First, as shown in FIG. 4A, LOCOS (Local
A gate oxide film 18 is formed by thermal oxidation in a region formed between the element isolation films 16 in a stripe shape by Oxidation of Silicon. Thereafter, a polysilicon film is formed to form a polysilicon electrode 17 having a convex shape when viewed from the surface, which is used as a pad electrode. As a result, a MOS structure can be formed at the intersection of the convex tip of the polysilicon electrode 17 and the stripe-shaped gate oxide film 18. Hereinafter, the area ratio of the square polysilicon electrode to the area of the intersection forming the MOS structure is referred to as an antenna ratio. The maximum antenna ratio evaluated this time is 125k.

続いて、図４（ｂ）に示すように、ＭＯＳ構造が形成されたシリコン基板１５上に多孔質絶縁膜１０を２００ｎｍ程度成膜する。その後、図４（ｃ）に示すように、フォトリソグラフィによってレジスト２０を正方形形状にパターニングする。最後に、図４（ｄ）に示すように、余分な多孔質絶縁膜１０を除去することで、ポリシリコン電極１７のみを露出させ、トランジスタ特性を評価することができる。   Subsequently, as shown in FIG. 4B, the porous insulating film 10 is formed to a thickness of about 200 nm on the silicon substrate 15 on which the MOS structure is formed. Thereafter, as shown in FIG. 4C, the resist 20 is patterned into a square shape by photolithography. Finally, as shown in FIG. 4D, by removing the excess porous insulating film 10, only the polysilicon electrode 17 can be exposed and the transistor characteristics can be evaluated.

図５は前述した成膜条件（低圧力条件、低圧力と低流量条件）でのプラズマダメージ評価結果である。図の横軸は本実施形態に従って適用した成膜初期の圧力である。図の縦軸は、アンテナ比１２５ｋのＴＥＧに関して、面内１１４点の各リーク電流が許容以下（ダメージフリー）であった収率を示す。収率１００％は面内の測定点全てにおいてプラズマダメージが発生していないことを意味する。   FIG. 5 shows the results of plasma damage evaluation under the above-described film forming conditions (low pressure condition, low pressure and low flow rate condition). The horizontal axis of the figure is the initial pressure of film formation applied according to this embodiment. The vertical axis in the figure indicates the yield at which each leakage current at 114 points in the plane was below the allowable level (damage-free) for the TEG with an antenna ratio of 125 k. A yield of 100% means that no plasma damage has occurred at all in-plane measurement points.

標準条件（圧力８００Ｐａ、標準流量）の場合の収率は５０％であり、プラズマダメージが深刻であることがわかる。一方、成膜初期に圧力のみを低下した場合（■）、６００Ｐａまでの収率は低いが、５３０Ｐａではほぼ１００％の高収率を実現することができる。更に、成膜初期に低圧力化と低流量化とを組み合わせた場合には、より高収率が得られる傾向を示し、６００Ｐａでも１００％の収率を達成することができる。したがって、低圧化のみでもプラズマダメージ低減が可能であるが、低圧化と低流量化とを組み合わせることにより、大幅な圧力低減を行わなくてもプラズマダメージを効果的に排除することができる。   The yield under standard conditions (pressure 800 Pa, standard flow rate) is 50%, and it can be seen that plasma damage is serious. On the other hand, when only the pressure is lowered at the beginning of film formation (■), the yield up to 600 Pa is low, but a high yield of almost 100% can be realized at 530 Pa. Furthermore, when the pressure reduction and the flow rate reduction are combined in the initial stage of film formation, a higher yield tends to be obtained, and a yield of 100% can be achieved even at 600 Pa. Therefore, plasma damage can be reduced only by lowering the pressure, but plasma damage can be effectively eliminated without significant pressure reduction by combining lower pressure and lower flow rate.

上記成膜初期のプラズマ制御条件は、プラズマ中の電子エネルギを増加させ、プラズマの着火を安定化させる効果がある。プラズマ中の電子エネルギＥｅは次式にて表される。
Ｅｅ＝（１／３）×（ｍｎ／ｍｅ）１／２×λｅ×Ｅ
ここで、ｍｎは中性分子の質量、ｍｅは電子の質量、λｅは電子の平均自由工程、Ｅは電界強度である。 The plasma control conditions at the initial stage of film formation have the effect of increasing the electron energy in the plasma and stabilizing the ignition of the plasma. The electron energy Ee in the plasma is expressed by the following equation.
Ee = (1/3) × ( mn / me ) 1/2 × λ e × E
Here, mn is the mass of the neutral molecule, me is the mass of the electron, λ e is the mean free path of the electron, and E is the electric field strength.

電子エネルギは、原料分子の解離過程や電極構成等によっても複雑に変化するが、一般的な反応系では数ｅＶから数１０ｅＶである。電子の平均自由工程λｅは圧力に反比例するため、低圧力化は電子エネルギを増加させる作用がある。また、低流量化は、原料を希釈することに相当するため、電子との衝突確率が低下し、電子の平均自由工程の増加、すなわち電子エネルギを増加させることになる。なお、１Ｖの電位差がある自由空間内において、電子一つが得るエネルギが１ｅＶである。   The electron energy changes in a complicated manner depending on the dissociation process of the raw material molecules, the electrode configuration, and the like, but in a general reaction system, it is several eV to several tens eV. Since the electron mean free path λe is inversely proportional to the pressure, lowering the pressure has the effect of increasing the electron energy. Further, the reduction of the flow rate corresponds to diluting the raw material, so that the probability of collision with electrons decreases and the mean free process of electrons increases, that is, the electron energy increases. In a free space having a potential difference of 1V, the energy obtained by one electron is 1 eV.

電子エネルギを増加させる手法としては、低圧力化と低流量化の他に、図６及び図７に示すように、高ＲＦパワー化、不活性ガス（希ガス）の高流量化も有効である。また、放電電極間距離の縮小化も適用可能である。これらは、いずれか一つでも適用可能であるが、二つ以上を組み合わせることでも本発明の効果を得ることができる。   As a method for increasing the electron energy, in addition to lowering the pressure and lowering the flow rate, it is effective to increase the RF power and the flow rate of the inert gas (rare gas) as shown in FIGS. . Further, it is possible to reduce the distance between the discharge electrodes. Any one of these can be applied, but the effect of the present invention can also be obtained by combining two or more.

以下、わかりやすくするために、図１における第一層１１を必要に応じて「改質層」と言い換えることにする。上記成膜初期に適用した低電子エネルギプラズマにおける膜構造は、図１［１］に示すように下層に改質層１１が形成される。図８乃至図１０は、それぞれ改質層の単膜における誘電率、面内均一性、膜強度（Ｍｏｄｕｌｕｓ）についての、成膜圧力依存性及び有機シロキサン原料の流量依存性である。   Hereinafter, for the sake of clarity, the first layer 11 in FIG. 1 is referred to as a “modified layer” as necessary. In the film structure in the low electron energy plasma applied at the initial stage of the film formation, the modified layer 11 is formed in the lower layer as shown in FIG. 8 to 10 show the film formation pressure dependency and the organosiloxane raw material flow rate dependency with respect to the dielectric constant, in-plane uniformity, and film strength (Modulus) in the single film of the modified layer, respectively.

図８に示すように、誘電率は、標準条件に対して低圧化及び低流量化を適用することで、増加する傾向を示す。また、図９に示すように、膜厚の面内均一性は、低圧力化及び低流量化を適用することで、劣化することがわかる。このように改質層に相当する単層膜は、プラズマダメージに有効であるが、誘電率の上昇と面内均一性を劣化させることになる。しかしながら、成膜初期のみに高電子エネルギプラズマを適用し、その後標準条件に徐々に遷移することによって、誘電率及び均一性の劣化は、上層に形成される標準条件の膜特性（図１における第二層１２）にて緩和されるために、特性劣化を最小限に抑えることができる。   As shown in FIG. 8, the dielectric constant tends to increase by applying a low pressure and a low flow rate to the standard condition. Moreover, as shown in FIG. 9, it turns out that the in-plane uniformity of a film thickness deteriorates by applying low pressure and low flow rate. As described above, the single layer film corresponding to the modified layer is effective for plasma damage, but increases the dielectric constant and deteriorates in-plane uniformity. However, by applying high electron energy plasma only at the initial stage of film formation, and then gradually transitioning to standard conditions, the deterioration of dielectric constant and uniformity is reduced by the film characteristics of the standard conditions formed in the upper layer (first in FIG. 1). Since it is alleviated by the two layers 12), the characteristic deterioration can be minimized.

一方、膜強度（Ｍｏｄｕｌｕｓ）は、図１０に示すように、高電子エネルギプラズマを用いることで大幅に改善する。図１１は、改質層単膜のＦＴＩＲ（Fourier Transform Infrared Spectroscopy）スペクトルである。標準圧力にて有機シロキサン原料の流量依存性を評価した結果であるが、低圧化とともにＳｉ−ＣＨ３のピーク強度が減少する傾向を示す。図１２は、ＦＴＩＲにおけるメインピーク（Ｓｉ−Ｏ−Ｓｉ）の面積に対する上記Ｓｉ−ＣＨ３ピーク面積比についての、圧力依存性及び流量依存性である。同図から、炭化水素成分（ＣＨ３基）は低圧力化及び低流量化に伴って減少する。 On the other hand, the film strength (Modulus) is greatly improved by using high electron energy plasma as shown in FIG. FIG. 11 is an FTIR (Fourier Transform Infrared Spectroscopy) spectrum of the modified layer single film. Although it is the result of having evaluated the flow rate dependence of the organosiloxane raw material at the standard pressure, it shows a tendency that the peak intensity of Si—CH 3 decreases with decreasing pressure. Figure 12 is a main peak for the Si-CH 3 peak area ratio to the area of the (Si-O-Si), pressure dependence and flow dependence in FTIR. From the figure, the hydrocarbon component (CH 3 group) decreases as the pressure decreases and the flow rate decreases.

すなわち、高電子エネルギプラズマ条件を適用することによって、有機シロキサン原料の解離が促進し、膜中の炭化水素成分が減少する。先に示した改質層の膜強度の増加は、膜組成のＳｉＯ２化による膜の高密度化によるものと思われる。更に、図１［１］に示した膜構造における改質層１１は、硬質化していることを反映して、下層との高密着性化にも有効である。 That is, by applying high electron energy plasma conditions, dissociation of the organic siloxane raw material is promoted, and hydrocarbon components in the film are reduced. The increase in the film strength of the modified layer described above is thought to be due to the increase in the film density due to the SiO 2 film composition. Furthermore, the modified layer 11 in the film structure shown in FIG. 1 [1] is effective in increasing the adhesion to the lower layer, reflecting that it is hardened.

なお、反応室に供給する有機シロキサン原料は直鎖状でも環状でもプラズマダメージに対しては効果的であるが、密着性に関しては直鎖構造の方がより大きな改善効果が得られた。特に、式［１］及び式［２］に示したように単位モノマー当たりのＳｉ原子数が少ない直鎖状有機シロキサン原料は、エネルギ的に安定でかつＳｉ−Ｏユニットの大きな環状シロキサン構造と比較して、より緻密なＳｉ−Ｏネットワークを形成しやすいために、改質層での膜強度増加、すなわち密着性の改善効果が大きいものと考えられる。   In addition, although the organic siloxane raw material supplied to the reaction chamber is linear or cyclic, it is effective against plasma damage, but with regard to adhesion, the linear structure has a greater improvement effect. In particular, as shown in the formulas [1] and [2], the linear organic siloxane raw material having a small number of Si atoms per unit monomer is energetically stable and compared with a cyclic siloxane structure having a large Si—O unit. Thus, since it is easy to form a denser Si—O network, it is considered that the effect of improving the film strength in the modified layer, that is, improving the adhesion is great.

以上のように、本実施形態における多孔質絶縁膜の形成方法では、成膜初期に高電子エネルギプラズマ条件を用い、その後、標準成膜条件へと遷移することによって、面内均一性や誘電率の劣化を回避しつつ、低プラズマダメージ化と高密着性化を両立した高信頼性の多孔質絶縁膜を形成することが可能である。   As described above, in the method for forming a porous insulating film in this embodiment, in-plane uniformity and dielectric constant are obtained by using high electron energy plasma conditions at the initial stage of film formation and then transitioning to standard film formation conditions. It is possible to form a highly reliable porous insulating film that achieves both low plasma damage and high adhesion while avoiding deterioration of the film.

〔第二実施形態〕
本実施形態では、第一実施形態と同様に第一の空孔導入方法（気相反応による有機シリカ微結晶の堆積）に対して、更に高密着性化を実現可能な多孔質絶縁膜の形成方法を述べる。 [Second Embodiment]
In this embodiment, as in the first embodiment, formation of a porous insulating film capable of realizing higher adhesion than the first vacancy introduction method (deposition of organic silica microcrystals by gas phase reaction). Describe the method.

成膜条件は、第一実施形態と基本的に同じである。平行平板の電極間距離は２〜３ｃｍに設定した。反応室の圧力は８００Ｐａである。また、導入した有機シロキサン原料は、式［１］及び式［２］に示される有機シロキサン構造を適用した。なお、分子構造中のＲ１〜Ｒ５は同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。有機シロキサン原料の流量は、１６０ｓｃｃｍに設定した。また、上記有機シロキサン原料と同時に、不活性ガス（希ガス）としてＨｅ、酸化剤としてＯ２を用いた。また、添加材としてＣＨ３ＯＨやＣ２Ｈ５ＯＨ，Ｃ３Ｈ７ＯＨ等のアルコールも導入した。基板を設置する下部電極は耐熱性を確保するために３００〜４００℃に設定した。上記成膜条件を適用することで、比誘電率がおよそ２．５〜２．６の多孔質絶縁膜を形成可能である。 The film forming conditions are basically the same as those in the first embodiment. The distance between the parallel plate electrodes was set to 2 to 3 cm. The pressure in the reaction chamber is 800 Pa. Moreover, the organic siloxane structure shown by Formula [1] and Formula [2] was applied to the introduced organic siloxane raw material. In the molecular structure, R1 to R5 may be the same or different, and represent any one selected from a side chain group consisting of hydrogen, a hydrocarbon group, and an oxidized hydrocarbon group. The flow rate of the organosiloxane raw material was set to 160 sccm. Simultaneously with the organic siloxane raw material, He was used as an inert gas (rare gas), and O 2 was used as an oxidizing agent. Moreover, CH 3 OH or C 2 H 5 OH as additive, was also introduced alcohols such as C 3 H 7 OH. The lower electrode on which the substrate was installed was set to 300 to 400 ° C. in order to ensure heat resistance. By applying the above film formation conditions, a porous insulating film having a relative dielectric constant of about 2.5 to 2.6 can be formed.

図１３は、高電子エネルギ条件を適用して成膜した様々な多孔質絶縁膜の成膜条件と膜特性（誘電率、膜強度、リーク電流、プラズマダメージ）との関係を示す図表である。標準条件を適用した場合は、前述したように１２５ｋのアンテナ比で得られるダメージレスの収率は５０％であるが、多孔質絶縁膜Ａ〜Ｅは高電子エネルギプラズマ条件を適用しているために収率は１００％を達成することができる。   FIG. 13 is a chart showing the relationship between film formation conditions and film characteristics (dielectric constant, film strength, leak current, plasma damage) of various porous insulating films formed by applying high electron energy conditions. When standard conditions are applied, the damage-less yield obtained with an antenna ratio of 125k is 50% as described above, but the porous insulating films A to E use high electron energy plasma conditions. A yield of 100% can be achieved.

具体的に、多孔質絶縁膜Ａは低圧条件のみを適用、多孔質絶縁膜Ｂは低圧化と有機シロキサン原料の低流量化を適用、多孔質絶縁膜Ｃは低圧化＋低流量化＋希ガス流量増大の条件を適用、多孔質絶縁膜Ｄは低圧化＋低流量化＋希ガス流量増大＋酸化剤流量増大の条件を適用、多孔質絶縁膜Ｅは低圧化＋低流量化＋希ガス流量増大＋酸化剤流量増大＋添加剤流量減少の条件を適用した。   Specifically, the porous insulating film A applies only low pressure conditions, the porous insulating film B applies low pressure and a low flow rate of the organic siloxane raw material, and the porous insulating film C uses low pressure + low flow rate + noble gas. Applying the conditions for increasing the flow rate, applying the low pressure + decreasing flow rate + increasing the rare gas flow rate + increasing the oxidant flow rate for the porous insulating film D, applying the low pressure + decreasing flow rate + the rare gas flow rate for the porous insulating film E The conditions of increase + oxidant flow rate increase + additive flow rate decrease were applied.

例えば、多孔質絶縁膜Ｅの成膜シーケンスをまとめると、図１４のようになる。低圧力や有機シロキサン原料の低流量化、希ガスの高流量化は前述したようにプラズマ中の電子の高エネルギ化に有効であるが、これらに加えて、添加材流量の減少と酸化剤流量の増加は、膜強度を大幅に増加させることができる。酸化剤流量の増加は膜中の酸化反応が促進し、膜組成がよりＳｉＯ２化するためである。また、高分子からなる添加剤流量の減少は加速した電子の添加剤ガスへの衝突確率を実質的に減少させる作用があるため、電子エネルギが増加して有機シロキサン原料の解離及び酸化反応が促進する。よって、多孔質絶縁膜Ｅは上記の相乗効果によって膜強度が大幅に増加する。 For example, the deposition sequence of the porous insulating film E is summarized as shown in FIG. Low pressure, low flow rate of organic siloxane raw material, and high flow rate of rare gas are effective for increasing the energy of electrons in the plasma as described above. In addition to these, the flow rate of additives and the flow rate of oxidants are reduced. An increase in can greatly increase the film strength. The increase in the oxidant flow rate is because the oxidation reaction in the film is promoted, and the film composition becomes more SiO 2 . In addition, a decrease in the flow rate of the additive consisting of polymer has the effect of substantially reducing the probability of collision of accelerated electrons with the additive gas, thus increasing the electron energy and promoting the dissociation and oxidation reaction of the organosiloxane raw material. To do. Therefore, the film strength of the porous insulating film E is greatly increased by the above synergistic effect.

以下では、表中で最も膜強度の高い多孔質絶縁膜Ｅを界面改質層に用いた積層構造の密着性評価結果を示す。図１５は、全膜厚に対して成膜初期に形成した多孔質絶縁膜Ｅの膜厚占有率と膜全体の実効誘電率との関係である。実線は計算結果、プロット（■）は実験結果である。改質膜は高誘電率であるため、その占有率の増加とともに膜全体の誘電率も増加する傾向を示すが、占有率が３０％程度であれば２．７程度までの誘電率に抑えることができる。なお、膜構成の比率は、Ｘ線反射率（ＸＲＲ）による多層膜解析によって評価することができる。   Below, the adhesion evaluation result of the laminated structure using the porous insulating film E having the highest film strength in the table as the interface reforming layer is shown. FIG. 15 shows the relationship between the film thickness occupancy ratio of the porous insulating film E formed at the initial stage of film formation and the effective dielectric constant of the entire film with respect to the total film thickness. The solid line is the calculation result, and the plot (■) is the experimental result. Since the modified film has a high dielectric constant, the dielectric constant of the entire film tends to increase with an increase in the occupation ratio. However, if the occupation ratio is about 30%, the dielectric constant should be suppressed to about 2.7. Can do. The ratio of the film configuration can be evaluated by multilayer film analysis using X-ray reflectivity (XRR).

図１６は、多孔質絶縁膜Ｅの占有率がおよそ３０％である積層構造におけるＸＲＲスペクトルである。周期的に発生する複数のピークは、密度の異なる異種界面からの反射Ｘ線の干渉によるものである。解析結果は図１７に示すように、下層界面には２７ｎｍ程度の膜厚の高密度層が形成されており、表面に向けて徐々に低密度化することがわかる。このような積層膜のモニターとしては、ＸＲＲの他に、ＴＥＭよるコントラスト変化やＴＥＭ−ＥＥＬＳによる組成プロファイル、ＸＰＳやＳＩＭＳによる組成のデプスプロファイル等を用いることができる。改質層の化学組成は、炭化水素の含有量が少なく、ＳｉＯ２ライクであることが特徴である。 FIG. 16 is an XRR spectrum in a laminated structure in which the occupation ratio of the porous insulating film E is approximately 30%. The plurality of peaks that occur periodically are due to interference of reflected X-rays from different interfaces having different densities. As shown in FIG. 17, the analysis result shows that a high-density layer having a thickness of about 27 nm is formed at the lower layer interface, and the density gradually decreases toward the surface. As a monitor for such a laminated film, in addition to XRR, a contrast change by TEM, a composition profile by TEM-EELS, a depth profile of a composition by XPS or SIMS, or the like can be used. The chemical composition of the modified layer is characterized by a low hydrocarbon content and SiO 2 like.

なお、図１７において、「下層改質層」と「遷移層」の一部とが図１における第一層１１に相当し、「多孔質絶縁膜」と「遷移層」の残りとが図１における第二層１２に相当する。「遷移層」は全部を第一層１１に含めてもよいし第二層１２に含めてもよい。   In FIG. 17, the “lower modified layer” and part of the “transition layer” correspond to the first layer 11 in FIG. 1, and the “porous insulating film” and the remainder of the “transition layer” correspond to FIG. Corresponds to the second layer 12 in FIG. The “transition layer” may be entirely included in the first layer 11 or may be included in the second layer 12.

図１８は、上記膜構造における密着強度と膜全体の実効誘電率との関係である。密着強度はｍ−ＥＬＴ（modified Edge Lift-off Test）にて評価した。また、下層には多層配線構造にてビア層間絶縁膜の下層に形成されるバリア絶縁膜（ＳｉＣＮ）を用いた。図１８の縦軸は相対的な密着強度にてプロットしている。本実施形態を適用した第一の空孔導入方法（■）は、従来の単層多孔質絶縁膜（□）と比較して、大幅に密着強度が増加していることがわかる（第二の空孔導入方法については後述する）。なお、同等の誘電率を有する多孔質絶縁間膜Ａ（図１３参照）を単層にて用いた場合、又は多孔質絶縁膜Ｅよりも膜強度の低い膜を界面改質層に適用した場合には、密着性改善効果はあるものの、多孔質絶縁膜Ｅを適用した場合よりも密着強度は低下した。   FIG. 18 shows the relationship between the adhesion strength in the film structure and the effective dielectric constant of the entire film. The adhesion strength was evaluated by m-ELT (modified Edge Lift-off Test). In addition, a barrier insulating film (SiCN) formed in a lower layer of the via interlayer insulating film with a multilayer wiring structure was used as the lower layer. The vertical axis in FIG. 18 plots relative adhesion strength. It can be seen that the first pore introduction method (■) to which this embodiment is applied has a significantly increased adhesion strength as compared with the conventional single-layer porous insulating film (□) (second The method for introducing holes will be described later). In addition, when the porous insulating film A (see FIG. 13) having an equivalent dielectric constant is used as a single layer, or when a film having a lower film strength than the porous insulating film E is applied to the interface modification layer Although there was an adhesion improvement effect, the adhesion strength was lower than when the porous insulating film E was applied.

したがって、成膜初期に形成する改質層の高強度化は、下層との密着性を改善する上で有効な界面制御法であると言える。多孔質絶縁膜を配線構造に適用する際に、最も密着強度が必要な界面はビア層間絶縁膜と下層のバリア絶縁膜との界面である。上記密着強度のガイドラインは図中の破線よりも高密着性を示す領域であるが、本実施形態では従来に比べてより低い誘電率にて高密着性を達成することができる。   Therefore, it can be said that increasing the strength of the modified layer formed at the initial stage of film formation is an effective interface control method for improving the adhesion to the lower layer. When the porous insulating film is applied to the wiring structure, the interface that requires the most adhesive strength is the interface between the via interlayer insulating film and the lower barrier insulating film. The guideline for the adhesion strength is a region showing higher adhesion than the broken line in the figure, but in the present embodiment, high adhesion can be achieved with a lower dielectric constant than in the prior art.

また、図中に示すように第三の空孔導入法に対しても同様に本実施形態を適用した場合（▲）、直鎖状有機シロキサン原料を用いた第一の空孔導入法（界面改質あり）に比べて、密着強度は低下傾向にある。これは、単位モノマー当たりのＳｉ原子数が少ない直鎖状有機シロキサン原料は、より緻密なＳｉ−Ｏネットワークを形成しやすいために、改質層での膜強度増加、すなわち密着性の改善効果が大きいものと考えられる。一方、環状シロキサン原料の場合、環状Ｓｉ−Ｏ構造はエネルギ的に安定であるため、高エネルギプラズマ中でも小さなＳｉ−Ｏユニットに分解されることなく膜中に取り込まれる。環状のＳｉ−Ｏ構造は空孔源となるため、膜の緻密化が起こりにくく、結果的に直鎖状シロキサン原料の場合よりも密着性改善効果が小さいものと推測される。   In addition, as shown in the figure, when this embodiment is similarly applied to the third vacancy introduction method (▲), the first vacancy introduction method (interface) using a linear organosiloxane raw material is used. The adhesion strength tends to be lower than that with modification. This is because a linear organic siloxane raw material having a small number of Si atoms per unit monomer is likely to form a denser Si-O network, and therefore has an effect of increasing film strength in the modified layer, that is, improving adhesion. It is considered large. On the other hand, in the case of a cyclic siloxane raw material, since the cyclic Si—O structure is stable in terms of energy, it is incorporated into the film without being decomposed into small Si—O units even in high energy plasma. Since the cyclic Si—O structure serves as a vacancy source, the film is less likely to be densified, and as a result, it is presumed that the effect of improving adhesion is smaller than that of a linear siloxane raw material.

〔第三実施形態〕
本実施形態では、第二の空孔導入方法（成膜時に導入した空孔形成材料の除去）における本発明の適用効果について述べる。第二の空孔導入方法では、成膜時に空孔生成用の揮発性の高い高分子材料を導入し、成膜後にそれら揮発させて空孔を形成することが特徴である。 [Third embodiment]
In the present embodiment, the application effect of the present invention in the second hole introduction method (removal of the hole forming material introduced at the time of film formation) will be described. The second hole introduction method is characterized in that a highly volatile polymer material for generating holes is introduced at the time of film formation, and is vaporized after film formation to form holes.

多孔質絶縁膜は、第一実施形態で示したプラズマＣＶＤ装置にて、主に有機シロキサン原料と空孔生成剤によって形成される。空孔生成材料は、炭化水素を主成分とした分子量の比較的大きな材料であることが望ましい。例えば、Ｃ２Ｈ５ＯＨやＣ３Ｈ７ＯＨ等のアルコール類、界面活性剤分子、ビニルフリルエーテル、ジフリルエーテル、ビニルフラン等のエーテル類を適用することができる。なお、放電を安定化するための不活性ガス（希ガス）やＯ２、Ｏ３、ＣＯ２、Ｎ２Ｏ、Ｈ２Ｏ等の酸化剤等を適宜導入することができる。導入した有機シロキサン原料は環状構造でも直鎖構造でも本発明の効果が得られるが、ここでは前述の式［１］及び式［２］に示される有機シロキサン構造を適用した。なお、分子構造中のＲ１〜Ｒ６は、同一でも異なっていても良く、水素、炭化水素基、酸化炭化水素基からなる側鎖群から選択されるいずれか一つを示す。 The porous insulating film is mainly formed of an organic siloxane raw material and a pore generator in the plasma CVD apparatus shown in the first embodiment. The pore-generating material is desirably a material having a relatively large molecular weight mainly composed of hydrocarbons. For example, alcohols such as C 2 H 5 OH and C 3 H 7 OH, surfactant molecules, ethers such as vinyl furyl ether, difuryl ether, and vinyl furan can be applied. Note that an inert gas (rare gas) for stabilizing discharge, an oxidizing agent such as O 2 , O 3 , CO 2 , N 2 O, and H 2 O can be appropriately introduced. The effect of the present invention can be obtained regardless of whether the introduced organic siloxane raw material has a cyclic structure or a linear structure. Here, the organic siloxane structure represented by the above-mentioned formulas [1] and [2] was applied. R1 to R6 in the molecular structure may be the same or different, and represent any one selected from a side chain group consisting of hydrogen, a hydrocarbon group, and an oxidized hydrocarbon group.

成膜時には有機シロキサン原料及び空孔生成剤の炭化水素成分が分解せずに膜中に取り込まれるように、低エネルギプラズマ条件でかつ基板を低温に保持して成膜することが望ましい。成膜温度は１００〜３００℃程度の低温にて制御した。上記プラズマ条件を成膜初期から適用すると、プラズマダメージ発生と密着性劣化の要因になるため、少なくとも成膜初期には高電子エネルギプラズマ条件を適用することが本発明の特徴である。具体的には、低圧力化、原料の低流量化、高ＲＦパワー化、不活性ガスの高流量化、放電電極間距離の縮小化が適用可能である。これらは、いずれか一つでも適用可能であるが、二つ以上を組み合わせることでも本発明の効果を得ることができる。   It is desirable to form the film under low energy plasma conditions and at a low temperature so that the organic siloxane raw material and the hydrocarbon component of the pore-generating agent are taken into the film without being decomposed. The film forming temperature was controlled at a low temperature of about 100 to 300 ° C. When the above plasma conditions are applied from the beginning of film formation, it causes plasma damage and adhesion deterioration. Therefore, it is a feature of the present invention that high electron energy plasma conditions are applied at least in the initial stage of film formation. Specifically, lower pressure, lower raw material flow rate, higher RF power, higher inert gas flow rate, and shorter discharge electrode distance can be applied. Any one of these can be applied, but the effect of the present invention can also be obtained by combining two or more.

密着強度をより改善するための成膜シーケンスの一例を、図１９に示す。低圧力や有機シロキサン原料の低流量化、希ガスの高流量化は、前述したようにプラズマ中の電子の高エネルギ化に有効であるが、これらに加えて、酸化剤流量の増加や添加材流量の減少は、プラズマダメージを発生させることなく膜強度を飛躍的に増加させることができる。特に、空孔生成剤の低流量化は界面改質層での空孔を低減することが可能であるため、より密着強度を改善することが可能である。   FIG. 19 shows an example of a film forming sequence for further improving the adhesion strength. Low pressure, low flow rate of organic siloxane raw material, and high flow rate of rare gas are effective for increasing the energy of electrons in plasma as described above. The decrease in flow rate can dramatically increase the film strength without causing plasma damage. In particular, lowering the flow rate of the pore-forming agent can reduce the number of pores in the interface reforming layer, so that the adhesion strength can be further improved.

空孔生成剤を用いた低温成膜にて形成した絶縁膜は、その後、熱アニールや電子ビーム照射、紫外線照射等のポストキュアによって空孔生成剤を揮発させ、膜中に空孔を導入する。電子ビーム照射や紫外線照射は空孔生成剤を揮発させると同時に、膜強度改善にも有効である。しかしながら、上記ポストキュアプロセスは主に膜の表面近傍に効果的に作用するため、従来は密着性において最も重要な下層部分へのキュア効果が小さいと言う欠点があった。   The insulating film formed by the low temperature film formation using the hole generating agent is then volatilized by the post curing such as thermal annealing, electron beam irradiation, ultraviolet irradiation, etc., and the holes are introduced into the film. . Electron beam irradiation and ultraviolet irradiation are effective for volatilizing the pore-forming agent and improving the film strength. However, since the post-cure process mainly works effectively near the surface of the film, there has been a drawback that the curing effect on the lower layer portion, which is most important in adhesion, is small.

これに対し、本実施形態では、初期成膜過程で膜を緻密化し、かつ空孔生成剤の供給を低減するため、界面近傍を選択的に硬質化し、結果的に密着強度を大幅に改善することが可能である。図１８（第二実施形態でも記載）は、本発明を適用した第二の空孔導入法にて成膜した多孔質絶縁膜の密着強度と膜全体の誘電率との関係である。密着強度はｍ−ＥＬＴにて評価した。また、下層にはバリア絶縁膜であるＳｉＣＮを用いた。成膜初期の電子エネルギ増大とポストキュアによる硬質化により、第二の空孔導入法にて形成した多孔質絶縁膜（◆）は、前述した第一の空孔導入法（界面改質あり）と同等レベル以上の高密着性を達成することができる。   On the other hand, in this embodiment, in order to densify the film in the initial film formation process and reduce the supply of the pore generating agent, the vicinity of the interface is selectively hardened, and as a result, the adhesion strength is greatly improved. It is possible. FIG. 18 (also described in the second embodiment) shows the relationship between the adhesion strength of the porous insulating film formed by the second pore introduction method to which the present invention is applied and the dielectric constant of the entire film. The adhesion strength was evaluated by m-ELT. Moreover, SiCN which is a barrier insulating film was used for the lower layer. Due to the increase in electron energy at the initial stage of film formation and hardening by post-cure, the porous insulating film (◆) formed by the second vacancy introduction method is the first vacancy introduction method described above (with interface modification). It is possible to achieve a high adhesion level equal to or higher than that.

以上のように、本実施形態における空孔生成剤を用いた多孔質絶縁膜の形成方法では、成膜初期に高電子エネルギプラズマ条件を適用し、かつポストキュアを行うことで、膜特性を劣化させることなく、低プラズマダメージ化と高密着性化を両立した高信頼性の多孔質絶縁膜を形成することが可能である。   As described above, in the method for forming a porous insulating film using the pore-generating agent in the present embodiment, film characteristics are deteriorated by applying high electron energy plasma conditions at the initial stage of film formation and performing post-cure. Therefore, it is possible to form a highly reliable porous insulating film that achieves both low plasma damage and high adhesion.

〔第四実施形態〕
図２０は、第四実施形態の多孔質絶縁膜を示す断面図である。以下、この図面に基づき説明する。なお、図１［１］と同じ部分は同じ符号を付すことにより説明を省略する。 [Fourth embodiment]
FIG. 20 is a cross-sectional view showing the porous insulating film of the fourth embodiment. Hereinafter, description will be given based on this drawing. The same parts as those in FIG. 1 [1] are denoted by the same reference numerals and the description thereof is omitted.

本実施形態の多孔質絶縁膜１０’は、第二層１２の上に第三の電子エネルギのプラズマを用いてプラズマＣＶＤによって形成された第三層１３を備え、第三の電子エネルギが第二の電子エネルギよりも大きい、ことを特徴とする。多孔質絶縁膜１０’は、図２０ではシリコン基板１５上に直接形成されているように描かれているが、実際には後述するようにビア層間絶縁膜や配線層間絶縁膜などとして用いられる。   The porous insulating film 10 ′ of this embodiment includes a third layer 13 formed by plasma CVD using a plasma of third electron energy on the second layer 12, and the third electron energy is second. It is larger than the electron energy. The porous insulating film 10 'is depicted as being directly formed on the silicon substrate 15 in FIG. 20, but actually, it is used as a via interlayer insulating film, a wiring interlayer insulating film, etc. as will be described later.

本実施形態の多孔質絶縁膜１０’の形成方法は、第二層１２の上にプラズマＣＶＤによって第三層１３を形成する第三工程１３ａ（図２１）を備え、第三工程１３ａのプラズマの電子エネルギを第二工程１２ａ（図２１）のプラズマの電子エネルギよりも大きくする、ことを特徴とする。   The method for forming the porous insulating film 10 ′ of this embodiment includes a third step 13a (FIG. 21) for forming the third layer 13 on the second layer 12 by plasma CVD, and the plasma of the third step 13a is formed. The electron energy is made larger than the electron energy of the plasma in the second step 12a (FIG. 21).

例えば、第三工程１３ａでは、第二工程１２ａに比べて、プラズマを発生させる反応室内の圧力を低くする、プラズマを発生させる高周波電力を大きくする、有機シロキサン原料の流量を減らす、有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及びプラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、第三工程１３ａのプラズマの電子エネルギを第二工程１２ａのプラズマの電子エネルギよりも大きくする。このとき、一つ又は二つ以上の組み合わせに加え、有機シロキサン原料に加える酸化剤の流量を増加させることにより、第三工程１３ａのプラズマの電子エネルギを第二工程１２ａのプラズマの電子エネルギよりも大きくしてもよい。また、第二工程１１ａから第三工程１３ａに切り換える時に、第二工程１２ａのプラズマの電子エネルギ及び第三工程１３ａのプラズマの電子エネルギの少なくとも一方を連続的に変化させてもよい。更に、第三工程１３ａの後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えてもよい。なお、多孔質絶縁膜１０’の形成には、第一実施形態と同様に、図１［２］のプラズマＣＶＤ装置５０が用いられる。   For example, in the third step 13a, compared with the second step 12a, the pressure in the reaction chamber for generating plasma is lowered, the high-frequency power for generating plasma is increased, the flow rate of the organic siloxane raw material is reduced, One or two methods selected from the methods of increasing the flow rate of the inert gas as the carrier gas, decreasing the flow rate of the additive gas mainly composed of hydrocarbons, and reducing the interval between the discharge electrodes for generating plasma. By the combination of two or more, the electron energy of the plasma in the third step 13a is made larger than the electron energy of the plasma in the second step 12a. At this time, in addition to one or a combination of two or more, by increasing the flow rate of the oxidizing agent added to the organosiloxane raw material, the electron energy of the plasma in the third step 13a is made higher than the electron energy of the plasma in the second step 12a. You may enlarge it. When switching from the second step 11a to the third step 13a, at least one of the plasma electron energy of the second step 12a and the plasma electron energy of the third step 13a may be continuously changed. Furthermore, after the third step 13a, a post-processing step for performing thermal annealing, electron beam irradiation or ultraviolet irradiation processing may be provided. For the formation of the porous insulating film 10 ′, the plasma CVD apparatus 50 of FIG. 1 [2] is used as in the first embodiment.

図２１は、第二及び第三実施形態にて記載した成膜シーケンスにおける高電子エネルギプラズマ条件を、成膜の最終ステップにも適用したタイムチャートである。低圧力化、原料の低流量化、不活性ガスの高流量化、添加剤の低流量化による有機シロキサン原料の解離促進と酸化剤流量の増加により、膜表層にも下層改質層と同様な硬質層を形成することができる。図には複数の高電子エネルギ化条件を同時に行っているが、いずれか一つ又は二つ以上の組み合わせでもよい。また、図示でしていないが、高ＲＦパワー化や、放電電極間距離の縮小化も成膜の前後に適用することが可能である。   FIG. 21 is a time chart in which the high electron energy plasma conditions in the film formation sequence described in the second and third embodiments are applied to the final step of film formation. The surface of the membrane is the same as that of the lower modified layer by lowering pressure, lowering the flow rate of raw materials, increasing the flow rate of inert gas, promoting the dissociation of organic siloxane raw materials by increasing the flow rate of additives, and increasing the oxidant flow rate. A hard layer can be formed. Although a plurality of conditions for increasing the electron energy are performed simultaneously in the figure, any one or a combination of two or more may be used. Although not shown in the drawing, it is possible to apply high RF power and reduction of the distance between discharge electrodes before and after film formation.

本実施形態によれば、下層だけではなく上層においても隣接膜との密着強度を増加させることができる。   According to this embodiment, the adhesion strength with the adjacent film can be increased not only in the lower layer but also in the upper layer.

〔第五実施形態〕
図２２は、本発明による第五実施形態を示す半導体装置の製造方法に関する断面構造図である。 [Fifth embodiment]
FIG. 22 is a cross-sectional structure diagram relating to a method for manufacturing a semiconductor device showing a fifth embodiment of the present invention.

まず、図２２（ａ）に示すように、トランジスタとその上層に配線が形成されたシリコン基板上（図示せず）に、Ｃｕに対する拡散耐性を有するバリア絶縁膜２２を形成した後に、ビア層間絶縁膜及び配線層間絶縁膜を同一の多孔質層間絶縁膜１０で形成する。   First, as shown in FIG. 22A, a barrier insulating film 22 having diffusion resistance against Cu is formed on a transistor and a silicon substrate (not shown) on which wiring is formed, and then via interlayer insulation is formed. The film and wiring interlayer insulating film are formed of the same porous interlayer insulating film 10.

ここで、ビア層間絶縁膜とその下層であるバリア絶縁膜２２との界面は、図２７の配線構造図でも説明したように、メタル配線の占める割合が低いために脆弱な絶縁膜同士で密着性を確保しなければならないので、多層配線構造中で最も高密着性化が要求される界面である。そこで、少なくともビア層間絶縁膜には第一乃至第四実施形態に記載したいずれかの多孔質絶縁膜１０の第二層１２（以下「ビア層間絶縁膜１２」という。）に適用することで、低誘電率にて、低プラズマダメージかつ高密着性を有する多孔質絶縁膜を形成可能である。   Here, as described in the wiring structure diagram of FIG. 27, the interface between the via interlayer insulating film and the underlying barrier insulating film 22 has a low ratio of metal wiring, so that the adhesiveness between the fragile insulating films is low. This is the interface that is required to have the highest adhesion in the multilayer wiring structure. Therefore, at least the via interlayer insulating film is applied to the second layer 12 of the porous insulating film 10 described in the first to fourth embodiments (hereinafter referred to as “via interlayer insulating film 12”). It is possible to form a porous insulating film having low dielectric constant, low plasma damage and high adhesion.

ここでは、プロセスの簡略化及び低コスト化を実現するために、ビア層間絶縁膜と配線層間絶縁膜に誘電率が３．０程度の高強度膜を一括で形成している。本実施形態の多孔質絶縁膜１０として、例えば、第二実施形態に示した成膜方法はポストキュアプロセスが必要ないため、プロセスコストをより低減することもできる。成膜初期には高電子エネルギプラズマを適用しているため、バリア絶縁膜２２とビア層間絶縁膜１２との界面には改質層１１が形成される。なお、バリア絶縁膜２２は、Ｃｕに対する強い拡散耐性を有する材料が適しており、例えば、ＳｉＣＮやＳｉＮ、ＳｉＣ、ＳｉＯＣ、ベンゾシクロブテン等が望ましい。   Here, in order to simplify the process and reduce the cost, a high-strength film having a dielectric constant of about 3.0 is collectively formed on the via interlayer insulating film and the wiring interlayer insulating film. As the porous insulating film 10 of this embodiment, for example, the film forming method shown in the second embodiment does not require a post-cure process, so that the process cost can be further reduced. Since high electron energy plasma is applied at the initial stage of film formation, the modified layer 11 is formed at the interface between the barrier insulating film 22 and the via interlayer insulating film 12. The barrier insulating film 22 is suitably made of a material having strong diffusion resistance to Cu. For example, SiCN, SiN, SiC, SiOC, benzocyclobutene, or the like is desirable.

続いて、図２２（ｂ）に示すように、フォトレジストマスクとフッ素系ガスを用いた反応性イオンエッチングを用いて、ビアホール２４及び配線溝２３からなるデュアルダマシン溝を形成する。デュアルダマシン溝の形成方法には、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して配線用の配線溝を形成するビアファーストプロセスと、配線溝（トレンチ）を先に開口し、開口した配線溝上面にフォトレジストを塗布してビアホールを形成するトレンチファーストプロセスとがある。本実施形態の場合には、これらのどの手法を用いても同様な効果が得られる。   Subsequently, as shown in FIG. 22B, a dual damascene groove including the via hole 24 and the wiring groove 23 is formed by using reactive ion etching using a photoresist mask and a fluorine-based gas. The dual damascene trench formation method includes a via first process in which a via is first opened and a photoresist is applied to the upper surface of the opened via to form a wiring trench for wiring, and a wiring trench (trench) is first opened. There is a trench first process in which a via hole is formed by applying a photoresist on the upper surface of the opened wiring groove. In the case of this embodiment, the same effect can be obtained by using any of these methods.

続いて、図２２（ｃ）に示すように、ビアホール２４の底のバリア絶縁膜２２をエッチバックした後、ビアホール２４及び配線溝２３内の露出した表面にバリアメタル２５としてＴａ／ＴａＮの積層膜をＰＶＤ（Physical Vapor Deposition）法によって、それぞれ形成する。バリアメタル２５は、上記の他に、Ｔｉ等の金属及びその窒化物、又はそれらの積層したものでもよい。また、成膜手法としてはＰＶＤ以外に、ＡＬＤ（Atomic
Layer Deposition）等の方法を採用することも可能である。バリアメタル２５の形成後は、大気中に暴露することなく連続してスパッタリング法にてＣｕシード層を堆積し、その後、その上層にめっき法によりＣｕ膜２６を堆積する。 Subsequently, as shown in FIG. 22C, after the barrier insulating film 22 at the bottom of the via hole 24 is etched back, a Ta / TaN laminated film as a barrier metal 25 is formed on the exposed surface in the via hole 24 and the wiring groove 23. Are formed by PVD (Physical Vapor Deposition) method. In addition to the above, the barrier metal 25 may be a metal such as Ti and nitrides thereof, or a laminate thereof. In addition to PVD, ALD (Atomic
It is also possible to adopt a method such as Layer Deposition. After the formation of the barrier metal 25, a Cu seed layer is continuously deposited by a sputtering method without being exposed to the atmosphere, and then a Cu film 26 is deposited on the upper layer by a plating method.

最後に、図２１（ｄ）に示すように、配線層間絶縁膜上に堆積した余分なバリアメタル２５及びＣｕ膜２６は、ＣＭＰ（Chemical Mechanical Polishing）工程によって除去されかつ平坦化される。なお、Ｃｕ膜２６には、必要に応じてＴｉ、Ａｌ、Ｓｎ、Ａｇ等の異種金属を含有したＣｕ合金を用いてもよい。   Finally, as shown in FIG. 21D, excess barrier metal 25 and Cu film 26 deposited on the wiring interlayer insulating film are removed and planarized by a CMP (Chemical Mechanical Polishing) process. For the Cu film 26, a Cu alloy containing a different metal such as Ti, Al, Sn, or Ag may be used as necessary.

図２２ではデュアルダマシン法による一組のビアプラグ及びＣｕ配線の形成プロセスを示したが、適用デバイスに応じて、必要な層数のビア及び配線を形成する必要がある。   Although FIG. 22 shows a process for forming a pair of via plugs and Cu wirings by the dual damascene method, it is necessary to form vias and wirings of a necessary number of layers according to the applied device.

本実施形態の半導体装置の製造方法によれば、プラズマダメージによるトランジスタの特性劣化がなく、高信頼性に優れた低コストデバイスを提供することができる。   According to the semiconductor device manufacturing method of the present embodiment, it is possible to provide a low-cost device that has no deterioration in transistor characteristics due to plasma damage and is highly reliable.

〔第六実施形態〕
図２３及び図２４は、本発明による第六実施形態を示す半導体装置の製造方法に関する断面構造図である。本実施形態は、前述した第五実施形態よりも実効誘電率を低減し、高性能化を実現するための半導体装置の製造方法である。構造上の差異は、層間絶縁膜の低誘電率化とハードマスクの適用である。 [Sixth embodiment]
23 and 24 are cross-sectional structural views relating to a method of manufacturing a semiconductor device according to the sixth embodiment of the present invention. This embodiment is a method of manufacturing a semiconductor device for reducing the effective dielectric constant and realizing higher performance than the fifth embodiment described above. The difference in structure is the lower dielectric constant of the interlayer insulating film and the application of a hard mask.

まず、図２３（ａ）に示すように、トランジスタとその上層に配線が形成されたシリコン基板上（図示せず）に、Ｃｕに対する拡散耐性を有するバリア絶縁膜２２を形成した後に、ビア層間絶縁膜及び配線層間絶縁膜を同一の多孔質層間絶縁膜１０で形成する。   First, as shown in FIG. 23A, a barrier insulating film 22 having diffusion resistance against Cu is formed on a transistor and a silicon substrate (not shown) on which wiring is formed, and then via interlayer insulation is formed. The film and wiring interlayer insulating film are formed of the same porous interlayer insulating film 10.

続いて、図２３（ｂ）に示すように、ハードマスク２７を形成する。ビア層間絶縁膜及び配線層間絶縁膜には第一乃至第四実施形態に記載したいずれかの多孔質絶縁膜１０を適用することで、低誘電率にて、低プラズマダメージかつ高密着性を有する多孔質絶縁膜を形成可能である。ここでは、下層バリア絶縁膜との密着強度が確保される膜（図１８参照）として、誘電率が２．７の多孔質絶縁膜を用いた。成膜初期には高電子エネルギプラズマを適用しているため、バリア絶縁膜とビア層間絶縁膜の界面には図２３（ａ）に示すように下層に改質層１１が形成される。   Subsequently, as shown in FIG. 23B, a hard mask 27 is formed. By applying any one of the porous insulating films 10 described in the first to fourth embodiments to the via interlayer insulating film and the wiring interlayer insulating film, it has low dielectric constant, low plasma damage and high adhesion. A porous insulating film can be formed. Here, a porous insulating film having a dielectric constant of 2.7 was used as a film (see FIG. 18) that ensures adhesion strength with the lower barrier insulating film. Since high electron energy plasma is applied at the initial stage of film formation, a modified layer 11 is formed in the lower layer at the interface between the barrier insulating film and the via interlayer insulating film as shown in FIG.

本実施形態で用いた層間絶縁膜は、第五実施形態で示した絶縁膜の誘電率よりも低いため、ＣＭＰ耐性が劣化する傾向にある。そこで、本実施形態では高強度なハードマスク２７を適用している。ハードマスク２７の材料としては、ＳｉＯ２、ＳｉＣＮ、ＳｉＮ、ＳｉＣ、ＳｉＯＣ等が挙げられる。また、ハードマスクとして、第四実施形態で示したように、成膜後期に高電子エネルギ条件で形成される硬質層を適用することもできる。 Since the interlayer insulating film used in this embodiment is lower than the dielectric constant of the insulating film shown in the fifth embodiment, the CMP resistance tends to deteriorate. Therefore, in this embodiment, a high-strength hard mask 27 is applied. Examples of the material for the hard mask 27 include SiO 2 , SiCN, SiN, SiC, and SiOC. Further, as shown in the fourth embodiment, a hard layer formed under a high electron energy condition can be applied as a hard mask.

続いて、図２３（ｃ）に示すように、フォトレジストマスクとフッ素系ガスを用いた反応性イオンエッチングを用いて、ビアホール２４及び配線溝２３からなるデュアルダマシン溝を形成する。デュアルダマシン溝の形成方法には、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して配線用の配線溝を形成するビアファーストプロセスと、配線溝（トレンチ）を先に開口し、開口した配線溝上面にフォトレジストを塗布してビアホールを形成するトレンチファーストプロセスとがある。本実施形態の場合には、これらのどの手法を用いても同様な効果が得られる。   Subsequently, as shown in FIG. 23C, a dual damascene groove including the via hole 24 and the wiring groove 23 is formed by reactive ion etching using a photoresist mask and a fluorine-based gas. The dual damascene trench formation method includes a via first process in which a via is first opened and a photoresist is applied to the upper surface of the opened via to form a wiring trench for wiring, and a wiring trench (trench) is first opened. There is a trench first process in which a via hole is formed by applying a photoresist on the upper surface of the opened wiring groove. In the case of this embodiment, the same effect can be obtained by using any of these methods.

続いて、図２４（ｄ）に示すように、ビアホール底のバリア絶縁膜２２をエッチバックした後、ビアホール２４及び配線溝２３、そしてハードマスク２７表面の前面に渡ってバリアメタル２５としてＴａ／ＴａＮの積層膜をＰＶＤ法によって、それぞれ形成する。バリアメタル２５は、上記の他に、Ｔｉ等の金属及びその窒化物、又はそれらの積層したものでもよい。また、成膜手法としてはＰＶＤ以外に、ＡＬＤ等の方法を採用することも可能である。バリアメタル２５の形成後は、大気中に暴露することなく連続してスパッタリング法にてＣｕシード層を堆積し、その後、その上層にめっき法によりＣｕ膜２６を堆積する。   Subsequently, as shown in FIG. 24D, after the barrier insulating film 22 at the bottom of the via hole is etched back, Ta / TaN is formed as a barrier metal 25 over the via hole 24, the wiring groove 23, and the front surface of the hard mask 27 surface. Each of the laminated films is formed by the PVD method. In addition to the above, the barrier metal 25 may be a metal such as Ti and nitrides thereof, or a laminate thereof. In addition to PVD, a method such as ALD can be adopted as a film forming method. After the formation of the barrier metal 25, a Cu seed layer is continuously deposited by a sputtering method without being exposed to the atmosphere, and then a Cu film 26 is deposited on the upper layer by a plating method.

最後に、図２４（ｅ）に示すように、ハードマスク２７上に堆積した余分なバリアメタル２５及びＣｕ膜２６は、ＣＭＰ工程によって除去されかつ平坦化される。なお、Ｃｕ膜２６には、必要に応じてＴｉ、Ａｌ、Ｓｎ、Ａｇ等の異種金属を含有したＣｕ合金を用いてもよい。   Finally, as shown in FIG. 24E, the excess barrier metal 25 and Cu film 26 deposited on the hard mask 27 are removed and planarized by a CMP process. For the Cu film 26, a Cu alloy containing a different metal such as Ti, Al, Sn, or Ag may be used as necessary.

図２３及び図２４ではデュアルダマシン法による一組のビアプラグ及びＣｕ配線の形成プロセスを示したが、適用デバイスに応じて、必要な層数のビア及び配線を形成する必要がある。   23 and 24 show a process of forming a set of via plugs and Cu wirings by the dual damascene method, but it is necessary to form vias and wirings of a necessary number of layers according to the applied device.

本実施形態の半導体装置の製造方法によれば、プラズマダメージによるトランジスタの特性劣化がなく、また寄生容量を低減することが可能であるためにデバイスの高速動作及び低消費電力を実現することができる。   According to the method for manufacturing a semiconductor device of this embodiment, there is no deterioration in transistor characteristics due to plasma damage, and parasitic capacitance can be reduced, so that high-speed operation and low power consumption of the device can be realized. .

〔第七実施形態〕
図２５及び図２６は、本発明による第七実施形態を示す半導体装置の製造方法に関する断面構造図である。本実施形態は、前述した第六実施形態よりも更に実効誘電率を低減し、高性能化を実現するための半導体装置の製造方法である。構造上の特徴は、配線層間絶縁膜をより低誘電率化している点である。 [Seventh embodiment]
25 and 26 are cross-sectional structural views relating to a method for manufacturing a semiconductor device according to a seventh embodiment of the present invention. The present embodiment is a method of manufacturing a semiconductor device for further reducing the effective dielectric constant and realizing higher performance than the sixth embodiment described above. A structural feature is that the dielectric constant of the wiring interlayer insulating film is further reduced.

まず、図２５（ａ）に示すように、トランジスタとその上層に配線が形成された半導体基板上（図示せず）に、Ｃｕに対する拡散耐性を有するバリア絶縁膜２２を形成した後に、ビア層間絶縁膜２８を堆積する。ここで、ビア層間絶縁膜２８とその下層であるバリア絶縁膜２２との界面は、多層配線構造中で最も高密着性化が要求される界面であるため、少なくともビア層間絶縁膜２８には第一乃至第四実施形態に記載した多孔質絶縁膜１０を適用することが重要である。ここでは、下層バリア絶縁膜２２との密着強度が確保される絶縁膜（図１８参照）として、誘電率が２．７の多孔質絶縁膜を用いた。成膜初期には高電子エネルギプラズマを適用しているため、バリア絶縁膜２２とビア層間絶縁膜２８との界面には改質層１１が形成される。   First, as shown in FIG. 25A, a barrier insulating film 22 having diffusion resistance against Cu is formed on a semiconductor substrate (not shown) on which a transistor and wirings are formed, and then via interlayer insulation is formed. A film 28 is deposited. Here, since the interface between the via interlayer insulating film 28 and the underlying barrier insulating film 22 is the interface that is required to have the highest adhesion in the multilayer wiring structure, at least the via interlayer insulating film 28 includes It is important to apply the porous insulating film 10 described in the first to fourth embodiments. Here, a porous insulating film having a dielectric constant of 2.7 is used as an insulating film (see FIG. 18) that ensures the adhesion strength with the lower barrier insulating film 22. Since high electron energy plasma is applied at the initial stage of film formation, the modified layer 11 is formed at the interface between the barrier insulating film 22 and the via interlayer insulating film 28.

配線層間絶縁膜２９は、ビア層間絶縁膜２８と同種の化学組成でも有機材料等の異種材料であってもよい。また、スピン塗布等の他の成膜手法によって形成した多孔質絶縁膜でも適用可能である。ただし、高性能化と高信頼性の観点からは、誘電率が低く、ガス吸蔵耐性やプロセス耐性に優れた多孔質絶縁材料を選択することが望ましい。配線層間絶縁膜２９は、ビア層間絶縁膜２８と比較して低い密着性でも適用可能であるため、環状有機シロキサン原料からなる多孔質絶縁を用いることが可能である。   The wiring interlayer insulating film 29 may be the same type of chemical composition as the via interlayer insulating film 28 or a different material such as an organic material. Further, a porous insulating film formed by another film forming method such as spin coating is also applicable. However, from the viewpoint of high performance and high reliability, it is desirable to select a porous insulating material having a low dielectric constant and excellent gas storage resistance and process resistance. Since the wiring interlayer insulating film 29 can be applied with lower adhesion than the via interlayer insulating film 28, it is possible to use porous insulation made of a cyclic organosiloxane raw material.

特に、前述の式［３］に示す６員環のＳｉ−Ｏリングからなる有機シロキサン原料を用いた場合には、サブナノメートルレベルの微細空孔を有する多孔質絶縁膜を形成可能である。小角Ｘ線散乱による空孔サイズ評価から、上記多孔質絶縁膜の平均空孔サイズは０．４ｎｍ程度であり、均一かつ微細な空孔を含有していることを確認している。したがって、上記多孔質絶縁膜は水分やエッチングガス等のガス吸蔵が極めて少なく、かつエネルギ的に安定な環状Ｓｉ−Ｏ構造によってエッチング等のプロセスダメージにも優れた耐性を示す。ここでは、誘電率が２．５の環状有機シロキサン原料を用いた多孔質絶縁膜を適用した。   In particular, when an organic siloxane raw material composed of a 6-membered Si—O ring represented by the above formula [3] is used, a porous insulating film having sub-nanometer level fine pores can be formed. From the pore size evaluation by small-angle X-ray scattering, it is confirmed that the average pore size of the porous insulating film is about 0.4 nm and contains uniform and fine pores. Therefore, the porous insulating film has extremely low gas occlusion such as moisture and etching gas, and exhibits excellent resistance to process damage such as etching due to the energy-stable cyclic Si—O structure. Here, a porous insulating film using a cyclic organosiloxane raw material having a dielectric constant of 2.5 was applied.

ビア層間絶縁膜２８と配線層間絶縁膜２９とはそれぞれ個別に形成することも可能であるが、その場合、配線層間絶縁膜２９の下層にはビア層間絶縁膜２８の場合と同様にプラズマダメージ低減レシピによる改質層（高誘電率層）が形成されることになる。しかしながら、直鎖状有機シロキサン原料をビア用に成膜した後に、プラズマをオフすることなく、環状シロキサン原料に切り替えることで配線層間絶縁膜を連続的に形成することもできる。この場合、図１［２］に示したプラズマＣＶＤ装置５０において、直鎖状シロキサン及び環状シロキサン用の二つの原料を設置する必要がある。このような連続成膜技術を用いる場合には、ビア層間絶縁膜と配線層間絶縁膜の界面にはプラズマダメージを回避するための改質層がなくなるため、更に低誘電率化を実現可能である。この場合、ビア層間絶縁膜２８及び配線層間絶縁膜２９は、図１における多孔質絶縁膜１０の第二層１２に相当する。   The via interlayer insulating film 28 and the wiring interlayer insulating film 29 can be formed separately, but in that case, plasma damage reduction is performed under the wiring interlayer insulating film 29 as in the case of the via interlayer insulating film 28. A modified layer (high dielectric constant layer) is formed by the recipe. However, it is also possible to continuously form a wiring interlayer insulating film by forming a linear organic siloxane raw material for vias and then switching to a cyclic siloxane raw material without turning off the plasma. In this case, in the plasma CVD apparatus 50 shown in FIG. 1 [2], it is necessary to install two raw materials for linear siloxane and cyclic siloxane. When such a continuous film formation technique is used, since there is no modified layer for avoiding plasma damage at the interface between the via interlayer insulating film and the wiring interlayer insulating film, it is possible to further reduce the dielectric constant. . In this case, the via interlayer insulating film 28 and the wiring interlayer insulating film 29 correspond to the second layer 12 of the porous insulating film 10 in FIG.

続いて、図２５（ｂ）に示すように、ハードマスク２７を配線層間絶縁膜２９上に形成する。本実施形態で用いた配線層間絶縁膜２９は、第六実施形態と同様に低誘電率化（低強度化）しているため、ＣＭＰ耐性に優れたハードマスク２７の適用が望ましい。ハードマスク２７の材料としては、ＳｉＯ２、ＳｉＣＮ、ＳｉＮ、ＳｉＣ、ＳｉＯＣ等が挙げられる。 Subsequently, as shown in FIG. 25B, a hard mask 27 is formed on the wiring interlayer insulating film 29. Since the wiring interlayer insulating film 29 used in this embodiment has a low dielectric constant (low strength) as in the sixth embodiment, it is desirable to apply a hard mask 27 having excellent CMP resistance. Examples of the material for the hard mask 27 include SiO 2 , SiCN, SiN, SiC, and SiOC.

また、ハードマスク２７として、第四実施形態で示したように、成膜後期に高電子エネルギ条件で形成される硬質層又はビア層間絶縁膜に用いた直鎖有機シロキサン原料を再度導入して成膜することもできる。改質層（硬質層）又は直鎖有機シロキサン原料のハードマスク２７への適用は、プラズマをオフすることなく連続的に成膜することが可能であるため、高スループット化及び低コスト化に有利なプロセスであると言える。この場合、ハードマスク２７は、図２０における多孔質絶縁膜１０’の第三層１３に相当する。   Further, as shown in the fourth embodiment, the hard mask 27 is formed by introducing again the linear organic siloxane raw material used for the hard layer or via interlayer insulating film formed under the high electron energy condition in the later stage of film formation. A membrane can also be formed. Application of the modified layer (hard layer) or the straight-chain organic siloxane raw material to the hard mask 27 is advantageous for high throughput and low cost because the film can be continuously formed without turning off the plasma. It can be said that this is a simple process. In this case, the hard mask 27 corresponds to the third layer 13 of the porous insulating film 10 'in FIG.

続いて、図２５（ｃ）に示すように、フォトレジストマスクとフッ素系ガスを用いた反応性イオンエッチングを用いて、ビアホール２４及び配線溝２３からなるデュアルダマシン溝を形成する。デュアルダマシン溝の形成方法には、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して配線用の配線溝を形成するビアファーストプロセスと、配線溝（トレンチ）を先に開口し、開口した配線溝上面にフォトレジストを塗布してビアホールを形成するトレンチファーストプロセスとがある。本実施形態では、これらのどの手法を用いても同様な効果が得られる。   Subsequently, as shown in FIG. 25C, a dual damascene groove including the via hole 24 and the wiring groove 23 is formed by reactive ion etching using a photoresist mask and a fluorine-based gas. The dual damascene trench formation method includes a via first process in which a via is first opened and a photoresist is applied to the upper surface of the opened via to form a wiring trench for wiring, and a wiring trench (trench) is first opened. There is a trench first process in which a via hole is formed by applying a photoresist on the upper surface of the opened wiring groove. In this embodiment, the same effect can be obtained by using any of these methods.

続いて、図２６（ｄ）に示すように、ビアホール２４の底のバリア絶縁膜２２をエッチバックした後、ビアホール２４及び配線溝２３、そしてハードマスク２７表面の全面に渡ってバリアメタル２５としてＴａ／ＴａＮの積層膜をＰＶＤ法によって、それぞれ形成する。バリアメタル２５は、上記の他に、Ｔｉ等の金属及びその窒化物、又はそれらの積層したものでもよい。また、成膜手法としてはＰＶＤ以外に、ＡＬＤ等の方法を採用することも可能である。バリアメタル２５の形成後は、大気中に暴露することなく連続してスパッタリング法にてＣｕシード層を堆積し、その後、その上層にめっき法によりＣｕ膜２６を堆積する。   Subsequently, as shown in FIG. 26D, after the barrier insulating film 22 at the bottom of the via hole 24 is etched back, Ta metal as a barrier metal 25 is formed over the entire surface of the via hole 24, the wiring groove 23, and the hard mask 27. / TaN laminated films are formed by PVD method, respectively. In addition to the above, the barrier metal 25 may be a metal such as Ti and nitrides thereof, or a laminate thereof. In addition to PVD, a method such as ALD can be adopted as a film forming method. After the formation of the barrier metal 25, a Cu seed layer is continuously deposited by a sputtering method without being exposed to the atmosphere, and then a Cu film 26 is deposited on the upper layer by a plating method.

最後に、図２６（ｅ）に示すように、ハードマスク２７上に堆積した余分なバリアメタル２５及びＣｕ膜２６を、ＣＭＰ工程によって除去し平坦化する。なお、Ｃｕ膜２６には、必要に応じてＴｉ、Ａｌ、Ｓｎ、Ａｇ等の異種金属を含有したＣｕ合金を用いてもよい。   Finally, as shown in FIG. 26E, excess barrier metal 25 and Cu film 26 deposited on the hard mask 27 are removed and planarized by a CMP process. For the Cu film 26, a Cu alloy containing a different metal such as Ti, Al, Sn, or Ag may be used as necessary.

図２５及び図２６ではデュアルダマシン法による一組のビアプラグ及びＣｕ配線の形成プロセスを示したが、適用デバイスに応じて、必要な層数の配線及びビアを形成する必要がある。   FIG. 25 and FIG. 26 show a process for forming a pair of via plugs and Cu wirings by the dual damascene method. However, it is necessary to form wirings and vias having a required number of layers according to an applied device.

本実施形態の半導体装置の製造方法によれば、プラズマダメージによるトランジスタの特性劣化がなく、また寄生容量を更に低減することが可能であるため、更なるデバイスの高速動作及び低消費電力を実現することができる。   According to the semiconductor device manufacturing method of the present embodiment, the transistor characteristics are not deteriorated due to plasma damage, and the parasitic capacitance can be further reduced, so that further high-speed operation of the device and low power consumption are realized. be able to.

以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。   Although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention. Further, the present invention includes a combination of some or all of the configurations of the above-described embodiments as appropriate.

本発明の第一実施形態を示し、図１［１］は多孔質絶縁膜の断面図、図１［２］はプラズマＣＶＤ装置の構成図である。FIG. 1 [1] is a cross-sectional view of a porous insulating film, and FIG. 1 [2] is a configuration diagram of a plasma CVD apparatus according to a first embodiment of the present invention. 第一実施形態における成膜シーケンス（低圧力化）を示すタイムチャートである。It is a time chart which shows the film-forming sequence (low pressure reduction) in 1st embodiment. 第一実施形態における成膜シーケンス（低圧力化、低流量化）を示すタイムチャートである。It is a time chart which shows the film-forming sequence (low pressure, low flow rate) in the first embodiment. 第一実施形態におけるプラズマダメージ評価用のデバイスを示す構造図である。It is a structural diagram showing a device for plasma damage evaluation in the first embodiment. 第一実施形態におけるプラズマダメージ評価結果の成膜圧力及び原料流量依存性を示すグラフである。It is a graph which shows the film-forming pressure and raw material flow rate dependence of the plasma damage evaluation result in 1st embodiment. 第一実施形態における成膜シーケンス（高ＲＦパワー化）を示すタイムチャートである。It is a time chart which shows the film-forming sequence (high RF power increase) in 1st embodiment. 第一実施形態における成膜シーケンス（不活性ガス低流量化）を示すタイムチャートである。It is a time chart which shows the film-forming sequence (inert gas low flow rate) in 1st embodiment. 第一実施形態における誘電率の成膜圧力及び原料流量依存性を示すグラフである。It is a graph which shows the film-forming pressure and raw material flow rate dependence of the dielectric constant in 1st embodiment. 第一実施形態における膜厚面内均一性の成膜圧力及び原料流量依存性を示すグラフである。It is a graph which shows the film-forming pressure and raw material flow rate dependence of the film thickness in-plane uniformity in 1st embodiment. 第一実施形態における膜強度の成膜圧力及び原料流量依存性を示すグラフである。It is a graph which shows the film-forming pressure and raw material flow rate dependence of the film | membrane intensity | strength in 1st embodiment. 第一実施形態におけるＦＴＩＲスペクトルの成膜圧力依存性を示すグラフである。It is a graph which shows the film-forming pressure dependence of the FTIR spectrum in 1st embodiment. 第一実施形態におけるＳｉ−ＣＨ３結合の成膜圧力及び原料流量依存性を示すグラフである。It is a graph showing the deposition pressure and the raw material flow rate dependency of the Si-CH 3 bond in the first embodiment. 本発明の第二実施形態を示し、高電子エネルギ条件を適用して成膜した様々な多孔質絶縁膜の成膜条件と膜特性（誘電率、膜強度、リーク電流、プラズマダメージ）との関係を示す図表である。The relationship between film formation conditions and film characteristics (dielectric constant, film strength, leak current, plasma damage) of various porous insulating films formed by applying high electron energy conditions according to the second embodiment of the present invention It is a chart which shows. 第二実施形態における成膜シーケンス（低圧力化、原料低流量化、不活性ガス高流量化、酸化剤高流量化、添加剤低流量化）を示すタイムチャートである。It is a time chart which shows the film-forming sequence in the second embodiment (low pressure, low raw material flow rate, high inert gas flow rate, high oxidant flow rate, low additive flow rate). 第二実施形態における多孔質積層膜の実効誘電率の改質層占有率依存性を示すグラフである。It is a graph which shows the modified layer occupation rate dependence of the effective dielectric constant of the porous laminated film in 2nd embodiment. 第二実施形態における多孔質絶縁膜のＸ線反射率スペクトルを示すグラフである。It is a graph which shows the X-ray reflectivity spectrum of the porous insulating film in 2nd embodiment. 第二実施形態における多孔質絶縁膜のＸ線反射率解析結果を示す図表及びグラフである。It is the table | surface and graph which show the X-ray reflectivity analysis result of the porous insulating film in 2nd embodiment. 第二及び第三実施形態における多孔質絶縁膜とバリア絶縁膜との密着性評価結果を示すグラフである。It is a graph which shows the adhesive evaluation result of the porous insulating film and barrier insulating film in 2nd and 3rd embodiment. 本発明の第三実施形態における成膜シーケンス（低圧力化、原料低流量化、不活性ガス高流量化、酸化剤高流量化、空孔生成剤低流量化）を示すタイムチャートである。It is a time chart which shows the film-forming sequence in the third embodiment of the present invention (low pressure, low raw material flow rate, high inert gas flow rate, high oxidant flow rate, low pore-forming agent flow rate). 本発明の第四実施形態における多孔質絶縁膜を示す断面図である。It is sectional drawing which shows the porous insulating film in 4th embodiment of this invention. 第四実施形態における成膜シーケンス（成膜前後のステップに低圧力化、原料低流量化、不活性ガス高流量化、酸化剤高流量化、添加剤低流量化を適用）を示すタイムチャートである。FIG. 6 is a time chart showing a film forming sequence (applying low pressure, low raw material flow rate, high inert gas flow rate, high oxidant flow rate, low additive flow rate to the steps before and after film formation) in the fourth embodiment. is there. 本発明の第五実施形態における半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device in 5th embodiment of this invention. 本発明の第六実施形態における半導体装置の製造方法を示す断面図（その１）である。It is sectional drawing (the 1) which shows the manufacturing method of the semiconductor device in 6th embodiment of this invention. 本発明の第六実施形態における半導体装置の製造方法を示す断面図（その２）である。It is sectional drawing (the 2) which shows the manufacturing method of the semiconductor device in 6th embodiment of this invention. 本発明の第七実施形態における半導体装置の製造方法を示す断面図（その１）である。It is sectional drawing (the 1) which shows the manufacturing method of the semiconductor device in 7th embodiment of this invention. 本発明の第七実施形態における半導体装置の製造方法を示す断面図（その２）である。It is sectional drawing (the 2) which shows the manufacturing method of the semiconductor device in 7th embodiment of this invention. 多層配線構造を有する半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device which has a multilayer wiring structure.

符号の説明Explanation of symbols

１０、１０’ 多孔質絶縁膜
１１ 第一層（改質層）
１２ 第二層
１３ 第三層
１１ａ 第一工程
１２ａ 第二工程
１３ａ 第三工程
１５ シリコン基板
１６ 素子分離膜
１７ ポリシリコン電極
１８ ゲート酸化膜
２０ レジスト
２２ バリア絶縁膜
２３ 配線溝
２４ ビアホール
２５ バリアメタル
２６ Ｃｕ膜
２７ ハードマスク
２８ ビア層間絶縁膜
２９ 配線層間絶縁膜
３０ トランジスタ領域
３２ バリア絶縁膜
３３ 配線溝
３４ ビアホール
３５ バリアメタル
３６ Ｃｕ膜
３７ ハードマスク
３８ ビア層間絶縁膜
３９ 配線層間絶縁膜
４０ 配線
４１ ビアプラグ
５１ 不活性ガス（圧送用）
５２ 液体原料タンク（有機シロキサン原料）
５３ 液体原料タンク
５４ 気化器
５５ 流量制御装置
５６ 不活性ガス
５７ 酸化性添加ガス
５８ ガス導入部
５９ 高周波電源
６０ 上部電極
６１ 基板
６２ 反応室
６３ 下部電極（ステージ）
６４ 真空ポンプ 10, 10 ′ Porous insulating film 11 First layer (modified layer)
DESCRIPTION OF SYMBOLS 12 2nd layer 13 3rd layer 11a 1st process 12a 2nd process 13a 3rd process 15 Silicon substrate 16 Element isolation film 17 Polysilicon electrode 18 Gate oxide film 20 Resist 22 Barrier insulating film 23 Wiring groove 24 Via hole 25 Barrier metal 26 Cu film 27 Hard mask 28 Via interlayer insulating film 29 Wiring interlayer insulating film 30 Transistor region 32 Barrier insulating film 33 Wiring groove 34 Via hole 35 Barrier metal 36 Cu film 37 Hard mask 38 Via interlayer insulating film 39 Wiring interlayer insulating film 40 Wiring 41 Via plug 51 Inert gas (for pressure feeding)
52 Liquid raw material tank (organic siloxane raw material)
53 Liquid Raw Material Tank 54 Vaporizer 55 Flow Control Device 56 Inert Gas 57 Oxidizing Additive Gas 58 Gas Introducing Port 59 High Frequency Power Supply 60 Upper Electrode 61 Substrate 62 Reaction Chamber 63 Lower Electrode (Stage)
64 Vacuum pump

Claims (21)

有機シロキサンを原料とするプラズマＣＶＤによって形成された多孔質絶縁膜において、
第一の電子エネルギのプラズマを用いて前記プラズマＣＶＤによって形成された第一層と、この第一層の上に第二の電子エネルギのプラズマを用いて前記プラズマＣＶＤによって形成された第二層とを備え、前記第一の電子エネルギが前記第二の電子エネルギよりも大きい、
ことを特徴とする多孔質絶縁膜。 In the porous insulating film formed by plasma CVD using organosiloxane as a raw material,
A first layer formed by the plasma CVD using a first electron energy plasma; and a second layer formed by the plasma CVD using a second electron energy plasma on the first layer; The first electron energy is greater than the second electron energy,
A porous insulating film characterized by that. 前記第二層の上に第三の電子エネルギのプラズマを用いて前記プラズマＣＶＤによって形成された第三層を備え、前記第三の電子エネルギが前記第二の電子エネルギよりも大きい、
ことを特徴とする請求項１記載の多孔質絶縁膜。
A third layer formed by plasma CVD using a plasma of a third electron energy on the second layer, wherein the third electron energy is greater than the second electron energy;
The porous insulating film according to claim 1.
有機シロキサン原料を用いたプラズマＣＶＤによって多孔質絶縁膜を形成する方法において、
前記プラズマＣＶＤによって第一層を形成する第一工程と、この第一層の上に前記プラズマＣＶＤによって第二層を形成する第二工程とを備え、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
ことを特徴とする多孔質絶縁膜の形成方法。 In a method of forming a porous insulating film by plasma CVD using an organosiloxane raw material,
A first step of forming a first layer by the plasma CVD, and a second step of forming a second layer by the plasma CVD on the first layer, wherein the electron energy of the plasma in the first step is Larger than the electron energy of the plasma in the second step,
A method for forming a porous insulating film, comprising: 前記第一工程では、前記第二工程に比べて、前記プラズマを発生させる反応室内の圧力を低くする、前記プラズマを発生させる高周波電力を大きくする、前記有機シロキサン原料の流量を減らす、前記有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及び前記プラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
ことを特徴とする請求項３記載の多孔質絶縁膜の形成方法。 In the first step, compared to the second step, the pressure in the reaction chamber for generating the plasma is lowered, the high-frequency power for generating the plasma is increased, the flow rate of the organic siloxane raw material is reduced, and the organic siloxane is reduced. One selected from the methods of increasing the flow rate of the inert gas that is the carrier gas of the raw material, decreasing the flow rate of the additive gas mainly composed of hydrocarbons, and reducing the interval between the discharge electrodes that generate the plasma. The electron energy of the plasma in the first step is made larger than the electron energy of the plasma in the second step by one or a combination of two or more.
The method for forming a porous insulating film according to claim 3. 前記一つ又は二つ以上の組み合わせに加え、前記有機シロキサン原料に添加する酸化剤の流量を増加させることにより、前記第一工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
ことを特徴とする請求項４記載の多孔質絶縁膜の形成方法。 In addition to the one or two or more combinations, by increasing the flow rate of the oxidizing agent added to the organosiloxane raw material, the electron energy of the plasma in the first step is made higher than the electron energy of the plasma in the second step. Enlarge,
The method for forming a porous insulation film according to claim 4. 前記第一工程から前記第二工程に切り換える時に、前記第一工程のプラズマの電子エネルギ及び前記第二工程のプラズマの電子エネルギの少なくとも一方を連続的に変化させる、
ことを特徴とする請求項３乃至５のいずれか一項に記載の多孔質絶縁膜の形成方法。 When switching from the first step to the second step, at least one of the plasma electron energy of the first step and the plasma electron energy of the second step is continuously changed.
The method for forming a porous insulating film according to any one of claims 3 to 5, wherein: 前記第二層の上に前記プラズマＣＶＤによって第三層を形成する第三工程を備え、この第三工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
ことを特徴とする請求項３乃至６のいずれか一項に記載の多孔質絶縁膜の形成方法。 A third step of forming a third layer on the second layer by the plasma CVD, and making the electron energy of the plasma of the third step larger than the electron energy of the plasma of the second step;
The method for forming a porous insulating film according to any one of claims 3 to 6, wherein: 前記第三工程では、前記第二工程に比べて、前記プラズマを発生させる反応室内の圧力を低くする、前記プラズマを発生させる高周波電力を大きくする、前記有機シロキサン原料の流量を減らす、前記有機シロキサン原料のキャリアガスである不活性ガスの流量を増やす、炭化水素を主成分とする添加ガスの流量を減らす、及び前記プラズマを発生させる放電電極の間隔を縮小するという方法の中から選ばれた一つ又は二つ以上の組み合わせによって、前記第三工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
ことを特徴とする請求項７記載の多孔質絶縁膜の形成方法。 In the third step, compared to the second step, the pressure in the reaction chamber for generating the plasma is lowered, the high frequency power for generating the plasma is increased, the flow rate of the organic siloxane raw material is reduced, and the organic siloxane is reduced. One selected from the methods of increasing the flow rate of the inert gas that is the carrier gas of the raw material, decreasing the flow rate of the additive gas mainly composed of hydrocarbons, and reducing the interval between the discharge electrodes that generate the plasma. One or a combination of two or more to make the electron energy of the plasma of the third step larger than the electron energy of the plasma of the second step,
The method for forming a porous insulating film according to claim 7. 前記一つ又は二つ以上の組み合わせに加え、前記有機シロキサン原料に加える酸化剤の流量を増加させることにより、前記第三工程のプラズマの電子エネルギを前記第二工程のプラズマの電子エネルギよりも大きくする、
ことを特徴とする請求項８記載の多孔質絶縁膜の形成方法。 In addition to the one or a combination of two or more, by increasing the flow rate of the oxidizing agent added to the organosiloxane raw material, the electron energy of the plasma in the third step is made larger than the electron energy of the plasma in the second step. To
The method for forming a porous insulating film according to claim 8. 前記第二工程から前記第三工程に切り換える時に、前記第二工程のプラズマの電子エネルギ及び前記第三工程のプラズマの電子エネルギの少なくとも一方を連続的に変化させる、
ことを特徴とする請求項７乃至９のいずれか一項に記載の多孔質絶縁膜の形成方法。 When switching from the second step to the third step, at least one of the plasma electron energy of the second step and the plasma electron energy of the third step is continuously changed.
The method for forming a porous insulating film according to any one of claims 7 to 9, wherein: 前記有機シロキサン原料は直鎖状のＳｉ−Ｏ分子構造を含む、
ことを特徴とする請求項３乃至１０のいずれか一項に記載の多孔質絶縁膜の形成方法。 The organosiloxane raw material includes a linear Si—O molecular structure,
The method for forming a porous insulating film according to any one of claims 3 to 10, wherein: 前記有機シロキサン原料は次の式［１］及び式［２］の構造である、
Figure 2009177023
 （式［１］中のＲ１、Ｒ２、Ｒ３及びＲ４は、それぞれ水素、炭化水素基又は酸化炭化水素基である。）
Figure 2009177023
 （式［２］中のＲ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５及びＲ６は、それぞれ水素、炭化水素基又は酸化炭化水素基である。）
ことを特徴とする請求項１１記載の多孔質絶縁膜の形成方法。 The organosiloxane raw material has a structure of the following formula [1] and formula [2].
Figure 2009177023
 (R1, R2, R3 and R4 in the formula [1] are each hydrogen, a hydrocarbon group or an oxidized hydrocarbon group.)
Figure 2009177023
 (R1, R2, R3, R4, R5 and R6 in the formula [2] are each a hydrogen, a hydrocarbon group or an oxidized hydrocarbon group.)
The method for forming a porous insulating film according to claim 11. 前記第二工程の後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えた、
ことを特徴とする請求項３乃至６のいずれか一項に記載の多孔質絶縁膜の形成方法。 After the second step, provided with a post-processing step of performing thermal annealing, electron beam irradiation or ultraviolet irradiation treatment,
The method for forming a porous insulating film according to any one of claims 3 to 6, wherein: 前記第三工程の後に、熱アニール、電子ビーム照射又は紫外線照射の処理を行う後処理工程を備えた、
ことを特徴とする請求項７乃至１０のいずれか一項に記載の多孔質絶縁膜の形成方法。 After the third step, provided with a post-processing step of performing thermal annealing, electron beam irradiation or ultraviolet irradiation treatment,
The method for forming a porous insulating film according to any one of claims 7 to 10, wherein: 前記不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅの中から選ばれた少なくとも一つである、
ことを特徴とする請求項４又は８記載の多孔質絶縁膜の形成方法。 The inert gas is at least one selected from He, Ne, Ar, Kr and Xe.
9. The method for forming a porous insulating film according to claim 4, wherein the porous insulating film is formed. 前記酸化剤は、Ｏ２、Ｏ３、ＣＯ２、Ｎ２Ｏ及びＨ２Ｏの中から選ばれた少なくとも一つである、
ことを特徴とする請求項５又は９記載の多孔質絶縁膜の形成方法。
The oxidizing agent is at least one selected from O 2 , O 3 , CO 2 , N 2 O and H 2 O.
The method for forming a porous insulating film according to claim 5 or 9, wherein:
半導体素子上にビア層間絶縁膜、配線層間絶縁膜及びハードマスクがこの順に積層され、前記ビア層間絶縁膜にビアホールが形成され、前記配線層間絶縁膜及び前記ハードマスクに配線溝が形成され、前記ビアホール及び前記配線溝に金属配線材料からなるビアプラグ及び配線が埋設された半導体装置を製造する方法において、
請求項３乃至１６のいずれか一項に記載の多孔質絶縁膜の形成方法を用いて少なくとも前記ビア層間絶縁膜を形成する、
ことを特徴とする半導体装置の製造方法。 A via interlayer insulating film, a wiring interlayer insulating film and a hard mask are stacked in this order on the semiconductor element, a via hole is formed in the via interlayer insulating film, a wiring groove is formed in the wiring interlayer insulating film and the hard mask, In a method of manufacturing a semiconductor device in which a via plug and a wiring made of a metal wiring material are embedded in a via hole and the wiring groove,
Forming at least the via interlayer insulating film using the method for forming a porous insulating film according to any one of claims 3 to 16.
A method for manufacturing a semiconductor device. 同じプラズマＣＶＤ装置を用いて前記ビア層間絶縁膜に続いて前記配線層間絶縁膜を形成する、
ことを特徴とする請求項１７記載の半導体装置の製造方法。 Using the same plasma CVD apparatus, forming the wiring interlayer insulating film subsequent to the via interlayer insulating film,
The method of manufacturing a semiconductor device according to claim 17. 同じプラズマＣＶＤ装置を用いて前記配線層間絶縁膜に続いて前記ハードマスクを形成する、
ことを特徴とする請求項１８記載の半導体装置の製造方法。 The hard mask is formed following the wiring interlayer insulating film using the same plasma CVD apparatus.
The method of manufacturing a semiconductor device according to claim 18. 環状有機シロキサン原料を用いたプラズマＣＶＤによって、前記配線層間絶縁膜を形成する、
ことを特徴とする請求項１７乃至１９のいずれか一項に記載の半導体装置の製造方法。 The wiring interlayer insulating film is formed by plasma CVD using a cyclic organosiloxane raw material.
The method for manufacturing a semiconductor device according to claim 17, wherein the method is a semiconductor device manufacturing method. 前記環状有機シロキサン原料は次の式［３］を示す構造である、
Figure 2009177023
 （式［３］中のＲ１及びＲ２は、メチル基、エチル基、ビニル基、プロピル基又はイソプロピル基である。）
ことを特徴とする請求項２０記載の半導体装置の製造方法。 The cyclic organosiloxane raw material has a structure represented by the following formula [3]:
Figure 2009177023
 (R1 and R2 in Formula [3] are a methyl group, an ethyl group, a vinyl group, a propyl group, or an isopropyl group.)
21. A method of manufacturing a semiconductor device according to claim 20, wherein:
JP2008015406A 2008-01-25 2008-01-25 Porous insulating film, method for forming the same and method for manufacturing semiconductor device Pending JP2009177023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015406A JP2009177023A (en) 2008-01-25 2008-01-25 Porous insulating film, method for forming the same and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015406A JP2009177023A (en) 2008-01-25 2008-01-25 Porous insulating film, method for forming the same and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2009177023A true JP2009177023A (en) 2009-08-06

Family

ID=41031798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015406A Pending JP2009177023A (en) 2008-01-25 2008-01-25 Porous insulating film, method for forming the same and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2009177023A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197575A (en) * 2012-03-23 2013-09-30 Renesas Electronics Corp Semiconductor device and manufacturing method of semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340900A (en) * 1997-06-03 1998-12-22 Applied Materials Inc High deposition ratio recipe for low permittivity film
JP2002134502A (en) * 2000-10-18 2002-05-10 Asm Japan Kk Silicon-polymer dielectric film on semiconductor substrate and method for forming the film
JP2002252228A (en) * 2000-12-19 2002-09-06 Canon Sales Co Inc Semiconductor device and method of manufacturing the same
JP2003234346A (en) * 2001-12-06 2003-08-22 Canon Sales Co Inc Method of manufacturing semiconductor device
JP2004146682A (en) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
WO2005053009A1 (en) * 2003-11-28 2005-06-09 Nec Corporation Porous insulating film, method for producing same, and semiconductor device using porous insulating film
WO2007061134A1 (en) * 2005-11-24 2007-05-31 Nec Corporation Method for forming porous insulating film, apparatus for manufacturing semiconductor device, method for manufacturing semiconductor device and semiconductor device
JP2007258403A (en) * 2006-03-23 2007-10-04 United Microelectronics Corp Porous low dielectric constant thin film and its manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340900A (en) * 1997-06-03 1998-12-22 Applied Materials Inc High deposition ratio recipe for low permittivity film
JP2002134502A (en) * 2000-10-18 2002-05-10 Asm Japan Kk Silicon-polymer dielectric film on semiconductor substrate and method for forming the film
JP2002252228A (en) * 2000-12-19 2002-09-06 Canon Sales Co Inc Semiconductor device and method of manufacturing the same
JP2003234346A (en) * 2001-12-06 2003-08-22 Canon Sales Co Inc Method of manufacturing semiconductor device
JP2004146682A (en) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
WO2005053009A1 (en) * 2003-11-28 2005-06-09 Nec Corporation Porous insulating film, method for producing same, and semiconductor device using porous insulating film
WO2007061134A1 (en) * 2005-11-24 2007-05-31 Nec Corporation Method for forming porous insulating film, apparatus for manufacturing semiconductor device, method for manufacturing semiconductor device and semiconductor device
JP2007258403A (en) * 2006-03-23 2007-10-04 United Microelectronics Corp Porous low dielectric constant thin film and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197575A (en) * 2012-03-23 2013-09-30 Renesas Electronics Corp Semiconductor device and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
US7510982B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
JP2011166106A (en) Semiconductor device manufacturing method, and semiconductor device
JP5267130B2 (en) Semiconductor device and manufacturing method thereof
TWI528454B (en) Semiconductor device and method of manufacturing semiconductor device
US20150118864A1 (en) Method for Treating SiOCH Film With Hydrogen Plasma
JP5554951B2 (en) Manufacturing method of semiconductor device
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US20100102452A1 (en) Method for fabricating semiconductor device and semiconductor device
WO2007061134A1 (en) Method for forming porous insulating film, apparatus for manufacturing semiconductor device, method for manufacturing semiconductor device and semiconductor device
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
JP2009088267A (en) Film forming method, film forming device, storage medium, and semiconductor device
JP2013235925A (en) Method for manufacturing semiconductor device, and semiconductor device
JP2007227507A (en) Semiconductor device, and method of manufacturing semiconductor device
US20040135254A1 (en) Semiconductor device and method for manufacturing the same
JP2010153824A (en) Method of manufacturing porous insulating film, method of manufacturing semiconductor device, and semiconductor device
JP5025679B2 (en) Semiconductor device
US20080283975A1 (en) Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
KR101107569B1 (en) Interlayer insulation film, electronic device having the interlayer insulation film, manufacturing method of the electronic device, and film forming method of the interlayer insulation film
JP2009177023A (en) Porous insulating film, method for forming the same and method for manufacturing semiconductor device
KR20160098502A (en) Metal-containing films as dielectric capping barrier for advanced interconnects
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP2002134494A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130611

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140520