JP2009168970A - 電源回路及び表示装置 - Google Patents
電源回路及び表示装置 Download PDFInfo
- Publication number
- JP2009168970A JP2009168970A JP2008005262A JP2008005262A JP2009168970A JP 2009168970 A JP2009168970 A JP 2009168970A JP 2008005262 A JP2008005262 A JP 2008005262A JP 2008005262 A JP2008005262 A JP 2008005262A JP 2009168970 A JP2009168970 A JP 2009168970A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mosfet
- capacitor
- electrode
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】高効率化、小型化及び高速化を実現した電源回路及び高速応答性を図った表示装置を提供する。
【解決手段】第1ないし第3CPG(チャージポンプ回路)を有する。第1CPGは、第1MOS回路により第1容量を第1電圧に充電し、第2MOS回路により第1容量の充電電圧に第1電圧を加えた第2電圧を出力する動作を繰り返し行う。第2CPGは、第3MOS回路により第2容量を第1電圧に充電し、第4MOS回路により第2容量から第1電圧とは異なる極性の第3電圧を出力する動作を繰り返し行う。第3CPGは、第5MOS回路により第3、第4容量を上記第2電圧に充電し、第6MOS回路により上記第1電圧に上記第3、第4容量の充電電圧を加えた第4電圧を出力する第6動作とを繰り返し行う。上記第1ないし第6MOS回路は、それぞれに対応した第1耐圧と上記第1耐圧よりも高い第2耐圧を有する。
【選択図】図1
【解決手段】第1ないし第3CPG(チャージポンプ回路)を有する。第1CPGは、第1MOS回路により第1容量を第1電圧に充電し、第2MOS回路により第1容量の充電電圧に第1電圧を加えた第2電圧を出力する動作を繰り返し行う。第2CPGは、第3MOS回路により第2容量を第1電圧に充電し、第4MOS回路により第2容量から第1電圧とは異なる極性の第3電圧を出力する動作を繰り返し行う。第3CPGは、第5MOS回路により第3、第4容量を上記第2電圧に充電し、第6MOS回路により上記第1電圧に上記第3、第4容量の充電電圧を加えた第4電圧を出力する第6動作とを繰り返し行う。上記第1ないし第6MOS回路は、それぞれに対応した第1耐圧と上記第1耐圧よりも高い第2耐圧を有する。
【選択図】図1
Description
本発明は、電源回路及び表示装置に関し、例えば液晶表示パネルを用いた表示装置に好適な電源回路に適用して有効な技術に関する。
ELディスプレイパネルなどのように高い駆動電圧を必要とする表示装置に向けた昇圧回路の例として、特開2000−047624号公報がある。この昇圧回路は、複数のダイオード、コンデンサ及び半導体スイッチング素子によりチャージポンプ回路を構成する第1昇圧回路で電池電圧の4倍にした昇圧電圧を形成し、この昇圧電圧を複数のダイオード、コンデンサ及び半導体スイッチング素子によりチャージポンプ回路を構成する第2昇圧回路で更に3倍に昇圧して約12倍に昇圧した電圧を形成するというものである。
特開2000−047624号公報
上記昇圧回路は、ダイオードの順方向電圧分だけ電圧損失が生じるので効率が悪いという問題がある。そこで、本願発明者等においては、本願発明に先立って図16に示したような電源回路を考えた。図16の電源回路では、第1チャージポンプ回路CPG1と第2チャージポンプ回路CPG2を有する。
上記第1チャージポンプ回路CPG1は、第1タイミングでオン状態となるスイッチSW50を介して容量C1の第1電極に接地電位を供給し、スイッチSW52を介して上記容量C1の第2電極に電圧V1を供給する第1動作と、上記第1タイミングと異なる第2タイミングでオン状態となるスイッチSW51を介して上記第1容量の上記第1電極に上記第1電圧を供給し、スイッチSW53を介して上記第1容量の上記第2電極から電圧V1の2倍の昇圧電圧V2を出力する第2動作とを交互に繰り返し行う。
上記第2チャージポンプ回路CPG2は、第3タイミングでオン状態となるスイッチSW61を介して容量C3の第1電極に接地電位を供給し、スイッチSW62を介して上記容量C3の第2電極に上記昇圧電圧V2を供給し、スイッチSW65を介して容量C4の第1電極に接地電位を供給し、スイッチSW66を介して上記容量C4の第2電極に上記昇圧電圧V2を供給し、スイッチSW68を介して容量C5の第1電極に接地電位を供給し、スイッチSW69を介して上記容量C5の第2電極に上記昇圧電圧V2を供給する第3動作と、上記第3タイミングと異なる第4タイミングでオン状態となるスイッチSW60を介して上記容量C3の上記第1電極に上記電圧V1を供給し、スイッチSW63を介して上記容量C3の上記第2電極と上記容量C4の上記第1電極とを接続し、スイッチSW67を介して上記容量C4の上記第2電極と上記容量C5の上記第1電極とを接続し、スイッチSW70を介して上記容量C5の上記第2電極から上記電圧V1の7倍の昇圧電圧V4を出力する第4動作とを交互に繰り返し行う。
図17の動作説明図に示したように、上記第1動作に対応した充電時に第1チャージポンプ回路CPG1は、容量C1に電圧V1を充電させ、上記第3動作に対応した充電時に第2チャージポンプ回路CPG2は、容量C3ないしC5にそれぞれV1x2(2倍昇圧)を充電させる。上記第2動作に対応した出力時に第1チャージポンプ回路CPG1は、容量C1の充電電圧に電圧V1を加えた昇圧電圧V2を形成し、上記第4動作に対応した出力時に第2チャージポンプ回路CPG2は、容量C3〜C5を直列接続して(V1x2+V1x2+V1x2)に電圧V1を加えた昇圧電圧V4(V1x7)を形成するものである。図16において、第2チャージポンプ回路CPG2に設けられたスイッチSW64は、上記スイッチSW63に代えてオンさせることにより、上記出力動作のときに上記容量C3を直列接続から外して容量C4の第1電極に電圧V1を供給して5倍の昇圧電圧を生成するときに用いられる。上記スイッチSW50〜SW70を並列接続されたNチャネルMOSFETとPチャネルMOSFETからなるCMOSスイッチとすることにより、前記ダイオードを用いた場合のような電圧損失がなく高い効率で7倍(又は5倍)昇圧電圧を得ることができる。
しかしながら、スイッチSW62〜SW70を構成するPチャネルMOSFET及びNチャネルMOSFETのゲート電圧は、スイッチング制御のときに上記7倍昇圧電圧に対応した信号振幅のスイッチ制御信号が供給されるので、高耐圧MOSFETが用いられる。この高耐圧MOSFETであることを示すために、同図では破線の○が付されている。これに対して、スイッチSW50〜SW60を構成するNチャネルMOSFET及びPチャネルMOSFETは、上記電圧V1の2倍の昇圧電圧V2しか印加されないので上記よりも耐圧の低い中耐圧MOSFETを用いることができる。上記電圧V1を1Vとすると、スイッチSW50〜SW60を構成するMOSFEは、2V程度の中耐圧を持つものであればよいのに対して、スイッチSW62〜SW70を構成するMOSFETは、7V程度もの高耐圧を有するものとなる。MOSFETの高耐圧化のためにはゲート絶縁膜を厚く形成したり、チャネル長を大きく形成したりする必要があり、サイズが大型化するとともにオン抵抗値も大きくなる。
例えば、上記中耐圧のMOSFETは、チャネル長Lが0.8umでチネル幅Wが1um程度のサイズでオン抵抗値が約100Ω程度である。これに対して、上記高耐圧のMOSFETは、チャネル長Lが4umでチネル幅Wが25umのように大きくなサイズで、オン抵抗値は10KΩ程度にもなってしまう。これにより、上記図16の電源回路では、回路規模が大きくて動作開始から所望の出力電圧を得るまでの時間が長くかかってしまうという問題を有する。例えば、デジタルスチルカメラ等に搭載される電源回路では、立ち上がり時間が長いと、シャッターチャンスを逃してしまうことがあるので高速化が望まれる。
本発明の目的は、高効率化、小型化及び高速化を実現した電源回路及び高速応答性を図った表示装置を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施例の1つは、下記の通りである。第1ないし第3チャージポンプ回路を有する。第1チャージポンプ回路は、第1タイミングでオン状態となる第1と第2MOSFETをそれぞれ介して第1容量の第1電極に接地電位を供給し、第2電極に第1電圧を供給する第1動作と、第2タイミングでオン状態となる第3と第4MOSFETをそれぞれ介して第1容量の第1電極に第1電圧を供給し、第2電極から第2電圧を出力する第2動作とを交互に繰り返し行う。第2チャージポンプ回路は、第3タイミングでオン状態となる第5と第6MOSFETを介して第2容量の第1電極に第1電圧を供給し、第2電極に接地電位を供給する第3動作と、第4タイミングでオン状態となる第7と第8MOSFETを介して第2容量の第1電極に接地電位を供給し、第2電極から上記第1電圧とは異なる極性の第3電圧を出力する第4動作とを交互に繰り返し行う。第3チャージポンプ回路は、第5タイミングでオン状態となる第9、11ないし第13MOSFETをそれぞれ介して第3容量の第1電極に接地電位を供給し、第2電極に上記第2電圧を供給し、第4容量の第1電極に第3電圧を供給し、第2電極に第2電圧を供給する第5動作と、第6タイミングでオン状態となる第10、第14,第15MOSFETをそれぞれ介して第3容量の第1電極に第2電圧を供給し、第3容量の第2電極と第4容量の第1電極とを接続し、第4容量の第2電極から第4電圧を出力する第6動作とを交互に繰り返し行う。上記第1ないし第9MOSFETは、第1耐圧を有するMOSFETであり、上記第10ないし第15MOSFETは、上記第1耐圧よりも高い第2耐圧を有する。
本願において開示される実施例の他の1つは、下記の通りである。第1ない第3チャージポンプ回路を有する。第1チャージポンプ回路は、第1タイミングでオン状態となる第1と第2MOSFETをそれぞれ介して第1容量の第1電極に接地電位を供給し、第2電極に接地電位を供給する第1動作と、第2タイミングでオン状態となる第3と第4MOSFETをそれぞれ介して第1容量の第1電極に第1電圧を供給し、第2電極から第2電圧を出力する第2動作とを交互に繰り返し行う。第2チャージポンプ回路は、第3タイミングでオン状態となる第5と第6MOSFETを介して第2容量の第1電極に第1電圧を供給し、第2電極に接地電位を供給する第3動作と、第4タイミングでオン状態となる第7と第8MOSFETを介して第2容量の第1電極に接地電位を供給し、第2電極から上記第1電圧とは異なる極性の第3電圧を出力する第4動作とを交互に繰り返し行う。第3チャージポンプ回路は、第5タイミングでオン状態となる第9ないし第12MOSFETをそれぞれ介して第3容量の第1電極に第2電圧を供給し、第2電極に接地電位を供給し、第4容量の第1電極に第2電圧を供給し、第2電極に上記第3電圧を供給する第5動作と、第6タイミングでオン状態となる第13ないし第15MOSFETをそれぞれ介して第3容量の第1電極に接地電位を供給し、第3容量の第2電極と第4容量の第1電極とを接続し、第4容量の第2電極から第5電圧を出力する第6動作とを交互に繰り返し行う。第1ないし第9と第13MOSFETは、第1耐圧を有するMOSFETであり、第10ないし第12MOSFETと第14と第15MOSFETは、上記第1耐圧よりも高い第2耐圧を有する。
本願において開示される実施例の更に他の1つは、下記の通りである。表示装置は、電源回路、走査駆動回路、信号線駆動回路と表示パネルとを有する。上記電源回路は、前記第1ないし第4チャージポンプ回路を有する。上記走査線駆動回路は、第3チャージポンプ回路で形成された第4電圧と第4チャージポンプ回路で形成された第5電圧とを電源電圧として動作する。上記信号線駆動回路は、上記第1チャージポンプ回路で形成された第2電圧と接地電位で動作する。
高耐圧MOSFETの数が少なくできるので電源回路の高効率化、小型化及びこれを用いた表示装置の高速応答性を実現できる。
図1には、液晶又は有機EL等の表示用半導体集積回路に搭載される電源回路の一実施例の回路図が示されている。この実施例の電源回路は、第1ないし第3チャージポンプ回路CPG10〜CPG30を有する。第1チャージポンプ回路CPG10は、スイッチSW10ないしSW13と容量C10,C11から構成される。スイッチSW10〜SW13は、NチャネルMOSFETとPチャネルMOSFETとを並列して構成された公知のCMOSスイッチが用いられる。また、特に制限されないが、容量C10とC11は、半導体集積回路の外部に設けられる外付素子で構成される。
上記チャージポンプ回路CPG10において、上記スイッチSW10とSW12は、第1タイミングでオン状態となり、上記容量C10の第1電極に接地電位VSSを供給し、スイッチSW12を介して上記容量C10の第2電極に電源電圧VDD等に対応した電圧V1を供給する。上記スイッチSW11とSW13は、上記第1タイミングと異なる第2タイミングでオン状態となり、スイッチSW11を介して上記容量C10の上記第1電極に上記電圧V1を供給し、スイッチSW13を介して上記容量C10の上記第2電極から2倍昇圧V2(=V1×2)を出力する。この電圧V2は、容量C11に保持される。上記第1タイミングと第2タイミングは、交互に繰り返すものである。
上記第2チャージポンプ回路CPG20は、スイッチSW20ないしSW23と容量C20,C21から構成される。スイッチSW20〜SW23は、前記同様にNチャネルMOSFETとPチャネルMOSFETとを並列して構成された公知のCMOSスイッチが用いられ、容量C20とC21は、外付素子で構成される。上記チャージポンプ回路CPG20において、上記スイッチSW20とSW22は、特に制限されないが、上記第1タイミングでオン状態となり、上記容量C20の第1電極に上記電圧V1を供給し、スイッチSW22を介して上記容量C20の第2電極に接地電位VSSを供給する。上記スイッチSW21とSW23は、上記第2タイミングでオン状態となり、スイッチSW21を介して上記容量C20の上記第1電極に接地電位VSSを供給し、スイッチSW23を介して上記容量C20の上記第2電極から−V1のような負電圧V3を出力する。この電圧V3は、容量C21に保持される。上記第1及び第2タイミングに代えて、上記スイッチSW20とSW22は、第3タイミングでオン状態にし、スイッチSW21とSW23は、上記第3と異なる第4タイミングでオン状態にしてもよい。
上記第3チャージポンプ回路CPG30は、スイッチSW30ないしSW37と容量C30ないしC32から構成される。スイッチSW30〜SW37は、前記同様にNチャネルMOSFETとPチャネルMOSFETとを並列して構成された公知のCMOSスイッチが用いられ、容量C30ないしC32は、外付素子で構成される。上記チャージポンプ回路CPG30において、スイッチSW32、SW33、SW35、SW36は、第5タイミングでそれぞれオン状態となる。スイッチSW32は、容量30の第1電極に接地電位VSSを供給する。スイッチSW33は、上記容量30の第2電極に上記電圧V2を供給する。スイッチSW35は、容量31の第1電極に上記電圧V3を供給する。スイッチSW36は、上記容量C31の第2電極に上記電圧V2を供給する。
スイッチSW31、SW33及びSW37は、上記第5タイミングと異なる第6タイミングでそれぞれオン状態となる。スイッチSW31は、上記容量30の上記第1電極に上記電圧V2を供給する。スイッチSW34は、上記容量C30上記第2電極と上記容量C31の上記第1電極とを接続する。スイッチSW37は、上記容量C31の上記第2電極から7倍昇圧V4(=V1×7)を出力する。この電圧V4は、容量C32に保持される。上記第5タイミングと第6タイミングは、交互に繰り返すものである。
例えば、上記電圧V1が1Vであるときには、上記チャージポンプ回路CPG10では最大2Vの電圧を扱うので、スイッチSW31〜32を構成するPチャネルMOSFET及びNチャネルMOSFETのゲートには2V−0V振幅のスイッチ制御信号が伝えられる。それ故、これらスイッチSW31〜32を構成するPチャネルMOSFET及びNチャネルMOSFETは、2V耐圧を持つものとされる。また、上記チャージポンプ回路CPG20でも1Vと−1Vの電圧を扱うので、スイッチSW20〜23を構成するPチャネルMOSFETとNチャネルMOSFETのゲートに伝えられる制御電圧は、1Vと−1Vの2V振幅の電圧とされるので前記同様に2V程度の耐圧を持つものとされる。
上記第3チャージポンプ回路CPG30において、スイッチSW31とSW32は、最大でも上記電圧V2を扱うものであるので、前記同様に2V程度の耐圧を持つPチャネルMOSFET及びNチャネルMOSFETにより構成される。これに対して、スイッチSW33ないしSW37は、最大で7Vの昇圧電圧V4と、負電圧V3とを扱うことが必要とされるので、V4とV3に対応した高耐圧(前記の例では8V)のPチャネルMOSFET及びNチャネルMOSFETにより構成される。つまり、これらのスイッチSW33ないしSW37を構成するPチャネルMOSFET及びNチャネルMOSFETのゲートには、電圧V4とV3を動作電圧とする制御回路で形成された高振幅(V4−V3)の制御信号が伝えられる。なお、厳密には、スイッチSW33〜SW36は、上記8倍電圧そのものが印加されることはないが、それぞれの電圧に応じて様々の耐圧を持つMOSFETを形成することは半導体集積回路においては実際的でないので上記最大電圧に対応した高耐圧MOSFETが用いられる。
図2には、図1の電源回路の動作を説明するためのタイミング図が示されている。チャージポンプ回路CPG10において、スイッチSW10とSW12のNチャネルMOSFETは、第1タイミング(充電)でハイレベル(V2)される制御信号によりオン状態にされる。このとき、PチャネルMOSFETは、図示しないけれども上記NチャネルMOSFETとは逆に接地電位VSSがゲートに与えられてオン状態にされる。スイッチSW11とSW13のNチャネルMOSFETは、上記第1タイミングと重なり合うことの無い第2タイミング(出力)でハイレベル(V2)にされる制御信号によりオン状態にされる。つまり、第1タイミングと第2タイミングとは互いに重なり合うことがないデッドタイムを持つノンオーバーラップとされる。スイッチSW11と13においても、上記第2タイミングではPチャネルMOSFETのゲートに供給される制御信号は、図示しないけれども上記NチャネルMOSFETとは逆に接地電位VSSとされる。
チャージポンプ回路CPG20において、スイッチSW20とSW22のNチャネルMOSFETは、第1タイミング(充電)でハイレベル(V1)される制御信号がゲートに与えられてオン状態にされる。このとき、PチャネルMOSFETは、図示しないけれども上記NチャネルMOSFETとは逆にロウレベル(V3=−V1)がゲートに与えられてオン状態にされる。上記第2タイミング(出力)では、スイッチSW21とSW23のNチャネルMOSFETは、上記ハイレベル(V1)にされる制御信号によりオン状態にされ、PチャネルMOSFETは、図示しないけれどもロウレベル(V3=−V1)される制御信号によりオン状態にされる。上記チャージポンプ回路CPG10とCPG20は、制御信号の信号レベルは、異なるけれども同じタイミング(同じ周期)でスイッチ制御が行われる。
チャージポンプ回路CPG30において、スイッチSW32のNチャネルMOSFETは、第5タイミング(充電)でハイレベル(V2)される制御信号がゲートに与えられてオン状態にされる。このとき、PチャネルMOSFETは、図示しないけれども上記NチャネルMOSFETとは逆にロウレベル(VSS)がゲートに与えられてオン状態にされる。スイッチSW31のNチャネルMOSFETは、上記第5タイミングと重なり合うことの無い第6タイミング(出力)でハイレベル(V2)にされる制御信号によりオン状態にされる。つまり、第5タイミングと第6タイミングとは前記同様に互いに重なり合うことがないデッドタイムを持つノンオーバーラップとされる。
チャージポンプ回路CPG30において、スイッチSW35,SW36のNチャネルMOSFETは、上記第5タイミング(充電)でハイレベル(V4)される制御信号がゲートに与えられてオン状態にされる。このとき、PチャネルMOSFETは、図示しないけれども上記NチャネルMOSFETとは逆にロウレベル(V3=−V1)がゲートに与えられてオン状態にされる。また、スイッチSW34とSW37のNチャネルMOSFETは、上記ロウレベル(V3)が与えられることによりオフ状態にされている。スイッチSW34とSW37のNチャネルMOSFETは、上記第6タイミング(出力)でハイレベル(V4)にされる制御信号によりオン状態にされる。PチャネルMOSFETは、図示しないけれども上記NチャネルMOSFETとは逆にロウレベル(V3=−V1)がゲートに与えられてオン状態にされる。また、スイッチSW35とSW36のNチャネルMOSFETは、上記ロウレベル(V3)が与えられることによりオフ状態にされる。
特に制限されないが、上記第5と第6タイミングは、前記第1(第3)と第2(第4)タイミングの2倍の周期とされる。この理由は、チャージポンプ回路CPG30においては、上記高耐圧MOSFETを用いたスイッチSW33〜SW37のオン抵抗値が後述するように大きいので、上記容量C30,C31の充電時間を確保し、容量C32への昇圧電圧V4の出力時間を確保することが必要であるからである。また、上記チャージポンプ回路CPG10とCPG20では、上記スイッチSW10,20等のオン抵抗が十分小さいことと、上記出力電圧V2やV3を用いて昇圧電圧V4を形成しているので、これらの電圧の安定化を図るために上記短い周期とされる。
図3には、図1の電源回路のチャージポンプ回路CPG30動作を説明するための回路図が示されている。充電動作は、図3(A)に示すように、スイッチSW32、SW33がオン状態となり、容量C30に接地電位VSSと電圧V2を供給して、2倍の昇圧電圧(V1×2)を充電させる。また、スイッチSW35、SW36がオン状態となり、容量C31に負電圧V3(−V1)と電圧V2を供給して、3倍の昇圧電圧(V1×3)を充電させる。出力(昇圧)動作は、図3(B)に示すように、スイッチSW31、SW34及びSW37がオン状態となり、容量C30に電圧V2を供給して、容量C31を直列接続して昇圧電圧V4(V1×7)を出力させる。
図4には、図1の電源回路の動作を説明するための等価回路図が示されている。図4(A)充電動作では、チャージポンプ回路CPG10の容量C10の充電電圧VC10がV1とし、チャージポンプ回路CPG20の容量C20の充電電圧VC20をV1とし、チャージポンプ回路CPG30の容量C30の充電電圧VC30をV1×2とし、容量C31の充電電圧VC31を(V1×3)とする。図4(B)出力動作では、チャージポンプ回路CPG10において容量C10の充電電圧VC10に電圧V1を加えてV1×2の電圧V2を形成し、チャージポンプ回路CPG20において容量C20の充電電圧VC20を接地電位VSSを基準にした負電圧V3(−V1)を形成する。そして、チャージポンプ回路CPG30において、容量C30の充電電圧VC30(V1×2)と容量C31の充電電圧VC31(V1×3)及び上記電圧V2(V1×2)を加えて、昇圧電圧V4(V1×7)を形成する。
図1の電源回路においては、小さい回路面積で、出力抵抗の低い、液晶ディスプレイを駆動するために高電圧を発生するチャージポンプ回路を実現することができる。つまり、予め用意したプラス2倍チャージポンプ回路CPG10で入力電圧V1の2倍以下の電圧V2を発生、また別に用意したチャージポンプ回路CPG20では−1倍の負電圧V3を発生する。液晶を駆動するシステムから液晶ドライバに供給される電源電圧VDD(V1)を前記の2基のチャージポンプ回路CPG10,CPG20に与えた場合、回路に使用されるMOSFETに印加される電圧をV1×2倍の中耐圧MOSFETの使用電圧以下にすることができ、そのサイズが前記図16の回路で説明したように小さいので低面積、低出力抵抗の中耐圧MOSで回路を構成することができる。
一方、高電圧V4を発生するチャージポンプ回路CPG30は、前記の中耐圧MOSFETで構成された回路で発生した+2倍昇圧電圧V2と−1倍の負電圧V3を使用してポンピング容量C31を充電するため、容量C31に3倍の電圧(V1×3)を蓄えることができる。高電圧を発生するチャージポンプ回路CPG30は、昇圧動作を行うスイッチに前記V1×8(V4−V3)のような高耐圧MOSFETを使用するため、前記図16の回路で説明したように素子面積が大きく、高い出力抵抗になりやすいが、使用するスイッチSW33〜SW37のように5個となり、前記図16に示した回路の9個に比べてもほぼ半減させることができ、回路面積の大幅な低減が図れ、しかも出力時にはスイッチSW34とSW37の2個が直列に接続されだけなので、前記図16の回路の3個に比べ少なくなり出力抵抗低減が可能となり、所望の出力電圧を得るまでの時間を短縮することができる。
前記図16の回路の説明に従うなら、スイッチSW11等を構成する中耐圧のMOSFETは、前記スイッチSW33等の高耐圧のMOSFETに比べると極く小さいので回路面積は、上記高耐圧MOSFETの数でほぼ決定される。それ故、回路面積でみると、図16に比べて5/9のようにほぼ半減させることができる。これらのスイッチSW33〜SW37をスイッチ制御するゲート容量の充電/放電として消費される消費電流をそれに比例して低減させることもできる。
上記出力時の出力抵抗も、スイッチSW31等を構成する中耐圧MOSFETの抵抗値は、スイッチSW34等の高耐圧のMOSFETの抵抗値に比べると極く小さいので出力抵抗は、上記高耐圧MOSFETの数で決定される。それ故、出力抵抗でみても図1の電源回路の昇圧出力電圧V4は、前記図16の回路に比べて2/3に低減させることができる。この結果、容量C31,C32に保持された電荷を容量C32に転送する際の時間を短くすることができる。つまり、前記図2のチャージポンプ回路CPG30のタイミング周期もほぼ前記図16の回路に比べて2/3に短縮することができる。この結果、例えばデジタルスチルカメラ等に適用した場合、電源投入から約1秒以内での撮影(液晶表示)が可能となり、表示動作が遅れることによるシャッターチャンスを逃してしまうことが少なくなる。
図1において、スイッチSW30は、昇圧電圧V4を6倍昇圧電圧(V1×6)に切り替えるときに用いられる。すなわち、第6タイミングにおいて、スイッチSW31に代えてスイッチSW30をオン状態にすれば、V1+V1×2(VC30)+V1×3(VC31)=V1×6の6倍昇圧電圧を得ることができる。更に、上記第6タイミングにおいて、スイッチSW31に代えてスイッチSW33をオン状態にすれば、V2(V1×2)+V1×3(VC31)=V1×5の5倍昇圧電圧を得ることができる。
図1の実施例では、チャージポンプ回路CPG10を電圧V2をチャージポンプ回路CPG30に伝える信号経路及びチャージポンプ回路CPG20を電圧V3をチャージポンプ回路CPG30に伝える信号経路は、特に制限されないが、外部配線により行われる。つまり、チャージポンプ回路CPG30に上記電圧V2を入力するための外部端子(V2)、チャージポンプ回路CPG20に上記電圧V3を入力するための外部端子(V3)が設けられて、半導体集積回路装置の外部配線により接続される。
上記電源回路を半導体集積回路装置に形成する場合、上記スイッチ同士を接続する配線であるので、内部配線で行うことが外部端子数を減らすこと、及び配線抵抗値を小さくすることができるという利点を有する。反面、回路が固定化されて前記のようなスイッチSW30を設け、スイッチ制御を動作モードに応じて変更しても、前記のように入力電圧V1の5倍、6倍、7倍の3通りの出力電圧V4しか得られない。液晶駆動回路等の半導体集積回路装置では、駆動する液晶パネルの仕様が様々であり、様々の出力電圧を得ることが要求される。前記図1の実施例のように外部端子を設けて外部配線でチャージポンプ回路CPG10,CPG20とチャージポンプ回路CPG30とを接続した場合には、図1の回路のように入力電圧V1の5倍、6倍、7倍の3通りの出力電圧V4を得ることができることの他、別に設けられた電源回路からの前記電圧V2やV3とは異なる任意の電圧を上記チャージポンプ回路CPG30の上記端子(V2)や(V3)に供給することにより、これらの電圧に対応した電圧も形成することができ、前記とは異なる様々な液晶表示パネル、あるいは有機ELパネルに向けた電圧も形成することができる。
図5には、この発明に係る電源回路の他の一実施例の回路図が示されている。この実施例の電源回路は、前記第1と第2チャージポンプ回路CPG10,CPG20に、第4チャージポンプ回路CPG40が組み合わされる。第4チャージポンプ回路CPG40は、前記第1チャージポンプ回路CPG10で形成された電圧V2と、前記第2チャージポンプ回路CPG20で形成された電圧V3とが入力されて、−5倍のような負昇圧電圧V5を形成する。第1と第2チャージポンプ回路CPG10,CPG20は、前記図1と同様であるので説明を省略する。
上記第4チャージポンプ回路CPG40は、スイッチSW40ないしSW47と容量C40ないしC42から構成される。スイッチSW40〜SW47は、前記同様にNチャネルMOSFETとPチャネルMOSFETとを並列して構成された公知のCMOSスイッチが用いられ、容量C40ないしC42は、外付素子で構成される。上記チャージポンプ回路CPG40において、前記スイッチSW41、SW43、SW45、SW46は、特に制限されないが、前記第5タイミングでそれぞれオン状態となる。スイッチSW41は、容量40の第1電極に電圧V2を供給する。スイッチSW33は、上記容量30の第2電極に接地電位VSSを供給する。スイッチSW45は、容量41の第1電極に上記電圧V2を供給する。スイッチSW46は、上記容量C41の第2電極に上記電圧V3を供給する。
スイッチSW42、SW43及びSW47は、特に制限されないが、前記第6タイミングでそれぞれオン状態となる。スイッチSW42は、上記容量40の上記第1電極に接地電位VSSを供給する。スイッチSW44は、上記容量C40上記第2電極と上記容量C41の上記第1電極とを接続する。スイッチSW47は、上記容量C41の上記第2電極から−5倍昇圧V5(=−V1×5)を出力する。この電圧V5は、容量C42に保持される。上記第5タイミングと第6タイミングは、前記のようにノンオーバーラップで交互に繰り返すものである。
例えば、上記電圧V1が1Vであるときには、前記同様に上記チャージポンプ回路CPG10では最大2Vの電圧を扱うので、スイッチSW31〜32を構成するPチャネルMOSFET及びNチャネルMOSFETのゲートには2V−0V振幅のスイッチ制御信号が伝えられる。それ故、これらスイッチSW31〜32を構成するPチャネルMOSFET及びNチャネルMOSFETは、2V耐圧を持つものとされる。また、上記チャージポンプ回路CPG20でも1Vと−1Vの電圧を扱うので、スイッチSW20〜23を構成するPチャネルMOSFETとNチャネルMOSFETのゲートに伝えられる制御電圧は、1Vと−1Vの2V振幅の電圧とされるので前記同様に2V程度の耐圧を持つものとされる。
上記第4チャージポンプ回路CPG40において、スイッチSW41とSW42は、最大でも上記電圧V2を扱うものであるので、前記同様に2V程度の耐圧を持つPチャネルMOSFET及びNチャネルMOSFETにより構成される。これに対して、スイッチSW43ないしSW47は、最大で−5Vの昇圧電圧V5と、上記2倍昇圧電圧V2とを扱うことが必要とされるので、V5とV2に対応した高耐圧(前記の例では7V)のPチャネルMOSFET及びNチャネルMOSFETにより構成される。つまり、これらのスイッチSW43ないしSW47を構成するPチャネルMOSFET及びNチャネルMOSFETのゲートには、電圧V5とV3を動作電圧とする制御回路で形成された高振幅(V5−V2)の制御信号が伝えられる。なお、前記同様にスイッチSW43〜SW46は、上記7倍電圧そのものが印加されることはないが、それぞれの電圧に応じて様々の耐圧を持つMOSFETを形成することは半導体集積回路においては実際的でないので上記最大電圧に対応した高耐圧MOSFETが用いられる。
図5の電源回路の動作を説明するためのタイミング図は、省略するけれども、前記図2と同様なタイミング信号が用いられる。ただし、チャージポンプ回路CPG40において、スイッチSW41〜SW47のスイッチ制御のためのタイミング信号のハイレベル/ロウレベルの電圧レベルが前記図2のチャージポンプ回路CPG30のものとは前記のように異なるものである。
図6には、図5の電源回路の動作を説明するための等価回路図が示されている。図6(A)充電動作では、前記図4と同様にチャージポンプ回路CPG10の容量C10の充電電圧VC10がV1とし、チャージポンプ回路CPG20の容量C20の充電電圧VC20をV1とする。そして、上記充電動作において、チャージポンプ回路CPG40の容量C40の充電電圧VC40をV1×2とし、容量C41の充電電圧VC41を(V1×3)とする。図4(B)出力動作では、前記図4と同様にチャージポンプ回路CPG10において容量C10の充電電圧VC10に電圧V1を加えてV1×2の電圧V2を形成し、チャージポンプ回路CPG20において容量C20の充電電圧VC20を接地電位VSSを基準にした負電圧V3(−V1)を形成する。そして、上記チャージポンプ回路CPG40において、容量C40の充電電圧VC40(V1×2)と容量C41の充電電圧VC41(V1×3)を加え、接地電位VSSを基準にした負電圧V5(V1×5)を形成する。
この実施例においても、図1の電源回路においては、小さい回路面積で、出力抵抗の低い、液晶ディスプレイを駆動するために負電圧を発生するチャージポンプ回路を実現することができる。つまり、負電圧V5を発生するチャージポンプ回路CPG40は、前記の中耐圧MOSFETで構成された回路で発生した+2倍昇圧電圧V2と−1倍の負電圧V3を使用してポンピング容量C41を充電するため、容量C41に3倍の電圧(V1×3)を蓄えることができるので、前記同様に高耐圧MOSFETの低減が図られて、回路面積の大幅な低減と、出力抵抗低減が可能となり、所望の出力電圧を得るまでの時間を短縮することができる。
図5において、スイッチSW40は、電圧V5を4倍負圧電圧(−V1×4)に切り替えるときに用いられる。すなわち、第6タイミングにおいて、スイッチSW41に代えてスイッチSW40をオン状態にすれば、V1+−V1×2(VC40)−V1×3(VC41)=−V1×4の4倍負圧電圧を得ることができる。更に、上記第6タイミングにおいて、スイッチSW41に代えてスイッチSW43をオン状態にすれば、−V1×3(VC31)=−V1×3の3倍負圧電圧を得ることができる。
図5の実施例では、チャージポンプ回路CPG10を電圧V2をチャージポンプ回路CPG30に伝える信号経路及びチャージポンプ回路CPG20を電圧V3をチャージポンプ回路CPG40に伝える信号経路は、特に制限されないが、内部配線により行われる。つまり、上記のような3通りの電圧が得られれば良いときには、上記内部配線で固定回路として外部端子の削減及び配線抵抗の削減を図ることができる。これに代えて、前記図1のようにチャージポンプ回路CPG40に電圧V2とV3を入力する外部端子を設け、外部配線で上記チャージポンプ回路CPG10,CPG20と接続してもよい。
図7には、この発明に係る電源回路を液晶表示パネル駆動回路に向けた一実施例の回路図が示されている。この実施例は、基本的には前記図1の実施例と図5の実施例を組み合わせて、7倍昇圧電圧V4と5倍負電圧V5を形成するものである。この電圧V4とV5は、後述するような液晶パネルの走査線電極、つまりは液晶画素のTFTトランジスタのゲートに供給される選択/非選択レベルに用いられる。上記の7倍昇圧電圧V4は、TFTトランジスタのゲートに供給してオン状態とするために用いられ、上記の5倍負電圧V5は、TFTトランジスタのゲートに供給してオフ状態にするために用いられる。更に、この実施例の電源回路のチャージポンプ回路CPG10の2倍昇圧電圧V2は、液晶パネルの信号電極、つまりは液晶画素に伝えられる階調電圧を形成するために用いられる。階調電圧生成回路では、上記電圧V2から複数の階調電圧を生成する。信号線駆動回路は、表示データに対応した階調電圧を選択し、上記液晶パネルの信号線電極に出力する。これにより、選択された画素では上記TFTトランジスタを通して上記階調電圧が書き込まれる。
チャージポンプ回路CPG10は、前記のようにチャージポンプ回路CPG30,40及び階調電圧生成回路が負荷回路とされる。それ故、この実施例では電流能力を2倍にすべく、2つのチャージポンプ回路を相補的に動作させるダブルレートとされる。一方のチャージポンプ回路は、スイッチSW101〜SW131と容量C101により構成され、他方チャージポンプ回路は、スイッチSW102〜SW132と容量C102により構成される。これらの2つのチャージポンプ回路の出力電圧は、前記のような容量C11に共通に伝えられる。
図8には、図7のチャージポンプ回路CPG10の動作を説明するためのタイミング図が示されている。スイッチSW101〜SW131と容量C101により構成され一方のチャージポンプ回路が第1のタイミングで容量C101に充電動作を行うとき、スイッチSW102〜SW132と容量C102により構成される他方のチャージポンプ回路は出力動作を行う。そして、上記一方のチャージポンプ回路が第2のタイミングで出力動作を行うとき、上記他方のチャージポンプ回路は充電動作を行う。これにより、容量C11は、第1タイミングでは容量C102から電荷供給を受け、第2タイミングでは容量C101から電荷供給を受けるので容量C101とC102の容量値を等しくすると、電流供給能を2倍にすることができ、上記のような3つの負荷駆動を可能にする。上記スイッチSW101〜SW131及びスイッチSW102〜SW132を制御する制御電圧は、ハイレベルがDDVDHとされ、ロウレベルが接地電位VSSとされ、前記図2に示したにノンオーバーラップとされる。
図7において、チャージポンプ回路CPG20は、前記1と同様にスイッチSW20〜SW23と容量C20,C21により構成される。その動作は、図9に示されているように、前記図2に示したものと同様である。これにより、チャージポンプ回路CPG20の出力電圧V3は、−V1のような負電圧とされる。
図7において、チャージポンプ回路CPG30は、前記図1と同様にスイッチSW30ないしSW37と容量C30ないしC32から構成される。このチャージポンプ回路CPG30において、図10のタイミング図に示すように、スイッチSW32、SW33、SW35、SW36は、第5タイミングでそれぞれオン状態となる。スイッチSW31、SW33及びSW37は、上記第5タイミングと異なる第6タイミングでそれぞれオン状態となり、出力電圧VGHを形成する。この電圧VGH、前記電圧V4に対応しており、V1×7の昇圧電圧とされる。このチャージポンピング動作は、基本的には前記図2のタイミング図に示したものと同様である。前記図2と異なるのは、スイッチSW31〜SW32において、ハイレベルが前記DDVDHとされる点である。また、スイッチSW34〜SW37では、ハイレベルが上記VGHとされ、ロウレベルがチャージポンプ回路40で形成される前記電圧V5に対応した負電圧VGLである。
図7において、チャージポンプ回路CPG40は、前記図1と同様にスイッチSW40ないしSW47と容量C40ないしC42から構成される。このチャージポンプ回路CPG40において、図11のタイミング図に示すように、スイッチSW42、SW43、SW45、SW46は、第5タイミングでそれぞれオン状態となる。スイッチSW31、SW33及びSW37は、上記第5タイミングと異なる第6タイミングでそれぞれオン状態となり、出力電圧VGLを形成する。この電圧VGL、前記電圧V5に対応しており、V1×−5の負電圧とされる。このチャージポンピング動作は、基本的には前記図6の等価回路で示したものと同様である。同図においても、前記図10同様にスイッチSW41〜SW42に供給されるハイレベルが前記DDVDHとされ、スイッチSW44〜SW47では、ハイレベルが前記チャージポンプ回路CPG30で形成されたVGHとされ、ロウレベルが上記負電圧VGLとされる。
図12には、図7の電源回路における電圧説明図が示されている。同図は、入力電圧V1を基にして高電圧V4(VGH)及び、負電圧V5(VGL)の両方を出力した場合の各電圧V1〜V5の電位関係を示したものである。この電源回路では、電圧V4,V5を発生するために、中間の電圧V2、V3を発生するがV2−VSS間(b)及びV1−V3間(a)は同じ電圧V1×2となり、チャージポンプ回路CPG10とCPG20のスイッチを構成するMOSFETは、同じ中耐圧のMOSFETを用いることができる。これに対してV4−V5間(c)は、最大でV1×12の大きな電圧となるので高耐圧のMOSFETが用いる必要がある。
したがって、前記2つのチャージポンプ回路CPG30とCPG40を構成する高耐圧スイッチのMOSFETは、VGH−VGL=12×V1もの高電圧が供給される。これにより、例えば、前記DDVDH−VSS=2×V1が供給される中耐圧に比べて、上記高耐圧のMOSFETのサイズは大幅に大きくなる。例えば、入力電圧V1を1Vとした場合、上記DDVDHは2Vとなるので中耐圧のものはNチャネルMOSFETで説明すると、チャネル長Lが0.8umでチャネル幅Wが1um程度のサイズにされ、オン抵抗値が約100Ω程度になる。これに対して、VGHは+7Vで、VGHは−5Vになるので上記高耐圧のNチャネルMOSFETは、チャネル長Lが4umでチャネル幅Wが25umのように大きくなサイズになり、オン抵抗値が10KΩ程度にもなってしまう。同じ抵抗値を得るためのPチャネルMOSFETは、そのチャネル幅Wが対応するNチャネルMOSFETの約2倍に大きくされる。
これにより、前記説明したように液晶表示パネルの動作に必要な走査線駆動電圧と、信号線駆動用の電圧とを得る場合、前記図16に示した回路に比べても回路面積が半分で、しかも出力時の出力抵抗が約半分になる。これにより、小面積で高効率化及び高速化を実現した電源回路を得ることができる。
図13には、この発明に係る電源回路の更に他の一実施例の回路図が示されている。この電源回路は、前記図1の電源回路の変形例であり、第3チャージポンプ回路CPG30の容量C30とC31に、第1と第2チャージポンプ回路CPG10とCPG20で生成した電圧V2とV3で充電を行う。つまり、第5タイミングでスイッチSW31、SW33及びSW35、SW36をオン状態にする。第6タイミングでスイッチSW30、SW33及びSW37をオン状態にする。これにより、スイッチSW37を介して容量C32に伝えられる電圧V4は、V1×8の8倍昇圧電圧となる。この実施例では、スイッチSW30〜SW37が高耐圧MOSFETで構成される。スイッチSW31は、7倍昇圧電圧を得るときに用いられる。つまり、上記第6タイミングで上記スイッチSW32に代えてオン状態にすることにより、V1+V1×3(容量C30の充電電圧)+V1×3(容量C31の充電電圧)=V1×7の7倍昇圧電圧を得ることができる。
図14には、この発明に係る電源回路の更に他の一実施例の回路図が示されている。この電源回路は、前記図5の電源回路の変形例であり、第4チャージポンプ回路CPG40の容量C40に、第1と第2チャージポンプ回路CPG10とCPG20で生成した電圧V2とV3で充電を行う。前記図5の容量C41及びそれに対応したスイッチSWが削除される。つまり、第5タイミングでスイッチSW40及びSW42をオン状態にする。第6タイミングでスイッチSW41及びSW43をオン状態にする。これにより、スイッチSW43を介して容量C41に伝えられる電圧V5は、V1×−3の負電圧となる。この実施例では、スイッチSW42とSW43が高耐圧MOSFETで構成される。
前記図13及び図14の電源回路は、それぞれを単独の電源回路として用いるもの他、前記図7に示したようにチャージポンプ回路CPG10とCPG20を共通とし、昇圧電圧V1×8と負電圧V1×−3を出力して、前記液晶表示パネルの走査線駆動信号としてもよい。
図15に、この発明に係るLCDドライバLSIを搭載した液晶表示装置の一実施例の全体ブロック図が示されている。本実施例における液晶表示装置300は、液晶パネル301、同図に点線で示したLCDドライバLSIで構成される。LCDドライバLSIは、液晶パネル301の信号線に表示データに対応した階調電圧を出力する階調電圧生成部を搭載した信号線駆動回路である信号線駆動回路302、液晶パネル301の走査線に走査信号を印加するための走査線駆動回路303、信号線駆動回路302と走査線駆動回路303に動作用電源を供給する電源回路304から構成される。電源回路304は、前記図7の実施例のような回路から構成され、液晶パネルの走査線のハイレベル(選択レベル)とロウレベル(非選択レベル)としての前記電圧VGHとVGLを生成する。また、前記DDVDHを信号線駆動回路302に供給し、階調電圧生成回路100ではこの電圧DDVDHを用いて複数通りの階調電圧を生成する。この液晶表示装置300には、液晶パネル301に画像を表示させるための各種処理を行うMPU(マイクロプロセッサユニット)305が接続されている。制御レジスタに設定情報の書き込み等を行う。
上記信号線駆動回路302は、上記MPU305との間で表示データ及び制御用データのやり取りを行うためのシステムインターフェース306と、システムインターフェース306より出力された表示データを格納するための表示データメモリ307と、タップ調整レジスタ101、分圧比調整レジスタ102、振幅調整レジスタ103、傾き調整レジスタ104、微調整レジスタ105及び画面構成レジスタの各種レジスタからなる制御レジスタ308、階調電圧生成回路100、及びデコード回路106を含んだ構成となっている。
システムインターフェース306は、MPU305が出力する表示データ及びインストラクションを受け、制御レジスタ308へ出力する動作を行う。動作の詳細は、例えば68系16bitのバスインターフェースに準拠しており、チップ選択を示すCS(Chip Select)信号、制御レジスタ308のアドレスを指定するのかデータを指定するのかを選択するRS(Register Select)信号、処理動作の起動を指示するE(Enable)信号、データの書き込み又は読み出しを選択するWR(Write Read)信号、制御レジスタ308のアドレス又はデータの設定値であるDATA信号及びリセット信号XRESで構成される。
上記インストラクションとは、LCDドライバLSI302、走査線駆動回路303、電源回路304の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。また、振幅調整、傾き調整、微調整、タップ調整、及び分圧比調整、画面構成に関する情報も含む。そして、制御レジスタ308は、インストラクションのデータを格納し、これを各駆動回路のブロックへ出力する。制御レジスタ308の各レジスタの設定値は、外部から独立に容易に変更可能となり、ガンマ特性の各調整を容易とし、例えばガンマ特性調整機能に加えて多様な液晶パネルにおいて、正確な色再現性を実現することができるようにされている。説明を簡単にするため、液晶の駆動等で必要な極性反転駆動に関する概念を省いたが、コモン反転、列毎反転、ドット反転といった各種方式へも容易に適用可能である。なお、表示データのビット数を6としたが、これに限られる訳ではない。
上記LCDドライバLSI302において、電源回路304や走査線駆動回路303において、前記高電圧が供給されるMOSFETは、高耐圧あるいは中耐圧のMOSFETで構成される。一方、前記入力電圧V1に対応した低電圧で動作する表示データメモリ307、制御レジスタ308、システムインピーダンス306等の内部回路は、上記入力電圧V1に対応した低耐圧MOSFETで構成される。つまり、この実施例のLCDドライバLSI302では、低耐圧、中耐圧及び高耐圧からなる3種類のMOSFETで構成される。
図15において、電源回路は図13,図4に示したような電源回路を組み合わせて構成されるものであってよい。また、前記制御レジスタにより、電源回路の動作モードを設定するものであってもよい。つまり、搭載された昇圧回路に応じて5倍、6倍、7倍又は7倍と8倍のいずれかの倍率を設定するもの、負電圧回路では−3倍、−4倍、−5倍のいずれかのい倍率に設定するものであってもよい。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。LCDドライバ302は、前記実施例のように1つの半導体集積回路装置で構成されるもの他、信号線駆動回路302、電源回路304及び走査線駆動回路303をそれぞれ別個の半導体集積回路装置で構成してもよい。これらの半導体集積回路装置を構成するチップを1のパッケージに搭載したものであってもよい。この場合、電源回路303は、上記信号線駆動回路に組み込んで構成してもよい。
容量C10〜C42等は、半導体集積回路装置に内蔵させるものであってもよい。半導体集積回路装置及び表示装置は、前記のような液晶表示パネルに向けたLCDドライバLSI及び表示装置の他、他の表示形式の表示パネルである有機ELパネルに向けたドライバLSI及び表示装置であってもよい。また、電源回路は、上記表示用ドライバの他に、不揮発性メモリのように昇圧電圧や負電圧を必要とする各種半導体集積回路装置に広く利用することができるものである。
この発明は、チャージポンプ回路を用いた電源回路及び表示装置に広く利用できる。
CPG10〜CPG40…チャージポンプ回路、CPG1〜CPG2…チャージポンプ回路、
SW30〜SW47…スイッチ、C10〜C42…容量、SW50〜SW70…スイッチ、C1〜C5…容量、
300…液晶表示装置、301…液晶パネル、302…信号線駆動回路、303…走査線駆動回路、304…電源回路、305…MPU、306…システムインターフェース、307…表示データメモリ、308…制御レジスタ。
SW30〜SW47…スイッチ、C10〜C42…容量、SW50〜SW70…スイッチ、C1〜C5…容量、
300…液晶表示装置、301…液晶パネル、302…信号線駆動回路、303…走査線駆動回路、304…電源回路、305…MPU、306…システムインターフェース、307…表示データメモリ、308…制御レジスタ。
Claims (12)
- 第1タイミングでオン状態となる第1MOSFETを介して第1容量の第1電極に接地電位を供給し、第2MOSFETを介して上記第1容量の第2電極に第1電圧を供給する第1動作と、上記第1タイミングと異なる第2タイミングでオン状態となる第3MOSFETを介して上記第1容量の上記第1電極に上記第1電圧を供給し、第4MOSFETを介して上記第1容量の上記第2電極から第2電圧を出力する第2動作とを交互に繰り返し行う第1チャージポンプ回路と、
第3タイミングでオン状態となる第5MOSFETを介して第2容量の第1電極に上記第1電圧を供給し、第6MOSFETを介して上記第2容量の第2電極に接地電位を供給する第3動作と、上記第3タイミングと異なる第4タイミングでオン状態となる第7MOSFETを介して上記第2容量の上記第1電極に接地電位を供給し、第8MOSFETを介して上記第2容量の上記第2電極から上記第1電圧とは異なる極性の第3電圧を出力する第4動作とを交互に繰り返し行う第2チャージポンプ回路と、
第5タイミングでオン状態となる第9MOSFETを介して第3容量の第1電極に接地電位を供給し、第11MOSFETを介して上記第3容量の第2電極に上記第2電圧を供給し、第12MOSFETを介して第4容量の第1電極に上記第3電圧を供給し、第13MOSFETを介して上記第4容量の第2電極に上記第2電圧を供給する第5動作と、上記第5タイミングと異なる第6タイミングでオン状態となる第10MOSFETを介して上記第3容量の上記第1電極に上記第2電圧を供給し、第14MOSFETを介して上記第3容量の上記第2電極と上記第4容量の上記第1電極とを接続し、第15MOSFETを介して上記第4容量の上記第2電極から第4電圧を出力する第6動作とを交互に繰り返し行う第3チャージポンプ回路とを有し、
上記第1ないし第10MOSFETは、上記第2電圧に対応した第1耐圧を有するMOSFETであり、
上記第11ないし第15MOSFETは、上記第1耐圧よりも高い上記第4電圧に対応した第2耐圧を有するMOSFETである電源回路。 - 請求項1において、
上記第3容量の上記第1電極は、上記第1電圧を供給する上記第1耐圧の第16MOSFETを更に有し、
上記第16MOSFETと上記第10MOSFETとは、動作モードに応じていずれかが上記第6タイミングでオン状態となり、上記第1電圧又は第2電圧を選択的に供給することが可能な電源回路。 - 請求項2において、
上記第9MOSFETと上記第10MOSFETとは、動作モードに応じていずれかが上記第6タイミングでオン状態にされることが可能な電源回路。 - 請求項3において、
上記第1タイミングと第3タイミングは、同じタイミングであり、
上記第2タイミングと第4タイミングは、同じタイミングであり、
上記第1MOSFETないし第16MOSFETは、それぞれがNチャネルMOSFETとPチャネルMOSFETの並列回路からなる電源回路。 - 請求項4において、
上記第1チャージポンプ回路は、上記第4MOSFETを介して出力された第2電圧を保持する第5容量を有し、
上記第2チャージポンプ回路は、上記第8MOSFETを介して出力された第3電圧を保持する第6容量を有し、
上記第3チャージポンプ回路は、上記第15MOSFETを介して出力された第4電圧を保持する第7容量を有する電源回路。 - 請求項5において、
上記第1チャージポンプ回路は、上記第2タイミングでオン状態となる第17MOSFET介して第8容量の第1電極に上記接地電位を供給し、第18MOSFETを介して上記第8容量の第2電極に第1電圧を供給する第1動作と、上記第1タイミングでオン状態となる第19MOSFETを介して上記第8容量の上記第1電極に上記第1電圧を供給し、第20MOSFETを介して上記第8容量の第2電極から第5電圧を出力する第2動作とを交互に繰り返し行う回路を更に有し、
上記第17ないし第20MOSFETは、上記第1耐圧を有するものであり、
上記第2電圧と上記第5電圧は共通にされる電源回路。 - 請求項5において、
上記第5タイミングでオン状態となる第21MOSFETを介して第9容量の第1電極に上記第2電圧を供給し、第22MOSFETを介して上記第9容量の第2電極に接地電位を供給し、第23MOSFETを介して第10容量の第1電極に上記第2電圧を供給し、第24MOSFETを介して上記第10容量の第2電極に上記第3電圧を供給する第7動作と、上記第6タイミングでオン状態となる第25MOSFETを介して上記第9容量の上記第1電極に接地電位を供給し、第26MOSFETを介して上記第9容量の上記第2電極と上記第10容量の上記第1電極とを接続し、第27MOSFETを介して上記第10容量の第2電極から第6電圧を出力する第8動作とを繰り返し行う第4チャージポンプ回路を更に有し、
上記第21と第25MOSFETは、第1耐圧を有するMOSFETであり、
上記第22ないし第24MOSFETと第26と第27MOSFETは、上記第1耐圧よりも高い第2耐圧を有するMOSFETである電源回路。 - 請求項7において、
上記第1ないし第27MOSFETは、1つの半導体基板上に形成され、
上記第1容量ないし第10容量は、外部端子を介して接続される素子で構成され、
上記第1チャージポンプ回路で形成された第2電圧及び上記第2チャージポンプ回路で形成された第3電圧を上記第3及び第4チャージポンプ回路に供給する配線は、外部端子を介した配線により構成される電源回路。 - 第1タイミングでオン状態となる第1MOSFETを介して第1容量の第1電極に接地電位を供給し、第2MOSFETを介して上記第1容量の第2電極に第1電圧を供給する第1動作と、上記第1タイミングと異なる第2タイミングでオン状態となる第3MOSFETを介して上記第1容量の上記第1電極に上記第1電圧を供給し、第4MOSFETを介して上記第1容量の上記第2電極から第2電圧を出力する第2動作とを交互に繰り返し行う第1チャージポンプ回路と、
第3タイミングでオン状態となる第5MOSFETを介して第2容量の第1電極に上記第1電圧を供給し、第6MOSFETを介して上記第2容量の第2電極に接地電位を供給する第3動作と、上記第3タイミングと異なる第4タイミングでオン状態となる第7MOSFETを介して上記第2容量の上記第1電極に接地電位を供給し、第8MOSFETを介して上記第2容量の上記第2電極から上記第1電圧とは異なる極性の第3電圧を出力する第4動作とを交互に繰り返し行う第2チャージポンプ回路と、
第5タイミングでオン状態となる第9MOSFETを介して第3容量の第1電極に上記第2電圧を供給し、第10MOSFETを介して上記第3容量の第2電極に接地電位を供給し、第11MOSFETを介して第4容量の第1電極に上記第2電圧を供給し、第12MOSFETを介して上記第4容量の第2電極に上記第3電圧を供給する第7動作と、上記第5タイミングと異なる第6タイミングでオン状態となる第13MOSFETを介して上記第3容量の上記第1電極に接地電位を供給し、第14MOSFETを介して上記第3容量の上記第2電極と上記第4容量の上記第1電極とを接続し、第15MOSFETを介して上記第4容量の第2電極から第5電圧を出力する第8動作とを繰り返し行う第4チャージポンプ回路とを有し、
上記第1ないし第9MOSFETと第13MOSFETは、上記第2電圧に対応した第1耐圧を有するMOSFETであり、
上記第10ないし第12MOSFETと第14と第15MOSFETは、上記第1耐圧よりも高い上記第5電圧に対応した第2耐圧を有するMOSFETである電源回路。 - 請求項9において、
上記第1タイミングと第3タイミングは、同じタイミングであり、
上記第2タイミングと第4タイミングは、同じタイミングであり、
上記第1MOSFETないし第15MOSFETは、それぞれがNチャネルMOSFETとPチャネルMOSFETの並列回路からなる電源回路。 - 第1タイミングでオン状態となる第1MOSFETを介して第1容量の第1電極に接地電位を供給し、第2MOSFETを介して上記第1容量の第2電極に第1電圧を供給する第1動作と、上記第1タイミングと異なる第2タイミングでオン状態となる第3MOSFETを介して上記第1容量の上記第1電極に上記第1電圧を供給し、第4MOSFETを介して上記第1容量の上記第2電極から第2電圧を出力する第2動作とを交互に繰り返し行う第1チャージポンプ回路と、
第3タイミングでオン状態となる第5MOSFETを介して第2容量の第1電極に上記第1電圧を供給し、第6MOSFETを介して上記第2容量の第2電極に接地電位を供給する第3動作と、上記第3タイミングと異なる第4タイミングでオン状態となる第7MOSFETを介して上記第2容量の上記第1電極に接地電位を供給し、第8MOSFETを介して上記第2容量の上記第2電極から上記第1電圧とは異なる極性の第3電圧を出力する第4動作とを交互に繰り返し行う第2チャージポンプ回路と、
第5タイミングでオン状態となる第9MOSFETを介して第3容量の第1電極に接地電位を供給し、第11MOSFETを介して上記第3容量の第2電極に上記第2電圧を供給し、第12MOSFETを介して第4容量の第1電極に上記第3電圧を供給し、第13MOSFETを介して上記第4容量の第2電極に上記第2電圧を供給する第5動作と、上記第5タイミングと異なる第6タイミングでオン状態となる第10MOSFETを介して上記第3容量の上記第1電極に上記第2電圧を供給し、第14MOSFETを介して上記第3容量の上記第2電極と上記第4容量の上記第1電極とを接続し、第15MOSFETを介して上記第4容量の上記第2電極から第4電圧を出力する第6動作とを交互に繰り返し行う第3チャージポンプ回路と、
上記第5タイミングでオン状態となる第21MOSFETを介して第9容量の第1電極に上記第2電圧を供給し、第22MOSFETを介して上記第9容量の第2電極に接地電位を供給し、第23MOSFETを介して第10容量の第1電極に上記第2電圧を供給し、第24MOSFETを介して上記第10容量の第2電極に上記第3電圧を供給する第7動作と、上記第6タイミングでオン状態となる第25MOSFETを介して上記第9容量の上記第1電極に接地電位を供給し、第26MOSFETを介して上記第9容量の上記第2電極と上記第10容量の上記第1電極とを接続し、第27MOSFETを介して上記第10容量の第2電極から第6電圧を出力する第8動作とを繰り返し行う第4チャージポンプ回路とを有し、
上記第1チャージポンプ回路は、上記第4MOSFETを介して出力された第2電圧を保持する第5容量を有し、
上記第2チャージポンプ回路は、上記第8MOSFETを介して出力された第3電圧を保持する第6容量を有し、
上記第3チャージポンプ回路は、上記第15MOSFETを介して出力された第4電圧を保持する第7容量を有し、
上記第4チャージポンプ回路は、上記第27MOSFETを介して出力された第6電圧を保持する第11容量を有し、
上記第1ないし第10MOSFET及び上記第21と第25MOSFETは、上記第2電圧に対応した第1耐圧を有するMOSFETであり、
上記第11ないし第15MOSFET及び上記第22ないし第24MOSFETと第26と第28MOSFETは、上記第1耐圧よりも高い上記第4電圧に対応した第2耐圧を有するMOSFETである電源回路と、
上記第4電圧と上記第6電圧とを電源電圧として動作する走査線駆動回路と、
上記第2電圧と接地電位を電源電圧として動作する信号線駆動回路と、
上記走査線駆動回路と信号線駆動回路により表示動作を行う表示パネルとを備えた表示装置。 - 請求項11において、
上記電源回路、走査線駆動回路及及び信号線駆動回路とは1つの半導体基板上に形成され、
上記半導体基板上には、上記第1耐圧よりも小さな第3耐圧のMOSFETを更に有して、上記第1電圧で動作する信号処理回路を構成し、
上記第1ないし第11容量は、外付け素子で構成される表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005262A JP2009168970A (ja) | 2008-01-15 | 2008-01-15 | 電源回路及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005262A JP2009168970A (ja) | 2008-01-15 | 2008-01-15 | 電源回路及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009168970A true JP2009168970A (ja) | 2009-07-30 |
Family
ID=40970221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005262A Ceased JP2009168970A (ja) | 2008-01-15 | 2008-01-15 | 電源回路及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009168970A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2420992A1 (en) * | 2010-08-18 | 2012-02-22 | Silicon Works Co., Ltd. | Power supply circuit for liquid crystal display device |
CN107993618A (zh) * | 2017-11-01 | 2018-05-04 | 昆山龙腾光电有限公司 | 显示装置的电平产生电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002061931A1 (fr) * | 2001-01-30 | 2002-08-08 | Hitachi, Ltd. | Circuit d'amplification de puissance, dispositif d'affichage a cristaux liquides et materiel electronique portable |
JP2002297107A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | 液晶駆動用電源回路および液晶表示制御装置 |
JP2002313925A (ja) * | 2001-04-10 | 2002-10-25 | Hitachi Ltd | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
JP2004061692A (ja) * | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | 液晶表示装置 |
JP2005012943A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及び表示装置 |
JP2006067739A (ja) * | 2004-08-27 | 2006-03-09 | Kawasaki Microelectronics Kk | チャージポンプ回路 |
JP2006178018A (ja) * | 2004-12-21 | 2006-07-06 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
JP2007043033A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2008040337A (ja) * | 2006-08-09 | 2008-02-21 | Seiko Epson Corp | 集積回路装置及び電子機器 |
-
2008
- 2008-01-15 JP JP2008005262A patent/JP2009168970A/ja not_active Ceased
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002061931A1 (fr) * | 2001-01-30 | 2002-08-08 | Hitachi, Ltd. | Circuit d'amplification de puissance, dispositif d'affichage a cristaux liquides et materiel electronique portable |
JP2002297107A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | 液晶駆動用電源回路および液晶表示制御装置 |
JP2002313925A (ja) * | 2001-04-10 | 2002-10-25 | Hitachi Ltd | 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器 |
JP2004061692A (ja) * | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | 液晶表示装置 |
JP2005012943A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及び表示装置 |
JP2006067739A (ja) * | 2004-08-27 | 2006-03-09 | Kawasaki Microelectronics Kk | チャージポンプ回路 |
JP2006178018A (ja) * | 2004-12-21 | 2006-07-06 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
JP2007043033A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2008040337A (ja) * | 2006-08-09 | 2008-02-21 | Seiko Epson Corp | 集積回路装置及び電子機器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2420992A1 (en) * | 2010-08-18 | 2012-02-22 | Silicon Works Co., Ltd. | Power supply circuit for liquid crystal display device |
US20120044227A1 (en) * | 2010-08-18 | 2012-02-23 | Silicon Works Co., Ltd. | Power supply circuit for liquid crystal display device |
CN102377329A (zh) * | 2010-08-18 | 2012-03-14 | 硅工厂股份有限公司 | 用于液晶显示装置的电源供给电路 |
US8854354B2 (en) | 2010-08-18 | 2014-10-07 | Silicon Works Co., Ltd. | Power supply circuit for liquid crystal display device that changes durations of control signals |
CN107993618A (zh) * | 2017-11-01 | 2018-05-04 | 昆山龙腾光电有限公司 | 显示装置的电平产生电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283387B (en) | Standard voltage generation circuit, display driving circuit, display apparatus, and generation method of standard voltage | |
JP3758039B2 (ja) | 駆動回路及び電気光学装置 | |
KR100207299B1 (ko) | 화상 표시 장치 및 주사 회로 | |
JP6281141B2 (ja) | ゲートドライバ回路およびそれを用いた画像表示装置 | |
US20090278865A1 (en) | Source driver and display device including the same | |
WO2001059750A1 (fr) | Afficheur d'images | |
JP2004309924A (ja) | 表示装置、ソース駆動回路、及び表示パネル | |
JP2007199723A5 (ja) | ||
KR100432289B1 (ko) | 화상 표시 장치 및 그 구동 방법 | |
JP3966333B2 (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
JP2005149691A (ja) | シフトレジスタ回路 | |
TWI579823B (zh) | 顯示裝置及其驅動電路 | |
TWI254904B (en) | Display device | |
JP4536759B2 (ja) | 変換回路 | |
JP2009168970A (ja) | 電源回路及び表示装置 | |
TWI252462B (en) | Image display apparatus having gradation potential generating circuit | |
JP4235900B2 (ja) | フラットディスプレイ装置 | |
TW200417959A (en) | Data driver used in a current-driving display device | |
US11468841B2 (en) | Emission control driver and display apparatus including the same | |
JP3912090B2 (ja) | 表示装置およびこれを用いた携帯端末装置 | |
US11107398B2 (en) | Selective pixel driver and display device including the same | |
JP2007219155A (ja) | 半導体集積回路 | |
JP4759908B2 (ja) | フラットディスプレイ装置 | |
TWI486941B (zh) | 顯示器之重置裝置及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130529 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130925 |