JP2009168611A

JP2009168611A - Infrared solid-state imaging device

Info

Publication number: JP2009168611A
Application number: JP2008006872A
Authority: JP
Inventors: Takahiro Onakado; 崇浩大中道; Masafumi Ueno; 雅史上野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-01-16
Filing date: 2008-01-16
Publication date: 2009-07-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thermal infrared solid-state imaging device which achieves performance improvement by reducing NETD thereof. <P>SOLUTION: The thermal infrared solid-state imaging device is provided with: a pixel array in which pixels including a temperature detection element having a heat insulating structure and an infrared absorbing structure are arranged in a two-dimensional manner; a means for performing resetting operation to set the potential of the temperature detection element to be reverse-biased predetermined potential for each pixel of the pixel array and reading output after a lapse of predetermined accumulation time from the resetting operation; a means for providing the row of reference pixels which do not have a heat insulating structure and an infrared absorbing structure and each reference pixel with different accumulation time for each line, performing resetting operation for each reference pixel, and reading output from each reference pixel after a lapse of different accumulation time from the resetting operation; and a comparison circuit for comparing the output read from each reference pixel to a standard voltage. The predetermined accumulation time for the pixels of the pixel array is determined on the basis of the output of the comparison circuit. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、入射赤外線による温度変化を２次元配列された半導体センサで検出する熱型赤外線固体撮像素子に関する。 The present invention relates to a thermal infrared solid-state imaging device that detects a temperature change caused by incident infrared rays using a two-dimensionally arranged semiconductor sensor.

一般的な熱型赤外線固体撮像素子では、断熱構造を有する画素を２次元に配列し、入射した赤外線によって画素の温度が変化することを利用して赤外線像を撮像する。非冷却型の熱型赤外線固体撮像素子の場合、画素を構成する温度センサには、ポリシリコン、アモルファスシリコン、炭化ケイ素や酸化バナジウム等のボロメータの他、ダイオードやトランジスタ等の半導体素子を用いたものが知られている。特に、ダイオード等の半導体素子は、電気特性や温度依存性のバラツキが固体等で非常に小さいため、各画素の特性を均一にする上で有利である。 In a general thermal infrared solid-state imaging device, pixels having a heat insulating structure are two-dimensionally arranged, and an infrared image is captured by utilizing the fact that the temperature of the pixel changes due to incident infrared rays. In the case of an uncooled thermal infrared solid-state image sensor, the temperature sensor that constitutes the pixel uses a semiconductor element such as a diode or transistor in addition to a bolometer such as polysilicon, amorphous silicon, silicon carbide, or vanadium oxide. It has been known. In particular, semiconductor elements such as diodes are advantageous in making the characteristics of each pixel uniform because variations in electrical characteristics and temperature dependence are solid and very small.

従来の一般的な熱型赤外線固体撮像素子では、画素が２次元に配列されており、行毎に駆動線に接続され、列毎に信号線に接続されている。垂直走査回路により各駆動線が順に選択され、選択された駆動線を介して電源から画素に通電される。画素からの出力は信号線を介して列毎に形成される積分回路に伝えられ、積分回路で積分及び増幅され、出力端子へ出力される（例えば、非特許文献１参照）。 In a conventional general thermal infrared solid-state imaging device, pixels are two-dimensionally arranged, connected to a drive line for each row, and connected to a signal line for each column. Each drive line is sequentially selected by the vertical scanning circuit, and the pixel is energized from the power source through the selected drive line. The output from the pixel is transmitted to an integration circuit formed for each column via a signal line, integrated and amplified by the integration circuit, and output to an output terminal (see, for example, Non-Patent Document 1).

また、非冷却型の熱型赤外線固体撮像素子では、前述のように、入射した赤外線による画素の微小な温度変化を検知するものであるが、環境温度の変化に伴い、素子温度が変化すると、その素子温度変化の影響の方が、検知すべき、入射赤外線による寄与に比べ、はるかに大きいものとなる。その為、一般には、素子温度を恒温制御するペルチェ素子を用い、素子温度の一定化を行っている。しかしながら、このペルチェ素子を用いて恒温制御を行うことは、消費電流の増大を招くとともに、素子の小型化の障害となる。このため、ペルチェ素子を用いない構成が望まれる。 In addition, as described above, in the non-cooling type thermal infrared solid-state imaging device, the minute temperature change of the pixel due to the incident infrared ray is detected, but when the element temperature changes with the environmental temperature change, The influence of the element temperature change is much larger than the contribution by the incident infrared rays to be detected. Therefore, in general, the element temperature is made constant by using a Peltier element for controlling the element temperature at a constant temperature. However, performing constant temperature control using this Peltier element causes an increase in current consumption and an obstacle to miniaturization of the element. For this reason, the structure which does not use a Peltier device is desired.

しかしながら、ペルチェ素子を用いない場合、入射赤外線による寄与に比べはるかに大きな影響を与える素子温度（環境温度）の変化に起因し、素子の出力レベルが大きく変動する。この変動は、素子出力ダイナミックレンジにおける飽和現象や、素子の出力を赤外線カメラで受ける際のカメラ上のアナログ・デジタル変換回路における飽和現象を引き起こす要因となり、素子の動作を不能とする。このように、ペルチェ素子を用いないようにするためには、素子温度が素子動作温度範囲内で変動した場合に発生する素子出力レベルの変動を、素子出力ダイナミックレンジならびにカメラ上のアナログ・デジタル変換回路の入力レンジから逸脱しないよう、抑制することが必要である。これまでの非冷却型の熱型赤外線固体撮像素子において、ペルチェ素子の不要化の取組みとしては、特許文献１にあるような、参照画素である光学的無感度画素の出力を減算する手法が提案されている。 However, when the Peltier element is not used, the output level of the element greatly fluctuates due to a change in element temperature (environmental temperature) that has a much larger influence than the contribution from incident infrared rays. This fluctuation causes a saturation phenomenon in the element output dynamic range and a saturation phenomenon in the analog-digital conversion circuit on the camera when the output of the element is received by the infrared camera, and makes the operation of the element impossible. In this way, in order to avoid the use of Peltier elements, fluctuations in the element output level that occur when the element temperature fluctuates within the element operating temperature range are converted to the element output dynamic range and analog-to-digital conversion on the camera. Suppression is necessary so as not to deviate from the input range of the circuit. In the conventional non-cooling type thermal infrared solid-state imaging device, as an effort to eliminate the need for the Peltier device, a method of subtracting the output of the optical insensitive pixel that is a reference pixel as disclosed in Patent Document 1 is proposed. Has been.

一方、可視のイメージセンサとしては、昨今ＣＭＯＳイメージセンサの特性向上が著しく、脚光を浴びている。非特許文献２に示されているように、フォトダイオードをセンサとし、単位画素内には、このフォトダイオードに加え、増幅ＭＯＳトランジスタ、選択ＭＯＳトランジスタ、リセットＭＯＳトランジスタ、転送ＭＯＳトランジスタの４個のＭＯＳトランジスタを形成した構成となっている。非特許文献２に同じく示されているように、フォトダイオードとしては、埋め込みフォトダイオードを採用し、暗電流の低減を実現し、転送ＭＯＳトランジスタによる“電荷完全転送”の方式によりリセットノイズの問題を解決し、特性向上が図られている。このようなＣＭＯＳイメージセンサにおいては、いわゆるＡＰＳ（Active Pixel Sensor）方式と呼ばれる、フォトダイオードにおいて発生したキャリアを単位画素内で蓄積（これは積分動作と等価といえる）し、単位画素内に形成される増幅ＭＯＳトランジスタで増幅し、列読み出し回路で読み出す方式が一般に用いられている。本方式では、まず、単位画素内に形成されるリセットＭＯＳトランジスタにより、蓄積容量（容量素子として直接設けられること無く、寄生容量で構成される場合が多い）の蓄積電荷をリセットし、その後、１フレーム期間の間、フォトダイオードにおいて発生したキャリアを蓄積した後、列読み出し回路で読み出していく。１フレーム期間といった長い蓄積時間、すなわち、積分時間により、ノイズ抑制効果が甘受され、良好な特性を得ることができている。 On the other hand, as a visible image sensor, the characteristic improvement of the CMOS image sensor has been remarkably improved recently. As shown in Non-Patent Document 2, a photodiode is used as a sensor, and in a unit pixel, in addition to this photodiode, four MOS transistors including an amplification MOS transistor, a selection MOS transistor, a reset MOS transistor, and a transfer MOS transistor A transistor is formed. As also shown in Non-Patent Document 2, an embedded photodiode is used as the photodiode to reduce the dark current, and the problem of reset noise is solved by the “complete charge transfer” method using a transfer MOS transistor. The problem is solved and the characteristics are improved. In such a CMOS image sensor, so-called APS (Active Pixel Sensor) method, carriers generated in a photodiode are accumulated in a unit pixel (this can be said to be equivalent to an integration operation) and formed in the unit pixel. A method of amplifying with an amplification MOS transistor and reading with a column readout circuit is generally used. In this method, first, the stored charge of the storage capacitor (which is often formed of a parasitic capacitor without being directly provided as a capacitor element) is reset by a reset MOS transistor formed in the unit pixel, and then 1 During the frame period, carriers generated in the photodiode are accumulated and then read out by the column readout circuit. Due to a long accumulation time such as one frame period, that is, an integration time, the noise suppression effect is accepted and good characteristics can be obtained.

特開2004-364241号公報JP 2004-364241 A 石川等、「従来のシリコンＩＣプロセスを用いた低コスト３２０ｘ２４０非冷却ＩＲＦＰＡ」、Part of the SPIE Conference on Infrared Technology and Applications XXV, 1999年4月発行、Vol.3698、p.556頁から564頁Ishikawa et al., “Low cost 320 × 240 uncooled IRFPA using conventional silicon IC process”, Part of the SPIE Conference on Infrared Technology and Applications XXV, April 1999, Vol. 3698, pages 556 to 564 太田淳監修、「ＣＭＯＳイメージセンサの最新動向」、２００７年4月発行、５２頁から５３頁Supervised by Satoshi Ota, “Latest Trends in CMOS Image Sensors”, April 2007, pages 52-53

前述のように、従来の一般的な熱型赤外線固体撮像素子では、一つの列に接続される全ての画素で、列毎に形成される積分回路を共有し、順次読み出し動作を行っていく。このため、積分回路の積分時間に対する許容可能な最大時間は、１フレーム期間を行数（例えば、列数320、行数240の撮像素子では、行数は240個）で除した値となる。よって、積分によるノイズ低減効果は限定されたものとなっている。 As described above, in the conventional general thermal-type infrared solid-state imaging device, all the pixels connected to one column share the integration circuit formed for each column and sequentially perform the reading operation. For this reason, the maximum allowable time for the integration time of the integration circuit is a value obtained by dividing one frame period by the number of rows (for example, in the case of an image sensor with 320 columns and 240 rows, the number of rows is 240). Therefore, the noise reduction effect by integration is limited.

熱型赤外線固体撮像素子では、その特性指標として、温度分解能を示すNETD値（雑音等価温度差、Noise Equivalent Temperature Difference）と呼ばれる指標が用いられ、このNETD値を向上することが望まれている。NETD値は、撮像素子のノイズ値を温度感度値で除して求められるため、ノイズ値の低減がNETD値の低減（NETD値が低いほど温度分解能が良い・高性能であることを示す）に寄与する。よって、NETD値の低減化に対して、積分によるノイズ低減効果の向上が重要な課題となる。さらに、前述のように、ペルチェ素子の不要化による、消費電流の低減、素子の小型化の実現も重要な課題となっている。 In the thermal infrared solid-state imaging device, an index called a NETD value (noise equivalent temperature difference) indicating temperature resolution is used as a characteristic index, and it is desired to improve the NETD value. Since the NETD value is obtained by dividing the noise value of the image sensor by the temperature sensitivity value, reducing the noise value reduces the NETD value (the lower the NETD value, the better the temperature resolution and the higher the performance). Contribute. Therefore, improvement of the noise reduction effect by integration is an important issue for reducing the NETD value. Furthermore, as described above, the reduction of current consumption and the miniaturization of elements due to the elimination of Peltier elements are also important issues.

以上のように、熱型赤外線固体撮像素子のNETD低減という性能向上と、ペルチェ素子を用いずに恒温制御の不要化による、消費電流の低減、素子の小型化とを、同時実現する熱型赤外線固体撮像素子の提供が重要課題となっている。 As described above, thermal infrared that achieves simultaneous improvements in the performance of thermal infrared solid-state imaging devices, such as the reduction of NETD, and the reduction of current consumption by eliminating the need for constant temperature control without using Peltier devices Providing a solid-state image sensor has become an important issue.

本発明は、上記課題を解決すべくなされたものであり、第１の目的とするところは、熱型赤外線固体撮像素子のNETD低減による性能向上を実現する熱型赤外線固体撮像素子を提供することにある。また、第２の目的は、ペルチェ素子による恒温制御を不要とする熱型赤外線固体撮像素子を提供することにある。 The present invention has been made to solve the above-mentioned problems, and a first object of the present invention is to provide a thermal infrared solid-state imaging device that realizes performance improvement by reducing NETD of the thermal infrared solid-state imaging device. It is in. A second object is to provide a thermal infrared solid-state imaging device that does not require constant temperature control by a Peltier device.

本発明に係る熱型赤外線固体撮像素子は、断熱構造と赤外線吸収構造を有した温度検出素子を含む画素を２次元配列してなる画素アレイと、画素アレイの各画素に対して、温度検出素子の電位を逆バイアスとなる所定電位に設定するリセット動作を行い、リセット動作から所定の蓄積時間経過後に該画素から出力を読み出す手段と、断熱構造及び／又は赤外線吸収構造を有しない点を除き、前記画素アレイの画素と同一の構成を有する参照画素の列と、各参照画素に対して行毎に異なる蓄積時間を付与し、参照画素に含まれる温度検出素子の電位を逆バイアスとなる所定電位に設定するリセット動作を行い、リセット動作後異なる蓄積時間経過後に各参照画素から出力を読み出す手段と、参照画素から読み出した出力を基準電圧と比較し、比較結果を出力する比較回路とを備える。画素アレイにおける画素に対する所定の蓄積時間は比較回路の出力に基づき決定される。 A thermal infrared solid-state imaging device according to the present invention includes a pixel array formed by two-dimensionally arranging pixels including a temperature detection element having a heat insulation structure and an infrared absorption structure, and a temperature detection element for each pixel of the pixel array. A reset operation is performed to set the potential to a predetermined potential that is a reverse bias, and a means for reading output from the pixel after a predetermined accumulation time has elapsed from the reset operation, and a point that does not have a heat insulation structure and / or an infrared absorption structure, A reference pixel column having the same configuration as the pixels of the pixel array, and a predetermined potential that gives a different accumulation time for each row to each reference pixel and reversely biases the potential of the temperature detection element included in the reference pixel The reset operation is set to, the means for reading the output from each reference pixel after a different accumulation time after the reset operation, the output read from the reference pixel is compared with the reference voltage, And a comparator circuit for outputting a result. The predetermined accumulation time for the pixels in the pixel array is determined based on the output of the comparison circuit.

熱型赤外線固体撮像素子は、断熱構造及び／又は赤外線吸収構造を有しない点を除き、前記画素アレイの画素と同一の構成を有する第２の参照画素の列と、各第２の参照画素に含まれる温度検出素子の電位を逆バイアスとなる所定電位に設定するリセット動作を行い、該リセット動作後前記所定の蓄積時間経過後に各第２の参照画素から出力を読み出す手段と、第２の参照画素からの出力と画素アレイの画素との出力とを減算し、その減算結果を出力する手段とをさらに備えてもよい。 The thermal infrared solid-state imaging device has a second reference pixel column having the same configuration as the pixels of the pixel array, and each second reference pixel except that the thermal infrared solid-state imaging device does not have a heat insulation structure and / or an infrared absorption structure. Means for performing a reset operation for setting the potential of the temperature detection element included therein to a predetermined potential as a reverse bias, and reading out an output from each second reference pixel after the predetermined accumulation time has elapsed after the reset operation; There may be further provided means for subtracting the output from the pixel and the output of the pixel of the pixel array and outputting the subtraction result.

本発明によれば、画素内で蓄積動作を行うことで最大で１フレーム期間の長い期間、蓄積（積分）動作が可能となる。このため、より高いノイズの低減効果が得られ、熱型赤外線固体撮像素子のNETD値を向上させることができる。さらに、参照画素からの出力を用いて画素の飽和現象の発生を判定し、飽和現象の発生の状態に基づき、蓄積時間を設定することから、室温での温度感度を最大限に高く設定することが可能となる。これにより、高温動作時においても、温度検出素子の飽和現象が発生せず、かつ、読み出し動作が正常に行われる蓄積時間を設定できる。その際、１フレーム期間といった短時間で蓄積時間を設定できるため、電源投入時や環境温度の変化発生時における素子の動作安定までの応答性を高速化できる。また、画素アレイ内の画素の出力から参照画素からの出力を減算したものを出力とすることで、環境温度に影響されず、入射した赤外線による変動分のみを出力することができ、恒温制御のためのペルチェ素子を設ける必要がなくなる。これにより、ペルチェ素子の搭載に起因する消費電流の増加、小型化の困難性等の問題を解決できる。 According to the present invention, the accumulation (integration) operation can be performed for a long period of one frame at maximum by performing the accumulation operation in the pixel. For this reason, a higher noise reduction effect can be obtained, and the NETD value of the thermal infrared solid-state imaging device can be improved. Furthermore, the output from the reference pixel is used to determine the occurrence of the pixel saturation phenomenon, and the accumulation time is set based on the state of the saturation phenomenon occurrence, so that the temperature sensitivity at room temperature should be set to the maximum. Is possible. Thereby, even during a high temperature operation, a saturation phenomenon of the temperature detection element does not occur, and an accumulation time during which the read operation is normally performed can be set. At that time, since the accumulation time can be set in a short time such as one frame period, the responsiveness until the operation of the element is stabilized when the power is turned on or when the environmental temperature changes can be increased. In addition, by subtracting the output from the reference pixel from the output of the pixel in the pixel array, it is possible to output only the fluctuation due to the incident infrared rays without being affected by the environmental temperature, and the constant temperature control. It is not necessary to provide a Peltier element for the purpose. As a result, problems such as an increase in current consumption and difficulty in miniaturization due to the mounting of the Peltier element can be solved.

以下、添付の図面を参照し、本発明に係る熱型赤外線固体撮像素子の実施の形態を説明する。 Embodiments of a thermal infrared solid-state imaging device according to the present invention will be described below with reference to the accompanying drawings.

１．熱型赤外線固体撮像素子の構成
図１は、本発明にかかる熱型赤外線固体撮像素子の具体的な実施形態の構成を示した図である。 1. Configuration of Thermal Infrared Solid-State Image Sensor FIG. 1 is a diagram showing the configuration of a specific embodiment of a thermal infrared solid-state image sensor according to the present invention.

熱型赤外線固体撮像素子は、２次元的に配列された複数の画素１０６からななる画素アレイを含む。１つの画素１０６は、ダイオード２３と、増幅ＭＯＳトランジスタ２６と、選択ＭＯＳトランジスタ３０とを含む。ダイオード２３は、例えばPN接合ダイオードまたはショットキーダイオードであり、ＳＯＩ(Silicon On Insulator)基板上に形成され、その逆バイアス電流が温度検出に用いられる。ダイオード２３は、支持脚構造と中空部を有する断熱構造（詳細は後述）を有する。 The thermal infrared solid-state imaging device includes a pixel array composed of a plurality of pixels 106 arranged two-dimensionally. One pixel 106 includes a diode 23, an amplification MOS transistor 26, and a selection MOS transistor 30. The diode 23 is, for example, a PN junction diode or a Schottky diode, and is formed on an SOI (Silicon On Insulator) substrate, and its reverse bias current is used for temperature detection. The diode 23 has a heat insulating structure (details will be described later) having a support leg structure and a hollow portion.

ダイオード２３の第１の電極（陰極）は支持脚構造の第１の抵抗２４を介して、増幅ＭＯＳトランジスタ２６のゲート電極に接続される。ダイオード２３の第２の電極（陽極）は支持脚構造の第２の抵抗２５を介し、第１の行リセット線１０４に接続される。増幅ＭＯＳトランジスタ２６のソース電極は選択ＭＯＳトランジスタ３０のドレイン電極に接続される。選択ＭＯＳトランジスタ３０のゲート電極は行選択線１０５に接続され、ソース電極は列信号線１０９に接続される。増幅ＭＯＳトランジスタ２６のドレイン電極は電源線１１０に接続される。電源線１１０には例えば１０Ｖといった正電圧が印加される。 The first electrode (cathode) of the diode 23 is connected to the gate electrode of the amplification MOS transistor 26 via the first resistor 24 having a support leg structure. The second electrode (anode) of the diode 23 is connected to the first row reset line 104 via the second resistor 25 of the support leg structure. The source electrode of the amplification MOS transistor 26 is connected to the drain electrode of the selection MOS transistor 30. The gate electrode of the selection MOS transistor 30 is connected to the row selection line 105, and the source electrode is connected to the column signal line 109. The drain electrode of the amplification MOS transistor 26 is connected to the power supply line 110. A positive voltage such as 10 V is applied to the power supply line 110.

第１の行リセット線１０４及び行選択線１０５はそれぞれ第１及び第２の垂直走査回路１１７、１１８により駆動される。 The first row reset line 104 and the row selection line 105 are driven by first and second vertical scanning circuits 117 and 118, respectively.

列信号線１０９には、列毎に、電流源１０７およびサンプルホールド回路１０２が接続され、これらの回路により列信号線１０９の電位が読み出される。電流源１０７およびサンプルホールド回路１０２が「列読み出し回路」を構成する。 A current source 107 and a sample hold circuit 102 are connected to the column signal line 109 for each column, and the potential of the column signal line 109 is read by these circuits. The current source 107 and the sample hold circuit 102 constitute a “column readout circuit”.

増幅ＭＯＳトランジスタ２６の出力は、選択ＭＯＳトランジスタ３０を介して、列信号線１０９に接続される列読み出し回路により読み出される。第１の行リセット線１０４に印加される電圧値の設定により、まず、ダイオード２３を順バイアス動作させることによりリセット動作を行う。その後、ダイオード２３を逆バイアス動作させることにより蓄積動作を行う。 The output of the amplification MOS transistor 26 is read by the column readout circuit connected to the column signal line 109 via the selection MOS transistor 30. By setting the voltage value applied to the first row reset line 104, first, the diode 23 is forward biased to perform a reset operation. Thereafter, the accumulation operation is performed by causing the diode 23 to perform a reverse bias operation.

熱型赤外線固体撮像素子は、上記構成に加えてさらに、断熱構造及び／又は赤外線吸収構造を有しないダイオード（以下「参照ダイオード」という。）２３ａ、２３ｂを含む画素（以下「参照画素」という。）１０３、１０８の列を含む。参照画素は、断熱構造及び赤外線吸収構造を有するダイオードを含む画素（以下「検出画素」という。）１０６と同一の単位画素構造で構成される。参照ダイオード２３ａ、２３ｂは赤外線吸収構造及び／または断熱構造を有しないため、赤外線には反応せず、周囲の環境温度変化にのみ応じた電流を出力する。 The thermal infrared solid-state imaging device further includes pixels (hereinafter referred to as “reference pixels”) including diodes (hereinafter referred to as “reference diodes”) 23 a and 23 b that do not have a heat insulation structure and / or an infrared absorption structure in addition to the above configuration. ) 103 and 108 columns. The reference pixel has the same unit pixel structure as a pixel (hereinafter referred to as “detection pixel”) 106 including a diode having a heat insulating structure and an infrared absorption structure. Since the reference diodes 23a and 23b do not have an infrared absorption structure and / or a heat insulation structure, the reference diodes 23a and 23b do not react with infrared rays and output a current corresponding only to a change in ambient environmental temperature.

第１の参照画素１０８は検出画素１０６と同様の構成を有する。第１の参照画素１０８において、参照ダイオード２３ｂの第２の電極は、支持脚構造の第２の抵抗２５を介し、第１の行リセット線１０４とは電気的に接続されていない、第２の行リセット線１１１に接続される。第２の行リセット線１１１は第３の垂直走査回路１１９により駆動される。 The first reference pixel 108 has a configuration similar to that of the detection pixel 106. In the first reference pixel 108, the second electrode of the reference diode 23b is not electrically connected to the first row reset line 104 via the second resistor 25 of the support leg structure. Connected to row reset line 111. The second row reset line 111 is driven by the third vertical scanning circuit 119.

第２の参照画素１０３は検出画素１０６と同様の構成を有する。第２の参照画素１０３において、参照ダイオード２３ａの第２の電極は、支持脚造の第２の抵抗２５を介し、第１の行リセット線１０４に接続される。 The second reference pixel 103 has a configuration similar to that of the detection pixel 106. In the second reference pixel 103, the second electrode of the reference diode 23 a is connected to the first row reset line 104 via the second resistor 25 having a support leg structure.

第２の参照画素１０３列に接続されたサンプルホールド回路１０２の出力と、検出画素１０６列に接続された各サンプルホールド回路１０２の出力とは、差動増幅回路１０１に入力され、減算処理される。差動増幅回路１０１の出力は、水平走査回路１００の制御に基づき出力端子１１５から出力される。 The output of the sample hold circuit 102 connected to the second reference pixel 103 column and the output of each sample hold circuit 102 connected to the detection pixel 106 column are input to the differential amplifier circuit 101 and subjected to subtraction processing. . The output of the differential amplifier circuit 101 is output from the output terminal 115 based on the control of the horizontal scanning circuit 100.

第１の参照画素１０８列に接続されたサンプルホールド回路１０２の出力は、比較回路１１３に入力され、基準電圧と比較される。比較回路１１３の出力は判定信号出力端子１１４から出力される。 The output of the sample hold circuit 102 connected to the first reference pixel column 108 is input to the comparison circuit 113 and compared with the reference voltage. The output of the comparison circuit 113 is output from the determination signal output terminal 114.

本実施形態では、各画素１０３、１０６、１０８に含まれるＭＯＳトランジスタ２６、３０はすべてＮＭＯＳトランジスタで構成されるとして説明するが、ＰＭＯＳトランジスタで構成されてもよい。 In the present embodiment, the MOS transistors 26 and 30 included in each of the pixels 103, 106, and 108 are described as being configured by NMOS transistors, but may be configured by PMOS transistors.

（ダイオードの構造）
図２を参照し、温度検出用のダイオード２３の断熱構造を説明する。ダイオード２３は、図２に示すように、支持脚構造１１０１と、中空構造１１０３とを備える断熱構造を有する。PN接合ダイオードまたはショットキーダイオードの逆バイアス電流は、ダイオードの温度が7〜8℃程度上昇すると、その電流量が２倍になる温度依存性を有しており、温度センサとして良好な特性を有している。 (Diode structure)
With reference to FIG. 2, the heat insulation structure of the diode 23 for temperature detection is demonstrated. As shown in FIG. 2, the diode 23 has a heat insulating structure including a support leg structure 1101 and a hollow structure 1103. The reverse bias current of a PN junction diode or Schottky diode has temperature dependence that doubles the amount of current when the diode temperature rises by about 7 to 8 ° C, and has good characteristics as a temperature sensor. is doing.

次に、図３を参照し、本実施形態でダイオード２３として使用可能なPN接合ダイオードの層構造を説明する。ダイオードはＳＯＩ基板上完全分離PN接合ダイオードである。すなわち、シリコン基板４２内に酸化膜層４１が形成され、その上のＳＯＩ層３９にダイオードが形成され、素子間は完全分離膜３８により分離される。Ｐ^＋層３４とＮ⁻層４０の縦方向の接合によりダイオードが形成されている。Ｐ^＋層３４とＮ⁻層４０にはそれぞれ電極コンタクト３５、３６が接続される。導電型を逆にし、Ｎ^＋層とＰ⁻層の縦方向の接合により形成しても良い。また、図４のように、Ｐ^＋層３４とＮ⁻層４０の横方向の接合により形成されたＳＯＩ基板上完全分離PN接合ダイオードを用いても良い。導電型を逆にし、Ｎ^＋層とＰ⁻層の横方向の接合により形成しても良い。なお、これらの図では、簡単の為、断熱構造を形成していない状態を示している。図５に、本実施形態でダイオード２３として使用可能なショットキーダイオードの構造を示す。金属４６とＮ型またはＰ型シリコン４０との仕事関数の組み合わせにより、逆バイアス電流値が決まることから、所望の電流値に合わせて、金属の種類及びシリコンの導電型の選択を行えば良い。金属４６の代わりに、金属シリサイド膜を用いても良い。 Next, the layer structure of a PN junction diode that can be used as the diode 23 in this embodiment will be described with reference to FIG. The diode is a fully isolated PN junction diode on an SOI substrate. That is, the oxide film layer 41 is formed in the silicon substrate 42, the diode is formed on the SOI layer 39 thereon, and the elements are separated by the complete separation film 38. A diode is formed by a vertical junction of the P ⁺ layer 34 and the N ⁻ layer 40. Electrode contacts 35 and 36 are connected to the P ⁺ layer 34 and the N ⁻ layer 40, respectively. The conductivity type may be reversed, and the N ⁺ layer and the P ⁻ layer may be joined in the longitudinal direction. Further, as shown in FIG. 4, a completely isolated PN junction diode on an SOI substrate formed by lateral junction of the P ⁺ layer 34 and the N ⁻ layer 40 may be used. The conductivity type may be reversed, and the N ⁺ layer and the P ⁻ layer may be formed by lateral bonding. In these drawings, for the sake of simplicity, a state where a heat insulating structure is not formed is shown. FIG. 5 shows the structure of a Schottky diode that can be used as the diode 23 in this embodiment. Since the reverse bias current value is determined by the combination of the work functions of the metal 46 and the N-type or P-type silicon 40, the metal type and silicon conductivity type may be selected in accordance with the desired current value. Instead of the metal 46, a metal silicide film may be used.

図６に、PN接合ダイオードまたはショットキーダイオードの逆バイアス電流の特性を示す。同図に示すように、これらのダイオードは電流電圧特性及びその温度特性を有する。これらのダイオードの逆バイアス電流は、数百fA〜数十pAの低電流量の定電流源として動作可能であり、画素内の増幅ＭＯＳトランジスタ２６のゲートに形成される微小な蓄積容量(数〜数百fF)に、最大で１フレーム期間（例えば30Hz動作では33.3msec、60Hz動作では16.7msec）の間、電荷の蓄積を行うことが可能である。例えば、15pAの定電流源を、30fFの蓄積容量で16.7msecの期間、蓄積すると、蓄積ノード（増幅トランジスタ２６のゲート）の電位低下は約8.4Vとなる。蓄積ノードの電位、すなわち、増幅トランジスタ２６のゲート電位が約8.4V低下することにより、選択ＭＯＳトランジスタ３０のオンにより読み出しが行われる際には、増幅ＭＯＳトランジスタ２６のソースフォロワ動作（ゲイン＝約１）により、列信号線１０９の電位も約8.4V変動することとなる。 FIG. 6 shows the characteristics of the reverse bias current of the PN junction diode or the Schottky diode. As shown in the figure, these diodes have current-voltage characteristics and their temperature characteristics. The reverse bias current of these diodes can operate as a constant current source having a low current amount of several hundreds fA to several tens pA, and a minute storage capacitor (several to several times) formed at the gate of the amplification MOS transistor 26 in the pixel. Charges can be accumulated for a maximum of one frame period (several hundreds of fF) (for example, 33.3 msec for 30 Hz operation and 16.7 msec for 60 Hz operation). For example, if a constant current source of 15 pA is stored for a period of 16.7 msec with a storage capacity of 30 fF, the potential drop of the storage node (gate of the amplification transistor 26) is about 8.4V. When the potential of the storage node, that is, the gate potential of the amplification transistor 26 is lowered by about 8.4 V, when reading is performed by turning on the selection MOS transistor 30, the source follower operation (gain = about 1) of the amplification MOS transistor 26 is performed. ), The potential of the column signal line 109 also varies by about 8.4V.

２．熱型赤外線固体撮像素子の動作
図１に示す熱型赤外線固体撮像素子の動作を説明する。画素に入射した赤外線によりダイオード２３の温度が変化する。この温度変化にともないダイオード２３の電流量が変化し、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）の電位変動値が変化する。この蓄積ノードの電位変動に伴い、列信号線１０９の電位が変動する。その列信号線１０９の電位変動が、電流源１０７とサンプルホールド回路１０２で構成される、列読み出し回路により読み出される。このようにして熱型赤外線固体撮像素子としての動作が実現される。 2. Operation of Thermal Infrared Solid-State Image Sensor The operation of the thermal infrared solid-state image sensor shown in FIG. 1 will be described. The temperature of the diode 23 changes due to the infrared rays incident on the pixels. With this temperature change, the amount of current of the diode 23 changes, and the potential fluctuation value of the gate electrode (storage node) of the amplification MOS transistor 26 changes. The potential of the column signal line 109 varies with the potential variation of the storage node. The potential fluctuation of the column signal line 109 is read out by a column readout circuit configured by the current source 107 and the sample hold circuit 102. In this way, an operation as a thermal infrared solid-state imaging device is realized.

差動増幅回路１０１は、上記のようにして読み出された検出画素１０６の出力信号から、参照画素１０３の出力信号を減算処理する。減算処理した結果は出力端子１１５を介して出力される。このように、差動増幅回路１０１にて、検出画素１０６からの出力信号から、参照画素１０３からの出力信号を減じることで、環境温度に影響されず、画素１０６に入射した赤外線による温度変動成分のみの抽出を可能とする。 The differential amplifier circuit 101 subtracts the output signal of the reference pixel 103 from the output signal of the detection pixel 106 read out as described above. The result of the subtraction process is output via the output terminal 115. In this way, by subtracting the output signal from the reference pixel 103 from the output signal from the detection pixel 106 in the differential amplifier circuit 101, the temperature fluctuation component due to the infrared rays incident on the pixel 106 is not affected by the environmental temperature. Only extraction is possible.

上記動作を実現するため、従来の可視ＣＭＯＳイメージセンサで用いられている、いわゆるＡＰＳ（Active Pixel Sensor）方式と呼ばれる読み出し方式と同様の方式を適用し、画素内で積分動作と等価となる蓄積動作を行わせる。具体的には、画素において、リセット動作と読み出し動作が行われる。リセット動作では、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）を所定の高い電位に設定し、その後、ダイオード２３を逆バイアスする。この状態で、画素１０６に赤外線が入射するとダイオード２３にキャリアが発生し、電流が流れることによって放電し、増幅ＭＯＳトランジスタ２６のゲート（蓄積ノード）の電位が下がってゆく。このときに流れる放電電流は入射した赤外線の強度に依存する。読み出し動作では、選択トランジスタ３０がオンされ、列信号線１０９の電位が読み出される。すなわち、リセット動作後、一定時間が経過した時点で、読み出し動作が行われ、画素に接続された列信号線１０９の電位が読み出される。 In order to realize the above operation, a storage operation equivalent to the integration operation within the pixel is applied by applying a method similar to a so-called APS (Active Pixel Sensor) method used in a conventional visible CMOS image sensor. To do. Specifically, a reset operation and a read operation are performed in the pixel. In the reset operation, the gate electrode (storage node) of the amplification MOS transistor 26 is set to a predetermined high potential, and then the diode 23 is reverse-biased. In this state, when infrared rays are incident on the pixel 106, carriers are generated in the diode 23 and discharged due to current flow, and the potential of the gate (storage node) of the amplification MOS transistor 26 is lowered. The discharge current flowing at this time depends on the intensity of incident infrared rays. In the read operation, the selection transistor 30 is turned on, and the potential of the column signal line 109 is read. That is, when a certain time has elapsed after the reset operation, a read operation is performed, and the potential of the column signal line 109 connected to the pixel is read.

以下、図７を参照し、リセット動作と読み出し動作を詳細に説明する。図７は、画素アレイにおけるｍ行目、ｎ列目の画素に関する、各配線への印加電圧タイミングの例を示した図である。 Hereinafter, the reset operation and the read operation will be described in detail with reference to FIG. FIG. 7 is a diagram illustrating an example of applied voltage timing to each wiring regarding the m-th row and n-th column pixels in the pixel array.

まず、図７（ａ）に示すように、リセット動作において、第１の行リセット線１０４に例えば１０Ｖといった正電圧を印加し、ダイオード２３を順バイアス動作させる。これにより、増幅ＭＯＳトランジスタ２６のゲート電極（蓄積ノード）の電位が約１０Ｖに設定される。その後、第１の行リセット線１０４に例えば０Ｖを印加し、ダイオード２３を逆バイアス動作させる（蓄積動作）。すなわち、１フレーム期間以内の所定時間、ダイオード２３の逆バイアス電流による蓄積動作を行う。このとき、増幅ＭＯＳトランジスタ２６のゲート電極電位は、図７（ｃ）に示すように変位する。その後、図７（ｂ）に示すように、行選択線１０５に例えば１０Ｖを印加して選択ＭＯＳトランジスタ３０をオンさせることにより、行選択を行い、各列の読み出し回路にて、列信号線１０９の電位を読み出す（図７（ｄ）参照）（読み出し動作）。リセット動作を行った後、読み出し動作を行うまでの動作（蓄積動作）は積分動作と等価であり、この蓄積動作の時間（蓄積時間）は、最大１フレーム期間に設定することができる。 First, as shown in FIG. 7A, in the reset operation, a positive voltage such as 10 V is applied to the first row reset line 104 to cause the diode 23 to perform a forward bias operation. As a result, the potential of the gate electrode (storage node) of the amplification MOS transistor 26 is set to about 10V. Thereafter, for example, 0 V is applied to the first row reset line 104, and the diode 23 is reverse-biased (accumulation operation). That is, the accumulation operation by the reverse bias current of the diode 23 is performed for a predetermined time within one frame period. At this time, the gate electrode potential of the amplification MOS transistor 26 is displaced as shown in FIG. Thereafter, as shown in FIG. 7B, for example, 10 V is applied to the row selection line 105 to turn on the selection MOS transistor 30 to perform row selection, and the column signal line 109 is read by the readout circuit of each column. (See FIG. 7D) (read operation). The operation (accumulation operation) from the reset operation until the read operation is performed is equivalent to the integration operation, and the accumulation operation time (accumulation time) can be set to a maximum of one frame period.

以上のように、本実施形態では、積分時間と等価である蓄積時間を最大１フレーム期間とできることにより、積分動作と等価な蓄積動作によるノイズ低減効果を向上でき、温度センサのノイズを低減でき、熱型赤外線固体撮像素子のＮＥＴＤ値の改善（低減）できる。この場合、単位画素においては、温度センサとしてのダイオード１個に加え、ＭＯＳトランジスタ２個を形成するだけで良く、可視ＣＭＯＳイメージセンサでＡＰＳ方式を適用した場合に必要なリセットＭＯＳトランジスタを設ける必要がないので、回路構成を簡単にでき、チップ面積の縮小、素子の製造コストの低減、ならびに、素子を用いて作製するカメラの体積縮小及びコストの低減を実現できる。 As described above, in this embodiment, the accumulation time equivalent to the integration time can be set to a maximum of one frame period, so that the noise reduction effect by the accumulation operation equivalent to the integration operation can be improved, and the noise of the temperature sensor can be reduced. The net value of the thermal infrared solid-state imaging device can be improved (reduced). In this case, in the unit pixel, it is only necessary to form two MOS transistors in addition to one diode as a temperature sensor, and it is necessary to provide a reset MOS transistor required when the APS method is applied to a visible CMOS image sensor. Therefore, the circuit configuration can be simplified, the chip area can be reduced, the manufacturing cost of the device can be reduced, and the volume of the camera manufactured using the device and the cost can be reduced.

また、本実施形態では、差動増幅回路１０１により検出画素１０６の信号出力から参照画素１０３の信号出力が減算処理され、この減算処理された信号が出力される。この減算処理により、検出画素１０６の信号出力から参照画素１０３の信号出力が差し引かれ、これにより、環境温度に影響されず、入射赤外線による撮像素子の温度上昇に起因した信号出力の変動分および自己発熱成分のみが抽出可能となる（なお、自己発熱成分については、本発明では温度センサに流れる電流量が微小であるため、自己発熱量は低く無視できる。）。よって、環境温度の変化にともなう撮像素子の出力の変動の影響を排除できるため、ペルチェ素子を設ける必要がなくなり、ペルチェ素子を設けることに起因する種々の問題を解決できる。 In this embodiment, the signal output of the reference pixel 103 is subtracted from the signal output of the detection pixel 106 by the differential amplifier circuit 101, and the subtracted signal is output. By this subtraction process, the signal output of the reference pixel 103 is subtracted from the signal output of the detection pixel 106, and thereby the fluctuation of the signal output caused by the temperature rise of the image sensor due to incident infrared rays and the self is not affected by the environmental temperature. Only the heat generation component can be extracted (note that the self heat generation component has a small amount of current flowing through the temperature sensor in the present invention, so the self heat generation amount is low and can be ignored). Therefore, the influence of fluctuations in the output of the image sensor due to changes in the environmental temperature can be eliminated, so there is no need to provide a Peltier element, and various problems resulting from the provision of the Peltier element can be solved.

（蓄積時間の設定）
蓄積時間（積分時間）を設定する際の基本的な考え方について説明する。 (Setting accumulation time)
The basic concept when setting the accumulation time (integration time) will be described.

温度センサであるダイオードの特性は、前述のように、素子の温度が７〜８度Ｃ程度上昇すると、その電流量が２倍になる温度依存性を有する。従って、高温の環境下で素子を動作させた場合、例えば７０度Ｃで動作させた場合、ダイオードからの電流量は、常温（ここでは２７度Ｃ）での電流量に比べ、４０〜７０倍の電流量となる。前述の例で考えれば、１５pAの定電流源を、３０fFの蓄積容量で１６．７msecの期間、蓄積する場合、蓄積ノード（増幅ＭＯＳトランジスタ２６のゲート電極）の電位低下は、室温で約８．４Vとなり、リセット時の初期電位を、前述の例での１０Vとして考えると、蓄積ノードの電位は約１．６Vとなる。一方、７０度Ｃでは、４０〜７０倍の電流量となる為、蓄積開始後、室温時の１／７０〜１／４０の蓄積時間で、室温での蓄積ノード電位１．６Vに到達することとなり、その後、約０Vに到達し、温度センサであるダイオードの端子間電圧が約０Vとなることにより、飽和してしまうこととなる。このような飽和現象が発生すると正確な温度検知（すなわち、赤外線検知）が不可能となる。従って、高温動作時にこの飽和現象を回避する必要がある。そのためには、まず電流量を減少させる手法が考えられる。つまり、素子の動作温度範囲での最高温度にて流れる電流量で蓄積した際、飽和現象が発生しないよう、電流量を設定すれば、より低温で動作した場合は、電流量が減少するため、素子の動作温度範囲全範囲で、飽和現象が回避可能となる。しかしながら、この方法では、最も使用頻度が高く、重要である室温での動作において、室温での電流量が低く設定されてしまうため、室温での温度感度が低くなってしまい、室温での素子のNETD値が悪く（高く）なってしまうという問題がある。 As described above, the characteristics of the diode, which is a temperature sensor, have a temperature dependency that when the temperature of the element rises by about 7 to 8 degrees C, the amount of current doubles. Therefore, when the element is operated in a high temperature environment, for example, when operated at 70 ° C., the amount of current from the diode is 40 to 70 times the amount of current at room temperature (here, 27 ° C.). Current amount. Considering the above example, when a constant current source of 15 pA is stored for a period of 16.7 msec with a storage capacity of 30 fF, the potential drop of the storage node (the gate electrode of the amplification MOS transistor 26) is about 8. Considering that the initial potential at reset is 10 V in the above example, the potential of the storage node is about 1.6 V. On the other hand, since the current amount is 40 to 70 times at 70 degrees C, the storage node potential at room temperature reaches 1.6 V in the storage time of 1/70 to 1/40 at room temperature after the start of storage. After that, the voltage reaches about 0V, and the voltage between the terminals of the diode, which is the temperature sensor, becomes about 0V, so that it becomes saturated. When such a saturation phenomenon occurs, accurate temperature detection (that is, infrared detection) becomes impossible. It is therefore necessary to avoid this saturation phenomenon during high temperature operation. For this purpose, first, a method of reducing the amount of current can be considered. In other words, if the current amount is set so that the saturation phenomenon does not occur when accumulating at the maximum amount of current flowing in the operating temperature range of the element, the current amount decreases when operating at a lower temperature, Saturation can be avoided over the entire operating temperature range of the device. However, in this method, since the amount of current at room temperature is set low in the most frequently used and important operation at room temperature, the temperature sensitivity at room temperature is lowered, and the element at room temperature is reduced. There is a problem that the NETD value becomes worse (higher).

そこで、本実施形態では、室温での動作特性を最大限に高くするように以下のようにして蓄積時間（積分時間）を設定する。 Therefore, in this embodiment, the accumulation time (integration time) is set as follows so as to maximize the operating characteristics at room temperature.

具体的には、比較回路１１３により、第１の参照画素１０８の出力を基準電圧と比較し、その比較結果を判定信号出力端子１１４から出力する。そして、判定信号出力端子１１４からの出力（以下「判定信号出力」という。）に基づき適切な蓄積時間を決定する。以下により具体的に説明する。 Specifically, the comparison circuit 113 compares the output of the first reference pixel 108 with a reference voltage and outputs the comparison result from the determination signal output terminal 114. Then, an appropriate accumulation time is determined based on the output from the determination signal output terminal 114 (hereinafter referred to as “determination signal output”). More specific description will be given below.

第２の行リセット線１１１に対して、行毎に異なる蓄積時間を与える。その後、各行の第１の参照画素から得られる出力に基づき、飽和現象の発生の有無を判断し、飽和現象の発生しない蓄積時間であって最大のものを、実際に用いる蓄積時間として採用する。第２の行リセット線のそれぞれには、最大可能蓄積時間から最小可能蓄積時間まで段階的に変化変させた蓄積時間が印加される。図８を参照し、この印加タイミングを具体的に説明する。 The second row reset line 111 is given a different accumulation time for each row. After that, based on the output obtained from the first reference pixel in each row, it is determined whether or not a saturation phenomenon has occurred, and the maximum storage time in which the saturation phenomenon does not occur is adopted as the storage time actually used. Each second row reset line is applied with an accumulation time that is changed stepwise from the maximum possible accumulation time to the minimum possible accumulation time. The application timing will be specifically described with reference to FIG.

例えば、図８（ａ）に示すように、第１行目の第２の行リセット線１１１の蓄積時間は、最大積分時間Ti_max（例えば、約1フレーム期間の時間）に設定される。第２行目の第２の行リセット線１１１の蓄積時間は、（Ti_max−Δｔ×１）に設定される。以下同様にして、第３行目の第２の行リセット線の蓄積時間は、（Ti_max−Δｔ×２）に、第４行目の第２の行リセット線の蓄積時間は、（Ti_max−Δｔ×３）といった蓄積時間がそれぞれ設定される。 For example, as shown in FIG. 8A, the accumulation time of the second row reset line 111 of the first row is set to a maximum integration time Ti_max (for example, a time of about one frame period). The accumulation time of the second row reset line 111 of the second row is set to (Ti_max−Δt × 1). Similarly, the accumulation time of the second row reset line of the third row is (Ti_max−Δt × 2), and the accumulation time of the second row reset line of the fourth row is (Ti_max−Δt). Each accumulation time such as x3) is set.

例えば、図８（ｂ）に示すように、蓄積時間をTi_maxとしている第１行目、蓄積時間を（Ti_max−Δｔ×１）としている第２行目においては、判定信号出力１１４はローレベルとなる。ローレベルは飽和現象が発生していることを示す。一方、蓄積時間を（Ti_max−Δｔ×２）としている第３行目、蓄積時間を（Ti_max−Δｔ×３）としている第４行目においては、判定信号出力１１４はハイレベルとなる。ハイレベルは、飽和現象が発生していないことを示す。 For example, as shown in FIG. 8B, in the first row where the accumulation time is Ti_max and in the second row where the accumulation time is (Ti_max−Δt × 1), the determination signal output 114 is low level. Become. A low level indicates that a saturation phenomenon has occurred. On the other hand, in the third row where the accumulation time is (Ti_max−Δt × 2) and the fourth row where the accumulation time is (Ti_max−Δt × 3), the determination signal output 114 is at a high level. A high level indicates that no saturation phenomenon has occurred.

判定信号出力１１４は、本熱型赤外線固体撮像素子が搭載される赤外線カメラに入力され、赤外線カメラの判定部（図示せず）により判定信号出力１１４が監視される。判定信号出力１１４がハイレベルとなっている場合、すなわち、第１の参照画素１０８に対するサンプルホールド回路１０２ｂの出力が基準電圧より高い電圧値となっている場合（飽和現象が発生していない場合）、赤外線カメラの判定部（例えば後述のＤＳＰ）により、最大の蓄積時間Ti_detとして、（Ti_max−Δｔ×２）を抽出する。この抽出された蓄積時間Ti_detを蓄積時間としたリセットタイミングを、第１の行リセット線１０４のタイミングに反映させ、２次元配列画素アレイおよび第２の参照画素１０３の蓄積時間をTi_detとして読み出しが行われるようにする（図８（ｃ）参照）。例えば、最大の蓄積時間Ti_detの情報が熱型赤外線固体撮像素子内の第１の行リセット線１０４及び行選択線１０５を駆動する垂直走査回路１１７、１１８に送られ、リセット及び読み出しタイミングが制御される。なお、赤外線カメラ内で実行される上記の監視動作やタイミング設定動作は、赤外線固体撮像素子上で実行しても良い。また、比較回路１１３の比較判定精度が充分高くない場合は、判定結果がローレベルからハイレベルに移行する際、ローレベルとハイレベルが混在する遷移期間が存在する場合がある。このような場合は、前後複数行の結果をも考慮することにより、完全にハイレベルに移行したことを確認すれば問題ない。 The determination signal output 114 is input to an infrared camera on which the thermal infrared solid-state imaging device is mounted, and the determination signal output 114 is monitored by a determination unit (not shown) of the infrared camera. When the determination signal output 114 is at a high level, that is, when the output of the sample hold circuit 102b with respect to the first reference pixel 108 has a voltage value higher than the reference voltage (when no saturation phenomenon occurs). Then, (Ti_max−Δt × 2) is extracted as the maximum accumulation time Ti_det by a determination unit (for example, a DSP described later) of the infrared camera. The reset timing using the extracted accumulation time Ti_det as the accumulation time is reflected in the timing of the first row reset line 104, and the readout time is read with the accumulation time of the two-dimensional array pixel array and the second reference pixel 103 as Ti_det. (See FIG. 8C). For example, information on the maximum accumulation time Ti_det is sent to the vertical scanning circuits 117 and 118 that drive the first row reset line 104 and the row selection line 105 in the thermal infrared solid-state imaging device, and reset and readout timings are controlled. The Note that the above monitoring operation and timing setting operation executed in the infrared camera may be executed on the infrared solid-state imaging device. Further, when the comparison determination accuracy of the comparison circuit 113 is not sufficiently high, there may be a transition period in which the low level and the high level are mixed when the determination result shifts from the low level to the high level. In such a case, there is no problem if it is confirmed that the level has completely shifted to the high level by considering the results of a plurality of lines before and after.

本手法により、高温動作時において前述の飽和現象の発生を防止できる。さらに、読み出し動作が正常に行われる積分時間を、１フレーム期間といった短時間で抽出でき、その抽出した蓄積時間を、２次元配列画素アレイの駆動に反映させることにより、飽和現象が発生せず、かつ、読み出し動作の正常実施が実現され、かつ、室温で最大限高い温度感度を達成できる。 This technique can prevent the above-described saturation phenomenon from occurring during high-temperature operation. Furthermore, the integration time during which the read operation is normally performed can be extracted in a short time such as one frame period, and the extracted accumulation time is reflected in the driving of the two-dimensional array pixel array, so that a saturation phenomenon does not occur, In addition, normal execution of the read operation is realized, and the highest temperature sensitivity can be achieved at room temperature.

３．変形例
列読み出し回路について、前述のようにサンプルホールド回路１０２で、読み出し電位をサンプルホールドし、水平走査回路１００により順次出力する構成とした。列読み出し回路はこの構成に限定されず、例えば、図９に示すように、画素からの出力を積分回路１１６により行選択期間（１フレーム期間を行数で除した時間）の間、積分を行った後、サンプルホールド回路１０２にてサンプルホールドを行い、水平走査回路１００の制御に基づき差動増幅回路１０１を介して順次出力する構成でも良い。 3. As described above, the modified column readout circuit has a configuration in which the readout potential is sampled and held by the sample and hold circuit 102 and sequentially output by the horizontal scanning circuit 100. The column readout circuit is not limited to this configuration. For example, as shown in FIG. 9, the output from the pixel is integrated by the integration circuit 116 during the row selection period (time obtained by dividing one frame period by the number of rows). After that, the sample hold circuit 102 may perform sample hold and sequentially output via the differential amplifier circuit 101 based on the control of the horizontal scanning circuit 100.

増幅ＭＯＳトランジスタ２６及び選択ＭＯＳトランジスタ３０は、本領域を選択的にＳＯＩ基板のＳＯＩ層を除去し、シリコン基板領域とし、通常のシリコン基板上に形成されたＭＯＳトランジスタとしても良い。ここで、列読み出し回路等の周辺回路については、ＳＯＩ基板のＳＯＩ層を除去し、シリコン基板上にＭＯＳトランジスタを形成し、回路を作製してもよい。または、ＳＯＩ層の除去を行わず、ＳＯＩ基板上に形成しても良い。この場合、図１０に示すように、ＭＯＳトランジスタのバックゲート電極はフローティングとしておいて良い。なお、トランジスタ動作時に発生する基板電流によるホールがフローティング状態のバックゲートに蓄積され、電位変動が起こる、フローティングボディー効果と呼ばれる動作不良が懸念されるが、読み出し動作時においてトランジスタに流れる電流は０．１〜１０μＡ程度と低く、基板電流の発生量は少なく、フローティングボディー効果は問題にならないと考えられる。または、図１１に示すようにソース電極５２とバックゲート電極５８を同電位とした構造としても良い。 The amplification MOS transistor 26 and the selection MOS transistor 30 may be MOS transistors formed on a normal silicon substrate by selectively removing the SOI layer of the SOI substrate in this region to form a silicon substrate region. Here, for a peripheral circuit such as a column readout circuit, the SOI layer of the SOI substrate may be removed, and a MOS transistor may be formed on the silicon substrate to produce a circuit. Alternatively, the SOI layer may be formed over the SOI substrate without removing the SOI layer. In this case, as shown in FIG. 10, the back gate electrode of the MOS transistor may be left floating. Note that holes due to the substrate current generated during transistor operation are accumulated in the back gate in the floating state, causing potential fluctuations and causing an operation failure called the floating body effect. It is considered that the floating body effect is not a problem because the generation amount of the substrate current is small, as low as about 1 to 10 μA. Alternatively, as shown in FIG. 11, the source electrode 52 and the back gate electrode 58 may have the same potential.

図１２に、温度検出用画素の別の構成例を示す。温度センサである断熱構造を有するダイオード２３の電極の極性を逆にして接続している。この構成の場合、リセット動作において、第１の行リセット線１０４に対して例えば０Ｖを印加してダイオード２３を順バイアス動作させ、第１の行リセット線１０４の電位を約０Ｖに設定する。蓄積動作においては、第１の行リセット線１０４に対して正電圧（例えば1０Ｖ）を印加し、ダイオード２３を逆バイアス動作させることとなる。 FIG. 12 shows another configuration example of the temperature detection pixel. The polarity of the electrode of the diode 23 having a heat insulating structure as a temperature sensor is reversed. In this configuration, in the reset operation, for example, 0V is applied to the first row reset line 104 to cause the diode 23 to perform a forward bias operation, and the potential of the first row reset line 104 is set to about 0V. In the accumulation operation, a positive voltage (for example, 10 V) is applied to the first row reset line 104 to cause the diode 23 to perform a reverse bias operation.

４．赤外線カメラ
図１３に、上述の赤外線固体撮像素子を搭載する赤外線カメラの構成例を示す。同図に示す赤外線カメラは、赤外線固体撮像素子６１と、被写体から発せられた赤外線を赤外線固体撮像素子６１上に結像するレンズ５９と、赤外線固体撮像素子６１上への露光を制御するシャッタ６１と、赤外線固体撮像素子６１の出力端子から出力された画像信号を増幅する増幅回路６２と、増幅回路６２のアナログ画像信号をデジタル画像信号に変換するA/Dコンバータ６３と、A/Dコンバータ６３から出力されたデジタル画像信号について各種処理を行うためのデジタルシグナルプロセッサ（ＤＳＰ）及びメモリ６４と、処理された信号をアナログ信号に変換する機能とアンプ機能を兼ね備えたデジタル・アナログ変換回路兼増幅回路６５とを備えている。赤外線カメラは撮像した画像をモニタ６７に出力することができる。 4). Infrared Camera FIG. 13 shows a configuration example of an infrared camera equipped with the above-described infrared solid-state imaging device. The infrared camera shown in the figure includes an infrared solid-state imaging device 61, a lens 59 that forms an infrared ray emitted from a subject on the infrared solid-state imaging device 61, and a shutter 61 that controls exposure on the infrared solid-state imaging device 61. An amplifier circuit 62 that amplifies the image signal output from the output terminal of the infrared solid-state imaging device 61, an A / D converter 63 that converts the analog image signal of the amplifier circuit 62 into a digital image signal, and an A / D converter 63 A digital signal processor (DSP) and a memory 64 for performing various processes on the digital image signal output from the digital image / analog converter circuit / amplifier circuit having a function of converting the processed signal into an analog signal and an amplifier function 65. The infrared camera can output the captured image to the monitor 67.

５．まとめ
本実施形態によれば、画素内で積分動作を行い、その際、最大で１フレーム期間となる長い蓄積時間により蓄積動作（積分動作）が可能となるため、ノイズを大幅に低減でき、熱型赤外線固体撮像素子のNETD値を改善できる。すなわち、従来の熱型赤外線固体撮像素子では、列毎に形成された積分回路を各列に接続された全画素で共有していた為、積分時間が短時間になるという問題があった。例えば、列数320、行数240の撮像素子を考えると、従来の熱型赤外線固体撮像素子の積分時間は、行選択時間である、（1フレーム期間／240）であり、60Hz動作の場合、最大積分時間は、16.7msec/240=69.6μsecとなる。一方、本発明では、1フレーム期間16.7msecが最大蓄積（積分）時間となり、従来の積分時間の240倍に拡大できる。雑音帯域幅は積分時間に反比例することから、従来に比べ、雑音帯域幅を1/240に低減できる。従って、例えば、熱雑音のノイズ電圧値をｒｍｓ値にて１／√240〜1／15.5にでき、顕著なノイズ低減効果が得られる。 5). Summary According to the present embodiment, the integration operation is performed in the pixel, and at this time, the accumulation operation (integration operation) can be performed with a long accumulation time of one frame period at the maximum. Can improve the NETD value of a solid-state infrared solid-state image sensor. That is, the conventional thermal infrared solid-state imaging device has a problem that the integration time is shortened because the integration circuit formed for each column is shared by all the pixels connected to each column. For example, considering an image sensor with 320 columns and 240 rows, the integration time of a conventional thermal infrared solid-state image sensor is the row selection time, (1 frame period / 240), and in the case of 60 Hz operation, The maximum integration time is 16.7 msec / 240 = 69.6 μsec. On the other hand, in the present invention, one frame period of 16.7 msec is the maximum accumulation (integration) time, and can be expanded to 240 times the conventional integration time. Since the noise bandwidth is inversely proportional to the integration time, the noise bandwidth can be reduced to 1/240 compared to the conventional case. Therefore, for example, the noise voltage value of the thermal noise can be reduced to 1 / √240 to 1 / 15.5 in terms of the rms value, and a remarkable noise reduction effect can be obtained.

また、本実施形態では、参照画素の出力と検出画素の出力の差分をとることで、素子の環境温度の変動による素子出力への影響を排除している。これにより、ペルチェ素子を不要とし、ペルチェ素子搭載に起因する種々の問題を解決できる。 In this embodiment, the difference between the output of the reference pixel and the output of the detection pixel is taken to eliminate the influence on the element output due to the variation in the environmental temperature of the element. As a result, the Peltier element is not required, and various problems resulting from mounting the Peltier element can be solved.

また、本実施形態の撮像素子は、異なる蓄積時間を与えて測定した各行の参照画素からの出力と基準値の比較結果を出力する。この比較結果を参照することで画素の飽和状態を判定し、その判定結果に基づき蓄積時間を設定する。これにより、上記蓄積時間を撮像素子の使用環境において最大限の温度感度を得られるような値に設定することができ、また、その際、１フレーム期間程度といった短時間で設定できる。よって、電源投入時や環境温度の変化発生時における素子の動作安定までの応答性を向上できる。 In addition, the image sensor according to the present embodiment outputs a comparison result between the output from the reference pixel in each row and the reference value measured with different accumulation times. The pixel saturation state is determined by referring to the comparison result, and the accumulation time is set based on the determination result. As a result, the accumulation time can be set to a value that can obtain the maximum temperature sensitivity in the environment where the image sensor is used, and can be set in a short time such as about one frame period. Therefore, it is possible to improve the responsiveness until the operation of the element is stabilized when the power is turned on or when the environmental temperature changes.

本発明の実施の形態１の熱型赤外線固体撮像素子の全体構成図である。1 is an overall configuration diagram of a thermal infrared solid-state imaging device according to a first embodiment of the present invention. 本発明の実施形態に用いるダイオードの構造例を示す断面図（ａ）及び斜視図（ｂ）である。It is sectional drawing (a) and perspective view (b) which show the structural example of the diode used for embodiment of this invention. 本発明の実施形態に用いるＳＯＩ基板上に形成したＰＮ接合ダイオードの構成を示す図（縦方向接合ＰＮ接合ダイオード）である。It is a figure (longitudinal junction PN junction diode) which shows the composition of the PN junction diode formed on the SOI substrate used for the embodiment of the present invention. 本発明の実施形態に用いるＳＯＩ基板上に形成したＰＮ接合ダイオードの構成を示す図（横方向接合ＰＮ接合ダイオード）である。It is a figure (transverse junction PN junction diode) which shows the structure of the PN junction diode formed on the SOI substrate used for embodiment of this invention. 本発明の実施形態に用いるＳＯＩ基板上に形成したショットキーダイオードの構成を示す図である。It is a figure which shows the structure of the Schottky diode formed on the SOI substrate used for embodiment of this invention. 本発明の実施形態に用いるダイオードの逆バイアス電流特性とその温度依存性を示す図である。It is a figure which shows the reverse bias current characteristic of the diode used for embodiment of this invention, and its temperature dependence. 本発明の実施の形態１における電圧印加タイミングを示す図である。It is a figure which shows the voltage application timing in Embodiment 1 of this invention. 本発明の実施の形態１における第１の参照画素列に対する電圧印加タイミングを示す図である。It is a figure which shows the voltage application timing with respect to the 1st reference pixel row | line in Embodiment 1 of this invention. 本発明の実施の形態１による熱型赤外線固体撮像素子の変形例の構成図である。It is a block diagram of the modification of the thermal type infrared solid-state image sensor by Embodiment 1 of this invention. 本発明の実施形態に用いる、画素内に形成するＭＯＳトランジスタを、ＳＯＩ基板上に形成した例（バックゲートコンタクト無しの場合）を説明するための図である。It is a figure for demonstrating the example (when there is no back gate contact) which formed the MOS transistor formed in a pixel on the SOI substrate used for embodiment of this invention. 本発明に用いる、画素内に形成するＭＯＳトランジスタを、ＳＯＩ基板上に形成した例（バックゲート・ソース同電位コンタクト形成の場合）を説明するための図である。It is a figure for demonstrating the example (in the case of back gate * source equipotential contact formation) which formed the MOS transistor formed in a pixel on an SOI substrate used for this invention. 本発明の実施の形態１による熱型赤外線固体撮像素子の単位画素構成の変形例を示す図である。It is a figure which shows the modification of the unit pixel structure of the thermal type infrared solid-state image sensor by Embodiment 1 of this invention. 本発明の熱型赤外線固体撮像素子を搭載する赤外線カメラのブロック図である。It is a block diagram of the infrared camera which mounts the thermal type infrared solid-state image sensor of this invention.

符号の説明Explanation of symbols

２３断熱構造を有するダイオード、２３ａ、２３ｂ断熱構造を有しないダイオード（参照ダイオード）、２４支持脚構造の第１の抵抗、２５支持脚構造の第２の抵抗、２６増幅ＭＯＳトランジスタ、２７列信号線、２８電源線、２９単位画素、３０選択ＭＯＳトランジスタ、３１第１の行配線、３２第２の行配線、３４Ｐ^＋層、３５Ｐ型電極コンタクト、３６Ｎ型電極コンタクト、３７Ｎ^＋層、３８完全分離酸化膜、３９ＳＯＩ層、４０Ｎ⁻層、４１シリコン酸化膜層、４２シリコン基板、４６金属または金属シリサイド、４７金属側電極コンタクト、４８Ｎ層、５１Ｎ^＋層、５２ソース電極コンタクト、５３ゲート電極、５４ドレイン電極コンタクト、５５Ｎ^＋層、５６Ｐ⁻層、５７Ｐ＋層、５８バックゲート電極コンタクト、５９レンズ、６０シャッタ、６１熱型赤外線固体撮像素子、６２増幅回路、６３アナログ・デジタル変換回路、６４デジタルシグナルプロセッサ、メモリ、６５デジタル・アナログ変換回路兼増幅回路、６６赤外線カメラ、６７モニタ、１００水平走査回路、１０１差動増幅回路、１０２サンプルホールド回路、１０３第２の参照画素列、１０４第１の行リセット線、１０５行選択線、１０６単位画素、１０７電流源、１０８第１の参照画素列、１０９列信号線、１１０電源線、１１１１行目の第２の行リセット線、１１３比較回路、１１４判定信号出力端子、１１５出力端子、１１６積分回路、１１７第１の垂直走査回路、１１８第２の垂直走査回路、１１９第３の垂直走査回路、９０２ダイオード（温度センサ）、１１０１支持脚、１１０２シリコン基板、１１０３中空部、１１０４配線、１１０６赤外線吸収構造 23 Diode with heat insulation structure, 23a, 23b Diode without heat insulation structure (reference diode), 24 First resistor with support leg structure, 25 Second resistance with support leg structure, 26 Amplification MOS transistor, 27 column signal line , 28 power line, 29 unit pixel, 30 selection MOS transistor, 31 first row wiring, 32 second row wiring, 34 P ⁺ layer, 35 P type electrode contact, 36 N type electrode contact, 37 N ⁺ layer, 38 complete isolation oxide film, 39 SOI layer, 40 N ^- layer 41 silicon oxide film layer, 42 a silicon substrate, 46 a metal or a metal silicide, 47 metal side electrode contact, 48 N layer, 51 ^{N +} layer, 52 a source electrode contact , 53 gate electrode, 54 drain electrode contact, 55 ^{N +} layer, 56 P ^- layer 57 P + layer, 58 bar Contact gate electrode, 59 lens, 60 shutter, 61 thermal infrared solid-state imaging device, 62 amplifier circuit, 63 analog / digital converter circuit, 64 digital signal processor, memory, 65 digital / analog converter circuit / amplifier circuit, 66 infrared camera, 67 monitor, 100 horizontal scanning circuit, 101 differential amplifier circuit, 102 sample hold circuit, 103 second reference pixel column, 104 first row reset line, 105 row selection line, 106 unit pixel, 107 current source, 108 second 1 reference pixel column, 109 column signal line, 110 power supply line, 111 second row reset line of the first row, 113 comparison circuit, 114 judgment signal output terminal, 115 output terminal, 116 integration circuit, 117 first vertical Scanning circuit 118 second vertical scanning circuit 119 third vertical scanning Road, 902 diode (temperature sensor), 1101 support legs, 1102 silicon substrate, 1103 hollow portion, 1104 lines, 1106 infrared absorbing structure

Claims

断熱構造と赤外線吸収構造を有した温度検出素子を含む画素を２次元配列してなる画素アレイと、
前記画素アレイの各画素に対して、前記温度検出素子の電位を逆バイアスとなる所定電位に設定するリセット動作を行い、該リセット動作から所定の蓄積時間経過後に該画素から出力を読み出す手段と、
断熱構造及び／又は赤外線吸収構造を有しない点を除き、前記画素アレイの画素と同一の構成を有する参照画素の列と、
各参照画素に対して、行毎に異なる蓄積時間を付与し、前記参照画素に含まれる温度検出素子の電位を逆バイアスとなる所定電位に設定するリセット動作を行い、該リセット動作後前記異なる蓄積時間経過後に各参照画素から出力を読み出す手段と、
前記参照画素から読み出した出力を基準電圧と比較し、比較結果を出力する比較回路とを備え、
前記比較回路の出力に基づき、前記画素アレイにおける画素に対する前記所定の蓄積時間が決定される
ことを特徴とする赤外線固体撮像素子。 A pixel array formed by two-dimensionally arranging pixels including a temperature detection element having a heat insulation structure and an infrared absorption structure;
Means for performing a reset operation for setting the potential of the temperature detection element to a predetermined potential that is a reverse bias for each pixel of the pixel array, and reading an output from the pixel after a predetermined accumulation time has elapsed from the reset operation;
A column of reference pixels having the same configuration as the pixels of the pixel array, except that it does not have a heat insulation structure and / or an infrared absorption structure;
A different accumulation time is given to each reference pixel for each row, a reset operation is performed to set the potential of the temperature detection element included in the reference pixel to a predetermined potential that is a reverse bias, and the different accumulation is performed after the reset operation. Means for reading out the output from each reference pixel after time;
A comparison circuit that compares the output read from the reference pixel with a reference voltage and outputs a comparison result;
The infrared solid-state imaging device, wherein the predetermined accumulation time for the pixels in the pixel array is determined based on an output of the comparison circuit.

断熱構造及び／又は赤外線吸収構造を有しない点を除き、前記画素アレイの画素と同一の構成を有する第２の参照画素の列と、
各第２の参照画素に含まれる温度検出素子の電位を逆バイアスとなる所定電位に設定するリセット動作を行い、該リセット動作後前記所定の蓄積時間経過後に各第２の参照画素から出力を読み出す手段と、
該第２の参照画素からの出力と前記画素アレイの画素との出力とを減算し、その減算結果を出力する手段と
をさらに備えたことを特徴とする請求項１記載の赤外線固体撮像素子。 A second row of reference pixels having the same configuration as the pixels of the pixel array, except that it does not have a heat insulating structure and / or an infrared absorbing structure;
A reset operation is performed in which the potential of the temperature detection element included in each second reference pixel is set to a predetermined potential that is a reverse bias, and the output is read from each second reference pixel after the predetermined accumulation time has elapsed after the reset operation. Means,
2. The infrared solid-state imaging device according to claim 1, further comprising means for subtracting the output from the second reference pixel and the output of the pixel of the pixel array and outputting the subtraction result.

前記参照画素から出力を読み出す手段は、各参照画素に対して、所定の単位時間ずつ異ならせた蓄積時間を付与する、ことを特徴とする請求項１または２記載の赤外線固体撮像素子。 The infrared solid-state imaging device according to claim 1 or 2, wherein the means for reading out the output from the reference pixel gives each reference pixel a different accumulation time by a predetermined unit time.

前記比較回路からの出力に基づき、各参照画素の飽和現象の発生を判定し、飽和現象が発生していない参照画素に対して付与された蓄積時間の中で最大のものが、前記所定の蓄積時間として決定される、ことを特徴とする請求項１または２記載の赤外線固体撮像素子。 Based on the output from the comparison circuit, the occurrence of the saturation phenomenon of each reference pixel is determined, and the maximum accumulation time given to the reference pixels in which no saturation phenomenon has occurred is the predetermined accumulation. The infrared solid-state imaging device according to claim 1, wherein the infrared solid-state imaging device is determined as time.

前記温度検出素子は、ＳＯＩ（Silicon On Insulator）基板上に形成されたＰＮ接合ダイオードまたはショットキーダイオードであることを特徴とする請求項１ないし４のいずれかに記載の赤外線固体撮像素子。 5. The infrared solid-state imaging device according to claim 1, wherein the temperature detection element is a PN junction diode or a Schottky diode formed on an SOI (Silicon On Insulator) substrate.