JP2009158213A - Method for manufacturing periodic nanostructure, and field emission type electron source - Google Patents

Method for manufacturing periodic nanostructure, and field emission type electron source Download PDF

Info

Publication number
JP2009158213A
JP2009158213A JP2007333242A JP2007333242A JP2009158213A JP 2009158213 A JP2009158213 A JP 2009158213A JP 2007333242 A JP2007333242 A JP 2007333242A JP 2007333242 A JP2007333242 A JP 2007333242A JP 2009158213 A JP2009158213 A JP 2009158213A
Authority
JP
Japan
Prior art keywords
nanostructure
material layer
semiconductor material
site
periodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007333242A
Other languages
Japanese (ja)
Other versions
JP5148988B2 (en
Inventor
Tsutomu Ichihara
勉 櫟原
Takashi Hatai
崇 幡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2007333242A priority Critical patent/JP5148988B2/en
Publication of JP2009158213A publication Critical patent/JP2009158213A/en
Application granted granted Critical
Publication of JP5148988B2 publication Critical patent/JP5148988B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a periodic nanostructure, which can easily manufacture the periodic nanostructure having a plurality of nanostructure portions, in which many nanometer-order semiconductor microcrystallines are formed in a row in the thickness direction of a semiconductor material layer, and which are periodically formed in the plane of the semiconductor material layer, in a desired period of the nanostructure portions; and to provide a field emission type electron source capable of improving an electron emission characteristic. <P>SOLUTION: A lower electrode 2 is formed on a single crystal silicon substrate (semiconductor material layer) 1, sites 31 to be arranged periodically on one surface of the silicon substrate 1 are formed, the silicon microcrystallines (semiconductor microcrystallines) 33 in a row in the thickness direction of the silicon substrate 1 are then formed by anodic oxidation, thereby obtaining the periodic nanostructure 10 in which the nanostructure portions 32 are arranged periodically. A silicon oxide film (insulating film) 34 is formed on a surface of each silicon microcrystalline 33, thereby forming a high-field drift portion 3, and a surface electrode 4 is formed on the high-field drift portion 3, thereby providing the field emission type electron source 20. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、多数のナノメータオーダの半導体微結晶が半導体材料層の厚み方向に連なって形成された複数のナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内においてナノ構造部が周期的に形成された周期的ナノ構造体の製造方法、並びに、電界放射型電子源に関するものである。   The present invention has a plurality of nanostructure portions in which a number of nanometer-order semiconductor microcrystals are formed continuously in the thickness direction of the semiconductor material layer, and the nanostructure portions are within a plane perpendicular to the thickness direction of the semiconductor material layer. The present invention relates to a method of manufacturing a periodically formed periodic nanostructure, and a field emission electron source.

従来から、ナノメータオーダのシリコン微結晶（ナノ結晶シリコン）を利用した電子デバイスとして、電界放射型電子源が提案されている（例えば、特許文献１，２参照）。   Conventionally, field emission electron sources have been proposed as electronic devices using nanometer-order silicon microcrystals (nanocrystalline silicon) (see, for example, Patent Documents 1 and 2).

この種の電界放射型電子源としては、下部電極と、下部電極に対向する金属薄膜よりなる表面電極と、下部電極と表面電極との間に介在し下部電極と表面電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により下部電極から表面電極へ向かって電子がドリフトする強電界ドリフト部とを備えたものが提案されており、表面電極を真空中に配置するとともに表面電極に対向してコレクタ電極を配置し、表面電極と下部電極との間に表面電極を高電位側として電圧を印加するとともに、コレクタ電極と表面電極との間にコレクタ電極を高電位側として電圧を印加することにより、下部電極から注入され強電界ドリフト層をドリフトした電子が表面電極を通して放出される。ここにおいて、上述の電界放射型電子源は、強電界ドリフト部が多数のシリコン微結晶を含んでおり、表面電極が１０ｎｍ程度の膜厚の金属薄膜（例えば、金薄膜）により構成されている。なお、上述の電界放射型電子源においては、抵抗率が導体の抵抗率に比較的近い半導体基板の裏面にオーミック電極からなる下部電極を形成したものや、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）上に導電性層からなる下部電極を形成したものなどがある。   This type of field emission electron source includes a lower electrode, a surface electrode made of a metal thin film facing the lower electrode, and a surface electrode interposed between the lower electrode and the surface electrode. Has been proposed that includes a strong electric field drift portion in which electrons drift from the lower electrode to the surface electrode due to an electric field applied when a voltage is applied on the high potential side, and the surface electrode is disposed in a vacuum. In addition, a collector electrode is disposed opposite the surface electrode, and a voltage is applied between the surface electrode and the lower electrode with the surface electrode as a high potential side, and the collector electrode is disposed between the collector electrode and the surface electrode on the high potential side. As a voltage is applied, electrons injected from the lower electrode and drifting through the strong electric field drift layer are emitted through the surface electrode. In the field emission electron source described above, the strong electric field drift portion includes a large number of silicon microcrystals, and the surface electrode is formed of a metal thin film (for example, a gold thin film) having a thickness of about 10 nm. In the field emission electron source described above, a lower electrode made of an ohmic electrode is formed on the back surface of a semiconductor substrate whose resistivity is relatively close to the resistivity of the conductor, or an insulating substrate (for example, having an insulating property). For example, a glass substrate, an insulating ceramic substrate, etc.) on which a lower electrode made of a conductive layer is formed.

ここで、上述の強電界ドリフト部は、多結晶シリコン層をフッ酸系溶液からなる電解液中で陽極酸化処理することにより多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法あるいは電気化学的な酸化方法により酸化することによって形成されており、柱状の多結晶シリコンのグレインと、各グレインの表面に形成された薄いシリコン酸化膜と、グレイン間に介在する多数のナノメータオーダのシリコン微結晶と、各シリコン微結晶それぞれの表面に形成され当該シリコン微結晶の結晶粒径よりも小さな膜厚のシリコン酸化膜とを有している。しかして、強電界ドリフト部に印加された電界の大部分はシリコン微結晶の表面に形成されているシリコン酸化膜に集中的にかかり、注入された電子は当該シリコン酸化膜にかかっている強電界により加速されグレイン間を表面に向かってドリフトするので、電子放出効率を向上させることができる。強電界ドリフト部の表面に到達した電子はホットエレクトロンであると考えられ、表面電極を容易にトンネルし真空中に放出される。   Here, the above-mentioned strong electric field drift part forms a porous polycrystalline silicon layer by anodizing the polycrystalline silicon layer in an electrolytic solution made of a hydrofluoric acid solution, and rapidly forms the porous polycrystalline silicon layer. It is formed by oxidation by a heating method or an electrochemical oxidation method, and is made of columnar polycrystalline silicon grains, a thin silicon oxide film formed on the surface of each grain, and a number of nanometers interposed between the grains. It has an order silicon microcrystal and a silicon oxide film formed on the surface of each silicon microcrystal and having a thickness smaller than the crystal grain size of the silicon microcrystal. Therefore, most of the electric field applied to the strong electric field drift portion is concentrated on the silicon oxide film formed on the surface of the silicon microcrystal, and the injected electrons are applied to the strong electric field applied to the silicon oxide film. The electron emission efficiency can be improved because the particles are accelerated toward the surface and drift between the grains toward the surface. Electrons reaching the surface of the strong electric field drift portion are considered to be hot electrons, and are easily tunneled through the surface electrode and released into the vacuum.

したがって、上述の電界放射型電子源において良好な電子放出特性を得るためには、薄いシリコン酸化膜により覆われたシリコン微結晶が下部電極側から表面電極側に向って連続的に整列して形成されていることが望ましい。
特開平１１−３２９２１３号公報 特開２０００−１００３１６号公報 Therefore, in order to obtain good electron emission characteristics in the above-mentioned field emission electron source, silicon microcrystals covered with a thin silicon oxide film are continuously aligned from the lower electrode side to the surface electrode side. It is desirable that
JP 11-329213 A Japanese Patent Laid-Open No. 2000-100360

ところで、上記特許文献１，２に開示された電界放射型電子源では、多結晶シリコン層を陽極酸化することによりシリコン微結晶を形成しているが、多結晶シリコン層におけるグレインの内部よりも粒界において優先的に陽極酸化反応が進行するので、シリコン微結晶が柱状のグレインの表面に沿って連続的に繋がって形成されることとなる。   By the way, in the field emission electron sources disclosed in Patent Documents 1 and 2 above, silicon microcrystals are formed by anodizing a polycrystalline silicon layer. Since the anodic oxidation reaction preferentially proceeds in the boundary, silicon microcrystals are continuously connected along the surface of the columnar grains.

しかしながら、多結晶シリコン層のグレインに不連続箇所があると、シリコン微結晶が離れて不連続的に形成されるので、電子の散乱確率が増大して電子放出特性の低下や短寿命化の原因となってしまう。   However, if there are discontinuous parts in the grain of the polycrystalline silicon layer, the silicon microcrystals are discontinuously formed, causing an increase in the probability of electron scattering, leading to a decrease in electron emission characteristics and a shortened life. End up.

また、上述の電界放射型電子源のエミッション電流量の向上を図るためには、多結晶シリコン層の柱状のグレインの径を小さくして、強電界ドリフト部において表面に絶縁膜を有するシリコン微結晶が当該強電界ドリフト部の厚み方向に連なって形成された複合ナノ構造部の密度を高くする必要がある。   Further, in order to improve the emission current amount of the above-mentioned field emission electron source, the diameter of the columnar grain of the polycrystalline silicon layer is reduced, and the silicon microcrystal having an insulating film on the surface in the strong electric field drift portion However, it is necessary to increase the density of the composite nanostructure part formed continuously in the thickness direction of the strong electric field drift part.

しかしながら、プラズマＣＶＤ法などによって多結晶シリコン層を成膜する場合、基板温度（成膜温度）などのプロセス条件を制御しても柱状のグレインの径を大きく変化させることは困難であり、ナノ構造部の密度を高めることによってエミッション電流量の向上を図るには限度があった。   However, when a polycrystalline silicon layer is formed by a plasma CVD method or the like, it is difficult to greatly change the diameter of the columnar grain even if the process conditions such as the substrate temperature (deposition temperature) are controlled. There was a limit to increasing the amount of emission current by increasing the density of the part.

本発明は上記事由に鑑みて為されたものであり、その目的は、多数のナノメータオーダの半導体微結晶が半導体材料層の厚み方向に連なって形成された複数のナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内においてナノ構造部が周期的に形成された周期的ナノ構造体を所望のナノ構造部の周期で容易に製造することが可能な周期的ナノ構造体の製造方法、並びに、電子放出特性の向上が可能な電界放射型電子源を提供することにある。   The present invention has been made in view of the above-mentioned reasons, and an object of the present invention is to provide a semiconductor having a plurality of nanostructure portions in which a large number of nanometer-order semiconductor microcrystals are formed continuously in the thickness direction of a semiconductor material layer. Production of periodic nanostructures capable of easily producing periodic nanostructures in which nanostructure portions are periodically formed in a plane perpendicular to the thickness direction of the material layer at a desired nanostructure portion period A method and a field emission type electron source capable of improving electron emission characteristics.

請求項１の発明は、多数のナノメータオーダの半導体微結晶が半導体材料層の厚み方向に連なって形成された複数のナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内においてナノ構造部が周期的に形成された周期的ナノ構造体の製造方法であって、半導体材料層を一表面側から陽極酸化することにより各ナノ構造部を形成する陽極酸化処理工程よりも前に、半導体材料層の前記一表面における各ナノ構造部それぞれの形成予定位置にナノ構造化を誘導するために周期的に配列されたサイトを形成するサイト形成工程を行うことを特徴とする。   According to the first aspect of the present invention, a plurality of nanometer-order semiconductor microcrystals have a plurality of nanostructure portions formed continuously in the thickness direction of the semiconductor material layer, and are nano-sized in a plane perpendicular to the thickness direction of the semiconductor material layer. A method for producing a periodic nanostructure in which structure portions are periodically formed, and before an anodizing treatment step in which each nanostructure portion is formed by anodizing a semiconductor material layer from one surface side, A site forming step is performed in which sites arranged periodically are formed in order to induce nanostructuring at each planned formation position of each nanostructure portion on the one surface of the semiconductor material layer.

この発明によれば、半導体材料層を一表面側から陽極酸化することにより各ナノ構造部を形成する陽極酸化処理工程よりも前に、半導体材料層の前記一表面における各ナノ構造部それぞれの形成予定位置にナノ構造化を誘導するために周期的に配列されたサイトを形成するサイト形成工程を行うので、各サイトそれぞれが形成された位置からナノ構造化が進行するから、多数のナノメータオーダの半導体微結晶が半導体材料層の厚み方向に連なって形成された複数のナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内においてナノ構造部が周期的に形成された周期的ナノ構造体を所望のナノ構造部の周期で容易に製造することが可能になる。   According to this invention, before each anodizing treatment step for forming each nanostructure portion by anodizing the semiconductor material layer from one surface side, each nanostructure portion on the one surface of the semiconductor material layer is formed. Since a site formation process is performed to form periodically arranged sites in order to induce nanostructuring at a predetermined position, nanostructuring proceeds from the position where each site is formed. A periodic nanostructure in which a semiconductor microcrystal has a plurality of nanostructure portions formed continuously in the thickness direction of the semiconductor material layer, and the nanostructure portions are periodically formed in a plane perpendicular to the thickness direction of the semiconductor material layer. The structure can be easily manufactured at a desired period of the nanostructure portion.

請求項２の発明は、請求項１の発明において、前記サイト形成工程では、電子ビームリソグラフィ法を利用してパターニングしたレジスト層をマスクとして前記半導体材料層を前記一表面側からエッチングすることにより前記サイトを形成することを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, in the site forming step, the semiconductor material layer is etched from the one surface side using a resist layer patterned by an electron beam lithography method as a mask. It is characterized by forming a site.

この発明によれば、前記サイトを精度良く形成することができる。   According to the present invention, the site can be formed with high accuracy.

請求項３の発明は、請求項１の発明において、前記サイト形成工程では、前記各サイトに対応する突起が周期的に配列されたモールドを前記半導体材料層の前記一表面に押し付けてパターン転写するナノインプリント法により前記サイトを形成することを特徴とする。   According to a third aspect of the present invention, in the first aspect of the invention, in the site forming step, a pattern in which protrusions corresponding to the respective sites are periodically arranged is pressed against the one surface of the semiconductor material layer to perform pattern transfer. The site is formed by a nanoimprint method.

この発明によれば、請求項２の発明に比べて、スループットの向上を図れる。   According to this invention, the throughput can be improved as compared with the invention of claim 2.

請求項４の発明は、請求項１の発明において、前記サイト形成工程では、ナノインプリント法によりパターニングしたマスク層をマスクとして前記半導体材料層を前記一表面側からエッチングすることにより前記サイトを形成することを特徴とする。   According to a fourth aspect of the present invention, in the first aspect of the invention, in the site formation step, the site is formed by etching the semiconductor material layer from the one surface side using a mask layer patterned by a nanoimprint method as a mask. It is characterized by.

この発明によれば、請求項２の発明に比べて、スループットの向上を図れる。   According to this invention, the throughput can be improved as compared with the invention of claim 2.

請求項５の発明は、請求項１ないし請求項４の発明において、前記サイト形成工程と前記陽極酸化処理工程との間に、前記サイト形成工程にて形成した前記サイトを前記半導体材料層の厚み方向に延長するサイト延長工程を備えることを特徴とする。   According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, the site formed in the site formation step between the site formation step and the anodizing treatment step is the thickness of the semiconductor material layer. A site extension process extending in the direction is provided.

この発明によれば、前記ナノ構造部をより安定して形成することが可能となる。   According to this invention, it becomes possible to form the nanostructure part more stably.

請求項６の発明は、請求項１ないし請求項５の発明において、前記陽極酸化処理工程では、前記半導体材料層の他表面側から光を照射しながら陽極酸化を行うことを特徴とする。   According to a sixth aspect of the present invention, in the first to fifth aspects of the invention, in the anodizing treatment step, anodization is performed while irradiating light from the other surface side of the semiconductor material layer.

この発明によれば、前記半導体材料層の前記一表面から離れてナノ構造化が進行している領域へホールを効率的に供給することができるので、前記ナノ構造部をより安定して形成することが可能となる。   According to the present invention, holes can be efficiently supplied to a region where nanostructure formation is progressing away from the one surface of the semiconductor material layer, so that the nanostructure portion is formed more stably. It becomes possible.

請求項７の発明は、請求項１ないし請求項６の発明において、前記半導体材料層は、単結晶シリコン基板からなることを特徴とする。   According to a seventh aspect of the present invention, in the first to sixth aspects of the invention, the semiconductor material layer is formed of a single crystal silicon substrate.

この発明によれば、前記ナノ構造部を安定して形成することができる。   According to this invention, the said nano structure part can be formed stably.

請求項８の発明は、請求項１ないし請求項６の発明において、前記半導体材料層は、アモルファスシリコン層からなることを特徴とする。   According to an eighth aspect of the present invention, in the first to sixth aspects of the present invention, the semiconductor material layer is an amorphous silicon layer.

この発明によれば、請求項７の発明に比べて周期的ナノ構造体全体の大面積化および低コスト化を図れる。   According to this invention, compared with the invention of claim 7, the entire periodic nanostructure can be increased in area and cost.

請求項９の発明は、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成され当該半導体微結晶の結晶粒径よりも小さな膜厚の酸化膜からなる絶縁膜を有する強電界ドリフト部とを備え、強電界ドリフト部は、請求項１ないし請求項８のいずれか１項に記載の周期的ナノ構造体の製造方法で製造された周期的ナノ構造体に酸化処理を施すことにより形成されてなることを特徴とする。   The invention according to claim 9 is formed on the surface of each of the lower electrode, the surface electrode facing the lower electrode, a plurality of nanometer-order semiconductor microcrystals and each semiconductor microcrystal interposed between the lower electrode and the surface electrode. The strong electric field drift part which has an insulating film which consists of an oxide film with a film thickness smaller than the crystal grain diameter of the said semiconductor microcrystal, A strong electric field drift part is any one of Claim 1 thru | or 8 It is formed by subjecting the periodic nanostructure produced by the method for producing a periodic nanostructure to an oxidation treatment.

この発明によれば、強電界ドリフト部は、請求項１ないし請求項８のいずれか１項に記載の周期的ナノ構造体の製造方法で製造された周期的ナノ構造体に酸化処理を施すことにより形成されているので、表面に絶縁膜が形成された半導体微結晶が半導体材料層の厚み方向に連なって形成された複数の複合ナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内において複合ナノ構造部が周期的に形成されており、強電界ドリフト部での電子の散乱が少なくなるから、電子放出特性の向上が可能となり、しかも、強電界ドリフト部における複合ナノ構造部の密度を高めてエミッション電流量を増やすことが可能となる。   According to the present invention, the strong electric field drift portion performs oxidation treatment on the periodic nanostructure manufactured by the method for manufacturing a periodic nanostructure according to any one of claims 1 to 8. The semiconductor microcrystal having an insulating film formed on the surface has a plurality of composite nanostructure portions formed continuously in the thickness direction of the semiconductor material layer, and is orthogonal to the thickness direction of the semiconductor material layer. The composite nanostructure is periodically formed in the plane, and the electron scattering in the strong electric field drift part is reduced, so that the electron emission characteristics can be improved. In addition, the composite nanostructure part in the strong electric field drift part It is possible to increase the amount of emission current by increasing the density.

請求項１の発明では、多数のナノメータオーダの半導体微結晶が半導体材料層の厚み方向に連なって形成された複数のナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内においてナノ構造部が周期的に形成された周期的ナノ構造体を所望のナノ構造部の周期で容易に製造することが可能になるという効果がある。   According to the first aspect of the present invention, a large number of nanometer-order semiconductor microcrystals have a plurality of nanostructure portions formed continuously in the thickness direction of the semiconductor material layer and are nano-sized within a plane perpendicular to the thickness direction of the semiconductor material layer. There is an effect that it is possible to easily manufacture a periodic nanostructure in which the structure portion is periodically formed with a desired period of the nanostructure portion.

請求項９の発明では、電界放射型電子源の電子放出特性の向上が可能になるという効果がある。   The invention according to claim 9 has an effect that the electron emission characteristics of the field emission electron source can be improved.

本実施形態の電界放射型電子源２０は、図１（ｅ）に示すように、単結晶シリコン基板１と、単結晶シリコン基板１の一表面側に形成された強電界ドリフト部３と、単結晶シリコン基板１の他表面側に形成されたオーミック電極からなる下部電極２と、強電界ドリフト部３上に形成された規定膜厚（例えば、１０ｎｍ程度）の導電性薄膜（例えば、金薄膜）からなる表面電極４とを備えている。ここにおいて、単結晶シリコン基板１としては、上記一表面が（１００）面で抵抗率が０．０１〜０．０２Ωｃｍのｎ形単結晶シリコン基板を用いている。   As shown in FIG. 1E, the field emission electron source 20 of the present embodiment includes a single crystal silicon substrate 1, a strong electric field drift portion 3 formed on one surface side of the single crystal silicon substrate 1, and a single crystal silicon substrate 1. A lower electrode 2 made of an ohmic electrode formed on the other surface side of the crystalline silicon substrate 1, and a conductive thin film (for example, a gold thin film) having a specified film thickness (for example, about 10 nm) formed on the strong electric field drift portion 3 The surface electrode 4 is provided. Here, as the single crystal silicon substrate 1, an n-type single crystal silicon substrate having the one surface of (100) plane and a resistivity of 0.01 to 0.02 Ωcm is used.

なお、本実施形態では、表面電極４を金薄膜により構成しているが、表面電極４の材料は金に限定されるものではなく、仕事関数の小さな材料であればよい。また、表面電極４は、厚み方向に積層された少なくとも二層の薄膜電極層により構成してもよい。二層の薄膜電極層により構成する場合には、上層の薄膜電極層の材料として例えば金などを採用し、下層の薄膜電極層（強電界ドリフト部３側の薄膜電極層）の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。   In the present embodiment, the surface electrode 4 is formed of a gold thin film, but the material of the surface electrode 4 is not limited to gold, and may be any material having a small work function. Moreover, you may comprise the surface electrode 4 by the at least 2 layer thin film electrode layer laminated | stacked on the thickness direction. In the case of being constituted by two thin film electrode layers, for example, gold is adopted as the material of the upper thin film electrode layer, and as the material of the lower thin film electrode layer (thin film electrode layer on the strong electric field drift part 3 side), for example, Chrome, nickel, platinum, titanium, iridium, or the like may be employed.

本実施形態の電界放射型電子源２０では、表面電極４を真空中に配置するとともに表面電極４に対向してコレクタ電極（図示せず）を配置し、表面電極４を下部電極２に対して陽極として直流電圧を印加するとともに、コレクタ電極を表面電極４に対して陽極として直流電圧を印加することにより、シリコン基板１から強電界ドリフト部３へ注入された電子が強電界ドリフト部３をドリフトし表面電極４を通して放出される。ここにおいて、表面電極４と下部電極２との間に流れる電流をダイオード電流と呼び、コレクタ電極と表面電極４との間に流れる電流をエミッション電流と呼ぶことにすれば、ダイオード電流に対するエミッション電流の比率が大きいほど電子放出効率が高くなる。なお、本実施形態の電界放射型電子源２０では、表面電極４と下部電極２との間の直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。   In the field emission electron source 20 of the present embodiment, the surface electrode 4 is disposed in a vacuum, and a collector electrode (not shown) is disposed facing the surface electrode 4, and the surface electrode 4 is disposed with respect to the lower electrode 2. When a DC voltage is applied as the anode and a DC voltage is applied to the surface electrode 4 as the anode, electrons injected from the silicon substrate 1 into the strong electric field drift part 3 drift through the strong electric field drift part 3. And is emitted through the surface electrode 4. Here, if the current flowing between the surface electrode 4 and the lower electrode 2 is called a diode current, and the current flowing between the collector electrode and the surface electrode 4 is called an emission current, the emission current with respect to the diode current is The larger the ratio, the higher the electron emission efficiency. In the field emission electron source 20 of the present embodiment, electrons can be emitted even when the DC voltage between the surface electrode 4 and the lower electrode 2 is a low voltage of about 10 to 20V.

ところで、本実施形態における強電界ドリフト部３は、多数のナノメータオーダ（例えば、結晶粒径が５ｎｍ程度）のシリコン微結晶３３と、各シリコン微結晶それぞれの表面に形成され当該シリコン微結晶３３の結晶粒径よりも小さな膜厚（例えば、１〜２ｎｍ程度）のシリコン酸化膜３４と、シリコン基板１の上記一表面上に形成された薄いシリコン酸化膜３２とを有し、表面にシリコン酸化膜３４が形成されたシリコン微結晶３３が単結晶シリコン基板１の厚み方向に連なって形成された複合ナノ構造部３５が単結晶シリコン基板１の厚み方向に直交する面内において周期的に形成されている。ここにおいて、複合ナノ構造部３５は、シリコン微結晶３３が単結晶シリコン基板１の厚み方向に連なって形成されたナノ構造部３２（図１（ｃ）参照）を有する周期的ナノ構造体１０（図１（ｃ）参照）に酸化処理を施すことにより形成されており、複合ナノ構造部３５の周期は、後述のナノメータサイズの微細な窪みからなるサイト３１（図１（ａ）参照）の配列ピッチにより決まる。本実施形態では、サイト３１の配列ピッチを１２０ｎｍに設定してあるが、この数値は一例であり、特に限定するものではなく、例えば、２０ｎｍ〜１０μｍ程度の範囲で設定すればよい。なお、本実施形態では、単結晶シリコン基板１が半導体材料層を構成し、シリコン微結晶３３が半導体微結晶を構成し、シリコン酸化膜３４が半導体微結晶の結晶粒径よりも小さな膜厚の酸化膜からなる絶縁膜を構成している。   By the way, the strong electric field drift part 3 in this embodiment is formed on the surface of each of the silicon microcrystals 33 having a number of nanometers (for example, the crystal grain size is about 5 nm) and the silicon microcrystals. A silicon oxide film 34 having a film thickness smaller than the crystal grain size (for example, about 1 to 2 nm) and a thin silicon oxide film 32 formed on the one surface of the silicon substrate 1 are formed on the surface. A composite nanostructure portion 35 in which silicon microcrystals 33 having 34 formed thereon are continuously formed in the thickness direction of the single crystal silicon substrate 1 is periodically formed in a plane perpendicular to the thickness direction of the single crystal silicon substrate 1. Yes. Here, the composite nanostructure portion 35 is a periodic nanostructure 10 (see FIG. 1C) in which the nanocrystal portion 33 is formed by connecting the silicon microcrystals 33 in the thickness direction of the single crystal silicon substrate 1. The period of the composite nanostructure part 35 is an array of sites 31 (see FIG. 1A) composed of nanometer-sized fine depressions described later. It depends on the pitch. In the present embodiment, the arrangement pitch of the sites 31 is set to 120 nm, but this numerical value is merely an example, and is not particularly limited. For example, it may be set in a range of about 20 nm to 10 μm. In this embodiment, the single crystal silicon substrate 1 constitutes a semiconductor material layer, the silicon microcrystal 33 constitutes a semiconductor microcrystal, and the silicon oxide film 34 has a film thickness smaller than the crystal grain size of the semiconductor microcrystal. An insulating film made of an oxide film is formed.

本実施形態の電界放射型電子源２０では、強電界ドリフト部３において、表面にシリコン酸化膜３４が形成されたシリコン微結晶３３が単結晶シリコン基板１の厚み方向に連なって形成されているので、強電界ドリフト部３での電子の散乱が少なくなるから、電子放出特性の向上が可能となり、しかも、単結晶シリコン基板１の面内におけるシリコン微結晶の形成位置や周期はシリコン基板の上記一表面に形成するサイト３１の配列パターンによって自由に設計できるから、強電界ドリフト部３における複合ナノ構造部３５の密度を高めてエミッション電流量を増やすことが可能となる。   In the field emission electron source 20 of the present embodiment, since the silicon microcrystal 33 having the silicon oxide film 34 formed on the surface is formed continuously in the thickness direction of the single crystal silicon substrate 1 in the strong electric field drift portion 3. In addition, since electron scattering at the strong electric field drift portion 3 is reduced, the electron emission characteristics can be improved, and the formation position and period of silicon microcrystals in the plane of the single crystal silicon substrate 1 are the same as those of the silicon substrate. Since it can be designed freely according to the arrangement pattern of the sites 31 formed on the surface, it is possible to increase the density of the composite nanostructure part 35 in the strong electric field drift part 3 and increase the amount of emission current.

また、本実施形態の電界放射型電子源２０では、複合ナノ構造部３５で発生した熱がシリコン基板１における複合ナノ構造部３５の周部を通して放熱されるので、電子放出時にポッピング現象が発生せず安定して高効率で電子を放出することができる。   Further, in the field emission electron source 20 of the present embodiment, the heat generated in the composite nanostructure portion 35 is dissipated through the peripheral portion of the composite nanostructure portion 35 in the silicon substrate 1, so that a popping phenomenon does not occur during electron emission. Therefore, electrons can be emitted stably and with high efficiency.

以下、上述の電界放射型電子源２０の製造方法について図１を参照しながら説明する。   Hereinafter, a method for manufacturing the above-described field emission electron source 20 will be described with reference to FIG.

まず、単結晶シリコン基板１の上記他表面側にオーミック電極からなる下部電極２を形成する下部電極形成工程を行うことによって、図１（ａ）に示す構造が得られる。   First, a structure shown in FIG. 1A is obtained by performing a lower electrode forming step of forming a lower electrode 2 made of an ohmic electrode on the other surface side of the single crystal silicon substrate 1.

その後、単結晶シリコン基板１の上記一表面における各ナノ構造部３２（図１（ｃ）参照）それぞれの形成予定位置にナノ構造化を誘導するために周期的に配列されたサイト３１を形成するサイト形成工程を行うことによって、図１（ｂ）に示す構造が得られる。   After that, periodically arranged sites 31 are formed in order to induce nanostructures at respective formation positions of the respective nanostructure portions 32 (see FIG. 1C) on the one surface of the single crystal silicon substrate 1. By performing the site formation step, the structure shown in FIG. 1B is obtained.

ここにおいて、サイト形成工程では、電子ビームリソグラフィ法を利用してパターニングしたレジスト層をマスクとして単結晶シリコン基板１を上記一表面側からエッチングすることにより開口サイズがナノメータサイズの微細な窪みからなるサイト３１を形成しているので、サイト３１を精度良く形成することができる。ただし、サイト形成工程では、各サイト３１に対応するナノメータサイズの突起が周期的に配列されたモールド（図示せず）を単結晶シリコン基板１の上記一表面に押し付けてパターン転写するナノインプリント法によりサイト３１を形成するようにしてもよく、この場合は、電子ビームリソグラフィ法を利用する場合に比べて、スループットの向上を図れる。また、サイト形成工程では、ナノインプリント法によりパターニングしたマスク層をマスクとして単結晶シリコン基板１を上記一表面側からエッチングすることによりサイト３１を形成するようにしてもよく、この場合も、電子ビームリソグラフィ法を利用する場合に比べて、スループットの向上を図れる。   Here, in the site formation process, the single crystal silicon substrate 1 is etched from the one surface side using a resist layer patterned by using an electron beam lithography method as a mask, thereby forming a site consisting of minute depressions having an opening size of nanometer size. Since the 31 is formed, the site 31 can be formed with high accuracy. However, in the site formation step, the site (not shown) in which nanometer-size protrusions corresponding to each site 31 are periodically arranged is pressed against the one surface of the single crystal silicon substrate 1 to transfer the pattern by the nanoimprint method. 31 may be formed. In this case, the throughput can be improved as compared with the case of using the electron beam lithography method. In the site forming step, the site 31 may be formed by etching the single crystal silicon substrate 1 from the one surface side using the mask layer patterned by the nanoimprint method as a mask. The throughput can be improved compared to the case where the method is used.

上述のサイト形成工程の後、単結晶シリコン基板１を上記一表面側から陽極酸化することによりナノ構造部３２を形成する陽極酸化処理工程を行うことによって、図１（ｃ）に示す構造の周期的ナノ構造体１０が得られる。なお、周期的ナノ構造体１０は、必ずしも下部電極２を備えている必要はない。   After the above-described site forming step, the period of the structure shown in FIG. 1C is performed by performing an anodizing treatment step for forming the nanostructure portion 32 by anodizing the single crystal silicon substrate 1 from the one surface side. Nanostructure 10 is obtained. The periodic nanostructure 10 does not necessarily have to include the lower electrode 2.

ここで、陽極酸化処理工程では、フッ化水素の濃度が所定濃度（例えば、２５ｗｔ％）となるように濃度を調整したフッ化水素水溶液とエタノールとの混合液よりなる電解液中においてシリコン基板１の上記一表面側に対向配置した白金電極（図示せず）と下部電極２との間に電圧を印加して、所定電流（例えば、電流密度が５ｍＡ／ｃｍ２の定電流）を所定時間（例えば、５秒）だけ流すことによって単結晶シリコン基板１の厚み方向に連なる多数のナノメータオーダ（例えば、５ｎｍ）のシリコン微結晶３３が形成される。なお、陽極酸化処理工程において、単結晶シリコン基板１の上記他表面側から光を照射しながら陽極酸化を行うようにすれば、単結晶シリコン基板１の上記一表面から離れてナノ構造化が進行している領域へホールを効率的に供給することができるので、ナノ構造部３２をより安定して形成することが可能となる。 Here, in the anodizing treatment step, the silicon substrate 1 is contained in an electrolytic solution composed of a mixed solution of a hydrogen fluoride aqueous solution and ethanol whose concentration is adjusted so that the concentration of hydrogen fluoride becomes a predetermined concentration (for example, 25 wt%). A voltage is applied between the lower electrode 2 and a platinum electrode (not shown) arranged opposite to the one surface side of the above, and a predetermined current (for example, a constant current with a current density of 5 mA / cm 2 ) is applied for a predetermined time ( For example, by flowing for 5 seconds, a large number of nanometer-order (for example, 5 nm) silicon microcrystals 33 connected in the thickness direction of the single crystal silicon substrate 1 are formed. In the anodizing process, if anodization is performed while irradiating light from the other surface side of the single crystal silicon substrate 1, nanostructure formation proceeds away from the one surface of the single crystal silicon substrate 1. Since holes can be efficiently supplied to the region, the nanostructure portion 32 can be formed more stably.

上述の陽極酸化処理工程の後、酸化処理により各シリコン微結晶３３それぞれの表面に当該シリコン微結晶３３の結晶粒径よりも小さな膜厚のシリコン酸化膜３４を形成する絶縁膜形成工程を行うことで複数の複合ナノ構造部３５を有する強電界ドリフト部３が形成され、図１（ｄ）に示す構造が得られる。ここにおいて、絶縁膜形成工程では、電解液として１Ｍの硫酸水溶液を用い、単結晶シリコン基板１の上記一表面側に対向配置した白金電極（図示せず）と下部電極２との間に所定電流（例えば、電流密度が３０ｍＡ／ｃｍ２の定電流）を流し、白金電極と下部電極２との間の電圧が３０Ｖだけ上昇するまで電気化学的な酸化を行うことでシリコン酸化膜３４を形成する（強電界ドリフト部３は、単結晶シリコン基板１の上記一表面に形成された図示しないシリコン酸化膜も含んでいる）。要するに、絶縁膜形成工程では、電気化学的な酸化方法によりシリコン酸化膜３４を形成している。なお、絶縁膜形成工程の酸化処理で用いる電解液は、硫酸水溶液に限らず、塩酸水溶液、硝酸水溶液や、エチレングリコールなどの有機溶媒中に硝酸カリウムなどの溶質を溶かした溶液などを用いてもよい。 After the above-described anodizing process, an insulating film forming process is performed in which a silicon oxide film 34 having a film thickness smaller than the crystal grain size of the silicon microcrystal 33 is formed on the surface of each silicon microcrystal 33 by an oxidation process. Thus, the strong electric field drift part 3 having a plurality of composite nanostructure parts 35 is formed, and the structure shown in FIG. 1D is obtained. Here, in the insulating film forming step, a 1 M sulfuric acid aqueous solution is used as an electrolytic solution, and a predetermined current is applied between a platinum electrode (not shown) opposed to the one surface side of the single crystal silicon substrate 1 and the lower electrode 2. (For example, a constant current with a current density of 30 mA / cm 2 ) is applied, and the silicon oxide film 34 is formed by performing electrochemical oxidation until the voltage between the platinum electrode and the lower electrode 2 increases by 30 V. (Strong electric field drift portion 3 also includes a silicon oxide film (not shown) formed on the one surface of single crystal silicon substrate 1). In short, in the insulating film forming step, the silicon oxide film 34 is formed by an electrochemical oxidation method. The electrolytic solution used in the oxidation treatment in the insulating film forming step is not limited to a sulfuric acid aqueous solution, and a hydrochloric acid aqueous solution, a nitric acid aqueous solution, or a solution in which a solute such as potassium nitrate is dissolved in an organic solvent such as ethylene glycol may be used. .

上述の絶縁膜形成工程の後、強電界ドリフト部３上に導電性薄膜（例えば、金薄膜など）からなる表面電極４を例えば電子ビーム蒸着法などにより形成する表面電極形成工程を行うことによって、図１（ｅ）に示す構造の電界放射型電子源２０が得られる。   After the above-described insulating film forming step, by performing the surface electrode forming step of forming the surface electrode 4 made of a conductive thin film (for example, a gold thin film) on the strong electric field drift portion 3 by, for example, an electron beam evaporation method, A field emission electron source 20 having the structure shown in FIG.

上述の説明から分かるように、周期的ナノ構造体１０の製造にあたっては、単結晶シリコン基板１を上記一表面側から陽極酸化することにより各ナノ構造部３２を形成する陽極酸化処理工程よりも前に、単結晶シリコン基板１の上記一表面における各ナノ構造部３２それぞれの形成予定位置にナノ構造化を誘導するために周期的に配列されたサイト３１を形成するサイト形成工程を行うので、各サイト３１それぞれが形成された位置からナノ構造化（陽極酸化によるシリコン微結晶３３の形成）が進行するから、多数のナノメータオーダのシリコン微結晶３３が単結晶シリコン基板１の厚み方向に連なって形成された複数のナノ構造部３２を有し且つ単結晶シリコン基板１の厚み方向に直交する面内においてナノ構造部３２が周期的に形成された周期的ナノ構造体１０を所望のナノ構造部３２の周期で容易に製造することが可能になる。なお、サイト３１のピッチを適宜設定すれば、陽極酸化処理工程において、ナノ構造部３２が所定深さだけ進行したところでナノ構造部３２の最深部へのホールの供給が無くなりナノ構造部３２の形成が自律的に終了するようにすることも可能である。   As can be seen from the above description, the periodic nanostructure 10 is manufactured before the anodizing step in which each nanostructure portion 32 is formed by anodizing the single crystal silicon substrate 1 from the one surface side. In addition, since a site forming step is performed in which the sites 31 periodically arranged to induce nanostructuring are formed at the planned formation positions of the nanostructure portions 32 on the one surface of the single crystal silicon substrate 1. Since nano-structuring (formation of silicon microcrystal 33 by anodic oxidation) proceeds from the position where each site 31 is formed, a large number of nanometer-order silicon microcrystals 33 are formed continuously in the thickness direction of single-crystal silicon substrate 1. The nanostructure portions 32 are periodically formed in a plane having a plurality of nanostructure portions 32 and orthogonal to the thickness direction of the single crystal silicon substrate 1. Periodic nanostructures 10 it is possible to easily manufacture at a period of a desired nano-structure 32. If the pitch of the sites 31 is appropriately set, the supply of holes to the deepest portion of the nanostructure portion 32 is eliminated when the nanostructure portion 32 advances by a predetermined depth in the anodizing process, and the nanostructure portion 32 is formed. Can be terminated autonomously.

また、周期的ナノ構造体１０の製造にあたって、サイト形成工程と陽極酸化処理工程との間に、サイト形成工程にて形成したサイト３１を単結晶シリコン基板１の厚み方向（深さ方向）に延長するサイト延長工程を行うようにすれば、ナノ構造部３２をより安定して形成することが可能となる。   Further, when the periodic nanostructure 10 is manufactured, the site 31 formed in the site forming process is extended in the thickness direction (depth direction) of the single crystal silicon substrate 1 between the site forming process and the anodizing process. If the site extending step is performed, the nanostructure portion 32 can be formed more stably.

また、上述の電界放射型電子源２０の製造方法によれば、絶縁膜形成工程では、電気化学的な酸化方法によりシリコン酸化膜３４を形成するようにしているので、陽極酸化処理工程と絶縁膜形成工程とを、電解液の種類や通電条件などを変えることで同じ処理槽内で連続して行うことが可能となり、製造コストの低コスト化を図れる。   Further, according to the method for manufacturing the field emission electron source 20 described above, since the silicon oxide film 34 is formed by an electrochemical oxidation method in the insulating film forming step, the anodizing treatment step and the insulating film are performed. It is possible to perform the forming step continuously in the same treatment tank by changing the type of the electrolytic solution and the energization conditions, and the manufacturing cost can be reduced.

また、上述の製造方法により製造される電界放射型電子源２０は、強電界ドリフト部３が上述の周期的ナノ構造体１０の製造方法で製造された周期的ナノ構造体１０に酸化処理を施すことにより形成されているので、表面にシリコン酸化膜（絶縁膜）３２が形成されたシリコン微結晶３３が単結晶シリコン基板１の厚み方向に連なって形成された複数の複合ナノ構造部３５を有し且つ単結晶シリコン基板１の厚み方向に直交する面内において複合ナノ構造部３５が周期的に形成されており、強電界ドリフト部３での電子の散乱が少なくなるから、電子放出特性の向上が可能となり、しかも、強電界ドリフト部３における複合ナノ構造部３５の密度を高めてエミッション電流量を増やすことが可能となる。   Further, in the field emission electron source 20 manufactured by the above-described manufacturing method, the strong electric field drift unit 3 performs an oxidation process on the periodic nanostructure 10 manufactured by the above-described manufacturing method of the periodic nanostructure 10. Therefore, a silicon microcrystal 33 having a silicon oxide film (insulating film) 32 formed on the surface has a plurality of composite nanostructure portions 35 formed continuously in the thickness direction of the single crystal silicon substrate 1. In addition, since the composite nanostructure portion 35 is periodically formed in a plane orthogonal to the thickness direction of the single crystal silicon substrate 1 and electron scattering at the strong electric field drift portion 3 is reduced, the electron emission characteristics are improved. In addition, the density of the composite nanostructure portion 35 in the strong electric field drift portion 3 can be increased to increase the amount of emission current.

ところで、上述の絶縁膜形成工程では、電気化学的な酸化方法により酸化処理を行っているが、酸化処理は、電気化学的な酸化方法に限らず、例えば、急速熱酸化、プラズマ酸化、高圧水蒸気酸化など他の酸化方法を採用してもよい。また、酸化処理のあとに、シリコン酸化膜３２，３４の膜質を改善するために、水素ガス雰囲気中やフォーミングガス雰囲気中でのアニールや、高圧水蒸気アニールなどの処理を行うようにしてもよい。なお、絶縁膜形成工程では、絶縁膜としてシリコン酸化膜３４を形成しているが、絶縁膜としてシリコン窒化膜やシリコン酸窒化膜などを採用してもよく、窒化処理により絶縁膜を形成したり、酸窒化処理により絶縁膜を形成するようにしてもよい。   By the way, in the above-described insulating film forming step, the oxidation treatment is performed by an electrochemical oxidation method. However, the oxidation treatment is not limited to the electrochemical oxidation method, for example, rapid thermal oxidation, plasma oxidation, high-pressure steam Other oxidation methods such as oxidation may be employed. In addition, after the oxidation treatment, in order to improve the film quality of the silicon oxide films 32 and 34, a treatment such as annealing in a hydrogen gas atmosphere or a forming gas atmosphere, or high-pressure steam annealing may be performed. In the insulating film forming step, the silicon oxide film 34 is formed as the insulating film. However, a silicon nitride film, a silicon oxynitride film, or the like may be employed as the insulating film, and the insulating film may be formed by nitriding. Alternatively, an insulating film may be formed by oxynitriding treatment.

また、本実施形態では、半導体材料層を構成する単結晶シリコン基板１として上記一表面が（１００）面で抵抗率が０．０１〜０．０２Ωｃｍのｎ形単結晶シリコン基板を用いているが、単結晶シリコン基板１の抵抗率や導電形は特に限定するものではなく、例えば、上記一表面が（１００）面で抵抗率が０．０１〜１０Ωｃｍのｐ形単結晶シリコン基板を用いても、ｎ形単結晶シリコン基板を用いた場合と同様に、ナノ構造部３２および複合ナノ構造部３４を安定して形成することができる。また、半導体材料層は単結晶シリコン基板１に限らず、例えば、ガラス基板などの絶縁性基板上の下部電極２上に成膜したアモルファスシリコン層により構成してもよく、この場合には、周期的ナノ構造体１０および電界放射型電子源２０それぞれについて全体の大面積化および低コスト化を図れる。   In the present embodiment, an n-type single crystal silicon substrate having one surface as the (100) plane and a resistivity of 0.01 to 0.02 Ωcm is used as the single crystal silicon substrate 1 constituting the semiconductor material layer. The resistivity and conductivity type of the single crystal silicon substrate 1 are not particularly limited. For example, even if a p-type single crystal silicon substrate having one surface of (100) and a resistivity of 0.01 to 10 Ωcm is used. As in the case of using an n-type single crystal silicon substrate, the nanostructure portion 32 and the composite nanostructure portion 34 can be formed stably. In addition, the semiconductor material layer is not limited to the single crystal silicon substrate 1 and may be constituted by an amorphous silicon layer formed on the lower electrode 2 on an insulating substrate such as a glass substrate. The overall area and cost of the overall nanostructure 10 and the field emission electron source 20 can be reduced.

また、上述の電界放射型電子源２０を一旦製造した後、当該電界放射型電子源２０をサイト形成工程において電子ビームリソグラフィを行う際にレジスト層へ電子ビームを照射する電子源として利用すれば、電子ビームを走査する必要がなく、電子線用のレジスト層を一度にパターニングできるので、スループットの向上を図れるとともに大面積の半導体材料層にも対応することができる。   In addition, once the field emission electron source 20 is manufactured, the field emission electron source 20 is used as an electron source for irradiating the resist layer with an electron beam when performing electron beam lithography in the site formation step. Since there is no need to scan with an electron beam and the resist layer for electron beam can be patterned at a time, throughput can be improved and a large-area semiconductor material layer can be dealt with.

実施形態の電界放射型電子源の製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of the field emission type electron source of embodiment.

符号の説明Explanation of symbols

１ 単結晶シリコン基板（半導体材料層）
２ 下部電極
３ 強電界ドリフト部
４ 表面電極
１０ 周期的ナノ構造体
２０ 電界放射型電子源
３１ サイト
３２ ナノ構造部
３３ シリコン微結晶（半導体微結晶）
３４ シリコン酸化膜（絶縁膜）
３５ 複合ナノ構造部 1 Single crystal silicon substrate (semiconductor material layer)
2 Lower electrode 3 Strong electric field drift portion 4 Surface electrode 10 Periodic nanostructure 20 Field emission electron source 31 Site 32 Nanostructure portion 33 Silicon microcrystal (semiconductor microcrystal)
34 Silicon oxide film (insulating film)
35 Composite nanostructure

Claims (9)

多数のナノメータオーダの半導体微結晶が半導体材料層の厚み方向に連なって形成された複数のナノ構造部を有し且つ半導体材料層の厚み方向に直交する面内においてナノ構造部が周期的に形成された周期的ナノ構造体の製造方法であって、半導体材料層を一表面側から陽極酸化することにより各ナノ構造部を形成する陽極酸化処理工程よりも前に、半導体材料層の前記一表面における各ナノ構造部それぞれの形成予定位置にナノ構造化を誘導するために周期的に配列されたサイトを形成するサイト形成工程を行うことを特徴とする周期的ナノ構造体の製造方法。   A large number of nanometer-order semiconductor microcrystals have a plurality of nanostructure portions formed continuously in the thickness direction of the semiconductor material layer, and the nanostructure portions are periodically formed in a plane perpendicular to the thickness direction of the semiconductor material layer. A method for producing a periodic nanostructure, wherein the one surface of the semiconductor material layer is formed before the anodizing step in which each nanostructure portion is formed by anodizing the semiconductor material layer from one surface side. A method for producing a periodic nanostructure, comprising: performing a site formation step of forming periodically arranged sites in order to induce nanostructure formation at each formation position of each nanostructure portion in FIG. 前記サイト形成工程では、電子ビームリソグラフィ法を利用してパターニングしたレジスト層をマスクとして前記半導体材料層を前記一表面側からエッチングすることにより前記サイトを形成することを特徴とする請求項１記載の周期的ナノ構造体の製造方法。   2. The site formation step according to claim 1, wherein the site is formed by etching the semiconductor material layer from the one surface side using a resist layer patterned by electron beam lithography as a mask. Method for producing periodic nanostructures. 前記サイト形成工程では、前記各サイトに対応する突起が周期的に配列されたモールドを前記半導体材料層の前記一表面に押し付けてパターン転写するナノインプリント法により前記サイトを形成することを特徴とする請求項１記載の周期的ナノ構造体の製造方法。   In the site forming step, the site is formed by a nanoimprint method in which a mold in which protrusions corresponding to each site are periodically arranged is pressed against the one surface of the semiconductor material layer to transfer a pattern. Item 2. A method for producing a periodic nanostructure according to Item 1. 前記サイト形成工程では、ナノインプリント法によりパターニングしたマスク層をマスクとして前記半導体材料層を前記一表面側からエッチングすることにより前記サイトを形成することを特徴とする請求項１記載の周期的ナノ構造体の製造方法。   2. The periodic nanostructure according to claim 1, wherein in the site formation step, the site is formed by etching the semiconductor material layer from the one surface side using a mask layer patterned by a nanoimprint method as a mask. Manufacturing method. 前記サイト形成工程と前記陽極酸化処理工程との間に、前記サイト形成工程にて形成した前記サイトを前記半導体材料層の厚み方向に延長するサイト延長工程を備えることを特徴とする請求項１ないし請求項４のいずれか１項に記載の周期的ナノ構造体の製造方法。   2. A site extending step of extending the site formed in the site forming step in a thickness direction of the semiconductor material layer between the site forming step and the anodizing treatment step. The manufacturing method of the periodic nanostructure of any one of Claim 4. 前記陽極酸化処理工程では、前記半導体材料層の他表面側から光を照射しながら陽極酸化を行うことを特徴とする請求項１ないし請求項５のいずれか１項に記載の周期的ナノ構造体の製造方法。   The periodic nanostructure according to any one of claims 1 to 5, wherein in the anodizing treatment step, anodization is performed while irradiating light from the other surface side of the semiconductor material layer. Manufacturing method. 前記半導体材料層は、単結晶シリコン基板からなることを特徴とする請求項１ないし請求項６のいずれか１項に記載の周期的ナノ構造体の製造方法。   The method for manufacturing a periodic nanostructure according to any one of claims 1 to 6, wherein the semiconductor material layer is formed of a single crystal silicon substrate. 前記半導体材料層は、アモルファスシリコン層からなることを特徴とする請求項１ないし請求項６のいずれか１項に記載の周期的ナノ構造体の製造方法。   The method for manufacturing a periodic nanostructure according to any one of claims 1 to 6, wherein the semiconductor material layer is formed of an amorphous silicon layer. 下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成され当該半導体微結晶の結晶粒径よりも小さな膜厚の酸化膜からなる絶縁膜を有する強電界ドリフト部とを備え、強電界ドリフト部は、請求項１ないし請求項８のいずれか１項に記載の周期的ナノ構造体の製造方法で製造された周期的ナノ構造体に酸化処理を施すことにより形成されてなることを特徴とする電界放射型電子源。   A lower electrode, a surface electrode facing the lower electrode, a plurality of nanometer-order semiconductor microcrystals interposed between the lower electrode and the surface electrode, and crystal grains of the semiconductor microcrystals formed on the surface of each semiconductor microcrystal A strong electric field drift part having an insulating film made of an oxide film having a film thickness smaller than the diameter, wherein the strong electric field drift part is formed of the periodic nanostructure according to any one of claims 1 to 8. A field emission electron source formed by subjecting a periodic nanostructure manufactured by a manufacturing method to an oxidation treatment.
JP2007333242A 2007-12-25 2007-12-25 Method for producing periodic nanostructure and field emission electron source Expired - Fee Related JP5148988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007333242A JP5148988B2 (en) 2007-12-25 2007-12-25 Method for producing periodic nanostructure and field emission electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333242A JP5148988B2 (en) 2007-12-25 2007-12-25 Method for producing periodic nanostructure and field emission electron source

Publications (2)

Publication Number Publication Date
JP2009158213A true JP2009158213A (en) 2009-07-16
JP5148988B2 JP5148988B2 (en) 2013-02-20

Family

ID=40962015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007333242A Expired - Fee Related JP5148988B2 (en) 2007-12-25 2007-12-25 Method for producing periodic nanostructure and field emission electron source

Country Status (1)

Country Link
JP (1) JP5148988B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009155676A (en) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd Manufacturing method of periodical nanostructure, field emission electron source, and its manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10121292A (en) * 1996-08-26 1998-05-12 Nippon Telegr & Teleph Corp <Ntt> Formation of porous anodized alumina film
JP2000306494A (en) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd Field emission electron source and its manufacture
JP2000315785A (en) * 1999-04-30 2000-11-14 Canon Inc Manufacture of nano structural member and nano structural member device
JP2006273601A (en) * 2005-03-28 2006-10-12 Nippon Telegr & Teleph Corp <Ntt> Substrate for growing carbon nanotube and method for forming carbon nanotube
JP2006326724A (en) * 2005-05-24 2006-12-07 Canon Inc Method for manufacturing nano-structure and nano-structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10121292A (en) * 1996-08-26 1998-05-12 Nippon Telegr & Teleph Corp <Ntt> Formation of porous anodized alumina film
JP2000306494A (en) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd Field emission electron source and its manufacture
JP2000315785A (en) * 1999-04-30 2000-11-14 Canon Inc Manufacture of nano structural member and nano structural member device
JP2006273601A (en) * 2005-03-28 2006-10-12 Nippon Telegr & Teleph Corp <Ntt> Substrate for growing carbon nanotube and method for forming carbon nanotube
JP2006326724A (en) * 2005-05-24 2006-12-07 Canon Inc Method for manufacturing nano-structure and nano-structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009155676A (en) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd Manufacturing method of periodical nanostructure, field emission electron source, and its manufacturing method

Also Published As

Publication number Publication date
JP5148988B2 (en) 2013-02-20

Similar Documents

Publication Publication Date Title
US9558907B2 (en) Cold field electron emitters based on silicon carbide structures
JP4912600B2 (en) Carbon nanotube horizontal growth method and device including carbon nanotube
JP4235440B2 (en) Semiconductor device array and manufacturing method thereof
JP2021077803A (en) Electrode work function control method, power generation element, and power generation element manufacturing method
JP5148988B2 (en) Method for producing periodic nanostructure and field emission electron source
JP2016537210A (en) Migration and manufacturing of wire arrays using electronic assist technology
JP5148986B2 (en) Manufacturing method of polycrystalline thin film, manufacturing method of composite nanocrystal layer, field emission electron source, light emitting device
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
JP5452861B2 (en) Method for manufacturing periodic nanostructure and method for manufacturing field emission electron source
WO2021182028A1 (en) Power generation element, power generation device, electronic apparatus, and manufacturing method for power generation element
JP5374432B2 (en) Electronic device and manufacturing method thereof
JP2009158108A (en) Field emission electron source, and manufacturing method thereof
JP2011175789A (en) Manufacturing method for periodical nanostructure, and manufacturing method for field emission electron source
Hsu et al. Nano-porous MOSLEDs with spatially confined Si quantum dots buried in anodic aluminum oxide membrane
JP7477075B2 (en) Power generating element, power generating device, electronic device, and method for manufacturing power generating element
JP3587156B2 (en) Field emission type electron source and method of manufacturing the same
JP6779555B1 (en) Power generation elements, power generation equipment, electronic devices, and methods for manufacturing power generation elements
JP4433857B2 (en) Field emission electron source
JP4543716B2 (en) Electron source and manufacturing method thereof
WO2014041714A1 (en) Method for manufacturing electron source
Belarouci et al. Engineering high aspect-ratio silicon nanostructures
Ryazanov et al. The Study of Contact Phenomena at the Interface of Silicon-CNT Array, Synthesized by PECVD Method
TWI448418B (en) Method for manufacturing nanowires with micro-structure
JP3648602B2 (en) Manufacturing method of field emission electron source

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees