JP2009157775A - プロセッサ - Google Patents
プロセッサ Download PDFInfo
- Publication number
- JP2009157775A JP2009157775A JP2007337083A JP2007337083A JP2009157775A JP 2009157775 A JP2009157775 A JP 2009157775A JP 2007337083 A JP2007337083 A JP 2007337083A JP 2007337083 A JP2007337083 A JP 2007337083A JP 2009157775 A JP2009157775 A JP 2009157775A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- cache
- processor
- lsis
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1056—Simplification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】プロセッサを含む第1LSIと、キャッシュメモリを備えた第2LSIと、第1LSIと複数の第2LSIを接続する情報伝達経路とを備えたプロセッサであって、第1LSIは第2LSIに対してプロセッサが要求するデータのアドレス情報を情報伝達経路からブロードキャストするアドレス情報発行部を含み、第2LSIはキャッシュメモリ全体のアドレス情報の一部を格納する部分アドレス情報格納部と、アドレス情報に対応するデータを格納する部分データ格納部と、情報伝達経路にブロードキャストされたアドレス情報と部分アドレス情報格納部に格納されたアドレス情報を比較してキャッシュヒットを判定する比較部とを含み、複数の第2LSIの比較部が情報伝達経路にそれぞれ接続される。
【選択図】図1
Description
本第1実施形態では、図2に示すように、アドレスの幅が32ビットで、1つのキャッシュLSIに1行(ロウ)のキャッシュラインを備え、キャッシュラインが1024列の例を示す。そして、図1、図3のように2つのキャッシュLSI−A、Bにより構成されたキャッシュメモリ30は、2Wayセットアソシアティブで構成した例を示す。図3の例では、各キャッシュLSI−A,Bの連想度N=1で、キャッシュLSIの数M=2であるので、最大連想度はN×M=2となる。なお、キャッシュメモリ30は、例えば、CPU−LSI2のL2キャッシュを構成する。
次に、複数のLSIチップを積層したプロセッサ1の物理的な構成について説明する。図1において、CPU−LSI2は、図中左側からアドレスリクエスタ12と、LRU情報格納部13と、レジスタ11の順で配置される。なお、LRU情報格納部13は、図2に示したロウ選択回路14を含む。
図5は、第2の実施形態を示し、プロセッサ1の要部を示す断面図である。本第2実施形態は、前記第1実施形態のLRU情報格納部13を変更したものである。CPU−LSI2には、前記第1実施形態のLRU情報格納部13に代わって、どのキャッシュLSI−A、Bがリフィル可能であるかを識別するチップLRU情報を保持するチップLRU情報格納部13Aとし、キャッシュLSI−A、Bには各キャッシュLSI毎にどのキャッシュラインがリフィル可能かを識別する部分LRU情報を保持する部分LRU情報格納部130を設けたもので、その他の構成は前記第1実施形態と同様である。
図6は、第3の実施形態を示し、プロセッサ1の要部を示す断面図である。本第3実施形態は、前記第1実施形態の貫通電極40をパラレルの信号線からシリアルの信号線に変更し、各LSIにシリアル−パラレル変換回路を加えてビット列の情報を転送するものである。CPU−LSI2のアドレスリクエスタ12にはシリアルの信号線の貫通電極40Aにアドレス情報を送信するパラレル−シリアル変換回路(Ser回路)120を設け、キャッシュLSI−A、Bのエントリ選択デコーダ22には、貫通電極40Aのシリアル信号をパラレル信号に変換するシリアル−パラレル変換回路(Des回路)220を設け、メモリコントローラLSI5にもシリアル−パラレル変換回路(Des回路)520を設けたもので、その他の構成は前記第1実施形態と同様である。
図7、図8は、第4の実施形態を示し、前記第1実施形態の各LSIを板状のインターポーザ60で結合したSIP実装を適用した例であり、各LSI2〜5の構成は前記第1実施形態と同様である。
図9は、第5の実施形態を示し、前記図7,図8の第4実施形態に、図6に示した第3実施形態のシリアル信号を適用したもので、その他の構成は前記第4実施形態と同様である。
2 CPU−LSI
3 キャッシュLSI−A
4 キャッシュLSI−B
5 メモリコントローラLSI
6 基板
7 ヒートスプレッダ
8 メモリバス
9 主記憶
10 実行ユニット
11 レジスタ
12 アドレスリクエスタ
13 LRU格納部
14 ロウ選択回路
20 部分タグ
21 部分データメモリ
22 エントリ選択デコーダ
23 タグ比較器
24 データメモリリードライト回路
40〜42 貫通電極
Claims (13)
- 演算処理を行うプロセッサを含む第1のLSIと、
データとアドレス情報を格納するキャッシュメモリを備えた第2のLSIと、
前記第1のLSIと複数の第2のLSIを接続する情報伝達経路とを備えたプロセッサであって、
前記第1のLSIは、
前記複数の第2のLSIに対して前記プロセッサがアクセスを要求するデータのアドレス情報を前記情報伝達経路からブロードキャストするアドレス情報発行部を含み、
前記第2のLSIは、
キャッシュメモリ全体の記憶域のうちアドレス情報の一部を格納する部分アドレス情報格納部と、
前記部分アドレス情報格納部に格納されたアドレス情報に対応するデータを格納する部分データ格納部と、
前記情報伝達経路にブロードキャストされたアドレス情報と前記部分アドレス情報格納部に格納されたアドレス情報を比較してキャッシュヒットまたはキャッシュミスを判定する比較部と、を含み、
前記第1のLSIと複数の第2のLSIの前記比較部が前記情報伝達経路にそれぞれ接続されたことを特徴とするプロセッサ。 - 前記第1のLSIと、前記複数の第2のLSIは、積層されたことを特徴とする請求項1に記載のプロセッサ。
- 前記第2のLSIは、連想度Nのセットアソシアティブのキャッシュメモリを構成し、前記複数の第2のLSIの数がM枚のときに最大連想度がNXMのキャッシュメモリとして機能することを特徴とする請求項1に記載のプロセッサ。
- 前記第1のLSIは、
前記判定部がキャッシュミスを判定したときに、アドレス情報とデータを入れ替えるリプレースライン決定部を有し、当該リプレースライン決定部は、前記判定部がキャッシュヒットを判定したときに、前記複数の第2のLSIのうちの何れがキャッシュヒットしたかを判定することを特徴とする請求項3に記載のプロセッサ。 - 前記情報伝達経路は、アドレス情報をシリアル信号で伝達することを特徴とする請求項1ないし請求項3の何れかひとつに記載のプロセッサ。
- 前記第1のLSIの下面に前記複数の第2のLSIが積層され、
前記情報伝達経路は、前記第2のLSIに形成された貫通電極で構成されたことを特徴とする請求項2に記載のプロセッサ。 - 前記プロセッサの外部に配置された主記憶と通信を行うメモリコントローラを含む第3のLSIをさらに備え、
前記第1のLSIと第3のLSIとの間に前記複数の第2のLSIを積層したことを特徴とする請求項6に記載のプロセッサ。 - 前記第3のLSIを支持する基板と、
前記基板に支持されて前記第1のLSIに当接するヒートスプレッダと、をさらに備えたことを特徴とする請求項7に記載のプロセッサ。 - 前記第1のLSIと、前記複数の第2のLSIは、インターポーザを介して結合されたことを特徴とする請求項1に記載のプロセッサ。
- 前記第2のLSIは、連想度Nのセットアソシアティブのキャッシュメモリを構成し、前記複数の第2のLSIの数がM枚のときに最大連想度がNXMのキャッシュメモリとして機能することを特徴とする請求項9に記載のプロセッサ。
- 前記第1のLSIは、
前記判定部がキャッシュミスを判定したときに、アドレス情報とデータを入れ替えるリプレースライン決定部を有し、当該リプレースライン決定部は、前記判定部がキャッシュヒットを判定したときに、前記複数の第2のLSIのうちの何れがキャッシュヒットしたかを判定することを特徴とする請求項10に記載のプロセッサ。 - 前記情報伝達経路は、アドレス情報をシリアル信号で伝達することを特徴とする請求項9ないし請求項11の何れかひとつに記載のプロセッサ。
- 演算処理を行うプロセッサを含む第1のLSIと、
データとアドレス情報を格納するキャッシュメモリを備えた第2のLSIと、
前記第1のLSIと複数の第2のLSIを接続する情報伝達経路とを備えたプロセッサであって、
前記プロセッサの外部に配置された主記憶と通信を行うメモリコントローラを含む第3のLSIと、
前記第3のLSIを支持する基板と、
前記基板に支持されて前記第1のLSIに当接するヒートスプレッダと、を備え、
前記第2のLSIが前記第1のLSIと第3のLSIの間に積層されたことを特徴とするプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337083A JP4484923B2 (ja) | 2007-12-27 | 2007-12-27 | プロセッサ |
US12/068,700 US8234453B2 (en) | 2007-12-27 | 2008-02-11 | Processor having a cache memory which is comprised of a plurality of large scale integration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337083A JP4484923B2 (ja) | 2007-12-27 | 2007-12-27 | プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009157775A true JP2009157775A (ja) | 2009-07-16 |
JP4484923B2 JP4484923B2 (ja) | 2010-06-16 |
Family
ID=40800014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337083A Expired - Fee Related JP4484923B2 (ja) | 2007-12-27 | 2007-12-27 | プロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8234453B2 (ja) |
JP (1) | JP4484923B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10236062B2 (en) | 2013-06-25 | 2019-03-19 | Kabushiki Kaisha Toshiba | Processor |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7899879B2 (en) * | 2002-09-06 | 2011-03-01 | Oracle International Corporation | Method and apparatus for a report cache in a near real-time business intelligence system |
US8255454B2 (en) | 2002-09-06 | 2012-08-28 | Oracle International Corporation | Method and apparatus for a multiplexed active data window in a near real-time business intelligence system |
US8679861B2 (en) | 2007-11-29 | 2014-03-25 | International Business Machines Corporation | Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip |
US8229622B2 (en) * | 2008-01-30 | 2012-07-24 | Honeywell International Inc. | Data recorder and storage system for line replaceable unit |
EP2096115A1 (en) * | 2008-02-26 | 2009-09-02 | Nestec S.A. | Oligosaccharide ingredient |
US8597960B2 (en) | 2008-03-04 | 2013-12-03 | International Business Machines Corporation | Semiconductor chip stacking for redundancy and yield improvement |
JP5331427B2 (ja) | 2008-09-29 | 2013-10-30 | 株式会社日立製作所 | 半導体装置 |
US8281074B2 (en) | 2008-10-07 | 2012-10-02 | Micron Technology, Inc. | Interface device for memory in a stack, storage devices and a processor |
US20120221785A1 (en) * | 2011-02-28 | 2012-08-30 | Jaewoong Chung | Polymorphic Stacked DRAM Memory Architecture |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6255743A (ja) * | 1985-09-04 | 1987-03-11 | Nec Corp | キヤツシユメモリおよびこれを用いたキヤツシユメモリシステム |
JPH05108484A (ja) * | 1990-06-07 | 1993-04-30 | Intel Corp | キヤツシユメモリ |
JPH08222690A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | マイクロプロセッサ用半導体モジュール |
JPH08272688A (ja) * | 1995-03-17 | 1996-10-18 | Fujitsu Ltd | 階層化された記憶項目とキャッシュタグを単一キャッシュアレイ構造に格納するキャッシュメモリ装置及び方法 |
JPH09232503A (ja) * | 1996-02-21 | 1997-09-05 | Hitachi Ltd | 三次元積層モジュール |
JP2001068618A (ja) * | 1999-08-27 | 2001-03-16 | Seiko Epson Corp | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 |
JP2004152811A (ja) * | 2002-10-28 | 2004-05-27 | Sharp Corp | 積層型半導体装置及びその製造方法 |
JP2004327474A (ja) * | 2003-04-21 | 2004-11-18 | Elpida Memory Inc | メモリモジュール及びメモリシステム |
JP2005191172A (ja) * | 2003-12-25 | 2005-07-14 | Elpida Memory Inc | 半導体集積回路装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330643B1 (en) * | 1998-02-17 | 2001-12-11 | International Business Machines Corporation | Cache coherency protocols with global and local posted operations |
JP3104686B2 (ja) | 1998-08-25 | 2000-10-30 | 日本電気株式会社 | 集積回路装置 |
US6813646B2 (en) * | 2001-10-31 | 2004-11-02 | Agilent Technologies, Inc. | Controlling electronics across an RF barrier using a serial interface bus |
GB2412012B (en) * | 2004-05-28 | 2006-02-01 | High Performance Pc Ltd | Computing device |
US20070168620A1 (en) * | 2006-01-19 | 2007-07-19 | Sicortex, Inc. | System and method of multi-core cache coherency |
-
2007
- 2007-12-27 JP JP2007337083A patent/JP4484923B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-11 US US12/068,700 patent/US8234453B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6255743A (ja) * | 1985-09-04 | 1987-03-11 | Nec Corp | キヤツシユメモリおよびこれを用いたキヤツシユメモリシステム |
JPH05108484A (ja) * | 1990-06-07 | 1993-04-30 | Intel Corp | キヤツシユメモリ |
JPH08222690A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | マイクロプロセッサ用半導体モジュール |
JPH08272688A (ja) * | 1995-03-17 | 1996-10-18 | Fujitsu Ltd | 階層化された記憶項目とキャッシュタグを単一キャッシュアレイ構造に格納するキャッシュメモリ装置及び方法 |
JPH09232503A (ja) * | 1996-02-21 | 1997-09-05 | Hitachi Ltd | 三次元積層モジュール |
JP2001068618A (ja) * | 1999-08-27 | 2001-03-16 | Seiko Epson Corp | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 |
JP2004152811A (ja) * | 2002-10-28 | 2004-05-27 | Sharp Corp | 積層型半導体装置及びその製造方法 |
JP2004327474A (ja) * | 2003-04-21 | 2004-11-18 | Elpida Memory Inc | メモリモジュール及びメモリシステム |
JP2005191172A (ja) * | 2003-12-25 | 2005-07-14 | Elpida Memory Inc | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10236062B2 (en) | 2013-06-25 | 2019-03-19 | Kabushiki Kaisha Toshiba | Processor |
Also Published As
Publication number | Publication date |
---|---|
JP4484923B2 (ja) | 2010-06-16 |
US20090172288A1 (en) | 2009-07-02 |
US8234453B2 (en) | 2012-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484923B2 (ja) | プロセッサ | |
US10310976B2 (en) | System and method for concurrently checking availability of data in extending memories | |
US20230259283A1 (en) | High capacity memory circuit with low effective latency | |
JP3807582B2 (ja) | 情報処理装置及び半導体装置 | |
Woo et al. | An optimized 3D-stacked memory architecture by exploiting excessive, high-density TSV bandwidth | |
US7986543B2 (en) | Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom | |
US6912624B2 (en) | Method and system for exclusive two-level caching in a chip-multiprocessor | |
US7076609B2 (en) | Cache sharing for a chip multiprocessor or multiprocessing system | |
CN112558889B (zh) | 一种基于SEDRAM的堆叠式Cache***、控制方法和Cache装置 | |
US10496561B2 (en) | Resilient vertical stacked chip network for routing memory requests to a plurality of memory dies | |
JP2017220242A (ja) | メモリ装置、メモリモジュール、及びメモリ装置の動作方法 | |
JP2005522773A (ja) | 非均等型キャッシュ装置、システム及び方法 | |
KR20220066122A (ko) | 집적 캐시를 갖는 능동 브릿지 칩렛 | |
US9990143B2 (en) | Memory system | |
US9058283B2 (en) | Cache arrangement | |
JP7516428B2 (ja) | 高帯域クロスリンクを使用したgpuチップレット | |
US20230094634A1 (en) | Memory system and data processing system including the same | |
CN115132238A (zh) | 集成三维(3d)dram缓存 | |
US7562190B1 (en) | Cache protocol enhancements in a proximity communication-based off-chip cache memory architecture | |
US7444473B1 (en) | Speculative memory accesses in a proximity communication-based off-chip cache memory architecture | |
US7496712B1 (en) | Proximity communication-based off-chip cache memory architectures | |
US20240078195A1 (en) | Systems, methods, and devices for advanced memory technology | |
US20240070073A1 (en) | Page cache and prefetch engine for external memory | |
US11995005B2 (en) | SEDRAM-based stacked cache system and device and controlling method therefor | |
WO2022012307A1 (zh) | 数据访问的方法和处理器*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4484923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |