JP2009151386A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2009151386A JP2009151386A JP2007326501A JP2007326501A JP2009151386A JP 2009151386 A JP2009151386 A JP 2009151386A JP 2007326501 A JP2007326501 A JP 2007326501A JP 2007326501 A JP2007326501 A JP 2007326501A JP 2009151386 A JP2009151386 A JP 2009151386A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- program
- processing apparatus
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 238000011084 recovery Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Image Input (AREA)
- Memory System (AREA)
Abstract
【課題】不揮発メモリ7に各種データを集約して格納する場合、ブート時にクリアしたいデータとしたくないデータとを使い分ける画像処理装置を提供する。
【解決手段】不揮発メモリ7の領域Aに、ブートプログラム、OS、アプリケーションプログラムを格納し、領域Bにイメージデータを格納し、領域Cに機器設定値等データを格納し、領域Dにデータ変数等を格納する。領域Bをクリアしたいデータ領域、領域A、C、Dをクリアしたくないデータ領域に設定すれば、ブート時に領域Dのデータはクリアされることなく、再利用することができる。領域Dに格納されるデータ変数等は、クリアするかしないかを選択できる書き換え可能なデータであり、領域A、C、Dに格納されるプログラムデータ、機器設定値等は、通常はクリアしないで再利用するデータである。
【選択図】図3
【解決手段】不揮発メモリ7の領域Aに、ブートプログラム、OS、アプリケーションプログラムを格納し、領域Bにイメージデータを格納し、領域Cに機器設定値等データを格納し、領域Dにデータ変数等を格納する。領域Bをクリアしたいデータ領域、領域A、C、Dをクリアしたくないデータ領域に設定すれば、ブート時に領域Dのデータはクリアされることなく、再利用することができる。領域Dに格納されるデータ変数等は、クリアするかしないかを選択できる書き換え可能なデータであり、領域A、C、Dに格納されるプログラムデータ、機器設定値等は、通常はクリアしないで再利用するデータである。
【選択図】図3
Description
本発明は、画像処理装置に関し、特にコントローラに特徴をもつ画像処理装置に関するものである。
図17は従来の画像処理装置のコントローラの構成を示すブロック図である。
図17において、CPU1は、RAM2、ROM3、NVRAM4に格納されたプログラム等の所定のデータを用いて機器のLSIであるASIC5を制御する。RAM2は、ワークエリアとして使用され、DRAM等で構成される。ROM3は、ブートプログラム等のCODEプログラムを格納するもので、FlashROM等で構成される。NVRAM4は、機器の設定値等を格納するもので、EEPROM、電池+SRAM、SRAM等で構成される。
図17において、CPU1は、RAM2、ROM3、NVRAM4に格納されたプログラム等の所定のデータを用いて機器のLSIであるASIC5を制御する。RAM2は、ワークエリアとして使用され、DRAM等で構成される。ROM3は、ブートプログラム等のCODEプログラムを格納するもので、FlashROM等で構成される。NVRAM4は、機器の設定値等を格納するもので、EEPROM、電池+SRAM、SRAM等で構成される。
図18は起動時の動作を示すフローチャートである。
ステップS1でROM3のブートプログラムを起動し実行する。ステップS2でROM3のOSをRAM2にロードし、ステップS3でOSを実行する。ステップS4でROM3のアプリケーションプログラムをRAM2にロードし、ステップS5でアプリケーションプログラムを実行する。ステップS6で各種のイニシャライズを行い、終了する。
ステップS1でROM3のブートプログラムを起動し実行する。ステップS2でROM3のOSをRAM2にロードし、ステップS3でOSを実行する。ステップS4でROM3のアプリケーションプログラムをRAM2にロードし、ステップS5でアプリケーションプログラムを実行する。ステップS6で各種のイニシャライズを行い、終了する。
従来の画像処理装置のコントローラは上記のように構成されているが、RAM2、ROM3、NVRAM4として用いられるNOR-FlashROM、NAND-FlashROM、EEPROM、NVRAM等のデバイスが、最近の不揮発メモリの大容量化・I/Fの高速化技術により、特定の不揮発メモリに集約されようとしている。
なお、画像処理装置等において、メモリやデータを扱いやすくするための種々の技術が提案されている(例えば、特許文献1〜11参照)。
特開平10−311711号公報
特開2002−6971号公報
特開2002−41256号公報
特表2003−501915号公報
特開2004−194284号公報
特開2005−190008号公報
特許第3730183号公報
特開2005−318577号公報
特開2006−262150号公報
特開2006−279935号公報
特開2006−330877号公報
なお、画像処理装置等において、メモリやデータを扱いやすくするための種々の技術が提案されている(例えば、特許文献1〜11参照)。
しかしながら、プログラムデータを上記NOR-FlashROM、NAND-FlashROM、EEPROM、NVRAMに格納している現システム構成を、PRAMのような大容量不揮発メモリに集約して格納するシステムに構成した場合、ブート方式や信頼性等において種々の問題が発生していた。
前記の各特許文献の技術は、データを不揮発メモリに集約して格納することについては特に開示されてなく、また、上記各課題を充分解決することはできない。
本発明は上記の問題を解決することを目的とするもので、本発明の課題は、不揮発メモリに格納したデータの中で、イメージデータのようにブート時に消去したいものと、一度、設定した値を再利用したい(クリアしたくない)データがあり、それらを使い分けることを目的とする。
請求項1の発明による画像処理装置は、ブートプログラム、OS、アプリケーションプログラム、機器設定値の各データを格納する不揮発メモリを備え、前記不揮発メモリは、前記各データ以外の書き換え可能データを格納可能となし、前記書き換え可能データのうち、ブート時にクリアするデータを格納する第1の領域と、クリアしないデータを格納する第2の領域とに分けて管理することを特徴とするものである。
請求項2の発明による画像処理装置は、請求項1において、前記不揮発メモリにエラーの有無を示す第1のステータスビットを設け、前記不揮発メモリの前記各データの領域以外の領域を、前記第1のステータスビットに応じて、電源投入時及びリブート時に初期状態にすることを特徴とするものである。
請求項3の発明による画像処理装置は、請求項1において、前記第2の領域にスナップショットイメージを格納すると共に、前記不揮発メモリにスナップショットイメージの有効・無効を示す第2のステータスビットを設け、前記有効時には、前記第2の領域を初期化せずに前記スナップショットイメージを起動し、前記無効時には、前記第2の領域をクリアすると共に、前記OS、アプリケーションプログラムの通常起動を行うことを特徴とするものである。
請求項4の発明による画像処理装置は、請求項3において、前記不揮発メモリにエラーの有無を示す第1のステータスビットを設け、この第1のステータスビットに応じて前記第2のステータスビットを切り替えることを特徴とするものである。
請求項5の発明による画像処理装置は、請求項1において、前記不揮発メモリを複数のブロックに分け、このブロック単位でライトプロテクト可能な構成とし、前記ブートプログラム、OS、アプリケーションプログラムをリードオンリーのプログラムとして、前記書き換え可能データのブロックとは別のブロックに配置し、前記別のブロックは、前記プログラムの更新時以外は常時前記ライトプロテクト状態に設定することを特徴とするものである。
請求項6の発明による画像処理装置は、請求項5において、前記機器設定値のデータを前記プログラムのブロックとは別のブロックに配置し、前記プログラムの更新時に、前記別のブロックをライトプロテクト状態に設定することを特徴とするものである。
請求項7の発明による画像処理装置は、請求項6において、前記機器設定値のデータが配置されるブロック領域を示すデータを前記不揮発メモリに備え、そのデータが示すブロック領域が、強制インストール用プログラムにより割り当てられるブロック領域と差異がある場合は、使用者に通知することを特徴とするものである。
請求項8の発明による画像処理装置は、ブートプログラム、OS、アプリケーションプログラム、機器の設定値を格納する不揮発メモリと、揮発メモリとを有する画像処理装置において、前記不揮発メモリと前記揮発メモリとを着脱可能に接続したことを特徴とするものである。
請求項9の発明による画像処理装置は、請求項1において、前記書き換え可能データは、イメージデータ又はプログラム変数を含むデータを含むことを特徴とするものである。
本発明によれば、イメージデータのようにクリアすべきデータ領域を、各プログラム(ブートプログラム、OS、アプリケーションプログラム)や再利用したい設定データ領域に分けることで、データをクリアしたい時にクリアすることができる。
以下、本発明の実施の形態を図面と共に説明する。
図1は本発明の実施の形態による画像処理装置のコントローラの構成を示すブロック図であり、図11と対応する部分には同一番号を付して重複する説明は省略する。
図1において、CPU1は、RAM6、不揮発メモリ7に格納されたプログラム等の所定のデータを用いてASIC5を制御する。RAM6は、スタック等書き換え頻度の高いものに使用し、DRAM等で構成される。不揮発メモリ7は、FeRAM、MRAM、PRAM等で構成される。格納されるデータは、ブートプログラム、OS、アプリケーションプログラム、機器の設定値等、データ変数、イメージデータ等である。
図1は本発明の実施の形態による画像処理装置のコントローラの構成を示すブロック図であり、図11と対応する部分には同一番号を付して重複する説明は省略する。
図1において、CPU1は、RAM6、不揮発メモリ7に格納されたプログラム等の所定のデータを用いてASIC5を制御する。RAM6は、スタック等書き換え頻度の高いものに使用し、DRAM等で構成される。不揮発メモリ7は、FeRAM、MRAM、PRAM等で構成される。格納されるデータは、ブートプログラム、OS、アプリケーションプログラム、機器の設定値等、データ変数、イメージデータ等である。
図2は上記構成による起動時の動作を示すフローチャートである。
ステップS11で、不揮発メモリ7のブートプログラムを起動する。ステップS12で不揮発メモリ7のOSを起動する。ステップS13で、不揮発メモリ7のアプリケーションプログラムを起動し、ステップS4で各種イニシャライズを行い、終了する。
ステップS11で、不揮発メモリ7のブートプログラムを起動する。ステップS12で不揮発メモリ7のOSを起動する。ステップS13で、不揮発メモリ7のアプリケーションプログラムを起動し、ステップS4で各種イニシャライズを行い、終了する。
図3は本発明の第1の実施の形態を示すもので、不揮発メモリ7及びRAM6の構成を示すものである。
図3において、不揮発メモリ7には、ブートプログラム、OS、アプリケーションプログラム、イメージデータ等、データ変数等、機器の設定値を格納する。また、揮発メモリであるRAM6には、スタックデータ、データ変数、イメージデータ等を格納する。
図3において、不揮発メモリ7には、ブートプログラム、OS、アプリケーションプログラム、イメージデータ等、データ変数等、機器の設定値を格納する。また、揮発メモリであるRAM6には、スタックデータ、データ変数、イメージデータ等を格納する。
ここで、ブートプログラムとは、電源ON後、特定アドレスから実行され、ASIC5等のLSIの初期化等を行うプログラムである。
OSとは、ブートプログラム実行後に起動され、基本機能、例えば、メモリ管理等を行うものである。
アプリケーションプログラムとは、主なものとしては、コピーアプリ、プリンタアプリ等があり、画像処理装置機器のコピー機能、プリンタ機能を実現するプログラムである。
機器の設定値とは、例えば、ネットワーク機能があれば、IPアドレスのようなものが該当する。
OSとは、ブートプログラム実行後に起動され、基本機能、例えば、メモリ管理等を行うものである。
アプリケーションプログラムとは、主なものとしては、コピーアプリ、プリンタアプリ等があり、画像処理装置機器のコピー機能、プリンタ機能を実現するプログラムである。
機器の設定値とは、例えば、ネットワーク機能があれば、IPアドレスのようなものが該当する。
ブートプログラム、OS、アプリケーションプログラムを、不揮発メモリ7の領域Aに、イメージデータを領域Bに、機器設定値等データを領域Cに、データ変数等を領域Dに割り当てるものとする。
領域Bをクリアしたいデータ領域、領域A、C、Dをクリアしたくないデータ領域とすれば、ブート時に領域Dのデータはクリアされることなく、再利用できる。領域Dに格納されるデータ変数等は、クリアするかしないかを選択できる書き換え可能なデータであり、領域A、C、Dに格納されるブートプログラム、OS、アプリケーションプログラム、機器設定値等は、通常はクリアしないデータである。
尚、クリアしたい領域としたくない領域は、例えばOSにより選択できるようにしてもよく、あるいは使用者が選択できるようにしてもよい。
領域Bをクリアしたいデータ領域、領域A、C、Dをクリアしたくないデータ領域とすれば、ブート時に領域Dのデータはクリアされることなく、再利用できる。領域Dに格納されるデータ変数等は、クリアするかしないかを選択できる書き換え可能なデータであり、領域A、C、Dに格納されるブートプログラム、OS、アプリケーションプログラム、機器設定値等は、通常はクリアしないデータである。
尚、クリアしたい領域としたくない領域は、例えばOSにより選択できるようにしてもよく、あるいは使用者が選択できるようにしてもよい。
不揮発メモリ7に格納した各種データの中で、イメージデータ等のようにブート時に消去したいものと、一度設定した値をブート時に消去せずに再利用したいものとがあるが、本実施の形態によれば、クリアすべきデータ領域と、各プログラム(ブート、OS、アプリ)や再利用したい設定データ領域とに分けることで、データをクリアしたい時にクリアすることができ、それらを使い分けることができる。
図4は本発明の第2の実施の形態を示すもので、不揮発メモリ7の構成を示すものである。尚、RAM6は図3と同様である。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。
ブートプログラム、OS、アプリケーションプログラムは、不揮発メモリ7の領域Aに、機器設定値等データを領域Cに、データ変数、ログ等を領域Bに割り当てる。
また、領域Cの斜線部8に、エラーの有無を検知できるステータスビットSTを設ける。STの値が、“0”=エラー、“1”=エラー無とする。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。
ブートプログラム、OS、アプリケーションプログラムは、不揮発メモリ7の領域Aに、機器設定値等データを領域Cに、データ変数、ログ等を領域Bに割り当てる。
また、領域Cの斜線部8に、エラーの有無を検知できるステータスビットSTを設ける。STの値が、“0”=エラー、“1”=エラー無とする。
図5は上記構成による起動時の動作を示すフローチャートである。
エラー発生時に、ステータスビットSTに“0”を書き込んでおく。リカバリーのために電源OFF/ONを実施すると、ステップS21で、不揮発メモリ7のブートプログラムが実行される。ステップS22で、ステータスビットSTをリードしエラーの有無を確認する。エラーが発生した後、つまり“0”が書き込まれている場合は、ステップS23で、領域Bのデータを消去後、ステップS24でOSの初期と同様な状態で起動処理を続行する。ステップS22でエラー未発生の場合は、領域Bのデータ消去は行わず、ステップS24でOSの起動処理を行う。次いでステップS25で、不揮発メモリ7のアプリケーションプログラムを起動し、ステップS26で各種のイニシャライズを行い、終了する。
エラー発生時に、ステータスビットSTに“0”を書き込んでおく。リカバリーのために電源OFF/ONを実施すると、ステップS21で、不揮発メモリ7のブートプログラムが実行される。ステップS22で、ステータスビットSTをリードしエラーの有無を確認する。エラーが発生した後、つまり“0”が書き込まれている場合は、ステップS23で、領域Bのデータを消去後、ステップS24でOSの初期と同様な状態で起動処理を続行する。ステップS22でエラー未発生の場合は、領域Bのデータ消去は行わず、ステップS24でOSの起動処理を行う。次いでステップS25で、不揮発メモリ7のアプリケーションプログラムを起動し、ステップS26で各種のイニシャライズを行い、終了する。
本実施の形態によれば、機器のエラー状態のリカバリーのための電源OFF/ON動作・リブート動作にて、初期と同様な状態で従来と同等のリカバリー機能を実現でき、ソフトバグによる回避不能なループに陥ることを防ぐことができ、機器を再起動させることができる。
図6は本発明の第3の実施の形態を示すもので、不揮発メモリ7の構成を示す。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。ブートプログラム、OS、アプリケーションプログラムは、不揮発メモリ7の領域Aに、機器設定値データを領域Cに、データ変数、ログ、スナップショットイメージ等を領域B、Dに割り当てる。
また、領域Cの斜線部9に、スナップショットブートを有効・無効とするステータスビットSBを設ける。このSBの値が、“0”=有効、“1”=無効とする。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。ブートプログラム、OS、アプリケーションプログラムは、不揮発メモリ7の領域Aに、機器設定値データを領域Cに、データ変数、ログ、スナップショットイメージ等を領域B、Dに割り当てる。
また、領域Cの斜線部9に、スナップショットブートを有効・無効とするステータスビットSBを設ける。このSBの値が、“0”=有効、“1”=無効とする。
図7は上記構成による起動時の動作を示すフローチャートである。
ステップS31で、不揮発メモリ7のブートプログラムが実行される。ステップS32で、スナップショットビットSBをリードし、“1”で有効の場合は、ステップS33で、スナップショットイメージが格納される領域Dを除く領域Bのデータのみ消去する。そしてステップS34で、OSの起動処理を行い、次いでステップS35でスナップショットイメージを実行して終了する。
ステップS31で、不揮発メモリ7のブートプログラムが実行される。ステップS32で、スナップショットビットSBをリードし、“1”で有効の場合は、ステップS33で、スナップショットイメージが格納される領域Dを除く領域Bのデータのみ消去する。そしてステップS34で、OSの起動処理を行い、次いでステップS35でスナップショットイメージを実行して終了する。
ステップS32で、スナップショットビットSBが“0”で無効の場合は、ステップS36で、スナップショットイメージが格納される領域Dと領域Bのデータを消去する。その後、ステップS37でOSの起動処理を実行し、ステップS38でアプリケーションプログラムを起動し、ステップS39で各種のイニシャライズを行って終了する。
本実施の形態によれば、スナップショットイメージのステータスビットSBを設けることで、スナップショットイメージをクリアすることができる。
図8は本発明の第4の実施の形態を示すもので、不揮発メモリ7の構成を示す。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。ブートプログラム、OS、アプリケーションプログラムを、不揮発メモリ7の領域Aに、機器設定値データを領域Cに、データ変数、ログ、スナップショットイメージ等を領域B、Dに割り当てる。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。ブートプログラム、OS、アプリケーションプログラムを、不揮発メモリ7の領域Aに、機器設定値データを領域Cに、データ変数、ログ、スナップショットイメージ等を領域B、Dに割り当てる。
また、領域Cの斜線部10に、スナップショットブートを有効・無効とするビットSBを設ける。このビットSBの値が、“0”=有効、“1”=無効とする。斜線部10には、さらにエラーの有無を検知できるステータスビットSTを設ける。このビットSTの値が、“0”=エラー、“1”=エラー無とする。
図9は上記構成による起動時の動作を示すフローチャートである。
エラー発生時、そのリカバリーのため、電源OFF/ONを実施しようとするが、エラー要因によっては、スナップショットイメージを利用して、高速起動を行った方がよい場合がある。そこで本実施の形態では、エラー要因により、スナップショットブートを有効・無効にするビットSBの値を変更し、有効の場合は、スナップショットイメージが格納される領域Dを除く領域Bのデータのみ消去する。また、無効の場合は、スナップショットイメージが可能される領域Dと領域Bのデータを消去してから起動処理を行うようにしている。
エラー発生時、そのリカバリーのため、電源OFF/ONを実施しようとするが、エラー要因によっては、スナップショットイメージを利用して、高速起動を行った方がよい場合がある。そこで本実施の形態では、エラー要因により、スナップショットブートを有効・無効にするビットSBの値を変更し、有効の場合は、スナップショットイメージが格納される領域Dを除く領域Bのデータのみ消去する。また、無効の場合は、スナップショットイメージが可能される領域Dと領域Bのデータを消去してから起動処理を行うようにしている。
図9において、エラー発生時に、ステータスビットSTに“0”を書き込んでおく。リカバリーのために電源OFF/ONを実施すると、ステップS41で、ブートプログラムが実行される。ステップS42で、ステータスビットSTをリードしエラーの有無を確認する。エラーが発生して“0”が書き込まれている場合は、ステップS43で、スナップショットビットSBをリードし、“0”で無効の場合、及びステップS42で、エラーが発生していない場合は、ステップS44で、領域Bのデータのみ消去する。そしてステップS45でOSの起動処理を行い、ステップS46で、スナップショットイメージを実行して終了する。
ステップS43で、スナップショットビットSBが“1”で有効の場合は、ステップS47で、スナップショットイメージが格納される領域Dと領域Bのデータを消去する。その後、ステップS48でOSの起動処理を実行し、ステップS49でアプリケーションプログラムを起動し、ステップS50で各種のイニシャライズを行って終了する。
本実施の形態によれば、エラー時に、毎回、スナップショットイメージをクリアしてしまうと、電源OFF/ONのリカバリーからの復帰に時間がかかってしまうが、エラー条件に応じてスナップショットの起動を有効・無効とすることにより、リカバリーのための電源OFF/ON再起動を早くすることができる。
図10は本発明の第5の実施の形態を示すもので、不揮発メモリ7の構成を示す。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。
不揮発メモリ7は、64個のブロック0〜63に分かれており、ブロック毎にライトプロテクトが実施できる。ブロック0〜32には、ブートプログラム、OS、アプリケーションプログラムが格納される。このブロック0〜32に対しては、プログラム更新時以外はライトプロテクト設定とする。従って、プログラム更新直前にライトプロテクトを解除し、プログラム更新直後にライトプロテクトを再設定することができる。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。
不揮発メモリ7は、64個のブロック0〜63に分かれており、ブロック毎にライトプロテクトが実施できる。ブロック0〜32には、ブートプログラム、OS、アプリケーションプログラムが格納される。このブロック0〜32に対しては、プログラム更新時以外はライトプロテクト設定とする。従って、プログラム更新直前にライトプロテクトを解除し、プログラム更新直後にライトプロテクトを再設定することができる。
図11は上記構成によるプログラム更新時の動作を示すフローチャートである。
ステップS51で、ブロック0〜32のライトプロテクトを解除した後、ステップS52で、プログラムの書き換えを実行する。次に、ステップS53で、再びブロック0〜32にライトプロテクトを設定してプログラム更新を終了する。
ステップS51で、ブロック0〜32のライトプロテクトを解除した後、ステップS52で、プログラムの書き換えを実行する。次に、ステップS53で、再びブロック0〜32にライトプロテクトを設定してプログラム更新を終了する。
本実施の形態によれば、常時ライトプロテクトにセットすることにより、誤書き込みを防止することができ、ブートプログラム、OS、アプリケーションプログラムを保護することができる。
図12は本発明の第6の実施の形態を示すもので、不揮発メモリ7の構成を示す。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。不揮発メモリは64個のブロック0〜63に分かれており、ブロック毎にライトプロテクトが実施できる。ブロック45〜63には、機器の設定値が格納されている。このブロック45〜63に対しては、プログラム更新直前にライトプロテクト設定を行い、プログラム更新直後、ライトプロテクトを解除する。ライトプロテクト解除は、機器の通常起動時、動作中でもかまわない。
ブートプログラム、OS、アプリケーションプログラム、機器の設定値を不揮発メモリ7に格納する。不揮発メモリは64個のブロック0〜63に分かれており、ブロック毎にライトプロテクトが実施できる。ブロック45〜63には、機器の設定値が格納されている。このブロック45〜63に対しては、プログラム更新直前にライトプロテクト設定を行い、プログラム更新直後、ライトプロテクトを解除する。ライトプロテクト解除は、機器の通常起動時、動作中でもかまわない。
図13は上記構成によるプログラム更新時の動作を示すフローチャートである。
ステップS61で、ブロック45〜63のライトプロテクトを設定する。次に、ステップS62で、ブロック0〜32のライトプロテクトを解除した後、ステップS63で、プログラムの書き換えを実行する。次にステップS64で、再びブロック0〜32にライトプロテクトを設定する。次にステップS65で、ブロック45〜63のライトプロテクトを解除してプログラム更新を終了する。
ステップS61で、ブロック45〜63のライトプロテクトを設定する。次に、ステップS62で、ブロック0〜32のライトプロテクトを解除した後、ステップS63で、プログラムの書き換えを実行する。次にステップS64で、再びブロック0〜32にライトプロテクトを設定する。次にステップS65で、ブロック45〜63のライトプロテクトを解除してプログラム更新を終了する。
本実施の形態によれば、機器設定値等の保護すべきブロックをライトプロテクトにセットすることで、誤書き込みを防止でき、機器設定値等を保護することができる。
図14は本発明の第7の実施の形態を示すもので、2つの機種A、Bにおける不揮発メモリ7の構成を示すものである。
機種A、機種Bともに、同一のコントローラボードを使用しているものとする。
機種A、Bの不揮発メモリ7の各領域Aには、ブートプログラム、OS、アプリケーションプログラムが格納されている。また、各領域Bには、データ変数、ログ等が格納され、各領域Cには、機器設定値が格納されている。
機種A、機種Bともに、同一のコントローラボードを使用しているものとする。
機種A、Bの不揮発メモリ7の各領域Aには、ブートプログラム、OS、アプリケーションプログラムが格納されている。また、各領域Bには、データ変数、ログ等が格納され、各領域Cには、機器設定値が格納されている。
ここで、機種Aの不揮発メモリ7の領域Aと、機種Bの不揮発メモリ7の領域Cとが同一アドレス上に重なっている場合、機種Bのコントローラボードに対して、機種Aのプログラムを強制インストールしてしまうと、機種Bの同一アドレス部分の機器設定値が書き換えられてしまうことになる。
そこで、本実施の形態においては、機種A、Bの機器設定値を格納する領域Cの斜線部11,12に、機種B(A)の領域Cの空間のアドレスを記録している。そして、機種Aの領域Cと、機種Bの領域Cが等しければ、そのまま強制インストールを実行、違う場合は、一旦、更新作業者に対してこのまま更新作業を進めてよいかどうかの確認を行い、更新続行を決めるようにしている。
図15は上記構成によるプログラム更新時の動作を示すフローチャートである。
ステップS71で、機種A(B)の斜線部11のデータをリードし、ステップS72で、リードした値と機種Bの斜線部12のデータとを比較し、両者が同じ場合は、ステップS73で、更新処理を実行して終了する。両者が違う場合は、ステップS74で、操作者に対して更新作業の要否を確認する。更新を行う場合は、ステップS73で更新処理を実行し、行わない場合は、そのまま終了する。
ステップS71で、機種A(B)の斜線部11のデータをリードし、ステップS72で、リードした値と機種Bの斜線部12のデータとを比較し、両者が同じ場合は、ステップS73で、更新処理を実行して終了する。両者が違う場合は、ステップS74で、操作者に対して更新作業の要否を確認する。更新を行う場合は、ステップS73で更新処理を実行し、行わない場合は、そのまま終了する。
本実施の形態によれば、異なる機種の機器設定値等のデータ領域が違った場合でも、操作者に通知することで、インストールミスを防ぐことができる。例えば、他機種の強制書き込み用プログラムを間違って挿入して、機器設定値のブロックにプログラムを書き込んでしまった場合等のように、更新プログラム用カードの誤挿入によって機器設定値が書き換えられてしまうことを防ぐことができる。
図16は本発明の第8の実施の形態を示すもので、不揮発メモリ7を接続したコントローラボード13の構成を示すものである。
コントローラボード13は、CPU1、各ペリフェラルを制御するASIC5、ワークエリアとして使用される揮発メモリとしてのRAM6、画像の読取・書込・給紙等を制御するエンジンとのI/F4、ホストからのデータを受信するHOSt I/F15から構成される。
コントローラボード13は、CPU1、各ペリフェラルを制御するASIC5、ワークエリアとして使用される揮発メモリとしてのRAM6、画像の読取・書込・給紙等を制御するエンジンとのI/F4、ホストからのデータを受信するHOSt I/F15から構成される。
ここで、ブートプログラム、OS、アプリケーションプログラム、機器の設定値を格納する不揮発メモリ7が、コントローラボード13に直接搭載されて一体的になっている場合、もし、コントローラボード13が故障して交換する必要があるときは、不揮発メモリ7も交換されてしまうので、不揮発メモリ7に格納された機器設定値もすべて設定し直さなければならなくなる。
そこで、本実施の形態においては、不揮発メモリ7を専用の別ボード16に設け、コネクタ17を介してコントローラボード13に着脱可能な構成としている。
そこで、本実施の形態においては、不揮発メモリ7を専用の別ボード16に設け、コネクタ17を介してコントローラボード13に着脱可能な構成としている。
本実施の形態によれば、不揮発メモリ7を別ボード16に取り付けることにより、CPU1やRAM6等を搭載するコントローラボード13の故障による交換時、不揮発メモリ7の機器設定値をそのまま引き継ぐことができる。
上記実施形態によれば、従来と同等のリカバリー機能を実現でき、ソフトバグによる回避不能なループに陥ることを防ぐことができる。
スナップショットイメージのステータスビットを設けることで、ステータスビットの値をクリアすることができる。
エラー条件に応じてスナップショット起動を有効・無効とすることにより、リカバリーのための電源OFF/ON再起動を早くすることができる。
エラー条件に応じてスナップショット起動を有効・無効とすることにより、リカバリーのための電源OFF/ON再起動を早くすることができる。
常時ライトプロテクトにセットすることで、誤書き込みを防止できる。
機器設定値等の保護すべきブロックをライトプロテクトにセットすることで、誤書き込みを防止できる。
機器設定値等の保護すべきブロックをライトプロテクトにセットすることで、誤書き込みを防止できる。
機器設定値等のデータ領域が違った場合でも、操作者に通知することで、インストールミスを防ぐことができる。
CPU、揮発メモリを搭載する制御ボードの故障による交換時、不揮発メモリを取り外し、交換用ボードに取り付けることで、機器設定値データを引き継ぐことができる。
CPU、揮発メモリを搭載する制御ボードの故障による交換時、不揮発メモリを取り外し、交換用ボードに取り付けることで、機器設定値データを引き継ぐことができる。
1 CPU
5 ASIC
7 不揮発メモリ
8 ステータスビットSTを記録した斜線部
9 ステータスビットSBを記録した斜線部
10 ステータスビットST、SBを記録した斜線部
11,12 機器設定値を記録した斜線部
13 コントローラボード
16 不揮発メモリ専用のボード
17 コネクタ
5 ASIC
7 不揮発メモリ
8 ステータスビットSTを記録した斜線部
9 ステータスビットSBを記録した斜線部
10 ステータスビットST、SBを記録した斜線部
11,12 機器設定値を記録した斜線部
13 コントローラボード
16 不揮発メモリ専用のボード
17 コネクタ
Claims (9)
- ブートプログラム、OS、アプリケーションプログラム、機器設定値の各データを格納する不揮発メモリを備え、
前記不揮発メモリは、前記各データ以外の書き換え可能データを格納可能となし、前記書き換え可能データのうち、ブート時にクリアするデータを格納する第1の領域と、クリアしないデータを格納する第2の領域とに分けて管理することを特徴とする画像処理装置。 - 前記不揮発メモリにエラーの有無を示す第1のステータスビットを設け、前記不揮発メモリの前記各データの領域以外の領域を、前記第1のステータスビットに応じて、電源投入時及びリブート時に初期状態にすることを特徴とする請求項1記載の画像処理装置。
- 前記第2の領域にスナップショットイメージを格納すると共に、前記不揮発メモリにスナップショットイメージの有効・無効を示す第2のステータスビットを設け、前記有効時には、前記第2の領域を初期化せずに前記スナップショットイメージを起動し、前記無効時には、前記第2の領域をクリアすると共に、前記OS、アプリケーションプログラムの通常起動を行うことを特徴とする請求項1記載の画像処理装置。
- 前記不揮発メモリにエラーの有無を示す第1のステータスビットを設け、この第1のステータスビットに応じて前記第2のステータスビットを切り替えることを特徴とする請求項3記載の画像処理装置。
- 前記不揮発メモリを複数のブロックに分け、このブロック単位でライトプロテクト可能な構成とし、前記ブートプログラム、OS、アプリケーションプログラムをリードオンリーのプログラムとして、前記書き換え可能データのブロックとは別のブロックに配置し、前記別のブロックは、前記プログラムの更新時以外は常時前記ライトプロテクト状態に設定することを特徴とする請求項1記載の画像処理装置。
- 前記機器設定値のデータを前記プログラムのブロックとは別のブロックに配置し、前記プログラムの更新時に、前記別のブロックをライトプロテクト状態に設定することを特徴とする請求項5記載の画像処理装置。
- 前記機器設定値のデータが配置されるブロック領域を示すデータを前記不揮発メモリに備え、そのデータが示すブロック領域が、強制インストール用プログラムにより割り当てられるブロック領域と差異がある場合は、使用者に通知することを特徴とする請求項6記載の画像処理装置。
- ブートプログラム、OS、アプリケーションプログラム、機器の設定値を格納する不揮発メモリと、揮発メモリとを有する画像処理装置において、
前記不揮発メモリと前記揮発メモリとを着脱可能に接続したことを特徴とする画像処理装置。 - 前記書き換え可能データは、イメージデータ又はプログラム変数を含むデータを含むことを特徴とする請求項1記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326501A JP2009151386A (ja) | 2007-12-18 | 2007-12-18 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326501A JP2009151386A (ja) | 2007-12-18 | 2007-12-18 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009151386A true JP2009151386A (ja) | 2009-07-09 |
Family
ID=40920510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326501A Pending JP2009151386A (ja) | 2007-12-18 | 2007-12-18 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009151386A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211204A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
JP2013045285A (ja) * | 2011-08-24 | 2013-03-04 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置およびプログラム |
US8762967B2 (en) | 2010-03-23 | 2014-06-24 | Samsung Electronics Co., Ltd. | Program compiler, program installer, and program install method |
US9025366B2 (en) | 2012-10-10 | 2015-05-05 | Samsung Electronics Co., Ltd. | Main memory system storing operating system program and computer system including the same |
US9076507B2 (en) | 2012-11-29 | 2015-07-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory and method of operating nonvolatile memory |
JP7490238B2 (ja) | 2020-12-25 | 2024-05-27 | 京楽産業.株式会社 | 遊技機 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10232820A (ja) * | 1996-10-28 | 1998-09-02 | Sun Microsyst Inc | 装置を初期設定する方法および装置 |
JP2002318714A (ja) * | 2001-04-23 | 2002-10-31 | Casio Comput Co Ltd | フラッシュメモリ最適化装置及びプログラム |
JP2004062783A (ja) * | 2002-07-31 | 2004-02-26 | Sony Corp | テレビジョン受像機およびテレビジョン受像機のソフトウェアの取得・実行方法 |
JP2005028687A (ja) * | 2003-07-10 | 2005-02-03 | Ricoh Co Ltd | 画像処理装置,情報処理装置およびメモリディスク管理方法 |
JP2007110250A (ja) * | 2005-10-11 | 2007-04-26 | Sony Corp | 放送受信装置およびそのプログラム更新方法 |
-
2007
- 2007-12-18 JP JP2007326501A patent/JP2009151386A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10232820A (ja) * | 1996-10-28 | 1998-09-02 | Sun Microsyst Inc | 装置を初期設定する方法および装置 |
JP2002318714A (ja) * | 2001-04-23 | 2002-10-31 | Casio Comput Co Ltd | フラッシュメモリ最適化装置及びプログラム |
JP2004062783A (ja) * | 2002-07-31 | 2004-02-26 | Sony Corp | テレビジョン受像機およびテレビジョン受像機のソフトウェアの取得・実行方法 |
JP2005028687A (ja) * | 2003-07-10 | 2005-02-03 | Ricoh Co Ltd | 画像処理装置,情報処理装置およびメモリディスク管理方法 |
JP2007110250A (ja) * | 2005-10-11 | 2007-04-26 | Sony Corp | 放送受信装置およびそのプログラム更新方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211204A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
JP4675984B2 (ja) * | 2008-02-29 | 2011-04-27 | 株式会社東芝 | メモリシステム |
US8762967B2 (en) | 2010-03-23 | 2014-06-24 | Samsung Electronics Co., Ltd. | Program compiler, program installer, and program install method |
JP2013045285A (ja) * | 2011-08-24 | 2013-03-04 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置およびプログラム |
US9025366B2 (en) | 2012-10-10 | 2015-05-05 | Samsung Electronics Co., Ltd. | Main memory system storing operating system program and computer system including the same |
US9076507B2 (en) | 2012-11-29 | 2015-07-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory and method of operating nonvolatile memory |
JP7490238B2 (ja) | 2020-12-25 | 2024-05-27 | 京楽産業.株式会社 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009151386A (ja) | 画像処理装置 | |
JP6543122B2 (ja) | 情報処理装置と、前記情報処理装置による不揮発記憶装置の初期化方法、及びプログラム | |
JP2006227830A (ja) | 情報処理機器及び情報処理機器の制御方法 | |
JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
JP2005157528A (ja) | メモリ装置 | |
JP2004192329A (ja) | プログラム書換え方法および端末装置 | |
JP4463061B2 (ja) | 電子機器のファームウェア管理装置及び管理方法 | |
US20050055530A1 (en) | Method and apparatus for protecting a specific memory section | |
JP4602387B2 (ja) | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書込み方法及びデータ書込み装置 | |
JP4238930B2 (ja) | メモリ書き換え制御システム。 | |
JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
JP7298352B2 (ja) | 処理装置及びプログラム | |
US20170109220A1 (en) | Image forming apparatus that ensures operation while hdd is inoperative, and recording medium therefor | |
JP5487603B2 (ja) | 記録制御装置、記録制御方法、記録制御プログラムおよび記憶媒体 | |
JP2004094628A (ja) | フラッシュメモリのメモリ書き換え制御システム、メモリ書き換え制御方法及びメモリ書き換え制御方法の各工程を実行させるプログラム | |
JP7371723B2 (ja) | 電子機器 | |
JP2006243810A (ja) | マイクロコンピュータシステム | |
JP2006127554A (ja) | 情報処理装置及び画像形成装置 | |
JP6460348B2 (ja) | 画像形成装置及びプログラム | |
JP4741390B2 (ja) | 画像処理装置 | |
JP2003122575A (ja) | 情報処理装置 | |
JP2006126987A (ja) | 画像処理装置 | |
JP6638323B2 (ja) | 印刷装置、及び印刷装置の制御方法 | |
JP5976729B2 (ja) | 電子機器 | |
JP2006127268A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |