JP2009147140A

JP2009147140A - Light emitting element, and manufacturing method of light emitting element

Info

Publication number: JP2009147140A
Application number: JP2007323365A
Authority: JP
Inventors: Junko Iwanaga; 順子岩永; Akira Inoue; 彰井上; Shunji Yoshida; 俊治吉田; Toshiya Yokokawa; 俊哉横川
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-12-14
Filing date: 2007-12-14
Publication date: 2009-07-02

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element wherein a plurality of nanowires stood on a substrate apart at prescribed intervals can be easily and suitably formed, and to provide a manufacturing method of the light emitting element. SOLUTION: The light emitting element 100 includes the substrate 1, a pattern layer 9 composed of a plurality of insulating thin films 9A disposed on the substrate 1 and a plurality of openings 9B where a surface of the substrate 1 is exposed, a plurality of nanowires 20 which each includes a first conductivity semiconductor layer 2, a semiconductor light emitting layer 4 and a second conductivity semiconductor layer 5 in this order from the side of the substrate 1 and are stood in the openings 9B of the pattern layer 9, a transparent insulating layer 8 disposed in gaps between the nanowires 20 to cover the pattern layer 9 from above, a first electrode 2 electrically connected to first conductivity semiconductor layers 3 of the plurality of nanowires 20, and a second electrode 6 electrically connected to second conductivity semiconductor layers 5 of the plurality of nanowires 20. COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、発光素子および発光素子の製造方法に係り、詳しくは、半導体発光層を有している複数のナノワイヤを用いた発光素子およびその製造方法の改良に関する。 The present invention relates to a light-emitting element and a method for manufacturing the light-emitting element, and more particularly to a light-emitting element using a plurality of nanowires having a semiconductor light-emitting layer and an improvement of the manufacturing method.

窒化ガリウム（ＧａＮ；窒化物半導体）系材料は、直接遷移型のバンド構造を持ち、連続的に紫外域から可視域に亘る幅広い範囲で発光可能な半導体材料として、様々な分野への応用が期待されている。一般に、サファイア基板上にＧａＮ層を結晶成長させる手法が用いられるが、サファイア基板とＧａＮとの間には大きな格子不整合が存在するので、ＧａＮ結晶に糸状転位などの欠陥が発生するという問題がある。 Gallium nitride (GaN) -based materials have a direct transition band structure and are expected to be applied in various fields as semiconductor materials that can emit light continuously in a wide range from the ultraviolet to the visible range. Has been. Generally, a method of crystal growth of a GaN layer on a sapphire substrate is used. However, since there is a large lattice mismatch between the sapphire substrate and GaN, there is a problem that defects such as thread dislocations occur in the GaN crystal. is there.

このような糸状転位の発生を減らして、発光素子の輝度を向上させる手法として、ＧａＮ系材料からなるナノサイズの柱状結晶構造体（以下、必要に応じて「ＧａＮナノワイヤ」という）が有望視されている。 A nano-sized columnar crystal structure made of GaN-based material (hereinafter referred to as “GaN nanowire” if necessary) is promising as a method for reducing the occurrence of such thread dislocations and improving the luminance of the light emitting device. ing.

このＧａＮナノワイヤのＴＥＭ観測によれば、糸状転位などの欠陥が極めて少ないことが確認されている。このため、当該ＧａＮナノワイヤにＧａＮ／ＩｎＧａＮＭＱＤ（ＭｕｌｔｉｐｌｅＱｕａｎｔｕｍＤｉｓｋ）活性層を作り込んだ高輝度発光素子がすでに提案されている（例えば、特許文献１参照）。 According to TEM observation of this GaN nanowire, it has been confirmed that there are very few defects such as thread dislocations. For this reason, a high-intensity light emitting device in which a GaN / InGaN MQD (Multiple Quantum Disk) active layer is formed on the GaN nanowire has been proposed (see, for example, Patent Document 1).

図１７は、ＧａＮナノワイヤを用いた従来の発光ダイオード（Light Emitting Diode；以下、必要に応じて「ナノワイヤＬＥＤ」と略す）の構造例を示した断面図である。なお、図１７には、上述の特許文献１記載の素子に準拠した発光ダイオードの構造が示されている。 FIG. 17 is a cross-sectional view showing an example of the structure of a conventional light emitting diode (Light Emitting Diode; hereinafter referred to as “nanowire LED” if necessary) using GaN nanowires. FIG. 17 shows the structure of a light-emitting diode conforming to the element described in Patent Document 1 described above.

従来のナノワイヤＬＥＤ２００には、基板５１上にｎ型のＧａＮバッファ層５０が形成されている。そして、このＧａＮバッファ層５０上に、ｎ型ＧａＮ層５３、ＧａＮ／ＩｎＧａＮＭＱＤ活性層５４、および、ｐ型ＧａＮ層５５からなるＧａＮナノワイヤ６０が複数個配置されている。また、ＧａＮナノワイヤ６０のそれぞれの周辺には、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）材料やＳｉＯ₂などの透明絶縁層５８が設けられている。ｐ型ＧａＮ層５５の上部は、例えば、Ｎｉ／Ａｕからなるｐ型透明電極５６により共通に接続されている。そして、このｐ型透明電極５６に、例えばＴｉ／Ａｌからなる電極パッド５７が配されている。また、ＧａＮバッファ層５０に、例えばＴｉ／Ａｌからなるｎ型電極５２が配されている。 In the conventional nanowire LED 200, an n-type GaN buffer layer 50 is formed on a substrate 51. A plurality of GaN nanowires 60 each including an n-type GaN layer 53, a GaN / InGaN MQD active layer 54, and a p-type GaN layer 55 are arranged on the GaN buffer layer 50. In addition, a transparent insulating layer 58 such as SOG (Spin On Glass) material or SiO ₂ is provided around each of the GaN nanowires 60. The upper part of the p-type GaN layer 55 is commonly connected by a p-type transparent electrode 56 made of, for example, Ni / Au. An electrode pad 57 made of, for example, Ti / Al is disposed on the p-type transparent electrode 56. An n-type electrode 52 made of, for example, Ti / Al is disposed on the GaN buffer layer 50.

このようなナノワイヤＬＥＤ２００には、糸状転位などの欠陥が少ないことに加え、ＧａＮナノワイヤ６０の側壁から出射された光が、周辺のＧａＮナノワイヤ６０により散乱され、この散乱光を上方に効率的に取り出せるという利点がある。更に、ナノワイヤＬＥＤ２００では、多数のＧａＮナノワイヤ６０を光源とする面光源を容易に構成できるという特徴もある。
特開２００５−２２８９３６号公報特開２００７−２７２９８号公報 Such a nanowire LED 200 has few defects such as thread dislocations, and light emitted from the sidewall of the GaN nanowire 60 is scattered by the surrounding GaN nanowire 60, and the scattered light can be efficiently extracted upward. There is an advantage. Further, the nanowire LED 200 has a feature that a surface light source using a large number of GaN nanowires 60 as a light source can be easily configured.
JP 2005-228936 A JP 2007-27298 A

ところが、従来のナノワイヤＬＥＤ２００には、ＧａＮナノワイヤ６０を成長させる際に、ＧａＮナノワイヤ６０同士の適切な間隔制御において難点がある。 However, the conventional nanowire LED 200 has a difficulty in controlling the distance between the GaN nanowires 60 when the GaN nanowires 60 are grown.

例えば、ナノワイヤＬＥＤ２００を照明器具や表示デバイス用の面光源として用いる場合には、ＧａＮナノワイヤ６０の基板面内における敷き詰め度（面積占有率）のばらつきにより、面光源の光強度がばらつく場合がある。 For example, when the nanowire LED 200 is used as a surface light source for a lighting fixture or a display device, the light intensity of the surface light source may vary due to variations in the degree of spread (area occupancy) within the substrate surface of the GaN nanowire 60.

また、ＧａＮナノワイヤ６０が極度に高密度で敷き詰められた場合、ＧａＮナノワイヤ６０同士の間で一旦取り出された光が隣接するＧａＮナノワイヤ６０に再度入射すると、ＧａＮナノワイヤ６０に吸収されることにより、光の取り出し効率が低下するという問題がある。 In addition, when the GaN nanowires 60 are spread at an extremely high density, when the light once extracted between the GaN nanowires 60 is incident on the adjacent GaN nanowires 60 again, the light is absorbed by the GaN nanowires 60, thereby There is a problem that the take-out efficiency is reduced.

また、ＧａＮナノワイヤ６０が極度に高密度で敷き詰められた場合、ナノワイヤＬＥＤ２００の放熱性が悪くなり、ナノワイヤＬＥＤ２００の温度上昇により発光効率が劣化する。 In addition, when the GaN nanowires 60 are spread at an extremely high density, the heat dissipation of the nanowire LED 200 is deteriorated, and the luminous efficiency is deteriorated due to the temperature rise of the nanowire LED 200.

特に大面積の面光源の場合には、ナノワイヤＬＥＤ２００の中央部分の放熱性が悪いので、ナノワイヤＬＥＤ２００の面内の電流が不均一になり易い。つまり、ナノワイヤＬＥＤの中央部分の温度が上昇し易いので、ナノワイヤＬＥＤ２００の発光効率が面内で不均一になるという問題がある。 In particular, in the case of a surface light source with a large area, the heat dissipation in the center portion of the nanowire LED 200 is poor, and thus the current in the surface of the nanowire LED 200 tends to be non-uniform. That is, since the temperature of the central part of the nanowire LED is likely to rise, there is a problem that the light emission efficiency of the nanowire LED 200 becomes uneven in the plane.

これに対し、ＧａＮナノワイヤ６０の成長温度を下げることにより、ＧａＮナノワイヤ６０同士の間隔をある程度広げた状態でＧａＮナノワイヤ６０を成長できるが、この場合、ＧａＮナノワイヤ６０の結晶性の悪化（つまり結晶中の欠陥増加）が懸念される。 In contrast, by reducing the growth temperature of the GaN nanowires 60, the GaN nanowires 60 can be grown in a state where the distance between the GaN nanowires 60 is widened to some extent. There is concern about an increase in defects.

そこで、ＧａＮ結晶体同士の間隔の制御を意図したＬＥＤの製造方法が、上述の特許文献２の図２に記載されている。同公報によれば、開口部を有するシリコン酸化膜をＧａＮ結晶体のマスクとして、この開口部内においてＧａＮ結晶体が選択成長により埋め込まれている。これにより、ＧａＮ結晶体を等間隔に形成できるとされている。 Therefore, a method for manufacturing an LED intended to control the spacing between GaN crystals is described in FIG. According to the publication, a silicon oxide film having an opening is used as a mask for the GaN crystal, and the GaN crystal is buried in the opening by selective growth. As a result, GaN crystals can be formed at equal intervals.

しかし、上述の公報に記載された開口部においては、ＧａＮナノワイヤが埋め込まれているので、シリコン酸化膜の開口部のパターニングにおいて、以下のような問題がある。 However, since the GaN nanowire is embedded in the opening described in the above publication, there are the following problems in patterning the opening of the silicon oxide film.

例えば、円柱状のＧａＮナノワイヤの高さが１μｍ、その直径が８０ｎｍ、ＧａＮナノワイヤ同士の間隔が１００ｎｍであるとする。すると、このような円柱状のＧａＮナノワイヤを、上述の製造方法に倣って形成する場合、高さが１μｍ、直径が８０ｎｍという高アスペクト比の開口パターンを１００ｎｍ間隔で、シリコン酸化膜上にパターニングする必要がある。そして、このことが、様々な不都合（例えば、ナノワイヤＬＥＤの製造コストのアップ）を誘発すると考えられる。 For example, it is assumed that the height of the cylindrical GaN nanowire is 1 μm, the diameter is 80 nm, and the interval between the GaN nanowires is 100 nm. Then, when such a columnar GaN nanowire is formed following the above-described manufacturing method, a high aspect ratio opening pattern having a height of 1 μm and a diameter of 80 nm is patterned on the silicon oxide film at intervals of 100 nm. There is a need. This is considered to induce various disadvantages (for example, an increase in the manufacturing cost of the nanowire LED).

本発明は、このような事情に鑑みてなされたものであり所定の間隔を離して基板上に立設された複数のナノワイヤを簡易かつ適切に形成できる発光素子および発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a light emitting element capable of easily and appropriately forming a plurality of nanowires erected on a substrate at a predetermined interval, and a method for manufacturing the light emitting element For the purpose.

上記課題を解決するため、本発明は、
基板と、
前記基板上に配された絶縁膜および前記基板の表面が露出している複数の開口部からなるパターン層と、
前記基板側から第１導電型の半導体層、半導体発光層、および、第２導電型の半導体層をこの順に含み、前記パターン層の開口部内において前記基板に立設している複数のナノワイヤと、
前記パターン層を上方から覆うようにして、前記ナノワイヤ間の隙間に配された透明絶縁層と、
前記複数のナノワイヤの前記第１導電型の半導体層に電気的に接続された第１電極と、
前記複数のナノワイヤの前記第２導電型の半導体層に電気的に接続された第２電極と、
を備えた発光素子を提供する。 In order to solve the above problems, the present invention provides:
A substrate,
A pattern layer comprising an insulating film disposed on the substrate and a plurality of openings from which the surface of the substrate is exposed;
A plurality of nanowires including a first conductivity type semiconductor layer, a semiconductor light emitting layer, and a second conductivity type semiconductor layer in this order from the substrate side, and standing on the substrate in the opening of the pattern layer;
A transparent insulating layer disposed in the gap between the nanowires so as to cover the pattern layer from above,
A first electrode electrically connected to the first conductivity type semiconductor layer of the plurality of nanowires;
A second electrode electrically connected to the second conductivity type semiconductor layer of the plurality of nanowires;
Provided is a light emitting device comprising:

本発明の発光素子では、パターン層の開口部内にナノワイヤを埋め込む必要がないので、当該開口部の設計スペックを、パターン層を形成し易くなるよう、適切に設定できる。 In the light emitting device of the present invention, since it is not necessary to embed nanowires in the opening of the pattern layer, the design specifications of the opening can be appropriately set so that the pattern layer can be easily formed.

また、開口部の幅が狭くて、開口部のアスペクト比が大きいと、ナノワイヤの各層に対応する組成の原料が基板に届き難くなり、ナノワイヤの成長を阻害する場合があるが、本発明の発光素子では、開口部のアスペクト比を小さくできるので、このような問題に適切に対処できる。 In addition, if the width of the opening is narrow and the aspect ratio of the opening is large, the raw material having a composition corresponding to each layer of the nanowire may not easily reach the substrate, which may inhibit the growth of the nanowire. In the element, since the aspect ratio of the opening can be reduced, such a problem can be appropriately dealt with.

また、本発明の発光素子では、パターン層の開口部の間隔に基づいて、ナノワイヤの適切な間隔制御を行える。 In the light emitting device of the present invention, appropriate nanowire spacing can be controlled based on the spacing between the openings of the pattern layer.

よって、このような発光素子を面光源として用いる場合には、ナノワイヤの基板面内における敷き詰め度（面積占有率）のばらつきを抑えることができ、面光源の光強度のばらつきを抑制できる。 Therefore, when using such a light emitting element as a surface light source, it is possible to suppress variations in the degree of spread (area occupancy) in the substrate surface of the nanowires, and it is possible to suppress variations in light intensity of the surface light source.

また、ナノワイヤを高密度に敷き詰め過ぎることが回避され、発光素子の温度上昇やナノワイヤから取り出された光の隣接するナノワイヤへの再吸収を抑えることができる。その結果、発光素子の温度上昇による特性劣化や光の取り出し効率の低下を防ぐことができる。 In addition, it is possible to prevent the nanowires from being overlaid with high density, and it is possible to suppress the temperature rise of the light emitting element and the reabsorption of light extracted from the nanowires into the adjacent nanowires. As a result, it is possible to prevent deterioration of characteristics due to temperature rise of the light emitting element and reduction of light extraction efficiency.

前記パターン層の絶縁膜は、前記開口部を挟むようにして、ストライプ状に配置されていてもよい。 The insulating film of the pattern layer may be arranged in a stripe shape so as to sandwich the opening.

これにより、開口部の幅方向に隣接する、ナノワイヤ同士の間隔を一定に保つように、開口部内にナノワイヤを配列することができる。 Thus, the nanowires can be arranged in the opening so as to keep the spacing between the nanowires adjacent in the width direction of the opening constant.

また、前記パターン層を平面視した場合、略円形または略多角形の前記開口部を格子状に配列してもよい。 Further, when the pattern layer is viewed in plan, the substantially circular or substantially polygonal openings may be arranged in a lattice pattern.

これにより、格子状に並んでいる開口部の配列方向に隣接するナノワイヤ同士の間隔を一定に保つように、開口部内にナノワイヤを配することができる。 Thereby, nanowires can be arranged in the openings so as to keep a constant interval between the nanowires adjacent to each other in the arrangement direction of the openings arranged in a lattice pattern.

なお、本明細書において、「略円形」とは、真円形の他、当該真円形から歪んだ円形（例えば、楕円形や長円形）を含むものとする。また、「略多角形」とは、多角形を形作る辺が必ずしも直線である必要はなく、この辺を若干湾曲させた多角形を含み（例えば、三角形に対して扇型）、多角形を形作る角が必ずしも尖っている必要はなく、この角を若干丸めた多角形（例えば、図１３に例示される「長方形の開口部４０９Ｂ」を参照）を含むものとする。 In this specification, “substantially circular” includes not only a true circle but also a circle distorted from the true circle (for example, an ellipse or an oval). In addition, the “substantially polygonal shape” does not necessarily mean that the side forming the polygon is a straight line, and includes a polygon obtained by slightly curving the side (for example, a fan shape with respect to the triangle), and the angle forming the polygon. It is not always necessary to be sharp, and includes a polygon (for example, refer to “rectangular opening 409B” illustrated in FIG. 13) whose corners are slightly rounded.

また、前記パターン層を平面視した場合、略円形または略多角形の前記開口部を千鳥状に配列してもよい。 When the pattern layer is viewed in plan, the substantially circular or substantially polygonal openings may be arranged in a staggered pattern.

これにより、千鳥状に並んでいる開口部に隣接するナノワイヤ同士の間隔を一定に保つように、開口部内にナノワイヤを配することができる。 Thereby, a nanowire can be arranged in an opening part so that the space | interval of the nanowires adjacent to the opening part located in a staggered pattern may be kept constant.

また、前記パターン層を平面視した場合、略円形または略多角形の前記開口部をランダムに配列してもよい。 Moreover, when the said pattern layer is planarly viewed, you may arrange | position the said substantially circular or substantially polygonal opening part at random.

また、前記パターン層の絶縁膜の厚みが、前記ナノワイヤの高さの半分以下であってもよい。 The thickness of the insulating film of the pattern layer may be less than or equal to half the height of the nanowire.

また、前記パターン層の絶縁膜は、酸化シリコンにより構成されてもよい。 The insulating film of the pattern layer may be made of silicon oxide.

また、本発明は、基板上に配された絶縁膜および前記基板の表面が露出している複数の開口部からなるパターン層を形成する工程と、
前記開口部内において第１導電型の半導体層、半導体発光層、および、第２導電型の半導体層をこの順に成長させ、これらの層を含む複数のナノワイヤを前記基板に対して鉛直方向に形成させる成長工程と、
前記パターン層を上方から覆うようにして、前記ナノワイヤ間の隙間に透明絶縁層を埋め込む工程と、
前記複数のナノワイヤの第１導電型の半導体層に電気的に接続する第１電極を形成する工程と、
前記複数のナノワイヤの第２導電型の半導体層に電気的に接続する第２電極を形成する工程と、
を含んでいる発光素子の製造方法を提供する。 Further, the present invention includes a step of forming a pattern layer including an insulating film disposed on a substrate and a plurality of openings exposing the surface of the substrate;
A first conductivity type semiconductor layer, a semiconductor light emitting layer, and a second conductivity type semiconductor layer are grown in this order in the opening, and a plurality of nanowires including these layers are formed in a vertical direction with respect to the substrate. Growth process,
Embedding a transparent insulating layer in the gap between the nanowires so as to cover the pattern layer from above;
Forming a first electrode electrically connected to the first conductivity type semiconductor layer of the plurality of nanowires;
Forming a second electrode electrically connected to the second conductivity type semiconductor layer of the plurality of nanowires;
The manufacturing method of the light emitting element containing this is provided.

本発明の発光素子の製造方法では、パターン層の開口部内にナノワイヤを埋め込む必要がないので、当該開口部の設計スペックを、パターン層を形成し易くなるように適切に設定できる。 In the method for manufacturing a light emitting element of the present invention, since it is not necessary to embed nanowires in the opening of the pattern layer, the design specification of the opening can be appropriately set so that the pattern layer can be easily formed.

また、開口部の幅が狭くて、開口部のアスペクト比が大きいと、ナノワイヤの各層に対応する組成の原料が基板に届き難くなり、ナノワイヤの成長を阻害する場合があるが、本発明の発光素子の製造方法では、開口部のアスペクト比を小さくできるので、このような問題に適切に対処できる。 In addition, if the width of the opening is narrow and the aspect ratio of the opening is large, the raw material having a composition corresponding to each layer of the nanowire may not easily reach the substrate, which may inhibit the growth of the nanowire. In the element manufacturing method, since the aspect ratio of the opening can be reduced, such a problem can be appropriately dealt with.

また、本発明の発光素子の製造方法では、パターン層の開口部の間隔に基づいて、ナノワイヤの適切な間隔制御を行える。 Moreover, in the method for manufacturing a light-emitting element according to the present invention, it is possible to appropriately control the distance between the nanowires based on the distance between the openings of the pattern layer.

よって、このようにして製造された発光素子を面光源として用いる場合には、ナノワイヤの基板面内における敷き詰め度（面積占有率）のばらつきを抑えることができ、面光源の光強度がばらつきを抑制できる。 Therefore, when the light-emitting device manufactured in this way is used as a surface light source, it is possible to suppress variations in the degree of spread (area occupancy) within the substrate surface of the nanowire, and the light intensity of the surface light source is suppressed. it can.

また、ナノワイヤを高密度に敷き詰め過ぎることが回避され、ナノワイヤから取り出された光の隣接するナノワイヤへの再吸収を抑えることができる。その結果、発光素子の光の取り出し効率の低下を防ぐことができる。更に、発光素子の放熱性も改善され、発光素子の温度上昇に伴う特性劣化を防ぐことができる。 Moreover, it is avoided that the nanowires are overlaid with a high density, and reabsorption of light extracted from the nanowires into the adjacent nanowires can be suppressed. As a result, a reduction in light extraction efficiency of the light emitting element can be prevented. Furthermore, the heat dissipation of the light emitting element is also improved, and the characteristic deterioration accompanying the temperature rise of the light emitting element can be prevented.

また、前記成長工程の際に、前記パターン層の絶縁膜上に多結晶層が成長した場合、前記多結晶層を除去する工程をさらに含んでもよい。 In addition, when a polycrystalline layer grows on the insulating film of the pattern layer during the growth step, the method may further include a step of removing the polycrystalline layer.

例えば、このような多結晶層をウエットエッチングにより除去することができ、多結晶層を下地の絶縁膜と一緒に、リフトオフ法により除去することもできる。 For example, such a polycrystalline layer can be removed by wet etching, and the polycrystalline layer can be removed together with a base insulating film by a lift-off method.

また、前記パターン層を形成する工程において、隣接する前記開口部間に前記絶縁膜をストライプ状に形成してもよい。 Further, in the step of forming the pattern layer, the insulating film may be formed in a stripe shape between the adjacent openings.

また、前記パターン層を形成する工程において、略円形または略多角形の前記開口部を格子状に並ぶように形成してもよい。 Further, in the step of forming the pattern layer, the substantially circular or substantially polygonal openings may be formed in a lattice pattern.

これにより、格子状に並んでいる開口部の配列方向に隣接する、ナノワイヤ同士の間隔を一定に保つように、開口部内にナノワイヤを配することができる。 Thereby, nanowires can be arranged in the openings so as to keep the spacing between the nanowires adjacent to each other in the arrangement direction of the openings arranged in a lattice.

また、前記パターン層を形成する工程において、略円形または略多角形の前記開口部を千鳥状に並ぶように形成してもよい。 In the step of forming the pattern layer, the substantially circular or substantially polygonal openings may be formed in a staggered pattern.

これにより、千鳥状に並んでいる開口部に隣接する、ナノワイヤ同士の間隔を一定に保つように、開口部内にナノワイヤを配することができる。 Thereby, a nanowire can be arranged in an opening part so that the space | interval of nanowires adjacent to the opening part located in a staggered pattern may be kept constant.

また、前記パターン層を形成する工程において、前記パターン層を形成する工程において、略円形または略多角形の開口部をランダムに並ぶように形成してもよい。 Further, in the step of forming the pattern layer, in the step of forming the pattern layer, substantially circular or substantially polygonal openings may be formed so as to be randomly arranged.

本発明によれば、所定の間隔を離して基板上に立設された複数のナノワイヤを簡易かつ適切に形成できる発光素子および発光素子の製造方法が得られる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the light emitting element which can form the several nanowire standingly arranged on the board | substrate at predetermined intervals easily and appropriately can be obtained.

以下、本発明の実施形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の実施形態によるナノワイヤＬＥＤの構造例を示した断面図である。 FIG. 1 is a cross-sectional view illustrating a structure example of a nanowire LED according to an embodiment of the present invention.

本実施形態のナノワイヤＬＥＤ１００では、図１に示すように、サファイア基板１の表面にｎ型のＧａＮバッファ層１０が設けられている。これにより、ＧａＮバッファ層１０上に、複数のＧａＮナノワイヤ２０を自然に成長させることができる。このＧａＮナノワイヤ２０は、サファイア基板１に対して鉛直方向に立設するように形成され、上述のＧａＮバッファ層１０上に、ｎ型ＧａＮ層３（ｎ型の窒化物半導体層）、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４（窒化物半導体発光層）、および、ｐ型ＧａＮ層５（ｐ型の窒化物半導体層）をこの順に有する柱状（例えば円柱状）を成している。また、ｎ型ＧａＮ層３、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４、および、ｐ型ＧａＮ層５はダブルへテロ構造を成している。なお、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４中のＩｎ組成を調整することにより、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４は、可視波長域を含む様々な波長の光を発光できる。 In the nanowire LED 100 of the present embodiment, as shown in FIG. 1, an n-type GaN buffer layer 10 is provided on the surface of the sapphire substrate 1. Thereby, a plurality of GaN nanowires 20 can be naturally grown on the GaN buffer layer 10. The GaN nanowire 20 is formed so as to stand in a vertical direction with respect to the sapphire substrate 1, and the n-type GaN layer 3 (n-type nitride semiconductor layer), InGaN / GaN on the GaN buffer layer 10 described above. The columnar shape (for example, columnar shape) which has MQD active layer 4 (nitride semiconductor light emitting layer) and p-type GaN layer 5 (p-type nitride semiconductor layer) in this order is comprised. The n-type GaN layer 3, the InGaN / GaN MQD active layer 4, and the p-type GaN layer 5 form a double heterostructure. In addition, by adjusting the In composition in the InGaN / GaN MQD active layer 4, the InGaN / GaN MQD active layer 4 can emit light of various wavelengths including the visible wavelength region.

また、本実施形態のナノワイヤＬＥＤ１００では、ＧａＮナノワイヤ２０間の隙間には、図１に示すように、後述するパターン層９を上方から覆うようにして、酸化シリコン（ＳｉＯ₂）やＳＯＧ材料からなる透明絶縁層８が埋め込まれている。 Further, in the nanowire LED 100 of the present embodiment, the gap between the GaN nanowires 20 is made of silicon oxide (SiO ₂ ) or SOG material so as to cover a pattern layer 9 described later from above as shown in FIG. A transparent insulating layer 8 is embedded.

これにより、柱状のＧａＮナノワイヤ２０とＧａＮバッファ層１０との密着性、および、ＧａＮナノワイヤ２０の機械的強度を向上できる。また、透明絶縁層８によって、ｐ型ＧａＮ層５とｎ型のＧａＮバッファ層１０とを完全に分離できるので、ｐ型透明電極６（後述）による両者間の短絡などの問題も適切に回避できる。 Thereby, the adhesiveness between the columnar GaN nanowire 20 and the GaN buffer layer 10 and the mechanical strength of the GaN nanowire 20 can be improved. Further, since the p-type GaN layer 5 and the n-type GaN buffer layer 10 can be completely separated by the transparent insulating layer 8, problems such as a short circuit between the two due to the p-type transparent electrode 6 (described later) can be appropriately avoided. .

更に、本実施形態のナノワイヤＬＥＤ１００では、図１に示すように、全てのｐ型ＧａＮ層５に共通に電圧を印加するように、ｐ型ＧａＮ層５に電気的に接続されたｐ型透明電極６がｐ型ＧａＮ層５の上部に配されている。なお、ｐ型透明電極６には、Ｎｉ／Ａｕ電極などを用いればよい。一方、全てのｎ型ＧａＮ層３に共通に電圧を印加するように、ｎ型ＧａＮ層３に電気的に接続されたｎ型電極２がＧａＮバッファ層１０上の適所に配されている。なお、ｎ型電極２には、Ｔｉ／Ａｌ電極などを用いればよい。更に、Ｔｉ／Ａｌなどからなる電極パッド７が、ｐ型透明電極６に電気的に接続されてｐ型透明電極６上の適所に配されている。 Furthermore, in the nanowire LED 100 of the present embodiment, as shown in FIG. 1, a p-type transparent electrode electrically connected to the p-type GaN layer 5 so as to apply a voltage to all the p-type GaN layers 5 in common. 6 is arranged on the p-type GaN layer 5. Note that a Ni / Au electrode or the like may be used for the p-type transparent electrode 6. On the other hand, the n-type electrode 2 electrically connected to the n-type GaN layer 3 is disposed at a suitable position on the GaN buffer layer 10 so as to apply a voltage to all the n-type GaN layers 3 in common. For the n-type electrode 2, a Ti / Al electrode or the like may be used. Furthermore, an electrode pad 7 made of Ti / Al or the like is electrically connected to the p-type transparent electrode 6 and disposed at an appropriate position on the p-type transparent electrode 6.

なお、上述のナノワイヤＬＥＤ１００は一例に過ぎず、本実施形態のナノワイヤＬＥＤ１００の構成を様々な態様に改変できる。 The nanowire LED 100 described above is merely an example, and the configuration of the nanowire LED 100 of the present embodiment can be modified in various ways.

例えば、本実施形態のナノワイヤＬＥＤ１００では、窒化物半導体（窒化ガリウム；ＧａＮ）を用いてナノワイヤを構成しているが、例えば、酸化亜鉛（ＺｎＯ）などの酸化物半導体を用いてもよい。 For example, in the nanowire LED 100 of the present embodiment, a nanowire is formed using a nitride semiconductor (gallium nitride; GaN), but an oxide semiconductor such as zinc oxide (ZnO) may be used.

また、ＧａＮナノワイヤ２０をＧａＮバッファ層１０上に成長させているが、サファイア基板１上にナノワイヤを直接成長させてもよいし、安価なシリコン（Ｓｉ）基板を用いて、Ｓｉ基板上に直接ナノワイヤを成長させてもよい。この場合、Ｓｉ基板は前処理として自然酸化膜を除去し、ＧａＮのワイヤを成長させる公知の方法を用いることができる。 Further, although the GaN nanowire 20 is grown on the GaN buffer layer 10, the nanowire may be grown directly on the sapphire substrate 1, or an inexpensive silicon (Si) substrate is used to directly grow the nanowire on the Si substrate. May be grown. In this case, a known method for removing a natural oxide film and growing a GaN wire as a pretreatment can be used for the Si substrate.

更に、ナノワイヤＬＥＤ１００の基板として、上述のシリコン基板以外にも、サファイア基板１、シリコン基板、ＳｉＣ（シリコンカーバイド）基板、ＳＯＩ基板、または、ハイブリッド基板などを用いることができ、これらの基板上にナノワイヤを直接成長させてもよい。 Further, as the substrate of the nanowire LED 100, in addition to the above-described silicon substrate, a sapphire substrate 1, a silicon substrate, a SiC (silicon carbide) substrate, an SOI substrate, a hybrid substrate, or the like can be used. May be grown directly.

更に、ＧａＮバッファ層１０上のｎ型電極２に代えて、特開２００７−２７２９８号公報（図１）に記載の如く、ｎ型の導電性基板の裏面全域にｎ型電極を配するように、構成してもよい。 Further, in place of the n-type electrode 2 on the GaN buffer layer 10, an n-type electrode is arranged over the entire back surface of the n-type conductive substrate as described in Japanese Patent Application Laid-Open No. 2007-27298 (FIG. 1). May be configured.

更に、透明絶縁層８の材料として、上述の酸化シリコンに代えて、他の絶縁材料、例えば、窒化シリコン（ＳｉＮ）を用いてもよい。 Furthermore, instead of the above-described silicon oxide, another insulating material such as silicon nitride (SiN) may be used as the material of the transparent insulating layer 8.

次に、本実施形態のナノワイヤＬＥＤ１００の特徴部であるパターン層９について図面を参照しながら詳しく説明する。 Next, the pattern layer 9 which is a characteristic part of the nanowire LED 100 of this embodiment will be described in detail with reference to the drawings.

図２は、本発明の実施形態によるナノワイヤＬＥＤの要部の立体斜視図である。但し、図２では、本実施形態のナノワイヤＬＥＤ１００の構成要素を適宜省略し、図面の簡略化を図っている。例えば、図２では、サファイア基板１やｐ型透明電極６の図示、ＧａＮナノワイヤ２０中の各層３、４、５の図示を省いている。 FIG. 2 is a three-dimensional perspective view of the main part of the nanowire LED according to the embodiment of the present invention. However, in FIG. 2, the components of the nanowire LED 100 of the present embodiment are omitted as appropriate to simplify the drawing. For example, in FIG. 2, the illustration of the sapphire substrate 1 and the p-type transparent electrode 6 and the illustration of the layers 3, 4, and 5 in the GaN nanowire 20 are omitted.

図３は、本発明の実施形態によるナノワイヤＬＥＤのパターン層を平面視した図である。 FIG. 3 is a plan view of the pattern layer of the nanowire LED according to the embodiment of the present invention.

なお、本明細書では、説明の便宜上、図２および図３に示すとおり、開口部９Ｂが延びている方向を「第１方向」とし、この「第１方向」に直交する方向（開口部９Ｂの幅方向）を「第２方向」とする。 In this specification, for convenience of explanation, as shown in FIG. 2 and FIG. 3, the direction in which the opening 9B extends is referred to as a “first direction” and a direction orthogonal to the “first direction” (opening 9B Is defined as “second direction”.

図２および図３に示すように、パターン層９は、サファイア基板１のＧａＮバッファ層１０上に配され、第１方向に延びるストライプ状の複数の絶縁薄膜９Ａ、および、サファイア基板１のＧａＮバッファ層１０の表面が露出されているストライプ状の複数の開口部９Ｂを有している。つまり、パターン層９の絶縁薄膜９Ａは、開口部９Ｂを挟むようにして形成され、この絶縁薄膜９ＡによりＧａＮバッファ層１０が被覆されている。絶縁薄膜９Ａは、ここでは、酸化シリコン（ＳｉＯ₂）により構成されている。 As shown in FIGS. 2 and 3, the pattern layer 9 is disposed on the GaN buffer layer 10 of the sapphire substrate 1, and a plurality of striped insulating thin films 9 A extending in the first direction, and the GaN buffer of the sapphire substrate 1. It has a plurality of stripe-shaped openings 9B from which the surface of the layer 10 is exposed. That is, the insulating thin film 9A of the pattern layer 9 is formed so as to sandwich the opening 9B, and the GaN buffer layer 10 is covered with the insulating thin film 9A. Here, the insulating thin film 9A is made of silicon oxide (SiO ₂ ).

一方、開口部９Ｂに対応する領域については、絶縁薄膜９Ａによる被覆がなされてなく、パターン層９を形成した段階では、下地のＧａＮバッファ層１０が露出している。このため、この露出された領域が、サファイア基板１のＧａＮバッファ層１０上にＧａＮナノワイヤ２０を成長させる際の、ＧａＮナノワイヤ２０のエピタキシャル成長面として機能する。 On the other hand, the region corresponding to the opening 9B is not covered with the insulating thin film 9A, and when the pattern layer 9 is formed, the underlying GaN buffer layer 10 is exposed. For this reason, this exposed region functions as an epitaxial growth surface of the GaN nanowire 20 when the GaN nanowire 20 is grown on the GaN buffer layer 10 of the sapphire substrate 1.

なお、絶縁薄膜９Ａでは、サファイア基板１上にＧａＮナノワイヤ２０を成長させる際に、多結晶ＧａＮ層の成長を伴うことがあるが、この場合、後述のとおり、多結晶ＧａＮ層は選択エッチングにより除去される。 In the insulating thin film 9A, the growth of the GaN nanowire 20 on the sapphire substrate 1 may be accompanied by the growth of the polycrystalline GaN layer. In this case, the polycrystalline GaN layer is removed by selective etching as described later. Is done.

本実施形態では、絶縁薄膜９Ａの幅Ｗ１（図３参照）は、約１００ｎｍに設定され、開口部９Ｂの第２方向の幅Ｄ１（図３参照）も、約１００ｎｍに設定されている。また、絶縁薄膜９Ａの厚みＴ（図１参照）は、ＧａＮナノワイヤ２０の高さに比べて充分に小さく、ここでは、約１００ｎｍである。 In the present embodiment, the width W1 (see FIG. 3) of the insulating thin film 9A is set to about 100 nm, and the width D1 in the second direction of the opening 9B (see FIG. 3) is also set to about 100 nm. In addition, the thickness T (see FIG. 1) of the insulating thin film 9A is sufficiently smaller than the height of the GaN nanowire 20, and is about 100 nm here.

この場合、円柱状のＧａＮナノワイヤ２０の直径が約８０ｎｍであり、ＧａＮナノワイヤ２０が開口部９Ｂの第２方向の略中央に成長すると見做すと、図２に示すように、ＧａＮナノワイヤ２０の第２方向における間隔Ｄ２（正確には、ＧａＮナノワイヤ２０の第２方向における端同士の距離）は、上述の絶縁薄膜９Ａの幅Ｗ１（１００ｎｍ）および開口部９Ｂの幅Ｄ１（１００ｎｍ）に基づいて一定（ここでは、約１２０ｎｍ）になると期待される。 In this case, assuming that the diameter of the columnar GaN nanowire 20 is about 80 nm and the GaN nanowire 20 grows in the approximate center in the second direction of the opening 9B, as shown in FIG. The distance D2 in the second direction (more precisely, the distance between the ends of the GaN nanowires 20 in the second direction) is based on the width W1 (100 nm) of the insulating thin film 9A and the width D1 (100 nm) of the opening 9B. It is expected to be constant (here, about 120 nm).

つまり、開口部９Ｂは、第２方向に等間隔（上述の幅Ｗ１）を隔てて配され、第１方向に真直ぐにストライプ状に延在しているので、開口部９Ｂの幅方向（第２方向）に隣接する、ＧａＮナノワイヤ２０同士の間隔Ｄ２を一定に保つように、ＧａＮナノワイヤ２０は、開口部９Ｂ毎に第１方向に１列に並んで配列されている。 That is, the openings 9B are arranged at equal intervals (the above-described width W1) in the second direction and extend straight in the first direction in a stripe shape, so that the width direction of the opening 9B (second The GaN nanowires 20 are arranged in a row in the first direction for each opening 9B so that the distance D2 between the GaN nanowires 20 adjacent to each other in the direction) is kept constant.

このようにして、ＧａＮナノワイヤ２０の集合体としてのＧａＮナノワイヤアレイ１４を、ＧａＮナノワイヤ２０がＧａＮバッファ層１０上の第２方向に等間隔に並ぶように、サファイア基板１上に形成できる。 In this way, the GaN nanowire array 14 as an aggregate of the GaN nanowires 20 can be formed on the sapphire substrate 1 so that the GaN nanowires 20 are arranged at equal intervals in the second direction on the GaN buffer layer 10.

但し、上述の絶縁薄膜９Ａの幅Ｗ１、開口部９Ｂの幅Ｄ１、および、絶縁薄膜９Ａの厚みＴの各値は飽くまで一例に過ぎない。絶縁薄膜９Ａの厚みＴについては、少なくともＧａＮナノワイヤ２０の高さの半分以下に設定すればよい。よって、ＧａＮナノワイヤ２０の高さが約１μｍの場合には、この厚みＴは、例えば、ＣＶＤ法やスパッタ法で形成するのであれば、５０ｎｍ〜３００ｎｍの範囲において、Ｓｉ基板上に熱酸化法で形成するのであれば、３ｎｍから２０ｎｍの範囲において、任意に設定できる。 However, the above-described values of the width W1 of the insulating thin film 9A, the width D1 of the opening 9B, and the thickness T of the insulating thin film 9A are just examples. The thickness T of the insulating thin film 9A may be set to at least half the height of the GaN nanowire 20 or less. Therefore, when the height of the GaN nanowire 20 is about 1 μm, the thickness T is, for example, in the range of 50 nm to 300 nm by thermal oxidation on the Si substrate if it is formed by CVD or sputtering. If it is formed, it can be arbitrarily set within the range of 3 nm to 20 nm.

また、絶縁薄膜９Ａの幅Ｗ１および間隔（つまり開口部９Ｂの幅Ｄ１）は、ＧａＮナノワイヤ２０の発光層であるＩｎＧａＮ／ＧａＮＭＱＷ活性層４から発光した光が、効率よく取り出され、周囲のＧａＮナノワイヤ２０によって効率よく散乱されて、光が上部に取り出されるために適したＧａＮナノワイヤの間隔と直径に基づいた数値を設定すればよい。 Further, the width W1 and the interval (that is, the width D1 of the opening 9B) of the insulating thin film 9A are such that the light emitted from the InGaN / GaN MQW active layer 4 that is the light emitting layer of the GaN nanowire 20 is efficiently extracted and the surrounding GaN What is necessary is just to set the numerical value based on the space | interval and diameter of a GaN nanowire suitable for being efficiently scattered by the nanowire 20 and taking out light to the upper part.

具体的には、ＧａＮナノワイヤ２０からの光の取り出し効率を高めるには、ＧａＮナノワイヤ２０の直径を発光波長よりも小さくするとよい。発光波長をλ、ＧａＮナノワイヤ２０の屈折率をｎ１とすると、ＧａＮナノワイヤ２０の直径はλ／ｎ１よりも小さくするとよい。ＧａＮナノワイヤ２０の屈折率をｎ１＝２．５とすると、発光波長が例えば３６０ｎｍの紫外線の場合、１４４ｎｍより小さい値が適当な値となる。また、発光波長が７８０ｎｍの赤色光線の場合は、３１２ｎｍより小さい値に設定すればよく、他にも、緑色、青色、紫外線など、発光波長に合わせて適当な直径を設定すればよい。よって、絶縁薄膜９Ａの間隔（つまり開口部９Ｂの幅Ｄ１）は開口部９Ｂに形成するＧａＮナノワイヤの本数に応じて設定すればよい。 Specifically, in order to increase the light extraction efficiency from the GaN nanowire 20, the diameter of the GaN nanowire 20 may be made smaller than the emission wavelength. When the emission wavelength is λ and the refractive index of the GaN nanowire 20 is n1, the diameter of the GaN nanowire 20 is preferably smaller than λ / n1. When the refractive index of the GaN nanowire 20 is n1 = 2.5, a value smaller than 144 nm is an appropriate value when the emission wavelength is, for example, 360 nm. In the case of red light with an emission wavelength of 780 nm, it may be set to a value smaller than 312 nm, and other appropriate diameters such as green, blue, and ultraviolet may be set according to the emission wavelength. Therefore, the interval between the insulating thin films 9A (that is, the width D1 of the opening 9B) may be set according to the number of GaN nanowires formed in the opening 9B.

更に、ＧａＮナノワイヤ２０から一旦外部に取り出された光が、ＧａＮナノワイヤ２０に吸収されることなく、効率よく散乱されるには、ＧａＮナノワイヤ２０の間隔を発光波長よりも小さくするとよい。発光波長をλ、透明絶縁膜８の屈折率をｎ２とすると、ＧａＮナノワイヤ２０の間隔はλ／ｎ２よりも小さくするとよい。透明絶縁膜８がＳｉＯ₂とすると、その屈折率は約１．４６であるため、ＧａＮナノワイヤ２０の間隔は、発光波長が例えば３６０ｎｍの紫外線の場合、２４７ｎｍより小さい値が適当な値となる。また、発光波長が７８０ｎｍの赤色光線の場合は、５３４ｎｍ以下の値に設定すればよく、他にも、緑色、青色、紫外線など、発光波長に合わせて適当な間隔を設定すればよい。 Furthermore, in order for light once extracted from the GaN nanowire 20 to be scattered outside without being absorbed by the GaN nanowire 20, the interval between the GaN nanowires 20 may be made smaller than the emission wavelength. When the emission wavelength is λ and the refractive index of the transparent insulating film 8 is n2, the interval between the GaN nanowires 20 is preferably smaller than λ / n2. When the transparent insulating film 8 is made of SiO ₂ , the refractive index is about 1.46. Therefore, the interval between the GaN nanowires 20 is an appropriate value that is smaller than 247 nm when the emission wavelength is, for example, 360 nm. In the case of red light having an emission wavelength of 780 nm, it may be set to a value of 534 nm or less. In addition, an appropriate interval may be set according to the emission wavelength, such as green, blue, and ultraviolet light.

なお、本実施形態では、開口部９Ｂ毎に、第１方向に１列に並んだＧａＮナノワイヤ２０を例示したが、開口部９Ｂの幅Ｄ１を広げることにより、開口部９Ｂ毎に、ＧａＮナノワイヤ２０を第１方向に２列以上配列することもできる。 In the present embodiment, the GaN nanowires 20 arranged in a line in the first direction are illustrated for each opening 9B. However, by widening the width D1 of the opening 9B, the GaN nanowire 20 is provided for each opening 9B. Can be arranged in two or more rows in the first direction.

図７および図８には、開口部９Ｂ’毎にＧａＮナノワイヤ２０’を第１方向に２列以上（ここでは、４列）を配してストライプ状にパターン層９’を形成した例が図示されている。 7 and 8 show an example in which the patterned layer 9 ′ is formed in a stripe shape by arranging two or more rows (here, four rows) of GaN nanowires 20 ′ in the first direction for each opening 9B ′. Has been.

図７は、このようなナノワイヤＬＥＤの要部の立体斜視図である。図８は、このようなナノワイヤＬＥＤのパターン層を平面視した図である。この場合、ＧａＮナノワイヤ２０’を束にしながら、絶縁薄膜９Ａ’によってできる適度の間隔（例えば、上述の設計基準による間隔）に基づいてナノワイヤＬＥＤ１００’の光を適切に散乱できる。その結果、単位面積あたりのＧａＮナノワイヤ２０’の本数を多くでき、ナノワイヤＬＥＤ１００’の光を効率的に上部に取り出すことができる。また、微細なパターン層の作製はコストアップになり、コスト的に限界があるので、ＧａＮナノワイヤの単位面積あたりの本数をできるだけ増やしたいときはこのような構成が有効である。 FIG. 7 is a three-dimensional perspective view of the main part of such a nanowire LED. FIG. 8 is a plan view of the pattern layer of such a nanowire LED. In this case, while the GaN nanowires 20 'are bundled, the light of the nanowire LED 100' can be appropriately scattered based on an appropriate interval (for example, an interval based on the above-described design criteria) formed by the insulating thin film 9A '. As a result, the number of GaN nanowires 20 'per unit area can be increased, and the light of the nanowire LED 100' can be efficiently extracted upward. In addition, since the production of a fine pattern layer increases the cost and is limited in cost, such a configuration is effective when it is desired to increase the number of GaN nanowires per unit area as much as possible.

次に、本発明の実施形態によるナノワイヤＬＥＤ１００の製造方法について説明する。 Next, a method for manufacturing the nanowire LED 100 according to an embodiment of the present invention will be described.

図４は、本発明の実施形態によるナノワイヤＬＥＤの製造方法を説明するための図である。図４（ａ）〜図４（ｅ）には、ナノワイヤＬＥＤ１００の各製造工程における断面図が示されている。 FIG. 4 is a view for explaining a method of manufacturing a nanowire LED according to an embodiment of the present invention. 4A to 4E show cross-sectional views in each manufacturing process of the nanowire LED 100. FIG.

まず、図４（ａ）に示すように、サファイア基板１上に、ｎ型のＧａＮバッファ層１０を形成させる。そして、サファイア基板１のＧａＮバッファ層１０上に、厚みが１００ｎｍの酸化シリコンからなるベタ状の均一な絶縁薄膜９’を、適宜の真空成膜法（例えば、ＣＶＤ法やスパッタリング法）により形成する。次いで、絶縁薄膜９’上にストライプ状にパターニングされたレジスト膜１２を形成する。 First, as shown in FIG. 4A, an n-type GaN buffer layer 10 is formed on a sapphire substrate 1. Then, a solid uniform insulating thin film 9 ′ made of silicon oxide having a thickness of 100 nm is formed on the GaN buffer layer 10 of the sapphire substrate 1 by an appropriate vacuum film forming method (for example, a CVD method or a sputtering method). . Next, a resist film 12 patterned in a stripe shape is formed on the insulating thin film 9 '.

次に、図４（ｂ）に示すように、レジスト膜１２をマスクにして（但し、図４（ｂ）ではレジスト膜１２を除去した後の形態を図示）、絶縁薄膜９’をストライプ状にエッチングにより除去する。すると、絶縁薄膜９’は、ストライプ状にパターニングされる。その結果、サファイア基板１のＧａＮバッファ層１０上に、ストライプ状の絶縁薄膜９Ａ、および、ストライプ状の開口部９Ｂを有するパターン層９が形成される。このようにして、ＧａＮバッファ層１０の表面が、絶縁薄膜９Ａにより被覆され、ＧａＮバッファ層１０の表面が、開口部９Ｂにおいて露出される。 Next, as shown in FIG. 4B, using the resist film 12 as a mask (however, FIG. 4B shows a form after removing the resist film 12), the insulating thin film 9 ′ is formed in a stripe shape. Remove by etching. Then, the insulating thin film 9 'is patterned in a stripe shape. As a result, on the GaN buffer layer 10 of the sapphire substrate 1, a patterned insulating film 9A and a patterned layer 9 having a striped opening 9B are formed. In this way, the surface of the GaN buffer layer 10 is covered with the insulating thin film 9A, and the surface of the GaN buffer layer 10 is exposed in the opening 9B.

次に、有機金属ハイドライド気相エピタキシャル成長法（ＭＯ−ＨＶＰＥ法）を用いると、図４（ｃ）に示すように、開口部９Ｂ内のＧａＮバッファ層１０上に、ＧａＮナノワイヤ２０を成長できる。 Next, when an organic metal hydride vapor phase epitaxial growth method (MO-HVPE method) is used, GaN nanowires 20 can be grown on the GaN buffer layer 10 in the opening 9B as shown in FIG.

Ｇａ原料として、ＧａＣｌを用い、Ｎ原料として、アンモニアを用い、Ｉｎ原料として、トリメチルインジウム（ＴＭＩ）を用いればよい。また、ｎ型不純物元素として、シリコン（Ｓｉ）を用いることができ、この場合のＳｉ原料として、ＳｉＨ₄を用いればよい。ｐ型不純物元素として、マグネシウム（Ｍｇ）を用いることができ、この場合のＭｇ原料として、Ｃｐ₂Ｍｇ（Ｂｉｓｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌｍａｇｎｅｓｉｕｍ）を用いればよい。 GaCl may be used as the Ga material, ammonia may be used as the N material, and trimethylindium (TMI) may be used as the In material. Further, silicon (Si) can be used as the n-type impurity element, and SiH ₄ may be used as the Si raw material in this case. Magnesium (Mg) can be used as the p-type impurity element, and Cp ₂ Mg (Bis cyclenta diene magnesium) may be used as the Mg raw material in this case.

ＧａＮナノワイヤ２０の成長温度を４００〜７００℃程度に設定して、各層３、４、５に対応する組成の原料を順次供給すると、ｎ型ＧａＮ層３、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４、および、ｐ型ＧａＮ層５がそれぞれ、エピタキシャル成長面として機能する開口部９Ｂ内において、この順番にサファイア基板１に対して鉛直方向（３次元方向）に柱状に成長する。 When the growth temperature of the GaN nanowire 20 is set to about 400 to 700 ° C. and raw materials having compositions corresponding to the layers 3, 4, and 5 are sequentially supplied, the n-type GaN layer 3, the InGaN / GaN MQD active layer 4, and Each of the p-type GaN layers 5 grows in a columnar shape in the vertical direction (three-dimensional direction) with respect to the sapphire substrate 1 in this order in the opening 9B functioning as an epitaxial growth surface.

本実施形態では、ｎ型ＧａＮ層３の高さは５００ｎｍに設定され、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４の高さは３０ｎｍに設定され、ｐ型ＧａＮ層５の高さは５００ｎｍに設定されている。ＩｎＧａＮ／ＧａＮＭＱＤ活性層４のエピ構造については、任意の構造をとることができる。例えば、当該エピ構造において、オーバーフローストッパー層であるＡｌＧａＮ（アルミニウムガリウムナイトライド）層を追加してもよい。また、当該エピ構造において、量子井戸の数を適宜選択することができる。 In the present embodiment, the height of the n-type GaN layer 3 is set to 500 nm, the height of the InGaN / GaN MQD active layer 4 is set to 30 nm, and the height of the p-type GaN layer 5 is set to 500 nm. . The epi structure of the InGaN / GaN MQD active layer 4 can take any structure. For example, in the epi structure, an AlGaN (aluminum gallium nitride) layer that is an overflow stopper layer may be added. In the epi structure, the number of quantum wells can be selected as appropriate.

一方、絶縁薄膜９Ａには、何も成長しない場合もあるが、図４（ｃ）に示すように、ＧａＮナノワイヤ２０の成長と同時に、多結晶ＧａＮ層１５の成長を伴う場合がある。この場合には、例えば、２００℃〜３００℃の燐酸および硫酸の混合溶液を用いて、絶縁薄膜９Ａ上の多結晶ＧａＮ層１５を選択的にウエットエッチングすれば、図４（ｃ）以後の断面図に示すように、多結晶ＧａＮ層１５を除去できる。 On the other hand, nothing may grow on the insulating thin film 9A. However, as shown in FIG. 4C, the polycrystalline GaN layer 15 may be grown simultaneously with the growth of the GaN nanowire 20. In this case, for example, if the polycrystalline GaN layer 15 on the insulating thin film 9A is selectively wet-etched using a mixed solution of phosphoric acid and sulfuric acid at 200 ° C. to 300 ° C., the cross section after FIG. As shown in the figure, the polycrystalline GaN layer 15 can be removed.

また、図示を省略しているが、フッ酸などを用いて、多結晶ＧａＮ層１５を、その下地の酸化シリコン膜（絶縁薄膜９Ａ）と一緒に、リフトオフ法により除去してもよい。 Although not shown, the polycrystalline GaN layer 15 may be removed together with the underlying silicon oxide film (insulating thin film 9A) by a lift-off method using hydrofluoric acid or the like.

次に、図４（ｄ）に示すように、ＧａＮナノワイヤ２０間の隙間に、パターン層９を上方から覆うようにして、酸化シリコンからなる透明絶縁層８が埋め込まれる。例えば、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）材料をサファイア基板１上に塗布することにより、透明絶縁層８を形成することができる。次いで、透明絶縁層８をエッチバックすることにより、ＧａＮナノワイヤ２０のｐ型ＧａＮ層５の上部が、頭だしされる。 Next, as shown in FIG. 4D, a transparent insulating layer 8 made of silicon oxide is embedded in the gaps between the GaN nanowires 20 so as to cover the pattern layer 9 from above. For example, the transparent insulating layer 8 can be formed by applying an SOG (Spin On Glass) material on the sapphire substrate 1. Next, the transparent insulating layer 8 is etched back so that the upper part of the p-type GaN layer 5 of the GaN nanowire 20 is exposed.

最後に、図４（ｅ）に示すように、各ＧａＮナノワイヤ２０に共通して電圧を印加できるように、各ＧａＮナノワイヤ２０のｐ型ＧａＮ層５の上部に接続するｐ型透明電極６が、電子ビーム蒸着法などにより形成される。このｐ型透明電極６は、例えば、Ｎｉ／Ａｕ電極である。また、このｐ型透明電極６に接続する電極パッド７も、電子ビーム蒸着法などにより形成される。この電極パッド７は、例えば、Ｔｉ／Ａｌ電極である。更に、ＧａＮバッファ層１０に接続するｎ型電極２も、電子ビーム蒸着法などにより形成される。このｎ型電極２は、例えば、Ｔｉ／Ａｌ電極である。このようにして、本実施形態のナノワイヤＬＥＤ１００を製造できる。 Finally, as shown in FIG. 4 (e), the p-type transparent electrode 6 connected to the upper part of the p-type GaN layer 5 of each GaN nanowire 20 so that a voltage can be commonly applied to each GaN nanowire 20, It is formed by an electron beam evaporation method or the like. The p-type transparent electrode 6 is, for example, a Ni / Au electrode. The electrode pad 7 connected to the p-type transparent electrode 6 is also formed by an electron beam evaporation method or the like. The electrode pad 7 is, for example, a Ti / Al electrode. Furthermore, the n-type electrode 2 connected to the GaN buffer layer 10 is also formed by an electron beam evaporation method or the like. The n-type electrode 2 is, for example, a Ti / Al electrode. Thus, the nanowire LED 100 of this embodiment can be manufactured.

なお、本実施形態では、ＭＯ−ＨＶＰＥ法を用いたＧａＮナノワイヤ２０の成長法を述べたが、これに限らず、ＭＯＣＶＤ法（有機金属気相成長法）やＭＢＥ法（分子線エピタキシー法）を用いてもＧａＮナノワイヤを成長させることができる。 In the present embodiment, the growth method of the GaN nanowire 20 using the MO-HVPE method has been described. However, the present invention is not limited to this, and the MOCVD method (metal organic chemical vapor deposition method) or the MBE method (molecular beam epitaxy method) is used. Even when used, GaN nanowires can be grown.

以上に述べたとおり、本実施形態のナノワイヤＬＥＤ１００は、サファイア基板１と、サファイア基板１のＧａＮバッファ層１０上に形成されたパターン層９を有する。このパターン層９は、サファイア基板１のＧａＮバッファ層１０上に配された複数の絶縁薄膜９Ａおよびサファイア基板１のＧａＮバッファ層１０の表面が露出されている複数の開口部９Ｂにより構成されている。 As described above, the nanowire LED 100 of this embodiment includes the sapphire substrate 1 and the pattern layer 9 formed on the GaN buffer layer 10 of the sapphire substrate 1. The pattern layer 9 includes a plurality of insulating thin films 9A disposed on the GaN buffer layer 10 of the sapphire substrate 1 and a plurality of openings 9B from which the surface of the GaN buffer layer 10 of the sapphire substrate 1 is exposed. .

また、ナノワイヤＬＥＤ１００は、サファイア基板１側からｎ型ＧａＮ層３、ＩｎＧａＮ／ＧａＮＭＱＤ活性層４、および、ｐ型ＧａＮ層５をこの順に含み、上述の開口部９Ｂ内において、サファイア基板１（正確にはサファイア基板１上のＧａＮバッファ層１０）に対して鉛直方向に立設している複数のＧａＮナノワイヤ２０と、パターン層９を上方から覆うようにして、ＧａＮナノワイヤ２０間の隙間に配された透明絶縁層８と、を備える。 The nanowire LED 100 includes an n-type GaN layer 3, an InGaN / GaN MQD active layer 4, and a p-type GaN layer 5 in this order from the sapphire substrate 1 side. Are arranged in the gap between the GaN nanowires 20 so as to cover the plurality of GaN nanowires 20 standing in the vertical direction with respect to the GaN buffer layer 10) on the sapphire substrate 1 and the pattern layer 9 from above. A transparent insulating layer 8.

そして、このナノワイヤＬＥＤ１００では、全てのｐ型ＧａＮ層５に共通に接触するようにして、ｐ型ＧａＮ層５と電気的に接続されたｐ型透明電極６が配されている。また、ＧａＮバッファ層１０の適所には、全てのｎ型ＧａＮ層３と電気的に接続されたｎ型電極２が配されている。 In this nanowire LED 100, a p-type transparent electrode 6 electrically connected to the p-type GaN layer 5 is arranged so as to be in contact with all the p-type GaN layers 5 in common. Further, n-type electrodes 2 electrically connected to all the n-type GaN layers 3 are arranged at appropriate positions of the GaN buffer layer 10.

このように、本実施形態のナノワイヤＬＥＤ１００では、パターン層９の開口部９Ｂ内にＧａＮナノワイヤ２０を埋め込む必要がないので、当該開口部９Ｂの設計スペックを、パターン層９を形成し易くなるように適切に設定できる。 Thus, in the nanowire LED 100 of this embodiment, since it is not necessary to embed the GaN nanowire 20 in the opening 9B of the pattern layer 9, the design specification of the opening 9B can be easily formed on the pattern layer 9. Can be set appropriately.

また、開口部９Ｂの幅が狭くて、開口部９Ｂのアスペクト比が大きいと、ＧａＮナノワイヤ２０の各層３、４、５に対応する組成の原料がサファイア基板１のＧａＮバッファ層１０に届き難くなり、ＧａＮナノワイヤ２０の成長を阻害する場合があるが、本実施形態のナノワイヤＬＥＤ１００では、開口部９Ｂのアスペクト比を小さくできるので、このような問題に適切に対処できる。 Further, if the width of the opening 9B is narrow and the aspect ratio of the opening 9B is large, the raw material having a composition corresponding to each of the layers 3, 4, and 5 of the GaN nanowire 20 is difficult to reach the GaN buffer layer 10 of the sapphire substrate 1. Although the growth of the GaN nanowire 20 may be hindered, in the nanowire LED 100 of this embodiment, the aspect ratio of the opening 9B can be reduced, so that such a problem can be appropriately dealt with.

また、本実施形態では、ストライプ状の開口部９Ｂは、第２方向に等間隔（上述の幅Ｗ１）を隔てて配され、第１方向に真直ぐに延びているので、ＧａＮナノワイヤ２０が、第２方向（開口部９Ｂの幅方向）に隣接する、ＧａＮナノワイヤ２０同士の間隔Ｄ２を一定に保つように、開口部９Ｂ毎に第１方向（開口部９Ｂの延びる方向）に１列に並んで配列されている。 In the present embodiment, the stripe-shaped openings 9B are arranged at equal intervals (the above-described width W1) in the second direction and extend straight in the first direction. The openings 9B are arranged in a row in the first direction (the direction in which the opening 9B extends) so as to keep the distance D2 between the GaN nanowires 20 adjacent to each other in two directions (the width direction of the opening 9B) constant. It is arranged.

これにより、本実施形態のナノワイヤＬＥＤ１００では、ＧａＮナノワイヤ２０の第２方向の適切な間隔制御を行える。 Thereby, in nanowire LED100 of this embodiment, appropriate space | interval control of the 2nd direction of GaN nanowire 20 can be performed.

よって、ナノワイヤＬＥＤ１００を面光源として用いる場合には、ＧａＮナノワイヤ２０のサファイア基板１面内における敷き詰め度（面積占有率）のばらつきを抑えることができ、面光源の光強度がばらつきを抑制できる。 Therefore, when the nanowire LED 100 is used as a surface light source, it is possible to suppress variation in the degree of spread (area occupancy) within the surface of the sapphire substrate 1 of the GaN nanowire 20 and to suppress variation in light intensity of the surface light source.

また、ＧａＮナノワイヤ２０を高密度に敷き詰め過ぎることが回避され、ＧａＮナノワイヤ２０から取り出された光の隣接するＧａＮナノワイヤ２０への再吸収を抑えることができる。その結果、発光素子の光の取り出し効率の低下を防ぐことができる。また、ナノワイヤＬＥＤ１００の放熱性も改善され、ナノワイヤＬＥＤ１００の温度上昇に伴う特性劣化を防ぐことができる。 Moreover, it is avoided that the GaN nanowires 20 are overlaid with a high density, and reabsorption of light extracted from the GaN nanowires 20 into the adjacent GaN nanowires 20 can be suppressed. As a result, a reduction in light extraction efficiency of the light emitting element can be prevented. Moreover, the heat dissipation of the nanowire LED 100 is also improved, and the characteristic deterioration accompanying the temperature rise of the nanowire LED 100 can be prevented.

なお、本実施形態では、絶縁薄膜９Ａは、ＣＶＤ法やスパッタリング法を用いて形成したが、基板にＳｉ基板を使用し、Ｓｉ基板上に直接ＧａＮナノワイヤを成長させる場合は、熱酸化法を用いて、絶縁薄膜９Ａを形成してもよい。
（変形例１）
本実施形態では、ストライプ状の絶縁薄膜９Ａおよびストライプ状の開口部９Ｂを有するパターン層９が例示されているが、このようなパターン層９を、以下の如く、改変してもよい。 In this embodiment, the insulating thin film 9A is formed using a CVD method or a sputtering method. However, when a Si substrate is used as the substrate and a GaN nanowire is grown directly on the Si substrate, a thermal oxidation method is used. Then, the insulating thin film 9A may be formed.
(Modification 1)
In the present embodiment, the pattern layer 9 having the stripe-shaped insulating thin film 9A and the stripe-shaped opening 9B is illustrated, but such a pattern layer 9 may be modified as follows.

図５は、本発明の変形例１によるナノワイヤＬＥＤの要部の立体斜視図である。 FIG. 5 is a three-dimensional perspective view of the main part of the nanowire LED according to the first modification of the present invention.

図６は、本発明の変形例１によるナノワイヤＬＥＤのパターン層を平面視した図である。 FIG. 6 is a plan view of the pattern layer of the nanowire LED according to the first modification of the present invention.

なお、本明細書では、説明の便宜上、図６に示すとおり、マトリクス状に並んでいる開口部１０９Ｂの一方の配列方向を「第１方向」とし、この「第１方向」に直交する方向（マトリクス状に並んでいる開口部１０９Ｂの他方の配列方向）を「第２方向」とする。 In the present specification, for convenience of explanation, as shown in FIG. 6, one arrangement direction of the openings 109B arranged in a matrix is defined as a “first direction”, and a direction orthogonal to the “first direction” ( The other arrangement direction of the openings 109B arranged in a matrix is defined as a “second direction”.

本変形例のナノワイヤＬＥＤ１１０では、図５および図６に示すように、パターン層１０９は、サファイア基板１のＧａＮバッファ層１０上に配された絶縁薄膜１０９Ａ、および、サファイア基板１のＧａＮバッファ層１０の表面が露出されている矩形状の複数の開口部１０９Ｂを有している。パターン層１０９の開口部１０９Ｂは、第１方向および第２方向において、マトリクス状（格子状）に配列されている。 In the nanowire LED 110 of this modification, as shown in FIGS. 5 and 6, the pattern layer 109 includes an insulating thin film 109 A disposed on the GaN buffer layer 10 of the sapphire substrate 1, and the GaN buffer layer 10 of the sapphire substrate 1. A plurality of rectangular openings 109B from which the surface is exposed are provided. The openings 109B of the pattern layer 109 are arranged in a matrix (lattice) in the first direction and the second direction.

パターン層１０９の絶縁薄膜１０９Ａは、図６に示すように、開口部１０９Ｂを囲むようにして形成され、矩形環状の周縁部１１９Ａ（但し、図５および図６では、矩形環状の周縁部１１９Ａの上下の直線部の一部のみを図示）と、複数の帯部１１９Ｂと、を備える。 As shown in FIG. 6, the insulating thin film 109A of the pattern layer 109 is formed so as to surround the opening 109B, and has a rectangular annular peripheral portion 119A (however, in FIG. 5 and FIG. Only a part of the straight line portion is shown) and a plurality of belt portions 119B.

複数の帯部１１９Ｂは、この周縁部１１９Ａから分岐するようにして、周縁部１１９Ａの内側において第１方向または第２方向に延びており、互いに直交格子状を成して互いに交差している。 The plurality of band portions 119B extend in the first direction or the second direction inside the peripheral edge portion 119A so as to branch from the peripheral edge portion 119A, and intersect each other in an orthogonal lattice shape.

このようにして、絶縁薄膜１０９ＡによりＧａＮバッファ層１０が被覆されている。なお、絶縁薄膜１０９Ａは、ここでは、酸化シリコン（ＳｉＯ₂）により構成されている。 In this way, the GaN buffer layer 10 is covered with the insulating thin film 109A. Here, the insulating thin film 109A is made of silicon oxide (SiO ₂ ).

一方、開口部１０９Ｂに対応する領域については、絶縁薄膜１０９Ａによる被覆がなされてなく、パターン層１０９を形成した段階では、下地のＧａＮバッファ層１０が露出している。このため、この露出された領域が、サファイア基板１のＧａＮバッファ層１０上にＧａＮナノワイヤ１２０を成長させる際の、ＧａＮナノワイヤ１２０のエピタキシャル成長面として機能する。また、実施形態と同様、絶縁薄膜１０９Ａでは、サファイア基板１（図５では図示省略）上にＧａＮナノワイヤ１２０を成長させる際に、多結晶ＧａＮ層の成長を伴うことがあるが、この場合、この多結晶ＧａＮ層は、選択的なウエットエッチングやリフトオフ法により除去される。 On the other hand, the region corresponding to the opening 109B is not covered with the insulating thin film 109A, and when the pattern layer 109 is formed, the underlying GaN buffer layer 10 is exposed. For this reason, this exposed region functions as an epitaxial growth surface of the GaN nanowire 120 when the GaN nanowire 120 is grown on the GaN buffer layer 10 of the sapphire substrate 1. Similarly to the embodiment, in the insulating thin film 109A, when the GaN nanowire 120 is grown on the sapphire substrate 1 (not shown in FIG. 5), a polycrystalline GaN layer may be grown. The polycrystalline GaN layer is removed by selective wet etching or a lift-off method.

なお、適宜のレジスト膜（図示せず）を用いて、ＧａＮバッファ層１０上に形成された酸化シリコンからなるベタ状の均一な絶縁薄膜（図示せず）を、上述の矩形環状の周縁部１１９Ａおよび直交格子状の帯部１１９Ｂを残すようにパターニングすれば、当該パターン層１０９を容易に製造できる。 In addition, using a suitable resist film (not shown), a solid uniform insulating thin film (not shown) made of silicon oxide formed on the GaN buffer layer 10 is replaced with the aforementioned rectangular annular peripheral portion 119A. The pattern layer 109 can be easily manufactured by patterning so as to leave the orthogonal lattice-shaped strips 119B.

本変形例では、絶縁薄膜１０９Ａの帯部１１９Ｂの幅Ｗ２（図６参照）は、所定幅に設定され、開口部１０９Ｂの第１方向および第２方向における一辺の寸法Ｄ３、Ｄ４（図６参照）も、それぞれ、所定寸法に設定されている。 In this modification, the width W2 (see FIG. 6) of the band portion 119B of the insulating thin film 109A is set to a predetermined width, and the dimensions D3 and D4 of one side in the first direction and the second direction of the opening 109B (see FIG. 6). ) Are also set to predetermined dimensions.

よって、円柱状のＧａＮナノワイヤ１２０を開口部１０９Ｂの略中心に１本、成長させると、図６に示すように、ＧａＮナノワイヤ１２０の第１方向における間隔Ｄ５（正確には、ＧａＮナノワイヤ１２０の第１方向における端面同士の距離）は、上述の帯部１１９Ｂの幅Ｗ２および開口部１０９Ｂの寸法Ｄ３に基づいて一定になると期待される。 Therefore, when one cylindrical GaN nanowire 120 is grown at the approximate center of the opening 109B, as shown in FIG. 6, the distance D5 in the first direction of the GaN nanowire 120 (more precisely, the first GaN nanowire 120 The distance between the end faces in one direction) is expected to be constant based on the width W2 of the band 119B and the dimension D3 of the opening 109B.

同様に、ＧａＮナノワイヤ１２０の第２方向における間隔Ｄ６（正確には、ＧａＮナノワイヤ１２０の第２方向における端面同士の距離）は、上述の帯部１１９Ｂの幅Ｗ２および開口部１０９Ｂの寸法Ｄ４に基づいて一定になると期待される。 Similarly, the distance D6 in the second direction of the GaN nanowire 120 (more precisely, the distance between the end faces in the second direction of the GaN nanowire 120) is based on the width W2 of the band 119B and the dimension D4 of the opening 109B. Expected to be constant.

なお、実施形態と同様、絶縁薄膜１０９Ａの厚み、パターン層１０９の帯部１１９Ｂの幅Ｗ２、および、開口部１０９Ｂの寸法Ｄ３、Ｄ４は、ナノワイヤ１２０自身から光が取り出しやすく、また、周囲のナノワイヤ１２０によって効率よく散乱されて上部に取り出せるよう、適宜、設定できる。 As in the embodiment, the thickness of the insulating thin film 109A, the width W2 of the band portion 119B of the pattern layer 109, and the dimensions D3 and D4 of the opening 109B are easy to extract light from the nanowire 120 itself. It can be set as appropriate so that it can be efficiently scattered by 120 and taken out to the top.

絶縁薄膜１０９Ａの厚みについては、少なくともＧａＮナノワイヤ１２０の高さの半分以下に設定すればよい。例えば、ＧａＮナノワイヤ１２０の高さが約１μｍの場合には、この厚みは、例えば、３ｎｍ〜３００ｎｍの範囲において任意に設定できる。また、帯部１１９Ｂの幅Ｗ２は、例えば、３０〜１６００ｎｍの範囲において任意に設定できる。また、開口部９Ｂの寸法Ｄ３、Ｄ４は、例えば、３０ｎｍ〜５２０ｎｍの範囲において任意に設定できる。 The thickness of the insulating thin film 109A may be set to at least half of the height of the GaN nanowire 120. For example, when the height of the GaN nanowire 120 is about 1 μm, the thickness can be arbitrarily set in the range of 3 nm to 300 nm, for example. Further, the width W2 of the band portion 119B can be arbitrarily set in a range of 30 to 1600 nm, for example. Further, the dimensions D3 and D4 of the opening 9B can be arbitrarily set within a range of 30 nm to 520 nm, for example.

つまり、本変形例では、パターン層１０９の開口部１０９Ｂ内にＧａＮナノワイヤ１２０を埋め込む必要がないので、当該開口部１０９Ｂの設計スペックを、パターン層１０９を形成し易くなるように適切に設定できる。 That is, in this modification, since it is not necessary to embed the GaN nanowire 120 in the opening 109B of the pattern layer 109, the design specification of the opening 109B can be appropriately set so that the pattern layer 109 can be easily formed.

また、開口部１０９Ｂの幅が狭くて、開口部１０９Ｂのアスペクト比が大きいと、ＧａＮナノワイヤ１２０の各層３、４、５に対応する組成の原料がサファイア基板１のＧａＮバッファ層１０に届き難くなり、ＧａＮナノワイヤ１２０の成長を阻害する場合があるが、本実施形態のナノワイヤＬＥＤ１１０では、開口部１０９Ｂのアスペクト比を小さくできるので、このような問題に適切に対処できる。 In addition, if the width of the opening 109B is narrow and the aspect ratio of the opening 109B is large, the raw material having a composition corresponding to each of the layers 3, 4, and 5 of the GaN nanowire 120 is difficult to reach the GaN buffer layer 10 of the sapphire substrate 1. Although the growth of the GaN nanowire 120 may be hindered, in the nanowire LED 110 of the present embodiment, the aspect ratio of the opening 109B can be reduced, so that such a problem can be appropriately dealt with.

また、上述の開口部１０９Ｂは、第１方向および第２方向に等間隔（上述の幅Ｗ２）をマトリクス状に隔てて配されているので、第１方向および第２方向（マトリクス状に並んでいる開口部１０９Ｂの配列方向）に隣接する、ＧａＮナノワイヤ１２０同士の間隔Ｄ５、Ｄ６を一定に保つように、ＧａＮナノワイヤ１２０は開口部１０９Ｂ毎に１本ずつ配されている。 In addition, since the above-described openings 109B are arranged at equal intervals (the above-described width W2) in the first direction and the second direction in a matrix form, the first direction and the second direction (in a matrix form). One GaN nanowire 120 is arranged for each opening 109B so that the distances D5 and D6 between the GaN nanowires 120 adjacent to each other in the arrangement direction of the opening 109B are constant.

このようにして、ＧａＮナノワイヤ１２０の集合体としてのＧａＮナノワイヤアレイ１１４を、ＧａＮナノワイヤ１２０がＧａＮバッファ層１０上の第１方向および第２方向に等間隔に並ぶように、サファイア基板１上に形成できる。 In this way, the GaN nanowire array 114 as an aggregate of the GaN nanowires 120 is formed on the sapphire substrate 1 so that the GaN nanowires 120 are arranged at equal intervals in the first direction and the second direction on the GaN buffer layer 10. it can.

これにより、本変形例のナノワイヤＬＥＤ１１０では、ＧａＮナノワイヤ１２０の第１方向および第２方向の適切な間隔制御を行える。よって、ナノワイヤＬＥＤ１１０を面光源として用いる場合には、ＧａＮナノワイヤ１２０のサファイア基板１面内における敷き詰め度（面積占有率）のばらつきを抑えることができ、面光源の光強度がばらつきを抑制できる。また、ナノワイヤを高密度に敷き詰め過ぎることが回避され、ナノワイヤから取り出された光の隣接するナノワイヤへの再吸収を抑えることができる。その結果、発光素子の光の取り出し効率の低下を防ぐことができる。 Thereby, in nanowire LED110 of this modification, appropriate space | interval control of the 1st direction of the GaN nanowire 120 and a 2nd direction can be performed. Therefore, when the nanowire LED 110 is used as a surface light source, variation in the spread degree (area occupancy) of the GaN nanowire 120 in the surface of the sapphire substrate 1 can be suppressed, and variation in light intensity of the surface light source can be suppressed. Moreover, it is avoided that the nanowires are overlaid with a high density, and reabsorption of light extracted from the nanowires into the adjacent nanowires can be suppressed. As a result, a reduction in light extraction efficiency of the light emitting element can be prevented.

なお、本変形例では、開口部１０９Ｂ毎に、１本ずつ配されたＧａＮナノワイヤ１２０を例示したが、開口部１０９Ｂの寸法Ｄ３、Ｄ４を広げることにより、開口部１０９Ｂ毎に、第１方向及び第２方向についてＧａＮナノワイヤを２本以上、配することもできる。 In this modification, the GaN nanowires 120 arranged one by one are illustrated for each opening 109B. However, by expanding the dimensions D3 and D4 of the opening 109B, the first direction and Two or more GaN nanowires can be arranged in the second direction.

図９および図１０には、開口部１０９Ｂ’毎に、ＧａＮナノワイヤ１２０’を第１方向に２列、第２方向に３列を配して格子状にパターン層１０９’を形成した例が図示されている。図９は、このようなナノワイヤＬＥＤの要部の立体斜視図である。図１０は、このようなナノワイヤＬＥＤのパターン層を平面視した図である。この場合、開口部１０９Ｂ’毎に第１方向及び第２方向にＧａＮナノワイヤ１２０’を複数列形成することにより、ＧａＮナノワイヤ１２０’を束にしながら、絶縁薄膜１０９Ａ’によってできる適度の間隔でナノワイヤＬＥＤ１１０’の光を適切に散乱できる。その結果、単位面積あたりのＧａＮナノワイヤ１２０’の本数を多くでき、ナノワイヤＬＥＤ１１０’の光を上部に効率的に取り出すことができる。また、微細なパターン層の作製はコストアップになり、コスト的に限界があるので、ＧａＮナノワイヤの単位面積あたりの本数をできるだけ増やしたいときはこのような構成が有効である。
（変形例２）
変形例１では、開口部の形状として長方形が例示され、開口部の配列としてマトリクス配列（格子配列）が例示されている。しかしながら、開口部の形状は、ナノワイヤＬＥＤの特性に合わせて任意（例えば、略円形や略多角形）に改変できる。また、開口部の配列も、ナノワイヤＬＥＤの特性に合わせて任意（例えば、千鳥配列やランダム配列）に改変できる。 FIG. 9 and FIG. 10 show an example in which the patterned layer 109 ′ is formed in a lattice pattern by arranging two rows of GaN nanowires 120 ′ in the first direction and three rows in the second direction for each opening 109B ′. Has been. FIG. 9 is a three-dimensional perspective view of the main part of such a nanowire LED. FIG. 10 is a plan view of the pattern layer of such a nanowire LED. In this case, by forming a plurality of rows of GaN nanowires 120 ′ in the first direction and the second direction for each opening 109B ′, the nanowire LEDs 110 can be formed at an appropriate interval formed by the insulating thin film 109A ′ while the GaN nanowires 120 ′ are bundled. 'Can scatter light properly. As a result, the number of GaN nanowires 120 ′ per unit area can be increased, and the light of the nanowire LED 110 ′ can be efficiently extracted upward. In addition, since the production of a fine pattern layer increases the cost and is limited in cost, such a configuration is effective when it is desired to increase the number of GaN nanowires per unit area as much as possible.
(Modification 2)
In the first modification, a rectangle is exemplified as the shape of the opening, and a matrix arrangement (lattice arrangement) is exemplified as the arrangement of the opening. However, the shape of the opening can be arbitrarily changed (for example, substantially circular or substantially polygonal) in accordance with the characteristics of the nanowire LED. Also, the arrangement of the openings can be arbitrarily modified (for example, a staggered arrangement or a random arrangement) in accordance with the characteristics of the nanowire LED.

図１１、図１２、図１３、図１４、図１５および図１６は何れも、開口部の形状または配列が改変されたパターン層の一例を平面視した図である。 11, 12, 13, 14, 15, and 16 are each a plan view of an example of a pattern layer in which the shape or arrangement of the openings is modified.

図１１では、パターン層２０９として、複数（ここでは９個）の真円形の開口部２０９Ｂがマトリクス状に並ぶようにして形成された絶縁薄膜２０９Ａが示されている。 In FIG. 11, as the pattern layer 209, an insulating thin film 209A formed by arranging a plurality of (here, nine) true circular openings 209B in a matrix is shown.

図１２では、パターン層３０９として、複数（ここでは９個）の正六角形の開口部３０９Ｂがマトリクス状に並ぶようにして形成された絶縁薄膜３０９Ａが示されている。 In FIG. 12, as the pattern layer 309, an insulating thin film 309A formed by arranging a plurality (here, nine) regular hexagonal openings 309B in a matrix is shown.

図１３では、パターン層４０９として、複数（ここでは９個）の長方形の開口部４０９Ｂがマトリクス状に並ぶようにして形成された絶縁薄膜４０９Ａが示されている。 In FIG. 13, as the pattern layer 409, an insulating thin film 409A formed by arranging a plurality of (here, nine) rectangular openings 409B in a matrix is shown.

図１１や図１２に示すような真円形や六角形の方が、中心に結晶の核を形成させ易く、その結果、ＧａＮナノワイヤを中心に成長させ易いという利点がある。また、図１３に示す如く、長方形の開口パターンを微細化すると、パターン層４０９の製造過程において、長方形の開口部４０９Ｂの角が丸くなる場合がある。 The true circle or hexagon as shown in FIGS. 11 and 12 has an advantage that a crystal nucleus is easily formed at the center, and as a result, the GaN nanowire is easily grown. Further, as shown in FIG. 13, when the rectangular opening pattern is miniaturized, the corners of the rectangular opening 409B may be rounded during the manufacturing process of the pattern layer 409.

図１４では、パターン層５０９として、複数（ここでは１０個）の真円形の開口部５０９Ｂが千鳥状に並びようにして形成された絶縁薄膜５０９Ａが示されている。 In FIG. 14, as the pattern layer 509, an insulating thin film 509A in which a plurality (here, ten) of true circular openings 509B are arranged in a staggered pattern is shown.

図１１に示す如く、真円形の開口部２０９Ｂをマトリクス状に配列するよりも、真円形の開口部５０９Ｂを千鳥状に配列する方が、単位面積あたりのワイヤ本数を増やすことが可能となるので、ナノワイヤＬＥＤの光強度改善の観点から有益である。 As shown in FIG. 11, it is possible to increase the number of wires per unit area by arranging the circular openings 509B in a staggered pattern rather than arranging the circular openings 209B in a matrix. This is beneficial from the viewpoint of improving the light intensity of the nanowire LED.

なお、図示を省略するが、略多角形の開口部を千鳥状に配列してもよい。また、略円形や略多角形の開口部をマトリクス状や千鳥状のような規則的な配列以外の配列、例えば、ランダムに配列してもよい。この場合、公知のランダム関数により割り付けられたマスクの開口パターンを用いて、適宜のフォトリソ技術によりランダム配列の開口部を形成できる。 In addition, although illustration is abbreviate | omitted, you may arrange a substantially polygonal opening part in zigzag form. Further, the substantially circular or substantially polygonal openings may be arranged in an arrangement other than a regular arrangement such as a matrix or zigzag, for example, at random. In this case, the openings of the random array can be formed by an appropriate photolithography technique using the mask opening pattern assigned by a known random function.

図１５および図１６では、ナノワイヤＬＥＤの周辺部分におけるＧａＮナノワイヤの敷き詰め度が、ナノワイヤＬＥＤの中央部分におけるＧａＮナノワイヤの敷き詰め度よりも高くなるように、開口部の形状を調整した例が図示されている。具体的には、図１５および図１６に示す如く、ナノワイヤＬＥＤの周辺部分における開口部７０９Ｂ、７０９Ｂ’の単位面積が、ナノワイヤＬＥＤの中央部分における開口部６０９Ｂ、６０９Ｂ’の単位面積よりも大きくなっている。 15 and FIG. 16 illustrate an example in which the shape of the opening is adjusted so that the degree of GaN nanowire spread in the peripheral part of the nanowire LED is higher than the degree of GaN nanowire spread in the central part of the nanowire LED. Yes. Specifically, as shown in FIGS. 15 and 16, the unit areas of the openings 709B and 709B ′ in the peripheral portion of the nanowire LED are larger than the unit areas of the openings 609B and 609B ′ in the central portion of the nanowire LED. ing.

これにより、ナノワイヤＬＥＤを面光源として用いて、大面積の光源を作製する場合、放熱特性の劣るナノワイヤＬＥＤの中央部分でのＧａＮナノワイヤの発熱を抑えて、ナノワイヤＬＥＤの中央部分の発光効率の低下やナノワイヤＬＥＤの面内の電流分布のばらつきを改善できる。その結果、ナノワイヤＬＥＤの大面積での均一な発光を実現できる。また、この他にも、ナノワイヤＬＥＤの所望の発光分布をもたせるように、種々のパターン層を設計できる。 As a result, when a large-area light source is produced using the nanowire LED as a surface light source, the heat generation of the GaN nanowire in the central portion of the nanowire LED having poor heat dissipation characteristics is suppressed, and the luminous efficiency of the central portion of the nanowire LED is reduced. In addition, variations in the current distribution in the surface of the nanowire LED can be improved. As a result, uniform light emission in a large area of the nanowire LED can be realized. In addition, various pattern layers can be designed so as to have a desired light emission distribution of the nanowire LED.

なお、ここまで、発光素子として、ＧａＮナノワイヤを用いたＬＥＤを例示したが、本明細書に記載されたＧａＮナノワイヤを成長させる際のＧａＮナノワイヤ間の間隔制御技術の適用範囲は、これに限らない。本技術は、ＬＥＤの他、例えば、レーザーダイオードなどにも適用できる。 Heretofore, LEDs using GaN nanowires have been exemplified as light-emitting elements, but the scope of application of the spacing control technology between GaN nanowires described in this specification is not limited thereto. . The present technology can be applied to, for example, a laser diode in addition to an LED.

本発明によれば、所定の間隔を離して基板上に立設された複数のナノワイヤを簡易かつ適切に形成できる発光素子を得ることができる。よって、本発明の発光素子は、素子単体の他、表示デバイス用の面光源や、光通信用の光源などの様々な用途に利用できる。 ADVANTAGE OF THE INVENTION According to this invention, the light emitting element which can form the several nanowire standingly arranged on the board | substrate at predetermined intervals easily and appropriately can be obtained. Therefore, the light-emitting element of the present invention can be used for various applications such as a surface light source for display devices and a light source for optical communication, in addition to a single element.

本発明の実施形態によるナノワイヤＬＥＤの構造例を示した断面図である。It is sectional drawing which showed the structural example of nanowire LED by embodiment of this invention. 本発明の実施形態によるナノワイヤＬＥＤの要部の立体斜視図である。It is a three-dimensional perspective view of the principal part of nanowire LED by embodiment of this invention. 本発明の実施形態によるナノワイヤＬＥＤのパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer of nanowire LED by embodiment of this invention. 本発明の実施形態によるナノワイヤＬＥＤの製造方法を説明するための図である。（ａ）〜（ｅ）には、ナノワイヤＬＥＤの各製造工程における断面図が示されている。It is a figure for demonstrating the manufacturing method of nanowire LED by embodiment of this invention. In (a) to (e), cross-sectional views in each manufacturing process of the nanowire LED are shown. 本発明の変形例１によるナノワイヤＬＥＤの要部の立体斜視図である。It is a three-dimensional perspective view of the principal part of nanowire LED by the modification 1 of this invention. 本発明の変形例１によるナノワイヤＬＥＤのパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer of nanowire LED by the modification 1 of this invention. 図２のパターン層が改変されたナノワイヤＬＥＤの要部を示した立体斜視図である。FIG. 3 is a three-dimensional perspective view illustrating a main part of a nanowire LED in which the pattern layer of FIG. 2 is modified. 図７のナノワイヤＬＥＤのパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer of nanowire LED of FIG. 図５のパターン層が改変されたナノワイヤＬＥＤの要部を示した立体斜視図である。FIG. 6 is a three-dimensional perspective view illustrating a main part of a nanowire LED in which the pattern layer of FIG. 5 is modified. 図９のナノワイヤＬＥＤのパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer of nanowire LED of FIG. 開口部の形状または配列が改変されたパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer by which the shape or arrangement | sequence of the opening part was changed. 開口部の形状または配列が改変されたパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer by which the shape or arrangement | sequence of the opening part was changed. 開口部の形状または配列が改変されたパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer by which the shape or arrangement | sequence of the opening part was changed. 開口部の形状または配列が改変されたパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer by which the shape or arrangement | sequence of the opening part was changed. 開口部の形状または配列が改変されたパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer by which the shape or arrangement | sequence of the opening part was changed. 開口部の形状または配列が改変されたパターン層を平面視した図である。It is the figure which planarly viewed the pattern layer by which the shape or arrangement | sequence of the opening part was changed. 従来のナノワイヤＬＥＤの構造例を示した断面図である。It is sectional drawing which showed the structural example of the conventional nanowire LED.

符号の説明Explanation of symbols

１サファイア基板
２ｎ型電極
３ｎ型ＧａＮ層
４ＩｎＧａＮ／ＧａＮＭＱＤ活性層
５ｐ型ＧａＮ層
６ｐ型透明電極
７電極パッド
８透明絶縁層
９１０９パターン層
９Ａ、１０９Ａ絶縁薄膜
９Ｂ１０９Ｂ開口部
１０ＧａＮバッファ層
１４、１１４ＧａＮナノワイヤアレイ
２０、１２０ＧａＮナノワイヤ
１００、１１０ナノワイヤＬＥＤ
１１９Ａ周縁部
１１９Ｂ帯部
Ｄ１開口部の幅
Ｄ２、Ｄ５、Ｄ６ＧａＮナノワイヤ同士の間隔
Ｄ３、Ｄ４開口部の一辺の寸法
Ｗ１絶縁薄膜の幅
Ｗ２帯部の幅 DESCRIPTION OF SYMBOLS 1 Sapphire substrate 2 n-type electrode 3 n-type GaN layer 4 InGaN / GaN MQD active layer 5 p-type GaN layer 6 p-type transparent electrode 7 Electrode pad 8 Transparent insulating layer 9 109 Pattern layer 9A, 109A Insulating thin film 9B 109B Opening 10 GaN buffer layer 14, 114 GaN nanowire array 20, 120 GaN nanowire 100, 110 nanowire LED
119A Peripheral part 119B Band part D1 Width of opening D2, D5, D6 Distance between GaN nanowires D3, D4 Dimension of one side of opening W1 Width of insulating thin film W2 Width of band part

Claims

基板と、
前記基板上に配された絶縁膜および前記基板の表面が露出している複数の開口部からなるパターン層と、
前記基板側から第１導電型の半導体層、半導体発光層、および、第２導電型の半導体層をこの順に含み、前記パターン層の開口部内において前記基板に立設している複数のナノワイヤと、
前記パターン層を上方から覆うようにして、前記ナノワイヤ間の隙間に配された透明絶縁層と、
前記複数のナノワイヤの前記第１導電型の半導体層に電気的に接続された第１電極と、
前記複数のナノワイヤの前記第２導電型の半導体層に電気的に接続された第２電極と、
を備えた発光素子。 A substrate,
A pattern layer comprising an insulating film disposed on the substrate and a plurality of openings from which the surface of the substrate is exposed;
A plurality of nanowires including a first conductivity type semiconductor layer, a semiconductor light emitting layer, and a second conductivity type semiconductor layer in this order from the substrate side, and standing on the substrate in the opening of the pattern layer;
A transparent insulating layer disposed in the gap between the nanowires so as to cover the pattern layer from above,
A first electrode electrically connected to the first conductivity type semiconductor layer of the plurality of nanowires;
A second electrode electrically connected to the second conductivity type semiconductor layer of the plurality of nanowires;
A light emitting device comprising:

前記パターン層の絶縁膜は、前記開口部を挟むようにして、ストライプ状に配置されている請求項１記載の発光素子。 The light-emitting element according to claim 1, wherein the insulating film of the pattern layer is arranged in a stripe shape so as to sandwich the opening.

前記パターン層を平面視した場合、略円形または略多角形の前記開口部が格子状に並んでいる請求項１記載の発光素子。 The light-emitting element according to claim 1, wherein when the pattern layer is viewed in plan, the substantially circular or substantially polygonal openings are arranged in a lattice pattern.

前記パターン層を平面視した場合、略円形または略多角形の前記開口部が千鳥状に並んでいる請求項１記載の発光素子。 The light emitting device according to claim 1, wherein when the pattern layer is viewed in plan, the substantially circular or substantially polygonal openings are arranged in a staggered pattern.

前記パターン層を平面視した場合、略円形または略多角形の前記開口部がランダムに並んでいる請求項１記載の発光素子。 The light emitting device according to claim 1, wherein when the pattern layer is viewed in plan, the substantially circular or substantially polygonal openings are randomly arranged.

前記パターン層の絶縁膜の厚みが、前記ナノワイヤの高さの半分以下である請求項１記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein a thickness of the insulating film of the pattern layer is half or less of a height of the nanowire.

前記パターン層の絶縁膜は、酸化シリコンにより構成されている請求項１記載の発光素子。 The light emitting device according to claim 1, wherein the insulating film of the pattern layer is made of silicon oxide.

基板上に配された絶縁膜および前記基板の表面が露出している複数の開口部からなるパターン層を形成する工程と、
前記開口部内において第１導電型の半導体層、半導体発光層、および、第２導電型の半導体層をこの順に成長させ、これらの層を含む複数のナノワイヤを前記基板に対して鉛直方向に形成させる成長工程と、
前記パターン層を上方から覆うようにして、前記ナノワイヤ間の隙間に透明絶縁層を埋め込む工程と、
前記複数のナノワイヤの第１導電型の半導体層に電気的に接続する第１電極を形成する工程と、
前記複数のナノワイヤの第２導電型の半導体層に電気的に接続する第２電極を形成する工程と、
を含んでいる発光素子の製造方法。 Forming an insulating film disposed on the substrate and a pattern layer including a plurality of openings exposing the surface of the substrate;
A first conductivity type semiconductor layer, a semiconductor light emitting layer, and a second conductivity type semiconductor layer are grown in this order in the opening, and a plurality of nanowires including these layers are formed in a vertical direction with respect to the substrate. Growth process,
Embedding a transparent insulating layer in the gap between the nanowires so as to cover the pattern layer from above;
Forming a first electrode electrically connected to the first conductivity type semiconductor layer of the plurality of nanowires;
Forming a second electrode electrically connected to the second conductivity type semiconductor layer of the plurality of nanowires;
The manufacturing method of the light emitting element containing this.

前記成長工程の際に、前記パターン層の絶縁膜上に多結晶層が成長した場合、前記多結晶層を除去する工程をさらに含んでいる、請求項８記載の発光素子の製造方法。 The method of manufacturing a light emitting element according to claim 8, further comprising a step of removing the polycrystalline layer when a polycrystalline layer is grown on the insulating film of the pattern layer during the growing step.

前記パターン層を形成する工程において、隣接する前記開口部間に前記絶縁膜をストライプ状に形成する、請求項８記載の発光素子の製造方法。 The method for manufacturing a light-emitting element according to claim 8, wherein in the step of forming the pattern layer, the insulating film is formed in a stripe shape between the adjacent openings.

前記パターン層を形成する工程において、略円形または略多角形の前記開口部を格子状に並ぶように形成する、請求項８記載の発光素子の製造方法。 The method for manufacturing a light emitting element according to claim 8, wherein in the step of forming the pattern layer, the substantially circular or substantially polygonal openings are formed so as to be arranged in a lattice pattern.

前記パターン層を形成する工程において、略円形または略多角形の前記開口部を千鳥状に並ぶように形成する、請求項８記載の発光素子の製造方法。 The method of manufacturing a light emitting element according to claim 8, wherein in the step of forming the pattern layer, the substantially circular or substantially polygonal openings are formed so as to be arranged in a staggered manner.

前記パターン層を形成する工程において、略円形または略多角形の開口部をランダムに並ぶように形成する、請求項８記載の発光素子の製造方法。 9. The method for manufacturing a light emitting element according to claim 8, wherein in the step of forming the pattern layer, substantially circular or substantially polygonal openings are formed so as to be randomly arranged.