JP2009146919A - Method of determining exposure position - Google Patents
Method of determining exposure position Download PDFInfo
- Publication number
- JP2009146919A JP2009146919A JP2007319299A JP2007319299A JP2009146919A JP 2009146919 A JP2009146919 A JP 2009146919A JP 2007319299 A JP2007319299 A JP 2007319299A JP 2007319299 A JP2007319299 A JP 2007319299A JP 2009146919 A JP2009146919 A JP 2009146919A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interval
- layer
- region
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、半導体装置の製造工程中の、フォトリソグラフィ工程において、レジスト層の露光位置を決定する方法に関する。 The present invention relates to a method for determining an exposure position of a resist layer in a photolithography process during a manufacturing process of a semiconductor device.
従来周知の通り、多層構造の半導体装置を製造する際には、フォトリソグラフィ工程及びエッチング工程により、下地上に既に形成された下層のパターンに対応させて、上層のパターンを形成する。 As is conventionally known, when a semiconductor device having a multilayer structure is manufactured, an upper layer pattern is formed by a photolithography process and an etching process so as to correspond to a lower layer pattern already formed on the base.
フォトリソグラフィ工程では、まず、下層の上側に形成された材料層にレジストを塗布して、レジスト層を形成する。次に、フォトマスクを用いてレジスト層に対する露光を行った後、現像を行う。この現像により露光箇所が除去されることによって、レジスト層に、間隔としてのレジストパターンが形成される。 In the photolithography process, first, a resist is applied to the material layer formed on the upper side of the lower layer to form a resist layer. Next, the resist layer is exposed using a photomask and then developed. By removing the exposed portion by this development, a resist pattern as an interval is formed in the resist layer.
エッチング工程では、得られたレジストパターン付きレジスト層をマスクとして用いた異方性のエッチングを行うことによって、レジストパターンを材料層に転写して、所定のパターンの上層を形成する。 In the etching step, anisotropic etching is performed using the obtained resist layer with a resist pattern as a mask, whereby the resist pattern is transferred to the material layer to form an upper layer of a predetermined pattern.
フォトマスクを用いた露光の際には、下地を保持したウエハステージと、露光用のフォトマスク（レチクル）を保持したレチクルステージとの相対的な位置調整、すなわちアライメントを行う。アライメントでは、下地上とフォトマスクとの双方に形成されたアライメントマークを光学的に検出して、下地とフォトマスクとの位置合わせが行われる。 At the time of exposure using a photomask, relative position adjustment, that is, alignment, is performed between the wafer stage holding the base and the reticle stage holding the exposure photomask (reticle). In the alignment, alignment marks formed on both the base and the photomask are optically detected to align the base and the photomask.
多層構造の半導体装置を製造する場合には、各層間の重ね合わせの位置精度が、製造される半導体装置の歩留まりに影響を与える。そこで、上述したアライメントマークとは別に、重なり合う下層と上層とのパターンの形状に応じて、下層に位置決めマークを形成する必要がある。そして、この位置決めマークに基づいて、上層のパターンの位置決め、すなわちレジスト層に形成するレジストパターンの位置決めを行う（例えば、特許文献１参照）。 In the case of manufacturing a semiconductor device having a multilayer structure, the positional accuracy of the overlap between the respective layers affects the yield of the manufactured semiconductor device. Therefore, apart from the alignment marks described above, it is necessary to form positioning marks in the lower layer according to the pattern shapes of the overlapping lower layer and upper layer. Based on the positioning marks, the upper layer pattern is positioned, that is, the resist pattern formed on the resist layer is positioned (see, for example, Patent Document 1).
ここで、例えば図８（Ａ）に示すような、下地１０１上の素子領域１０３に、メモリセル領域１０５と周辺回路領域１０７とを具える下層１０９の上側に、続く上層を形成する場合のレジストパターンの位置決め方法について説明する。この方法では、図８（Ａ）に示す構造体の形成工程中に、素子領域１０３以外の領域、例えば下地１０１のスクライブライン領域に、上述した位置決めマークを形成する。そして、この位置決めマークを用いて、レジストパターンの位置決めを行う。
Here, for example, as shown in FIG. 8A, in the
そこで、まず、図８（Ａ）に示す構造体を得るための形成工程（以下、素子形成工程とも称する）について簡単に説明する。この形成工程は、第１工程から第４工程までを含んでいる。以下、第１工程から順に各工程につき説明する。 Therefore, first, a formation process for obtaining the structure shown in FIG. 8A (hereinafter also referred to as an element formation process) will be briefly described. This forming step includes the first step to the fourth step. Hereinafter, each step will be described in order from the first step.
図７（Ａ）〜（Ｃ）は、素子形成工程を説明する工程図である。図８（Ａ）及び（Ｂ）は、図７（Ｃ）に続く工程図である。これらの図は、それぞれ、各製造段階で得られた構造体の断面の切り口を示してある。 7A to 7C are process diagrams illustrating an element formation process. 8A and 8B are process diagrams following FIG. 7C. Each of these figures shows a cut section of the cross section of the structure obtained in each manufacturing stage.
まず、第１工程では、下地１０１の上側表面１０１ａ（以下、下地面１０１ａとも称する）のメモリセル領域１０５にメモリセル用第１導体層１１１ａ（以下、単に第１導体層１１１ａとも称する）を、また周辺回路領域１０７に周辺回路用第１導体層１１１ｂ（以下、単に第１導体層１１１ｂとも称する）を形成して、図７（Ａ）に示すような構造体を得る。
First, in the first step, the memory cell
第１導体層１１１ａ及び１１１ｂは、まず、下地面１０１ａを被覆する一体的な第１導体層の材料層を堆積し、その後、この材料層を周知のエッチング技術によってパターニングすることによって形成される。このパターニングによって、第１導体層１１１ａには、下地面１０１ａを露出させかつ間隔長Ｗ３を有する間隔１１３が除去形成される。尚、図７（Ａ）では、第１導体層１１１ａに、間隔１１３が、間隔長Ｗ３方向に一定間隔で複数形成された構成例を示している。
The
また、この形成工程では、例えば、第１導体層１１１ａ間の間隔が狭く、かつ周知のセルフアラインコンタクトエッチング法を適用する場合には、第１導体層１１１（１１１ａ，１１１ｂ）を含む下地１０１の全面に導体保護膜１１５を形成するのが好ましい。尚、図７（Ａ）では、導体保護膜１１５を形成した場合の構成例を示している。
Further, in this formation step, for example, when the interval between the
導体保護膜１１５は、メモリセル領域１０５を被覆する導体保護膜１１５ａ、及び周辺回路領域１０７を被覆する導体保護膜１１５ｂを含む一体的な膜として形成される。
The conductor
また、導体保護膜１１５ａは、第１導体層１１１ａの上側表面１１１ａａを覆う第１導体保護膜１１５ａａ、間隔１１３の第１間隔長方向に対向する内側側面１１３ａ及び１１３ｂを覆う第２導体保護膜１１５ａｂ、及び間隔１１３から露出した下地面１０１ａの露出面１０１ａａを覆う第３導体保護膜１１５ａｃを含む。
The conductor
また、導体保護膜１１５ｂは、第１導体層１１１ｂの上側表面１１１ｂａを覆う第１導体保護膜１１５ｂａ、第１導体層１１１ｂの間隔１１３の間隔長Ｗ３方向に対向する両側側面を覆う第２導体保護膜１１５ｂｂ、及び下地面１０１ａを覆う第３導体保護膜１１５ｂｃを含む。
In addition, the conductor
ここで、導体保護膜１１５を形成した場合には、間隔長Ｗ３は、間隔１１３内において、対向する両側の第２導体保護膜１１５ａｂ間の離間距離とする。
Here, when the conductor
次に、第２工程では、間隔１１３を埋め込むとともに、第１導体層１１１及び導体保護膜１１５を含む下地１０１の全面を覆うように第１絶縁体層１１７を形成して、図７（Ｂ）に示すような構造体を得る。
Next, in the second step, the
次に、第３工程では、メモリセル領域１０５において、第３導体保護膜１１５ａｃ、及び第３導体保護膜１１５ａｃの上側に存在する、第１絶縁体層１１７の領域層を除去する。この除去によって、除去された領域部分に第４間隔１１９を除去形成して、図７（Ｃ）に示すような構造体を得る。ここで、第４間隔１１９の間隔長、すなわち間隔長Ｗ４は、間隔長Ｗ３よりも大きい値に設定する。
Next, in the third step, in the
次に、第４工程では、第４間隔１１９を埋め込むように第２導体層１２１を形成して、図８（Ａ）に示すような構造体を得る。
Next, in the fourth step, the
第２導体層１２１は、上側表面１２１ａが第１絶縁体層１１７の上側表面１１７ａと同一面位置となるように形成される。そして、この工程によって、第１導体層１１１、導体保護膜１１５、第１絶縁体層１１７、及び第２導体層１２１を含む下層１０９が形成される。
The
このように形成された、図８（Ａ）に示すような構造体において、例えばメモリセル領域１０５の第２導体層１２１と、周辺回路領域１０７の第１導体層１１１ｂを電気的に導通させるためには、第２導体層１２１及び第１導体層１１１ｂの上側に、それぞれ新たな導体層を形成し、これらを、下層１０９の上側に形成される上層において接続する必要がある。
In the structure as shown in FIG. 8A formed as described above, for example, the
そのために、まず下層１０９の全面に、下層１０９と、後に形成される上層との層間絶縁体層として、第２絶縁体層１２３を形成する。次いで、第２絶縁体層１２３の上側全面を覆うようにレジストを塗布することによりレジスト層１２５を形成する。更に、レジスト層１２５を用いて、上述したフォトリソグラフィ工程を行う。そして、このフォトリソグラフィ工程によって、位置決めされ、レジスト層１２５に形成されたレジストパターンに対応して、メモリセル領域１０５では、第２導体層１２１の上側に、第２導体層１２１と後に形成される上層とを導通する導体層を形成するための、第５間隔１２７ａが空けられる。また、同時に、周辺回路領域１０７では、第１導体層１１１ｂの上側に、第１導体層１１１ｂと後に形成される上層とを導通する導体層を形成するための、第５間隔１２７ｂが空けられる（図８（Ｂ）参照）。
For this purpose, first, a
ここで、既に説明したように、多層構造の半導体装置を製造する場合には、各層間の重ね合わせの位置精度が、製造される半導体装置の歩留まりに影響を与える。すなわち、図８（Ｂ）に示す構成例の場合には、第５間隔１２７ａと第２導体層１２１、及び第５間隔１２７ｂと第１導体層１１１ｂの、重ね合わせを高精度で行う必要がある。そのために、フォトリソグラフィ工程において、レジスト層１２５に形成するレジストパターンの位置決め、すなわちレジスト層１２５の露光位置の位置決めを正確に行うことが重要である。
Here, as described above, when a semiconductor device having a multilayer structure is manufactured, the positional accuracy of the overlap between the respective layers affects the yield of the manufactured semiconductor device. That is, in the case of the configuration example shown in FIG. 8B, it is necessary to superimpose the
そこで、図８（Ｂ）に示す構成例において、レジスト層１２５に形成するレジストパターンの位置決めを行うためには、例えば間隔１１３の形状に対応した位置決めマーク（以下、第１位置決めマークとも称する）、または、第４間隔１１９の形状、すなわち第２導体層１２１の形状に対応した位置決めマーク（以下、第２位置決めマークとも称する）を素子領域１０３外の領域に形成し、これら位置決めマークを基準としてレジストパターンの位置決めを行うことが予測される。以下、このような予測ケースにおける第１位置決めマーク及び第２位置決めマークについて説明する。
Therefore, in the configuration example shown in FIG. 8B, in order to position the resist pattern formed on the resist
第１位置決めマーク１２９は、第１導体層１１１ａと同じ形状の第１膜１３１を含む（図９（Ａ）参照）。
The
この第１位置決めマーク１２９は、上述した第１工程において、メモリセル領域１０５に形成される第１導体層１１１ａと同時に、かつ同様の方法で例えばスクライブライン領域１３５に形成される。従って、第１膜１３１は、第１導体層１１１ａと同じ膜厚で形成され、かつ第３間隔長Ｗ３を有した間隔１１３に対応し、第１間隔長Ｗ１を有した間隔１３７を有している。
The
ここで、上述した第１工程において、導体保護膜１１５ａを形成した場合には、導体保護膜１１５ａと同じ形状及び寸法のサブ保護膜１３３を、このサブ保護膜１３３及び第１膜１３１が、導体保護膜１１５ａ及び第１導体層１１１ａと同じ配置関係となるように形成する。尚、図９（Ａ）では、サブ保護膜１３３を形成した場合の構成例を示している。
Here, when the conductor
このような第１位置決めマーク１２９を、位置決めマークとして用いて、レジストパターンの位置決めを行う場合には、この第１位置決めマーク１２９を光学的に検出することによって、第３間隔１１３（図８（Ｂ）参照）の位置を認識する。そして、認識された第３間隔１１３の位置を、第２導体層１２１の位置と見なし、この位置を基準とし、第１導体層１１１ｂの位置を決定して、レジスト層１２５を露光し、第５間隔１２７ａ及び１２７ｂ（図８（Ｂ）参照）を形成するためのレジストパターンを開口する。
When such a
また、第２位置決めマーク１３９は、第２導体層１２１と同じ形状の第２膜１４１を含む（図９（Ｂ）参照）。
Further, the
この第２位置決めマーク１３９は、上述した第４工程において、メモリセル領域１０５に形成される第２導体層１２１と同時に、かつ同様の方法で例えばスクライブライン領域１３５に形成される。すなわち、第１絶縁体層１１７に、既に説明した間隔長Ｗ４を有する間隔を空け、この間隔を埋め込むように第２膜１４１を形成する。従って、第２膜１４１は、第２導体層１２１と同じ膜厚で、かつ第２間隔長Ｗ２を有したホールを埋め込んで形成される。
The
このような第２位置決めマーク１３９を、位置決めマークとして用いて、レジストパターンの位置決めを行う場合には、この第２位置決めマーク１３９を光学的に検出することによって、第２導体層１２１（図８（Ｂ）参照）の位置を認識する。そして、認識された第２導体層１２１の位置を第３間隔１１３の位置と見なす。そして、この第３間隔１１３の位置を基準とし、第１導体層１１１ｂの位置を決定して、レジスト層１２５を露光し、第５間隔１２７ａ及び１２７ｂを形成するためのレジストパターンを開口する。
When the resist pattern is positioned using such a
図８（Ｂ）に示す構成例において、レジストパターンを開口する場合には、上述した、第１位置決めマークまたは第２位置決めマークのいずれか一方を形成して、その位置決めマークを用いることによって、レジストパターンの開口位置を決定することが考えられる。
しかしながら、第１位置決めマークまたは第２位置決めマークのいずれか一方を用いて、図８（Ｂ）に示す構成例におけるレジストパターンの露光位置を決定する方法では、上述した第４間隔１１９が第３間隔１１３からずれて、すなわちオフセットして空けられた場合、すなわち第４間隔１１９内に形成される第２導体層１２１と第３間隔１１３とがずれて形成された場合に、レジスト層１２５の露光位置、すなわちレジストパターンの開口位置にずれが生じる。
However, in the method of determining the exposure position of the resist pattern in the configuration example shown in FIG. 8B using either the first positioning mark or the second positioning mark, the above-described
すなわち、第１位置決めマーク１２９を用いて位置決めを行う方法では、第３間隔１１３の位置を第２導体層１２１の位置と見なして位置決めを行うため、第２導体層１２１が第３間隔１１３からオフセットしている場合に、このオフセットした第２導体層１２１と第５間隔１２７ａとに合わせずれが生じる。
That is, in the method of positioning using the
また、第２位置決めマーク１３９を用いて位置決めを行う方法では、第２導体層１２１の位置を基準として位置決めを行うため、第２導体層１２１が第３間隔１１３からずれている場合に、このずれた第２導体層１２１を基準として位置決めされた第１導体層１１１ｂと第５間隔１２７ｂとに合わせずれが生じる。
Further, in the method of positioning using the
この発明は、上述した問題点に鑑みてなされたものであり。従って、この発明の目的は、第２導体層１２１及び第３間隔１１３にずれが生じている場合であっても、第２導体層１２１と第５間隔１２７ａと、及び第１導体層１１１ｂと第５間隔１２７ｂとの双方において、合わせずれを抑えてレジスト層１２５の露光位置の決定方法を提供することにある。
The present invention has been made in view of the above-described problems. Accordingly, the object of the present invention is to provide the
そこで、上述の目的の達成を図るため、この発明の第１の要旨による露光位置決定方法は、以下の過程を含む。 In order to achieve the above object, the exposure position determination method according to the first aspect of the present invention includes the following steps.
すなわち、まず、第１過程では、下地上の第１膜に空けられた、下地面を露出させかつ第１間隔長を有する第１間隔を埋め込んで、第１膜を被覆する第２膜を形成する。 That is, first, in the first process, the second film that covers the first film is formed by filling the first gap that is exposed in the first film on the foundation, exposes the foundation surface, and has the first gap length. To do.
次に、第２過程では、第２膜に、上述した下地面を露出させ、かつ第１間隔長と等しい長さ及び方向の第２間隔長を有する第２間隔を空ける。 Next, in the second process, the second film is exposed to the above-described base surface, and a second gap having a length equal to the first gap length and a second gap length in the direction is provided.
次に、第３過程では、第２間隔に、上側表面が第２膜の上側表面と同一面位置となるように第３膜を埋め込む。 Next, in the third step, the third film is embedded in the second interval so that the upper surface is flush with the upper surface of the second film.
次に、第４過程では、下地面に対して垂直方向から可視光を照射し、この可視光の反射光の、第２膜及び第３膜の膜厚の変化に基づく段差に対応した、第１間隔長方向に沿った光強度分布を測定する。 Next, in the fourth process, visible light is irradiated from a direction perpendicular to the base surface, and the reflected light of the visible light corresponds to the step difference based on the change in film thickness of the second film and the third film. The light intensity distribution along the one-interval length direction is measured.
次に、第５過程では、光強度分布の光強度の最小値と最大値との中間値における、第１間隔長方向に沿った光強度分布の中点を、第３膜の中心位置として認識する。 Next, in the fifth process, the middle point of the light intensity distribution along the first interval length direction at the intermediate value between the minimum value and the maximum value of the light intensity distribution is recognized as the center position of the third film. To do.
また、この発明の第２の要旨による露光位置決定方法は、以下の過程を含む。 An exposure position determination method according to the second aspect of the present invention includes the following steps.
すなわち、まず、上述した第１の要旨による露光位置決定方法と同様の第１過程から第４過程までを行い光強度分布を測定する。 That is, first, the light intensity distribution is measured by performing from the first process to the fourth process similar to the exposure position determination method according to the first aspect described above.
ここで、第１間隔に対し第２間隔が、第１間隔長方向にオフセットした状態では、それぞれの光強度分布は、下地上の層領域として、第１層領域、第２層領域、第３層領域、第４層領域、及び第５層領域に対応する。ここで、第１層領域では、第１膜と第２膜の部分とが積層している。第２層領域は、第３膜のうちの下地と接触する上側の部分からなる。第３層領域は、第１層領域及び第２層領域間の第２膜の部分からなる。第４層領域では、第１膜の部分と第３膜の部分とが積層している。第５層領域では、第１膜の部分と第２層領域の部分とが積層している。 Here, in a state where the second interval is offset in the first interval length direction with respect to the first interval, the respective light intensity distributions are the first layer region, the second layer region, the third layer as the layer region on the base. This corresponds to the layer region, the fourth layer region, and the fifth layer region. Here, in the first layer region, the first film and the second film are stacked. The second layer region is composed of an upper portion of the third film that contacts the base. The third layer region includes a portion of the second film between the first layer region and the second layer region. In the fourth layer region, the first film portion and the third film portion are laminated. In the fifth layer region, the first film portion and the second layer region are stacked.
また、光強度分布は、第１層領域及び第５層領域において光強度の最大値をとり、第２層領域において光強度の最小値をとり、これら最大値及び最小値を結ぶ第３層領域において光強度が連続的に変化した第１傾斜光強度分布部を含み、最大値及び最小値を結ぶ第４層領域において光強度が連続的に変化した第２傾斜光強度分布部を含む。 The light intensity distribution takes a maximum value of light intensity in the first layer region and the fifth layer region, takes a minimum value of light intensity in the second layer region, and a third layer region connecting these maximum value and minimum value. Includes a first gradient light intensity distribution portion in which the light intensity continuously changes, and a second gradient light intensity distribution portion in which the light intensity continuously changes in the fourth layer region connecting the maximum value and the minimum value.
第５過程では、このような光強度分布を利用して、第１傾斜光強度分布部及び第２傾斜光強度分布部の傾きの絶対値の差を算出する。 In the fifth process, using such a light intensity distribution, a difference between absolute values of inclinations of the first inclined light intensity distribution part and the second inclined light intensity distribution part is calculated.
次に、第６過程では、予め作成しておいた、傾きの絶対値の差対オフセット量の参照データを参照して、傾きの絶対値の差からオフセット量を算出することによって、第３膜の中心位置を認識する。 Next, in the sixth step, the third film is calculated by calculating the offset amount from the difference between the absolute values of the slopes with reference to the reference data of the absolute value of the slopes versus the offset amount that has been created in advance. Recognize the center position.
ここで、参照データは以下のように作成される。すなわち、まず、第１過程から第３過程までによって得られる構造体と同様の参照用構造体を形成する。この参照用構造体は、第１間隔に対応する参照用第１間隔と、第２間隔に対応する参照用第２間隔との間隔長方向に沿ったオフセット量を変化させて複数形成される。次に、これら各参照用構造体に対して上述した第４過程と同様の過程を行うことによって、光強度分布をそれぞれ測定する。そして、この測定結果から、第１傾斜光強度分布部及び第２傾斜光強度分布部の傾きの絶対値の差に対する、それぞれのオフセット量を記録することによって作成する。 Here, the reference data is created as follows. That is, first, a reference structure similar to the structure obtained by the first process to the third process is formed. A plurality of the reference structures are formed by changing the offset amount along the interval length direction between the first reference interval corresponding to the first interval and the second reference interval corresponding to the second interval. Next, the light intensity distribution is measured by performing the same process as the above-described fourth process on each of the reference structures. And it produces by recording each offset amount with respect to the difference of the absolute value of the inclination of a 1st inclination light intensity distribution part and a 2nd inclination light intensity distribution part from this measurement result.
第１の要旨による露光位置決定方法によれば、第２工程において、第１膜に空けられた第１間隔を埋め込んで形成された第２膜の層領域に、第２間隔を空ける。そして、第３工程において、第２間隔を埋め込むように第３膜を形成する。ここで、第１間隔と第３膜との配置関係は、背景技術において上述したが第３間隔１１３と第２導体層１２１との配置関係に対応する（図８（Ａ）参照）。第１の要旨による露光位置決定方法では、これら第３間隔１１３及び第２導体層１２１を、可視光の反射光による強度分布として検出する。
According to the exposure position determination method according to the first aspect, in the second step, the second interval is provided in the layer region of the second film formed by filling the first interval provided in the first film. In the third step, a third film is formed so as to fill the second interval. Here, the arrangement relationship between the first interval and the third film corresponds to the arrangement relationship between the
ここで、第２工程において、第２間隔が第１間隔から第１間隔長方向にオフセットして空けられた場合には、第２間隔を埋め込んで形成される第３膜も、第１間隔からずれて形成される。そして、第３膜は、第２間隔が第１間隔からずれた距離分だけ、すなわちオフセット量だけオフセット方向の第１膜上に形成される。そのため、第３膜は、異なる膜厚を有した、下地面上に存在する層領域及び第１膜上に存在する層領域を含む。 Here, in the second step, when the second interval is offset from the first interval in the first interval length direction, the third film formed by embedding the second interval is also separated from the first interval. Formed out of alignment. Then, the third film is formed on the first film in the offset direction by the distance that the second interval is shifted from the first interval, that is, by the offset amount. For this reason, the third film includes a layer region existing on the base surface and a layer region existing on the first film having different film thicknesses.
また、第２間隔が第１間隔から第１間隔長方向にオフセットして空けられた場合には、第１間隔内を埋め込む第２膜の領域部分が残存する。そのため、第２膜は、異なる膜厚を有した、第１間隔内に残存する層領域及び第１膜上に存在する層領域を含む。 In addition, when the second interval is offset from the first interval in the first interval length direction, the region portion of the second film that fills the first interval remains. Therefore, the second film includes a layer region having a different film thickness and remaining in the first interval and a layer region existing on the first film.
そして、第１の要旨による露光位置決定方法では、このような第３膜の膜厚の変化に基づく段差に対応した、光強度分布を測定する。従って、測定された光強度分布には、第１間隔と第３膜とのオフセット量が反映される。第１の要旨による露光位置決定方法では、このようにオフセット量が反映された光強度分布の、最小値と最大値との中間の値における、第１間隔長方向に沿った光強度分布の中点を、第３膜の中心位置として認識する。これによって、第１間隔と第３膜とにオフセットが生じている場合において、これら第１間隔と第３膜とのオフセット量の中間の値を、第３膜の中心位置として認識することができる。従って、第１の要旨による露光位置決定方法によって認識された第３膜の中心位置を用いて、例えば上述した第２導体層１２１の位置決めを行えば、上述した図８（Ｂ）に示す構成例におけるレジスト層１２５の露光位置を決定する際に、第２導体層１２１及び第１導体層１１１ｂの双方に対して、第５間隔１２７ａ及び１２７ｂとの合わせずれを小さく抑えるように、レジスト層の露光位置を決定することができる。
In the exposure position determination method according to the first aspect, the light intensity distribution corresponding to the step based on the change in the film thickness of the third film is measured. Accordingly, the measured light intensity distribution reflects the offset amount between the first interval and the third film. In the exposure position determination method according to the first aspect, in the light intensity distribution along the first interval length direction in the intermediate value between the minimum value and the maximum value of the light intensity distribution reflecting the offset amount in this way. The point is recognized as the center position of the third film. As a result, when there is an offset between the first interval and the third film, an intermediate value of the offset amount between the first interval and the third film can be recognized as the center position of the third film. . Therefore, if the
また、第２の要旨による露光位置決定方法によれば、第１の要旨による露光位置決定方法と同様の第１過程から第４過程までを、第１間隔に対し第２間隔を、第１間隔長方向にオフセットさせながら、複数回行うことによって、光強度分布をそれぞれ測定する。そして、これらの光強度分布を用いて、第１傾斜光強度分布部及び第２傾斜光強度分布部の傾きの絶対値の差に対する、それぞれオフセット量を記録し参照データを作成する。 Further, according to the exposure position determination method according to the second aspect, the first interval to the fourth step, which are the same as the exposure position determination method according to the first aspect, are set with the second interval relative to the first interval. Each of the light intensity distributions is measured by performing a plurality of times while offsetting in the long direction. Then, using these light intensity distributions, offset amounts are recorded for the difference between the absolute values of the inclinations of the first inclined light intensity distribution portion and the second inclined light intensity distribution portion, and reference data is created.
第２の要旨による露光位置決定方法では、この参照データを参照することによって、第１傾斜光強度分布部及び第２傾斜光強度分布部の傾きの絶対値の差から、オフセット量を算出することができる。オフセット量から第３膜の中心位置を認識する。 In the exposure position determination method according to the second aspect, the offset amount is calculated from the difference between the absolute values of the inclinations of the first inclined light intensity distribution portion and the second inclined light intensity distribution portion by referring to the reference data. Can do. The center position of the third film is recognized from the offset amount.
従って、第２の要旨による露光位置決定方法では、算出されたオフセット量に基づいて、オフセットした第１間隔と第３膜と間の中間の位置を、第３膜の中心位置として認識することができる。そして、算出したオフセット量から、例えばオフセット量の１／２の値、すなわちオフセットした第１間隔の中心位置と、第３膜の中心位置との離間距離の中点を、第３膜の中心位置として認識することができる。従って、第２の要旨による露光位置決定方法では、第１間隔と第３膜とにオフセットが生じている場合において、認識された第３膜の中心位置を用いて、例えば上述した第２導体層１２１の位置決めを行えば、上述した図８（Ｂ）に示す構成例におけるレジスト層の露光位置を決定する際に、第２導体層１２１及び第１導体層１１１ｂの双方に対して、第５間隔１２７ａ及び１２７ｂとの合わせずれを最小に抑えるように、レジスト層の露光位置を決定することができる。
Therefore, in the exposure position determination method according to the second aspect, based on the calculated offset amount, an intermediate position between the offset first interval and the third film can be recognized as the center position of the third film. it can. Then, from the calculated offset amount, for example, the value of ½ of the offset amount, that is, the midpoint of the separation distance between the offset center position of the first interval and the center position of the third film is the center position of the third film. Can be recognized as. Therefore, in the exposure position determination method according to the second aspect, when the offset is generated between the first interval and the third film, the above-described second conductor layer is used by using the recognized center position of the third film, for example. If the positioning of 121 is performed, when the exposure position of the resist layer in the configuration example shown in FIG. 8B described above is determined, the fifth interval with respect to both the
以下、図面を参照して、この発明による実施の形態に係る露光位置決定方法について説明する。尚、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。 Hereinafter, an exposure position determination method according to an embodiment of the present invention will be described with reference to the drawings. Each figure only schematically shows the shape, size, and arrangement relationship of each component to the extent that the present invention can be understood. Therefore, the configuration of the present invention is not limited to the illustrated configuration example.
〈第１の実施の形態〉
第１の実施の形態では、下地の素子領域以外の領域、例えばスクライブライン領域に、第１膜、第２膜、及び第３膜を形成し、これらを用いてレジスト層の露光位置を決定する露光位置決定方法について説明する。この露光位置決定方法は、第１過程から第５過程までを含んでいる。
<First Embodiment>
In the first embodiment, a first film, a second film, and a third film are formed in a region other than the underlying element region, for example, a scribe line region, and the exposure position of the resist layer is determined using these. An exposure position determination method will be described. This exposure position determination method includes a first process to a fifth process.
また、この実施の形態では、第１過程から第５過程までの各過程を、下地の素子領域における素子形成工程、すなわち、上述した背景技術において説明した第１工程から第４工程と並行して、同じ下地の素子領域以外の領域に対して行う。そこで、以下、第１工程から第４工程とともに、各過程につき説明する。 In this embodiment, each process from the first process to the fifth process is performed in parallel with the element formation process in the underlying element region, that is, the first process to the fourth process described in the background art described above. This is performed for regions other than the same underlying element region. Therefore, each process will be described below together with the first process to the fourth process.
尚、素子形成工程における第１工程から第４工程については、上述した背景技術と同様であるため、共通する構成要素については、同一の符号を付して説明を省略する。 Since the first to fourth steps in the element forming step are the same as those in the background art described above, common constituent elements are denoted by the same reference numerals and description thereof is omitted.
図１は、この発明の第１の実施の形態を説明する工程図である。また、図２は、図１に続く工程図である。また、図３は、図２に続く工程図である。また、図４は、図３に続く工程図である。これらの各図は、それぞれ、各段階で得られた構造体の断面を切り口で示してある。 FIG. 1 is a process diagram for explaining a first embodiment of the present invention. FIG. 2 is a process diagram following FIG. FIG. 3 is a process diagram following FIG. FIG. 4 is a process diagram following FIG. In each of these drawings, the cross section of the structure obtained at each stage is shown by a cut.
ここで、既に説明したようにこの実施の形態における各過程は、上述の第１工程から第４工程と同じ下地の、異なる領域に対して行われる。そこで、この実施の形態における各過程及び上述の第１工程から第４工程（以下、素子形成工程とも称する）において、共通して用いられる下地は、重複した符号を付して下地１０１と記載する。
Here, as already described, each process in this embodiment is performed on a different region of the same base as in the first to fourth processes described above. Therefore, in each process in this embodiment and the above-described first to fourth steps (hereinafter also referred to as element forming steps), a common base is denoted by a duplicated
また、既に説明したようにこの実施の形態における各過程は、下地１０１の、例えばスクライブライン領域に対して行われる。そこで、この第１の実施の形態では、スクライブライン領域において、各過程を行う場合について説明する。
Further, as already described, each process in this embodiment is performed on, for example, the scribe line region of the
まず、第１過程では、スクライブライン領域１９において、下地１０１上の第１膜１３に空けられた、下地面１０１ａを露出させかつ第１間隔長Ｗ１を有する第１間隔１５を埋め込んで、第１膜１３を被覆する第２膜１７を形成して、図１に示すような構造体を得る。
First, in the first process, in the
また、この実施の形態では、第１過程を行う際に、同時に、メモリセル領域１０５及び周辺回路領域１０７を含む素子領域１０３において、上述した素子形成工程における第１工程から第２工程までを行う。第１工程では、素子領域１０３に第１導体層１１１ａ及び第１導体層１１１ｂを含む第１導体層１１１を形成する。すなわち、メモリセル領域１０５の下地面１０１ａに、下地面１０１ａを露出させ、かつ第１間隔長と等しい方向の第３間隔長Ｗ３を有する第３間隔１１３が空けられたメモリセル用第１導体層１１１ａを、また周辺回路領域１０７の下地面１０１ａに周辺回路用第１導体層１１１ｂをそれぞれ形成する。しかる後、第２工程では、第３間隔１１３を埋め込むとともに、第１導体層１１１を含む下地１０１の全面を被覆する第１絶縁体層１１７を形成する（図１参照）。
In this embodiment, when the first process is performed, the first step to the second step in the above-described element formation step are simultaneously performed in the
下地１０１は、従来周知の半導体基板であり、例えば、Ｓｉ基板、ＳＯＩ基板、その他の半導体基板の中から設計に応じて好適なものを用いればよい。図１に示す構成例では、下地１０１として、Ｓｉ基板を用いていた場合を示している。そこで、以下、下地１０１をＳｉ基板１０１とも称する。
The
また、下地１０１は、既に説明したように、背景技術において用いた下地１０１と同じものを用いる。すなわち、下地１０１は、メモリセル領域１０５及び周辺回路領域１０７を含む、素子領域１０３を有している。更に、下地１０１は、この素子領域１０３の外周部に、素子領域１０３を囲んで形成されている、素子領域１０３間を電気的に分離するスクライブライン領域１９を有している。
Further, as already described, the
第１膜１３は、素子形成工程の第１工程においてメモリセル領域１０５に形成される、第１導体層１１１ａに対応して、スクライブライン領域１９に形成されている。この第１膜１３に空けられた第１間隔１５は、第１導体層１１１ａに空けられた第３間隔１１３に対応する位置決めマークとして機能する。そのために、第１膜１３と第１導体層１１１とは、同時に、かつ同様の方法で形成される。より具体的には、まず、例えばタングステン等の材料層を、周知のＣＶＤ法を用いて、均一な膜厚で下地面１０１ａの全面を被覆するように堆積する。その後、この材料層を周知のエッチング技術を用いて、パターニングすることによって、素子領域１０３に第１導体層１１１が、また、スクライブライン領域１９に第１膜１３がそれぞれ形成される。このとき、第１膜１３に空けられた第１間隔１５が、第３間隔１１３の位置決めマークとして機能するために、第１膜１３と第１導体層１１１ａとが同じ形状となるように、材料層をパターニングする。そして、第１間隔１５では、第１膜１３から、下地面１０１ａの露出面１１１ａｂが露出している。そして、第１間隔１５の第１間隔長Ｗ１及び第３間隔１１３の第３間隔長Ｗ３は、等しい間隔長方向に設定される。
The
第１膜１３は、例えば１７０ｎｍ程度の膜厚で形成するのが好ましい。また、その場合には、第１間隔長Ｗ１は、例えば０．８０〜２．０μｍ程度に設定するのが好ましい。
The
また、第１導体層１１１ａは、例えば１７０ｎｍの膜厚で形成するのが好ましい。また、その場合には、第３間隔長Ｗ３は、例えば０．１０〜０．２０μｍ程度に設定するのが好ましい。
The
また、第１導体層１１１ｂは、例えば１７０ｎｍの膜厚で形成するのが好ましい。
The
ここで、第１導体層１１１ａは、メモリセル１０５領域において、メモリセルゲート素子として、また、第１導体層１１１ｂは、周辺回路領域１０７において、周辺回路ゲート素子としてそれぞれ機能する。
Here, the
また、この実施の形態では、第１導体層１１１ａ及び第１導体層１１１ｂの形成前に、下地１０１に対してＰ型またはＮ型のいずれかの導電型を有する第１導電型の不純物を導入しておく。
Further, in this embodiment, before forming the
そして、第１導体層１１１ａ及び第１導体層１１１ｂの形成後に、これら第１導体層１１１ａ及び第１導体層１１１ｂをマスクとして用い、第１導電型とは逆の導電型である、第２導電型を有する不純物を、下地１０１に対して導入する。その結果、下地１０１の第１導体層１１１ａ及び第１導体層１１１ｂの下側の領域は、第２導電型の不純物が導入されない非導入領域となる。従って、第１導体層１１１ａ及び第１導体層１１１ｂの下側は、第２導電型の不純物が導入されずに、第１導電型不純物領域として残存する。この残存した第１導電型不純物領域は、メモリセル１０５領域においてチャネル領域１１２ａ、また周辺回路領域１０７においてチャネル領域１１２ｂとなる。一方、このチャネル領域１１２ａ及び１１２ｂを挟むように、第２導電型の不純物が導入された下地１０１の領域は、メモリセル１０５領域においてソースまたはドレインとして機能する主電極領域１１４ａ、また周辺回路領域１０７においてソースまたはドレインとして機能する主電極領域１１４ｂとなる。
Then, after the formation of the
また、素子形成工程の第１工程において、素子領域１０３に導体保護膜１１５を形成する場合、すなわちメモリセル領域１０５に導体保護膜１１５ａを形成する場合には、スクライブライン領域１９にも、導体保護膜１１５ａに対応するサブ保護膜２１を形成する。尚、図１の構成例では、サブ保護膜２１を形成した場合を示している。
Further, in the first step of the element formation process, when the conductor
導体保護膜１１５ａは、メモリセル領域１０５において、第１導体層１１１ａと、後の第４工程において形成される第２導体層との、電気的な短絡を防止するために形成される。ここで、第１間隔１５を第３間隔１１３の位置決めマークとして機能させるためには、第１間隔１５の第１間隔長Ｗ１及び第３間隔１１３の第３間隔長Ｗ３を同一条件で設定する必要がある。そして、既に説明したように、導体保護膜１１５を形成する場合には、第３間隔１１３の第３間隔長Ｗ３は、第３間隔１１３内において、対向する両側の第２導体保護膜１１５ａｂ間の離間距離として設定する。そこで、第１間隔１５の第１間隔長Ｗ１及び第３間隔１１３の第３間隔長Ｗ３を同一条件で設定するために、導体保護膜１１５を形成する場合には、スクライブライン領域１９に、導体保護膜１１５に対応するサブ保護膜２１を形成する必要がある。そのために、サブ保護膜２１は、導体保護膜１１５と同時に、かつ同様の方法で形成される。より具体的には、例えばシリコン窒化膜の材料層を、周知のＣＶＤ法を用いて、第１膜１３及び第１導体層１１１を含む、下地面１０１ａの全面を被覆するように形成する。これによって、素子領域１０３に導体保護膜１１５が、また、スクライブライン領域１９にサブ保護膜２１がそれぞれ形成される。
In the
サブ保護膜２１は、第１膜１３の上側表面１３ａを覆う第１サブ保護膜２１ａ、第１間隔１５の第１間隔長方向に対向する内側側面１５ａ及び１５ｂを覆う第２サブ保護膜２１ｂ、及び第１間隔１５から露出した露出面１０１ａｂを覆う第３サブ保護膜２１ｃを含む、一体的な膜として形成される。そして、サブ保護膜２１を、導体保護膜１１５ａ及びサブ保護膜２１を同じ形状で、かつサブ保護膜２１及び第１膜１３が、導体保護膜１１５ａ及び第１導体層１１１ａと同じ位置関係となるように形成することによって、第１間隔１５の第１間隔長Ｗ１及び第３間隔１１３の第３間隔長Ｗ３は、同一条件で設定される。ここで、サブ保護膜２１を形成する場合には、第１間隔１５の第１間隔長Ｗ１は、第１間隔１５内において、対向する両側の第２サブ保護膜２１ｂ間の離間距離とする。
The sub
ここで、上述した第１膜１３を１７０ｎｍ程度の膜厚で形成した場合には、第１サブ保護膜２１ａを１７０ｎｍ程度で、また、第２サブ保護膜２１ｂ及び第３サブ保護膜２１ｃを、それぞれ例えば３０ｎｍ程度で形成するのが好ましい。そして、第１間隔１５を例えば０．８０〜２．０μｍの間隔長で形成し、かつ第２サブ保護膜２１ｂを例えば３０ｎｍ程度で形成した場合には、第１間隔長Ｗ１は、０．７４〜１．９４μｍ程度となる。
Here, when the
また、上述した第１導体層１１１ａを１７０ｎｍ程度の膜厚で形成した場合には、第１導体保護膜１１５ａａを１７０ｎｍ程度で、また、第２導体保護膜１１５ａｂ及び第３導体保護膜１１５ａｃを、それぞれ例えば３０ｎｍ程度で形成するのが好ましい。そして、第３間隔１１３を０．１０〜０．２０μｍの間隔長で形成し、かつ第２サブ保護膜２１ｂ及び第２導体保護膜１１５ａｂをそれぞれ例えば３０ｎｍ程度で形成した場合には、第３間隔長Ｗ３は、０．０４〜０．１４μｍ程度となる。
When the
第２膜１７は、素子形成工程の第２工程において素子領域１０３に形成される、第１絶縁体層１１７に対応して、スクライブライン領域１９に形成される。そこで、第２膜１７と第１絶縁体層１１７とを、同時に、かつ同様の方法で形成する。すなわち、第２膜１７及び第１絶縁体層１１７の共通の材料を、周知のＣＶＤ法を用いて、下地面１０１ａの全面を一体的に被覆するように堆積する。これによって、素子領域１０３に第１絶縁体層１１７が、また、スクライブライン領域１９に第２膜１７がそれぞれ形成される。このとき、素子領域１０３とスクライブライン領域１９とに渡って、共通の条件で成膜を行うことによって、第２膜１７の、第１間隔１５を埋め込む層領域、及び第１絶縁体層１１７の、第３間隔１１３を埋め込む層領域は、等しい膜厚となる。また、同様に、第２膜１７の、第１膜１３の上側に存在する層領域、及び第１絶縁体層１１７の、第１導体層１１１ａの上側に存在する層領域は、等しい膜厚となる。
The
また、第２膜１７及び第１絶縁体層１１７は、第１膜１３及びサブ保護膜２１と比して、反射率が低い材料によって形成する。従って、タングステンを材料として第１膜１３を、またシリコン窒化膜を材料としてサブ保護膜２１をそれぞれ形成した場合には、第２膜１７は、例えば、シリコン酸化膜を材料として形成するのが好ましい。第２膜１７は、下地面１０１ａから、例えば５４０ｎｍ程度の膜厚で形成するのが好ましい。
The
次に、第２過程では、第２膜１７に、下地面１０１ａの露出面１０１ａｂを露出させ、かつ第１間隔長Ｗ１と等しい長さ及び方向の第２間隔長Ｗ２を有する第２間隔２３を空けて、図２に示すような構造体を得る。
Next, in the second process, the
また、この実施の形態では、第２過程を行う際に、同時に、素子領域１０３において上述した素子形成工程における第３工程を行う。第３工程では、第１絶縁体層１１７に、下地面１０１ａの露出面１０１ａａを露出させ、かつ第３間隔長Ｗ３よりも長く、かつ第３間隔長Ｗ３と等しい方向の第４間隔長Ｗ４を有する第４間隔１１９を空ける（図２参照）。
In this embodiment, when the second process is performed, the third process in the element formation process described above is performed in the
第２間隔２３は、素子形成工程の第３工程においてメモリセル領域１０５に空けられる、第４間隔１１９に対応して形成される。
The
第４間隔１１９は、続く工程において、この第４間隔１１９を埋め込んで形成される第２導体層を、下地１０１の主電極領域１１４ａと電気的に導通させるために、空けられる。そこで、上述した素子形成工程の第２工程において、第１絶縁体層１１７によって埋め込まれた、第３間隔１１３からの露出面１０１ａａ、すなわち主電極領域１１４ａの上側表面１０１ａａを、第４間隔１１９を空けることによって、再度露出させる。そして、このとき、露出面１０１ａａを正確に露出させるために、第４間隔１１９の間隔長、すなわち第４間隔長Ｗ４は、第３間隔１１３の長さ、すなわち第３間隔長Ｗ３よりも長く、かつ第３間隔長Ｗ３と等しい方向に設定する。例えば、上述したように第３間隔長Ｗ３が０．０４〜０．１４μｍ程度に設定されている場合には、第４間隔長Ｗを２４０ｎｍ程度に設定するのが好ましい。
In the subsequent process, the
また、第２間隔２３は、第４間隔１１９に対応して、上述した第１過程において、第２膜１７によって埋め込まれた、第１間隔１５からの露出面１０１ａｂが露出するように空ける。そして、第２間隔２３は、第１間隔長Ｗ１と等しい長さ及び方向の第２間隔長Ｗ２で形成される。
Further, the
そこで、第２間隔２３及び第４間隔１１９は、いわゆる周知のセルフアライメント法によって、同時に形成される。
Therefore, the
まず、周知のフォトリソグラフィ技術を用いて、第２膜１７及び第１絶縁体層１１７を含む下地１０１の全面にレジストパターン付きのレジスト層を形成する（図示せず）。レジスト層に形成されたレジストパターンは、第２間隔２３及び第４間隔１１９の形成予定領域の上側に存在する領域部分が、除去されることによって空けられる。ここで、第２間隔２３及び第４間隔１１９は、露出面１０１ａａ及び１０１ａｂを露出させる目的で形成する。そのために、第２間隔２３及び第４間隔１１９の形成位置、すなわちレジストパターンの開口位置は、第１間隔１５及び第３間隔１１３の直上位置に設定される。
First, a resist layer with a resist pattern is formed on the entire surface of the base 101 including the
また、第１間隔１５及び第３間隔１１３間の相対的な配置関係に対応して、第２間隔２３の形成予定領域及び第４間隔１１９の形成位置間の相対的な配置関係を設定する。このように設定された、第２間隔２３及び第４間隔１１９の形成位置上に、レジストパターンを開口形成する。
Corresponding to the relative arrangement relationship between the
そして、このレジストパターン付きのレジスト層をマスクとした、周知のエッチング技術を用いて、スクライブライン領域１９では、第２膜１７を除去して、この除去した領域部分に第２間隔２３を形成する。また、メモリセル領域１０５では、第１絶縁体層１１７を除去して、この除去した領域部分に第４間隔１１９を形成する。その結果、第２間隔２３内では、底面に下地面１０１ａの露出面１０１ａｂが露出する。また、第４間隔１１９内では、底面に下地面１０１ａの露出面１０１ａａが露出する。
Then, by using a well-known etching technique using the resist layer with the resist pattern as a mask, the
また、上述した第１過程及び第１工程において、サブ保護膜２１及び導体保護膜１１５を形成した場合には、この第１過程及び第３工程における第２間隔２３及び第４間隔１１９形成の際に、露出面１０１ａｂを被覆する第３サブ保護膜２１ｃ及び露出面１０１ａａを被覆する第３導体保護膜１１５ａｃについても除去する。
Further, when the sub
ここで、上述したように、第２間隔２３の形成予定領域及び第４間隔１１９の形成位置間の相対的な配置関係は、第１間隔１５及び第３間隔１１３間の相対的な配置関係に対応している。すなわち、形成される第２間隔２３の中心位置及び第４間隔１１９の中心位置間の相対的な配置関係は、第１間隔長Ｗ１の中点４５及び第３間隔長Ｗ３の中点４６間の相対的な配置関係に対応している。そのため、例えば、第２間隔２３及び第４間隔１１９の形成位置が、第１間隔１５及び第３間隔１１３の直上位置から、第２間隔長Ｗ２方向、すなわち第４間隔長Ｗ４方向にオフセットした場合には、第２間隔２３と第１間隔１５とのオフセット量、及び第４間隔１１９と第３間隔１１３とのオフセット量が等しくなる。
Here, as described above, the relative arrangement relationship between the formation planned region of the
また、第２間隔２３及び第４間隔１１９の形成位置が、第１間隔１５及び第３間隔１１３の直上位置から、第２間隔長Ｗ２方向にオフセットした場合には、第２間隔２３が形成されることによって、第２間隔２３の内側側面２３ａ及び２３ｂのうちの、オフセット方向の側から、第１膜１３が部分的に露出する。そして、第１膜１３が部分的に露出するのと反対の側では、このオフセットによって残存した第２膜１７が、露出面１０１ａｂを部分的に被覆する。このとき、上述した第１過程及び第１工程において、サブ保護膜２１及び導体保護膜１１５を形成していた場合には、第２間隔２３の内側側面２３ａ及び２３ｂのうちの、オフセット方向の側から、サブ保護膜２１が部分的に露出する。そして、サブ保護膜２１が部分的に露出するのと反対の側では、このオフセットによって残存した第２膜１７及び第３サブ保護膜２１ｃの積層体が、露出面１０１ａｂを部分的に被覆する。尚、図２の構成例では、第２間隔２３の形成位置が、第１間隔１５の直上位置から、第２間隔長Ｗ２方向であって、第２間隔２３の内側側面２３ｂの側にオフセットした場合を示している。尚、既に説明したように、第４間隔１１９は、露出面１０１ａａを正確に露出させるために、第４間隔長Ｗ４が、第３間隔長Ｗ３よりも長く設定されているため、オフセットが生じた場合及び生じていない場合共に、第４間隔１１９内では、第４間隔１１９の内側側面１１９ａ及び１１９ｂの両側から、第１導体層１１１ａが部分的に露出する。導体保護膜１１５を形成していた場合には、第４間隔１１９の内側側面１１９ａ及び１１９ｂの両側から、導体保護膜１１５ａが部分的に露出する。そして、オフセットが生じた場合においても、露出面１０１ａａは、全面的に露出する。
In addition, when the formation position of the
また、第２間隔２３及び第４間隔１１９の形成位置が、第１間隔１５及び第３間隔１１３の直上位置と一致した場合、すなわちずれが生じていない場合には、第２間隔２３は、内側側面２３ａ及び２３ｂが、第１間隔１５の内側側面１５ａ及び１５ｂと一致して空けられる（図示せず）。
Further, when the formation positions of the
次に、第３過程では、第２間隔２３に、上側表面２５ａが第２膜１７の上側表面１７ａと同一面位置となるように第３膜２５を埋め込んで、図３に示すような構造体を得る。
Next, in the third process, the
また、この実施の形態では、第３過程を行う際に、同時に、素子領域１０３において上述した素子形成工程における第４工程を行う。第４工程では、第４間隔１１９に、上側表面１２１ａが第１絶縁体層１１７の上側表面１１７ａと同一面位置となるように第２導体層１２１を埋め込む（図３参照）。
In this embodiment, when the third process is performed, the fourth process in the element formation process described above in the
第３膜２５は、素子形成工程の第４工程において、素子領域１０３に形成される第２導体層１２１に対応する、位置決めマークとして機能する。そこで、第３膜２５と第２導体層１２１とを同時に、かつ同様の方法で形成する。すなわち、まず、例えば周知のＣＶＤ法を用いて、第２間隔２３及び第４間隔１１９を埋め込むとともに、下地１０１の全面を被覆するように、第３膜２５及び第２導体層１２１の材料層を堆積する。その後、例えば周知のＣＭＰ法を用いて、材料層のうち、第２膜１７の上側表面１７ａ及び第１絶縁体層１１７の上側表面１１７ａの面位置よりも上側にある領域部分を除去する。これによって、第２間隔２３内に残存した当該材料層の領域部分から、第３膜２５を残存形成する。また、第４間隔１１９内に残存した当該材料層の領域部分から、第２導体層１２１を残存形成する。
The
ここで、第２導体層１２１は、メモリセル１０５領域において、ソースまたはドレインとして機能する主電極領域１１４ａ、及びチャネル領域１１２ａを含むメモリセルと、後に上層として形成されるビットラインとの接続用配線とを電気的に接続するために形成される。
Here, in the
ここで、例えば、上述した第２過程において、第２間隔２３及び第４間隔１１９が、第１間隔１５及び第３間隔１１３の直上位置から、第２間隔長Ｗ２方向、すなわち第４間隔長Ｗ４方向にずれて形成された場合（図４参照）には、この第３過程で第３膜２５が形成されることによって、スクライブライン領域１９には、以下の５つの層領域が形成される。すなわち、スクライブライン領域１９には、第１膜１３と第２膜１７の部分とが積層した第１層領域２７、第３膜２５のうちの、下地面１０１ａすなわち露出面１０１ａｂと接触する上側の部分からなる第２層領域２９、第１層領域２７及び第２層領域２９間の、第２膜１７の部分からなる第３層領域３１、第１膜１７の部分と第３膜２５の部分とが積層した第４層領域３３、及び第４層領域３３に隣接する、第１膜１３の部分と第２膜１７の部分とが積層した第５層領域３５が形成される。
Here, for example, in the above-described second process, the
ここで、上述の第１過程において、サブ保護膜２１を形成した場合には、上述の第１層領域２７に第１サブ保護膜２１ａ及び第２サブ保護膜２１ｂが、また第３領域３１に第３サブ保護膜２１ｃが、それぞれ含まれる。また、第２間隔２３及び第１間隔１５間のオフセット量が、第２サブ保護膜２１ｂの膜厚よりも大きい場合には、第４層領域３３に第１サブ保護膜２１ａ及び第２サブ保護膜２１ｂが、また第５層領域３５に第１サブ保護膜２１ａがそれぞれ含まれる。また、第２間隔２３及び第１間隔１５間のオフセット量が、第２サブ保護膜２１ｂの膜厚よりも小さい場合には、第４層領域３３は第２サブ保護膜２１ｂの部分と第３膜２５の部分とが積層した構造となり、また第５層領域３５に第１サブ保護膜２１ａ及び第２サブ保護膜２１ｂが含まれる。尚、図１（Ｃ）の構成例では、第２間隔２３の形成位置が、第１間隔１５の直上位置から、第２間隔長Ｗ２方向であって、第２間隔２３の内側側面２３ｂの側に、第２サブ保護膜２１ｂの膜厚よりも大きくずれた場合を示している。
Here, when the
また、上述の第２過程において、第２間隔２３及び第１間隔１５間にオフセットが生じていない場合には、この第３過程によって、第１間隔１５内に第２膜２５が形成されるため、スクライブライン領域１９に、第１層領域２７、第２層領域２９、及び第５層領域３５のみが形成される（図示せず）。
In the second process described above, if no offset is generated between the
また、第３膜２５は、第１膜１３及びサブ保護膜２１と比して、反射率が低く、かつ第２膜１７と同程度の反射率を有する材料によって形成する。従って、タングステンを材料として第１膜１３を、シリコン窒化膜を材料としてサブ保護膜２１を、また、シリコン酸化膜を材料として第２膜１７をそれぞれ形成した場合には、第３膜２５は、例えば、ポリシリコン膜を材料として形成するのが好ましい。尚、ここでいう第２膜１７と同程度の反射率とは、第２膜１７が有する反射率の近傍の反射率という意味であるが、この実施の形態においては、第３膜２５を、第２膜１７と等しい、若しくは第２膜１７と比して低い反射率を有する材料によって形成する。
Further, the
背景技術において既に説明したように、第４工程を行った後に、素子領域１０３では、第２導体層１２１及び第１導体層１１１ｂを電気的に導通させる配線層を形成するために、新たな上層を形成し、これら第２導体層１２１及び第１導体層１１１ｂ上に、第５間隔を空ける。そのために、素子領域１０３では、第４工程までで得られた構造体の上側に、第２絶縁体層１２３、及び第２絶縁体層１２３の上側全面を覆うようにレジスト層１２５が順次形成される（図８（Ｂ）参照）。このとき、第２絶縁体層１２３及びレジスト層１２５は、下地１０１の全面に一体的に形成されるため、スクライブライン領域１９上にも形成される。そのため、第３過程までにおいて形成した第１膜１３、第２膜１７、及び第３膜２５を含むスクライブライン領域１９は、全面的に第２絶縁体層１２３及びレジスト層１２５によって被覆される（図４参照）。
As already described in the background art, after performing the fourth step, in the
ここで、第２絶縁体層１２３は、第２膜１７と同様にシリコン酸化膜を材料として形成する。従って、第２絶縁体層１２３は、第１膜１３及びサブ保護膜２１と比して、反射率が低く、かつ第２膜１７と同程度の反射率を有する。
Here, the
また、レジスト層１２５は、第１膜１３及びサブ保護膜２１と比して、低い反射率を有している。
In addition, the resist
この第１の実施の形態では、以下に説明する第４過程及び第５過程を行うことによって、第２導体層１２１及び第１導体層１１１ｂを位置決めし、この位置決めに基づいて、レジスト層１２５に、上述した第５間隔形成のためのレジストパターンを形成する。
In the first embodiment, the
次に、第４過程では、上述した第２絶縁体層１２３及びレジスト層１２５を形成した後、下地面１０１ａに対して垂直方向から可視光を照射し、この可視光の反射光の、第２膜１７及び第３膜２５の膜厚の変化に基づく段差に対応した、第１間隔長Ｗ１方向に沿った光強度分布を測定する（図５参照）。
Next, in the fourth step, after the
第４過程は、上述した第３過程までにおいて形成した、第３間隔１１３に対応する位置決めマークである第１間隔１５、及び第２導体層１２１に対応する位置決めマークである第３膜２５を、光学的に検出する目的で行われる。また、この第４過程は、第３過程までにおいて形成した構造体に、上述した第２絶縁体層１２３及びレジスト層１２５を形成して得た構造体、すなわち図４に示す構造体３６に対して行われる。尚、図５に示す構造体３６は、図４に示す構造体３６に対応している。
In the fourth process, the
光強度分布を測定するために、まず、例えばハロゲン光等の可視光を光源とした測定用顕微鏡を用いて、下地面１０１ａに対して垂直方向から、構造体３６へ可視光を照射する。そして、照射された可視光の、構造体３６からの反射光によって、構造体３６に対応する明暗像を取得する（図示せず）。更に、測定用顕微鏡を用いて、得られた明暗像の第１間隔長Ｗ１方向に沿った方向の、反射光の光強度分布を測定する。この実施の形態では、測定された光強度分布を、ＣＣＤ素子を用いて光電変換し、図５に示すような、波形３７として取得する。
In order to measure the light intensity distribution, first, the
この実施の形態では、光強度分布を波形３７として取得するために、上述した測定用顕微鏡及びＣＣＤ素子を具えた周知の露光装置を用いるのが好ましい。
In this embodiment, in order to acquire the light intensity distribution as the
ここで、図５における波形３７は、構造体３６の、第１間隔長Ｗ１方向に沿った方向の、光強度分布を、波形として取得した場合を示している。また、波形３７は、縦軸すなわち振幅が光強度を、また、横軸が第１間隔長Ｗ１方向の距離を示している。そして、波形３７は、範囲３７ａが第１層領域２７に、範囲３７ｂが第２層領域２９に、範囲３７ｃが第３層領域３１に、範囲３７ｄが第４層領域３３に、及び範囲３７ｅが第５層領域３５に、それぞれ対応した、光強度分布を示している。
Here, the
既に説明したように、第２膜１７及び第３膜２５は、同程度の反射率を有し、かつ第１膜１３及びサブ保護膜２１と比して低い反射率を有する。そして、波形３７は、構造体３６からの反射光による光強度分布を示している。そのため、波形３７は、第２層領域２９に対応する範囲３７ｂにおいて光強度の最小値Ａとなる。また、第１層領域２７に対応する範囲３７ａ、及び第５層領域３５に対応する範囲３７ｅにおいて光強度の最大値Ｂとなる。そして、波形３７は、第３層領域３１に対応する範囲３７ｃにおいて、最小値Ａ及び最大値Ｂの中間の光強度の値をとり、従って、範囲３７ａ及び範囲３７ｂ間を結ぶ波形３７の部分では、光強度が連続して変化した第１傾斜光強度分布部３９ａすなわち傾斜部３９ａを含む。また、波形３７は、第４層領域３３に対応する範囲３７ｄにおいて、最小値Ａ及び最大値Ｂの中間の光強度の値をとり、従って、範囲３７ｂ及び範囲３７ｅ間を結ぶ波形３７の部分では、光強度が連続的に変化した第２傾斜光強度分布部３９ｂすなわち傾斜部３９ｂを含む。尚、下地１０１、第２絶縁体層１２３、及びレジスト層１２５は、第１層領域２７、第２層領域２９、第３層領域３１、第４層領域３３、及び第５層領域３５に渡って、共通した膜厚で形成されているため、これらの反射率は、波形３７の線形には影響しない。
As already described, the
また、第３層領域３１は、上述した第１過程において、サブ保護膜２１を形成した場合には、相対的に反射率の高い第３サブ保護膜２１ｃ、及び第３膜２５と同程度に反射率の低い第２膜１７を含む積層体である。また、第３層領域３１は、上述した第１過程において、サブ保護膜２１を形成していない場合には、第３膜２５と同程度に反射率の低い第２膜１７のみを含む積層体である。ここで、既に具体的な膜厚を示して説明したように、第３サブ保護膜２１ｃは、第２膜１７と比して膜厚が極端に小さい。以上から、第３層領域３１では、サブ保護膜２１の有無に係わらず、主に第２膜１７の反射率が反射光の光強度に影響する。そのため、第３層領域３１、及び第３層領域３１と隣接する第２層領域２９からの反射光は、同程度の光強度となる。また、第３層領域３１、及び第２層領域２９とは反対側で第３層領域３１と隣接する第１層領域２７からの反射光には、大きな光強度差が生じる。その結果、波形３７は、第３層領域３１に対応する範囲３７ｃにおいて、範囲３７ｃ及び第２層領域２９に対応する範囲３７ｂの境界から、第１層領域２７に対応する範囲３７ａにかけて、範囲３７ｂと同程度の値をとる。そして、波形３７は、範囲３７ｃ及び第１層領域２９に対応する範囲３７ａの境界付近に、これら範囲３７ｃ及び第範囲３７ａにおける値を結ぶ傾斜部３９ａを含む。
Further, the
また、第４層領域３３は、上述した第１過程において、サブ保護膜２１を形成した場合には、相対的に反射率の高い第１膜、相対的に反射率の高いサブ保護膜２１、及び反射率の低い第３膜２５を含む積層体である。また、第４層領域３３は、上述した第１過程において、サブ保護膜２１を形成していない場合には、相対的に反射率の高い第１膜１３及び反射率の低い第３膜２５を含む積層体である。そのため、第４層領域３３は、この第４層領域３３と隣接する第２層領域２９、及びこの第４層領域３３と、第２層領域２９とは反対側で隣接する第５層領域３５の中間の反射率を有する。その結果、波形３７は、第４層領域３３に対応する範囲３７ｄにおいて、この第４層領域３３に渡って、範囲３７ｂ及び範囲３７ｅ間を結ぶ傾斜部３９ｂを含む。
Further, in the
ここで、傾斜部３９ａ及び３９ｂの傾き、すなわち距離に対する光強度の変化量の絶対値は、上述した明暗像のコントラスト、すなわち隣接する層領域からの反射光間の光強度差に比例する。
Here, the inclination of the
傾斜部３９ａは、範囲３７ａ及び範囲３７ｃを結ぶ波形３７の部分である。従って、第１層領域２７及び第３層領域３１からの反射光間の光強度差によって傾きが決定する。
The
また、傾斜部３９ｂは、範囲３７ｄに渡って、範囲３７ｂ及び範囲３７ｅを結ぶ波形３７の部分である。従って、第２層領域２９と第４層領域３３からの反射光間の光強度差、及び第４層領域３３と第５層領域３５からの反射光間の段階的な光強度差によって傾きが決定する。
The
既に説明したように、波形３７は、第１層領域２７に対応する範囲３７ａ及び第５層領域３５に対応する範囲３７ｅにおいて光強度が最大値Ｂとなる。また、既に説明した、第１膜１３、サブ保護膜２１、第２膜１７、及び第３膜２５の膜厚、及び相対的な反射率から明らかなように、第４層領域３３は、第３層領域３１に比して反射率が高いため、反射光の光強度が大きい。
As already described, the
以上の説明から明らかなように、第１層領域２７及び第３層領域３１の反射光間の光強度差は、第２層領域２９と第４層領域３３からの反射光間の段階的な光強度差、及び第４層領域３３と第５層領域３５からの反射光間の段階的な光強度差と比して大きい。その結果、傾斜部３９ａの傾きの絶対値は、傾斜部３９ｂの傾きの絶対値と比して大きくなる。
As is clear from the above description, the difference in light intensity between the reflected light in the
このように、第１間隔１５と第２膜２５とにオフセットが生じた構造体３６では、このオフセット量に対応して、第２膜１７及び第３膜２５の膜厚の変化に基づいた段差が生じるため、得られる光強度分布は、波形３７のように傾きの絶対値が異なる傾斜部３９ａ及び３９ｂを含む。
As described above, in the
また、第１間隔１５と第２膜２５とにオフセットが生じていない場合には、第３層領域３１及び第４層領域３３が形成されないため、波形３７は、範囲３７ｃ及び範囲３７ｄを含まない。従って、波形３７は、範囲３７ｂと範囲３７ａとの境界において傾斜部３９ａが、また範囲３７ｂと範囲３７ｅとの境界において傾斜部３９ｂが、それぞれ光強度の最小値Ａと最大値Ｂとを横軸に対して垂直に結ぶ線形となる（図示せず）。
In addition, when there is no offset between the
次に、第５過程では、光強度分布の光強度の最小値Ａと最大値Ｂとの中間値Ｃにおける、第１間隔長方向Ｗ１に沿った光強度分布の中点４１を、第３膜２５の中心位置４３として認識する（図５参照）。
Next, in the fifth process, the
光強度の中間値Ｃは、光強度分布を示す波形３７の、最小値Ａ及び最大値Ｂ間の値のうち、波形変化の検出感度が良好な値に設定される。ここで、検出感度が良好な値とは、波形３７が含む傾斜部３９ａの傾きの絶対値と、傾斜部３９ｂの傾きの絶対値との差が大きい値である。この検出感度が良好な値は、最小値Ａ及び最大値Ｂ間の半値であることが、経験的に確認されている。そこで、この第５過程では、中間値Ｃを最小値Ａ及び最大値Ｂ間の半値に設定するのが好ましい。
The intermediate value C of the light intensity is set to a value with good detection sensitivity of the waveform change among the values between the minimum value A and the maximum value B of the
また、中間値Ｃにおける第１間隔長方向Ｗ１に沿った光強度分布の中点４１は、この中間値Ｃにおいて、波形の傾斜部３９ａ及び３９ｂ間を結ぶ線分の中点４１である。
The
中心位置４３は、中点４１に対応した位置として認識される。そして、第１間隔１５と第３膜２５とにオフセットが生じている場合、中心位置４３は、これら第１間隔１５と第３膜２５とのオフセット量、すなわち、第１間隔１５の中心４５、すなわち第１間隔長Ｗ１の中点４５及び第３膜２５の中心４７、すなわち第２間隔長Ｗ２の中点４７間の第１間隔長方向Ｗ１に沿った離間距離の中間位置に存在する。
The
既に説明したように、第１間隔１５は、第３間隔１１３に対応する位置決めマークとして機能する。また、第３膜２５は、第２導体層１２１に対応する位置決めマークとして機能する。従って、第１間隔１５及び第３膜２５の配置関係は、第３間隔１１３及び第２導体層１２１の配置関係に対応している。そのため、第１間隔１５及び第３膜２５間のオフセット量は、第３間隔１１３及び第２導体層１２１間のオフセット量と等しくなる。従って、第１間隔１５の中心４５及び中心位置４３間の第１間隔長方向Ｗ１に沿った距離と等しい距離を、第３間隔１１３の中心位置４６、すなわち第３間隔長Ｗ３の中点４６から第１間隔長方向Ｗ１、すなわち第３間隔長Ｗ３方向に沿ってずらした位置を、第２導体層１２１の中心位置として認識する。そして、認識された第２導体層１２１の中心位置４８を基準とし、第１導体層１１１ｂの中心位置５０を認識する（図４参照）。
As already described, the
また、第１間隔１５と第３膜２５とにオフセットが生じていない場合には、第１間隔１５の中心４５及び第３膜２５の中心４７が一点に重なる。この場合には、中心位置４３は、重なった第１間隔１５の中心４５及び第３膜２５の中心４７と同じ位置に認識される。
Further, when there is no offset between the
そして、第２導体層１２１及び第１導体層１１１ｂの各中心位置４８及び５０から位置決めされた、これら第２導体層１２１及び第１導体層１１１ｂの上側に存在するレジスト層１２５を露光する。この露光によって除去されたレジスト層１２５をマスクとして用いて、第２導体層１２１及び第１導体層１１１ｂの上側に存在する第２絶縁体層１２３を除去する。しかる後、第２絶縁体層１２３の除去領域に、例えば、第２導体層１２１及び第１導体層１１１ｂを電気的に接続するための配線層等の上層を埋め込み形成する。
Then, the resist
このように、第１の実施の形態では、第１間隔１５と第３膜２５とのオフセットによって生じる、第２膜１７及び第３膜２５の膜厚の変化に基づく段差に対応した、第１間隔長Ｗ１方向に沿った反射光の光強度分布を測定することによって、第３膜２５の中心位置４３を認識する。そして、この中心位置４３は、第１間隔１５の中心４５と第３膜２５の中心４７との中間に位置する。そのため、この中心位置４３に基づいて露光位置を決定することによって、第２導体層１２１及び第１導体層１１１ｂの双方に対して、上述した第５間隔１２７ａ及び１２７ｂとの合わせずれを小さく抑えるように、レジスト層１２５の露光位置を決定することができる。
As described above, in the first embodiment, the first step corresponding to the step based on the change in the film thickness of the
尚、実際にレジスト層１２５を露光する際には、下地１０１上に複数形成した第１膜１３、第２膜１７、及び第３膜２５から、それぞれ中心位置４３を認識して、これらから平均的に決定した第２導体層１２１の中心位置を用いる。また、その際には、従来周知の通り、下地１０１の伸縮量及び回転量等の誤差を考慮して位置決めが行われる。
When the resist
〈第２の実施の形態〉
第２の実施の形態では、上述した第１の実施の形態と同様に、下地の素子領域以外の領域、例えばスクライブライン領域に、第１膜、第２膜、及び第３膜を含む位置決めマークを形成し、これらを用いてレジスト層の露光位置を決定する露光位置決定方法について説明する。この露光位置決定方法は、第１過程から第６過程までを含んでいる。
<Second Embodiment>
In the second embodiment, as in the first embodiment described above, a positioning mark including a first film, a second film, and a third film in a region other than the underlying element region, for example, a scribe line region. An exposure position determination method for determining the exposure position of the resist layer using these will be described. This exposure position determination method includes a first process to a sixth process.
この第２の実施の形態による半導体装置の製造方法が、第１の実施の形態による半導体装置の製造方法と相違するのは、上述した光強度分布の傾斜部３９ａ及び３９ｂの傾きの絶対値の差から、オフセット量を算出し、このオフセット量から第３膜の中心位置を決定する点である。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の符号を付すとともに共通の図面を参照し、それらの重複する説明を省略する。
The manufacturing method of the semiconductor device according to the second embodiment is different from the manufacturing method of the semiconductor device according to the first embodiment in that the absolute values of the slopes of the
また、第２の実施の形態における第１過程から第４過程までは、上述した第１の実施の形態における第１過程から第４過程までと同様であるため、説明を省略する。 Further, since the first process to the fourth process in the second embodiment are the same as the first process to the fourth process in the first embodiment described above, the description thereof is omitted.
第２の実施の形態では、まず、上述の第１の実施の形態と同様の第１〜第４過程を行う。 In the second embodiment, first, the first to fourth processes similar to those in the first embodiment are performed.
次に、第５過程では、上述の第４過程によって取得した光強度分布（図５参照）を利用して、第１傾斜光強度分布部３９ａ及び第２傾斜光強度分布部３９ｂの傾きの絶対値の差を算出する。
Next, in the fifth process, using the light intensity distribution (see FIG. 5) acquired in the fourth process, the absolute inclinations of the first inclined light
第１の実施の形態において既に説明したように、第１間隔１５と、第２間隔２３及びこの第２間隔２３を埋め込む第３膜２５とが、第１間隔長Ｗ１方向に沿って、第２間隔２３の内側側面２３ｂの側にオフセットしている場合には、傾斜部３９ａの傾きの絶対値は、傾斜部３９ｂの傾きの絶対値と比して大きくなる。すなわち、傾斜部３９ａ及び３９ｂは、傾きの絶対値がそれぞれ異なる。第５過程では、傾斜部３９ａ及び３９ｂの傾きの絶対値がそれぞれ異なることを利用して、傾斜部３９ａ及び３９ｂの傾きの絶対値の差を計算する。
As already described in the first embodiment, the
次に第６過程では、予め作成しておいた、傾きの絶対値の差対オフセット量の参照データ４９を参照して、上述の第５過程において算出した傾きの絶対値の差から、オフセット量を算出することによって、第３膜２５の中心位置４３を認識する（図５及び図６参照）。
Next, in the sixth step, the offset amount is calculated from the difference between the absolute values of the slopes calculated in the above-described fifth step with reference to the
まず、傾きの絶対値の差対オフセット量の参照データ４９を作成するために、上述した第１過程から第３過程までによって得られる構造体（図３参照）と同様の参照用構造体を複数形成する（図示せず）。これら参照用構造体は、第１間隔１５に対応する参照用第１間隔と、第２間隔２３に対応する参照用第２間隔との間隔長方向に沿ったオフセット量を変化させて形成される。
First, in order to create the
次に、これら各参照用構造体に対して上述した第４過程と同様の過程を行うことによって、図５に示すのと同様の光強度分布をそれぞれ測定する。 Next, the same light intensity distribution as shown in FIG. 5 is measured by performing the same process as the above-described fourth process on each of the reference structures.
これらの光強度分布を利用して、第１傾斜光強度分布部及び第２傾斜光強度分布部の傾きの絶対値の差に対する、それぞれのオフセット量を記録し、図６に示すような参照データ４９を作成する。 Using these light intensity distributions, the respective offset amounts with respect to the difference between the absolute values of the inclinations of the first inclined light intensity distribution portion and the second inclined light intensity distribution portion are recorded, and reference data as shown in FIG. 49 is created.
第１の実施の形態において上述したように、第１間隔１５と、第２間隔２３及びこの第２間隔２３を埋め込む第３膜２５とが、第１間隔長Ｗ１方向に沿って、第２間隔２３の内側側面２３ｂの側にオフセットしている場合には、傾斜部３９ａの傾きの絶対値は、傾斜部３９ｂの傾きの絶対値と比して大きくなる。すなわち、傾斜部３９ａ及び３９ｂは、傾きの絶対値がそれぞれ異なる。
As described above in the first embodiment, the
また、既に説明したように、傾斜部３９ａは、第１層領域２７及び第３層領域３１からの反射光間の光強度差によって傾きが決定する。ここで、第１間隔１５と第３膜２５との、第１間隔長Ｗ１方向に沿った、第２間隔２３の内側側面２３ｂの側へのオフセット量が大きくなる場合には、オフセット量の増加に伴って、第３層領域３１が第１間隔長Ｗ１方向に拡大する。しかし、第１層領域２７及び第３層領域３１からの反射光間の光強度差は変化しない。そのため、傾斜部３９ａの傾きは、第３層領域３１が第１間隔長Ｗ１方向に拡大した場合であっても、変化しない。
Further, as already described, the inclination of the
また、既に説明したように、傾斜部３９ｂは、第２層領域２９と第４層領域３３からの反射光間の光強度差、及び第４層領域３３と第５層領域３５からの反射光間の段階的な光強度差によって傾きが決定する。ここで、第１間隔１５と第３膜２５との、第１間隔長Ｗ１方向に沿った、第２間隔２３の内側側面２３ｂの側へのオフセット量が大きくなる場合には、オフセット量の増加に伴って、第４層領域３３が第１間隔長Ｗ１方向に拡大する。この場合には、波形３７は、第４層領域３３に対応する範囲３７ｄが、横軸方向に拡大する。その結果、範囲３７ｄに渡って、範囲３７ｂ及び範囲３７ｅを結ぶ傾斜部３９ｂは、オフセット量の増加に伴って、傾きが小さくなる。
Further, as already described, the
従って、傾斜部３９ａ及び３９ｂの傾きの絶対値の差は、オフセット量に比例して大きくなる。そこで、上述した参照用構造体を、第１間隔１５に対応する参照用第１間隔と、第２間隔２３に対応する参照用第２間隔との間隔長方向に沿ったオフセット量を変化させて複数形成し、これらの光強度分布の波形を取得する。尚、参照用構造体を構成する構成要素は、上述した第１過程から第３過程を行うことによって得られる構造体と同様である。そこで、図示の重複を避けるために、仮に図３に示した構成例を参照用構造体の構造、及びこの参照用構造体から得られた波形とし、以下、共通の符号を用いるとともに、これを参照して説明する。特に、参照用第１間隔を、対応する第１間隔１５と共通の符号を付して、参照用第１間隔１５とも称する。また、参照用第２間隔を、対応する第２間隔２３と共通の符号を付して、参照用第２間隔２３とも称する。
Therefore, the difference between the absolute values of the inclinations of the
それぞれの波形３７の傾斜部３９ａ及び３９ｂの傾きの絶対値の差を記録することによって、オフセット量と傾斜部３９ａ及び３９ｂの傾きの絶対値の差との相関関係を示す直線Ｉとして、参照データ４９を得ることができる（図６参照）。尚、図６の構成例では、横軸は傾斜部３９ａの傾きの絶対値から３９ｂの傾きの絶対値を引いた差（以下、単に傾きの絶対値の差とも称する）を示している。また縦軸はオフセット量を示している。
By recording the difference between the absolute values of the inclinations of the
ここで、オフセット量が０、すなわち、参照用第１間隔と参照用第２間隔とにオフセットが生じていない場合には、既に説明したように、波形３７は、範囲３７ｃ及び範囲３７ｄを含まない。そして、波形３７は、範囲３７ｂと範囲３７ａとの境界において傾斜部３９ａが、また範囲３７ｂと範囲３７ｅとの境界において傾斜部３９ｂが、それぞれ光強度の最小値Ａと最大値Ｂとを横軸に対して垂直に結ぶ線形となる。従って、オフセット量が０の場合には、傾き絶対値の差は、０となる。従って、図６に示した参照データ４９では、第１間隔１５と第３膜２５とにオフセットが生じていない場合に、直線Ｉは原点に位置する。
Here, when the offset amount is 0, that is, when there is no offset between the first reference interval and the second reference interval, the
また、オフセット量が負の値、すなわち、参照用第１間隔と参照用第２間隔とを、第１間隔長Ｗ１方向に沿って、第２間隔２３の内側側面２３ａの側にオフセットした場合には、図５の構成例における構造体３６における各層領域が、参照用第１間隔の中心４５を通り下地面１０１ａに垂直な中心線に対して、線対称に配置される（図示せず）。そして、これに対応して波形３７の線形も線対称型となる（図示せず）。従って、上述した傾斜部３９ａの傾きの絶対値が、傾斜部３９ｂの傾きの絶対値に比して大きくなる理由と同様の理由で、傾斜部３９ｂの傾きの絶対値が、傾斜部３９ａの傾きの絶対値に比して大きくなる。また、この場合には、上述した傾斜部３９ｂの傾きの絶対値が小さくなる理由と同様の理由で、オフセット量が内側側面２３ａの側に増加するのに伴って、傾斜部３９ａの傾きは小さくなる。また、この場合には、上述した傾斜部３９ａの傾きが変化しない理由と同様の理由で、オフセット量が内側側面２３ａの側に増加しても、傾斜部３９ｂの傾きの絶対値は変化しない。従って、オフセット量が負の値をとる場合には、傾きの絶対値の差は正の値となる。従って、図６に示した参照データ４９では、参照用第１間隔と参照用第２間隔とを、第１間隔長Ｗ１方向に沿って、参照用第２間隔の内側側面２３ａの側にオフセットした場合に、傾きの絶対値の差は正の値となる。
Further, when the offset amount is a negative value, that is, when the first reference interval and the second reference interval are offset toward the
このような参照データ４９を参照して、上述の第５過程において算出した傾きの絶対値の差から、オフセット量を算出する。すなわち、参照データ４９の直線Ｉを用いて、第５過程において算出した傾き絶対値の差から、オフセット量を算出する。参照データ４９を用いて、オフセット量を算出するためは、例えば、予め作成しておいた参照データ４９を、露光装置に組み込まれたコンピュータの記憶部に記憶させておく。そして、このコンピュータに取得した傾きの絶対値の差を入力することによって、直線Ｉで表される傾きの絶対値の差対オフセット量の相関関係から、オフセット量を算出する。
With reference to
第２の実施の形態では、このように参照データ４９を参照することによって、算出した第１間隔１５と第３膜２５とのオフセット量を算出することができる。そして、オフセット量は、第１間隔１５の中心４５及び第３膜２５の中心４７間の、第１間隔長方向Ｗ１に沿った離間距離である。そこで、第１間隔１５の中心４５から、第１間隔長方向Ｗ１に沿って、オフセット方向にオフセット量だけ離間した点までの中間の値を、第３膜２５の中心位置４３として認識する。このとき、好ましくは、第１間隔の中心点４５から、第１間隔長に沿ってオフセット方向に、オフセット量の１／２の値だけ離間した点、すなわち、第１間隔１５の中心４５及び第３膜２５の中心４７間の中点を第３膜２５の中心位置４３として認識する。
In the second embodiment, the offset amount between the calculated
既に説明したように、第１間隔１５は、第３間隔１１３に対応する位置決めマークとして機能する。また、第３膜２５は、第２導体層１２１に対応する位置決めマークとして機能する。従って、第１間隔１５及び第３膜２５の配置関係は、第３間隔１１３及び第２導体層１２１の配置関係に対応している。そのため、参照データ４９を参照することによって算出した、第１間隔１５及び第３膜２５間のオフセット量は、第３間隔１１３及び第２導体層１２１間のオフセット量と等しくなる。従って、第１間隔１５の中心４５及び中心位置４３間の第１間隔長方向Ｗ１に沿った距離と等しい距離を、第３間隔１１３の中心位置４６から第１間隔長方向Ｗ１、すなわち第３間隔長Ｗ３方向に沿ってずらした位置を、第２導体層１２１の中心位置４８として認識する。そして、認識された第２導体層１２１の中心位置４８を基準とし、第１導体層１１１ｂの中心位置５０を認識して（図４参照）、レジスト層１２５を露光する。
As already described, the
このように、第２の実施の形態では、参照データ４９から算出したオフセット量に基づいて、第３膜２５の中心位置４３を認識する。そして、この中心位置４３は、第１間隔１５の中心４５と第３膜２５の中心４７との中間に位置する。また、特に、第１間隔の中心点から、第１間隔長に沿ってオフセット方向に、オフセット量の１／２の値だけ離間した点を第３膜２５の中心位置４３として認識した場合には、この中心位置４３は、第１間隔１５の中心４５及び第３膜２５の中心４７間の中点に位置する。この場合には、認識される第２導体層１２１の中心位置は、第３間隔１１３の中心位置と第２導体層１２１の実際の中心位置との間の中点となる。そのため、この中心位置４３に基づいて露光位置を決定することによって、第２導体層１２１及び第１導体層１１１ｂの双方に対して、上述した第５間隔１２７ａ及び１２７ｂとの合わせずれを最小に抑えて、レジスト層の露光位置を決定することができる。
As described above, in the second embodiment, the
尚、第２の実施の形態では、上述した第１の実施の形態と同様に、実際にレジスト層１２５を露光する際には、下地１０１上に複数形成した第１膜１３、第２膜１７、及び第３膜２５から、それぞれ中心位置４３を認識して、これらから平均的に決定した第２導体層１２１の中心位置を用いる。また、その際には、従来周知の通り、下地１０１の伸縮量及び回転量等の誤差を考慮して位置決めが行われる。
In the second embodiment, as in the first embodiment described above, when the resist
１３、１３１：第１膜
１５：第１間隔
１７、１４１：第２膜
１９：スクライブライン領域
２１、１３３：サブ保護膜
２３：第２間隔
２５：第３膜
２７：第１層領域
２９：第２層領域
３１：第３層領域
３３：第４層領域
３５：第５層領域
３６：構造体
３７：波形
３９ａ、３９ｂ：傾斜部
４１：中点
４３：中心位置
４５：第１間隔の中心（第１間隔長の中点）
４６：第３間隔（第３間隔長の中点）
４７：第３膜の中心（第２間隔長の中点）
４８：第２導体層の中心位置
４９：参照データ
５０：周辺回路用第１導体層の中心位置
１０１：下地
１０３：素子領域
１０５：メモリセル領域
１０７：周辺回路領域
１０９：下層
１１１：第１導体層
１１１ａ：メモリセル用第１導体層
１１１ｂ：周辺回路用第１導体層
１１３：第３間隔
１１５（１１５ａ，１１５ｂ）：導体保護膜
１１７：第１絶縁体層
１１９：第４間隔
１２１：第２導体層
１２３：第２絶縁体層
１２５：レジスト層
１２７ａ、１２７ｂ：第５間隔
１２９：第１位置決めマーク
１３７：間隔
１３９：第２位置決めマーク
13, 131: first film 15:
46: 3rd interval (midpoint of 3rd interval length)
47: Center of the third film (midpoint of the second interval length)
48: Center position of second conductor layer 49: Reference data 50: Center position of first conductor layer for peripheral circuit 101: Base 103: Element region 105: Memory cell region 107: Peripheral circuit region 109: Lower layer 111:
Claims (10)
該第２膜に、前記下地面を露出させ、かつ前記第１間隔長と等しい長さ及び方向の第２間隔長を有する第２間隔を空ける第２過程と、
該第２間隔に、上側表面が前記第２膜の上側表面と同一面位置となるように第３膜を埋め込む第３過程と、
前記下地面に対して垂直方向から可視光を照射し、該可視光の反射光の、前記第２膜及び前記第３膜の膜厚の変化に基づく段差に対応した、前記第１間隔長方向に沿った光強度分布を測定する第４過程と、
該光強度分布の光強度の最小値と最大値との中間値における、前記第１間隔長方向に沿った前記光強度分布の中点を、前記第３膜の中心位置として認識する第５過程と
を含むことを特徴とする露光位置決定方法。 A first step of forming a second film covering the first film by exposing a base surface and filling a first gap having a first gap length, which is formed in the first film on the foundation;
A second step of exposing the second film to the second film and forming a second interval having a length and direction equal to the first interval length and a second interval length;
A third step of embedding the third film in the second interval so that the upper surface is flush with the upper surface of the second film;
The first interval length direction corresponding to a step based on a change in film thickness of the second film and the third film of the reflected light of the visible light irradiated from the perpendicular direction to the base surface A fourth step of measuring the light intensity distribution along
Fifth step of recognizing the midpoint of the light intensity distribution along the first interval length direction as the center position of the third film at an intermediate value between the minimum value and the maximum value of the light intensity distribution An exposure position determination method comprising:
前記第３膜を、前記第１膜と比して低い反射率を有し、かつ前記第２膜と同程度の反射率を有する材料によって形成する
ことを特徴とする露光位置決定方法。 The exposure position determination method according to claim 1,
The exposure position determining method, wherein the third film is formed of a material having a lower reflectance than the first film and having a reflectance comparable to that of the second film.
前記中間値を、前記最小値と前記最大値との間の半値に設定する
ことを特徴とする露光位置決定方法。 The exposure position determination method according to claim 1 or 2,
An exposure position determining method, wherein the intermediate value is set to a half value between the minimum value and the maximum value.
前記第１過程を行う際に、メモリセル領域及び周辺回路領域を含む、前記下地の素子領域において、前記メモリセル領域の前記下地面に、該下地面を露出させ、かつ前記第１間隔長と等しい方向の第３間隔長を有する第３間隔が空けられたメモリセル用第１導体層を、また前記周辺回路領域の前記下地面に周辺回路用第１導体層をそれぞれ形成し、しかる後、前記第３間隔を埋め込むとともに、前記メモリセル用第１導体層及び周辺回路用第１導体層を含む前記下地の全面を被覆する第１絶縁体層を形成し、
前記第２過程を行う際に、前記第１絶縁体層に、前記下地面を露出させる第４間隔を空け、
前記第３過程を行う際に、前記第４間隔に、上側表面が前記第１絶縁体層の上側表面と同一面位置となるように第２導体層を埋め込む
ことを特徴とする露光位置決定方法。 An exposure position determination method according to any one of claims 1 to 3,
When performing the first process, in the underlying element region including the memory cell region and the peripheral circuit region, the underlying surface is exposed to the underlying surface of the memory cell region, and the first interval length Forming a first conductor layer for a memory cell having a third interval length in the same direction and a first conductor layer for a peripheral circuit on the underlying surface of the peripheral circuit region, and thereafter, Forming a first insulator layer that fills the third gap and covers the entire surface of the base including the first conductor layer for memory cells and the first conductor layer for peripheral circuits;
When performing the second process, the first insulator layer is provided with a fourth interval exposing the base surface,
An exposure position determining method, wherein the second conductor layer is embedded in the fourth interval so that the upper surface is flush with the upper surface of the first insulator layer when performing the third step. .
前記第３過程の後であって、前記第４過程の前に、前記下地の全面を一体的に覆うようにレジスト層を形成し、
前記第３膜の中心位置及び前記第１間隔長の中点間の該第１間隔長方向に沿った距離と等しい距離を、前記第３間隔長の中点から第３間隔長方向に沿ってずらした位置を、前記第２導体層の中心位置として認識し、
該第２導体層の中心位置を基準として、前記第１導体層の中心位置を認識し、
前記第２導体層の中心位置及び前記第１導体層の中心位置から位置決めされた、該第２導体層及び該第１導体層の上側に存在する前記レジスト層を露光する
ことを特徴とする露光位置決定方法。 The exposure position determination method according to claim 4,
After the third process and before the fourth process, a resist layer is formed so as to integrally cover the entire surface of the base,
A distance equal to the distance along the first interval length direction between the center position of the third film and the midpoint of the first interval length is set along the third interval length direction from the midpoint of the third interval length. Recognizing the shifted position as the center position of the second conductor layer,
Recognizing the center position of the first conductor layer on the basis of the center position of the second conductor layer;
Exposure exposing the resist layer located above the second conductor layer and the first conductor layer, which is positioned from the center position of the second conductor layer and the center position of the first conductor layer. Positioning method.
該第２膜に、前記下地面を露出させ、かつ前記第１間隔長と等しい長さ及び方向の第２間隔長を有する第２間隔を空ける第２過程と、
該第２間隔に、上側表面が前記第２膜の上側表面と同一面位置となるように第３膜を埋め込む第３過程と、
前記下地面に対して垂直方向から可視光を照射し、該可視光の反射光の、前記第２膜及び前記第３膜の膜厚の変化に基づく段差に対応した、前記第１間隔長方向に沿った光強度分布を測定する第４過程と、
前記第１間隔に対し前記第２間隔が、前記第１間隔長方向にオフセットした状態では、前記光強度分布が、前記下地上の層領域であって、前記第１膜と前記第２膜の部分とが積層した第１層領域、前記第３膜のうちの前記下地と接触する上側の部分からなる第２層領域、前記第１層領域及び前記第２層領域間の前記第２膜の部分からなる第３層領域、前記第１膜の部分と前記第３膜の部分とが積層した第４層領域、及び前記第１膜の部分と前記第２層領域の部分とが積層した第５層領域に対応した光強度の分布となっていて、前記第１層領域及び前記第５層領域において光強度の最大値をとり、前記第２層領域において光強度の最小値をとり、前記最大値及び前記最小値を結ぶ前記第３層領域において光強度が連続的に変化した第１傾斜光強度分布部を含み、前記最大値及び前記最小値を結ぶ前記第４層領域において光強度が連続的に変化した第２傾斜光強度分布部を含むことを利用して、
前記第１傾斜光強度分布部及び前記第２傾斜光強度分布部の傾きの絶対値の差を算出する第５過程と、
予め作成しておいた、前記傾きの絶対値の差対オフセット量の参照データを参照して、前記傾きの絶対値の差から前記オフセット量を算出することによって、前記第３膜の中心位置を認識する第６過程と
を含み、
前記参照データを、前記第１過程、前記第２過程、及び前記第３過程によって得られる構造体と同様の参照用構造体を、前記第１間隔に対応する参照用第１間隔と、前記第２間隔に対応する参照用第２間隔との間隔長方向に沿ったオフセット量を変化させて複数形成し、各前記参照用構造体に対して前記第４過程と同様の過程を行うことによって、光強度分布をそれぞれ測定し、該測定結果から、第１傾斜光強度分布部及び第２傾斜光強度分布部の傾きの絶対値の差に対する、それぞれのオフセット量を記録することによって作成する
ことを特徴とする露光位置決定方法。 A first step of forming a second film covering the first film by exposing a base surface and filling a first gap having a first gap length, which is formed in the first film on the foundation;
A second step of exposing the second film to the second film and forming a second interval having a length and direction equal to the first interval length and a second interval length;
A third step of embedding the third film in the second interval so that the upper surface is flush with the upper surface of the second film;
The first interval length direction corresponding to a step based on a change in film thickness of the second film and the third film of the reflected light of the visible light irradiated from the perpendicular direction to the base surface A fourth step of measuring the light intensity distribution along
In a state where the second interval is offset in the first interval length direction with respect to the first interval, the light intensity distribution is a layer region on the base, and the first film and the second film A first layer region laminated with a portion, a second layer region comprising an upper portion of the third film that contacts the base, a second layer region between the first layer region and the second layer region. A third layer region comprising a portion, a fourth layer region in which the first film portion and the third film portion are laminated, and a first layer portion in which the first film portion and the second layer region are laminated. A light intensity distribution corresponding to a five-layer region, wherein a maximum value of light intensity is taken in the first layer region and the fifth layer region, and a minimum value of light intensity is taken in the second layer region; The first inclined light intensity in which the light intensity continuously changes in the third layer region connecting the maximum value and the minimum value. It includes a distribution unit, by utilizing the fact that includes the maximum value and the second inclined light intensity distribution portion in which the light intensity in the fourth layer region connecting the minimum value is continuously changed,
A fifth step of calculating a difference between absolute values of inclinations of the first inclined light intensity distribution part and the second inclined light intensity distribution part;
By calculating the offset amount from the difference in absolute value of the slope with reference to the reference data of the absolute value of the slope versus the offset amount, which has been created in advance, the center position of the third film is determined. A sixth process of recognizing,
A reference structure similar to the structure obtained by the first process, the second process, and the third process is used as the reference data, a reference first interval corresponding to the first interval, and the first process. By forming a plurality of offset amounts along the interval length direction with the second reference interval corresponding to two intervals, and performing the same process as the fourth process on each of the reference structures, Each of the light intensity distributions is measured, and based on the measurement results, the respective offset amounts with respect to the difference between the absolute values of the inclinations of the first inclined light intensity distribution portion and the second inclined light intensity distribution portion are recorded. An exposure position determination method as a feature.
前記第３膜を、前記第１膜と比して低い反射率を有し、かつ前記第２膜と同程度の反射率を有する材料によって形成する
ことを特徴とする露光位置決定方法。 The exposure position determination method according to claim 6,
The exposure position determining method, wherein the third film is formed of a material having a lower reflectance than the first film and having a reflectance comparable to that of the second film.
前記第６過程において、前記第１間隔の中心点から、前記第１間隔長に沿って、前記オフセット方向に、前記オフセット量の１／２の値だけ離間した点を前記第３膜の中心位置として認識する
ことを特徴とする露光位置決定方法。 The exposure position determination method according to claim 6 or 7,
In the sixth step, the center position of the third film is a point separated from the center point of the first interval by a value that is ½ of the offset amount in the offset direction along the first interval length. An exposure position determination method characterized by recognizing as
前記第１過程を行う際に、メモリセル領域及び周辺回路領域を含む、前記下地の素子領域において、前記メモリセル領域の前記下地面に、該下地面を露出させ、かつ前記第１間隔長と等しい方向の第３間隔長を有する第３間隔が空けられたメモリセル用第１導体層を、また前記周辺回路領域の前記下地面に周辺回路用第１導体層をそれぞれ形成し、しかる後、前記第３間隔を埋め込むとともに、前記メモリセル用第１導体層及び周辺回路用第１導体層を含む前記下地の全面を被覆する第１絶縁体層を形成し、
前記第２過程を行う際に、前記第１絶縁体層に、前記下地面を露出させる第４間隔を空け、
前記第３過程を行う際に、前記第４間隔に、上側表面が前記第１絶縁体層の上側表面と同一面位置となるように第２導体層を埋め込む
ことを特徴とする露光位置決定方法。 An exposure position determination method according to any one of claims 6 to 8,
When performing the first process, in the underlying element region including the memory cell region and the peripheral circuit region, the underlying surface is exposed to the underlying surface of the memory cell region, and the first interval length Forming a first conductor layer for a memory cell having a third interval length in the same direction and a first conductor layer for a peripheral circuit on the underlying surface of the peripheral circuit region, and thereafter, Forming a first insulator layer that fills the third gap and covers the entire surface of the base including the first conductor layer for memory cells and the first conductor layer for peripheral circuits;
When performing the second process, the first insulator layer is provided with a fourth interval exposing the base surface,
An exposure position determining method, wherein the second conductor layer is embedded in the fourth interval so that the upper surface is flush with the upper surface of the first insulator layer when performing the third step. .
前記第３過程の後であって、前記第４過程の前に、前記下地の全面を一体的に覆うようにレジスト層を形成し、
前記第３膜の中心位置及び前記第１間隔長の中点間の該第１間隔長方向に沿った距離と等しい距離を、前記第３間隔長の中点から第３間隔長方向に沿ってずらした位置を、前記第２導体層の中心位置として認識し、
該第２導体層の中心位置を基準として、前記第１導体層の中心位置を認識し、
前記第２導体層の中心位置及び前記第１導体層の中心位置から位置決めされた、該第２導体層及び該第１導体層の上側に存在する前記レジスト層を露光する
ことを特徴とする露光位置決定方法。 The exposure position determination method according to claim 9,
After the third process and before the fourth process, a resist layer is formed so as to integrally cover the entire surface of the base,
A distance equal to the distance along the first interval length direction between the center position of the third film and the midpoint of the first interval length is set along the third interval length direction from the midpoint of the third interval length. Recognizing the shifted position as the center position of the second conductor layer,
Recognizing the center position of the first conductor layer on the basis of the center position of the second conductor layer;
Exposure exposing the resist layer located above the second conductor layer and the first conductor layer, which is positioned from the center position of the second conductor layer and the center position of the first conductor layer. Positioning method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007319299A JP2009146919A (en) | 2007-12-11 | 2007-12-11 | Method of determining exposure position |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007319299A JP2009146919A (en) | 2007-12-11 | 2007-12-11 | Method of determining exposure position |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009146919A true JP2009146919A (en) | 2009-07-02 |
Family
ID=40917243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007319299A Pending JP2009146919A (en) | 2007-12-11 | 2007-12-11 | Method of determining exposure position |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009146919A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011052224A1 (en) | 2009-11-02 | 2011-05-05 | 株式会社福元技研 | Skin cosmetic kneaded composition and method for producing same, and method for using skin cosmetic kneaded composition |
| WO2015016099A1 (en) * | 2013-08-02 | 2015-02-05 | オムロン株式会社 | Electroformed component and method for manufacturing same |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225415A (en) * | 1985-07-26 | 1987-02-03 | Canon Inc | Alignment mark and manufacture thereof |
| JPH0555111A (en) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2002008974A (en) * | 2000-04-28 | 2002-01-11 | Asm Lithography Bv | Projection lithography system, method of determining position of alignment mark of substrate, method of manufacturing apparatus, and device manufactured by the method |
| JP2002075846A (en) * | 2000-09-01 | 2002-03-15 | Oki Electric Ind Co Ltd | Alignment mark and its forming method |
| JP2002170884A (en) * | 2000-12-04 | 2002-06-14 | Sony Corp | Method for fabricating semiconductor device with multi layer wiring structure |
| JP2002203769A (en) * | 2000-12-28 | 2002-07-19 | Nec Kansai Ltd | Alignment mark position confirming method |
| JP2005101150A (en) * | 2003-09-24 | 2005-04-14 | Renesas Technology Corp | Forming method of alignment mark |
| JP2006140500A (en) * | 2004-11-12 | 2006-06-01 | Asml Netherlands Bv | Marker structure to control positioning each layer of multi-layer substrate and its method |
| JP2007081241A (en) * | 2005-09-15 | 2007-03-29 | Sharp Corp | Method for forming alignment mark |
| JP2008135671A (en) * | 2006-11-29 | 2008-06-12 | Elpida Memory Inc | Method of manufacturing semiconductor device |
-
2007
- 2007-12-11 JP JP2007319299A patent/JP2009146919A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225415A (en) * | 1985-07-26 | 1987-02-03 | Canon Inc | Alignment mark and manufacture thereof |
| JPH0555111A (en) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2002008974A (en) * | 2000-04-28 | 2002-01-11 | Asm Lithography Bv | Projection lithography system, method of determining position of alignment mark of substrate, method of manufacturing apparatus, and device manufactured by the method |
| JP2002075846A (en) * | 2000-09-01 | 2002-03-15 | Oki Electric Ind Co Ltd | Alignment mark and its forming method |
| JP2002170884A (en) * | 2000-12-04 | 2002-06-14 | Sony Corp | Method for fabricating semiconductor device with multi layer wiring structure |
| JP2002203769A (en) * | 2000-12-28 | 2002-07-19 | Nec Kansai Ltd | Alignment mark position confirming method |
| JP2005101150A (en) * | 2003-09-24 | 2005-04-14 | Renesas Technology Corp | Forming method of alignment mark |
| JP2006140500A (en) * | 2004-11-12 | 2006-06-01 | Asml Netherlands Bv | Marker structure to control positioning each layer of multi-layer substrate and its method |
| JP2007081241A (en) * | 2005-09-15 | 2007-03-29 | Sharp Corp | Method for forming alignment mark |
| JP2008135671A (en) * | 2006-11-29 | 2008-06-12 | Elpida Memory Inc | Method of manufacturing semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011052224A1 (en) | 2009-11-02 | 2011-05-05 | 株式会社福元技研 | Skin cosmetic kneaded composition and method for producing same, and method for using skin cosmetic kneaded composition |
| WO2015016099A1 (en) * | 2013-08-02 | 2015-02-05 | オムロン株式会社 | Electroformed component and method for manufacturing same |
| JP2015030887A (en) * | 2013-08-02 | 2015-02-16 | オムロン株式会社 | Electroformed component and method for manufacturing the same |
| US9598784B2 (en) | 2013-08-02 | 2017-03-21 | Omron Corporation | Electroformed component production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008537642A (en) | Hiding repeated overlay marks and repeated alignment marks to allow reuse of photomasks in vertical structures | |
| JP4381646B2 (en) | Overlay key, manufacturing method thereof, and overlay accuracy measurement method using the same | |
| JP3393862B2 (en) | Method for forming alignment marks | |
| KR100689709B1 (en) | overlay apparatus for semiconductor device manufacturing and overlay measuring method the same | |
| KR100266190B1 (en) | Mark for measurement of overlap accuracy and its manufacture | |
| KR100739259B1 (en) | Overlay accuracy measurement vernier and method for forming the same | |
| JP4999234B2 (en) | Photomask and method of manufacturing semiconductor device using the same | |
| TWI389286B (en) | Alignment mark arrangement and alignment mark structure | |
| US7999399B2 (en) | Overlay vernier key and method for fabricating the same | |
| JP2009146919A (en) | Method of determining exposure position | |
| JP4373874B2 (en) | Semiconductor device, semiconductor substrate | |
| JP5345833B2 (en) | Method for creating alignment mark on substrate, alignment method and substrate | |
| JP4680424B2 (en) | Method for manufacturing overlay position detection mark | |
| KR101067860B1 (en) | Multi overlay mark and method for forming the same | |
| JP2004273612A (en) | Semiconductor device, its fabricating process and photomask | |
| JP3019839B2 (en) | Semiconductor device having overlay measurement mark and method of manufacturing the same | |
| JP2008244254A (en) | Semiconductor device, manufacturing method therefor and mask for division exposure | |
| KR20080070215A (en) | Alignment mark and method of fabricating the same | |
| KR101586278B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005166900A (en) | Semiconductor device and its manufacturing method | |
| US20230071603A1 (en) | Semiconductor structure, method for manufacturing same and memory | |
| WO2023035520A1 (en) | Semiconductor structure, manufacturing method therefor, and memory | |
| US20080023736A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| JP2004319637A (en) | Method of forming alignment mark and method of manufacturing semiconductor device using the same | |
| JP3583044B2 (en) | Semiconductor device and method of controlling misalignment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |