JP2009141558A - Ｃｃｄ型固体撮像素子及び撮像装置並びにｃｃｄ型固体撮像素子の駆動方法 - Google Patents

Abstract

【課題】黒浮きや黒沈みの少ない良好な被写体画像を撮像するＣＣＤ型固体撮像素子を提供する。
【解決手段】半導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域１０３ａと、これに隣接し遮光膜で覆われたオプティカルブラック部１０３ｂとに分けられるＣＣＤ型固体撮像素子において、有効画素領域１０３ａの電荷転送路１０２ａの転送電極面積に対してオプティカルブラック部１０３ｂの電荷転送路１０２ｂの転送電極面積を異ならせる。
【選択図】図２

Description

本発明はＣＣＤ型固体撮像素子等に係り、特に、オプティカルブラック部と有効画素領域の各々の暗電流発生量に差異が生じても両者間の黒レベルのズレを抑制することが可能なＣＣＤ型固体撮像素子及び撮像装置並びにＣＣＤ型固体撮像素子の駆動方法を提供することにある。

図９は、ＣＣＤ型固体撮像素子の一般的な表面模式図である。受光量に応じた信号電荷を蓄積する複数のフォトダイオード（ＰＤ：以下、フォトダイオードを設ける部分を画素という。）１が半導体基板上に二次元アレイ状に配列形成され、各画素列に沿って垂直電荷転送路（ＶＣＣＤ）２が形成され、各垂直電荷転送路２の転送方向端部に沿って水平電荷転送路（ＨＣＣＤ）３が形成され、水平電荷転送路３の出力端部に、転送されてきた信号電荷の電荷量に応じた電圧値信号を出力するフローティングディフュージョンアンプ４が設けられる。

各画素１が設けられる半導体基板の表面は、有効画素領域（感光画素部）６とオプティカルブラック（ＯＢ）部７とに分けられ、有効画素領域６に設けられた各画素１の遮光膜には画素対応の開口が設けられるのに対し、ＯＢ部７は全体が遮光膜に覆われるため、ＯＢ部７の画素１は、光を受光しない構成になっている。

図１０は、上述したＣＣＤ型固体撮像素子における状態遷移を示す図であり、有効画素領域の１列分の画素列と、ＯＢ部の１列分の画素列とを併記した部分の、状態遷移を示している。

読出電極兼用転送電極Ｖ１に読出パルスを印加する前の状態（図の左端の状態）では、各画素１に電荷が蓄積されている。ＯＢ部の画素１に蓄積される電荷は暗電流分であり、有効画素領域の画素１に蓄積される電荷は、受光量に応じた信号電荷に暗電流分が加算された電荷となる。

電極Ｖ１に読出パルスが印加されると、電極Ｖ１脇の画素１から電荷が垂直電荷転送路２に読み出される。図示する例では、夫々、垂直電荷転送路２の６電極分の下に形成された電位パケット内に電荷が読み出される。そして、この電位パケットが、６電極分→５電極分→６電極分→５電極分→……と伸縮が繰り返されることで、水平電荷転送路３の方向に転送され、次いで水平電荷転送路３によってアンプ４の方向に転送され、出力される。

垂直電荷転送路２から１行分の各画素の電荷が水平電荷転送路３に転送された後は、この１行分の電荷を水平電荷転送路３で転送しアンプ４から出力するまで間、つまり水平転送期間の間、垂直電荷転送路２上の電荷は各電位パケット内に保持した状態で停止される。このとき各電位パケット内に暗電流が混入する。

暗電流は、各画素１，垂直電荷転送路２，水平電荷転送路３，アンプ４の夫々で混入するが、水平電荷転送路３の転送速度は高速なため暗電流の混入は少なく、また、画素１やアンプ４での混入も、温度が高くなければ少ない。更に、画素１は、その構造を埋め込み型とすることで低暗電流を実現可能である。つまり、ＣＣＤ型固体撮像素子では、暗電流は、垂直電荷転送路での混入が一番多くなる。

有効画素領域の画素１から読み出され、アンプ４から出力された信号から、暗電流分を差し引いた信号量が、真の撮像画像信号となる。従来は、ＯＢ部７の画素１，垂直電荷転送路２の構造や転送形態を、有効画素領域の画素１，垂直電荷転送路の構造，転送形態と同一にすることで、ＯＢ部７から読み出した信号を暗電流分だけの信号すなわち黒レベルの基準値とし、有効画素領域の各画素１から読み出した信号から減算する様にしている。

しかし、従来のＯＢ部７の画素１は、アルミニウム等の遮光膜で覆った構造のため、過大な光が入射すると遮光膜を通してＯＢ部７の画素１に光が入射してしまう。つまり、ＯＢ部７の画素１も入射光に応じた電荷を蓄積してしまい、正常な黒レベルの検出ができなくなってしまう。

また、ＣＣＤ型固体撮像素子を製造する場合、全体的な暗電流低減のためにアニール処理を行うが、ＯＢ部７の画素１は遮光膜で覆われているため、アニール処理により遮光膜中に含まれる水素が拡散し、有効画素領域よりＯＢ部の方が、より暗電流が低減してしまうという問題が生じる。

そこで、特許文献１記載の従来技術では、ＯＢ部の画素１の構造を有効画素領域の画素１と異なる構造とし、ＯＢ部の画素１には光電変換素子の機能を持たせない構造としている。つまり、ＯＢ部の画素１にはフォトダイオードを形成しない構造としている。

特開平８―７８６５４号公報

上述した様に、ＯＢ部の画素に光電変換素子の機能を設けない構造にすることで、過大な光の入射による黒レベルの誤検出や、アニール処理による不具合は回避することができる。

しかし、この構造だけを採用すると、温度が上昇してフォトダイオードの暗電流が増加した場合には、有効画素領域における暗電流発生量と、フォトダイオードが無いＯＢ部における暗電流発生量との間に差が生じ、黒レベルのズレが生じて黒浮きや黒沈みが撮像画像中に現れ、画質を劣化させるという問題が生じる。

本発明の目的は、有効画素領域とＯＢ部との出力段差つまり暗電流の差異を低減し、黒浮きや黒沈みの少ない良好な撮像画像信号を得ることができるＣＣＤ型固体撮像素子及び撮像装置並びにＣＣＤ型固体撮像素子の駆動方法を提供することにある。

本発明のＣＣＤ型固体撮像素子の駆動方法は、半導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域と、該有効画素領域に隣接し遮光膜で覆われたオプティカルブラック部とに分けられるＣＣＤ型固体撮像素子の駆動方法において、前記有効画素領域の前記電荷転送路に形成され電荷を入れて転送する第１の電位パケットの面積と前記オプティカルブラック部の前記電荷転送路に形成され電荷を入れて転送する第２の電位パケットの面積とを異ならせて前記電位パケットの転送を行う駆動モードを備えることを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記第１の電位パケットの面積に対して前記第２の電位パケットの面積が広いことを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記第１の電位パケットの面積に対して前記第２の電位パケットの面積が狭いことを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記電荷転送路上に前記電位パケットを形成する転送電極の数を変えることで前記電位パケットの面積を制御することを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、半導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域と、該有効画素領域に隣接し遮光膜で覆われたオプティカルブラック部とに分けられるＣＣＤ型固体撮像素子の駆動方法において、前記有効画素領域の前記電荷転送路に形成され電荷を入れて転送する第１の電位パケットと前記オプティカルブラック部の前記電荷転送路に形成され電荷を入れて転送する第２の電位パケットとの各電荷転送路上での形成時間を異ならせて前記電位パケットの転送を行う駆動モードを備えることを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記第２の電位パケットの前記形成時間に対して前記第２の電位パケットの形成時間が長いことを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記第２の電位パケットの前記形成時間に対して前記第２の電位パケットの形成時間が短いことを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記オプティカルブラック部の前記画素の位置には、光電変換部の代わりに非光電変換部が設けられることを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記ＣＣＤ型固体撮像素子の周囲温度が所定温度以上のときに前記駆動モードを実行することを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記ＣＣＤ型固体撮像素子の露光時間が所定時間以上となるときに前記駆動モードを実行することを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法は、前記ＣＣＤ型固体撮像素子から出力される信号に対するゲイン量が所定値以上となるときに前記駆動モードを実行することを特徴とする。

本発明の撮像装置は、上記のいずれかに記載のＣＣＤ型固体撮像素子と、上記のいずれかに記載の駆動モードを実行する撮像素子駆動手段と、前記ＣＣＤ型固体撮像素子の前記有効画素領域から読み出された撮像画像信号の黒レベルを前記オプティカルブラック部から読み出された信号で決定する信号処理手段を備えることを特徴とする。

本発明のＣＣＤ型固体撮像素子は、導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域と、該有効画素領域に隣接し遮光膜で覆われたオプティカルブラック部とに分けられるＣＣＤ型固体撮像素子において、前記有効画素領域の前記電荷転送路の転送電極面積に対して前記オプティカルブラック部の前記電荷転送路の転送電極面積が異なることを特徴とする。

本発明のＣＣＤ型固体撮像素子は、前記有効画素領域の前記電荷転送路の転送電極面積に対して前記オプティカルブラック部の前記電荷転送路の転送電極面積が広いことを特徴とする。

本発明のＣＣＤ型固体撮像素子は、前記有効画素領域の前記電荷転送路の転送電極面積に対して前記オプティカルブラック部の前記電荷転送路の転送電極面積が狭いことを特徴とする。

本発明のＣＣＤ型固体撮像素子は、前記画素列の１本の幅と前記電荷転送路の１本の幅の合計幅が前記有効画素領域の前記合計幅と前記オプティカルブラック部の前記合計幅で等しいことを特徴とする。

本発明のＣＣＤ型固体撮像素子は、前記オプティカルブラック部の前記画素の位置には、光電変換部の代わりに非光電変換部が設けられることを特徴とする。

本発明の撮像装置は、上記のいずれかに記載のＣＣＤ型固体撮像素子と、該ＣＣＤ型固体撮像素子の前記有効画素領域から読み出された撮像画像信号の黒レベルを前記オプティカルブラック部から読み出された信号で決定する信号処理手段を備えることを特徴とする。

本発明によれば、有効画素領域とオプティカルブラック部の暗電流の差を小さくして出力段差を減らすことができ、黒沈みや黒浮きの小さな高品質の撮像画像を得ることが可能となる。

以下、本発明の一実施形態について、図面を参照して説明する。

（第１の実施形態）
図１は、本発明の一実施形態に係る撮像装置の機能ブロック図である。この撮像装置１０は、デジタルカメラを例にしており、撮影レンズ１１と、このレンズ背部に配置されたＣＣＤ型固体撮像素子１００と、このＣＣＤ型固体撮像素子１００を駆動する各種タイミングパルスを発生するタイミングジェネレータ（ＴＧ）１２と、ドライバ回路１３，１４，１５とを備える。

ＣＣＤ型固体撮像素子１００は半導体基板上に形成され、図示の例では、図２で後述する画素１０１及び垂直電荷転送路（ＶＣＣＤ）１０２を備える画素領域１０３と、水平電荷転送路（ＨＣＣＤ）１０４と、画素領域１０３と水平電荷転送路１０４との間に設けられたラインメモリ１０５と、水平電荷転送路１０４の出力部に設けられたフローティングディフュージョンアンプ１０６とを備える。

ラインメモリ（ＬＭ）１０５は、各垂直電荷転送路１０２毎のバッファ部を備え、各バッファ部は、垂直電荷転送路によって転送されてきた信号電荷を一時受け取り、タイミングパルスφＬＭに従って、この信号電荷を水平電荷転送路１０４に転送する機能を有する。

タイミングジェネレータ１２は、このデジタルカメラを統括制御する図示しないシステム制御部（ＣＰＵ）からの撮像素子駆動指令を受けて、リセットパルスφＲＳ、水平転送パルスφＨ１，φＨ２、読出パルスを含む垂直転送パルスφＶ１〜φＶ８、オーバーフロードレインパルスφＯＦＤ、ラインメモリ制御パルスφＬＭを発生する。

ドライバ回路１３は、リセットパルスφＲＳ、水平転送路パルスφＨ１，φＨ２をタイミングジェネレータ１２から受けて夫々を所要電圧パルスとし、リセットパルスφＲＳをアンプ１０４のリセットゲートに印加し、水平転送路パルスφＨ１，φＨ２を平電荷転送路１０３の水平転送電極に印加する。

ドライバ回路１４は、垂直転送路パルスφＶ１〜φＶ８をタイミングジェネレータ１２から受けて所要電圧パルスとし、垂直電荷転送路の垂直転送電極に印加する。

ドライバ回路１５は、オーバーフロードレインパルスφＯＦＤとラインメモリ制御パルスφＬＭをタイミングジェネレータ１２から受けて夫々を所要電圧パルスとし、オーバーフロードレインパルスφＯＦＤを半導体基板に印加して電子シャッタ機能を実現し、ラインメモリ制御パルスφＬＭをラインメモリ１０５に印加して信号電荷の水平電荷転送路１０４への転送タイミングを制御する。

このデジタルカメラ１０は、アンプ１０６から出力される電圧値信号（撮像画像信号）を取り込んで相関二重サンプリング処理するＣＤＳ回路１８と、ＣＤＳ回路１８の出力信号に対して利得制御を行うバリアブルゲインコントローラ（ＶＧＣ）１９と、コントローラ１９の出力をアナログ／デジタル変換するＡ／Ｄ回路２０と、Ａ／Ｄ回路２０から出力されるデジタルの撮像画像信号を取り込んで画像処理するＤＳＰ（デジタルシグナルプロセッサ）２１を備える。

ＤＳＰ２１は、図示の例では、画素領域１０３のＯＢ部から検出した信号から黒レベルを判定して有効画素領域から検出された撮像画像信号のオフセット補正を行うオフセット補正機能と、ホワイトバランス補正機能と、γ補正機能と、輪郭補正機能と、彩度補正機能と、画像圧縮機能を備える。

デジタルカメラ１０は、更に、ＤＳＰ２１の処理結果を取り込み、露出及び焦点位置を解析するＡＥ／ＡＦ解析部２２と、ＡＥ／ＡＦ解析部２２の解析結果により撮影レンズ１１を駆動するレンズ駆動部２３と、カメラ背面等に設けられる液晶表示部（ＬＣＤ）２４と、ＤＳＰ２１の処理結果を取り込み液晶表示部２４の表示制御を行うＬＣＤインタフェース部２５と、着脱自在にデジタルカメラ１０に装着される外部メモリカード２６と、ＤＳＰ２１とメモリカード２６との間のインタフェース処理を行うカードインタフェース部２７とを備える。

図２（ａ）は、図１に示す画素領域１０３の要部詳細図である。図示する例では、有効画素領域（感光画素部）１０３ａとオプティカルブラック（ＯＢ）部１０３ｂとの境界部分を図示している。

画素領域１０３では、二次元アレイ状に、図示の例では正方格子状に、複数のフォトダイオード（画素）１０１が配列形成されており、各画素列に沿って、垂直電荷転送路１０２が形成されている。

本実施形態では、斯かる構造において、感光画素部１０３ａの画素１０１を１０１ａとし、感光画素部１０３ａの垂直電荷転送路１０２を１０２ａとし、ＯＢ部１０３ｂの画素部１０１を１０１ｂとし、ＯＢ部１０３ｂの垂直電荷転送路１０２を１０２ｂとしたとき、画素１０１ａの面積に対して画素１０１ｂの面積を小面積とし、垂直電荷転送路１０２ａの転送電極の面積に対して垂直電荷転送路１０２ｂの転送電極の面積を大面積としている。

図示する例では、水平電荷転送路の水平転送電極のピッチに合わせるために、画素１０１ａの画素列とこれに隣接する垂直電荷転送路１０２ａの合計の幅が、画素１０１ｂの画素列とこれに隣接する垂直電荷転送路１０２ｂの合計の幅が等しくなるようにしている。

ＯＢ部１０３ｂに設ける画素１０１ｂについては、面積が小面積なため発生する暗電流は小さいので光電変換部を設けても良いが、設けなくても良い。

図２（ｂ）は、本実施形態の効果を説明する図である。ＯＢ部１０３ｂの垂直電荷転送路の転送電極１０２ｂの面積を、感光画素部１０３ａの転送電極１０２ａの面積より大面積としているため、転送電極だけを見た場合、その暗電流発生量は、ＯＢ部の方が多くなっている。これは、暗電流が転送電極によって形成される電位パケットの面積に比例するためである。

この結果、アニール処理等でＯＢ部の暗電流が感光画素部の暗電流より小さくなってしまう場合でも、ＯＢ部の転送電極面積を増大させることで、感光画素部とＯＢ部の夫々の暗電流の発生量に差が生じさせないようにすることができる。この発生量の差が無くなるようにどの程度の転送電極面積にすれば良いかは、実験的に決定すれば良い。

デジタルカメラで撮影した被写体画像に、黒浮きや黒沈みが生じるのは、黒レベルの値が適切でなく、また、感光画素部とＯＢ部の暗電流発生量に差があり、この差が、温度変化やゲイン設定に応じて変化するためであり、オフセット補正時に減算しすぎたり、減算が足りなかったりするためである。感光画素部とＯＢ部の暗電流の発生量に差がなくなれば、オフセット補正処理が容易となり、適切な黒レベルを得ることが可能となる。

尚、上述した実施形態では、アニール処理等によってＯＢ部の方が感光画素部に対して暗電流発生量が少なくなる場合の対処法であるが、逆に、ＯＢ部の方が感光画素部に対して暗電流発生量が多くなる場合も考えられる。この場合には、上述した実施形態とは逆に、ＯＢ部の転送電極面積を感光画素部の転送電極面積より小さくすることで、両者の暗電流発生量の差を無くすことが可能となる。

（第２の実施形態）
図３は、本発明の第２実施形態に係る撮像装置の機能ブロック図である。基本構成は、図１に示す機能ブロック図と同様であるため、ここでは異なる部分についてのみ説明する。

通常のＣＣＤ型固体撮像素子では、感光画素部の垂直電荷転送路と、ＯＢ部の垂直電荷転送路とは、同一の転送パルスで駆動する構成になっている。しかし、本実施形態のデジタルカメラ３０に搭載するＣＣＤ型固体撮像素子２００では、感光画素部の垂直電荷転送路と、ＯＢ部の垂直電荷転送路とを、別々の転送パルスで駆動する構成になっている。

即ち、タイミングジェネレータ１２は、感光画素部の垂直電荷転送路１０２ａの転送電極Ｖ１Ａ〜Ｖ８Ａに印加するパルスφＶ１Ａ〜φＶ８Ａと、ＯＢ部の垂直電荷転送路１０２ｂの転送電極Ｖ１Ｂ〜Ｖ８Ｂに印加するパルスφＶ１Ｂ〜φＶ８Ｂを別々に生成して出力し、夫々が、ドライブ回路１６，１４によって所定電圧パルスにされて各転送電極に印加される構成になっている。

また、本実施形態のデジタルカメラ３０では、ＣＣＤ型固体撮像素子２００の基板温度あるいは環境温度を検出する例えばサーミスタ等の温度検出手段２８を備えると共に、ＤＳＰ２１は、温度検出手段２８の検出信号から温度を算出する温度算出部と、ゲイン値制御部とを備え、図示しないシステム制御部（ＣＰＵ）がこれらの算出結果，制御結果によってタイミングジェネレータ１２の駆動パターンを切替制御する構成になっている。

図４は、本実施形態で用いるＣＣＤ型固体撮像素子２００の要部詳細図である。図示するＣＣＤ型固体撮像素子２００は、感光画素部とＯＢ部とで同一面積の画素１０１及び垂直電荷転送路１０２を備えている。しかし、図２に示す様な感光画素部とＯＢ部の垂直転送電極面積が異なるＣＣＤ型固体撮像素子にも本実施形態は適用可能であるが、ここでは、感光画素部とＯＢ部の垂直転送電極が同一面積のＣＣＤ型固体撮像素子で説明する。

図５は、図示しないシステム制御部（ＣＰＵ）が実行する制御プログラムの処理手順を示すフローチャートである。図示しない２段シャッタボタンが全押しされたとき本プログラムが起動され、先ず、温度検出手段２８の検出温度が所定温度Ｔｔ以上であるか否かを判定する（ステップＳ１）。判定結果が肯定（Ｙｅｓ）の場合には、高温のため暗電流が多くなるため後述のステップＳ５に進み、否定（Ｎｏ）の場合には次のステップＳ２に進む。

ステップＳ２では、検出した露出値等で決定したシャッタスピードが所定値Ｓｔ以上であるか否かを判定し、判定結果が肯定（Ｙｅｓ）の場合、即ち低速シャッタの場合には暗電流が多くなるためステップＳ５に進み、否定（Ｎｏ）の場合すなわち高速シャッタの場合には暗電流が少なくなるため次のステップＳ３に進む。

ステップＳ３では、図示しないシステム制御部が決定したＶＧＣ１９のゲインの値が所定値Ｇｔ以上であるか否かを判定する。判定結果が肯定（Ｙｅｓ）の場合、すなわち利得が大きく暗電流が撮像画像中に目立ってしまう虞がある場合にはステップＳ５に進み、否定（Ｎｏ）の場合にはステップＳ４に進む。

ステップＳ４では、温度が低温で暗電流発生量が少なく、シャッタ速度が高速なため暗電流発生量が少なく、ゲインが小さく暗電流が目立たないため、感光画素部の垂直電荷転送路の駆動パターンＩと、ＯＢ部の垂直電荷転送路の駆動パターンIIとを同一パターンとする。即ち、図１０に示す様に、垂直電荷転送路１０２ａ，１０２ｂを同一パターンで駆動する様に設定し、実際の撮影動作に入る。

温度が高温で暗電流発生量が多い場合、あるいは、シャッタ速度が低速のため暗電流発生量が多い場合、あるいはゲインが大きく暗電流が目立つ場合に進むステップＳ５では、暗電流すなわち暗時出力がＯＢ部の方が少ないか否かを判定する。ＯＢ部の方が暗電流が少なくなるか否かは、予め実験等で求めておく。

ＣＣＤ型固体撮像素子の製造時にアニール処理が行われＯＢ部の方が暗電流が少なくなる場合には、ステップＳ５の判定結果が否定（Ｎｏ）となり、ステップＳ６に進む。

ステップＳ６では、感光画素部の垂直電荷転送路１０２ａの駆動パターンＩにおけるパケット数（電位パケットを形成する転送電極数）に対して、ＯＢ部の垂直電荷転送路１０２ｂの駆動パターンIIにおけるパケット数を多く設定して、実際の撮影動作に入る。

図６は、ステップＳ６で設定が行われた場合の感光画素部とＯＢ部の駆動パターンを示す図であり、図の見方は図１０と同じである。信号電荷をフォトダイオード（画素）から垂直電荷転送路に読み出す前には、高速掃出駆動によって有効画素領域（感光画素部）及びＯＢ部の垂直電荷転送路は綺麗になっている。

次に、読み出しパルスを電極Ｖ１に印加して画素から信号電荷を読み出すとき、感光画素部においては、垂直電荷転送路１０２ａに５電極分の電位パケットを形成してこの中に信号電荷を読み出す。ＯＢ部においては、垂直電荷転送路１０２ｂに７電極分の電位パケットを形成してこの中に電荷を読み出す。

勿論、ＯＢ部の画素は入射光量に応じた電荷は蓄積していないので、この７電極分の電位パケットに入る電荷は、暗電流分だけとなる。これに対し、感光画素部の５電極分の電位パケットに入る電荷は、受光量に応じた信号電荷に暗電流分が加算された電荷量となる。

以後、感光画素部では、５電極分→４電極分→５電極分→４電極分→…と電位パケットを伸縮させながら水平電荷転送路の方向に転送を行い、ＯＢ部では、７電極分→６電極分→７電極分→６電極分→…と電位パケットを伸縮させながら水平電荷転送路の方向に転送を行う。

暗電流は、電位パケットの面積に比例する。この例では、感光画素部の転送電極面積と、ＯＢ部の転送電極面積とは同一面積であるため、転送電極下に形成される電位パケットの面積は、電極数に比例する。つまり、５電極分の電位パケット内に入る暗電流より、７電極分の電位パケットに入る暗電流の方が多くなり、ＯＢ部と感光画素部の暗電流発生量の差は電位パケットの面積の差によって相殺され、黒レベルの検出が適切に行われることになる。

ステップＳ５の判定の結果、暗電流がＯＢ部の方が多い場合には、ステップＳ７に進む。この場合には、図６とは逆に、ＯＢ部に形成する電位パケットの形成電極数を、感光画素部に形成する電位パケットの形成電極数より少なくする。これにより、感光画素部とＯＢ部の暗電流発生量の差が相殺される。

図７は、図５の変形例を示す実施形態に係るフローチャートである。基本ステップは、図５のフローチャートと同じであり、異なるのは、ステップＳ６，ステップＳ７において、本実施形態では、パケット形成用の電極数は感光画素部とＯＢ部とで同じにしているが、駆動パターンのパケット形成時間を変えている点が異なる。

図８は、パケット形成時間を変えた例を説明する図である。図示する例では、高速掃出パルスによって感光画素部及びＯＢ部の夫々の垂直電荷転送路１０２ａ，１０２ｂを綺麗にした後、信号電荷を垂直電荷転送路に読み出す前に、ＯＢ部の垂直電荷転送路１０２ｂに、図示する例では、６電極分の電位パケットを形成する。一方、感光画素部の垂直転送電極には、垂直電荷転送路に電荷を維持できない電圧を印加してピニング状態に保持する。その後、感光画素部の垂直電荷転送路１０２ａにも６電極分の電位パケットを形成し、この電位パケット内に、感光画素部の画素から信号電荷を読み出す。

この様に制御することで、ＯＢ部の垂直電荷転送路１０２ｂに形成された電位パケットの形成時間が、感光画素部の垂直電荷転送路１０２ａに形成される電位パケットの形成時間より長くなり、感光画素部の電位パケットに入る暗電流よりＯＢ部の電位パケットに入る暗電流が多くなり、感光画素部とＯＢ部の夫々の暗電流発生量の差を相殺することが可能となる。

尚、図７，図８に示す実施形態では、電位パケットを形成する電極数を感光画素部とＯＢ部とで同数としたが、異なる数としても良いことはいうまでもない。

本発明に係るＣＣＤ型固体撮像素子及びその駆動方法によれば、黒レベルを適切に決めることができるため、撮像画像の画質向上を図ることができ、デジタルカメラ等の撮像装置に適用すると有用である。

本発明の第１の実施形態に係る撮像装置の機能ブロック図である。 図１に示すＣＣＤ型固体撮像素子の要部詳細図である。 本発明の第２の実施形態に係る撮像装置の機能ブロック図である。 図２に示すＣＣＤ型固体撮像素子の要部詳細図である。 図３に示す撮像装置のＣＣＤ型固体撮像素子を駆動制御する処理手順を示すフローチャートである。 図５の駆動制御による感光画素部及びＯＢ部の各垂直転送路の状態遷移を示す図である。 図５の変形例を示すフローチャートである。 図７の駆動制御による感光画素部及びＯＢ部の各垂直転送路の状態遷移を示す図である。 一般的にＣＣＤ型固体撮像素子の表面模式図である。 一般的なＣＣＤ型固体撮像素子における感光画素部及びＯＢ部の各垂直転送路の状態遷移を示す図である。

符号の説明

１０，３０ 撮像装置
１２ タイミングジェネレータ
１３，１４，１５，１６ ドライバ回路
１８ ＣＤＳ回路
１９ ＶＧＣ回路
２１ ＤＳＰ
２８ 温度検出手段
１００，２００ ＣＣＤ型固体撮像素子
１０１ 画素
１０１ａ 有効画素領域（感光画素部）の画素
１０１ｂ オプティカルブラック（ＯＢ）部の画素
１０２ 垂直電荷転送路
１０２ａ 有効画素領域（感光画素部）の垂直電荷転送路
１０２ｂ オプティカルブラック（ＯＢ）部の垂直電荷転送路

Claims (18)

1. 半導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域と、該有効画素領域に隣接し遮光膜で覆われたオプティカルブラック部とに分けられるＣＣＤ型固体撮像素子の駆動方法において、前記有効画素領域の前記電荷転送路に形成され電荷を入れて転送する第１の電位パケットの面積と前記オプティカルブラック部の前記電荷転送路に形成され電荷を入れて転送する第２の電位パケットの面積とを異ならせて前記電位パケットの転送を行う駆動モードを備えることを特徴とするＣＣＤ型固体撮像素子の駆動方法。
2. 前記第１の電位パケットの面積に対して前記第２の電位パケットの面積が広いことを特徴とする請求項１に記載のＣＣＤ型固体撮像素子の駆動方法。
3. 前記第１の電位パケットの面積に対して前記第２の電位パケットの面積が狭いことを特徴とする請求項１に記載のＣＣＤ型固体撮像素子の駆動方法。
4. 前記電荷転送路上に前記電位パケットを形成する転送電極の数を変えることで前記電位パケットの面積を制御することを特徴とする請求項１乃至請求項３のいずれかに記載のＣＣＤ型固体撮像素子の駆動方法。
5. 半導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域と、該有効画素領域に隣接し遮光膜で覆われたオプティカルブラック部とに分けられるＣＣＤ型固体撮像素子の駆動方法において、前記有効画素領域の前記電荷転送路に形成され電荷を入れて転送する第１の電位パケットと前記オプティカルブラック部の前記電荷転送路に形成され電荷を入れて転送する第２の電位パケットとの各電荷転送路上での形成時間を異ならせて前記電位パケットの転送を行う駆動モードを備えることを特徴とするＣＣＤ型固体撮像素子の駆動方法。
6. 前記第２の電位パケットの前記形成時間に対して前記第２の電位パケットの形成時間が長いことを特徴とする請求項５に記載のＣＣＤ型固体撮像素子の駆動方法。
7. 前記第２の電位パケットの前記形成時間に対して前記第２の電位パケットの形成時間が短いことを特徴とする請求項５に記載のＣＣＤ型固体撮像素子の駆動方法。
8. 前記オプティカルブラック部の前記画素の位置には、光電変換部の代わりに非光電変換部が設けられることを特徴とする請求項１乃至請求項７のいずれかに記載のＣＣＤ型固体撮像素子の駆動方法。
9. 前記ＣＣＤ型固体撮像素子の周囲温度が所定温度以上のときに前記駆動モードを実行することを特徴とする請求項１乃至請求項８のいずれかに記載のＣＣＤ型固体撮像素子の駆動方法。
10. 前記ＣＣＤ型固体撮像素子の露光時間が所定時間以上となるときに前記駆動モードを実行することを特徴とする請求項１乃至請求項８いずれかに記載のＣＣＤ型固体撮像素子の駆動方法。
11. 前記ＣＣＤ型固体撮像素子から出力される信号に対するゲイン量が所定値以上となるときに前記駆動モードを実行することを特徴とする請求項１乃至請求項８のいずれかに記載のＣＣＤ型固体撮像素子の駆動方法。
12. 請求項１乃至請求項１１のいずれかに記載のＣＣＤ型固体撮像素子と、請求項１乃至請求項１１のいずれかに記載の駆動モードを実行する撮像素子駆動手段と、前記ＣＣＤ型固体撮像素子の前記有効画素領域から読み出された撮像画像信号の黒レベルを前記オプティカルブラック部から読み出された信号で決定する信号処理手段を備えることを特徴とする撮像装置。
13. 半導体基板上に二次元アレイ状に配列形成され受光量に応じた電荷を蓄積する複数の画素と、該画素で構成される画素列に沿って形成され該画素から読み出された前記電荷を転送する電荷転送路とを備えると共に、前記画素及び前記電荷転送路が設けられる領域が、有効画素領域と、該有効画素領域に隣接し遮光膜で覆われたオプティカルブラック部とに分けられるＣＣＤ型固体撮像素子において、前記有効画素領域の前記電荷転送路の転送電極面積に対して前記オプティカルブラック部の前記電荷転送路の転送電極面積が異なることを特徴とするＣＣＤ型固体撮像素子。
14. 前記有効画素領域の前記電荷転送路の転送電極面積に対して前記オプティカルブラック部の前記電荷転送路の転送電極面積が広いことを特徴とする請求項１３に記載のＣＣＤ型固体撮像素子。
15. 前記有効画素領域の前記電荷転送路の転送電極面積に対して前記オプティカルブラック部の前記電荷転送路の転送電極面積が狭いことを特徴とする請求項１３に記載のＣＣＤ型固体撮像素子。
16. 前記画素列の１本の幅と前記電荷転送路の１本の幅の合計幅が前記有効画素領域の前記合計幅と前記オプティカルブラック部の前記合計幅で等しいことを特徴とする請求項１３乃至請求項１５のいずれかに記載のＣＣＤ型固体撮像素子。
17. 前記オプティカルブラック部の前記画素の位置には、光電変換部の代わりに非光電変換部が設けられることを特徴とする請求項１３乃至請求項１６のいずれかに記載のＣＣＤ型固体撮像素子。
18. 請求項１３乃至請求項１７のいずれかに記載のＣＣＤ型固体撮像素子と、該ＣＣＤ型固体撮像素子の前記有効画素領域から読み出された撮像画像信号の黒レベルを前記オプティカルブラック部から読み出された信号で決定する信号処理手段を備えることを特徴とする撮像装置。

Images