JP2009141548A - Substrate bias generation circuit, solid-state imaging device, and imaging device - Google Patents

Substrate bias generation circuit, solid-state imaging device, and imaging device Download PDF

Info

Publication number
JP2009141548A
JP2009141548A JP2007314345A JP2007314345A JP2009141548A JP 2009141548 A JP2009141548 A JP 2009141548A JP 2007314345 A JP2007314345 A JP 2007314345A JP 2007314345 A JP2007314345 A JP 2007314345A JP 2009141548 A JP2009141548 A JP 2009141548A
Authority
JP
Japan
Prior art keywords
constant voltage
substrate bias
circuit
temperature characteristic
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007314345A
Other languages
Japanese (ja)
Inventor
Hiroki Hagiwara
浩樹 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007314345A priority Critical patent/JP2009141548A/en
Publication of JP2009141548A publication Critical patent/JP2009141548A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make it possible to constantly maintain a saturation charge amount Qs of a sensor unit to supply voltage variation and temperature change by a substrate bias voltage Vsub stable to the supply voltage variation and a generation value having a negative temperature characteristic. <P>SOLUTION: The saturation charge amount Qs of the sensor unit becomes constant for variation of the supply voltage VDD and the temperature change since the substrate bias generation circuit 10 generates the substrate bias voltage Vsub which is stable for variation of the supply voltage VDD and has the negative temperature characteristic by constructing the substrate bias generation circuit 10 from a constant voltage generation circuit 11 which generates two constant voltage outputs V1, V2 with a positive temperature characteristic, and an inverter circuit 12 which uses one of the constant voltage outputs V1 generated by the constant voltage circuit 11 as an gate input of a MOS transistor 121 at a power supply side, and reverses voltage corresponding to the another constant voltage output V2 with the positive temperature characteristic, and outputs it. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、基板バイアス発生回路、固体撮像装置および撮像装置に関する。   The present invention relates to a substrate bias generation circuit, a solid-state imaging device, and an imaging device.

ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型の固体撮像装置では、一般的に、半導体基板、例えばＮ型基板に形成したＰウェル内に、センサ部（受光部）であるフォトダイオード、信号電荷を転送する垂直転送部および画素を分離するチャネルストップ部等を埋め込み、Ｎ型基板を正電圧の基板電圧Ｖｓｕｂでバイアスすることで、フォトダイオードで生ずる過剰電荷を基板側に掃き捨てる縦型オーバーフロードレイン構造が採られている。   2. Description of the Related Art In a charge transfer type solid-state imaging device represented by a CCD (Charge Coupled Device) image sensor, a photodiode that is a sensor unit (light receiving unit) is generally provided in a P well formed on a semiconductor substrate, for example, an N type substrate. A vertical transfer unit that transfers signal charges, a channel stop unit that separates pixels, and the like are embedded, and an N-type substrate is biased by a positive substrate voltage Vsub, whereby excess charges generated in the photodiode are swept away to the substrate side. A type overflow drain structure is adopted.

この縦型オーバーフロードレイン構造では、例えば高輝度の被写体を撮像した際にフォトダイオードで生ずる過剰電荷が、オーバーフローバリアを乗り越えて基板側に排出されるために、フォトダイオードに蓄積される電荷量が飽和する。このオーバーフローバリアの高さは基板に印加する基板バイアス電圧Ｖｓｕｂによって決まり、当該基板バイアス電圧Ｖｓｕｂが高いとオーバーフローバリアの高さが低くなり、フォトダイオードの飽和電荷量Ｑｓが減少する。   In this vertical overflow drain structure, for example, when an image of a high-luminance object is imaged, excess charge generated in the photodiode crosses the overflow barrier and is discharged to the substrate side, so the amount of charge accumulated in the photodiode is saturated. To do. The height of the overflow barrier is determined by the substrate bias voltage Vsub applied to the substrate. When the substrate bias voltage Vsub is high, the height of the overflow barrier decreases and the saturation charge amount Qs of the photodiode decreases.

逆に、基板バイアス電圧Ｖｓｕｂが低いとオーバーフローバリアの高さが高くなり、フォトダイオードの飽和電荷量Ｑｓが増加するが、その分だけ過剰な電荷がフォトダイオードから垂直転送部に溢れ出すブルーミング現象が発生しやすくなる。したがって、基板バイアス電圧Ｖｓｕｂの電圧値を適正に設定することが重要である。このため、固体撮像装置には、外部から供給する電源電圧の変動に対して安定した基板バイアス電圧Ｖｓｕｂを発生する基板バイアス発生回路が備えられている（例えば、特許文献１参照）。   On the contrary, when the substrate bias voltage Vsub is low, the height of the overflow barrier increases and the saturation charge amount Qs of the photodiode increases. However, a blooming phenomenon in which excess charge overflows from the photodiode to the vertical transfer portion. It tends to occur. Therefore, it is important to set the substrate bias voltage Vsub appropriately. For this reason, the solid-state imaging device includes a substrate bias generation circuit that generates a substrate bias voltage Vsub that is stable against fluctuations in the power supply voltage supplied from the outside (see, for example, Patent Document 1).

特開平１０−５６５９７号公報Japanese Patent Laid-Open No. 10-56597

ところで、固体撮像装置では、一般に、基板バイアス電圧Ｖｓｕｂが一定の場合、半導体基板の温度が上昇すると、フォトダイオードで光電変換された信号電荷が熱エネルギーを持ち、オーバーフローバリアを飛び越えてしまう現象が発生するために、フォトダイオードの飽和電荷量Ｑｓが減少する。   By the way, in a solid-state imaging device, generally, when the substrate bias voltage Vsub is constant, when the temperature of the semiconductor substrate rises, a phenomenon occurs in which the signal charge photoelectrically converted by the photodiode has thermal energy and jumps over the overflow barrier. Therefore, the saturation charge amount Qs of the photodiode is reduced.

このとき、基板バイアス発生回路で発生される基板バイアス電圧Ｖｓｕｂが、半導体基板の温度の上昇に伴って適度に低くなれば、デバイス全体として、フォトダイオードの飽和電荷量Ｑｓは温度依存性を持たなくなるのであるが、特許文献１記載の基板バイアス発生回路は、半導体基板の温度変化に対応することができない。   At this time, if the substrate bias voltage Vsub generated by the substrate bias generation circuit is appropriately lowered as the temperature of the semiconductor substrate rises, the saturation charge amount Qs of the photodiode as a whole device does not have temperature dependence. However, the substrate bias generation circuit described in Patent Document 1 cannot cope with the temperature change of the semiconductor substrate.

そこで、本発明は、電源電圧の変動に対して発生バイアスが安定なまま、かつ基板バイアス電圧Ｖｓｕｂに負の温度特性を持たせることで、半導体基板の温度が上昇してもセンサ部の飽和電荷量Ｑｓを一定に維持することが可能な基板バイアス発生回路、当該基板バイアス発生回路を用いた固体撮像装置および当該固体撮像装置を搭載した撮像装置を提供することを目的とする。   Therefore, the present invention provides a saturation charge of the sensor unit even when the temperature of the semiconductor substrate rises by making the generated bias stable with respect to fluctuations in the power supply voltage and giving the substrate bias voltage Vsub a negative temperature characteristic. It is an object of the present invention to provide a substrate bias generation circuit capable of maintaining the quantity Qs constant, a solid-state imaging device using the substrate bias generation circuit, and an imaging device equipped with the solid-state imaging device.

本発明による基板バイアス発生回路は、少なくとも一方が正の温度特性を持つ２つの定電圧出力を発生する定電圧回路と、この定電圧回路で発生された一方の定電圧出力を電源側のＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタと記述する）のゲート入力とし、もう一方の正の温度特性を持つ定電圧出力に対応した電圧を反転して出力するインバータ回路とを備えた構成となっている。この基板バイアス発生回路は、固体撮像装置において、半導体基板に印加する基板バイアス電圧を発生する回路として用いることができる。また、この基板バイアス発生回路を備えた固体撮像装置は、撮像装置において、その画像入力部として搭載することができる。   A substrate bias generation circuit according to the present invention includes a constant voltage circuit for generating two constant voltage outputs, at least one of which has a positive temperature characteristic, and one constant voltage output generated by the constant voltage circuit for supplying a MOS electric field on the power supply side. It has a configuration that includes an inverter circuit that inverts and outputs a voltage corresponding to a constant voltage output having a positive temperature characteristic as a gate input of an effect transistor (hereinafter referred to as a MOS transistor). This substrate bias generation circuit can be used as a circuit for generating a substrate bias voltage to be applied to a semiconductor substrate in a solid-state imaging device. Moreover, the solid-state imaging device provided with this substrate bias generation circuit can be mounted as an image input unit in the imaging device.

上記構成の基板バイアス発生回路、当該基板バイアス発生回路を用いた固体撮像装置および当該固体撮像装置を画像入力部として搭載した撮像装置において、定電圧回路が正の温度特性を持つ２つの定電圧出力を発生するとき、一方の定電圧出力をインバータ回路の電源側のＭＯＳトランジスタのゲート入力とすることで当該インバータ回路の出力電圧が電源電圧の変動に対して安定であり、かつ、もう一方の正の温度特性を持つ定電圧出力に対応した電圧を反転することで、当該インバータ回路の出力電圧は負の温度特性を持つ。これにより、基板バイアス発生回路で発生される基板バイアス電圧が電源電圧の変動に対して安定であり、かつ、当該基板バイアス電圧に負の温度特性を持せることができる。   In the substrate bias generation circuit having the above configuration, a solid-state imaging device using the substrate bias generation circuit, and an imaging device in which the solid-state imaging device is mounted as an image input unit, the constant voltage circuit has two constant voltage outputs having positive temperature characteristics When one of the constant voltage outputs is used as the gate input of the MOS transistor on the power supply side of the inverter circuit, the output voltage of the inverter circuit is stable against fluctuations in the power supply voltage and the other positive voltage output By inverting the voltage corresponding to the constant voltage output having the temperature characteristic, the output voltage of the inverter circuit has a negative temperature characteristic. Thus, the substrate bias voltage generated by the substrate bias generation circuit is stable against fluctuations in the power supply voltage, and the substrate bias voltage can have negative temperature characteristics.

本発明によれば、インバータ回路の作用によって基板バイアス電圧が電源電圧の変動に対して安定であり、かつ負の温度特性を持つために、電源電圧の変動や半導体基板の温度変動に対してセンサ部の飽和電荷量を一定に維持することができる。   According to the present invention, the substrate bias voltage is stable with respect to the fluctuation of the power supply voltage by the action of the inverter circuit and has a negative temperature characteristic. The saturated charge amount of the part can be kept constant.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

［基板バイアス発生回路］
図１は、本発明の一実施形態に係る基板バイアス発生回路の構成例を示す回路図である。図１に示すように、本実施形態に係る基板バイアス発生回路１０は、定電圧回路１１とインバータ回路１２とを少なくとも備えた構成となっている。定電圧回路１１は、正の温度特性を持ち、電源電圧ＶＤＤの変動に対して安定な２つの定電圧出力Ｖ１，Ｖ２を発生する。 [Substrate bias generation circuit]
FIG. 1 is a circuit diagram showing a configuration example of a substrate bias generation circuit according to an embodiment of the present invention. As shown in FIG. 1, the substrate bias generation circuit 10 according to this embodiment has a configuration including at least a constant voltage circuit 11 and an inverter circuit 12. The constant voltage circuit 11 has two constant voltage outputs V1 and V2 having positive temperature characteristics and stable against fluctuations in the power supply voltage VDD.

インバータ回路１２は、定電圧回路１１で発生された一方の定電圧出力Ｖ１を電源側のＭＯＳトランジスタ（後述する）のゲート入力とし、もう一方の正の温度特性を持つ定電圧出力Ｖ２に対応した電圧（本例では、定電圧出力Ｖ２そのもの）を反転して出力する。インバータ回路１２の出力電圧Ｖｏはそのまま基板バイアス電圧Ｖｓｕｂとして使用するようにしても良いし、オペアンプやソースフォロワ、エミッタフォロワなどの後段の回路を経由した後に基板バイアス電圧Ｖｓｕｂとして使用するようにしても良い。   The inverter circuit 12 uses one constant voltage output V1 generated by the constant voltage circuit 11 as a gate input of a power source side MOS transistor (described later), and corresponds to the other constant voltage output V2 having a positive temperature characteristic. The voltage (in this example, the constant voltage output V2 itself) is inverted and output. The output voltage Vo of the inverter circuit 12 may be used as it is as the substrate bias voltage Vsub, or may be used as the substrate bias voltage Vsub after passing through subsequent circuits such as an operational amplifier, a source follower, and an emitter follower. good.

（インバータ回路）
インバータ回路１２は、電源電圧ＶＤＤの電源ライン２４と接地レベルＧＮＤの接地ライン２５との間に直列に接続されたＮチャネルのＭＯＳトランジスタ１２１、負荷抵抗１２２およびＮチャネルの入力ＭＯＳトランジスタ１２３によって構成され、電源電圧ＶＤＤの変動を安定化させる作用をなす。 (Inverter circuit)
The inverter circuit 12 includes an N-channel MOS transistor 121, a load resistor 122, and an N-channel input MOS transistor 123 connected in series between a power supply line 24 of the power supply voltage VDD and a ground line 25 of the ground level GND. This serves to stabilize fluctuations in the power supply voltage VDD.

電源側のＭＯＳトランジスタ１２１のゲート入力は、定電圧回路１１の一方の出力電圧（Ｖ１）であるため一定である。ＭＯＳトランジスタ１２１が飽和領域で動作するように各動作点をあわせると、ノードＮ１１の電圧値（即ち、ＭＯＳトランジスタ１２１のソース電圧）はＭＯＳトランジスタ１２１のゲート電圧に依存し、ドレイン電圧には依存しないため、電源電圧ＶＤＤが変動してもほとんど変動しない。このため、インバータ回路１２の出力電圧Ｖｏも電源電圧ＶＤＤの変動に対して安定している。   The gate input of the MOS transistor 121 on the power supply side is constant because it is one output voltage (V1) of the constant voltage circuit 11. When the operating points are matched so that the MOS transistor 121 operates in the saturation region, the voltage value of the node N11 (that is, the source voltage of the MOS transistor 121) depends on the gate voltage of the MOS transistor 121 and does not depend on the drain voltage. Therefore, even if the power supply voltage VDD fluctuates, it hardly fluctuates. For this reason, the output voltage Vo of the inverter circuit 12 is also stable against fluctuations in the power supply voltage VDD.

定電圧回路１１が正の温度特性を持つことから、定電圧出力Ｖ１、Ｖ２は温度が上昇すると発生値も上昇する。ここで、ΔＴの温度変化があるときの定電圧出力Ｖ１の変動量をΔＶ１、定電圧出力Ｖ２の変動量をΔＶ２、インバータ回路１２の出力電圧Ｖｏの変動量ΔＶｏとし、インバータ回路１２の入出力ゲインを−Ａとすると、
ΔＶｏ＝−Ａ×ΔＶ２＋ΔＶ１
となり、インバータ回路１２のゲイン−Ａを適度な値にすることにより、出力電圧Ｖｏの変動量ΔＶｏは適度な負の値となる。 Since the constant voltage circuit 11 has a positive temperature characteristic, the generated values of the constant voltage outputs V1 and V2 increase as the temperature increases. Here, when the temperature change of ΔT occurs, the fluctuation amount of the constant voltage output V 1 is ΔV 1, the fluctuation amount of the constant voltage output V 2 is ΔV 2, and the fluctuation amount ΔVo of the output voltage Vo of the inverter circuit 12. If the gain is -A,
ΔVo = −A × ΔV2 + ΔV1
Thus, by setting the gain -A of the inverter circuit 12 to an appropriate value, the fluctuation amount ΔVo of the output voltage Vo becomes an appropriate negative value.

なお、負荷抵抗１２２については、ＭＯＳトランジスタのドレインとゲートを短絡したダイオード接続による負荷におきかえてもよく、また、そのＭＯＳトランジスタの数も１つである必要はない。   Note that the load resistor 122 may be replaced with a load by a diode connection in which the drain and gate of the MOS transistor are short-circuited, and the number of the MOS transistors is not necessarily one.

また、インバータ回路１２の構成の他の例として、図２に示すように、入力ＭＯＳトランジスタ１２３のソース側に抵抗Ｒ１を直列に挿入しても良い。抵抗Ｒ１を挿入することにより、インバータ回路１２Ａのゲインを適度に下げることが可能となる。また、抵抗Ｒ１はＭＯＳトランジスタのドレインとゲートを短絡したダイオード接続による負荷におきかえてもよく、また、そのＭＯＳトランジスタの数も１つである必要はない。   As another example of the configuration of the inverter circuit 12, a resistor R1 may be inserted in series on the source side of the input MOS transistor 123 as shown in FIG. By inserting the resistor R1, it is possible to moderately reduce the gain of the inverter circuit 12A. The resistor R1 may be replaced by a diode-connected load in which the drain and gate of the MOS transistor are short-circuited, and the number of the MOS transistors is not necessarily one.

（定電圧回路）
図３は、定電圧回路１１の具体的な回路構成の一例を示す回路図である。定電圧発生回路１１は、電源電圧ＶＤＤの電源ライン２４と接地レベルＧＮＤの接地ライン２５との間に直列に接続された例えば４個のＮチャネルのＭＯＳトランジスタＱ１１〜Ｑ１４によって構成されている。 (Constant voltage circuit)
FIG. 3 is a circuit diagram showing an example of a specific circuit configuration of the constant voltage circuit 11. The constant voltage generation circuit 11 includes, for example, four N-channel MOS transistors Q11 to Q14 connected in series between a power supply line 24 of the power supply voltage VDD and a ground line 25 of the ground level GND.

ここで、これらＭＯＳトランジスタＱ１１〜Ｑ１４のソースとドレインの共通接続ノードをノードＮ２１〜Ｎ２３とする。ＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ１３はデプレッションＭＯＳトランジスタであり、飽和領域で動作させる。   Here, the common connection nodes of the sources and drains of the MOS transistors Q11 to Q14 are referred to as nodes N21 to N23. MOS transistors Q11, Q12, and Q13 are depletion MOS transistors and operate in a saturation region.

定電圧回路１１において、一番接地レベルＧＮＤ側のＭＯＳトランジスタＱ１４は、ゲートとドレインとが短絡されていて抵抗素子として機能する。そして、ＭＯＳトランジスタＱ１４は、その上段のＭＯＳトランジスタＱ１３と共に定電流源を構成している。   In the constant voltage circuit 11, the MOS transistor Q14 on the ground level GND side has a gate and a drain that are short-circuited and functions as a resistance element. The MOS transistor Q14 constitutes a constant current source together with the upper MOS transistor Q13.

このＭＯＳトランジスタＱ１３，Ｑ１４からなる定電流源の作用により、ノードＮ２３には定電圧が発生する。また、ノードＮ２２，Ｎ２１には、ノードＮ２３の定電圧を基準として順に一定のレベルだけ高い定電圧が発生する。   A constant voltage is generated at the node N23 by the action of the constant current source composed of the MOS transistors Q13 and Q14. In addition, constant voltages higher by a certain level are generated at the nodes N22 and N21 in order with respect to the constant voltage of the node N23.

ノードＮ２１〜Ｎ２３に得られる定電圧のうち、例えば、ノードＮ２１に得られる定電圧出力Ｖ１は、インバータ回路１２の電源側のＭＯＳトランジスタ１２１にそのゲート入力として供給される。また、例えば、ノードＮ２２に得られる定電圧出力Ｖ２は、インバータ回路１２の入力ＭＯＳトランジスタ１２３にそのゲート入力として供給される。   Of the constant voltages obtained at the nodes N21 to N23, for example, the constant voltage output V1 obtained at the node N21 is supplied to the MOS transistor 121 on the power supply side of the inverter circuit 12 as its gate input. Further, for example, the constant voltage output V2 obtained at the node N22 is supplied to the input MOS transistor 123 of the inverter circuit 12 as its gate input.

一般に、ＭＯＳトランジスタは、温度が上昇するにつれて閾値電圧がデプレッション側にシフトする。このため、ノードＮ２１，Ｎ２２，Ｎ２３に得られる各定電圧は正の温度特性を持っている。すなわち、定電圧回路２１が形成された半導体基板の温度が上昇すると、定電圧回路１１の定電圧出力Ｖ１，Ｖ２（本例では、ノードＮ２１、Ｎ２２の各定電圧）が上昇する。   In general, the threshold voltage of a MOS transistor shifts to the depletion side as the temperature rises. For this reason, each constant voltage obtained at the nodes N21, N22, and N23 has a positive temperature characteristic. That is, when the temperature of the semiconductor substrate on which the constant voltage circuit 21 is formed rises, the constant voltage outputs V1 and V2 of the constant voltage circuit 11 (in this example, the constant voltages at the nodes N21 and N22) rise.

上述した定電圧回路１１の構成例は一例であり、これに限られるものではない。２つの定電圧出力Ｖ１，Ｖ２のうち、少なくとも一方の定電圧出力Ｖ２が正の温度特性を持ち、定電圧出力Ｖ１，Ｖ２が電源電圧ＶＤＤの変動に対して安定であれば、本発明に係るインバータ回路１２と組み合わせることによって電源電圧ＶＤＤの変動に対して安定であり、負の温度特性を持つ基板バイアス発生回路を作成することは可能である。   The configuration example of the constant voltage circuit 11 described above is an example, and the present invention is not limited to this. If at least one of the two constant voltage outputs V1 and V2 has a positive temperature characteristic and the constant voltage outputs V1 and V2 are stable with respect to fluctuations in the power supply voltage VDD, the present invention is concerned. By combining with the inverter circuit 12, it is possible to create a substrate bias generating circuit that is stable against fluctuations in the power supply voltage VDD and has negative temperature characteristics.

（応用例１）
図４は、本発明の応用例１に係る基板バイアス発生回路の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。 (Application 1)
FIG. 4 is a circuit diagram showing a configuration example of the substrate bias generating circuit according to the application example 1 of the present invention. In FIG. 4, the same parts as those in FIG.

本応用例１に係る基板バイアス発生回路１０Ａは、定電圧回路１１の定電圧出力Ｖ２を入力ＭＯＳトランジスタ１２３のゲートに直接入力するのではなく、抵抗Ｒ２，Ｒ３からなる抵抗分割回路１３を介して入力するようにしている点で、図１の基板バイアス発生回路１０と異なっている。   The substrate bias generation circuit 10A according to the first application example does not directly input the constant voltage output V2 of the constant voltage circuit 11 to the gate of the input MOS transistor 123, but via the resistor dividing circuit 13 including resistors R2 and R3. It differs from the substrate bias generation circuit 10 of FIG. 1 in that it is input.

この基板バイアス発生回路１０Ａにおいて、抵抗Ｒ２，Ｒ３の各抵抗値を例えばヒューズカットによって変えることにより、入力ＭＯＳトランジスタ１２３のゲートの入力電圧を調整できるため、インバータ回路１２の出力電圧Ｖｏ、即ち基板バイアス発生値を調整できる。その結果、基板バイアス発生回路１０Ａを用いる固体撮像素子個々のセンサ形状のばらつきによる飽和信号量のばらつきを基板バイアス発生値の調整で相殺できる。   In the substrate bias generation circuit 10A, the input voltage of the gate of the input MOS transistor 123 can be adjusted by changing the resistance values of the resistors R2 and R3 by, for example, fuse cutting, so that the output voltage Vo of the inverter circuit 12, that is, the substrate bias The generated value can be adjusted. As a result, variations in the saturation signal amount due to variations in the sensor shape of each solid-state imaging device using the substrate bias generation circuit 10A can be offset by adjusting the substrate bias generation value.

（応用例２）
図５は、本発明の応用例２に係る基板バイアス発生回路の構成例を示す回路図であり、図中、図４と同等部分には同一符号を付して示している。 (Application example 2)
FIG. 5 is a circuit diagram showing a configuration example of a substrate bias generating circuit according to Application Example 2 of the present invention. In FIG. 5, the same parts as those in FIG.

本応用例２に係る基板バイアス発生回路１０Ｂは、電源電圧ＶＤＤの電源ライン２４にドレインが接続され、定電圧回路１１の定電圧出力Ｖ２をゲート入力とするＮチャネルのＭＯＳトランジスタ１２４を有し、ＭＯＳトランジスタ１２４のソースと接地レベルＧＮＤの接地ライン２５との間に抵抗Ｒ２，Ｒ３からなる抵抗分割回路１３を接続した構成となっている。   The substrate bias generation circuit 10B according to this application example 2 includes an N-channel MOS transistor 124 having a drain connected to the power supply line 24 of the power supply voltage VDD and having the constant voltage output V2 of the constant voltage circuit 11 as a gate input. A resistance dividing circuit 13 composed of resistors R2 and R3 is connected between the source of the MOS transistor 124 and the ground line 25 at the ground level GND.

このように、定電圧回路１１の定電圧出力Ｖ２の出力端とインバータ回路１２の入力ＭＯＳトランジスタ１２３のゲートとの間にＭＯＳトランジスタ１２４を介在させることにより、インピーダンス変換を行うことができる。   Thus, impedance conversion can be performed by interposing the MOS transistor 124 between the output terminal of the constant voltage output V2 of the constant voltage circuit 11 and the gate of the input MOS transistor 123 of the inverter circuit 12.

［本実施形態の作用効果］
上述した基板バイアス発生回路１０およびその応用例１，２に係る基板バイアス発生回路１０Ａ，１０Ｂにおいて、定電圧回路１１が正の温度特性を持つ場合に、定電圧回路１１の後段側に当該定電圧回路１１の定電圧出力Ｖ２に応じた電圧を反転するインバータ回路１２を設けることで、当該インバータ回路１２は、基板バイアス発生回路全体として負の温度特性を持つように作用する。 [Operational effects of this embodiment]
In the substrate bias generation circuit 10 and the substrate bias generation circuits 10A and 10B according to the application examples 1 and 2 described above, when the constant voltage circuit 11 has a positive temperature characteristic, the constant voltage is connected to the rear stage side of the constant voltage circuit 11. By providing the inverter circuit 12 that inverts the voltage according to the constant voltage output V2 of the circuit 11, the inverter circuit 12 acts so as to have a negative temperature characteristic as a whole of the substrate bias generation circuit.

これにより、インバータ回路１２の出力電圧Ｖｏである基板バイアス電圧Ｖｓｕｂに対しても、負の温度特性を持たせることができる。すなわち、基板バイアス発生回路１０，１０Ａ，１０Ｂが形成された半導体基板の温度が上昇することによって定電圧回路１１の定電圧出力Ｖ２が上昇したときに、基板バイアス発生回路１０，１０Ａ，１０Ｂで生成される基板バイアス電圧Ｖｓｕｂは逆に低下する（負の温度特性）。   Thereby, a negative temperature characteristic can be given to the substrate bias voltage Vsub which is the output voltage Vo of the inverter circuit 12. That is, when the constant voltage output V2 of the constant voltage circuit 11 rises due to a rise in the temperature of the semiconductor substrate on which the substrate bias generation circuits 10, 10A, 10B are formed, the substrate bias generation circuits 10, 10A, 10B generate them. On the contrary, the substrate bias voltage Vsub is reduced (negative temperature characteristic).

上記実施形態に係る基板バイアス発生回路１０や、その応用例１，２に係る基板バイアス発生回路１０Ａ，１０Ｂは、ＣＣＤイメージセンサの半導体基板（以下、単に「基板」と略記する場合もある）に対してそのバイアス電圧として印加する基板バイアス電圧Ｖｓｕｂを発生するための基板バイアス発生回路として用いることができる。この基板バイアス発生回路は、ＣＣＤイメージセンサの基板外に設けられる外部回路として用いることも可能である。ただし、外付け部品の削減などを図る上では、ＣＣＤイメージセンサと同じ基板（チップ）上に実装して用いるのが好ましい。   The substrate bias generation circuit 10 according to the embodiment and the substrate bias generation circuits 10A and 10B according to application examples 1 and 2 thereof are provided on a semiconductor substrate of a CCD image sensor (hereinafter sometimes simply referred to as “substrate”). On the other hand, it can be used as a substrate bias generating circuit for generating a substrate bias voltage Vsub to be applied as the bias voltage. This substrate bias generating circuit can also be used as an external circuit provided outside the substrate of the CCD image sensor. However, in order to reduce the number of external components, it is preferable to use it mounted on the same substrate (chip) as the CCD image sensor.

（ＣＣＤイメージセンサ）
図６は、同一基板上に形成された基板バイアス発生回路を有する本発明に係るＣＣＤイメージセンサの構成の概略を示す図である。 (CCD image sensor)
FIG. 6 is a diagram showing a schematic configuration of a CCD image sensor according to the present invention having a substrate bias generating circuit formed on the same substrate.

図６において、撮像部５１は、例えばＮ型の半導体基板５０上に複数個のセンサ部（画素部）５２が行列状に２次元配置された構成となっている。センサ部５２は、光電変換素子、例えばＰＮ接合のフォトダイオードを有し、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。   In FIG. 6, the imaging unit 51 has a configuration in which, for example, a plurality of sensor units (pixel units) 52 are two-dimensionally arranged in a matrix on an N-type semiconductor substrate 50. The sensor unit 52 includes a photoelectric conversion element, for example, a PN junction photodiode, and converts incident light into a signal charge having a charge amount corresponding to the light amount and accumulates the signal light.

撮像部５１には、センサ部５２の行列状配列に対して画素列（垂直列）ごとに画素の配列方向に沿って複数本の垂直転送部５３が設けられている。さらに、センサ部５２の各々と垂直転送部５３との間には、センサ部５２で光電変換され、ここに蓄積された信号電荷を垂直転送部５３へ読み出す読み出しゲート部５４が設けられている。   The imaging unit 51 is provided with a plurality of vertical transfer units 53 along the pixel arrangement direction for each pixel column (vertical column) with respect to the matrix arrangement of the sensor units 52. Further, between each of the sensor units 52 and the vertical transfer unit 53, there is provided a read gate unit 54 that performs photoelectric conversion by the sensor unit 52 and reads the signal charges accumulated therein to the vertical transfer unit 53.

垂直転送部５３は、読み出しゲート部５４を通して各センサ部５２から読み出された信号電荷を順に垂直方向に転送する。垂直転送部５３による信号電荷の転送先側には、垂直転送部５３から順に垂直転送される信号電荷を水平方向に転送する水平転送部５５が配置されている。   The vertical transfer unit 53 sequentially transfers signal charges read from each sensor unit 52 through the read gate unit 54 in the vertical direction. On the transfer destination side of the signal charge by the vertical transfer unit 53, a horizontal transfer unit 55 for transferring the signal charge vertically transferred in order from the vertical transfer unit 53 in the horizontal direction is arranged.

水平転送部５５の転送先側の端部には、例えばフローティング・ディフュージョン・アンプからなる電荷検出部５６が配されている。電荷検出部５６は、水平転送部５５によって転送されてくる信号電荷を電気信号に変換し、出力端子５７を介して基板５０の外部に出力する。   At the end of the horizontal transfer unit 55 on the transfer destination side, a charge detection unit 56 made of, for example, a floating diffusion amplifier is disposed. The charge detection unit 56 converts the signal charge transferred by the horizontal transfer unit 55 into an electric signal, and outputs it to the outside of the substrate 50 via the output terminal 57.

このように、センサ部５２、垂直転送部５３、読み出しゲート部５４、水平転送部５５および電荷検出部５６が形成された半導体基板５０上、即ちＣＣＤイメージセンサと同じ基板（チップ）５０上には、当該基板５０にバイアス電圧として印加する基板バイアス電圧Ｖｓｕｂを発生するための基板バイアス発生回路６０が実装されている。具体的には、基板バイアス発生回路６０は、Ｎ型基板５０上のＰウェル（図示せず）内に形成される。   Thus, on the semiconductor substrate 50 on which the sensor unit 52, the vertical transfer unit 53, the readout gate unit 54, the horizontal transfer unit 55, and the charge detection unit 56 are formed, that is, on the same substrate (chip) 50 as the CCD image sensor. A substrate bias generating circuit 60 for generating a substrate bias voltage Vsub applied as a bias voltage to the substrate 50 is mounted. Specifically, the substrate bias generation circuit 60 is formed in a P well (not shown) on the N-type substrate 50.

ＣＣＤイメージセンサにおいて、センサ部５１で光電変換され、当該センサ部５１に蓄積される信号電荷の電荷量は、基板５０側のオーバーフローバリアの高さによって決定される。このオーバーフローバリアの高さは、基板５０に印加される基板バイアスＶ電圧ｓｕｂによって決まる。この基板バイアス電圧Ｖｓｕｂを発生するのが基板バイアス発生回路６０である。そして、基板バイアス発生回路６０として、先述した実施形態に係る基板バイアス発生回路１０やその応用例１，２に係る基板バイアス発生回路１０Ａ，１０Ｂが用いられる。   In the CCD image sensor, the amount of signal charges photoelectrically converted by the sensor unit 51 and accumulated in the sensor unit 51 is determined by the height of the overflow barrier on the substrate 50 side. The height of the overflow barrier is determined by the substrate bias V voltage sub applied to the substrate 50. The substrate bias generation circuit 60 generates the substrate bias voltage Vsub. As the substrate bias generation circuit 60, the substrate bias generation circuit 10 according to the above-described embodiment and the substrate bias generation circuits 10A and 10B according to the application examples 1 and 2 are used.

このように、基板バイアス発生回路６０をＣＣＤイメージセンサと同じ基板５０上に実装することで、基板外に設ける場合に比べて、ＣＣＤイメージセンサの外付け部品を削減できる等の利点がある。   As described above, mounting the substrate bias generation circuit 60 on the same substrate 50 as the CCD image sensor has an advantage that external components of the CCD image sensor can be reduced as compared with the case where the substrate bias generation circuit 60 is provided outside the substrate.

また、基板バイアス発生回路６０として、先述した実施形態に係る基板バイアス発生回路１０やその応用例１，２に係る基板バイアス発生回路１０Ａ，１０Ｂを用いることで、これら基板バイアス発生回路１０，１０Ａ，１０Ｂで発生される基板バイアス電圧Ｖｓｕｂが負の温度特性を持つために、次のような作用効果を得ることができる。   Further, by using the substrate bias generation circuit 10 according to the above-described embodiment and the substrate bias generation circuits 10A and 10B according to the application examples 1 and 2 as the substrate bias generation circuit 60, these substrate bias generation circuits 10 and 10A, Since the substrate bias voltage Vsub generated at 10B has a negative temperature characteristic, the following effects can be obtained.

すなわち、基板５０の温度が上昇することによってセンサ部５１で光電変換された信号電荷が熱エネルギーを持ったとしても、温度上昇によって逆に基板バイアス電圧Ｖｓｕｂが低下することで、デバイス全体として、センサ部５１の飽和電荷量Ｑｓは温度依存性を持たなくなるために、基板５０の温度変化に関係なくセンサ部５１の飽和電荷量Ｑｓを一定に維持することができる。   That is, even if the signal charge photoelectrically converted by the sensor unit 51 has thermal energy due to the rise in the temperature of the substrate 50, the substrate bias voltage Vsub is conversely lowered due to the temperature rise. Since the saturation charge amount Qs of the part 51 has no temperature dependence, the saturation charge amount Qs of the sensor part 51 can be kept constant regardless of the temperature change of the substrate 50.

なお、上記構成のＣＣＤイメージセンサは、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。   Note that the CCD image sensor having the above-described configuration may be formed as a single chip, or a module-like form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together. It may be.

また、上記構成のＣＣＤイメージセンサは、撮像装置において、その画像入力部として用いることができる。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。   Further, the CCD image sensor having the above configuration can be used as an image input unit in an imaging apparatus. Here, the imaging apparatus refers to a camera system such as a digital still camera or a video camera, or an electronic device having an imaging function such as a mobile phone. Note that the above-described module form mounted on an electronic device, that is, a camera module may be used as an imaging device.

［撮像装置］
図７は、本発明に係る撮像装置の構成の一例を示すブロック図である。図７に示すように、本発明に係る撮像装置は、レンズ群６１を含む光学系、画像入力部であるＣＣＤ撮像装置６２、当該ＣＣＤ撮像装置６２を駆動するＣＣＤ駆動回路６３、信号処理回路６４およびシステムコントローラ６５などを有する構成となっている。 [Imaging device]
FIG. 7 is a block diagram showing an example of the configuration of the imaging apparatus according to the present invention. As shown in FIG. 7, the image pickup apparatus according to the present invention includes an optical system including a lens group 61, a CCD image pickup apparatus 62 that is an image input unit, a CCD drive circuit 63 that drives the CCD image pickup apparatus 62, and a signal processing circuit 64. And a system controller 65 and the like.

レンズ群６１は、被写体からの入射光（像光）を取り込んでＣＣＤ撮像装置６２の撮像面上に結像する。ＣＣＤ撮像装置６２は、レンズ群６１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。   The lens group 61 takes in incident light (image light) from a subject and forms an image on the imaging surface of the CCD imaging device 62. The CCD image pickup device 62 converts the amount of incident light imaged on the image pickup surface by the lens group 61 into an electric signal for each pixel and outputs it as a pixel signal.

このＣＣＤ撮像装置６２として、先述した実施形態に係る基板バイアス発生回路１０やその応用例１，２に係る基板バイアス発生回路１０Ａ，１０Ｂを、基板バイアス（Ｖｓｕｂ）発生回路６０として用いたＣＣＤイメージセンサを用いることができる。ここでは、図６に示したように、基板バイアス発生回路６０がＣＣＤ撮像装置６２の基板上に実装されている場合を例に挙げるが、基板バイアス発生回路６０をＣＣＤ撮像装置６２の基板の外付け回路とすることも可能である。   As this CCD image pickup device 62, a CCD image sensor using the substrate bias generation circuit 10 according to the above-described embodiment and the substrate bias generation circuits 10A and 10B according to application examples 1 and 2 as the substrate bias (Vsub) generation circuit 60. Can be used. Here, as shown in FIG. 6, a case where the substrate bias generation circuit 60 is mounted on the substrate of the CCD image pickup device 62 is taken as an example, but the substrate bias generation circuit 60 is arranged outside the substrate of the CCD image pickup device 62. An attached circuit is also possible.

ＣＣＤ駆動回路６３は、図６において、センサ部５２から垂直転送部５３への信号電荷の読み出し、垂直転送部５３の転送駆動、水平転送部５５の転送駆動などを行う。信号処理回路６４は、ＣＣＤ撮像装置６２から出力される撮像信号に対して、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)などの各種の信号処理を行う。   In FIG. 6, the CCD drive circuit 63 performs reading of signal charges from the sensor unit 52 to the vertical transfer unit 53, transfer drive of the vertical transfer unit 53, transfer drive of the horizontal transfer unit 55, and the like. The signal processing circuit 64 performs various signal processing such as CDS (Correlated Double Sampling) on the imaging signal output from the CCD imaging device 62.

システムコントローラ６５は、ＣＣＤ駆動回路６３や信号処理回路６４に対する種々の制御を行うとともに、ＣＣＤ撮像装置６２に内蔵されている基板バイアス発生回路６０に対して、撮像モードを示すモード信号、具体的には動画モード、静止画モード、静止画モードでもシャッタ速度の高速／低速などを示すモード信号を与える。このモード信号が与えられることで、基板バイアス発生回路６０は、基板バイアス電圧Ｖｓｕｂとして撮像モードに対応した最適値を設定する。   The system controller 65 performs various controls on the CCD drive circuit 63 and the signal processing circuit 64, and also sends a mode signal indicating an imaging mode to the substrate bias generation circuit 60 built in the CCD imaging device 62, specifically, Gives a mode signal indicating the high / low shutter speed even in the moving image mode, still image mode, and still image mode. By giving this mode signal, the substrate bias generation circuit 60 sets an optimum value corresponding to the imaging mode as the substrate bias voltage Vsub.

上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その画像入力部であるＣＣＤ撮像装置６２として、先述した実施形態に係る基板バイアス発生回路１０やその応用例１，２に係る基板バイアス発生回路１０Ａ，１０Ｂを有するＣＣＤイメージセンサを用いることで、当該ＣＣＤイメージセンサでは、使用温度が変化してもセンサ部（フォトダイオード）の飽和電荷量Ｑｓが変化しないために、高画質の画像を撮像できる。   As described above, in the imaging apparatus such as a video camera, a digital still camera, or a camera module for mobile devices such as a mobile phone, the substrate bias generation according to the above-described embodiment is used as the CCD imaging apparatus 62 as the image input unit. By using the CCD image sensor having the circuit 10 and the substrate bias generation circuits 10A and 10B according to the application examples 1 and 2 in the CCD image sensor, the saturation charge of the sensor unit (photodiode) can be obtained even if the operating temperature changes. Since the amount Qs does not change, a high-quality image can be captured.

本発明の一実施形態に係る基板バイアス発生回路の構成例を示す回路図である。It is a circuit diagram showing an example of composition of a substrate bias generating circuit concerning one embodiment of the present invention. インバータ回路の他の構成例を示す回路図である。It is a circuit diagram which shows the other structural example of an inverter circuit. 定電圧発生部の温度特性を示す図である。It is a figure which shows the temperature characteristic of a constant voltage generation part. 本発明の応用例１に係る基板バイアス発生回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the substrate bias generation circuit which concerns on the application example 1 of this invention. 本発明の応用例２に係る基板バイアス発生回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the substrate bias generation circuit which concerns on the application example 2 of this invention. 本発明に係るＣＣＤイメージセンサの構成の概略を示す図である。It is a figure which shows the outline of a structure of the CCD image sensor which concerns on this invention. 本発明に係る撮像装置の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the imaging device which concerns on this invention.

符号の説明Explanation of symbols

１０，１０Ａ，１０Ｂ，６０…基準バイアス発生回路、１１…定電圧回路、１２，１２Ａ……インバータ回路、１３…抵抗分割回路、５０…半導体基板、５１…撮像部、５２…センサ部、５３…垂直転送部、５４…読み出しゲート部、５５…水平転送部、５６…電荷検出部   DESCRIPTION OF SYMBOLS 10, 10A, 10B, 60 ... Reference bias generation circuit, 11 ... Constant voltage circuit, 12, 12A ... Inverter circuit, 13 ... Resistance dividing circuit, 50 ... Semiconductor substrate, 51 ... Imaging part, 52 ... Sensor part, 53 ... Vertical transfer unit 54... Read gate unit 55. Horizontal transfer unit 56 56 Charge detection unit

Claims (6)

少なくとも一方が正の温度特性を持つ２つの定電圧出力を発生する定電圧回路と、
前記定電圧回路で発生された一方の定電圧出力を電源側のＭＯＳ電界効果トランジスタのゲート入力とし、もう一方の正の温度特性を持つ定電圧出力に対応した電圧を反転して出力するインバータ回路と
を備えたことを特徴とする基板バイアス発生回路。 A constant voltage circuit for generating two constant voltage outputs, at least one of which has a positive temperature characteristic;
One constant voltage output generated by the constant voltage circuit is used as a gate input of a MOS field effect transistor on the power supply side, and an inverter circuit that inverts and outputs the voltage corresponding to the other constant voltage output having a positive temperature characteristic And a substrate bias generating circuit. 前記インバータ回路は、前記電源側のＭＯＳ電界効果トランジスタに対して直列に接続され、前記正の温度特性を持つ定電圧出力をゲート入力とする入力ＭＯＳ電界効果トランジスタを有する
ことを特徴とする請求項１記載の基板バイアス発生回路。 The inverter circuit includes an input MOS field effect transistor connected in series to the power source side MOS field effect transistor and having the constant voltage output having the positive temperature characteristic as a gate input. 2. The substrate bias generation circuit according to 1. 前記正の温度特性を持つ定電圧出力は、抵抗値が可変な抵抗分割回路を介して前記入力ＭＯＳ電界効果トランジスタのゲート入力となる
ことを特徴とする請求項２記載の基板バイアス発生回路。 3. The substrate bias generation circuit according to claim 2, wherein the constant voltage output having the positive temperature characteristic becomes a gate input of the input MOS field effect transistor through a resistance dividing circuit having a variable resistance value. 前記正の温度特性を持つ定電圧出力は、当該定電圧出力の出力端と前記入力ＭＯＳ電界効果トランジスタのゲートとの間に介在するＭＯＳ電界効果トランジスタを介して前記入力ＭＯＳ電界効果トランジスタのゲート入力となる
ことを特徴とする請求項２記載の基板バイアス発生回路。 The constant voltage output having the positive temperature characteristic is input to the gate input of the input MOS field effect transistor via a MOS field effect transistor interposed between the output terminal of the constant voltage output and the gate of the input MOS field effect transistor. The substrate bias generation circuit according to claim 2, wherein: 光電変換素子を含む画素が行列状に形成されるとともに、前記画素で得られた信号電荷を転送する電荷転送部が形成された半導体基板と、
前記画素の基板側のオーバーフローバリアの高さを決める基板バイアス電圧を発生し、当該基板バイアス電圧を前記半導体基板に印加する基板バイアス発生回路とを備え、
前記基板バイアス発生回路は、
少なくとも一方が正の温度特性を持つ２つの定電圧出力を発生する定電圧回路と、
前記定電圧回路で発生された一方の定電圧出力を電源側のＭＯＳ電界効果トランジスタのゲート入力とし、もう一方の正の温度特性を持つ定電圧出力に対応した電圧を反転して出力するインバータ回路とを有する
ことを特徴とする固体撮像装置。 Pixels including photoelectric conversion elements are formed in a matrix, and a semiconductor substrate on which a charge transfer unit that transfers signal charges obtained by the pixels is formed;
A substrate bias generating circuit for generating a substrate bias voltage for determining a height of an overflow barrier on the substrate side of the pixel, and applying the substrate bias voltage to the semiconductor substrate;
The substrate bias generation circuit includes:
A constant voltage circuit for generating two constant voltage outputs, at least one of which has a positive temperature characteristic;
One constant voltage output generated by the constant voltage circuit is used as a gate input of a MOS field effect transistor on the power supply side, and an inverter circuit that inverts and outputs the voltage corresponding to the other constant voltage output having a positive temperature characteristic And a solid-state imaging device. 固体撮像装置と、
前記固体撮像装置の半導体基板に印加する基板バイアス電圧を発生する基板バイアス発生回路とを備え、
前記基板バイアス発生回路は、
少なくとも一方が正の温度特性を持つ２つの定電圧出力を発生する定電圧回路と、
前記定電圧回路で発生された一方の定電圧出力を電源側のＭＯＳ電界効果トランジスタのゲート入力とし、もう一方の正の温度特性を持つ定電圧出力に対応した電圧を反転して出力するインバータ回路とを有する
ことを特徴とする撮像装置。 A solid-state imaging device;
A substrate bias generating circuit for generating a substrate bias voltage to be applied to the semiconductor substrate of the solid-state imaging device,
The substrate bias generation circuit includes:
A constant voltage circuit for generating two constant voltage outputs, at least one of which has a positive temperature characteristic;
One constant voltage output generated by the constant voltage circuit is used as a gate input of a MOS field effect transistor on the power supply side, and an inverter circuit that inverts and outputs the voltage corresponding to the other constant voltage output having a positive temperature characteristic An imaging apparatus comprising:
JP2007314345A 2007-12-05 2007-12-05 Substrate bias generation circuit, solid-state imaging device, and imaging device Pending JP2009141548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007314345A JP2009141548A (en) 2007-12-05 2007-12-05 Substrate bias generation circuit, solid-state imaging device, and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314345A JP2009141548A (en) 2007-12-05 2007-12-05 Substrate bias generation circuit, solid-state imaging device, and imaging device

Publications (1)

Publication Number Publication Date
JP2009141548A true JP2009141548A (en) 2009-06-25

Family

ID=40871748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007314345A Pending JP2009141548A (en) 2007-12-05 2007-12-05 Substrate bias generation circuit, solid-state imaging device, and imaging device

Country Status (1)

Country Link
JP (1) JP2009141548A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906226B1 (en) * 2011-12-26 2018-10-11 삼성전자주식회사 Image sensor and image processing system including the same
CN108958344A (en) * 2017-05-19 2018-12-07 新唐科技股份有限公司 substrate bias generating circuit
CN112527042A (en) * 2019-09-18 2021-03-19 新唐科技股份有限公司 Substrate bias generating circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906226B1 (en) * 2011-12-26 2018-10-11 삼성전자주식회사 Image sensor and image processing system including the same
CN108958344A (en) * 2017-05-19 2018-12-07 新唐科技股份有限公司 substrate bias generating circuit
CN108958344B (en) * 2017-05-19 2020-05-01 新唐科技股份有限公司 Substrate bias generating circuit
CN112527042A (en) * 2019-09-18 2021-03-19 新唐科技股份有限公司 Substrate bias generating circuit
CN112527042B (en) * 2019-09-18 2022-07-15 新唐科技股份有限公司 Substrate bias generating circuit

Similar Documents

Publication Publication Date Title
US8520108B2 (en) Method for driving a photoelectric conversion device with isolation switches arranged between signal lines and amplifiers
US7381936B2 (en) Self-calibrating anti-blooming circuit for CMOS image sensor having a spillover protection performance in response to a spillover condition
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US7884870B2 (en) Photoelectric conversion apparatus with current limiting units to limit excessive current to signal lines
TW201720138A (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
WO2003061278A1 (en) Solid state imaging apparatus and drive method thereof
JP4770618B2 (en) Solid-state imaging device
US20090268072A1 (en) Solid-state imaging device, driving method thereof, and camera
JPWO2007066762A1 (en) Solid-state imaging device
JP4086514B2 (en) Photoelectric conversion device and imaging device
US6917029B2 (en) Four-component pixel structure leading to improved image quality
US9609249B2 (en) Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit
US9860462B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging system
JP2009141548A (en) Substrate bias generation circuit, solid-state imaging device, and imaging device
JP4746962B2 (en) Solid-state imaging device and imaging system
KR102546197B1 (en) Unit Pixel Apparatus and Operation Method Thereof
JP4300654B2 (en) Solid-state imaging device
JP5251765B2 (en) Output circuit of solid-state image sensor, solid-state image sensor, and image pickup apparatus
JP2002237584A (en) Solid-state imaging device
JP2008160502A (en) Substrate voltage generation circuit, solid-state imaging apparatus and imaging apparatus
JP2002290835A (en) Solid state imaging device
JP4345145B2 (en) Solid-state imaging device
JP2012109888A (en) Solid state image pickup device
WO2024090058A1 (en) Current mirror circuit and imaging device
JP2010063056A (en) Solid-state imaging device and method of driving the same, and image capturing apparatus