JP2009141304A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2009141304A
JP2009141304A JP2008032949A JP2008032949A JP2009141304A JP 2009141304 A JP2009141304 A JP 2009141304A JP 2008032949 A JP2008032949 A JP 2008032949A JP 2008032949 A JP2008032949 A JP 2008032949A JP 2009141304 A JP2009141304 A JP 2009141304A
Authority
JP
Japan
Prior art keywords
region
silicon
irradiation
silicon crystal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008032949A
Other languages
Japanese (ja)
Inventor
Shinya Yamazaki
信也 山崎
Takahide Sugiyama
隆英 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2008032949A priority Critical patent/JP2009141304A/en
Publication of JP2009141304A publication Critical patent/JP2009141304A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology to manufacture products having substantially the same electric characteristics regardless of the number of carbon atoms included in a silicon wafer, in a method of manufacturing a semiconductor device, which includes irradiation of ions of light elements or electron beams. <P>SOLUTION: The method of manufacturing the semiconductor device includes an irradiation step of irradiating at least part of a region to be irradiated of a silicon crystal with ions of light elements or electron beams. At the irradiation step, an irradiation condition for ions of light elements or electron beams is so set that the content of a silicon cluster may exceed 0.06 times the content of carbon-oxygen composite defects in the region to be irradiated with ions of light elements or electron beams. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、軽元素イオン又は電子線を照射することによって、シリコン結晶の電気的特性を調整する技術に関する。   The present invention relates to a technique for adjusting electrical characteristics of a silicon crystal by irradiation with light element ions or electron beams.

シリコン結晶に軽元素イオン又は電子線を照射し、シリコン結晶の電気的特性を調整する技術が知られている。この種の技術では、シリコン結晶内に軽元素イオン又は電子線を照射し、シリコン結晶内に結晶欠陥を生成させている。結晶欠陥は、電子トラップや正孔トラップとして機能する。それにより、シリコン結晶の電気的特性が変化する。
軽元素イオン又は電子線の照射による結晶欠陥の生成量は、軽元素イオン又は電子線を照射した照射量だけでなく、シリコン結晶に含まれる炭素原子の含有量に応じても変化する。即ち、軽元素イオン又は電子線の照射量が同じであっても、シリコン結晶に含まれる炭素原子の含有量が多いほど、シリコン結晶内には結晶欠陥がより多く生成され、シリコン結晶の電気的特性も大きく変化することになる。 A technique for adjusting the electrical characteristics of a silicon crystal by irradiating the silicon crystal with light element ions or an electron beam is known. In this type of technology, light element ions or electron beams are irradiated into a silicon crystal to generate crystal defects in the silicon crystal. Crystal defects function as electron traps and hole traps. Thereby, the electrical characteristics of the silicon crystal change.
The amount of crystal defects generated by irradiation with light element ions or electron beams varies depending not only on the amount of irradiation irradiated with light element ions or electron beams, but also on the content of carbon atoms contained in the silicon crystal. That is, even if the irradiation amount of light element ions or electron beams is the same, the higher the carbon atom content in the silicon crystal, the more crystal defects are generated in the silicon crystal, and the electrical properties of the silicon crystal are increased. The characteristics will also change greatly.

半導体装置の製造に用いられる高純度のシリコンウエハにも、炭素原子は不純物として存在している。この炭素原子は、その基となるインゴットの製造時に不可避的に混入したものである。インゴッドに含まれる炭素原子は微量ではあるが、その含有量はインゴット毎に個体差が存在するとともに、インゴッド内の位置においても相違する。従って、同じインゴッドから切り出されたシリコンウエハの間でも、炭素原子の含有量は互いに相違することになる。炭素原子の含有量がシリコンウエハ毎に相違すれば、軽元素イオン又は電子線の照射を同じように行ったとしても、得られるシリコン結晶の電気的特性がシリコンウエハ毎に相違してしまう。即ち、製造される半導体装置の電気的特性に個体差（製造ばらつき）が生じてしまう。   Carbon atoms are also present as impurities in high-purity silicon wafers used in the manufacture of semiconductor devices. This carbon atom is inevitably mixed during the production of the base ingot. Although the amount of carbon atoms contained in the ingot is very small, the content thereof is different for each ingot and also differs in the position within the ingot. Therefore, the carbon atom content is different between silicon wafers cut out from the same ingot. If the carbon atom content is different for each silicon wafer, even if light element ions or electron beams are irradiated in the same manner, the electrical characteristics of the obtained silicon crystals will be different for each silicon wafer. That is, individual differences (manufacturing variations) occur in the electrical characteristics of the semiconductor device to be manufactured.

上記の問題に対して、特許文献１に記載の技術では、軽元素イオン又は電子線の照射に先立って、シリコンウエハに炭素原子を意図的に導入している。シリコンウエハに炭素原子を十分に導入すると、シリコンウエハ間に生じていた元来の差が無視できるレベルとなる。その結果、半導体装置の電気的特性に関する個体差を、顕著に低減させることが可能となる。   With respect to the above problem, in the technique described in Patent Document 1, carbon atoms are intentionally introduced into a silicon wafer prior to irradiation with light element ions or electron beams. When carbon atoms are sufficiently introduced into the silicon wafer, the original difference between the silicon wafers is negligible. As a result, individual differences relating to the electrical characteristics of the semiconductor device can be significantly reduced.

特開２００６−３５２１０１号公報JP 2006-352101 A

特許文献１の技術によると、シリコンウエハに含まれる炭素原子の含有量が変動する場合でも、略同一の電気的特性を有する半導体装置が製造できる。しかしながら、特許文献１の技術では、軽元素イオン又は電子線の照射に先立って、シリコンウエハに炭素原子を導入する必要がある。
上記を鑑み、本発明は、シリコンウエハに炭素原子を意図的に導入することなく、略同一の電気的特性を有する半導体装置が製造できる技術を提供する。 According to the technique of Patent Document 1, a semiconductor device having substantially the same electrical characteristics can be manufactured even when the content of carbon atoms contained in a silicon wafer varies. However, in the technique of Patent Document 1, it is necessary to introduce carbon atoms into a silicon wafer prior to irradiation with light element ions or electron beams.
In view of the above, the present invention provides a technique capable of manufacturing semiconductor devices having substantially the same electrical characteristics without intentionally introducing carbon atoms into a silicon wafer.

本発明は、シリコン結晶を有する半導体装置の製造方法に具現化される。この製造方法は、シリコン結晶の少なくとも一部の照射対象領域に軽元素イオン又は電子線を照射する照射工程を備える。そして、前記照射工程では、前記照射対象領域においてシリコンクラスタの含有量が炭素−酸素複合欠陥の含有量の０．０６倍を超えるように、軽元素イオン又は電子線の照射条件が設定されていることを特徴とする。   The present invention is embodied in a method for manufacturing a semiconductor device having a silicon crystal. This manufacturing method includes an irradiation step of irradiating at least a part of the irradiation target region of the silicon crystal with light element ions or electron beams. And in the said irradiation process, the irradiation conditions of a light element ion or an electron beam are set so that content of a silicon cluster may exceed 0.06 times of content of a carbon-oxygen compound defect in the said irradiation object area | region. It is characterized by that.

図１０−１２を参照して、シリコン結晶にヘリウムイオンを照射したときに、シリコン結晶内で生じる事象について説明する。なお、以下に説明する事象は、ヘリウムイオンを照射した場合に限られず、他の軽元素イオンや電子線を照射した場合も同様に発生する。図１０に示すように、シリコン結晶にヘリウムイオンを照射すると、格子位置のシリコン原子がヘリウムイオンによって弾き飛ばされ、格子間シリコンＳｉｉと格子空孔Ｖが生成される。シリコン結晶内に生成された格子空孔Ｖは、電子トラップとして機能することから、その生成量に応じてシリコン結晶の電気的特性を変化させる。 With reference to FIGS. 10-12, the phenomenon which arises in a silicon crystal when helium ion is irradiated to a silicon crystal is demonstrated. Note that the event described below is not limited to the case of irradiation with helium ions, but occurs similarly when irradiation with other light element ions or electron beams is performed. As shown in FIG. 10, when a silicon crystal is irradiated with helium ions, silicon atoms at lattice positions are repelled by the helium ions, and interstitial silicon Si i and lattice vacancies V are generated. Since the lattice vacancies V generated in the silicon crystal function as electron traps, the electrical characteristics of the silicon crystal are changed according to the generation amount.

一方、生成された格子間シリコンＳｉｉは、図１１に示すように、その一部が別の場所で格子位置炭素Ｃｓと置き換わる。その結果、格子間炭素Ｃｉが生成される。生成された格子間炭素Ｃｉは、図１２に示すように、別の場所で格子間酸素Ｏと結びつき、シリコン結晶内に結晶欠陥である炭素−酸素複合欠陥ＣｉＯｉを生成する。炭素−酸素複合欠陥ＣｉＯｉは、正孔トラップとして機能することから、その生成量に応じてシリコン結晶の電気的特性を変化させる。また、生成された格子間シリコンＳｉｉの他の一部は、互いに結びついてシリコンクラスタを構成する。シリコンクラスタは、シリコン結晶の格子間に安定して存在するものであり、シリコン結晶の電気的特性に有意な影響を与えない。
以上のように、ヘリウムイオンを照射したシリコン結晶内には、格子空孔Ｖ、炭素−酸素複合欠陥ＣｉＯｉ、シリコンクラスタ等が生成される。そして、そのうちの格子空孔Ｖが、炭素−酸素複合欠陥ＣｉＯｉが、その生成量（正確には濃度）に応じてシリコン結晶の電気的特性を変化させる。 On the other hand, as shown in FIG. 11, the generated interstitial silicon Si i partially replaces the lattice position carbon C s at another location. As a result, interstitial carbon C i is generated. As shown in FIG. 12, the generated interstitial carbon C i is combined with interstitial oxygen O at another location to generate carbon-oxygen composite defects C i O i which are crystal defects in the silicon crystal. Since the carbon-oxygen composite defect C i O i functions as a hole trap, the electrical characteristics of the silicon crystal are changed in accordance with the amount of generation. The other part of the generated interstitial silicon Si i is connected to each other to form a silicon cluster. Silicon clusters exist stably between the lattices of the silicon crystal and do not significantly affect the electrical characteristics of the silicon crystal.
As described above, lattice vacancies V, carbon-oxygen complex defects C i O i , silicon clusters, and the like are generated in the silicon crystal irradiated with helium ions. The lattice vacancies V of the carbon-oxygen composite defects C i O i change the electrical characteristics of the silicon crystal in accordance with the generation amount (more precisely, the concentration).

シリコン結晶内に生成される格子空孔Ｖ、炭素−酸素複合欠陥ＣｉＯｉ、シリコンクラスタの生成量は、シリコン結晶に照射したヘリウムイオンの照射量によって変化する。図１３は、ヘリウムイオンの照射量（横軸）と格子空孔Ｖの生成量（縦軸）の関係を示すグラフである。図１３に示すように、シリコン結晶内には、ヘリウムイオンの照射量（照射密度と照射時間の積）が多いほど、格子空孔Ｖ（及び格子間シリコンＳｉｉ）が多く生成される。従って、シリコン結晶に多くのヘリウムイオンを照射するほど、シリコン結晶の電気的特性は大きく変化することとなる。 The amount of lattice vacancies V, carbon-oxygen complex defects C i O i , and silicon clusters generated in the silicon crystal varies depending on the irradiation amount of helium ions irradiated on the silicon crystal. FIG. 13 is a graph showing the relationship between the irradiation amount of helium ions (horizontal axis) and the generation amount of lattice vacancies V (vertical axis). As shown in FIG. 13, in the silicon crystal, as the irradiation amount of helium ions (product of irradiation density and irradiation time) increases, more lattice vacancies V (and interstitial silicon Si i ) are generated. Therefore, as the silicon crystal is irradiated with more helium ions, the electrical characteristics of the silicon crystal change greatly.

図１４は、ヘリウムイオンの照射量（横軸）と炭素−酸素複合欠陥ＣｉＯｉの生成量（縦軸）の関係を示すグラフである。なお、図１４のグラフＡは、比較的に多量の炭素原子がシリコン結晶に含まれる場合を示しており、図１４のグラフＣは、比較的に少量の炭素原子がシリコン結晶に含まれる場合を示しており、図１４中のグラフＢは、それらの中間量の炭素原子がシリコン結晶に含まれる場合を示している。図１４のグラフＡ−Ｃを比較して明らかなように、シリコン結晶中の炭素原子の含有量が多いほど、炭素−酸素複合欠陥ＣｉＯｉの生成量は多くなる。先にも説明したように、半導体装置の製造に用いられるシリコンウエハでは、炭素原子の含有量に個体差が存在する。従って、ヘリウムの照射量が同じであっても、炭素−酸素複合欠陥ＣｉＯｉの生成量はシリコンウエハ毎に変動する。その結果、炭素−酸素複合欠陥ＣｉＯｉに起因する電気的特性の変化量も、シリコンウエハ毎に変動することになり、複数のシリコンウエハから製造した半導体装置の特性に個体差が生じてしまう。 FIG. 14 is a graph showing the relationship between the irradiation amount of helium ions (horizontal axis) and the generation amount (vertical axis) of carbon-oxygen composite defects C i O i . Note that a graph A in FIG. 14 shows a case where a relatively large amount of carbon atoms are contained in the silicon crystal, and a graph C in FIG. 14 shows a case where a relatively small amount of carbon atoms is contained in the silicon crystal. The graph B in FIG. 14 shows the case where the intermediate amount of carbon atoms is contained in the silicon crystal. As is clear from comparison of graphs AC in FIG. 14, the greater the carbon atom content in the silicon crystal, the greater the amount of carbon-oxygen complex defects C i O i generated. As described above, silicon wafers used for manufacturing semiconductor devices have individual differences in the carbon atom content. Therefore, even if the irradiation amount of helium is the same, the generation amount of carbon-oxygen composite defect C i O i varies for each silicon wafer. As a result, the amount of change in electrical characteristics due to carbon-oxygen complex defects C i O i also varies from silicon wafer to silicon wafer, resulting in individual differences in the characteristics of semiconductor devices manufactured from a plurality of silicon wafers. End up.

図１４に示すように、ヘリウムイオンの照射量が多いほど、炭素原子の含有量の差に起因する炭素−酸素複合欠陥ＣｉＯｉの生成量の差（例えばグラフＡとグラフＣの差）も大きくなる。そのことから、ヘリウムイオンの照射量を小さな値に設定すれば、炭素−酸素複合欠陥ＣｉＯｉの生成量の差を抑制することができる。しかしながら、ヘリウムイオンの照射量を小さな値に設定してしまうと、格子空孔Ｖの生成量も併せて少なくなってしまい（図１３参照）、シリコン結晶の電気的特性を十分に改善することができなくなる。その一方において、ヘリウムイオンの照射量を大きな値に設定すれば、炭素原子の含有量の差に起因する炭素−酸素複合欠陥ＣｉＯｉの生成量の差が大きくなり、半導体装置の特性に生じる個体差も大きくなってしまう。 As shown in FIG. 14, the larger the irradiation amount of helium ions, the difference in the amount of carbon-oxygen complex defect C i O i generated due to the difference in the carbon atom content (for example, the difference between graph A and graph C). Also grows. Therefore, if the irradiation amount of helium ions is set to a small value, the difference in the generation amount of carbon-oxygen composite defects C i O i can be suppressed. However, if the irradiation amount of helium ions is set to a small value, the generation amount of lattice vacancies V is also reduced (see FIG. 13), and the electrical characteristics of the silicon crystal can be sufficiently improved. become unable. On the other hand, if the irradiation amount of helium ions is set to a large value, the difference in the generation amount of carbon-oxygen complex defects C i O i due to the difference in the carbon atom content increases, and the characteristics of the semiconductor device are increased. The resulting individual differences will also increase.

上記の問題に対して本発明者らは研究を進め、ヘリウムイオンの照射量をさらに増大させていくと、炭素−酸素複合欠陥ＣｉＯｉの生成量が一転して低下することを確認した。この場合、図１４に示すように、炭素原子の含有量の差に起因する炭素−酸素複合欠陥ＣｉＯｉの生成量の差も小さくなっている。
この現象を解明するために、本発明者らは、ヘリウムイオンの照射量とシリコンクラスタの生成量の関係を検証した。図１５に、ヘリウムイオンの照射量（横軸）とシリコンクラスタの生成量（縦軸）の関係を示す。図１５に示すように、ヘリウムイオンの照射量を多くするほど、シリコンクラスタの生成量は増大していくが、ヘリウムイオンの照射量がある値を超えると、シリコンクラスタの生成量が急激に増大する。即ち、ヘリウムイオンが十分に照射され、格子間シリコンＳｉｉが多量に生成されると、そのクラスタ化が加速度的に進行する。この場合、生成された格子間シリコンＳｉｉの大部分がクラスタ化し、格子位置炭素Ｃｓと置き換わる格子間シリコンＳｉｉは僅かとなる。その量はシリコン結晶に含まれる炭素原子の含有量よりも十分に少なく、シリコン結晶に含まれる炭素原子の含有量にかかわらず、炭素−酸素複合欠陥ＣｉＯｉの生成量が略一定となる。 The present inventors proceeded with research on the above problem, and confirmed that when the irradiation amount of helium ions was further increased, the generation amount of carbon-oxygen complex defects C i O i was reduced. . In this case, as shown in FIG. 14, the difference in the amount of carbon-oxygen complex defect C i O i produced due to the difference in the carbon atom content is also small.
In order to elucidate this phenomenon, the present inventors verified the relationship between the irradiation amount of helium ions and the generation amount of silicon clusters. FIG. 15 shows the relationship between the irradiation amount of helium ions (horizontal axis) and the generation amount of silicon clusters (vertical axis). As shown in FIG. 15, as the helium ion irradiation amount increases, the silicon cluster generation amount increases. However, when the helium ion irradiation amount exceeds a certain value, the silicon cluster generation amount rapidly increases. To do. That is, when helium ions are sufficiently irradiated and a large amount of interstitial silicon Si i is generated, the clustering proceeds at an accelerated rate. In this case, most of the generated interstitial silicon Si i is clustered, and the interstitial silicon Si i that replaces the lattice position carbon C s becomes small. The amount thereof is sufficiently smaller than the content of carbon atoms contained in the silicon crystal, and the amount of carbon-oxygen complex defects C i O i produced is substantially constant regardless of the content of carbon atoms contained in the silicon crystal. .

以上のように、ヘリウムイオンの照射量を従来よりも十分に大きく設定すると、シリコン結晶に含まれる炭素原子の含有量にかかわらず、シリコン結晶の電気的特性を同程度だけ正確に改善できる。本発明者らは、この知見を定量的に把握するために、ヘリウムイオン照射後のシリコン結晶に含まれるシリコンクラスタの含有量と炭素−酸素複合欠陥ＣｉＯｉの含有量の比に着目した。図１６は、ヘリウムイオンの照射量（横軸）と、炭素−酸素複合欠陥ＣｉＯｉの含有量に対するシリコンクラスタの含有量の比の値（縦軸）を示している。図１６に示すように、当該比の値（＝シリコンクラスタの含有量／炭素−酸素複合欠陥ＣｉＯｉの含有量）は、ヘリウムイオンの照射量が所定値ＮＡを超えた地点から急激に増大する。即ち、ヘリウムイオンの照射量が所定値ＮＡを超えた地点から、シリコンクラスタの生成が加速し、炭素−酸素複合欠陥ＣｉＯｉの生成が抑制されることが判る。照射量のしきい値となる所定値ＮＡは、他の製造条件に応じて変化するものであり、照射するイオンの種類（或いは電子線）によっても変化する。しかしながら、結果的にシリコンクラスタの含有量が炭素−酸素複合欠陥ＣｉＯｉの含有量の０．０６倍を超えるように照射量を設定することにより、シリコン結晶に含まれる炭素原子の含有量にかかわらず、炭素−酸素複合欠陥ＣｉＯｉの生成量を略一定に維持することができる。即ち、シリコン結晶に含まれる炭素原子の含有量にかかわらず、略同一の電気的特性を有する半導体装置を製造することが可能となる。 As described above, if the irradiation amount of helium ions is set to be sufficiently larger than the conventional amount, the electrical characteristics of the silicon crystal can be accurately improved to the same extent regardless of the content of carbon atoms contained in the silicon crystal. In order to grasp this knowledge quantitatively, the present inventors focused on the ratio of the content of silicon clusters contained in the silicon crystal after helium ion irradiation and the content of carbon-oxygen composite defects C i O i . . FIG. 16 shows the value (vertical axis) of the ratio of the content of silicon clusters to the irradiation amount of helium ions (horizontal axis) and the content of carbon-oxygen complex defects C i O i . As shown in FIG. 16, the value of the ratio (= content of silicon cluster / content of carbon-oxygen composite defect C i O i ) is abrupt from the point where the irradiation amount of helium ions exceeds a predetermined value NA. Increase. That is, it can be seen that the generation of silicon clusters accelerates from the point where the irradiation amount of helium ions exceeds the predetermined value NA, and the generation of carbon-oxygen composite defects C i O i is suppressed. The predetermined value NA serving as a threshold for the dose varies depending on other manufacturing conditions, and also varies depending on the type (or electron beam) of ions to be irradiated. However, as a result, by setting the irradiation amount so that the content of silicon clusters exceeds 0.06 times the content of carbon-oxygen composite defects C i O i , the content of carbon atoms contained in the silicon crystal Regardless of this, the amount of carbon-oxygen complex defects C i O i produced can be maintained substantially constant. That is, it becomes possible to manufacture a semiconductor device having substantially the same electrical characteristics regardless of the content of carbon atoms contained in the silicon crystal.

本発明に係る製造方法は、ＰＩＮ型ダイオード構造を有する半導体装置の製造に好適に採用することができる。
ＰＩＮ型ダイオード構造は、ｐ型半導体領域であるアノード領域と、ｎ型半導体領域であるカソード領域と、ｎ型半導体領域又はｉ型半導体領域であってアノード領域とカソード領域との間に位置する中間領域を有している。そのなかで、中間領域の少なくとも一部を照射対象領域として軽元素イオン又は電子線を照射することにより、ＰＩＮ型ダイオード構造のスイッチング特性を改善することができる。
本発明によれば、シリコンウエハに含まれる炭素原子の含有量にかかわらず、略同一のスイッチング特性を有するＰＩＮ型ダイオードを繰り返し製造することができる。 The manufacturing method according to the present invention can be suitably used for manufacturing a semiconductor device having a PIN diode structure.
The PIN-type diode structure has an anode region that is a p-type semiconductor region, a cathode region that is an n-type semiconductor region, and an n-type semiconductor region or an i-type semiconductor region that is located between the anode region and the cathode region. Has an area. Among them, the switching characteristics of the PIN diode structure can be improved by irradiating light element ions or electron beams with at least a part of the intermediate region as an irradiation target region.
According to the present invention, PIN diodes having substantially the same switching characteristics can be repeatedly manufactured regardless of the content of carbon atoms contained in the silicon wafer.

本発明に係る製造方法では、照射工程において軽元素イオンを用いることにより、シリコン結晶の特定の深さ領域に集中して欠陥を生成することができる。この場合、例えばＰＩＮ型ダイオード構造の中間領域の一部のみを照射対象領域に定め、中間領域の一部の特性を選択的に調整することも可能となる。それにより、ＰＩＮ型ダイオード構造のスイッチング特性を効果的に改善することができる。   In the manufacturing method according to the present invention, by using light element ions in the irradiation step, defects can be concentrated in a specific depth region of the silicon crystal. In this case, for example, only a part of the intermediate region of the PIN diode structure can be set as the irradiation target region, and the characteristics of a part of the intermediate region can be selectively adjusted. Thereby, the switching characteristics of the PIN diode structure can be effectively improved.

上記に対して、照射工程で電子線を用いた場合は、シリコン結晶の深さ方向に沿って広い領域に欠陥を生成することができる。この場合、例えばＰＩＮ型ダイオード構造の中間領域とカソード領域の両者に亘る領域を照射対象領域に定め、中間領域とカソード領域の両者に亘る広い領域の特性を同時に改善することができる。   On the other hand, when an electron beam is used in the irradiation process, defects can be generated in a wide region along the depth direction of the silicon crystal. In this case, for example, the region extending from both the intermediate region and the cathode region of the PIN diode structure can be determined as the irradiation target region, and the characteristics of a wide region extending from both the intermediate region and the cathode region can be improved simultaneously.

本発明に係る製造方法は、絶縁ゲート型バイポーラトランジスタ構造を有する半導体装置の製造にも好適に採用することができる。
絶縁ゲート型バイポーラトランジスタ構造は、第１導電型であるコレクタ領域と、第２導電型であるエミッタ領域と、第２導電型であって前記コレクタ領域とエミッタ領域との間に介在する第１ベース領域と、第１導電型であって前記第１ベース領域と前記エミッタ領域との間に介在する第２ベース領域を有する絶縁ゲート型バイポーラトランジスタ構造を有している。そのなかで、第１ベース領域の少なくとも一部を照射対象領域として軽元素イオン又は電子線を照射することにより、絶縁ゲート型バイポーラトランジスタ構造のスイッチング特性を改善することができる。
さらに、前記照射対象領域に前記コレクタ領域と前記第１ベース領域との界面を含めることにより、絶縁ゲート型バイポーラトランジスタ構造のスイッチング特性をより効果的に改善することができる。 The manufacturing method according to the present invention can also be suitably used for manufacturing a semiconductor device having an insulated gate bipolar transistor structure.
The insulated gate bipolar transistor structure includes a first conductivity type collector region, a second conductivity type emitter region, and a second conductivity type first base interposed between the collector region and the emitter region. And an insulated gate bipolar transistor structure having a region and a second base region of a first conductivity type and interposed between the first base region and the emitter region. Among them, the switching characteristics of the insulated gate bipolar transistor structure can be improved by irradiating light element ions or electron beams with at least a part of the first base region as an irradiation target region.
Furthermore, the switching characteristics of the insulated gate bipolar transistor structure can be more effectively improved by including the interface between the collector region and the first base region in the irradiation target region.

また、絶縁ゲート型バイポーラトランジスタ構造には、前記第１ベース領域よりも不純物濃度の高い第２導電型のバッファ領域を、前記コレクタ領域と前記第１ベース領域との間に介在するように形成することができる。この場合は、前記した照射対象領域としてバッファ領域の少なくとも一部に軽元素イオン又は電子線を照射することによって、絶縁ゲート型バイポーラトランジスタ構造のスイッチング特性を有意に改善することができる。   In the insulated gate bipolar transistor structure, a second conductivity type buffer region having an impurity concentration higher than that of the first base region is formed so as to be interposed between the collector region and the first base region. be able to. In this case, the switching characteristics of the insulated gate bipolar transistor structure can be significantly improved by irradiating at least part of the buffer region as the irradiation target region with light element ions or electron beams.

上記した本発明に係る製造方法によって製造された半導体装置は、下記の特徴を有している。即ち、この半導体装置は、シリコン結晶を有する半導体装置であって、シリコン結晶の少なくとも一部に、シリコンクラスタの含有量が炭素−酸素複合欠陥の含有量の０．０６倍を超える欠陥生成領域が形成されている。
特に、ＰＩＮ型ダイオード構造を有する半導体装置では、前記した陥生成領域が中間領域の少なくとも一部やカソード領域の少なくとも一部に形成される。また、絶縁ゲート型バイポーラトランジスタ構造を有する半導体装置では、その欠陥生成領域が、第１ベース領域の少なくとも一部や第１ベース領域とコレクタ領域との界面、あるいはバッファ領域の少なくとも一部に形成される。これらの半導体装置は、優れたスイッチング特性を発揮することができる。 The semiconductor device manufactured by the manufacturing method according to the present invention described above has the following characteristics. That is, this semiconductor device is a semiconductor device having a silicon crystal, and at least part of the silicon crystal has a defect generation region in which the content of silicon clusters exceeds 0.06 times the content of carbon-oxygen composite defects. Is formed.
In particular, in a semiconductor device having a PIN diode structure, the above-described depression generation region is formed in at least part of the intermediate region and at least part of the cathode region. In the semiconductor device having the insulated gate bipolar transistor structure, the defect generation region is formed at least at a part of the first base region, the interface between the first base region and the collector region, or at least a part of the buffer region. The These semiconductor devices can exhibit excellent switching characteristics.

本発明によると、シリコンウエハに含まれる炭素原子の含有量にかかわらず、略同一の電気的特性を有する半導体装置を繰り返し製造することができる。   According to the present invention, a semiconductor device having substantially the same electrical characteristics can be repeatedly manufactured regardless of the content of carbon atoms contained in a silicon wafer.

最初に、本発明の好適な実施形態を列記する。
（形態１） 照射工程では、軽元素イオンとして、水素、重水素、ヘリウム３、ヘリウム４等のイオンを用いることができる。
（形態２） 照射工程では、軽元素イオン又は電子線を、カソード領域側から照射することが好ましい。
（形態３） 照射工程後、シリコン結晶を２００℃から６００℃の温度範囲まで加熱する加熱（アニール）処理を行うことが好ましい。 First, preferred embodiments of the present invention will be listed.
(Embodiment 1) In the irradiation step, ions such as hydrogen, deuterium, helium 3 and helium 4 can be used as light element ions.
(Mode 2) In the irradiation step, it is preferable to irradiate light element ions or electron beams from the cathode region side.
(Mode 3) After the irradiation step, it is preferable to perform a heating (annealing) process in which the silicon crystal is heated to a temperature range of 200 ° C. to 600 ° C.

（実施例１）
図１は、本発明の実施例である半導体装置の製造方法を示すフローチャートである。図７は、本実施例の製造方法によって製造されるＰＩＮ型ダイオード１００の構造を示す模式図である。図２−６は、製造過程における半製品状態のＰＩＮ型ダイオード１００を示している。図１に示すフローチャートに沿って、本実施例の製造方法について詳細に説明する。
先ず、図１ステップＳ１０では、ｎ−型のシリコンウエハ１０を用意する。図２に、シリコンウエハ１０を模式的に示す。なお、図２は、一つのＰＩＮ型ダイオード１００を形成する範囲のみを示している。図２中の白丸５２は、シリコンウエハ１０に含まれる炭素原子を示している。炭素原子５２は、シリコンウエハ１０の基となるインゴッドの製造時に、不可避的に混入したものである。炭素原子５２は、シリコン結晶内でシリコン原子に置き換わり、シリコン結晶の格子位置（シリコン原子が存在すべき位置）に存在している。インゴッドに含まれる炭素原子５２は微量ではあるが、その濃度はインゴット毎に個体差が存在するとともに、インゴッド内の位置においても相違する。従って、同じインゴッドから切り出されたシリコンウエハ１０の間でも、そこに含まれる炭素原子５２の含有量は互いに相違することになる。 Example 1
FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 7 is a schematic diagram showing the structure of a PIN diode 100 manufactured by the manufacturing method of this embodiment. FIG. 2-6 shows the semi-finished PIN diode 100 in the manufacturing process. The manufacturing method of the present embodiment will be described in detail along the flowchart shown in FIG.
First, in step S10 of FIG. 1, an n − type silicon wafer 10 is prepared. FIG. 2 schematically shows the silicon wafer 10. FIG. 2 shows only a range where one PIN diode 100 is formed. White circles 52 in FIG. 2 indicate carbon atoms contained in the silicon wafer 10. The carbon atoms 52 are inevitably mixed during the manufacture of the ingot that is the basis of the silicon wafer 10. The carbon atom 52 is replaced by a silicon atom in the silicon crystal and is present at a lattice position of the silicon crystal (a position where the silicon atom should be present). Although the amount of carbon atoms 52 contained in the ingot is very small, the concentration of the carbon atom 52 varies depending on the individual ingot and also differs in the position within the ingot. Therefore, even between the silicon wafers 10 cut out from the same ingot, the contents of the carbon atoms 52 contained therein are different from each other.

次いで、図１のステップＳ１２では、図３に示すように、シリコンウエハ１０に、ｐ型半導体領域であるアノード領域１２と、ｎ＋型半導体領域であるカソード領域１６を形成する。アノード領域１２はシリコンウエハ１０の表側表面１０ａに形成し、カソード領域１６はシリコンウエハ１０の裏側表面１０ｂに形成する。アノード領域１２は、例えばｐ型不純物であるボロンをイオン注入し、熱拡散させることによって形成することができる。カソード領域１６は、例えばｎ型不純物であるリンをイオン注入し、熱拡散させることによって形成することができる。このステップＳ１２によって、シリコンウエハ１０には、ｐ型のアノード領域１２、ｎ＋型のカソード領域１６、及びｎ−型であってアノード領域１２とカソード領域１６の間に位置する中間領域１４を有するＰＩＮ型ダイオード構造が形成される。
ここで、中間領域１４は、ｉ型（真性半導体）の領域であってもよく、ｎ−型である必要は必ずしもない。中間領域１４をｉ型の領域とする場合は、ステップＳ１０においてｉ型のシリコンウエハを用意すればよい。 Next, in step S12 of FIG. 1, as shown in FIG. 3, an anode region 12 that is a p-type semiconductor region and a cathode region 16 that is an n + -type semiconductor region are formed on the silicon wafer 10. The anode region 12 is formed on the front surface 10 a of the silicon wafer 10, and the cathode region 16 is formed on the back surface 10 b of the silicon wafer 10. The anode region 12 can be formed, for example, by ion implantation of boron, which is a p-type impurity, and thermal diffusion. The cathode region 16 can be formed, for example, by ion implantation of phosphorus, which is an n-type impurity, and thermal diffusion. By this step S 12, the silicon wafer 10 has the p-type anode region 12, the n + -type cathode region 16, and the n − -type intermediate region 14 positioned between the anode region 12 and the cathode region 16. A PIN diode structure is formed.
Here, the intermediate region 14 may be an i-type (intrinsic semiconductor) region and does not necessarily have to be n − type. When the intermediate region 14 is an i-type region, an i-type silicon wafer may be prepared in step S10.

次いで、図１のステップＳ１４では、図４に示すように、アノード領域１２にオーミック接触するアノード電極２２を形成する。アノード電極２２は、一種類の金属体又は複数種類の金属を積層体によって形成することができる。   Next, in step S14 of FIG. 1, as shown in FIG. 4, the anode electrode 22 that is in ohmic contact with the anode region 12 is formed. The anode electrode 22 can be formed of one type of metal body or a plurality of types of metals by a laminate.

次いで、図１のステップＳ１６では、図５に示すように、シリコンウエハ１０に対してヘリウム（Ｈｅ）イオンの照射を行う。このヘリウムイオンの照射は、シリコンウエハ１０の裏側表面１０ｂから行われる。ここで、ＰＩＮ型ダイオード構造の周辺領域については、マスク４０等によってヘリウムイオンが照射されることを防止する。ＰＩＮ型ダイオード構造の周辺領域は、後にダイシングラインとなる領域であるとともに、ダイシングされた個々のＰＩＮ型ダイオードの周縁部となる領域でもある。ダイシングラインとなる領域には、ヘリウムイオンの照射を行う必要はない。また、ＰＩＮ型ダイオードの周縁部となる領域については、その耐圧に無用な影響が与えられないように、ヘリウムイオンの照射を避けることが好ましい。そのことから、ＰＩＮ型ダイオード構造の周辺領域については、ヘリウムイオンの照射を防止することが好ましい。   Next, in step S16 of FIG. 1, as shown in FIG. 5, the silicon wafer 10 is irradiated with helium (He) ions. This irradiation with helium ions is performed from the back surface 10 b of the silicon wafer 10. Here, the peripheral region of the PIN diode structure is prevented from being irradiated with helium ions by the mask 40 or the like. The peripheral region of the PIN diode structure is a region that later becomes a dicing line and also a region that becomes a peripheral portion of each diced PIN diode. It is not necessary to irradiate helium ions to the area that becomes the dicing line. In addition, it is preferable to avoid irradiation with helium ions in the peripheral region of the PIN diode so that the breakdown voltage is not unnecessarily affected. Therefore, it is preferable to prevent the irradiation of helium ions in the peripheral region of the PIN diode structure.

先にも説明したように、シリコンウエハ１０に対してヘリウムイオンを照射することにより、シリコンウエハ１０内には格子間シリコンＳｉｉと格子空孔Ｖが生成される（図１０参照）。図５中の×印５４は、生成された格子間シリコンＳｉｉを模式的に示している。ここで、ヘリウムイオンの照射エネルギ（加速電圧）は、ヘリウムイオンの平均到達位置が中間領域１４のうちのアノード領域１２に隣接する領域（アノード領域１２と中間領域１４との界面近傍）となるように設定されている。従って、格子間シリコンＳｉｉと格子空孔Ｖといった点欠陥は、中間領域１４のアノード領域１２に隣接する領域に集中して生成される。
図６に示すように、生成された格子間シリコンＳｉｉは、その一部がシリコンクラスタ６４を構成するとともに、その他の一部が格子位置にある炭素原子５２を格子間原子化し、炭素−酸素複合欠陥６２を生成させる（図１１、図１２参照）。本実施例の製造方法では、ヘリウムイオンの照射量（照射密度と照射時間の積）が比較的に大きく設定されており、多量の格子間シリコンＳｉｉが生成される。その結果、生成された格子間シリコンＳｉｉの大部分はシリコンクラスタ６４を構成し、僅かな格子間シリコンＳｉｉのみが炭素−酸素複合欠陥６２の生成に寄与する。具体的には、シリコンクラスタ６４の含有量が炭素−酸素複合欠陥６２の含有量の０．０６倍を超えるように、ヘリウムイオンの照射量を含む照射条件が定められている。それにより、炭素−酸素複合欠陥６２の生成に寄与する格子間シリコンＳｉｉが、炭素原子５２の含有量に比して十分に少なくなり、炭素−酸素複合欠陥６２の生成が顕著に抑制される。その結果、シリコンウエハ１０に含まれる炭素原子５２の含有量にかかわらず、炭素−酸素複合欠陥６２の生成量が所定の値に維持される。 As described above, by irradiating the silicon wafer 10 with helium ions, interstitial silicon Si i and lattice vacancies V are generated in the silicon wafer 10 (see FIG. 10). The crosses 54 in FIG. 5 schematically show the generated interstitial silicon Si i . Here, the irradiation energy (acceleration voltage) of helium ions is such that the average arrival position of helium ions is a region adjacent to the anode region 12 in the intermediate region 14 (near the interface between the anode region 12 and the intermediate region 14). Is set to Accordingly, point defects such as interstitial silicon Si i and lattice vacancies V are generated in a concentrated manner in a region adjacent to the anode region 12 in the intermediate region 14.
As shown in FIG. 6, a part of the generated interstitial silicon Si i constitutes a silicon cluster 64, and the other part of the generated interstitial carbon atom 52 is interstitial atomized to form carbon-oxygen. A composite defect 62 is generated (see FIGS. 11 and 12). In the manufacturing method of the present embodiment, the irradiation amount of helium ions (product of irradiation density and irradiation time) is set to be relatively large, and a large amount of interstitial silicon Si i is generated. As a result, most of the generated interstitial silicon Si i forms a silicon cluster 64, and only a small amount of interstitial silicon Si i contributes to the generation of the carbon-oxygen composite defect 62. Specifically, the irradiation conditions including the irradiation amount of helium ions are determined so that the content of the silicon cluster 64 exceeds 0.06 times the content of the carbon-oxygen composite defect 62. Thereby, the interstitial silicon Si i that contributes to the generation of the carbon-oxygen composite defect 62 is sufficiently smaller than the content of the carbon atoms 52, and the generation of the carbon-oxygen composite defect 62 is remarkably suppressed. . As a result, regardless of the content of carbon atoms 52 contained in the silicon wafer 10, the generation amount of the carbon-oxygen composite defects 62 is maintained at a predetermined value.

次いで、図１のステップＳ１８では、シリコンウエハ１０の加熱処理が行われる。この加熱処理では、シリコンウエハ１０を２００℃から６００℃の温度範囲まで加熱する。この加熱処理により、図６に示したシリコンクラスタ６４、炭素−酸素複合欠陥６２等の生成が十分に進行し、シリコンウエハ１０の電気的特性が安定する。即ち、この加熱処理を経て、シリコンクラスタ６４の含有量が炭素−酸素複合欠陥６２の含有量の０．０６倍を超える状態（シリコンクラスタ６４の含有量／炭素−酸素複合欠陥６２の含有量＞０．０６）となる。
次いで、図１のステップＳ２０では、図７に示すように、カソード領域１６にオーミック接触するカソード電極２６を形成する。その後、ダイシング工程等を経て、ＰＩＮ型ダイオード１００が完成する。
以上、本実施例のＰＩＮ型ダイオード１００の製造方法によると、シリコンウエハ１０に含まれる炭素原子５２の含有量にかかわらず、略同一の電気的特性（例えばスイッチング特性）を有するＰＩＮ型ダイオード１００を繰り返し製造することができる。即ち、ＰＩＮ型ダイオード１００を優れた製造品質（製造ばらつきが小さい）で製造することができる。 Next, in step S18 of FIG. 1, the silicon wafer 10 is heated. In this heat treatment, the silicon wafer 10 is heated to a temperature range of 200 ° C. to 600 ° C. By this heat treatment, the generation of the silicon clusters 64, the carbon-oxygen composite defects 62, etc. shown in FIG. 6 proceeds sufficiently, and the electrical characteristics of the silicon wafer 10 are stabilized. That is, through this heat treatment, the silicon cluster 64 content exceeds 0.06 times the carbon-oxygen composite defect 62 content (content of silicon cluster 64 / content of carbon-oxygen composite defect 62> 0.06).
Next, in step S20 of FIG. 1, as shown in FIG. 7, a cathode electrode 26 that is in ohmic contact with the cathode region 16 is formed. Thereafter, the PIN diode 100 is completed through a dicing process or the like.
As described above, according to the method for manufacturing the PIN diode 100 of this embodiment, the PIN diode 100 having substantially the same electrical characteristics (for example, switching characteristics) regardless of the content of the carbon atoms 52 contained in the silicon wafer 10 is obtained. It can be manufactured repeatedly. That is, the PIN diode 100 can be manufactured with excellent manufacturing quality (small manufacturing variation).

上記した実施例において、例えばステップＳ１６のヘリウムイオンを照射する工程では、ヘリウムイオンに代えて電子線を照射してもよい。図８に示すように、シリコンウエハ１０にカソード領域１６側から電子線を照射すると、シリコンウエハ１０の深さ方向に沿って広い領域に格子間シリコンＳｉｉ（図中の×印５４）や格子空孔Ｖを生成することができる。即ち、中間領域１４とカソード領域１６の両者に亘る領域に、格子間シリコンＳｉｉや格子空孔Ｖを生成することができる。この場合、図９に示すように、炭素−酸素複合欠陥６２やシリコンクラスタ６４等が、中間領域１４とカソード領域１６の両者に亘って生成される。即ち、中間領域１４とカソード領域１６の両者に亘って、シリコン結晶の電気的特性の改善を行うことができる。 In the embodiment described above, for example, in the step of irradiating helium ions in step S16, an electron beam may be irradiated instead of helium ions. As shown in FIG. 8, when the silicon wafer 10 is irradiated with an electron beam from the cathode region 16 side, interstitial silicon Si i (x mark 54 in the figure) and lattices are spread over a wide region along the depth direction of the silicon wafer 10. Voids V can be generated. That is, interstitial silicon Si i and lattice vacancies V can be generated in a region extending over both the intermediate region 14 and the cathode region 16. In this case, as shown in FIG. 9, carbon-oxygen composite defects 62, silicon clusters 64, and the like are generated over both the intermediate region 14 and the cathode region 16. That is, the electrical characteristics of the silicon crystal can be improved over both the intermediate region 14 and the cathode region 16.

また、本実施例では本発明の技術をＰＩＮ型ダイオード構造を有する半導体装置の製造方法に適用した例を説明したが、本発明の技術は他の構造を有する半導体装置、例えばＰＮ型ダイオード構造、ＭＯＳトランジスタ構造、ＩＧＢＴ構造等を有する半導体装置の製造方法にも適用可能である。これらの半導体装置の製造方法においても、その製造に用いるシリコンウエハに含まれる炭素原子の含有量に関わらず、その電気的特性をばらつき無く改善することができる。   Further, in this embodiment, an example in which the technology of the present invention is applied to a method for manufacturing a semiconductor device having a PIN diode structure has been described. However, the technology of the present invention is a semiconductor device having another structure, for example, a PN diode structure, The present invention can also be applied to a method for manufacturing a semiconductor device having a MOS transistor structure, an IGBT structure, or the like. Also in these semiconductor device manufacturing methods, the electrical characteristics can be improved without variation regardless of the content of carbon atoms contained in the silicon wafer used for the manufacturing.

（実施例２）
次に、本発明の技術を絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に適用した実施例について説明する。
図１７は、本発明の技術を適用した製造方法によって製造した第１のＩＧＢＴ２００の構造を示す模式図である。このＩＧＢＴ２００は、トレンチゲート構造を有するノンパンチスルー型のＩＧＢＴである。ＩＧＢＴ２００は、シリコン結晶２１０と、シリコン結晶２１０の裏面２１０ｂに形成されたコレクタ電極２４０と、シリコン結晶２１０の表面２１０ａに形成されたエミッタ電極２５０と、ゲート電極２６０を備えている。コレクタ電極２４０とエミッタ電極２５０は、金属材料で形成された金属電極であり、シリコン結晶２１０の裏面２１０ｂと表面２１０ａにそれぞれオーミック接触している。ゲート電極２６０は、トレンチ構造のゲート電極であり、絶縁膜（酸化シリコン膜）２６２によってシリコン結晶２１０から絶縁されている。ゲート電極２６０は、ポリシリコンによって形成されている。ここで、シリコン結晶２１０内には、そのシリコンウエアの製造工程において混入した炭素原子５２が含まれている。 (Example 2)
Next, an embodiment in which the technique of the present invention is applied to an insulated gate bipolar transistor (IGBT) will be described.
FIG. 17 is a schematic diagram showing the structure of the first IGBT 200 manufactured by the manufacturing method to which the technology of the present invention is applied. The IGBT 200 is a non-punch through type IGBT having a trench gate structure. The IGBT 200 includes a silicon crystal 210, a collector electrode 240 formed on the back surface 210b of the silicon crystal 210, an emitter electrode 250 formed on the surface 210a of the silicon crystal 210, and a gate electrode 260. The collector electrode 240 and the emitter electrode 250 are metal electrodes formed of a metal material, and are in ohmic contact with the back surface 210b and the front surface 210a of the silicon crystal 210, respectively. The gate electrode 260 is a gate electrode having a trench structure, and is insulated from the silicon crystal 210 by an insulating film (silicon oxide film) 262. The gate electrode 260 is made of polysilicon. Here, the silicon crystal 210 contains carbon atoms 52 mixed in in the manufacturing process of the silicon wear.

シリコン結晶２１０には、ｐ＋型であるコレクタ領域２１２と、ｎ＋型であるエミッタ領域２２０と、ｎ−型である第１ベース領域２１４と、ｐ型である第２ベース領域２１６と、ｐ＋型であるコンタクト領域２１８が形成されている。
コレクタ領域２１２は、ｐ型の不純物を比較的に高濃度に含むｐ＋型の半導体領域である。本実施例のコレクタ領域２１２には、ｐ型の不純物であるボロンが１．０×１０１８／ｃｍ３程度の濃度にドープされている。コレクタ領域２１２は、シリコン結晶２１０の裏面２１０ｂ側に形成されており、コレクタ電極２４０にオーミック接触している。
エミッタ領域２２０は、ｎ型の不純物を比較的に高濃度に含むｎ＋型の半導体領域である。本実施例のエミッタ領域２２０には、ｎ型の不純物であるリンが１．０×１０１８／ｃｍ３程度の濃度にドープされている。エミッタ領域２２０は、シリコン結晶２１０の表面２１０ａ側に形成されており、エミッタ電極２５０にオーミック接触している。 The silicon crystal 210 includes a p + -type collector region 212, an n + -type emitter region 220, an n − -type first base region 214, a p-type second base region 216, p A contact region 218 that is a + type is formed.
The collector region 212 is a p + type semiconductor region containing a p type impurity at a relatively high concentration. The collector region 212 of this embodiment is doped with boron, which is a p-type impurity, at a concentration of about 1.0 × 10 18 / cm 3 . The collector region 212 is formed on the back surface 210 b side of the silicon crystal 210 and is in ohmic contact with the collector electrode 240.
The emitter region 220 is an n + type semiconductor region containing an n type impurity at a relatively high concentration. The emitter region 220 of this embodiment is doped with phosphorus, which is an n-type impurity, at a concentration of about 1.0 × 10 18 / cm 3 . The emitter region 220 is formed on the surface 210 a side of the silicon crystal 210 and is in ohmic contact with the emitter electrode 250.

第１ベース領域２１４は、ｎ型の不純物を比較的に低濃度に含むｎ−型の半導体領域である。本実施例の第１ベース領域２１４には、ｎ型の不純物であるリンが１．０×１０１５／ｃｍ３程度の濃度にドープされている。第１ベース領域２１４は、コレクタ領域２１２とエミッタ領域２２０との間に介在している。
第２ベース領域２１６は、ｐ型の不純物を中濃度に含むｐ型の半導体領域である。本実施例の第２ベース領域２１６には、ｐ型の不純物であるボロンが１．０×１０１６／ｃｍ３程度の濃度にドープされている。第２ベース領域２１６は、第１ベース領域２１４とエミッタ領域２２０との間に介在している。
コンタクト領域２１８は、ｐ型の不純物を比較的に高濃度に含むｐ＋型の半導体領域である。本実施例のコンタクト領域２１８には、ｐ型の不純物であるボロンが１．０×１０１８／ｃｍ３程度の濃度にドープされている。コンタクト領域２１８は、シリコン結晶２１０表面２１０ａ側に形成されており、エミッタ電極２５０にオーミック接触している。コンタクト領域２１８は、シリコン結晶２１０表面２１０ａから第２ベース領域２１６まで伸びている。
ゲート電極２６０は、シリコン結晶２１０の表面２１０ａから、第１ベース領域２１４に達する深さまで形成されている。ゲート電極２６０は、エミッタ領域２２０と第２ベース領域２１６と第１ベース領域２１４に、絶縁膜２６２を介して対向している。 The first base region 214 is an n − type semiconductor region containing an n type impurity at a relatively low concentration. The first base region 214 of this embodiment is doped with phosphorus, which is an n-type impurity, at a concentration of about 1.0 × 10 15 / cm 3 . The first base region 214 is interposed between the collector region 212 and the emitter region 220.
The second base region 216 is a p-type semiconductor region containing a p-type impurity at a medium concentration. The second base region 216 of this embodiment is doped with boron, which is a p-type impurity, at a concentration of about 1.0 × 10 16 / cm 3 . The second base region 216 is interposed between the first base region 214 and the emitter region 220.
The contact region 218 is a p + type semiconductor region containing a p type impurity at a relatively high concentration. The contact region 218 of this embodiment is doped with boron, which is a p-type impurity, at a concentration of about 1.0 × 10 18 / cm 3 . Contact region 218 is formed on the surface 210 a side of silicon crystal 210 and is in ohmic contact with emitter electrode 250. Contact region 218 extends from surface 210 a of silicon crystal 210 to second base region 216.
The gate electrode 260 is formed from the surface 210 a of the silicon crystal 210 to a depth reaching the first base region 214. The gate electrode 260 is opposed to the emitter region 220, the second base region 216, and the first base region 214 with an insulating film 262 interposed therebetween.

このＩＧＢＴ２００では、本発明に係る欠陥生成技術によって、シリコン結晶２１０の一部に欠陥生成領域２１４ａが形成されている。この欠陥生成領域２１４ａでは、第１実施例等においても説明したように、シリコンクラスタ６４の含有量が、炭素−酸素複合欠陥６２の含有量の０．０６倍を超える状態（シリコンクラスタ６４の含有量／炭素−酸素複合欠陥６２の含有量＞０．０６）となっている。なお、シリコンクラスタ６４及び炭素−酸素複合欠陥６２の含有量は、発光解析によって測定することができる。欠陥生成領域２１４ａは、コレクタ領域２１２と第１ベース領域２１４との界面を含み、シリコン結晶２１０の厚み方向に沿ってコレクタ領域２１２と第１ベース領域２１４に亘る範囲に形成されている。欠陥生成領域２１４ａには、炭素−酸素複合欠陥６２、シリコンクラスタ６４、格子空孔（図示省略）等の格子欠陥が多く含まれている。これらの結晶欠陥は、電子トラップや空孔トラップとして機能する。そのことから、欠陥生成領域２１４ａでは、第１ベース領域２１４の他の範囲と比較して、その電気的特性が有意に変化する。ＩＧＢＴ２００では、第１ベース領域２１４の少なくとも一部に欠陥生成領域２１４ａが形成されていることにより、そのスイッチング特性が有意に改善されている。   In the IGBT 200, a defect generation region 214a is formed in a part of the silicon crystal 210 by the defect generation technique according to the present invention. In the defect generation region 214a, as described in the first embodiment, the content of the silicon cluster 64 exceeds 0.06 times the content of the carbon-oxygen composite defect 62 (contains the silicon cluster 64). Content / content of carbon-oxygen composite defect 62> 0.06). The contents of the silicon cluster 64 and the carbon-oxygen composite defect 62 can be measured by emission analysis. The defect generation region 214 a includes an interface between the collector region 212 and the first base region 214, and is formed in a range extending between the collector region 212 and the first base region 214 along the thickness direction of the silicon crystal 210. The defect generation region 214a includes many lattice defects such as carbon-oxygen composite defects 62, silicon clusters 64, and lattice vacancies (not shown). These crystal defects function as an electron trap or a hole trap. For this reason, the electrical characteristics of the defect generation region 214a change significantly as compared with other ranges of the first base region 214. In the IGBT 200, since the defect generation region 214a is formed in at least a part of the first base region 214, the switching characteristics thereof are significantly improved.

次に、図１８、図１９を参照してＩＧＢＴ２００の製造方法、特に、欠陥生成領域２１４ａを形成する手法について説明する。欠陥生成領域２１４ａを形成する手順は、実施例１の場合と同様であり、ヘリウムイオンの照射と加熱処理によって行われる。図１８に示すように、ヘリウムイオンの照射は、コレクタ電極２４０を形成する前に、シリコン結晶２１０の裏面２１０ｂ側から行うとよい。ヘリウムイオンの照射エネルギ（加速電圧）は、ヘリウムイオンの平均到達位置が第１ベース領域２１４のうちのコレクタ領域２１２に隣接する領域（第１ベース領域２１４とコレクタ領域２１２との界面近傍）となるように設定する。それにより、格子間シリコンＳｉｉや格子空孔Ｖといった点欠陥を、第１ベース領域２１４とコレクタ領域２１２との界面を含む第１ベース領域２１４の下方部に集中して生成する。ここで、図中の符号５４は、格子間シリコンＳｉｉを模式的に示している。 Next, a manufacturing method of the IGBT 200, particularly a method of forming the defect generation region 214a will be described with reference to FIGS. The procedure for forming the defect generation region 214a is the same as that in the first embodiment, and is performed by irradiation with helium ions and heat treatment. As shown in FIG. 18, the helium ion irradiation is preferably performed from the back surface 210 b side of the silicon crystal 210 before the collector electrode 240 is formed. The irradiation energy (acceleration voltage) of helium ions is a region where the average arrival position of helium ions is adjacent to the collector region 212 in the first base region 214 (near the interface between the first base region 214 and the collector region 212). Set as follows. As a result, point defects such as interstitial silicon Si i and lattice vacancies V are concentrated in the lower part of the first base region 214 including the interface between the first base region 214 and the collector region 212. Here, reference numeral 54 in the drawing schematically shows interstitial silicon Si i .

図１９に示すように、生成された格子間シリコンＳｉｉ（図中の×印）は、その一部がシリコンクラスタ６４を構成するとともに、その他の一部が格子位置にある炭素原子５２を格子間原子化し、炭素−酸素複合欠陥６２を生成させる（図１１、図１２参照）。本実施例の製造方法では、ヘリウムイオンの照射量（照射密度と照射時間の積）が比較的に大きく設定されており、多量の格子間シリコンＳｉｉが生成される。その結果、生成された格子間シリコンＳｉｉの大部分はシリコンクラスタ６４を構成し、僅かな格子間シリコンＳｉｉのみが炭素−酸素複合欠陥６２の生成に寄与する。具体的には、結果的にシリコンクラスタ６４の含有量が炭素−酸素複合欠陥６２の含有量の０．０６倍を超えるように、ヘリウムイオンの照射量を含む照射条件が定められている。それにより、炭素−酸素複合欠陥６２の生成に寄与する格子間シリコンＳｉｉが、炭素原子５２の含有量に比して十分に少なくなり、炭素−酸素複合欠陥６２の生成が顕著に抑制される。その結果、シリコン結晶２１０に含まれる炭素原子５２の含有量にかかわらず、炭素−酸素複合欠陥６２の生成量が比較的に安定する。 As shown in FIG. 19, the generated interstitial silicon Si i (x mark in the figure) partly constitutes a silicon cluster 64 and the other part lattices carbon atoms 52 at lattice positions. Inter-atomization generates carbon-oxygen composite defects 62 (see FIGS. 11 and 12). In the manufacturing method of the present embodiment, the irradiation amount of helium ions (product of irradiation density and irradiation time) is set to be relatively large, and a large amount of interstitial silicon Si i is generated. As a result, most of the generated interstitial silicon Si i forms a silicon cluster 64, and only a small amount of interstitial silicon Si i contributes to the generation of the carbon-oxygen composite defect 62. Specifically, the irradiation conditions including the irradiation amount of helium ions are determined so that the content of the silicon cluster 64 eventually exceeds 0.06 times the content of the carbon-oxygen composite defect 62. Thereby, the interstitial silicon Si i that contributes to the generation of the carbon-oxygen composite defect 62 is sufficiently smaller than the content of the carbon atoms 52, and the generation of the carbon-oxygen composite defect 62 is remarkably suppressed. . As a result, regardless of the content of carbon atoms 52 contained in the silicon crystal 210, the amount of carbon-oxygen composite defects 62 generated is relatively stable.

ヘリウムイオンの照射後、シリコン結晶２１０の加熱処理を行う。この加熱処理では、シリコン結晶２１０を２００℃から６００℃の温度範囲まで加熱する。この加熱処理により、炭素−酸素複合欠陥６２やシリコンクラスタ６４等の生成が十分に進行し、シリコン結晶２１０の電気的特性が安定する。この加熱処理を経て、シリコンクラスタ６４の含有量が炭素−酸素複合欠陥６２の含有量の０．０６倍を超える状態（シリコンクラスタ６４の含有量／炭素−酸素複合欠陥６２の含有量＞０．０６）となる。その後、シリコン結晶２１０の裏面２１０ｂにコレクタ電極２４０を形成し、ダイシング工程等を経て、ＩＧＢＴ２００が完成する。   After irradiation with helium ions, the silicon crystal 210 is subjected to heat treatment. In this heat treatment, the silicon crystal 210 is heated to a temperature range of 200 ° C. to 600 ° C. By this heat treatment, the generation of carbon-oxygen composite defects 62, silicon clusters 64, and the like proceeds sufficiently, and the electrical characteristics of the silicon crystal 210 are stabilized. Through this heat treatment, the silicon cluster 64 content exceeds 0.06 times the carbon-oxygen composite defect 62 content (content of silicon cluster 64 / content of carbon-oxygen composite defect 62> 0. 06). Thereafter, the collector electrode 240 is formed on the back surface 210b of the silicon crystal 210, and the IGBT 200 is completed through a dicing process or the like.

また、図２０に示すように、本発明の技術は、プレーナゲート構造の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）２０２の製造に適用することもできる。このＩＧＢＴ２０２は、上記したＩＧＢＴ２００と同様に、シリコン結晶２１０と、シリコン結晶２１０の裏面２１０ｂに形成されたコレクタ電極２４０と、シリコン結晶２１０の表面２１０ａに形成されたエミッタ電極２５０と、ゲート電極２６０を備えている。ただし、ゲート電極２６０については、シリコン結晶２１０の表面２１０ａに、絶縁膜２６２を介して設けられている。   As shown in FIG. 20, the technique of the present invention can also be applied to the manufacture of an insulated gate bipolar transistor (IGBT) 202 having a planar gate structure. The IGBT 202 includes a silicon crystal 210, a collector electrode 240 formed on the back surface 210b of the silicon crystal 210, an emitter electrode 250 formed on the front surface 210a of the silicon crystal 210, and a gate electrode 260 in the same manner as the IGBT 200 described above. I have. However, the gate electrode 260 is provided on the surface 210 a of the silicon crystal 210 via the insulating film 262.

シリコン結晶２１０には、上記したＩＧＢＴ２００と同様に、ｐ＋型であるコレクタ領域２１２と、ｎ＋型であるエミッタ領域２２０と、ｎ−型である第１ベース領域２１４と、ｐ型である第２ベース領域２１６と、ｐ＋型であるコンタクト領域２１８が形成されている。第１ベース領域２１４は、コレクタ領域２１２とエミッタ領域２２０との間に介在している。第２ベース領域２１６は、第１ベース領域２１４とエミッタ領域２２０との間に介在している。コンタクト領域２１８は、シリコン結晶２１０の表面２１０ａから第２ベース領域２１６に亘る範囲に形成されている。ただし、このＩＧＢＴ２０２では、第１ベース領域２１４及び第２ベース領域２１６が、シリコン結晶２１０の表面２１０ａまで伸びており、絶縁膜２６２を介してプレーナ型のゲート電極２６０に対向している。 Similar to the IGBT 200 described above, the silicon crystal 210 includes a p + -type collector region 212, an n + -type emitter region 220, an n − -type first base region 214, and a p-type first region. Two base regions 216 and a p + -type contact region 218 are formed. The first base region 214 is interposed between the collector region 212 and the emitter region 220. The second base region 216 is interposed between the first base region 214 and the emitter region 220. The contact region 218 is formed in a range extending from the surface 210 a of the silicon crystal 210 to the second base region 216. However, in the IGBT 202, the first base region 214 and the second base region 216 extend to the surface 210 a of the silicon crystal 210 and face the planar gate electrode 260 through the insulating film 262.

上記のようなプレーナゲート構造のＩＧＢＴ２０２においても、シリコン結晶２１０の一部に欠陥生成領域２１４ａを形成することによって、そのスイッチング特性を有意に改善することができる。ここで、欠陥生成領域２１４ａは、第１ベース領域２１４の少なくとも一部に形成することが好ましく、特に、コレクタ領域２１２と第１ベース領域２１４との界面を含むように形成することがより好ましい。   Even in the IGBT 202 having the planar gate structure as described above, the switching characteristics can be significantly improved by forming the defect generation region 214a in a part of the silicon crystal 210. Here, the defect generation region 214 a is preferably formed in at least a part of the first base region 214, and more preferably formed so as to include the interface between the collector region 212 and the first base region 214.

また、図２１に示すように、本発明の技術は、コレクタ領域２１２と第１ベース領域２１４との間にｎ＋型であるバッファ層２１３を設けたパンチスルー型のＩＧＢＴ２０４の製造にも好適に適用することができる。バッファ層２１３はｎ型の不純物を比較的に高濃度に含む領域であり、本実施例のバッファ層２１３はリンを１．０×１０１７／ｃｍ３程度の濃度で含んでいる。このようなＩＧＢＴ２０４では、図２２に示すように、バッファ領域２１３を欠陥生成領域と定め、バッファ領域２１３にヘリウムイオンを照射することが好ましい。その後、２００℃から６００℃の温度範囲による加熱処理を行うことによって、図２３に示すように、バッファ領域２１３の少なくとも一部に炭素−酸素複合欠陥６２や格子空孔（図示省略）等の格子欠陥を多く生成される。なお、この場合においても、シリコンクラスタ６４の含有量が、炭素−酸素複合欠陥６２の含有量の０．０６倍を超える（シリコンクラスタ６４の含有量／炭素−酸素複合欠陥６２の含有量＞０．０６）ように、ヘリウムイオンの照射量を十分に大きく設定する。それにより、格子間シリコン５４のクラスタ化によって炭素−酸素複合欠陥６２の生成が制限され、シリコン結晶２１０に含まれる炭素原子５２の含有量にかかわらず、バッファ層２１３の電気的特性をヘリウムイオンの照射量に応じて改善することができる。 As shown in FIG. 21, the technique of the present invention is also suitable for manufacturing a punch-through type IGBT 204 in which an n + -type buffer layer 213 is provided between the collector region 212 and the first base region 214. Can be applied. The buffer layer 213 is a region containing a relatively high concentration of n-type impurities, and the buffer layer 213 of this embodiment contains phosphorus at a concentration of about 1.0 × 10 17 / cm 3 . In such an IGBT 204, as shown in FIG. 22, it is preferable to define the buffer region 213 as a defect generation region and irradiate the buffer region 213 with helium ions. Thereafter, by performing a heat treatment in a temperature range of 200 ° C. to 600 ° C., as shown in FIG. 23, at least a part of the buffer region 213 has lattices such as carbon-oxygen composite defects 62 and lattice vacancies (not shown). Many defects are generated. Even in this case, the content of the silicon cluster 64 exceeds 0.06 times the content of the carbon-oxygen composite defect 62 (content of the silicon cluster 64 / content of the carbon-oxygen composite defect 62> 0. .06), set the irradiation amount of helium ions sufficiently large. Thereby, the generation of carbon-oxygen composite defects 62 is limited by the clustering of interstitial silicon 54, and the electrical characteristics of the buffer layer 213 can be reduced by the helium ions regardless of the content of carbon atoms 52 contained in the silicon crystal 210. It can be improved according to the dose.

また、図２４に示すように、本発明の技術は、プレーナゲート構造を有するパンチスルー型のＩＧＢＴ２０６にも好適に適用することができる。この場合においても、上記したＩＧＢＴ２０４と同様に、バッファ領域２１３を欠陥生成領域と定め、バッファ領域２１３にヘリウムイオンを照射することが好ましい。即ち、ヘリウムイオンの平均到達位置がバッファ領域２１３となるように、ヘリウムイオンの照射エネルギ（加速電圧）を設定するとよい。それにより、図２４に示すように、バッファ領域２１３の少なくとも一部に炭素−酸素複合欠陥６２や格子空孔（図示省略）等の格子欠陥を多く生成させ、バッファ層２１３の電気的特性を有意に改善することができる。なお、この場合においても、シリコンクラスタ６４の含有量が、炭素−酸素複合欠陥６２の含有量の０．０６倍を超える（シリコンクラスタ６４の含有量／炭素−酸素複合欠陥６２の含有量＞０．０６）ように、ヘリウムイオンの照射量を十分に大きく設定するとよい。それにより、格子間シリコンのクラスタ化によって炭素−酸素複合欠陥６２の生成が制限され、シリコン結晶２１０に含まれる炭素原子５２の含有量にかかわらず、バッファ層２１３の電気的特性をヘリウムイオンの照射量に応じて改善することができる。   Further, as shown in FIG. 24, the technique of the present invention can be suitably applied to a punch-through type IGBT 206 having a planar gate structure. Even in this case, it is preferable to define the buffer region 213 as a defect generation region and irradiate the buffer region 213 with helium ions as in the case of the IGBT 204 described above. That is, the irradiation energy (acceleration voltage) of helium ions may be set so that the average arrival position of helium ions is in the buffer region 213. Accordingly, as shown in FIG. 24, a large number of lattice defects such as carbon-oxygen composite defects 62 and lattice vacancies (not shown) are generated in at least a part of the buffer region 213, and the electrical characteristics of the buffer layer 213 are significantly improved. Can be improved. Even in this case, the content of the silicon cluster 64 exceeds 0.06 times the content of the carbon-oxygen composite defect 62 (content of the silicon cluster 64 / content of the carbon-oxygen composite defect 62> 0. .06), the helium ion dose should be set sufficiently large. Thereby, the generation of carbon-oxygen composite defects 62 is limited by the clustering of interstitial silicon, and the electrical characteristics of the buffer layer 213 are irradiated with helium ions regardless of the content of the carbon atoms 52 contained in the silicon crystal 210. It can be improved according to the amount.

以上、本発明の技術をＩＧＢＴに適用した例について説明したが、本発明の技術をＩＧＢＴに適用する態様は上記したものに限定されない。例えば、上記では欠陥を生成するためにヘリウムイオンを照射したが、他の軽元素イオンを照射してもよく、あるいは電子線を照射してもよい。また、上記したＩＧＢＴ２００、２０２、２０４、２０６の構造は一例であり、本発明の技術は別の構造を有するＩＧＢＴの製造にも好適に適用することができる。   As mentioned above, although the example which applied the technique of this invention to IGBT was demonstrated, the aspect which applies the technique of this invention to IGBT is not limited to what was mentioned above. For example, although helium ions are irradiated to generate defects in the above, other light element ions may be irradiated, or an electron beam may be irradiated. The structure of the IGBTs 200, 202, 204, and 206 described above is merely an example, and the technology of the present invention can be suitably applied to manufacturing an IGBT having another structure.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

実施例の半導体装置の製造方法を示すフローチャート。6 is a flowchart showing a method for manufacturing the semiconductor device according to the embodiment. 半製品状態の半導体装置（ステップＳ１０）を示す図。The figure which shows the semiconductor device (step S10) of a semi-finished product state. 半製品状態の半導体装置（ステップＳ１２）を示す図。The figure which shows the semiconductor device (step S12) of a semi-finished product state. 半製品状態の半導体装置（ステップＳ１４）を示す図。The figure which shows the semiconductor device (step S14) of a semi-finished product state. 半製品状態の半導体装置（ステップＳ１６）を示す図。The figure which shows the semiconductor device (step S16) of a semi-finished product state. 半製品状態の半導体装置（ステップＳ１８）を示す図。The figure which shows the semiconductor device (step S18) of a semi-finished product state. 完成した半導体装置（ステップＳ２０）を示す図。The figure which shows the completed semiconductor device (step S20). 電子線を照射する様子を示す図。The figure which shows a mode that an electron beam is irradiated. 電子線を照射した後のシリコンウエハを模式的に示す図。The figure which shows typically the silicon wafer after irradiating an electron beam. ヘリウムの照射によって格子間シリコンと格子空孔が形成される様子を示す図。The figure which shows a mode that interstitial silicon and a lattice void | hole are formed by irradiation of helium. 格子間シリコンが格子位置炭素と置き換わる様子を示す図。The figure which shows a mode that the silicon | silicone between lattices replaces lattice position carbon. 格子間炭素と格子間酸素が炭素−酸素複合欠陥を生成する様子を示す図。The figure which shows a mode that interstitial carbon and interstitial oxygen produce | generate a carbon-oxygen compound defect. ヘリウムの照射量と格子空孔の生成量との関係を示す図。The figure which shows the relationship between the irradiation amount of helium, and the production | generation amount of a lattice hole. ヘリウムの照射量と炭素−酸素複合欠陥の生成量との関係を示す図。The figure which shows the relationship between the irradiation amount of helium, and the production amount of a carbon-oxygen compound defect. ヘリウムの照射量とシリコンクラスタの生成量との関係を示す図。The figure which shows the relationship between the irradiation amount of helium, and the production amount of a silicon cluster. ヘリウムの照射量と「シリコンクラスタの生成量／炭素−酸素複合欠陥の生成」の関係を示す図。The figure which shows the relationship between the irradiation amount of helium, and the "production amount of a silicon cluster / production | generation of a carbon-oxygen compound defect". トレンチゲート構造のノンパンチスルー型ＩＧＢＴの構造を示す図。The figure which shows the structure of non-punch through type IGBT of a trench gate structure. ノンパンチスルー型ＩＧＢＴにヘリウムを照射する様子を示す図。The figure which shows a mode that a non-punch through type IGBT is irradiated with helium. ノンパンチスルー型ＩＧＢＴに生成された格子欠陥を模式的に示す図。The figure which shows typically the lattice defect produced | generated by the non punch through type IGBT. プレーナゲート構造のノンパンチスルー型ＩＧＢＴの構造を示す図。The figure which shows the structure of the non-punch through type IGBT of a planar gate structure. トレンチゲート構造のパンチスルー型ＩＧＢＴの構造を示す図。The figure which shows the structure of the punch through type IGBT of a trench gate structure. パンチスルー型ＩＧＢＴにヘリウムを照射する様子を示す図。The figure which shows a mode that a punch through type IGBT is irradiated with helium. パンチスルー型ＩＧＢＴに生成された格子欠陥を模式的に示す図。The figure which shows typically the lattice defect produced | generated by punch through type IGBT. プレーナゲート構造のパンチスルー型ＩＧＢＴの構造を示す図。The figure which shows the structure of the punch through type IGBT of a planar gate structure.

符号の説明Explanation of symbols

１０：シリコンウエハ
１２：アノード領域
１４：中間領域
１６：カソード領域
２２：アノード電極
２６：カソード電極
４０：マスク
６２：炭素−酸素複合欠陥
６４：シリコンクラスタ
１００：ＰＩＮ型ダイオード
２００、２０２、２０４、２０６：絶縁ゲート型バイポーラトランジスタ
２１２：コレクタ領域
２１３：バッファ領域
２１４：第１ベース領域
２１４ａ：第１ベース領域の一部に形成された欠陥生成領域
２１６：第２ベース領域
２１８：コンタクト領域
２２０：エミッタ領域
２４０：コレクタ電極
２５０：エミッタ電極
２６０：ゲート電極 10: Silicon wafer 12: Anode region 14: Intermediate region 16: Cathode region 22: Anode electrode 26: Cathode electrode 40: Mask 62: Carbon-oxygen composite defect 64: Silicon cluster 100: PIN type diodes 200, 202, 204, 206 : Insulated gate bipolar transistor 212: collector region 213: buffer region 214: first base region 214 a: defect generation region 216 formed in a part of the first base region 216: second base region 218: contact region 220: emitter region 240: Collector electrode 250: Emitter electrode 260: Gate electrode

Claims (13)

シリコン結晶を有する半導体装置の製造方法であって、
シリコン結晶の少なくとも一部の照射対象領域に軽元素イオン又は電子線を照射する照射工程を備え、
前記照射工程では、前記照射対象領域においてシリコンクラスタの含有量が炭素−酸素複合欠陥の含有量の０．０６倍を超えるように、軽元素イオン又は電子線の照射条件が設定されていることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a silicon crystal,
An irradiation step of irradiating at least a part of the irradiation target region of the silicon crystal with a light element ion or an electron beam;
In the irradiation step, light element ion or electron beam irradiation conditions are set so that the content of silicon clusters in the irradiation target region exceeds 0.06 times the content of carbon-oxygen complex defects. A method of manufacturing a semiconductor device. 前記シリコン結晶には、ｐ型半導体領域であるアノード領域と、ｎ型半導体領域であるカソード領域と、ｎ型半導体領域又はｉ型半導体領域であってアノード領域とカソード領域との間に位置する中間領域を有するＰＩＮ型ダイオード構造が形成されており、
前記照射工程では、前記照射対象領域として前記中間領域の少なくとも一部に軽元素イオン又は電子線を照射することを特徴とする請求項１に記載の製造方法。 The silicon crystal includes an anode region that is a p-type semiconductor region, a cathode region that is an n-type semiconductor region, and an n-type semiconductor region or an i-type semiconductor region that is located between the anode region and the cathode region. A PIN diode structure having a region is formed;
The manufacturing method according to claim 1, wherein in the irradiation step, at least a part of the intermediate region is irradiated with light element ions or an electron beam as the irradiation target region. 前記照射工程では、前記照射対象領域として前記中間領域の一部に軽元素イオンを照射することを特徴とする請求項２に記載の製造方法。   The manufacturing method according to claim 2, wherein in the irradiation step, light element ions are irradiated to a part of the intermediate region as the irradiation target region. 前記照射工程では、前記照射対象領域として前記中間領域と前記カソード領域の両者に亘る領域に電子線を照射することを特徴とする請求項２に記載の製造方法。   3. The manufacturing method according to claim 2, wherein, in the irradiation step, an electron beam is irradiated to a region extending over both the intermediate region and the cathode region as the irradiation target region. 前記シリコン結晶には、第１導電型であるコレクタ領域と、第２導電型であるエミッタ領域と、第２導電型であって前記コレクタ領域とエミッタ領域との間に介在する第１ベース領域と、第１導電型であって前記第１ベース領域と前記エミッタ領域との間に介在する第２ベース領域とを有する絶縁ゲート型バイポーラトランジスタ構造が形成されており、
前記照射工程では、前記照射対象領域として前記第１ベース領域の少なくとも一部に軽元素イオン又は電子線を照射することを特徴とする請求項１に記載の製造方法。 The silicon crystal includes a collector region having a first conductivity type, an emitter region having a second conductivity type, a first base region having a second conductivity type and interposed between the collector region and the emitter region, An insulated gate bipolar transistor structure having a first conductivity type and a second base region interposed between the first base region and the emitter region is formed;
2. The manufacturing method according to claim 1, wherein in the irradiation step, at least a part of the first base region is irradiated with light element ions or an electron beam as the irradiation target region. 前記照射工程では、前記照射対象領域として前記コレクタ領域と前記第１ベース領域との界面を含む領域に軽元素イオン又は電子線を照射することを特徴とする請求項５に記載の製造方法。   6. The manufacturing method according to claim 5, wherein in the irradiation step, a light element ion or an electron beam is irradiated to a region including an interface between the collector region and the first base region as the irradiation target region. 前記シリコン結晶には、第１導電型であるコレクタ領域と、第２導電型であるエミッタ領域と、第２導電型であって前記コレクタ領域とエミッタ領域との間に介在する第１ベース領域と、第１導電型であって前記第１ベース領域と前記エミッタ領域との間に介在する第２ベース領域と、前記第１ベース領域よりも不純物濃度の高い第２導電型であって前記コレクタ領域と前記第１ベース領域との間に介在するバッファ領域を有する絶縁ゲート型バイポーラトランジスタ構造が形成されており、
前記照射工程では、前記照射対象領域として前記バッファ領域の少なくとも一部に軽元素イオン又は電子線を照射することを特徴とする請求項１に記載の製造方法。 The silicon crystal includes a collector region having a first conductivity type, an emitter region having a second conductivity type, a first base region having a second conductivity type and interposed between the collector region and the emitter region, A second base region interposed between the first base region and the emitter region, and a second conductivity type having a higher impurity concentration than the first base region and the collector region. And an insulated gate bipolar transistor structure having a buffer region interposed between the first base region and the first base region,
The manufacturing method according to claim 1, wherein in the irradiation step, at least a part of the buffer region is irradiated with light element ions or an electron beam as the irradiation target region. シリコン結晶を有する半導体装置であって、
シリコン結晶の少なくとも一部に、シリコンクラスタの含有量が炭素−酸素複合欠陥の含有量の０．０６倍を超える欠陥生成領域が形成されていることを特徴とする半導体装置。 A semiconductor device having a silicon crystal,
A semiconductor device, wherein a defect generation region in which a silicon cluster content exceeds 0.06 times a carbon-oxygen composite defect content is formed in at least a part of a silicon crystal. 前記シリコン結晶には、ｐ型半導体領域であるアノード領域と、ｎ型半導体領域であるカソード領域と、ｎ型半導体領域又はｉ型半導体領域であってアノード領域とカソード領域との間に位置する中間領域を有するＰＩＮ型ダイオード構造が形成されており、
前記欠陥生成領域に、前記中間領域の少なくとも一部が含まれることを特徴とする請求項８に記載の半導体装置。 The silicon crystal includes an anode region that is a p-type semiconductor region, a cathode region that is an n-type semiconductor region, and an n-type semiconductor region or an i-type semiconductor region that is located between the anode region and the cathode region. A PIN diode structure having a region is formed;
The semiconductor device according to claim 8, wherein the defect generation region includes at least a part of the intermediate region. 前記欠陥生成領域に、前記カソード領域の少なくとも一部がさらに含まれることを特徴とする請求項９に記載の半導体装置。   The semiconductor device according to claim 9, wherein the defect generation region further includes at least a part of the cathode region. 前記シリコン結晶には、第１導電型であるコレクタ領域と、第２導電型であるエミッタ領域と、第２導電型であって前記コレクタ領域とエミッタ領域との間に介在する第１ベース領域と、第１導電型であって前記第１ベース領域と前記エミッタ領域との間に介在する第２ベース領域を有する絶縁ゲート型バイポーラトランジスタ構造が形成されており、
前記欠陥生成領域に、前記第１ベース領域の少なくとも一部が含まれることを特徴とする請求項８に記載の半導体装置。 The silicon crystal includes a collector region having a first conductivity type, an emitter region having a second conductivity type, a first base region having a second conductivity type and interposed between the collector region and the emitter region, An insulated gate bipolar transistor structure having a second base region of a first conductivity type and interposed between the first base region and the emitter region is formed;
9. The semiconductor device according to claim 8, wherein at least a part of the first base region is included in the defect generation region. 前記欠陥生成領域に、前記コレクタ領域と前記第１ベース領域との界面がさらに含まれることを特徴とする請求項１１に記載の半導体装置。   The semiconductor device according to claim 11, wherein the defect generation region further includes an interface between the collector region and the first base region. 前記シリコン結晶には、第１導電型であるコレクタ領域と、第２導電型であるエミッタ領域と、第２導電型であって前記コレクタ領域とエミッタ領域との間に介在する第１ベース領域と、第１導電型であって前記第１ベース領域と前記エミッタ領域との間に介在する第２ベース領域と、前記第１ベース領域よりも不純物濃度の高い第２導電型であって前記コレクタ領域と前記第１ベース領域との間に介在するバッファ領域を有する絶縁ゲート型バイポーラトランジスタ構造が形成されており、
前記欠陥生成領域に、前記バッファ領域の少なくとも一部が含まれることを特徴とする請求項８に記載の半導体装置。 The silicon crystal includes a collector region having a first conductivity type, an emitter region having a second conductivity type, a first base region having a second conductivity type and interposed between the collector region and the emitter region, A second base region interposed between the first base region and the emitter region, and a second conductivity type having a higher impurity concentration than the first base region and the collector region. And an insulated gate bipolar transistor structure having a buffer region interposed between the first base region and the first base region,
The semiconductor device according to claim 8, wherein the defect generation region includes at least a part of the buffer region.
JP2008032949A 2007-11-13 2008-02-14 Semiconductor device and method of manufacturing the same Pending JP2009141304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008032949A JP2009141304A (en) 2007-11-13 2008-02-14 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007294602 2007-11-13
JP2008032949A JP2009141304A (en) 2007-11-13 2008-02-14 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009141304A true JP2009141304A (en) 2009-06-25

Family

ID=40871589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008032949A Pending JP2009141304A (en) 2007-11-13 2008-02-14 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009141304A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882573A (en) * 2010-06-13 2010-11-10 浙江大学 Method for introducing dislocation on silicon chip
CN102097579A (en) * 2009-09-08 2011-06-15 通用汽车环球科技运作公司 Method for enhancing the performance of thermoelectric materials by irradiation-processing
JP2011222550A (en) * 2010-04-02 2011-11-04 Toyota Central R&D Labs Inc Pin diode
JP2012033568A (en) * 2010-07-28 2012-02-16 Toyota Motor Corp Method of manufacturing semiconductor device
JPWO2012056536A1 (en) * 2010-10-27 2014-03-20 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2021082829A (en) * 2014-11-14 2021-05-27 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Method for forming semiconductor device, and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097579A (en) * 2009-09-08 2011-06-15 通用汽车环球科技运作公司 Method for enhancing the performance of thermoelectric materials by irradiation-processing
JP2011222550A (en) * 2010-04-02 2011-11-04 Toyota Central R&D Labs Inc Pin diode
CN101882573A (en) * 2010-06-13 2010-11-10 浙江大学 Method for introducing dislocation on silicon chip
JP2012033568A (en) * 2010-07-28 2012-02-16 Toyota Motor Corp Method of manufacturing semiconductor device
JPWO2012056536A1 (en) * 2010-10-27 2014-03-20 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
US9070737B2 (en) 2010-10-27 2015-06-30 Fuji Electric Co., Ltd. Semiconductor device with low-lifetime region
US9460927B2 (en) 2010-10-27 2016-10-04 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
JP2021082829A (en) * 2014-11-14 2021-05-27 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Method for forming semiconductor device, and semiconductor device
JP7140860B2 (en) 2014-11-14 2022-09-21 インフィネオン テクノロジーズ アーゲー Method of forming a semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
JP4919700B2 (en) Semiconductor device and manufacturing method thereof
JP6428945B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP5228282B2 (en) Power semiconductor device and manufacturing method thereof
US9640610B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20160300938A1 (en) Insulated Gate Bipolar Transistor and Production Method Thereof
JP2009141304A (en) Semiconductor device and method of manufacturing the same
US11062907B2 (en) Nitride semiconductor device
JP5326217B2 (en) Semiconductor device and manufacturing method thereof
JP2012156207A (en) Semiconductor device and method of manufacturing the same
JP2007251003A (en) Semiconductor device and method for manufacturing the same
JP2019140151A (en) Group-iii nitride semiconductor device, and method of manufacturing group-iii nitride semiconductor substrate
WO2017186788A1 (en) Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
JP6976493B1 (en) Semiconductor devices and their manufacturing methods
WO2019017118A1 (en) Semiconductor epitaxial wafer, manufacturing method for same, and manufacturing method for solid state imaging element
JPH09153466A (en) Method of decreasing accumulation of carrier of semiconductor device
JP2017092283A (en) Semiconductor device and manufacturing method of the same
JP6903254B1 (en) Manufacturing method of semiconductor device and semiconductor device
US20240087898A1 (en) Semiconductor device and method of manufacturing the same