JP2009140397A

JP2009140397A - Automatic wiring design method and computer program

Info

Publication number: JP2009140397A
Application number: JP2007318323A
Authority: JP
Inventors: Hiroaki Miyashita; 洋明宮下
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2007-12-10
Filing date: 2007-12-10
Publication date: 2009-06-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide an automatic wiring design method for executing wiring design processing for designing, on a virtual plane, a position of fan-out wire to be led from a bonding pad on a substrate surface of a semiconductor package without clearance error or wasteful wiring space by an arithmetic processor, and a computer program for making a computer execute the wiring design processing. <P>SOLUTION: In the automatic wiring design method for executing wiring design processing for designing, on a virtual plane corresponding to a substrate surface of a semiconductor package, a position of fan-out wire to be led from a bonding pad on the substrate surface by an arithmetic processor, the position of each fan-out wire is determined (S103) based on a function such that each angle of the long axis of the shape of each bonding pad and a corresponding fan-out wire to be led from each bonding pad is reduced, on a certain side of the substrate surface, from the ends toward the center (S102). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置をこの基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法およびそのコンピュータプログラムに関する。 The present invention provides an automatic wiring design method in which a wiring design process for designing a position of a fan-out wiring drawn from a bonding pad on a virtual plane corresponding to the substrate surface on a substrate surface of a semiconductor package is executed by an arithmetic processing unit. And a computer program thereof.

ＰＢＧＡやＥＢＧＡなどの半導体パッケージにおいては、半導体チップの電極端子と基板のボンディングパッドとの間をワイヤで配線してそれぞれ電気的に接続する。半導体パッケージの配線設計においては、設計者自身がＣＡＤシステムを用いて仮想平面上で半導体パッケージを自らの技量や経験や勘を頼りに試行錯誤しながら設計する（例えば、特許文献１参照）。 In semiconductor packages such as PBGA and EBGA, the electrode terminals of the semiconductor chip and the bonding pads of the substrate are wired with wires and are electrically connected to each other. In the wiring design of a semiconductor package, the designer himself designs the semiconductor package on a virtual plane using a CAD system while relying on his skill, experience, and intuition (see, for example, Patent Document 1).

ファンアウト（Ｆａｎ−ｏｕｔ）配線は、対応するボンディングパッドの形状の長軸方向に沿うように、このボンディングパッドの中心から一定の長さで引き出され配線される。このファンアウト配線についても、設計者がＣＡＤシステムを用いて手動で一本一本設計する。 The fan-out wiring is drawn out from the center of the bonding pad with a certain length so as to be along the long axis direction of the shape of the corresponding bonding pad. The fan-out wiring is also designed one by one by a designer manually using a CAD system.

図８は、従来技術により設計したファンアウト配線の配線例を例示する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線、円はビアをそれぞれ表す。また、基板面の周縁（エッジ）を参照符号Ｒで示す。一般に、半導体パッケージの基板およびこの基板に実装される半導体チップは四角形状であり、半導体チップの輪郭（すなわち周縁）付近に一列に並ぶビアは、該一列に並ぶビアと同じ領域に属するボンディングパッドに対して配線を介して接続される。これ以降、説明を簡明なものにするために、半導体パッケージの基板の４辺のうち、ある一辺におけるファンアウト配線の設計について説明するが、他の３辺のそれぞれの場合についても同様である。 FIG. 8 is a diagram illustrating a wiring example of fan-out wiring designed by the prior art. In the figure, an ellipse represents a bonding pad, a thick solid line represents a fan-out wiring, a white solid line represents a real wiring, and a circle represents a via. In addition, the peripheral edge (edge) of the substrate surface is indicated by reference numeral R. In general, a substrate of a semiconductor package and a semiconductor chip mounted on the substrate have a quadrangular shape, and vias aligned in the vicinity of the outline (that is, the periphery) of the semiconductor chip are bonding pads belonging to the same region as the aligned vias. In contrast, it is connected via wiring. Hereinafter, in order to simplify the description, the fan-out wiring design on one side of the four sides of the substrate of the semiconductor package will be described, but the same applies to the other three sides.

図９は、従来技術によるファンアウト配線の設計の仕方を説明する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、細い実線は半導体パッケージの基板の中心付近からボンディングパッドに至るまでの配線を表す。 FIG. 9 is a diagram for explaining how to design the fan-out wiring according to the prior art. In the figure, the ellipse represents the bonding pad, the thick solid line represents the fan-out wiring, and the thin solid line represents the wiring from the vicinity of the center of the substrate of the semiconductor package to the bonding pad.

まず、図９（ａ）に示すように、基板面のある一辺において最も端に位置するボンディングパッドＢＰ１から引き出されるファンアウト配線Ｆ１を仮に設定する。次いで、図９（ｂ）に示すように、ファンアウト配線Ｆ１を基準に、このファンアウト配線Ｆ１からオフセットさせた位置にファンアウト配線Ｆ２を設定する。そして、図９（ｃ）に示すように、ボンディングパッドＢＰ２の形状の長軸方向にそのまま引き出した配線と上記オフセットさせたファンアウト配線Ｆ２との交点の位置で、ファンアウト配線Ｆ２をボンディングパッドＢＰ２に接続する。このような処理を順次繰り返すことによって、ファンアウト配線の位置を決定していく。 First, as shown in FIG. 9A, a fan-out wiring F1 drawn from the bonding pad BP1 located at the end on one side of the substrate surface is temporarily set. Next, as shown in FIG. 9B, the fan-out wiring F2 is set at a position offset from the fan-out wiring F1 with reference to the fan-out wiring F1. As shown in FIG. 9C, the fan-out wiring F2 is bonded to the bonding pad BP2 at the intersection of the wiring drawn out in the major axis direction of the bonding pad BP2 and the offset fan-out wiring F2. Connect to. By repeating such processing sequentially, the position of the fan-out wiring is determined.

特開２００１−１３５６７１号公報JP 2001-135671 A

上述した従来技術による方法では、当該ボンディングパッドから引き出されるファンアウト配線と実配線との結線部分にクリアランスエラーが生じることがある。図１０は、従来技術によるファンアウト配線の設計により生じるクリアランスエラーを説明する図であり、図１１は図１０の拡大図である。図中、太い実線をファンアウト配線、実配線を白抜きの実線でそれぞれ表す。図１０および１１に示すように、ファンアウト配線Ｆ１に結線される実配線Ｗ１と、ファンアウト配線Ｆ２に結線される実配線Ｗ２と、の間にクリアランスエラー（図中、点線の円で示す。）が生じている。基板面のある一辺において、その両端部ほどボンディングパッドの形状の長軸と実配線とがなす角度が大きくなるため、クリアランスエラーが生じやすくなる。 In the above-described conventional method, a clearance error may occur in the connection portion between the fan-out wiring drawn from the bonding pad and the actual wiring. FIG. 10 is a diagram for explaining a clearance error caused by the fan-out wiring design according to the prior art, and FIG. 11 is an enlarged view of FIG. In the figure, the thick solid line is represented by fan-out wiring, and the solid wiring is represented by white solid lines. As shown in FIGS. 10 and 11, a clearance error (indicated by a dotted circle in the figure) between the actual wiring W1 connected to the fan-out wiring F1 and the actual wiring W2 connected to the fan-out wiring F2. ) Has occurred. On one side of the substrate surface, the angle formed by the major axis of the bonding pad shape and the actual wiring increases toward both ends thereof, so that a clearance error is likely to occur.

基板面のある一辺において最も端に位置するボンディングパッドから引き出されるファンアウト配線を基準に、隣接するファンアウト配線をオフセットさせて配線しただけでは、当該ファンアウト配線を実配線と結線できなくなる。そこで、ファンアウト配線の途中に屈曲点を適宜設けて配線していくことになるが、この結果、基板面上において配線配置が不均質なものになりやすくなる。 The fan-out wiring cannot be connected to the actual wiring simply by offsetting the adjacent fan-out wiring with reference to the fan-out wiring drawn from the bonding pad located at the end on one side of the substrate surface. Therefore, wiring is performed by appropriately providing a bending point in the middle of the fan-out wiring. As a result, the wiring arrangement tends to be inhomogeneous on the substrate surface.

図１２は、従来技術によるファンアウト配線の設計により生じる余分なスペースを説明する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線をそれぞれ表す。上述した従来技術による方法では、基板面のある一辺において最も端に位置するボンディングパッドから引き出されるファンアウト配線を基準に、隣接するファンアウト配線をオフセットしながら（すなわち最も端に位置するボンディングパッドの形状の長軸方向と当該ボンディングパッドから引き出されるファンアウト配線とがなす角度を維持しながら）、順次配線していくので、基板面のある一辺の中心付近では、何も配線されない無駄なスペース（図中、点線の円で示す。）が生じてしまう。 FIG. 12 is a diagram for explaining an extra space generated by the fan-out wiring design according to the prior art. In the figure, an ellipse represents a bonding pad, a thick solid line represents a fan-out wiring, and a white solid line represents a real wiring. In the above-described prior art method, the adjacent fan-out wiring is offset with respect to the fan-out wiring drawn out from the bonding pad located at the end on one side of the substrate surface (that is, the bonding pad located at the end of the board is offset). Since the wiring is performed sequentially while maintaining the angle between the major axis direction of the shape and the fan-out wiring drawn from the bonding pad), there is wasted space where nothing is wired near the center of one side of the board surface ( In the figure, it is indicated by a dotted circle).

従って本発明の目的は、上記問題に鑑み、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上で設計する配線設計処理を、クリアランスエラーや無駄な配線スペースが生じないよう、演算処理装置により実行する自動配線設計方法、およびこの配線設計処理コンピュータに実行させるためのコンピュータプログラムを提供することにある。 Therefore, in view of the above problems, an object of the present invention is to perform a wiring design process for designing a position of a fan-out wiring drawn from a bonding pad on a substrate surface of a semiconductor package on a virtual plane corresponding to the substrate surface, a clearance error, An object of the present invention is to provide an automatic wiring design method executed by an arithmetic processing unit and a computer program to be executed by this wiring design processing computer so that useless wiring space is not generated.

上記目的を実現するために、本発明においては、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法は、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数に基づいて、各ファンアウト配線の位置を決定する。 In order to achieve the above object, in the present invention, a wiring design process for designing a position of a fan-out wiring drawn from a bonding pad on a substrate surface of a semiconductor package on a virtual plane corresponding to the substrate surface is an arithmetic processing. The automatic wiring design method executed by the apparatus is such that each angle formed by the major axis of each bonding pad shape and the corresponding fan-out wiring drawn from each bonding pad is directed from one end to the center on one side of the substrate surface. The position of each fan-out wiring is determined based on a function that will decrease.

上記配線設計処理をコンピュータに実行させるための本発明によるコンピュータプログラムは、基板面のある一辺において、位置を決定すべきファンアウト配線の総数ｎ（ただし、ｎは正の整数）を設定する設定ステップと、基板面のある一辺において最も端に位置するボンディングパッドの形状の長軸とボンディングパッドから引き出される対応するファンアウト配線とがなす角度をα度、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）、としたとき、ｘ番目のファンアウト配線とｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）度を、ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）で表される関数に従って算出する算出ステップと、ｘ番目のファンアウト配線の位置を、このｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸に対してなすが角度ｆ（ｘ）度となるように確定する確定ステップと、を備える。また、上記コンピュータプログラムを記録媒体に格納するという事項も当業者には自明である。 A computer program according to the present invention for causing a computer to execute the wiring design process sets a total number n of fan-out wirings (where n is a positive integer) whose position is to be determined on one side of the board surface. The angle between the major axis of the shape of the bonding pad located at the end on one side of the substrate surface and the corresponding fan-out wiring drawn from the bonding pad is α degrees, and located at the end on one side of the substrate surface. When the fanout wiring number corresponding to the first fanout wiring drawn from the bonding pad is x (where x is a positive integer between 1 and n), the xth fanout wiring And the angle f (x) degrees formed by the major axis of the bonding pad shape corresponding to the xth bonding pad. The calculation step of calculating according to the function represented by f (x) = α × cos (90 × x / n), and the position of the xth fan-out wiring, the shape of the bonding pad corresponding to the xth bonding pad And a confirming step for confirming the angle so that the angle is f (x) degrees. Further, it is obvious to those skilled in the art that the computer program is stored in a recording medium.

本発明によれば、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないように設計する配線設計処理を、演算処理装置を用いて効率的に実行することができる。このように演算処理装置を用いて自動的に設計することができるので配線設計における工数を減らすことができ、設計者の作業時間が大幅に短縮され、負担も低減される。また、結果として半導体パッケージの製造コストも低減できる。 According to the present invention, the wiring design is designed so that the position of the fan-out wiring drawn from the bonding pad on the substrate surface of the semiconductor package does not cause a clearance error or a wasteful wiring space on a virtual plane corresponding to the substrate surface. Processing can be efficiently executed using an arithmetic processing unit. As described above, since the design can be automatically performed using the arithmetic processing unit, the man-hours in the wiring design can be reduced, the working time of the designer is greatly shortened, and the burden is also reduced. As a result, the manufacturing cost of the semiconductor package can also be reduced.

図１は、本発明の実施例による自動配線設計方法の動作フローを示すフローチャートである。上述のように、半導体パッケージの基板およびこの基板に実装される半導体チップは四角形状であり、半導体チップの輪郭（すなわち周縁）付近に一列に並ぶビアは、該一列に並ぶビアと同じ領域に属するボンディングパッドに対して配線を介して接続されるので、半導体パッケージの基板の４辺のうち、ある一辺におけるファンアウト配線の設計について説明する。他の３辺のそれぞれの場合についても同様である。 FIG. 1 is a flowchart showing an operation flow of an automatic wiring design method according to an embodiment of the present invention. As described above, the substrate of the semiconductor package and the semiconductor chip mounted on the substrate have a quadrangular shape, and the vias aligned in the vicinity of the outline (ie, the periphery) of the semiconductor chip belong to the same region as the aligned vias. Since it is connected to the bonding pad via wiring, the design of fan-out wiring on one side of the four sides of the substrate of the semiconductor package will be described. The same applies to each of the other three sides.

ステップＳ１０１では、基板面のある一辺において、本発明の実施例による自動配線方法に従って位置を決定すべきファンアウト配線の総数ｎ（ただし、ｎは正の整数）を設定する。上述のように、基板面のある一辺において、その両端部ほどボンディングパッドの形状の長軸と実配線とがなす角度が大きくなるため、クリアランスエラーが生じやすくなるので、両端部に近い位置に配置されるファンアウト配線ほどクリアランスを広く確保するようにしなければならない。その一方で、基板面のある一辺において、その中心部付近はボンディングパッドの形状の長軸と実配線とがなす角度が小さいので、両端部における場合のようにクリアランスを広く確保しようとすると、かえって無駄なスペースが生じてしまうことになる。上記点を考慮して、ステップＳ１０１では、本発明の実施例による自動配線方法に従って位置を決定すべきファンアウト配線を選択するために、総数ｎを設定する。例えば、設計者がコンピュータの入力装置を介して総数ｎを入力し、設定する。 In step S101, the total number n of fan-out wirings (where n is a positive integer) whose position is to be determined according to the automatic wiring method according to the embodiment of the present invention is set on one side of the substrate surface. As described above, on one side of the substrate surface, the angle between the major axis of the bonding pad shape and the actual wiring becomes larger at the both ends, so that a clearance error is likely to occur. It is necessary to ensure a wider clearance for the fan-out wiring. On the other hand, on one side of the substrate surface, the angle between the long axis of the bonding pad shape and the actual wiring is small near the center, so trying to secure a wide clearance as in the case of both ends, on the contrary A useless space will be generated. Considering the above points, in step S101, the total number n is set in order to select the fan-out wiring whose position is to be determined according to the automatic wiring method according to the embodiment of the present invention. For example, the designer inputs and sets the total number n via an input device of a computer.

続くステップＳ１０２では、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度を算出する。この算出には、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数を用いる。 In subsequent step S102, each angle formed by the major axis of the shape of each bonding pad and the corresponding fan-out wiring drawn from each bonding pad is calculated. In this calculation, each angle formed between the major axis of the shape of each bonding pad and the corresponding fan-out wiring drawn from each bonding pad decreases as it goes from the end to the center on one side of the substrate surface. Use a function like

この関数についてより具体的には次のとおりである。図２は、本発明の実施例による自動配線設計方法における、角度の設定を説明する図である。基板面のある一辺において最も端に位置するボンディングパッドＢＰ１の形状の長軸とこのボンディングパッドＢＰ１から引き出される対応するファンアウト配線Ｆ１とがなす角度をα度とする。 More specifically, this function is as follows. FIG. 2 is a diagram illustrating angle setting in the automatic wiring design method according to the embodiment of the present invention. An angle formed by the major axis of the shape of the bonding pad BP1 located at the end on one side of the substrate surface and the corresponding fan-out wiring F1 drawn from the bonding pad BP1 is α degrees.

また、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）とする。例えば、図２に示すファンアウト配線Ｆ１は、「１番目の」ファンアウト配線となる。 Also, the fan-out wiring number when the corresponding fan-out wiring drawn from the bonding pad located at the end on one side of the substrate surface is the first is x-th (where x is a positive number from 1 to n) Integer). For example, the fan-out wiring F1 shown in FIG. 2 is a “first” fan-out wiring.

このとき、ｘ番目のファンアウト配線とｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）を、関数ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）とする。本明細書では、角度ｆ（ｘ）の単位を「度（ｄｅｇｒｅｅ）」としているが、関数ｆ（ｘ）をラジアンを使って表現してもよい。 At this time, an angle f (x) formed by the major axis of the shape of the bonding pad corresponding to the xth fan-out wiring and the xth bonding pad is expressed as function f (x) = α × cos (90 × x / n). ). In this specification, the unit of the angle f (x) is “degree”, but the function f (x) may be expressed using radians.

ステップＳ１０２では、この関数ｆ（ｘ）を使って、ｘ番目のファンアウト配線とｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度を算出する。 In step S102, using this function f (x), the angle formed by the x-th fan-out wiring and the major axis of the bonding pad shape corresponding to the x-th bonding pad is calculated.

ステップＳ１０３では、ｘ番目のファンアウト配線の位置を、このｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸に対してなすが角度ｆ（ｘ）度となるように確定する。これにより、ファンアウト配線間のクリアランスは、角度ｆ（ｘ）で傾けた分だけ広くなるので、ファンアウト配線と実配線とを接続した際のクリアランスエラーを抑えることができる。例えば、基板面のある一辺において最も端に位置する１番目のファンアウト配線については、「１≪ｎ」であることから角度ｆ（１）≒αであるので、対応するボンディングパッドの長軸方向に対してα度だけ傾けて配置される。また例えば、基板面のある一辺において中心付近に位置するｎ番目のファンアウト配線については、角度ｆ（ｎ）＝０であるので、対応するボンディングパッドの長軸方向に対して０度の傾き、すなわち、対応するボンディングパッドの長軸方向に伸びるように配置される。このように、各ボンディングパッドの形状の長軸と各ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって徐々に減少するように、各ファンアウト配線は配置されることになる。 In step S103, the position of the xth fan-out wiring is determined so as to be an angle f (x) degrees with respect to the major axis of the bonding pad shape corresponding to the xth bonding pad. As a result, the clearance between the fan-out wirings is increased by the amount inclined by the angle f (x), so that a clearance error when the fan-out wiring and the actual wiring are connected can be suppressed. For example, since the first fan-out wiring located at the end on one side of the substrate surface is “1 << n”, the angle f (1) ≈α, so the major axis direction of the corresponding bonding pad It is arranged to be inclined by α degrees with respect to. Further, for example, for the nth fan-out wiring located near the center on one side of the substrate surface, since the angle f (n) = 0, the inclination of 0 degrees with respect to the major axis direction of the corresponding bonding pad, That is, it arrange | positions so that it may extend in the major axis direction of a corresponding bonding pad. In this way, each angle formed by the major axis of each bonding pad shape and the corresponding fan-out wiring drawn from each bonding pad is gradually decreased from one end of the substrate surface to the center. Each fan-out wiring is arranged.

図３は、本発明の実施例による自動配線設計方法を適用した応用例を示すフローチャートである。 FIG. 3 is a flowchart showing an application example to which the automatic wiring design method according to the embodiment of the present invention is applied.

設定ステップＳ２０１では、基板面のある一辺において両端に位置する各ボンディングパッドと中心に位置するボンディングパッドの３点を通る仮想円を設定する。 In the setting step S201, a virtual circle passing through three points of each bonding pad located at both ends and one bonding pad located in the center on one side of the substrate surface is set.

次いで、第１の配置ステップＳ２０２において、基板面の中心付近から仮想円上まで引き出されるファンアウト配線については、当該ファンアウト配線に対応するボンディングパッドの形状の長軸方向に沿うように配置する。 Next, in the first arrangement step S202, the fan-out wiring drawn from the vicinity of the center of the substrate surface to the virtual circle is arranged along the major axis direction of the bonding pad shape corresponding to the fan-out wiring.

そして、第２の配置ステップＳ２０３において、第１の配線ステップＳ２０２によって配置されるファンアウト配線の仮想円から先の位置については、上述した角度ｆ（ｘ）に基づいて、各ファンアウト配線の位置を決定する。 Then, in the second placement step S203, the position ahead of the virtual circle of the fan-out wiring arranged in the first wiring step S202 is determined based on the angle f (x) described above. To decide.

図４および５は、ファンアウト配線とビア列との関係を説明する図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線、円はビアをそれぞれ表す。また、基板面の周縁（エッジ）を参照符号Ｒで示す。 4 and 5 are diagrams for explaining the relationship between the fan-out wiring and the via row. In the figure, an ellipse represents a bonding pad, a thick solid line represents a fan-out wiring, a white solid line represents a real wiring, and a circle represents a via. In addition, the peripheral edge (edge) of the substrate surface is indicated by the reference symbol R.

ボンディングパッドから基板面の最内側のビア列（以下、「第１ビア列」と称する。）までの距離が短い場合、図４に示すように、ファンアウト配線とビア列とが重なってしまう。これを防ぐために、図５に示すように、基板面の最も外側（すなわち基板面の周縁に最も近い側）に位置するボンディングパッドから所定の間隔だけ空けたラインＬ（図５中、一点鎖線で示す。）を設定し、このラインＬの位置でファンアウト配線を切断する。この切断した位置でファンアウト配線と実配線とを接続する。これにより、中心付近において実配線と接続したときのクリアランスエラーを回避する。 When the distance from the bonding pad to the innermost via row on the substrate surface (hereinafter referred to as “first via row”) is short, the fan-out wiring and the via row overlap as shown in FIG. In order to prevent this, as shown in FIG. 5, a line L (a dashed line in FIG. 5) spaced from the bonding pad located on the outermost side of the substrate surface (that is, the side closest to the periphery of the substrate surface) by a predetermined distance. The fan-out wiring is cut at the position of the line L. The fan-out wiring and the actual wiring are connected at the cut position. This avoids a clearance error when connected to the actual wiring near the center.

図６は、本発明の実施例による自動配線設計方法を実行した結果得られたファンアウト配線を例示した図である。図中、長円はボンディングパッド、太い実線はファンアウト配線、白抜きの実線は実配線、円はビアをそれぞれ表す。また、基板面の周縁（エッジ）を参照符号Ｒで示す。 FIG. 6 is a diagram illustrating fan-out wiring obtained as a result of executing the automatic wiring design method according to the embodiment of the present invention. In the figure, an ellipse represents a bonding pad, a thick solid line represents a fan-out wiring, a white solid line represents a real wiring, and a circle represents a via. In addition, the peripheral edge (edge) of the substrate surface is indicated by the reference symbol R.

上述した本実施例による自動配線設計方法は、コンピュータを用いて実現される。図７は、記録媒体に格納された本発明の実施例によるコンピュータプログラムにより動作する自動配線設計装置の構成を示すブロック図である。 The automatic wiring design method according to this embodiment described above is realized using a computer. FIG. 7 is a block diagram showing a configuration of an automatic wiring design apparatus that is operated by a computer program according to an embodiment of the present invention stored in a recording medium.

本発明による自動配線設計をコンピュータに実行させるプログラムは、図７に示すように、記憶媒体（フレキシブルディスク、ＣＤ−ＲＯＭ等の外部記憶媒体）１１０に格納されており、例えば、次に説明するような構成によるコンピュータにインストールされて自動配線設計装置として動作する。 A program for causing a computer to execute automatic wiring design according to the present invention is stored in a storage medium (external storage medium such as a flexible disk or a CD-ROM) 110 as shown in FIG. It is installed in a computer with a simple configuration and operates as an automatic wiring design apparatus.

ＣＰＵ１１１は、自動配線設計装置全体を制御する。このＣＰＵ１１１に、バス１１２を介してＲＯＭ１１３、ＲＡＭ１１４、ＨＤ（ハードディスク装置）１１５、マウスやキーボード等の入力装置１１６、外部記憶媒体ドライブ装置１１７およびＬＣＤ、ＣＲＴ、プラズマディスプレイ、有機ＥＬ等の表示装置１１８が接続されている。ＣＰＵ１１１の制御プログラムはＲＯＭ１１３に格納されている。 The CPU 111 controls the entire automatic wiring design apparatus. The CPU 111 is connected to a ROM 113, a RAM 114, an HD (hard disk device) 115, an input device 116 such as a mouse and a keyboard, an external storage medium drive device 117, and a display device 118 such as an LCD, CRT, plasma display, and organic EL via a bus 112. Is connected. A control program for the CPU 111 is stored in the ROM 113.

本発明による自動配線設計処理を実行するプログラム（自動配線設計処理プログラム）は、記憶媒体１１０からＨＤ１１５にインストール（記憶）される。また、ＲＡＭ１１４には、自動配線設計処理をＣＰＵ１１１が実行する際の作業領域や、自動配線設計処理を実行するプログラムの一部が記憶される領域が確保されている。また、ＨＤ１１５には、入力データ、最終データ、さらにＯＳ（オペレーティングシステム）等が予め記憶される。 A program (automatic wiring design processing program) for executing automatic wiring design processing according to the present invention is installed (stored) in the HD 115 from the storage medium 110. Further, the RAM 114 has a work area when the automatic wiring design process is executed by the CPU 111 and an area for storing a part of a program for executing the automatic wiring design process. The HD 115 stores input data, final data, OS (operating system), and the like in advance.

まず、コンピュータの電源を投入すると、ＣＰＵ１１１がＲＯＭ１１０から制御プログラムを読み出し、さらにＨＤ１１５からＯＳを読み込み、ＯＳを起動させる。これによりコンピュータは自動配線設計処理プログラムを記憶媒体１１０からインストール可能な状態となる。 First, when the computer is turned on, the CPU 111 reads a control program from the ROM 110, reads an OS from the HD 115, and starts the OS. As a result, the computer is ready to install the automatic wiring design processing program from the storage medium 110.

次に、記憶媒体１１０を外部記憶媒体ドライブ装置１１７に装着し、入力装置１１６から制御コマンドをＣＰＵ１１１に入力し、記憶媒体１１０に格納された自動配線設計処理プログラムを読み取ってＨＤ１１５等に記憶する。つまり自動配線設計処理プログラムがコンピュータにインストールされる。 Next, the storage medium 110 is mounted on the external storage medium drive device 117, a control command is input from the input device 116 to the CPU 111, and the automatic wiring design processing program stored in the storage medium 110 is read and stored in the HD 115 or the like. That is, the automatic wiring design processing program is installed in the computer.

その後は、自動配線設計処理プログラムを起動させると、コンピュータは自動配線設計装置として動作する。オペレータは、表示装置１１８に表示される対話形式による作業内容と手順に従って、入力装置１１６を操作することで、上述した自動配線設計処理を実行することができる。処理の結果得られた「配線の最適ルートに関するデータ」は、例えば、ＨＤ１１５に記憶しておいて後日利用できるようにしたり、あるいは、処理結果を表示装置１１８に視覚的に表示するのに用いてもよい。 Thereafter, when the automatic wiring design processing program is started, the computer operates as an automatic wiring design apparatus. The operator can execute the automatic wiring design process described above by operating the input device 116 in accordance with the interactive work content and procedure displayed on the display device 118. The “data relating to the optimal route of wiring” obtained as a result of the processing is stored in the HD 115 so that it can be used later, or is used for visually displaying the processing result on the display device 118. Also good.

なお、図７のコンピュータでは、記憶媒体１１０に記憶されたプログラムをＨＤ１１５にインストールするようにしたが、これに限らず、ＬＡＮ等の情報伝送媒体を介して、コンピュータにインストールされてもよいし、コンピュータに内蔵のＨＤ１１５に予めインストールされておいてもよい。 In the computer of FIG. 7, the program stored in the storage medium 110 is installed in the HD 115. However, the present invention is not limited to this, and the program may be installed in the computer via an information transmission medium such as a LAN. It may be installed in advance in the HD 115 built in the computer.

本発明は、ＣＳＰ、ＰＢＧＡ、ＥＢＧＡ、ＨＤＳなど各種半導体パッケージの製品設計に適用することができる。 The present invention can be applied to product design of various semiconductor packages such as CSP, PBGA, EBGA, and HDS.

本発明によれば、半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないよう設計する配線設計処理を、演算処理装置を用いて効率的に実行することができる。このように演算処理装置を用いて自動的に設計することができるので配線設計における工数を減らすことができ、設計者の作業時間が大幅に短縮され、負担も低減される。また、結果として半導体パッケージの製造コストも低減できる。 According to the present invention, the wiring design process for designing the position of the fan-out wiring drawn from the bonding pad on the substrate surface of the semiconductor package so as not to cause a clearance error or useless wiring space on a virtual plane corresponding to the substrate surface. Can be efficiently executed using an arithmetic processing unit. As described above, since the design can be automatically performed using the arithmetic processing unit, the man-hours in the wiring design can be reduced, the working time of the designer is greatly shortened, and the burden is also reduced. As a result, the manufacturing cost of the semiconductor package can also be reduced.

本発明の実施例による自動配線設計方法の動作フローを示すフローチャートである。It is a flowchart which shows the operation | movement flow of the automatic wiring design method by the Example of this invention. 本発明の実施例による自動配線設計方法における、角度の設定を説明する図である。It is a figure explaining the setting of an angle in the automatic wiring design method by the Example of this invention. 本発明の実施例による自動配線設計方法を適用した応用例を示すフローチャートである。It is a flowchart which shows the application example to which the automatic wiring design method by the Example of this invention is applied. ファンアウト配線とビア列との関係を説明する図（その１）である。FIG. 5 is a diagram (part 1) for explaining a relationship between fan-out wiring and a via row; ファンアウト配線とビア列との関係を説明する図（その２）である。FIG. 6 is a second diagram illustrating the relationship between fan-out wiring and via rows. 本発明の実施例による自動配線設計方法を実行した結果得られたファンアウト配線を例示した図である。It is the figure which illustrated the fanout wiring obtained as a result of performing the automatic wiring design method by the Example of this invention. 記録媒体に格納された本発明の実施例によるコンピュータプログラムにより動作する自動配線設計装置の構成を示すブロック図である。It is a block diagram which shows the structure of the automatic wiring design apparatus which operate | moves by the computer program by the Example of this invention stored in the recording medium. 従来技術により設計したファンアウト配線の配線例を例示する図である。It is a figure which illustrates the example of wiring of the fan out wiring designed by the prior art. 従来技術によるファンアウト配線の設計の仕方を説明する図である。It is a figure explaining the design method of the fanout wiring by a prior art. 従来技術によるファンアウト配線の設計により生じるクリアランスエラーを説明する図である。It is a figure explaining the clearance error which arises by the design of the fanout wiring by a prior art. 図１０の拡大図である。It is an enlarged view of FIG. 従来技術によるファンアウト配線の設計により生じる余分なスペースを説明する図である。It is a figure explaining the extra space produced by the design of the fan-out wiring by a prior art.

符号の説明Explanation of symbols

１１０記録媒体
１１１ＣＰＵ
１１２バス
１１３ＲＯＭ
１１４ＲＡＭ
１１５ハードディスク装置
１１６入力装置
１１７外部記憶媒体ドライブ装置
１１８表示装置 110 Recording medium 111 CPU
112 bus 113 ROM
114 RAM
115 Hard Disk Device 116 Input Device 117 External Storage Medium Drive Device 118 Display Device

Claims

半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を前記基板面上に相当する仮想平面上で設計する配線設計処理を、演算処理装置により実行する自動配線設計方法であって、
各ボンディングパッドの形状の長軸と各前記ボンディングパッドから引き出される対応するファンアウト配線とがなす各角度が、基板面のある一辺において端から中心へ向うにしたがって減少することになるような関数に基づいて、各前記ファンアウト配線の位置を決定することを特徴とする自動配線設計方法。 An automatic wiring design method for executing a wiring design process for designing a position of a fan-out wiring drawn from a bonding pad on a virtual plane corresponding to the substrate surface on a substrate surface of a semiconductor package by an arithmetic processing unit,
The function is such that each angle formed by the major axis of each bonding pad shape and the corresponding fan-out wiring drawn from each bonding pad decreases from one end of the substrate surface toward the center. An automatic wiring design method characterized in that the position of each fan-out wiring is determined based on the above.

基板面のある一辺において、位置を決定すべきファンアウト配線の総数をｎ（ただし、ｎは正の整数）、基板面のある一辺において最も端に位置するボンディングパッドの形状の長軸と前記ボンディングパッドから引き出される対応するファンアウト配線とがなす角度をα度、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）、としたとき、
ｘ番目のファンアウト配線と前記ｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）度は、
ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）
で示される前記関数から算出される請求項１に記載の自動配線設計方法。 The total number of fan-out wirings whose positions should be determined on one side of the substrate surface is n (where n is a positive integer), the long axis of the shape of the bonding pad located at the end on one side of the substrate surface, and the bonding The number of the fan-out wiring when the angle formed by the corresponding fan-out wiring drawn from the pad is α degrees, and the corresponding fan-out wiring drawn from the bonding pad located at the end on one side of the substrate surface is the first. Is the x number (where x is a positive integer not less than 1 and not more than n),
The angle f (x) degrees formed by the xth fan-out wiring and the major axis of the bonding pad shape corresponding to the xth bonding pad is:
f (x) = α × cos (90 × x / n)
The automatic wiring design method according to claim 1, which is calculated from the function indicated by:

基板面のある一辺において両端に位置する各ボンディングパッドと中心に位置するボンディングパッドの３点を通る仮想円を設定する設定ステップと、
基板面の中心付近から前記仮想円上まで引き出されるファンアウト配線については、当該ファンアウト配線に対応するボンディングパッドの形状の長軸方向に沿うように配置する第１の配置ステップと、
前記第１の配線ステップによって配置されるファンアウト配線の前記仮想円から先の位置については、前記関数に基づいて、各前記ファンアウト配線の位置を決定する請求項１または２に記載の自動配線設計方法。 A setting step for setting a virtual circle passing through three points of each bonding pad located at both ends and a bonding pad located at the center on one side of the substrate surface;
For the fan-out wiring drawn out from the vicinity of the center of the substrate surface to the virtual circle, a first arrangement step of arranging the fan-out wiring along the major axis direction of the bonding pad shape corresponding to the fan-out wiring;
3. The automatic wiring according to claim 1, wherein the position of each fan-out wiring is determined based on the function for a position ahead of the virtual circle of the fan-out wiring arranged in the first wiring step. Design method.

半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を前記基板面上に相当する仮想平面上で設計する配線設計処理を、コンピュータに実行させるためのコンピュータプログラムであって、
基板面のある一辺において、位置を決定すべきファンアウト配線の総数ｎ（ただし、ｎは正の整数）を設定する設定ステップと、
基板面のある一辺において最も端に位置するボンディングパッドの形状の長軸と前記ボンディングパッドから引き出される対応するファンアウト配線とがなす角度をα度、基板面のある一辺において最も端に位置するボンディングパッドから引き出される対応するファンアウト配線を１番目としたときのファンアウト配線の番号をｘ番（ただし、ｘは１以上ｎ以下の正の整数）、としたとき、ｘ番目のファンアウト配線と前記ｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸とがなす角度ｆ（ｘ）度を、ｆ（ｘ）＝α×ｃｏｓ（９０×ｘ／ｎ）で表される関数に従って算出する算出ステップと、
ｘ番目のファンアウト配線の位置を、前記ｘ番目のボンディングパッドに対応するボンディングパッドの形状の長軸に対してなすが角度ｆ（ｘ）度となるように確定する確定ステップと、
を備えることを特徴とする配線設計処理をコンピュータに実行させるためのコンピュータプログラム。 A computer program for causing a computer to execute a wiring design process for designing a position of a fan-out wiring drawn from a bonding pad on a substrate surface of a semiconductor package on a virtual plane corresponding to the substrate surface,
A setting step for setting a total number n (where n is a positive integer) of fan-out wirings whose positions should be determined on one side of the substrate surface;
The angle formed by the long axis of the shape of the bonding pad located at the extreme end on one side of the substrate surface and the corresponding fan-out wiring drawn from the bonding pad is α degrees, and the bonding located at the extreme end on one side of the substrate surface When the number of the fanout wiring when the corresponding fanout wiring drawn from the pad is the first is x (where x is a positive integer from 1 to n), the xth fanout wiring An angle f (x) degree formed by the major axis of the bonding pad shape corresponding to the x-th bonding pad is calculated according to a function represented by f (x) = α × cos (90 × x / n). A calculation step;
a determination step for determining the position of the x-th fan-out wiring with respect to the major axis of the shape of the bonding pad corresponding to the x-th bonding pad so that the angle is f (x) degrees;
A computer program for causing a computer to execute a wiring design process characterized by comprising: