JP2009139474A - Optical waveguide circuit chip - Google Patents

Optical waveguide circuit chip Download PDF

Info

Publication number
JP2009139474A
JP2009139474A JP2007313508A JP2007313508A JP2009139474A JP 2009139474 A JP2009139474 A JP 2009139474A JP 2007313508 A JP2007313508 A JP 2007313508A JP 2007313508 A JP2007313508 A JP 2007313508A JP 2009139474 A JP2009139474 A JP 2009139474A
Authority
JP
Japan
Prior art keywords
optical
chip
waveguide circuit
optical waveguide
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007313508A
Other languages
Japanese (ja)
Other versions
JP5039523B2 (en
Inventor
Kazumi Shimizu
和美 清水
Masayuki Okuno
将之 奥野
Hiromi Mizukoshi
ひろみ 水越
Tomoyo Shibazaki
智世 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2007313508A priority Critical patent/JP5039523B2/en
Publication of JP2009139474A publication Critical patent/JP2009139474A/en
Application granted granted Critical
Publication of JP5039523B2 publication Critical patent/JP5039523B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical waveguide circuit chip which has high mechanical strength in a chip end face by suppressing a warp around the chip end face while maintaining optical characteristics of an optical circuit, with a warp left in a part of the optical circuit, among warps due to difference in a thermal expansion coefficient between a substrate and a pattern layer, for the purpose of solving the following problems of a conventional optical waveguide circuit chip: cracks and fragments are likely to occur in a waveguide part or its end face when a reinforcement plate for thickness adjustment is stuck on the chip, causing a problem in mechanical strength; and since warp is forcedly suppressed by vacuum suction, a stress is imparted to the optical waveguide, which is apt to affect optical characteristics such as a transmission wavelength band or polarization dependency of an optical waveguide circuit. <P>SOLUTION: The optical waveguide circuit chip is characterized in that a groove is formed from an upper clad film to a substrate along the waveguide of an optical input/output waveguide circuit. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、光通信システムに用いる光導波回路チップに関するものである。   The present invention relates to an optical waveguide circuit chip used in an optical communication system.

インターネットの急速な普及に伴い、通信ネットワークを流通するデータ量が爆発的に増大している。これに対応して、通信容量を拡大するため、複数の光波長を用いる波長分割多重（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉ／Ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ）通信システムの実用化が進んでいる。初期は数波レベルの波長多重であったが、現在では８０波以上の高密度波長多重方式が商用化されるようになってきた。   With the rapid spread of the Internet, the amount of data distributed through communication networks has increased explosively. Correspondingly, in order to increase the communication capacity, a wavelength division multiplexing (WDM) communication system using a plurality of optical wavelengths has been put into practical use. Initially, wavelength multiplexing was performed at several wave levels, but at present, high-density wavelength multiplexing systems of 80 waves or more have come to be commercialized.

このようなＷＤＭシステムでは、多数の波長を取り扱うため、波長合分波器、光空間スイッチ等の各種光機能部品の多チャンネル化が進んでいる。なかでも石英系光導波回路モジュールは、低損失で、微細加工技術により高密度、高精度に作製でき、また、生産性が高く低価格で作製できるため、さまざまな多チャンネル向け光機能部品に用いられている。   In such a WDM system, in order to handle a large number of wavelengths, various optical functional parts such as a wavelength multiplexer / demultiplexer and an optical space switch have been increased in number of channels. In particular, silica-based optical waveguide circuit modules have low loss, can be manufactured with high density and high precision by microfabrication technology, and can be manufactured with high productivity and low cost. It has been.

図２２に一例として、光機能部品の主要構成要素である１×８スプリッタ機能を有する光導波回路モジュールの構成例を示す。このようなモジュールは、一般に光導波回路チップに光ファイバアレイ部品を付き合わせて光学的に接続した後、接着剤で固着一体化させて作製する。   As an example, FIG. 22 shows a configuration example of an optical waveguide circuit module having a 1 × 8 splitter function, which is a main component of the optical functional component. Such a module is generally manufactured by attaching an optical fiber array component to an optical waveguide circuit chip and optically connecting them, and then fixing and integrating them with an adhesive.

光導波回路チップは通常、次のように製造される。例えばＳｉ基板上に火炎堆積法（例えば、特許文献１を参照。）によってクラッド用の石英系ガラス微粒子とコア用の石英系ガラス微粒子とを順次所望の厚みに積層した後、全体に加熱処理を施し、各層の石英系ガラス微粒子を焼結して、石英系ガラスの下部クラッド膜とコア膜を形成する。次にコア膜にフォトリソグラフィー及びドライエッチング法を利用して所望の光回路のパターンを形成する。そして、再び、火炎堆積法によって下部クラッド膜の露出面にクラッド用石英系ガラス微粒子を堆積すると共に導波路パターンをクラッド用石英系ガラス微粒子中に埋設させた後、全体に加熱処理を施すことにより、クラッド用石英系ガラス微粒子を焼結させ、石英系ガラスの上部クラッド膜を形成する。   The optical waveguide circuit chip is usually manufactured as follows. For example, a silica-based glass particle for cladding and a silica-based glass particle for core are sequentially laminated to a desired thickness on a Si substrate by a flame deposition method (for example, see Patent Document 1), and then the whole is subjected to heat treatment. Then, the quartz glass fine particles of each layer are sintered to form a lower clad film and a core film of the quartz glass. Next, a desired optical circuit pattern is formed on the core film using photolithography and dry etching. Then, again, after depositing the silica glass fine particles for cladding on the exposed surface of the lower clad film by the flame deposition method and embedding the waveguide pattern in the silica fine glass particles for clad, the whole is subjected to heat treatment. Then, the clad silica glass fine particles are sintered to form an upper clad film of the silica glass.

通常、火炎堆積法でクラッド膜及びコア膜を形成する場合、その石英系ガラスの融点近傍の温度（例えば約１０００℃〜１３００℃）に加熱したのち、室温まで冷却する。Ｓｉ基板の熱膨張係数は１０−６オーダーの値であり、他方、石英系ガラスの熱膨張係数は１０−７オーダーの値であり、両者の値は大きく異なっているため、焼結後の冷却過程では、Ｓｉ基板の方が石英系ガラスよりも相対的に大きく収縮する。その結果、Ｓｉ基板に残留応力が発生し、基板の上面に凸形状の反りが発生する。 Usually, when a clad film and a core film are formed by a flame deposition method, the clad glass is heated to a temperature near the melting point of the quartz glass (for example, about 1000 ° C. to 1300 ° C.) and then cooled to room temperature. The thermal expansion coefficient of the Si substrate is a value on the order of 10 −6 , while the thermal expansion coefficient of the quartz-based glass is a value on the order of 10 −7. In the process, the Si substrate contracts relatively larger than the quartz glass. As a result, residual stress is generated in the Si substrate, and a convex warp is generated on the upper surface of the substrate.

その後、基板をチップ状に切り出した後の光導波回路チップにも上記の反りが残留するため、光導波回路チップと光ファイバアレイ部品を接続する際に以下のような問題が生じる。すなわち、光導波回路チップのチップ端面に露出している導波路の端部は光導波回路チップの反りのため直線状に並ばないことになる。一方、光ファイバアレイ部品の光ファイバの軸心は直線上に配列されている。このため、互いの光軸がずれて接続損失が増加するチャンネルが多数発生することになる。特に、近年の光導波回路チップの高機能化、高性能化に伴う多チャンネル化の進展により、従来の８チャンネル程度の小規模な光導波回路チップでは問題とされなかった光導波回路チップの反りによる接続損失を低減することが求められている。
特開昭５８−１０５１１１号公報 特開平７−２７９３３号公報 特開２０００−１４７３０７号公報 Thereafter, the warp also remains in the optical waveguide circuit chip after the substrate is cut into chips, and the following problems arise when connecting the optical waveguide circuit chip and the optical fiber array component. In other words, the end portion of the waveguide exposed on the chip end face of the optical waveguide circuit chip is not aligned in a straight line due to the warp of the optical waveguide circuit chip. On the other hand, the axes of the optical fibers of the optical fiber array component are arranged in a straight line. For this reason, a number of channels in which the optical axes are shifted and connection loss increases are generated. In particular, the warpage of the optical waveguide circuit chip, which has not been a problem in the conventional small-scale optical waveguide circuit chip of about 8 channels, due to the progress of multi-channelization accompanying the recent enhancement of functionality and performance of the optical waveguide circuit chip. It is required to reduce the connection loss due to.
JP 58-105111 A Japanese Patent Laid-Open No. 7-27933 JP 2000-147307 A

光導波回路チップの反りによる接続損失を解消する手段として、導波路パターン以外の箇所の石英系クラッド層を基板上から除去することが知られている（例えば、特許文献２を参照。）。図２３は、特許文献２に記載される光導波回路チップを示している。図２３（ａ）はチップの上面図を示したもので、図２３（ｂ）は図２３（ａ）のＡ−Ａ’線に沿う断面図を示したものである。図２３の光導波回路チップは、導波路パターン以外の箇所の石英系クラッド層を基板上から除去することで光導波回路チップの反りを解消している。   As a means for eliminating connection loss due to warping of an optical waveguide circuit chip, it is known to remove a silica-based clad layer other than the waveguide pattern from the substrate (for example, see Patent Document 2). FIG. 23 shows an optical waveguide circuit chip described in Patent Document 2. FIG. 23A shows a top view of the chip, and FIG. 23B shows a cross-sectional view taken along the line A-A ′ of FIG. In the optical waveguide circuit chip of FIG. 23, the warp of the optical waveguide circuit chip is eliminated by removing the silica-based clad layer other than the waveguide pattern from the substrate.

通常、光ファイバアレイ部品と光導波回路チップを接続する際には光導波回路チップ上に厚さ調整用の補強板を張りつけ、接続面の厚さを光ファイバアレイ部品の厚さと概ね一致させることによって、接着強度を向上させている。しかしながら、特許文献２に示された光導波回路チップでは導波路周辺部分の約７０μｍ幅しか石英系ガラスが残っていないため、光導波回路チップの切り出しの際や光導波回路チップ上に厚さ調整用補強板を貼る際に導波路部や導波路端面に割れや欠けが生じやすく、機械的強度に課題があった。   Normally, when connecting an optical fiber array component and an optical waveguide circuit chip, a reinforcing plate for adjusting the thickness is attached on the optical waveguide circuit chip so that the thickness of the connection surface is substantially equal to the thickness of the optical fiber array component. As a result, the adhesive strength is improved. However, in the optical waveguide circuit chip disclosed in Patent Document 2, only about 70 μm width of the peripheral portion of the waveguide is left with silica glass, so that the thickness is adjusted when the optical waveguide circuit chip is cut out or on the optical waveguide circuit chip. When a reinforcing plate is applied, cracks and chips are likely to occur in the waveguide portion and the waveguide end face, and there is a problem in mechanical strength.

光導波回路チップの反りによる接続損失を解消する他の手段として、強制的に反りを矯正しながら、補強板を貼り付けることが知られている（例えば、特許文献３を参照。）。図２４は、特許文献３に記載される光導波回路モジュールの概略図を示している。この発明では光導波回路チップを真空チャック上に載置し、真空吸着を行い、光導波回路チップの反りを矯正した状態で、光導波回路チップの上面全体に補強板９０５を貼りつけ、固定することによって、光導波回路チップの反りを抑制している。   As another means for eliminating the connection loss due to the warp of the optical waveguide circuit chip, it is known to attach a reinforcing plate while forcibly correcting the warp (see, for example, Patent Document 3). FIG. 24 shows a schematic diagram of an optical waveguide circuit module described in Patent Document 3. As shown in FIG. In this invention, the optical waveguide circuit chip is placed on the vacuum chuck, vacuum suction is performed, and the warp of the optical waveguide circuit chip is corrected, and the reinforcing plate 905 is attached and fixed to the entire upper surface of the optical waveguide circuit chip. This suppresses the warp of the optical waveguide circuit chip.

しかしながら、光導波路上にλ／２波長板を挿入する必要がある光回路、あるいは光導波路上に電気配線を形成しチップ上面から電気配線に給電を行う光回路等では、この方法で光導波回路チップの反りを矯正することはできない。また、真空吸着によって強制的に反りを抑制しているため、光回路に応力が加わり光回路の透過波長帯域や偏波依存性等の光学特性に影響が出やすいという課題がある。   However, in an optical circuit in which a λ / 2 wavelength plate needs to be inserted on the optical waveguide, or an optical circuit in which electrical wiring is formed on the optical waveguide and power is supplied to the electrical wiring from the upper surface of the chip, this method is used. Tip warping cannot be corrected. Further, since the warping is forcibly suppressed by vacuum suction, there is a problem that stress is applied to the optical circuit and optical characteristics such as the transmission wavelength band and polarization dependency of the optical circuit are likely to be affected.

そこで、係る課題を解決するため、本発明は、基板とパターン層の熱膨張係数の差による反りのうち、光回路の部分の反りを残して光回路の光学特性を維持しつつ、チップ端面付近での反りを抑制でき、チップ端面の機械的強度の高い光導波回路チップの提供を目的とする。   Therefore, in order to solve such a problem, the present invention provides a technique for maintaining the optical characteristics of the optical circuit while maintaining the optical characteristics of the optical circuit while maintaining the optical characteristics of the warp due to the difference in thermal expansion coefficient between the substrate and the pattern layer. An object of the present invention is to provide an optical waveguide circuit chip that can suppress warping and has high mechanical strength at the end face of the chip.

上記目的を達成するために、本発明に係る光導波回路チップは、入出力導波回路の導波路に沿うように上部クラッド膜から基板に向けて溝が形成されていることを特徴とする。   In order to achieve the above object, the optical waveguide circuit chip according to the present invention is characterized in that a groove is formed from the upper clad film toward the substrate along the waveguide of the input / output waveguide circuit.

具体的には、本発明に係る光導波回路チップは、平面状の基板と、前記基板の一方の面に積層され、光回路を含むパターン層と、を備える光導波路チップであって、前記光回路の光の入出力の少なくとも一部は、チップ端面まで前記パターン層に形成された光入出力導波回路の端部で行われ、前記パターン層は、前記基板面上の下部クラッド膜と、前記光回路が前記下部クラッド膜上に平面状に形成されたコア膜と、前記コア膜上及び前記下部クラッド膜の前記コア膜が形成されていない部分の上に形成される上部クラッド膜と、チップ端面まで形成される前記光入出力導波回路に含まれる導波路の両側に存在するように配置される、前記上部クラッド膜側からの溝と、を有することを特徴とする。   Specifically, the optical waveguide circuit chip according to the present invention is an optical waveguide chip comprising a planar substrate and a pattern layer stacked on one surface of the substrate and including an optical circuit, At least part of the light input / output of the circuit is performed at the end of the light input / output waveguide circuit formed in the pattern layer up to the chip end surface, and the pattern layer includes a lower clad film on the substrate surface, A core film formed in a planar shape on the lower clad film; and an upper clad film formed on the core film and on a portion of the lower clad film where the core film is not formed; And a groove from the upper clad film side disposed so as to exist on both sides of the waveguide included in the optical input / output waveguide circuit formed up to the chip end face.

光導波回路チップのチップ端面近傍に配置された光入出力導波回路の導波路と導波路の間に溝を設けることにより、基板とパターン層の熱膨張係数の差により焼結過程で発生した残留応力を溝で解放させ、チップ端面近傍の基板の反りを抑制することができる。また、溝の形成であるため、チップ端面の機械的強度を保つことができ、光導波回路チップの切り出しの際や光導波回路チップ上に厚さ調整用補強板を貼る際に導波路部や導波路端面に割れや欠けが生じ難い。一方、光回路の部分は基板がクラッドで覆われたままであり、残留応力は保持され、光回路にかかる応力の変動も少ない。   Occurred during the sintering process due to the difference in thermal expansion coefficient between the substrate and the pattern layer by providing a groove between the waveguide of the optical input / output waveguide circuit arranged near the chip end face of the optical waveguide circuit chip Residual stress can be released by the groove, and the warpage of the substrate in the vicinity of the chip end face can be suppressed. Also, since the groove is formed, the mechanical strength of the chip end face can be maintained, and when the optical waveguide circuit chip is cut out or when a reinforcing plate for thickness adjustment is pasted on the optical waveguide circuit chip, Cracks and chips are unlikely to occur on the end face of the waveguide. On the other hand, in the optical circuit portion, the substrate remains covered with the clad, the residual stress is maintained, and the fluctuation of the stress applied to the optical circuit is small.

従って、本発明は、基板とパターン層の熱膨張係数の差による反りのうち、光回路の部分の反りを残して光回路の光学特性を維持しつつ、チップ端面の反りを抑制でき、チップ端面の機械的強度の高い光導波回路チップの提供をすることができる。   Therefore, the present invention can suppress the warpage of the chip end face while maintaining the optical characteristics of the optical circuit while leaving the warp of the optical circuit portion out of the warp due to the difference in thermal expansion coefficient between the substrate and the pattern layer. It is possible to provide an optical waveguide circuit chip having a high mechanical strength.

さらに、光ファイバアレイ部品との接続強度が高く、光回路への応力変動が少ないため、長期に渡って、軸ずれのほとんどない低損失で安定な光導波回路モジュールを実現することができる。   Further, since the connection strength with the optical fiber array component is high and the stress fluctuation to the optical circuit is small, it is possible to realize a low-loss and stable optical waveguide circuit module with little axial deviation over a long period of time.

本発明に係る光導波回路チップの前記溝は、前記パターン層の前記光入出力導波回路の端部を含む前記チップ端面から離れていることを特徴とする。溝が光導波回路チップ端面よりも内側に形成されているため、機械的強度がさらに高まり、基板から切り出す際にチップ端面のチッピングによる割れや欠けの発生を防ぐことができる。   The groove of the optical waveguide circuit chip according to the present invention is characterized in that it is separated from the chip end surface including the end of the optical input / output waveguide circuit of the pattern layer. Since the groove is formed on the inner side of the end face of the optical waveguide circuit chip, the mechanical strength is further increased, and cracking and chipping due to chipping of the end face of the chip can be prevented when cutting from the substrate.

本発明に係る光導波回路チップの前記溝は、前記基板に達する深さであることを特徴とする。反り量を最も低減することができる。   The groove of the optical waveguide circuit chip according to the present invention has a depth reaching the substrate. The amount of warpage can be reduced most.

本発明に係る光導波回路チップの前記上部クラッド膜の表面の高さまで前記溝に充填され、前記基板と略等しい熱膨張率に調整された樹脂をさらに備えることを特徴とする。溝に樹脂を充填することにより、厚さ調整用基板と光導波回路チップを貼り合わせる際に接着面積が広くなり、接着強度が上昇する。このため、長期信頼性に優れた光導波路チップが得られる。   The optical waveguide circuit chip according to the present invention further includes a resin filled in the groove up to a height of a surface of the upper clad film and adjusted to have a thermal expansion coefficient substantially equal to that of the substrate. By filling the groove with resin, the bonding area is increased when the thickness adjusting substrate and the optical waveguide circuit chip are bonded together, and the bonding strength is increased. For this reason, an optical waveguide chip excellent in long-term reliability can be obtained.

本発明に係る光導波回路チップは、一方の面に前記溝の間隔で突起を有しており、前記突起を前記溝に嵌合させ、一の側面が前記パターン層の前記光入出力導波回路の端部を含む前記チップ端面と同一平面にあるように前記パターン層の縁に配置される補強板をさらに備えることを特徴とする。光導波回路チップと厚さ調整用補強板を貼り合わせる際に、接着剤中に混入する微小な気泡を低減させることができ、接着強度が増し、長期信頼性に優れた光導波路チップを実現することができる。   The optical waveguide circuit chip according to the present invention has protrusions on one surface at intervals of the grooves, the protrusions are fitted into the grooves, and one side surface is the optical input / output waveguide of the pattern layer. It further comprises a reinforcing plate disposed on the edge of the pattern layer so as to be in the same plane as the chip end surface including the end portion of the circuit. When the optical waveguide circuit chip and the thickness adjustment reinforcing plate are bonded together, it is possible to reduce minute bubbles mixed in the adhesive, increase the adhesive strength, and realize an optical waveguide chip with excellent long-term reliability. be able to.

本発明によれば、基板とパターン層の熱膨張係数の差による反りのうち、光回路の部分の反りを残して光回路の光学特性を維持しつつ、チップ端面の反りを抑制でき、チップ端面の機械的強度の高い光導波回路チップを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the curvature of a chip end surface can be suppressed, maintaining the optical characteristic of an optical circuit, leaving the curvature of the part of an optical circuit among the curvature by the difference of the thermal expansion coefficient of a board | substrate and a pattern layer, and a chip end surface An optical waveguide circuit chip with high mechanical strength can be provided.

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。   Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments. In the present specification and drawings, the same reference numerals denote the same components.

以下の実施例では基板としてシリコンを、導波路材料として石英系ガラス材料を、厚さ調整用補強板としてホウケイ酸ガラスを用いているが、本発明はこれらに限定されるものではなく、例えば、基板として石英基板、セラミックス基板、半導体基板、有機材料基板など、また導波路材料としてはセラミックス材料、半導体材料、有機材料なども適用できる。また、以下の実施例では光導波路の作製法として火炎堆積法を用いているが、本発明はこれらに限定されるものではなく、スパッタ法、気相法（ＣＶＤ法）、あるいはゾルゲル法といった各種の方法を用いることができる。   In the following examples, silicon is used as a substrate, quartz glass material is used as a waveguide material, and borosilicate glass is used as a reinforcing plate for thickness adjustment.However, the present invention is not limited to these, for example, A quartz substrate, a ceramic substrate, a semiconductor substrate, an organic material substrate, or the like can be used as the substrate, and a ceramic material, a semiconductor material, an organic material, or the like can be used as the waveguide material. In the following examples, a flame deposition method is used as a method for producing an optical waveguide. However, the present invention is not limited to these, and various methods such as a sputtering method, a vapor phase method (CVD method), or a sol-gel method are used. This method can be used.

（実施の形態１）
図１は、本実施形態の光導波回路チップ１に１６チャンネル波長無依存カプラ（１６ｃｈ−Ｗａｖｅｌｅｎｇｔｈ Ｉｎｓｅｎｓｉｔｉｖｅ Ｃｏｕｐｌｅｒ、以下、１６ｃｈ−ＷＩＮＣと略す。）を適応した場合の光導波回路モジュール３０１の外観図である。光導波回路モジュール３０１は、光導波回路チップ１、テープ状光ファイバ芯線２、溝付き基板３、押え蓋４、光ファイバアレイ部品５、厚さ調整用補強板６を含む。また、図１において、１ａは光導波回路チップ１のチップ端面を示す。 (Embodiment 1)
FIG. 1 is an external view of an optical waveguide circuit module 301 when a 16-channel wavelength-independent coupler (hereinafter, abbreviated as 16ch-WINC) is applied to the optical waveguide circuit chip 1 of the present embodiment. is there. The optical waveguide circuit module 301 includes an optical waveguide circuit chip 1, a tape-shaped optical fiber core wire 2, a grooved substrate 3, a pressing lid 4, an optical fiber array component 5, and a thickness adjusting reinforcing plate 6. In FIG. 1, reference numeral 1 a denotes a chip end face of the optical waveguide circuit chip 1.

図２は、本実施形態の光導波回路チップ１の一例である光導波回路チップ１−１の上面図である。図３は図２の光導波回路チップ１−１のＡ−Ａ’線に沿う断面図である。図４は図２の光導波回路チップ１−１のＢ−Ｂ’線に沿う断面図である。図５は図２の光導波回路チップ１−１のＣ−Ｃ’線に沿う断面図である。図６は図２の光導波回路チップ１−１のＤ−Ｄ’線に沿う断面図である。   FIG. 2 is a top view of an optical waveguide circuit chip 1-1 that is an example of the optical waveguide circuit chip 1 of the present embodiment. FIG. 3 is a sectional view taken along the line A-A ′ of the optical waveguide circuit chip 1-1 in FIG. 2. FIG. 4 is a cross-sectional view taken along line B-B ′ of the optical waveguide circuit chip 1-1 in FIG. 2. FIG. 5 is a sectional view taken along line C-C ′ of the optical waveguide circuit chip 1-1 in FIG. 2. FIG. 6 is a sectional view taken along line D-D ′ of the optical waveguide circuit chip 1-1 in FIG. 2.

光導波回路チップ１−１は、平面状の基板１３と、基板１３の一方の面に積層され、光回路１０１及び光回路１０１とチップ端面１ａとを接続して光回路１０１の光の入出力をチップ端面１ａにある端部で行う光入出力導波回路１１１を含むパターン層２５と、を備え、パターン層２５は、基板１３面上の下部クラッド膜１４ａと、光回路１０１が下部クラッド膜１４ａ上に平面状に形成されたコア膜１５と、コア膜１５上及び下部クラッド膜１４ａのコア膜１５が形成されていない部分の上に形成される上部クラッド膜１４ｂと、光入出力導波回路１１１に含まれる導波路の両側に存在するように配置される、上部クラッド膜１４ｂ側からの溝１６と、を有する。   The optical waveguide circuit chip 1-1 is laminated on a planar substrate 13 and one surface of the substrate 13, and the optical circuit 101 and the optical circuit 101 are connected to the chip end surface 1a to input / output light of the optical circuit 101. And a pattern layer 25 including an optical input / output waveguide circuit 111 that performs at the end portion of the chip end surface 1a. The pattern layer 25 includes a lower clad film 14a on the surface of the substrate 13, and the optical circuit 101 includes a lower clad film. A core film 15 formed flat on 14a, an upper clad film 14b formed on the core film 15 and a portion of the lower clad film 14a where the core film 15 is not formed, and an optical input / output waveguide And a groove 16 from the upper clad film 14b side, which is disposed so as to exist on both sides of the waveguide included in the circuit 111.

基板１３は厚さ１ｍｍのＳｉ基板である。なお、図２において基板１３は上部クラッド膜１４ｂに隠れて見えないため記載していない。下部クラッド膜１４ａの厚さは３０［μｍ］、上部クラッド膜１４ｂの厚さは３０［μｍ］である。コア膜１５はパターン化され下部クラッド膜１４ａ及び上部クラッド膜１４ｂに囲まれて光導波路のコアとして機能する。パターン化されたコア膜１５の断面の大きさは、７［μｍ］×７［μｍ］である。コア膜１５の下部クラッド膜１４ａ及び上部クラッド膜１４ｂとの比屈折率差は０．７５［％］である。   The substrate 13 is a Si substrate having a thickness of 1 mm. In FIG. 2, the substrate 13 is not shown because it is hidden behind the upper clad film 14b. The thickness of the lower cladding film 14a is 30 [μm], and the thickness of the upper cladding film 14b is 30 [μm]. The core film 15 is patterned and surrounded by the lower clad film 14a and the upper clad film 14b and functions as the core of the optical waveguide. The cross-sectional size of the patterned core film 15 is 7 [μm] × 7 [μm]. The relative refractive index difference between the lower cladding film 14a and the upper cladding film 14b of the core film 15 is 0.75 [%].

光導波回路チップ１−１の光回路１０１は、結合率が異なる光方向性結合器１１ａ及び光方向性結合器１１ｂを２本の導波路１２ａ及び導波路１２ｂで接続する構成を持つ１組のＷＩＮＣ回路である。光導波回路チップ１−１は前記ＷＩＮＣ回路を５００μｍ間隔で１６組並列に並べた１６ｃｈ−ＷＩＮＣチップである。導波路１２ａを石英ガラス中における１／４波長（λ＝１．５５［μｍ］）に相当する約０．２５［μｍ］だけ導波路１２ｂよりも長く設計することにより、分岐比の波長無依存化を実現している。   The optical circuit 101 of the optical waveguide circuit chip 1-1 has a set of configurations in which an optical directional coupler 11a and an optical directional coupler 11b having different coupling rates are connected by two waveguides 12a and 12b. It is a WINC circuit. The optical waveguide circuit chip 1-1 is a 16ch-WINC chip in which 16 sets of the WINC circuits are arranged in parallel at intervals of 500 μm. By designing the waveguide 12a to be longer than the waveguide 12b by about 0.25 [μm] corresponding to a quarter wavelength (λ = 1.55 [μm]) in quartz glass, the wavelength dependence of the branching ratio is independent. Has been realized.

溝１６は、光入出力導波回路１１１を構成する導波路１２１の間に形成される。溝１６は、チップ端面１ａから長さ５［ｍｍ］、深さは基板１３が露出する深さ、即ち６０［μｍ］の溝である。溝１６は、導波路よりも外側まで広がっている光パワーの閉じ込め領域のクラッドを残し、伝搬する光の電磁界分布に影響を与えないよう溝幅を２２０［μｍ］に設定した。   The groove 16 is formed between the waveguides 121 constituting the optical input / output waveguide circuit 111. The groove 16 is a groove having a length of 5 mm from the chip end surface 1a and a depth at which the substrate 13 is exposed, that is, 60 [μm]. The groove 16 has a groove width of 220 [μm] so as not to affect the electromagnetic field distribution of the propagating light, leaving a clad in the confinement region of the optical power spreading to the outside of the waveguide.

光導波回路チップ１−１は、次のように作製した。まず、背景技術で説明した公知の作製方法で、基板１３上に上部クラッド膜１４ｂまでを形成する。次に、溝１６をフォトリソグラフィーとドライエッチング法を利用して、光入出力導波回路１１１の導波路１２１間のみに形成する。なお、本実施例及び以降の実施例では、溝の形成にフォトリソグラフィーとドライエッチング法を用いているが、これに何ら限定されるものではなく、例えばサンドブラスト法、ダイシング法といった各種の方法を用いることが可能である。   The optical waveguide circuit chip 1-1 was produced as follows. First, up to the upper clad film 14b is formed on the substrate 13 by a known manufacturing method described in the background art. Next, the grooves 16 are formed only between the waveguides 121 of the optical input / output waveguide circuit 111 using photolithography and dry etching. In this embodiment and the following embodiments, photolithography and dry etching are used to form the grooves. However, the present invention is not limited to this, and various methods such as sandblasting and dicing are used. It is possible.

チップ端面１ａ付近における上面方向への反りを触針式表面形状測定器で測定した。反りを曲率半径で表した場合、溝１６の形成前には曲率半径３［ｍ］であったが、溝１６の形成後は曲率半径１０［ｍ］となった。これは、溝１６の形成で反りが極めて小さくなったことを示している。また、溝１６の形成により、チップ端面１ａに露出している光入出力導波回路１１１の端部についても基板１３の厚み方向への位置ズレが小さくなった。具体的には、チップ端面１ａの導波路１２１のうち両端にある導波路１２１の中心位置とチップ端面１ａの導波路１２１のうち中央にある導波路１２１の中心位置との基板１３の厚み方向への差が、溝１６の形成前は１．５［μｍ］であったが、溝１６の形成後は０．４［μｍ］まで減少した。   Warpage in the upper surface direction in the vicinity of the chip end surface 1a was measured with a stylus type surface shape measuring instrument. When the warp was expressed by a radius of curvature, the radius of curvature was 3 [m] before the formation of the groove 16, but the radius of curvature was 10 [m] after the formation of the groove 16. This indicates that the warpage is extremely small by the formation of the groove 16. Further, due to the formation of the groove 16, the positional deviation in the thickness direction of the substrate 13 is also reduced at the end portion of the optical input / output waveguide circuit 111 exposed on the chip end surface 1 a. Specifically, in the thickness direction of the substrate 13, the center position of the waveguide 121 at both ends of the waveguide 121 on the chip end face 1a and the center position of the waveguide 121 at the center of the waveguide 121 on the chip end face 1a. The difference was 1.5 [μm] before the formation of the groove 16, but decreased to 0.4 [μm] after the formation of the groove 16.

さらに、光導波回路チップ１に図１で示す厚さ調整用補強板６を紫外線硬化型接着剤で貼り付け固定した後、光導波回路チップ１のチップ端面１ａの光学斜め研磨を行った。最後に、光導波回路チップ１と光ファイバアレイ部品５の接続を行った。接続する際は、入力側から光を入射した状態で行い、出力側の光ファイバから出射される光量をモニタしながら、光ファイバアレイ部品５を調芯し、光量が最大となる位置に接着剤で固定した。このように作製した光導波回路モジュール３０１の各ポートの接続損失はほぼ０．５ｄＢと低損失でかつ均一であり、接続損失のばらつきは０．１ｄＢ以下と良好な値であった。   Further, after the thickness adjusting reinforcing plate 6 shown in FIG. 1 was attached and fixed to the optical waveguide circuit chip 1 with an ultraviolet curable adhesive, the optical end polishing of the chip end surface 1 a of the optical waveguide circuit chip 1 was performed. Finally, the optical waveguide circuit chip 1 and the optical fiber array component 5 were connected. When connecting, the optical fiber array component 5 is aligned while the amount of light emitted from the optical fiber on the output side is monitored while the amount of light emitted from the optical fiber on the output side is monitored. Fixed with. The connection loss of each port of the optical waveguide circuit module 301 manufactured in this way was as low as 0.5 dB and uniform, and the variation in connection loss was a good value of 0.1 dB or less.

本実施例に示したように、導波路１２１間に溝１６を形成することにより、チップ端面１ａ近傍の反りを緩和できる。溝１６を他の光回路を有する光導波回路チップに形成するためには、反り量についてさらに詳しく確認する必要がある。そこで、新たに反り評価用模擬チップを作製し、溝の長さまたは深さを変えた場合の光導波回路チップの反り量を詳細に明らかにした。   As shown in the present embodiment, by forming the groove 16 between the waveguides 121, the warpage in the vicinity of the chip end face 1a can be reduced. In order to form the groove 16 in an optical waveguide circuit chip having another optical circuit, it is necessary to confirm the warpage in more detail. Therefore, a new simulation chip for warpage evaluation was produced, and the amount of warpage of the optical waveguide circuit chip when the length or depth of the groove was changed was clarified in detail.

図７は、反り評価用模擬チップ２０１の上面図である。図８及び図９は、図７の反り評価用模擬チップ２０１のＡ−Ａ’線に沿う断面図である。反り評価用模擬チップ２０１の下部クラッド膜１４ａ、上部クラッド膜１４ｂ、コア膜１５の厚さは図２で説明した光導波回路チップ１−１と同様である。反り評価用模擬チップ２０１で溝１６の長さＬと溝１６の深さＨにより反り評価用模擬チップ２０１のチップ端面２０１ａ近傍の反り量がどのように変化するかを評価した。   FIG. 7 is a top view of the simulation chip 201 for warpage evaluation. 8 and 9 are cross-sectional views taken along the line A-A 'of the warp evaluation simulation chip 201 of FIG. The thicknesses of the lower clad film 14a, the upper clad film 14b, and the core film 15 of the warp evaluation simulated chip 201 are the same as those of the optical waveguide circuit chip 1-1 described in FIG. It was evaluated how the warpage amount in the vicinity of the chip end surface 201a of the simulation tip for warpage evaluation 201 changes depending on the length L of the groove 16 and the depth H of the groove 16 in the simulation tip 201 for warpage evaluation.

反り評価用模擬チップ２０１のチップサイズは幅１２［ｍｍ］、長さ３０［ｍｍ］とした。反り評価用模擬チップ２０１の光回路及び光入出力導波回路は簡略のため直線導波路１７としている。直線導波路１７は、一方のチップ端面２０１ａから他方のチップ端面２０１ａへ直線状に貫通している。反り評価用模擬チップ２０１には、直線導波路１７を２５０［μｍ］間隔で３２本並べてある。   The chip size of the warp evaluation simulated chip 201 was 12 [mm] in width and 30 [mm] in length. The optical circuit and the optical input / output waveguide circuit of the simulation chip 201 for warpage evaluation are a straight waveguide 17 for simplicity. The straight waveguide 17 penetrates linearly from one chip end surface 201a to the other chip end surface 201a. In the simulation chip 201 for warpage evaluation, 32 straight waveguides 17 are arranged at intervals of 250 [μm].

また、チップ端面２０１ａ近傍の直線導波路１７の間に溝１６を各々設けてある。溝１６の幅は２００［μｍ］である。溝１６の深さＨが５０［μｍ］と６０［μｍ］の２種類の反り評価用模擬チップ２０１を作製した。図８は溝１６の深さＨが６０［μｍ］の場合の断面図である。図９は溝の深さＨが５０［μｍ］の場合の断面図である。   Further, grooves 16 are respectively provided between the linear waveguides 17 in the vicinity of the chip end surface 201a. The width of the groove 16 is 200 [μm]. Two kinds of simulation chips 201 for warpage evaluation, in which the depth H of the groove 16 is 50 [μm] and 60 [μm], were produced. FIG. 8 is a cross-sectional view when the depth H of the groove 16 is 60 [μm]. FIG. 9 is a cross-sectional view when the groove depth H is 50 [μm].

さらに、溝１６の長さＬが０、０．５、１、２、５、１５［ｍｍ］である６種類の反り評価用模擬チップ２０１を作製した。なお、溝１６の長さＬが１５［ｍｍ］の場合、一方のチップ端面２０１ａから他方のチップ端面２０１ａまで溝１６が形成されている。その他の概略構成、作製手順は光導波回路チップ１と同様であるので、詳細な説明は省略する。   Furthermore, six types of simulation chips 201 for warpage evaluation in which the length L of the groove 16 is 0, 0.5, 1, 2, 5, 15 [mm] were produced. When the length L of the groove 16 is 15 [mm], the groove 16 is formed from one chip end surface 201a to the other chip end surface 201a. Since the other schematic configuration and manufacturing procedure are the same as those of the optical waveguide circuit chip 1, detailed description thereof is omitted.

反り評価用模擬チップ２０１のチップ端面２０１ａ付近における反りの測定を行った。反り量は触針式表面形状測定器により行い、チップ端面２０１ａから０．５［ｍｍ］内側の反り評価用模擬チップ２０１の表面を基板１３の厚み方向に測定した。走査距離は反り評価用模擬チップ２０１の幅方向に９［ｍｍ］とした。   The warpage in the vicinity of the chip end surface 201a of the simulated chip 201 for warpage evaluation was measured. The amount of warpage was measured by a stylus type surface shape measuring instrument, and the surface of the simulation tip 201 for warpage evaluation inside 0.5 [mm] from the tip end surface 201 a was measured in the thickness direction of the substrate 13. The scanning distance was set to 9 [mm] in the width direction of the warp evaluation simulation chip 201.

図１０は反り評価用模擬チップ２０１の反り量と溝１６の長さＬの関係を示す測定結果である。（ａ−１）は溝１６の深さＨが５０［μｍ］、（ａ−２）は溝１６の深さＨが６０［μｍ］の場合を示す。反り評価用模擬チップ２０１の反り量は溝形成前には３．５［μｍ］であったが、長さＬが長いほど反り量は小さくなり、Ｌ＝１５［ｍｍ］の場合、チップ端面の反りはほぼゼロとなった。また、深さＨが５０［μｍ］の場合でも充分な反り低減効果を得られることがわかった。例えば、長さＬ＝５［ｍｍ］の場合、反り量は１．５［μｍ］となり、２５０［μｍ］間隔の３２芯ファイバアレイ部品と接続した際の接続損失のばらつきは０．２［ｄＢ］以下と良好な値であった。   FIG. 10 is a measurement result showing the relationship between the warpage amount of the simulation tip 201 for warpage evaluation and the length L of the groove 16. (A-1) shows the case where the depth H of the groove 16 is 50 [μm], and (a-2) shows the case where the depth H of the groove 16 is 60 [μm]. The warpage amount of the simulation tip 201 for warpage evaluation was 3.5 [μm] before the groove formation, but the warpage amount becomes smaller as the length L becomes longer. When L = 15 [mm], the warpage of the chip end face is reduced. The warpage was almost zero. It was also found that a sufficient warp reduction effect can be obtained even when the depth H is 50 [μm]. For example, when the length L = 5 [mm], the amount of warpage is 1.5 [μm], and the variation in connection loss when connected to a 32-core fiber array component with an interval of 250 [μm] is 0.2 [dB]. It was a good value as follows.

図１１は反り評価用模擬チップ２０１の反り量と溝１６の深さＨの関係を示す測定結果である。（ｂ−１）は溝１６の長さＬが１５［ｍｍ］、（ｂ−２）は溝１６の長さＬが５［ｍｍ］の場合を示す。両者とも溝１６の深さＨが増えるにつれ、反り量が直線的に低減する。溝１６の深さがパターン層２５の厚みと等しいとき、反り量は最も低減する。   FIG. 11 shows measurement results showing the relationship between the warpage amount of the simulation tip 201 for warpage evaluation and the depth H of the groove 16. (B-1) shows the case where the length L of the groove 16 is 15 [mm], and (b-2) shows the case where the length L of the groove 16 is 5 [mm]. In both cases, the amount of warpage decreases linearly as the depth H of the groove 16 increases. When the depth of the groove 16 is equal to the thickness of the pattern layer 25, the amount of warpage is reduced most.

図１０及び図１１から明らかなように、溝１６の長さＬと溝１６の深さＨとを組み合わせることにより、光導波回路チップの光回路の種類に関わらず、反り量の抑制が可能であり、光導波回路チップとファイバアレイ部品等との接続損失ばらつきを許容できる量まで抑制できる。このことから、本発明に係る光導波路回路チップは設計の自由度が高く、光導波路上にλ／２波長板を挿入する必要がある光回路、あるいは光導波路上に電気配線を形成しチップ上面から電気配線に給電を行う光回路等でも、光導波回路チップの反りを矯正することができる。   As apparent from FIGS. 10 and 11, by combining the length L of the groove 16 and the depth H of the groove 16, the amount of warpage can be suppressed regardless of the type of the optical circuit of the optical waveguide circuit chip. Yes, it is possible to suppress the variation in connection loss between the optical waveguide circuit chip and the fiber array component to an allowable amount. Therefore, the optical waveguide circuit chip according to the present invention has a high degree of design freedom, and it is necessary to insert a λ / 2 wavelength plate on the optical waveguide, or an electric wiring is formed on the optical waveguide to form the upper surface of the chip. Even in an optical circuit that feeds power to the electrical wiring from the optical waveguide circuit chip, the warp of the optical waveguide circuit chip can be corrected.

以下に説明する実施形態の光導波回路チップにおいて、特に記載した以外は光導波回路チップ１−１と同じであるため、チップ及びモジュールの構成や作製手順の詳細な説明は省略する。   Since the optical waveguide circuit chip of the embodiment described below is the same as the optical waveguide circuit chip 1-1 except for the specific description, detailed description of the configuration and manufacturing procedure of the chip and module will be omitted.

（実施の形態２）
図１２は、本実施形態の光導波回路チップ１の他の例である光導波回路チップ１−２の上面図である。光導波回路チップ１−２の光回路１０２は図２の光導波回路チップ１−１と同様に１６ｃｈ−ＷＩＮＣチップである。光導波回路チップ１−２の溝１６は、パターン層２５の光入出力導波回路１１１の端部を含むチップ端面１ａから離れていることを特徴とする。溝１６は、光導波回路チップ１−２のチップ端面１ａから１［ｍｍ］内側の位置から形成されている。 (Embodiment 2)
FIG. 12 is a top view of an optical waveguide circuit chip 1-2 which is another example of the optical waveguide circuit chip 1 of the present embodiment. The optical circuit 102 of the optical waveguide circuit chip 1-2 is a 16ch-WINC chip like the optical waveguide circuit chip 1-1 of FIG. The groove 16 of the optical waveguide circuit chip 1-2 is characterized by being separated from the chip end surface 1a including the end of the optical input / output waveguide circuit 111 of the pattern layer 25. The groove 16 is formed from a position 1 [mm] inside from the chip end surface 1a of the optical waveguide circuit chip 1-2.

光導波回路チップ１−２のチップ端面１ａ付近における反りの測定を行った。反りを曲率半径で表した場合、溝１６の形成後の反りは、曲率半径７［ｍ］となった。具体的には、チップ端面１ａの導波路１２１のうち両端にある導波路１２１の中心位置とチップ端面１ａの導波路１２１のうち中央にある導波路１２１の中心位置との基板１３の厚み方向への差が、０．９［μｍ］と小さくなった。図１のように光ファイバアレイ部品５を接続した光導波回路モジュールでの損失評価を行った。光導波回路モジュールの各ポートの接続損失のばらつきも０．４［ｄＢ］以下と小さく良好であった。   The warpage in the vicinity of the chip end face 1a of the optical waveguide circuit chip 1-2 was measured. When the warp was expressed by a radius of curvature, the warp after forming the groove 16 was a radius of curvature of 7 [m]. Specifically, in the thickness direction of the substrate 13, the center position of the waveguide 121 at both ends of the waveguide 121 on the chip end face 1a and the center position of the waveguide 121 at the center of the waveguide 121 on the chip end face 1a. The difference was as small as 0.9 [μm]. As shown in FIG. 1, loss evaluation was performed on an optical waveguide circuit module to which the optical fiber array component 5 was connected. The dispersion of the connection loss of each port of the optical waveguide circuit module was also small and good at 0.4 [dB] or less.

各々の溝１６がチップ端面よりも内側に形成されているため機械的強度が高まり、光導波回路チップ１−２をダイシングソーで切り出す際にチップ端面１ａのチッピングによる割れや欠けの発生を防ぐことができる。また、チップ端面１ａのチッピングによる割れを防止するためにチップ端面１ａ近傍を保護する必要もないため、溝１６を保護する工程が不要で製造時間を短縮することができる。   Since each groove 16 is formed on the inner side of the chip end surface, the mechanical strength is enhanced, and when the optical waveguide circuit chip 1-2 is cut out with a dicing saw, the chip end surface 1a is prevented from being cracked or chipped. Can do. Further, since it is not necessary to protect the vicinity of the chip end surface 1a in order to prevent cracking due to chipping of the chip end surface 1a, a process for protecting the groove 16 is unnecessary, and the manufacturing time can be shortened.

本実施例に示したように、溝１６をチップ端面よりも内側に形成したことにより、切断時の作業性やチップ取り扱い性が容易となり、実用上十分な程度までチップ端面近傍の反りが低減でき、接続損失およびそれらのばらつきも抑えることができた。   As shown in the present embodiment, the groove 16 is formed on the inner side of the chip end face, so that the workability at the time of cutting and the chip handleability are facilitated, and the warpage near the chip end face can be reduced to a practically sufficient level. In addition, connection loss and their variation could be suppressed.

（実施の形態３）
図１３は、本実施形態の光導波回路チップ１の他の例である光導波回路チップ１−３の上面図である。光導波回路チップ１−３の光回路１０３は図２の光導波回路チップ１−１と同様に１６ｃｈ−ＷＩＮＣチップである。光導波回路チップ１−３と光導波回路チップ１−１との違いは、光導波回路チップ１−３において一方の光入出力導波回路１１１の導波路１２１がチップ端面１ａまで到達しておらず、光入出力導波回路１１１の導波路１２１の終端がそれぞれ光学素子２３に接続している点である。 (Embodiment 3)
FIG. 13 is a top view of an optical waveguide circuit chip 1-3 which is another example of the optical waveguide circuit chip 1 of the present embodiment. The optical circuit 103 of the optical waveguide circuit chip 1-3 is a 16ch-WINC chip like the optical waveguide circuit chip 1-1 of FIG. The difference between the optical waveguide circuit chip 1-3 and the optical waveguide circuit chip 1-1 is that, in the optical waveguide circuit chip 1-3, the waveguide 121 of one optical input / output waveguide circuit 111 reaches the chip end surface 1a. In other words, the end of the waveguide 121 of the optical input / output waveguide circuit 111 is connected to the optical element 23.

光学素子２３は、例えば、受光素子、発光素子又は光路変換素子である。受光素子は、例えば、フォトダイオードである。発光素子は、例えば、レーザーダイオードである。光路変換素子は、例えば、ミラーである。光学素子２３が受光素子の場合、光導波回路チップ１−３は、光入出力導波回路１１１から入力され、光回路１０３及び光入出力導波回路１１３を伝搬した光を光学素子２３で受光することができる。光学素子２３が発光素子の場合、光導波回路チップ１−３は、光学素子２３から出力され、光入出力導波回路１１３、光回路１０３及び光入出力導波回路１１１を伝搬した光をチップ端面１ａから出力することができる。光学素子２３が光路変換素子の場合、光導波回路チップ１−３は、光入出力導波回路１１１から入力され、光回路１０３及び光入出力導波回路１１３を伝搬した光の光軸を光学素子２３で方向変換し、上部クラッド膜１４ｂの表面に垂直に出力することができる。   The optical element 23 is, for example, a light receiving element, a light emitting element, or an optical path changing element. The light receiving element is, for example, a photodiode. The light emitting element is, for example, a laser diode. The optical path conversion element is, for example, a mirror. When the optical element 23 is a light receiving element, the optical waveguide circuit chip 1-3 receives light input from the optical input / output waveguide circuit 111 and propagated through the optical circuit 103 and the optical input / output waveguide circuit 113 by the optical element 23. can do. When the optical element 23 is a light-emitting element, the optical waveguide circuit chip 1-3 outputs light output from the optical element 23 and propagated through the optical input / output waveguide circuit 113, the optical circuit 103, and the optical input / output waveguide circuit 111. It can output from the end surface 1a. When the optical element 23 is an optical path conversion element, the optical waveguide circuit chip 1-3 receives the optical axis of the light input from the optical input / output waveguide circuit 111 and propagated through the optical circuit 103 and the optical input / output waveguide circuit 113. The direction can be changed by the element 23 and output perpendicular to the surface of the upper clad film 14b.

光導波回路チップ１−３は、図２の光導波回路チップ１−１と同様に光入出力導波回路１１１側のチップ端面１ａ付近の反りを抑制することができる。一方、光入出力導波回路１１３側のチップ端面１ａには光ファイバアレイ部品を接続しないため、チップ端面１ａ付近の反りを抑制する必要がなく、溝１６は形成されていない。   The optical waveguide circuit chip 1-3 can suppress warpage in the vicinity of the chip end surface 1a on the optical input / output waveguide circuit 111 side, similarly to the optical waveguide circuit chip 1-1 in FIG. On the other hand, since no optical fiber array component is connected to the chip end surface 1a on the side of the optical input / output waveguide circuit 113, it is not necessary to suppress warpage in the vicinity of the chip end surface 1a, and the groove 16 is not formed.

（実施の形態４）
図１４は、本実施形態の光導波回路チップ１の他の例である光導波回路チップ１−４の上面図である。光導波回路チップ１−４の光回路１０４は１×３２光スプリッタである。また、光回路１０４の両側に光入出力導波回路１１４−１と光入出力導波回路１１４−２が接続されている。光入出力導波回路１１４−１は１本の導波路１３１で構成される。光入出力導波回路１１４−２は３２本の導波路１２１で構成される。光導波回路チップ１−４の溝は、長さの異なる溝１６ａおよび溝１６ｂで構成され、出力側のみに設けられている。 (Embodiment 4)
FIG. 14 is a top view of an optical waveguide circuit chip 1-4 that is another example of the optical waveguide circuit chip 1 of the present embodiment. The optical circuit 104 of the optical waveguide circuit chip 1-4 is a 1 × 32 optical splitter. The optical input / output waveguide circuit 114-1 and the optical input / output waveguide circuit 114-2 are connected to both sides of the optical circuit 104. The optical input / output waveguide circuit 114-1 is composed of a single waveguide 131. The optical input / output waveguide circuit 114-2 is composed of 32 waveguides 121. The grooves of the optical waveguide circuit chip 1-4 are composed of grooves 16a and 16b having different lengths, and are provided only on the output side.

溝１６ａ及び溝１６ｂは、図２で説明した光導波回路チップ１−１の溝１６と同様の幅及び深さである。溝１６ａ及び溝１６ｂは、光入出力導波回路１１４−２の導波路１２１と導波路１２１との間に形成される。また、溝１６ａおよび１６ｂは、光導波回路チップ１−４の出力側のチップ端面１ａに交互に形成される。溝１６ａは５段目のＹ分岐からチップ端面１ａ側までであり、その長さＬは２．５［ｍｍ］である。溝１６ｂは４段目のＹ分岐からチップ端面１ａ側までであり、その長さＬは６［ｍｍ］である。入力側の導波路１３１は１本であり、反りの影響による接続損失の増大は小さく、入力側には溝は設けていない。   The groove 16a and the groove 16b have the same width and depth as the groove 16 of the optical waveguide circuit chip 1-1 described in FIG. The groove 16a and the groove 16b are formed between the waveguide 121 and the waveguide 121 of the optical input / output waveguide circuit 114-2. The grooves 16a and 16b are alternately formed on the chip end surface 1a on the output side of the optical waveguide circuit chip 1-4. The groove 16a extends from the fifth-stage Y branch to the chip end face 1a side, and its length L is 2.5 [mm]. The groove 16b extends from the fourth Y branch to the chip end face 1a side, and its length L is 6 [mm]. There is one waveguide 131 on the input side, and the increase in connection loss due to the influence of warpage is small, and no groove is provided on the input side.

光導波回路チップ１−４のチップ端面１ａ付近における反りの測定を行った。反りを曲率半径で表した場合、溝１６の形成後の反りは、曲率半径１０［ｍ］となった。具体的には、チップ端面１ａの導波路１２１のうち両端にある導波路１２１の中心位置とチップ端面１ａの導波路１２１のうち中央にある導波路１２１の中心位置との基板１３の厚み方向への差が、０．４［μｍ］となった。図１のように光ファイバアレイ部品５を接続した光導波回路モジュール（１×３２光スプリッタモジュール）での損失評価を行った。光導波回路モジュールの各ポートの接続損失のばらつきも０．１［ｄＢ］以下と小さくなった。   The warpage in the vicinity of the chip end surface 1a of the optical waveguide circuit chip 1-4 was measured. When the warp was expressed by a radius of curvature, the warp after forming the groove 16 was a radius of curvature of 10 [m]. Specifically, in the thickness direction of the substrate 13, the center position of the waveguide 121 at both ends of the waveguide 121 on the chip end face 1a and the center position of the waveguide 121 at the center of the waveguide 121 on the chip end face 1a. The difference was 0.4 [μm]. Loss evaluation was performed with an optical waveguide circuit module (1 × 32 optical splitter module) to which the optical fiber array component 5 was connected as shown in FIG. The variation in connection loss of each port of the optical waveguide circuit module was also reduced to 0.1 [dB] or less.

本実施例に示したように、溝１６の長さＬが一定でない複数の種類の溝を組み合わせる場合でもチップ端面１ａの反りは減少する。このため、光導波回路チップの設計上、光入出力導波回路の直線部分を長くすることができない場合でも、光入出力導波回路より長い溝を形成することができる。これは、光導波回路チップの光回路の種類に関わらず反り量を抑制でき、光導波路回路チップの設計の自由度が向上する。   As shown in this embodiment, even when a plurality of types of grooves whose length L of the groove 16 is not constant are combined, the warpage of the chip end surface 1a is reduced. For this reason, even when the linear portion of the optical input / output waveguide circuit cannot be elongated due to the design of the optical waveguide circuit chip, a groove longer than the optical input / output waveguide circuit can be formed. This can suppress the amount of warpage regardless of the type of the optical circuit of the optical waveguide circuit chip, and the degree of freedom in designing the optical waveguide circuit chip is improved.

（実施の形態５）
図１５は、本実施形態の光導波回路チップ１の他の例である光導波回路チップ１−５の上面図である。光導波回路チップ１−５の光回路１０５は、周波数間隔１００ＧＨｚの波長分割機能を有する１×３２チャンネルのアレイ導波路格子（Ａｒｒａｙｅｄ Ｗａｖｅｇｕｉｄｅ Ｇｒａｔｉｎｇ、以下、ＡＷＧと略す）である。ＡＷＧは入力側導波路１本、出力側導波路３２本で構成されている。また、光回路１０５の両側に光入出力導波回路１１５−１と光入出力導波回路１１５−２が接続されている。光入出力導波回路１１５−１は１本の導波路１３１で構成される。光入出力導波回路１１５−２は３２本の導波路１２１で構成される。 (Embodiment 5)
FIG. 15 is a top view of an optical waveguide circuit chip 1-5 that is another example of the optical waveguide circuit chip 1 of the present embodiment. The optical circuit 105 of the optical waveguide circuit chip 1-5 is a 1 × 32 channel arrayed waveguide grating (Arrayed Waveguide Grating, hereinafter abbreviated as AWG) having a wavelength division function with a frequency interval of 100 GHz. The AWG is composed of one input side waveguide and 32 output side waveguides. The optical input / output waveguide circuit 115-1 and the optical input / output waveguide circuit 115-2 are connected to both sides of the optical circuit 105. The optical input / output waveguide circuit 115-1 is composed of a single waveguide 131. The optical input / output waveguide circuit 115-2 includes 32 waveguides 121.

溝１６は、光入出力導波回路１１５−２の導波路１２１と導波路１２１との間に形成される。出力側導波路間隔は２５０［μｍ］である。溝１６は光導波回路チップ１−５の出力側のチップ端面１ａから形成し、長さＬは５［ｍｍ］とした。入力側の導波路１３１は１本であり、反りの影響による接続損失の増大は小さく、入力側には溝は設けていない。   The groove 16 is formed between the waveguide 121 and the waveguide 121 of the optical input / output waveguide circuit 115-2. The output-side waveguide interval is 250 [μm]. The groove 16 was formed from the chip end face 1a on the output side of the optical waveguide circuit chip 1-5, and the length L was 5 [mm]. There is one waveguide 131 on the input side, and the increase in connection loss due to the influence of warpage is small, and no groove is provided on the input side.

偏波依存性を解消するため、光導波回路チップ１−５を切り出した後、アレイ導波路中央部に切り込みを入れてλ／２波長板１８を挿入した。   In order to eliminate the polarization dependence, the optical waveguide circuit chip 1-5 was cut out, and then a λ / 2 wavelength plate 18 was inserted into the central portion of the arrayed waveguide.

光導波回路チップ１−５のチップ端面１ａ付近における反りの測定を行った。反りを曲率半径で表した場合、溝１６の形成後の反りは、曲率半径１０［ｍ］となった。具体的には、チップ端面１ａの導波路１２１のうち両端にある導波路１２１の中心位置とチップ端面１ａの導波路１２１のうち中央にある導波路１２１の中心位置との基板１３の厚み方向への差が、０．４［μｍ］と小さくなった。図１のように光ファイバアレイ部品５を接続した光導波回路モジュール（ＡＷＧモジュール）での損失評価を行った。光導波回路モジュールの各ポートにおける接続損失のばらつきも０．１［ｄＢ］以下と小さくなった。   The warpage in the vicinity of the chip end face 1a of the optical waveguide circuit chip 1-5 was measured. When the warp was expressed by a radius of curvature, the warp after forming the groove 16 was a radius of curvature of 10 [m]. Specifically, in the thickness direction of the substrate 13, the center position of the waveguide 121 at both ends of the waveguide 121 on the chip end face 1a and the center position of the waveguide 121 at the center of the waveguide 121 on the chip end face 1a. The difference was as small as 0.4 [μm]. Loss evaluation was performed with an optical waveguide circuit module (AWG module) to which the optical fiber array component 5 was connected as shown in FIG. The variation in connection loss at each port of the optical waveguide circuit module was also reduced to 0.1 [dB] or less.

一般にＡＷＧが含まれる光回路に加わっている応力が変化することによりＰＤＬ及びＰＤλ等の特性が変化する。ここで、ＰＤＬとは、ＴＥ光を入力する場合、またはＴＭ光を入力する場合の光出射パワーの損失差である。ＰＤλとは、ＴＥ光を入力する場合、またはＴＭ光を入力する場合の光出射パワーのピーク波長の差である。光回路１０５において溝１６の有無でＰＤＬ及びＰＤλの変化が見られなかった。これにより、溝１６の形成で光回路１０５にかかる応力が変化しなかったことを意味する。   In general, characteristics such as PDL and PDλ change due to a change in stress applied to an optical circuit including an AWG. Here, PDL is a loss difference in light output power when TE light is input or TM light is input. PDλ is a difference in peak wavelength of light emission power when TE light is input or when TM light is input. In the optical circuit 105, no change in PDL and PDλ was observed with or without the groove 16. This means that the stress applied to the optical circuit 105 was not changed by the formation of the groove 16.

（実施の形態６）
図１６は、本実施形態の光導波回路チップ１の他の例である光導波回路チップ１−６の上面図である。光導波回路チップ１−６の光回路１０６は、周波数間隔１００ＧＨｚで１×３２チャンネルの波長分割機能／多重化機能をそれぞれ同時に且つ独立に実現するため、１×３２ＤＥＭＵＸタイプおよび３２×１ＭＵＸタイプの２個のＡＷＧを組み合わせて構成されている。また、光回路１０６の両側に光入出力導波回路１１６−１と光入出力導波回路１１６−２が接続されている。光入出力導波回路１１６−１及び光入出力導波回路１１６−２は１本の導波路１３１と３２本の導波路１２１で構成される。 (Embodiment 6)
FIG. 16 is a top view of an optical waveguide circuit chip 1-6 that is another example of the optical waveguide circuit chip 1 of the present embodiment. Since the optical circuit 106 of the optical waveguide circuit chip 1-6 realizes the wavelength division function / multiplexing function of 1 × 32 channels at a frequency interval of 100 GHz simultaneously and independently, 2 × 1 × 32 DEMUX type and 32 × 1 MUX type 2 It is configured by combining AWGs. The optical input / output waveguide circuit 116-1 and the optical input / output waveguide circuit 116-2 are connected to both sides of the optical circuit 106. The optical input / output waveguide circuit 116-1 and the optical input / output waveguide circuit 116-2 are configured by one waveguide 131 and 32 waveguides 121.

このため、光導波回路チップ１−６の入力側導波路および出力側導波路は共に３３本となる。また、チップ端面１ａは導波路１２１の領域と導波路１３１の領域とに分かれていおり、溝１６も前記２つの領域に重点的に形成している。   For this reason, there are 33 input-side waveguides and output-side waveguides in the optical waveguide circuit chip 1-6. Further, the chip end face 1a is divided into a region of the waveguide 121 and a region of the waveguide 131, and the groove 16 is also formed mainly in the two regions.

溝１６は、導波路１２１と導波路１２１の間及び導波路１３１の両側に形成される。導波路１２１の導波路間隔は２５０［μｍ］である。溝１６はチップ端面１ａから形成し、長さは５［ｍｍ］とした。さらに、光回路図１５の光導波回路チップ１−５と同様にλ／２波長板１８ａ、１８ｂを挿入した。   The groove 16 is formed between the waveguide 121 and the waveguide 121 and on both sides of the waveguide 131. The waveguide interval of the waveguide 121 is 250 [μm]. The groove 16 was formed from the chip end surface 1a, and the length was 5 [mm]. Further, λ / 2 wavelength plates 18a and 18b were inserted in the same manner as the optical waveguide circuit chip 1-5 shown in FIG.

光導波回路チップ１−６のチップ端面１ａの導波路１２１付近における反りの測定を行った。反りを曲率半径で表した場合、溝１６の形成後の反りは、曲率半径１０［ｍ］となった。具体的には、チップ端面１ａの導波路１２１のうち両端にある導波路１２１の中心位置とチップ端面１ａの導波路１２１のうち中央にある導波路１２１の中心位置との基板１３の厚み方向への差が、０．４［μｍ］と小さくなった。また、溝１６を形成したことで、光回路１０６のＰＤＬ、ＰＤλ等の特性劣化は見られなかった。   The warpage of the chip end face 1a of the optical waveguide circuit chip 1-6 in the vicinity of the waveguide 121 was measured. When the warp was expressed by a radius of curvature, the warp after forming the groove 16 was a radius of curvature of 10 [m]. Specifically, in the thickness direction of the substrate 13, the center position of the waveguide 121 at both ends of the waveguide 121 on the chip end face 1a and the center position of the waveguide 121 at the center of the waveguide 121 on the chip end face 1a. The difference was as small as 0.4 [μm]. In addition, the formation of the groove 16 did not cause deterioration in characteristics of the optical circuit 106 such as PDL and PDλ.

図１５の光導波回路チップ１−５や図１６の光導波回路チップ１−６のように上面に波長板等が貼り付けられているために光導波回路チップ全体に補強板を張ることができない場合でも、回路特性を劣化させることなく光導波回路チップと光ファイバアレイ部品との接続損失ばらつきを抑制することができる。   Since a wave plate or the like is attached to the upper surface like the optical waveguide circuit chip 1-5 in FIG. 15 and the optical waveguide circuit chip 1-6 in FIG. 16, a reinforcing plate cannot be stretched over the entire optical waveguide circuit chip. Even in this case, it is possible to suppress variations in connection loss between the optical waveguide circuit chip and the optical fiber array component without deteriorating circuit characteristics.

なお、図１６ではチップ端面１ａ近傍に溝１６を導波路１２１の領域および導波路１３１の領域に重点的に形成し、当該領域の間には溝を設けなかったが、本発明はかかる実施例に限定されるものではない。例えば、図１７に示すように、チップ端面１ａ近傍に溝１６を隙間無く形成することにより、チップ端面１ａ近傍の反りを一層低減することができる。また、例えば、図１８に示すように、厚さ調整用補強板６との接着力が十分確保でき、あるいはコアおよびその周辺のクラッド部を伝搬する光信号パワーに悪影響を与えない範囲内で、溝１６と幅または長さが異なる溝１６ｃを導波路が存在しないクラッド部に設けることによってもチップ端面１ａの反り量を低減させることができる。   In FIG. 16, the groove 16 is formed mainly in the region of the waveguide 121 and the region of the waveguide 131 in the vicinity of the chip end surface 1a, and no groove is provided between the regions. It is not limited to. For example, as shown in FIG. 17, the warpage in the vicinity of the chip end surface 1a can be further reduced by forming the groove 16 in the vicinity of the chip end surface 1a without any gap. Further, for example, as shown in FIG. 18, the adhesive strength with the thickness adjusting reinforcing plate 6 can be sufficiently secured, or within a range that does not adversely affect the optical signal power propagating through the core and the surrounding clad portion, The amount of warpage of the chip end surface 1a can also be reduced by providing the groove 16c having a width or length different from that of the groove 16 in the clad portion where the waveguide does not exist.

（実施の形態７）
図１の光導波回路モジュール３０１を作製するためには、実施の形態１〜６で説明したような光導波回路チップ１を作製した後、光導波回路チップ１と光ファイバアレイ部品５とを確実に接続固定するために、厚さ調整用補強板６を紫外線硬化型接着剤でチップ端面１ａ近傍の光導波回路チップ表面に貼り付ける工程がある。しかし、チップ端面１ａ近傍のパターン層２５に設けた溝１６の数が多いと、厚さ調整用補強板６と光導波回路チップ１表面との接着面積が減少し、接着力が低下する。そこで、次にこの接着力低下を改善する実施例について説明する。なお、本実施例で説明する光導波回路チップ１は、実施の形態１〜６で説明した光導波回路チップ１−１〜光導波回路チップ１−６のいずれでもよい。 (Embodiment 7)
In order to manufacture the optical waveguide circuit module 301 of FIG. 1, after manufacturing the optical waveguide circuit chip 1 as described in the first to sixth embodiments, the optical waveguide circuit chip 1 and the optical fiber array component 5 are securely connected. In order to connect and fix to the optical waveguide circuit chip, there is a step of attaching the thickness adjusting reinforcing plate 6 to the surface of the optical waveguide circuit chip near the chip end face 1a with an ultraviolet curable adhesive. However, if the number of the grooves 16 provided in the pattern layer 25 in the vicinity of the chip end surface 1a is large, the adhesion area between the thickness adjusting reinforcing plate 6 and the surface of the optical waveguide circuit chip 1 is reduced, and the adhesive force is lowered. Then, the Example which improves this adhesive force fall is described next. The optical waveguide circuit chip 1 described in this example may be any of the optical waveguide circuit chip 1-1 to the optical waveguide circuit chip 1-6 described in the first to sixth embodiments.

図１９は、厚さ調整用補強板６が接着された光導波回路チップ１のチップ端面１ａ近傍における断面図である。光導波回路チップ１は、上部クラッド膜１４ｂの表面の高さまで溝１６に充填され、基板１３と略等しい熱膨張率に調整された樹脂１９をさらに備えることを特徴とする。   FIG. 19 is a cross-sectional view in the vicinity of the chip end face 1a of the optical waveguide circuit chip 1 to which the thickness adjusting reinforcing plate 6 is bonded. The optical waveguide circuit chip 1 further includes a resin 19 that fills the groove 16 to the height of the surface of the upper clad film 14 b and is adjusted to have a thermal expansion coefficient substantially equal to that of the substrate 13.

チップ端面１ａ近傍のパターン層２５に形成した溝１６に、環境温度の変化に対して体積の変動が少ない低熱膨張性の樹脂１９を塗布・充填し、硬化させたのち、表面を研磨して平坦化した。樹脂１９は、基板１３と熱膨張率が略等しいことが望ましい。基板との膨張量が等しいため、環境温度の変化に対する耐久性を高めることができる。その後、光導波回路チップ１に厚さ調整用基板６を紫外線硬化型接着剤２０で貼り付け固定する。   The groove 16 formed in the pattern layer 25 in the vicinity of the chip end surface 1a is coated and filled with a low thermal expansion resin 19 having a small volume variation with respect to a change in environmental temperature, cured, and then the surface is polished and flattened. Turned into. The resin 19 desirably has a thermal expansion coefficient substantially equal to that of the substrate 13. Since the amount of expansion with the substrate is equal, durability against changes in environmental temperature can be enhanced. Thereafter, the thickness adjusting substrate 6 is attached and fixed to the optical waveguide circuit chip 1 with an ultraviolet curable adhesive 20.

このように、樹脂１９を充填することで、厚さ調整用基板６と光導波回路チップ１との接着面積が広くなり接着強度が増す。さらに、環境温度の変化に対して樹脂１９の体積の変動が少ないため、長期信頼性に優れた光導波路モジュール３０１が得られる。   Thus, by filling the resin 19, the bonding area between the thickness adjusting substrate 6 and the optical waveguide circuit chip 1 is widened, and the bonding strength is increased. Furthermore, since the volume of the resin 19 is small with respect to changes in the environmental temperature, the optical waveguide module 301 having excellent long-term reliability can be obtained.

なお、溝１６に充填する樹脂は、紫外線硬化型が好適であるがこれに限るものではなく、熱硬化型、２液混合型等の樹脂でもよい。   The resin filling the grooves 16 is preferably an ultraviolet curable resin, but is not limited to this, and may be a thermosetting resin or a two-component mixed resin.

（実施の形態８）
図２０は、光導波回路チップ１に補強板２１を取り付ける組立作業図である。また、図２１は、補強板２１を取り付けた光導波回路チップ１のチップ端面１ａ近傍の断面図である。補強板２１は、一方の面に溝１６の間隔で突起３１を有している。光導波回路チップ１は、補強板２１の突起３１を溝１６に嵌合させ、補強板２１の一の側面がパターン層２５の光入出力導波回路の端部を含むチップ端面１ａと同一平面にあるように、補強板２１をパターン層２５の縁に配置する。図２０及び図２１の光導波回路チップ１は、補強板２１として櫛歯型補強板を使用している。補強板２１は図１の厚さ調整用補強板６の代替とすることができる。なお、本実施例で説明する光導波回路チップ１は、実施の形態１〜６で説明した光導波回路チップ１−１〜光導波回路チップ１−６のいずれでもよい。 (Embodiment 8)
FIG. 20 is an assembly work diagram for attaching the reinforcing plate 21 to the optical waveguide circuit chip 1. FIG. 21 is a cross-sectional view of the vicinity of the chip end surface 1a of the optical waveguide circuit chip 1 to which the reinforcing plate 21 is attached. The reinforcing plate 21 has protrusions 31 at intervals of the grooves 16 on one surface. In the optical waveguide circuit chip 1, the protrusion 31 of the reinforcing plate 21 is fitted into the groove 16, and one side surface of the reinforcing plate 21 is flush with the chip end surface 1 a including the end of the optical input / output waveguide circuit of the pattern layer 25. The reinforcing plate 21 is arranged on the edge of the pattern layer 25 as shown in FIG. The optical waveguide circuit chip 1 of FIGS. 20 and 21 uses a comb-shaped reinforcing plate as the reinforcing plate 21. The reinforcing plate 21 can be substituted for the thickness adjusting reinforcing plate 6 of FIG. The optical waveguide circuit chip 1 described in this example may be any of the optical waveguide circuit chip 1-1 to the optical waveguide circuit chip 1-6 described in the first to sixth embodiments.

図２０に示すように、補強板２１には、チップ端面１ａ近傍のパターン層２５に形成した溝１６に嵌合する突起３１を形成してある。補強板２１の突起３１を溝１６にはめ込み、紫外線硬化型接着剤２０により固定した。   As shown in FIG. 20, the reinforcing plate 21 is formed with a protrusion 31 that fits into the groove 16 formed in the pattern layer 25 in the vicinity of the chip end surface 1a. The protrusion 31 of the reinforcing plate 21 was fitted into the groove 16 and fixed with the ultraviolet curable adhesive 20.

このように、突起３１が溝１６に嵌合することで紫外線硬化型接着剤２０中に混入する微小な気泡を低減させることができ、接着強度が増す。そのため、長期信頼性に優れた光導波路モジュール３０１が得られる。   As described above, when the protrusion 31 is fitted in the groove 16, minute bubbles mixed in the ultraviolet curable adhesive 20 can be reduced, and the adhesive strength is increased. Therefore, the optical waveguide module 301 excellent in long-term reliability can be obtained.

チップ端面に溝を有する光導波回路チップは、製造工程で反りを解消するための外力が不要であるため、光回路上にλ／２波長板を挿入する光導波回路チップや光回路上に電気配線を形成する光導波回路チップにも適用することができる。   An optical waveguide circuit chip having a groove on the chip end surface does not require an external force to eliminate warpage in the manufacturing process, so an optical waveguide circuit chip in which a λ / 2 wavelength plate is inserted on the optical circuit or an electrical circuit on the optical circuit The present invention can also be applied to an optical waveguide circuit chip that forms wiring.

本発明に係る光導波回路チップを含む光導波回路モジュールを示す図である。It is a figure which shows the optical waveguide circuit module containing the optical waveguide circuit chip concerning this invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 図２の光導波回路チップのＡ−Ａ’線に沿う断面図である。FIG. 3 is a cross-sectional view taken along line A-A ′ of the optical waveguide circuit chip of FIG. 2. 図２の光導波回路チップのＢ−Ｂ’線に沿う断面図である。FIG. 3 is a sectional view taken along line B-B ′ of the optical waveguide circuit chip of FIG. 2. 図２の光導波回路チップのＣ−Ｃ’線に沿う断面図である。FIG. 3 is a cross-sectional view taken along line C-C ′ of the optical waveguide circuit chip of FIG. 2. 図２の光導波回路チップのＤ−Ｄ’線に沿う断面図である。FIG. 3 is a sectional view taken along line D-D ′ of the optical waveguide circuit chip of FIG. 2. 反り評価用模擬チップの上面図である。It is a top view of the simulation chip | tip for curvature evaluation. 図７の反り評価用模擬チップのＡ−Ａ’線に沿う断面図である。It is sectional drawing which follows the A-A 'line of the simulation chip | tip for the curvature evaluation of FIG. 図７の反り評価用模擬チップのＡ−Ａ’線に沿う断面図である。It is sectional drawing which follows the A-A 'line of the simulation chip | tip for the curvature evaluation of FIG. 反り評価用模擬チップの反り量と溝の長さの関係を示す測定結果である。（ａ−１）は溝の深さが５０［μｍ］、（ａ−２）は溝の深さが６０［μｍ］の場合を示す。It is a measurement result which shows the relationship between the curvature amount of the simulation chip | tip for curvature evaluation, and the length of a groove | channel. (A-1) shows the case where the groove depth is 50 [μm], and (a-2) shows the case where the groove depth is 60 [μm]. 反り評価用模擬チップの反り量と溝の深さの関係を示す測定結果である。（ｂ−１）は溝の長さが１５［ｍｍ］、（ｂ−２）は溝の長さが５［ｍｍ］の場合を示す。It is a measurement result which shows the relationship between the curvature amount of the simulation chip | tip for curvature evaluation, and the depth of a groove | channel. (B-1) shows the case where the groove length is 15 [mm], and (b-2) shows the case where the groove length is 5 [mm]. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 本発明に係る光導波回路チップの上面図である。It is a top view of the optical waveguide circuit chip concerning the present invention. 厚さ調整用補強板が接着された光導波回路チップのチップ端面近傍における断面図である。It is sectional drawing in the chip | tip end surface vicinity of the optical waveguide circuit chip to which the reinforcing plate for thickness adjustment was adhere | attached. 光導波回路チップに補強板を取り付ける組立作業図である。It is an assembly work figure which attaches a reinforcement board to an optical waveguide circuit chip. 補強板を取り付けた光導波回路チップのチップ端面近傍の断面図である。It is sectional drawing of the chip | tip end surface vicinity of the optical waveguide circuit chip which attached the reinforcement board. 従来の光導波回路モジュールの一例を示す図である。It is a figure which shows an example of the conventional optical waveguide circuit module. 従来の光導波回路チップの一例を示す図である。（ａ）はチップの上面図を示したもので、（ｂ）は（ａ）のＡ−Ａ’線に沿う断面図を示したものである。It is a figure which shows an example of the conventional optical waveguide circuit chip. (A) is a top view of the chip, and (b) is a cross-sectional view taken along line A-A ′ of (a). 従来の光導波回路モジュールの一例を示す図である。It is a figure which shows an example of the conventional optical waveguide circuit module.

符号の説明Explanation of symbols

１、１−１〜１−６：光導波回路チップ
１ａ：チップ端面
２：テープ状光ファイバ芯線
３：溝付き基板
４：押え蓋
５：光ファイバアレイ部品
６：厚さ調整用補強板
１１ａ，１１ｂ：光方向性結合器
１２ａ，１２ｂ、１２１、１３１：導波路
１３：基板
１４ａ：下部クラッド膜
１４ｂ：上部クラッド膜
１５：コア
１６、１６ａ，１６ｂ：溝
１７：直線導波路
１８，１８ａ，１８ｂ：λ／２波長板
１９：樹脂
２０：紫外線硬化型接着剤
２１：補強板
２３：光学素子
２５：パターン層
３１：突起
１０１〜１０６：光回路
１１１、１１３、１１４−１、１１４−２、１１５−１、１１５−２、１１６−１〜６：光入出力導波回路
２０１：反り評価用模擬チップ
３０１：光導波路モジュール
７０１：光導波路回路チップ
７０２：１×８スプリッタ回路
７０３ａ，７０３ｂ：溝付き基板
７０４ａ，７０４ｂ：押え蓋
７０５ａ，７０５ｂ：厚さ調整用補強板
７０６：光ファイバ芯線
７０７：テープ状光ファイバ芯線
８０１：Ｓｉ基板
８０２：クラッド膜
８０３：チャネル導波路
９０１：光導波回路チップ
９０２ａ，９０２ｂ：光ファイバアレイ部品
９０３：光ファイバ芯線
９０４：テープ状光ファイバ芯線
９０５：補強板 1, 1-1 to 1-6: Optical waveguide circuit chip 1a: Chip end face 2: Tape-shaped optical fiber core wire 3: Substrate with groove 4: Holding lid 5: Optical fiber array component 6: Reinforcing plate 11a for adjusting thickness 11b: optical directional couplers 12a, 12b, 121, 131: waveguide 13: substrate 14a: lower cladding film 14b: upper cladding film 15: cores 16, 16a, 16b: groove 17: linear waveguides 18, 18a, 18b : Λ / 2 wavelength plate 19: Resin 20: UV curable adhesive 21: Reinforcing plate 23: Optical element 25: Pattern layer 31: Protrusions 101 to 106: Optical circuits 111, 113, 114-1, 114-2, 115 -1, 115-2, 116-1 to 6: Optical input / output waveguide circuit 201: Warpage evaluation simulation chip 301: Optical waveguide module 701: Optical waveguide circuit chip 702: 1 × 8 splitter circuit 70 3a, 703b: grooved substrates 704a, 704b: presser lids 705a, 705b: thickness adjusting reinforcing plate 706: optical fiber core wire 707: tape optical fiber core wire 801: Si substrate 802: clad film 803: channel waveguide 901: Optical waveguide circuit chips 902a, 902b: optical fiber array component 903: optical fiber core wire 904: tape-shaped optical fiber core wire 905: reinforcing plate

Claims (5)

平面状の基板と、
前記基板の一方の面に積層され、光回路を含むパターン層と、
を備える光導波路チップであって、
前記光回路の光の入出力の少なくとも一部は、チップ端面まで前記パターン層に形成された光入出力導波回路の端部で行われ、
前記パターン層は、
前記基板面上の下部クラッド膜と、
前記光回路が前記下部クラッド膜上に平面状に形成されたコア膜と、
前記コア膜上及び前記下部クラッド膜の前記コア膜が形成されていない部分の上に形成される上部クラッド膜と、
チップ端面まで形成される前記光入出力導波回路に含まれる導波路の両側に存在するように配置される、前記上部クラッド膜側からの溝と、
を有することを特徴とする光導波回路チップ。 A planar substrate;
A pattern layer laminated on one surface of the substrate and including an optical circuit;
An optical waveguide chip comprising:
At least part of the light input / output of the optical circuit is performed at the end of the optical input / output waveguide circuit formed in the pattern layer up to the chip end surface,
The pattern layer is
A lower clad film on the substrate surface;
A core film in which the optical circuit is formed in a planar shape on the lower clad film;
An upper clad film formed on the core film and a portion of the lower clad film where the core film is not formed;
A groove from the upper clad film side disposed to be present on both sides of the waveguide included in the optical input / output waveguide circuit formed up to the chip end face;
An optical waveguide circuit chip comprising: 前記溝は、前記パターン層の前記光入出力導波回路の端部を含む前記チップ端面から離れていることを特徴とする請求項１に記載の光導波回路チップ。   2. The optical waveguide circuit chip according to claim 1, wherein the groove is separated from the chip end surface including an end of the optical input / output waveguide circuit of the pattern layer. 前記溝は、前記基板に達する深さであることを特徴とする請求項１又は２に記載の光導波回路チップ。   The optical waveguide circuit chip according to claim 1, wherein the groove has a depth reaching the substrate. 前記上部クラッド膜の表面の高さまで前記溝に充填され、前記基板と略等しい熱膨張率に調整された樹脂をさらに備えることを特徴とする請求項１から３に記載のいずれかの光導波回路チップ。   4. The optical waveguide circuit according to claim 1, further comprising a resin filled in the groove up to a height of a surface of the upper clad film and adjusted to a thermal expansion coefficient substantially equal to that of the substrate. Chip. 一方の面に前記溝の間隔で突起を有しており、前記突起を前記溝に嵌合させ、一の側面が前記パターン層の前記光入出力導波回路の端部を含む前記チップ端面と同一平面にあるように前記パターン層の縁に配置される補強板をさらに備えることを特徴とする請求項１から３に記載のいずれかの光導波回路チップ。   Protrusions on one surface at intervals of the grooves, the protrusions are fitted into the grooves, and one side surface of the chip end surface including the end of the optical input / output waveguide circuit of the pattern layer; 4. The optical waveguide circuit chip according to claim 1, further comprising a reinforcing plate disposed on an edge of the pattern layer so as to be in the same plane.
JP2007313508A 2007-12-04 2007-12-04 Optical waveguide circuit chip Expired - Fee Related JP5039523B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007313508A JP5039523B2 (en) 2007-12-04 2007-12-04 Optical waveguide circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007313508A JP5039523B2 (en) 2007-12-04 2007-12-04 Optical waveguide circuit chip

Publications (2)

Publication Number Publication Date
JP2009139474A true JP2009139474A (en) 2009-06-25
JP5039523B2 JP5039523B2 (en) 2012-10-03

Family

ID=40870169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007313508A Expired - Fee Related JP5039523B2 (en) 2007-12-04 2007-12-04 Optical waveguide circuit chip

Country Status (1)

Country Link
JP (1) JP5039523B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016188886A (en) * 2015-03-30 2016-11-04 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing the same
WO2018225820A1 (en) * 2017-06-07 2018-12-13 日本電信電話株式会社 Connection structure for optical waveguide chip
WO2024034641A1 (en) * 2022-08-10 2024-02-15 古河電気工業株式会社 Optical waveguide structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343105A (en) * 1986-08-11 1988-02-24 Nippon Telegr & Teleph Corp <Ntt> Single mode optical waveguide
JPH0815540A (en) * 1994-06-29 1996-01-19 Sumitomo Electric Ind Ltd Optical waveguide and its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343105A (en) * 1986-08-11 1988-02-24 Nippon Telegr & Teleph Corp <Ntt> Single mode optical waveguide
JPH0815540A (en) * 1994-06-29 1996-01-19 Sumitomo Electric Ind Ltd Optical waveguide and its production

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016188886A (en) * 2015-03-30 2016-11-04 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing the same
WO2018225820A1 (en) * 2017-06-07 2018-12-13 日本電信電話株式会社 Connection structure for optical waveguide chip
JPWO2018225820A1 (en) * 2017-06-07 2019-11-07 日本電信電話株式会社 Optical waveguide chip connection structure
CN110741294A (en) * 2017-06-07 2020-01-31 日本电信电话株式会社 Connection structure of optical waveguide chip
US11036015B2 (en) 2017-06-07 2021-06-15 Nippon Telegraph And Telephone Corporation Connection structure of optical waveguide chips
CN110741294B (en) * 2017-06-07 2021-11-12 日本电信电话株式会社 Connection structure of optical waveguide chip
US11493705B2 (en) 2017-06-07 2022-11-08 Nippon Telegraph And Telephone Corporation Connection structure of optical waveguide chips
WO2024034641A1 (en) * 2022-08-10 2024-02-15 古河電気工業株式会社 Optical waveguide structure

Also Published As

Publication number Publication date
JP5039523B2 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
US20040057653A1 (en) Integrated optical element, integrated optical element fabrication method, and light source module
JP5323646B2 (en) Hybrid integrated optical module
JP3794327B2 (en) Optical coupler and manufacturing method thereof
KR100897887B1 (en) Hybrid integration structure between optical active devices and planar lightwave circuit using fiber array
JP6706859B2 (en) Optical module
JP2000180646A (en) Optical circuit device
JP2015191110A (en) Optical waveguide coupling structure and manufacturing method of optical waveguide coupling structure
JP5039523B2 (en) Optical waveguide circuit chip
JP2004170924A (en) Waveguide embedded optical circuit and optical element used therefor
JP7372578B2 (en) optical module
JP2005301301A (en) Optical coupler
JP2006251046A (en) Optical waveguide substrate, optical surface mounting waveguide element, and their manufacturing method
US6819859B2 (en) Planar lightwave circuit type variable optical attenuator
US20220390670A1 (en) Optical Module
JP7364929B2 (en) How to connect optical fiber array
JP3549404B2 (en) Method of manufacturing filter-inserted waveguide device
JP7124672B2 (en) Optical connection parts and optical connection structures
JP3788397B2 (en) Optical waveguide device and communication device using optical waveguide device
JP2014035474A (en) Array waveguide diffraction grating type optical multiplexer/demultiplexer
JP7244788B2 (en) Optical fiber connection structure
WO2023095278A1 (en) Optical element, optical integrated element, and manufacturing method for optical element
JP4954828B2 (en) Optical waveguide circuit and manufacturing method thereof
JP4699435B2 (en) Optical module
WO2023079720A1 (en) Optical element, optical integrated element, and method for manufacturing optical integrated element
JP4498978B2 (en) Planar optical circuit assembly and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5039523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees