JP2009139474A - Optical waveguide circuit chip - Google Patents
Optical waveguide circuit chip Download PDFInfo
- Publication number
- JP2009139474A JP2009139474A JP2007313508A JP2007313508A JP2009139474A JP 2009139474 A JP2009139474 A JP 2009139474A JP 2007313508 A JP2007313508 A JP 2007313508A JP 2007313508 A JP2007313508 A JP 2007313508A JP 2009139474 A JP2009139474 A JP 2009139474A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- chip
- waveguide circuit
- optical waveguide
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
Description
本発明は、光通信システムに用いる光導波回路チップに関するものである。 The present invention relates to an optical waveguide circuit chip used in an optical communication system.
インターネットの急速な普及に伴い、通信ネットワークを流通するデータ量が爆発的に増大している。これに対応して、通信容量を拡大するため、複数の光波長を用いる波長分割多重(WDM:Wavelength Division Multi/Demultiplexing)通信システムの実用化が進んでいる。初期は数波レベルの波長多重であったが、現在では80波以上の高密度波長多重方式が商用化されるようになってきた。 With the rapid spread of the Internet, the amount of data distributed through communication networks has increased explosively. Correspondingly, in order to increase the communication capacity, a wavelength division multiplexing (WDM) communication system using a plurality of optical wavelengths has been put into practical use. Initially, wavelength multiplexing was performed at several wave levels, but at present, high-density wavelength multiplexing systems of 80 waves or more have come to be commercialized.
このようなWDMシステムでは、多数の波長を取り扱うため、波長合分波器、光空間スイッチ等の各種光機能部品の多チャンネル化が進んでいる。なかでも石英系光導波回路モジュールは、低損失で、微細加工技術により高密度、高精度に作製でき、また、生産性が高く低価格で作製できるため、さまざまな多チャンネル向け光機能部品に用いられている。 In such a WDM system, in order to handle a large number of wavelengths, various optical functional parts such as a wavelength multiplexer / demultiplexer and an optical space switch have been increased in number of channels. In particular, silica-based optical waveguide circuit modules have low loss, can be manufactured with high density and high precision by microfabrication technology, and can be manufactured with high productivity and low cost. It has been.
図22に一例として、光機能部品の主要構成要素である1×8スプリッタ機能を有する光導波回路モジュールの構成例を示す。このようなモジュールは、一般に光導波回路チップに光ファイバアレイ部品を付き合わせて光学的に接続した後、接着剤で固着一体化させて作製する。 As an example, FIG. 22 shows a configuration example of an optical waveguide circuit module having a 1 × 8 splitter function, which is a main component of the optical functional component. Such a module is generally manufactured by attaching an optical fiber array component to an optical waveguide circuit chip and optically connecting them, and then fixing and integrating them with an adhesive.
光導波回路チップは通常、次のように製造される。例えばSi基板上に火炎堆積法(例えば、特許文献1を参照。)によってクラッド用の石英系ガラス微粒子とコア用の石英系ガラス微粒子とを順次所望の厚みに積層した後、全体に加熱処理を施し、各層の石英系ガラス微粒子を焼結して、石英系ガラスの下部クラッド膜とコア膜を形成する。次にコア膜にフォトリソグラフィー及びドライエッチング法を利用して所望の光回路のパターンを形成する。そして、再び、火炎堆積法によって下部クラッド膜の露出面にクラッド用石英系ガラス微粒子を堆積すると共に導波路パターンをクラッド用石英系ガラス微粒子中に埋設させた後、全体に加熱処理を施すことにより、クラッド用石英系ガラス微粒子を焼結させ、石英系ガラスの上部クラッド膜を形成する。 The optical waveguide circuit chip is usually manufactured as follows. For example, a silica-based glass particle for cladding and a silica-based glass particle for core are sequentially laminated to a desired thickness on a Si substrate by a flame deposition method (for example, see Patent Document 1), and then the whole is subjected to heat treatment. Then, the quartz glass fine particles of each layer are sintered to form a lower clad film and a core film of the quartz glass. Next, a desired optical circuit pattern is formed on the core film using photolithography and dry etching. Then, again, after depositing the silica glass fine particles for cladding on the exposed surface of the lower clad film by the flame deposition method and embedding the waveguide pattern in the silica fine glass particles for clad, the whole is subjected to heat treatment. Then, the clad silica glass fine particles are sintered to form an upper clad film of the silica glass.
通常、火炎堆積法でクラッド膜及びコア膜を形成する場合、その石英系ガラスの融点近傍の温度(例えば約1000℃〜1300℃)に加熱したのち、室温まで冷却する。Si基板の熱膨張係数は10−6オーダーの値であり、他方、石英系ガラスの熱膨張係数は10−7オーダーの値であり、両者の値は大きく異なっているため、焼結後の冷却過程では、Si基板の方が石英系ガラスよりも相対的に大きく収縮する。その結果、Si基板に残留応力が発生し、基板の上面に凸形状の反りが発生する。 Usually, when a clad film and a core film are formed by a flame deposition method, the clad glass is heated to a temperature near the melting point of the quartz glass (for example, about 1000 ° C. to 1300 ° C.) and then cooled to room temperature. The thermal expansion coefficient of the Si substrate is a value on the order of 10 −6 , while the thermal expansion coefficient of the quartz-based glass is a value on the order of 10 −7. In the process, the Si substrate contracts relatively larger than the quartz glass. As a result, residual stress is generated in the Si substrate, and a convex warp is generated on the upper surface of the substrate.
その後、基板をチップ状に切り出した後の光導波回路チップにも上記の反りが残留するため、光導波回路チップと光ファイバアレイ部品を接続する際に以下のような問題が生じる。すなわち、光導波回路チップのチップ端面に露出している導波路の端部は光導波回路チップの反りのため直線状に並ばないことになる。一方、光ファイバアレイ部品の光ファイバの軸心は直線上に配列されている。このため、互いの光軸がずれて接続損失が増加するチャンネルが多数発生することになる。特に、近年の光導波回路チップの高機能化、高性能化に伴う多チャンネル化の進展により、従来の8チャンネル程度の小規模な光導波回路チップでは問題とされなかった光導波回路チップの反りによる接続損失を低減することが求められている。
光導波回路チップの反りによる接続損失を解消する手段として、導波路パターン以外の箇所の石英系クラッド層を基板上から除去することが知られている(例えば、特許文献2を参照。)。図23は、特許文献2に記載される光導波回路チップを示している。図23(a)はチップの上面図を示したもので、図23(b)は図23(a)のA−A’線に沿う断面図を示したものである。図23の光導波回路チップは、導波路パターン以外の箇所の石英系クラッド層を基板上から除去することで光導波回路チップの反りを解消している。
As a means for eliminating connection loss due to warping of an optical waveguide circuit chip, it is known to remove a silica-based clad layer other than the waveguide pattern from the substrate (for example, see Patent Document 2). FIG. 23 shows an optical waveguide circuit chip described in
通常、光ファイバアレイ部品と光導波回路チップを接続する際には光導波回路チップ上に厚さ調整用の補強板を張りつけ、接続面の厚さを光ファイバアレイ部品の厚さと概ね一致させることによって、接着強度を向上させている。しかしながら、特許文献2に示された光導波回路チップでは導波路周辺部分の約70μm幅しか石英系ガラスが残っていないため、光導波回路チップの切り出しの際や光導波回路チップ上に厚さ調整用補強板を貼る際に導波路部や導波路端面に割れや欠けが生じやすく、機械的強度に課題があった。
Normally, when connecting an optical fiber array component and an optical waveguide circuit chip, a reinforcing plate for adjusting the thickness is attached on the optical waveguide circuit chip so that the thickness of the connection surface is substantially equal to the thickness of the optical fiber array component. As a result, the adhesive strength is improved. However, in the optical waveguide circuit chip disclosed in
光導波回路チップの反りによる接続損失を解消する他の手段として、強制的に反りを矯正しながら、補強板を貼り付けることが知られている(例えば、特許文献3を参照。)。図24は、特許文献3に記載される光導波回路モジュールの概略図を示している。この発明では光導波回路チップを真空チャック上に載置し、真空吸着を行い、光導波回路チップの反りを矯正した状態で、光導波回路チップの上面全体に補強板905を貼りつけ、固定することによって、光導波回路チップの反りを抑制している。
As another means for eliminating the connection loss due to the warp of the optical waveguide circuit chip, it is known to attach a reinforcing plate while forcibly correcting the warp (see, for example, Patent Document 3). FIG. 24 shows a schematic diagram of an optical waveguide circuit module described in
しかしながら、光導波路上にλ/2波長板を挿入する必要がある光回路、あるいは光導波路上に電気配線を形成しチップ上面から電気配線に給電を行う光回路等では、この方法で光導波回路チップの反りを矯正することはできない。また、真空吸着によって強制的に反りを抑制しているため、光回路に応力が加わり光回路の透過波長帯域や偏波依存性等の光学特性に影響が出やすいという課題がある。 However, in an optical circuit in which a λ / 2 wavelength plate needs to be inserted on the optical waveguide, or an optical circuit in which electrical wiring is formed on the optical waveguide and power is supplied to the electrical wiring from the upper surface of the chip, this method is used. Tip warping cannot be corrected. Further, since the warping is forcibly suppressed by vacuum suction, there is a problem that stress is applied to the optical circuit and optical characteristics such as the transmission wavelength band and polarization dependency of the optical circuit are likely to be affected.
そこで、係る課題を解決するため、本発明は、基板とパターン層の熱膨張係数の差による反りのうち、光回路の部分の反りを残して光回路の光学特性を維持しつつ、チップ端面付近での反りを抑制でき、チップ端面の機械的強度の高い光導波回路チップの提供を目的とする。 Therefore, in order to solve such a problem, the present invention provides a technique for maintaining the optical characteristics of the optical circuit while maintaining the optical characteristics of the optical circuit while maintaining the optical characteristics of the warp due to the difference in thermal expansion coefficient between the substrate and the pattern layer. An object of the present invention is to provide an optical waveguide circuit chip that can suppress warping and has high mechanical strength at the end face of the chip.
上記目的を達成するために、本発明に係る光導波回路チップは、入出力導波回路の導波路に沿うように上部クラッド膜から基板に向けて溝が形成されていることを特徴とする。 In order to achieve the above object, the optical waveguide circuit chip according to the present invention is characterized in that a groove is formed from the upper clad film toward the substrate along the waveguide of the input / output waveguide circuit.
具体的には、本発明に係る光導波回路チップは、平面状の基板と、前記基板の一方の面に積層され、光回路を含むパターン層と、を備える光導波路チップであって、前記光回路の光の入出力の少なくとも一部は、チップ端面まで前記パターン層に形成された光入出力導波回路の端部で行われ、前記パターン層は、前記基板面上の下部クラッド膜と、前記光回路が前記下部クラッド膜上に平面状に形成されたコア膜と、前記コア膜上及び前記下部クラッド膜の前記コア膜が形成されていない部分の上に形成される上部クラッド膜と、チップ端面まで形成される前記光入出力導波回路に含まれる導波路の両側に存在するように配置される、前記上部クラッド膜側からの溝と、を有することを特徴とする。 Specifically, the optical waveguide circuit chip according to the present invention is an optical waveguide chip comprising a planar substrate and a pattern layer stacked on one surface of the substrate and including an optical circuit, At least part of the light input / output of the circuit is performed at the end of the light input / output waveguide circuit formed in the pattern layer up to the chip end surface, and the pattern layer includes a lower clad film on the substrate surface, A core film formed in a planar shape on the lower clad film; and an upper clad film formed on the core film and on a portion of the lower clad film where the core film is not formed; And a groove from the upper clad film side disposed so as to exist on both sides of the waveguide included in the optical input / output waveguide circuit formed up to the chip end face.
光導波回路チップのチップ端面近傍に配置された光入出力導波回路の導波路と導波路の間に溝を設けることにより、基板とパターン層の熱膨張係数の差により焼結過程で発生した残留応力を溝で解放させ、チップ端面近傍の基板の反りを抑制することができる。また、溝の形成であるため、チップ端面の機械的強度を保つことができ、光導波回路チップの切り出しの際や光導波回路チップ上に厚さ調整用補強板を貼る際に導波路部や導波路端面に割れや欠けが生じ難い。一方、光回路の部分は基板がクラッドで覆われたままであり、残留応力は保持され、光回路にかかる応力の変動も少ない。 Occurred during the sintering process due to the difference in thermal expansion coefficient between the substrate and the pattern layer by providing a groove between the waveguide of the optical input / output waveguide circuit arranged near the chip end face of the optical waveguide circuit chip Residual stress can be released by the groove, and the warpage of the substrate in the vicinity of the chip end face can be suppressed. Also, since the groove is formed, the mechanical strength of the chip end face can be maintained, and when the optical waveguide circuit chip is cut out or when a reinforcing plate for thickness adjustment is pasted on the optical waveguide circuit chip, Cracks and chips are unlikely to occur on the end face of the waveguide. On the other hand, in the optical circuit portion, the substrate remains covered with the clad, the residual stress is maintained, and the fluctuation of the stress applied to the optical circuit is small.
従って、本発明は、基板とパターン層の熱膨張係数の差による反りのうち、光回路の部分の反りを残して光回路の光学特性を維持しつつ、チップ端面の反りを抑制でき、チップ端面の機械的強度の高い光導波回路チップの提供をすることができる。 Therefore, the present invention can suppress the warpage of the chip end face while maintaining the optical characteristics of the optical circuit while leaving the warp of the optical circuit portion out of the warp due to the difference in thermal expansion coefficient between the substrate and the pattern layer. It is possible to provide an optical waveguide circuit chip having a high mechanical strength.
さらに、光ファイバアレイ部品との接続強度が高く、光回路への応力変動が少ないため、長期に渡って、軸ずれのほとんどない低損失で安定な光導波回路モジュールを実現することができる。 Further, since the connection strength with the optical fiber array component is high and the stress fluctuation to the optical circuit is small, it is possible to realize a low-loss and stable optical waveguide circuit module with little axial deviation over a long period of time.
本発明に係る光導波回路チップの前記溝は、前記パターン層の前記光入出力導波回路の端部を含む前記チップ端面から離れていることを特徴とする。溝が光導波回路チップ端面よりも内側に形成されているため、機械的強度がさらに高まり、基板から切り出す際にチップ端面のチッピングによる割れや欠けの発生を防ぐことができる。 The groove of the optical waveguide circuit chip according to the present invention is characterized in that it is separated from the chip end surface including the end of the optical input / output waveguide circuit of the pattern layer. Since the groove is formed on the inner side of the end face of the optical waveguide circuit chip, the mechanical strength is further increased, and cracking and chipping due to chipping of the end face of the chip can be prevented when cutting from the substrate.
本発明に係る光導波回路チップの前記溝は、前記基板に達する深さであることを特徴とする。反り量を最も低減することができる。 The groove of the optical waveguide circuit chip according to the present invention has a depth reaching the substrate. The amount of warpage can be reduced most.
本発明に係る光導波回路チップの前記上部クラッド膜の表面の高さまで前記溝に充填され、前記基板と略等しい熱膨張率に調整された樹脂をさらに備えることを特徴とする。溝に樹脂を充填することにより、厚さ調整用基板と光導波回路チップを貼り合わせる際に接着面積が広くなり、接着強度が上昇する。このため、長期信頼性に優れた光導波路チップが得られる。 The optical waveguide circuit chip according to the present invention further includes a resin filled in the groove up to a height of a surface of the upper clad film and adjusted to have a thermal expansion coefficient substantially equal to that of the substrate. By filling the groove with resin, the bonding area is increased when the thickness adjusting substrate and the optical waveguide circuit chip are bonded together, and the bonding strength is increased. For this reason, an optical waveguide chip excellent in long-term reliability can be obtained.
本発明に係る光導波回路チップは、一方の面に前記溝の間隔で突起を有しており、前記突起を前記溝に嵌合させ、一の側面が前記パターン層の前記光入出力導波回路の端部を含む前記チップ端面と同一平面にあるように前記パターン層の縁に配置される補強板をさらに備えることを特徴とする。光導波回路チップと厚さ調整用補強板を貼り合わせる際に、接着剤中に混入する微小な気泡を低減させることができ、接着強度が増し、長期信頼性に優れた光導波路チップを実現することができる。 The optical waveguide circuit chip according to the present invention has protrusions on one surface at intervals of the grooves, the protrusions are fitted into the grooves, and one side surface is the optical input / output waveguide of the pattern layer. It further comprises a reinforcing plate disposed on the edge of the pattern layer so as to be in the same plane as the chip end surface including the end portion of the circuit. When the optical waveguide circuit chip and the thickness adjustment reinforcing plate are bonded together, it is possible to reduce minute bubbles mixed in the adhesive, increase the adhesive strength, and realize an optical waveguide chip with excellent long-term reliability. be able to.
本発明によれば、基板とパターン層の熱膨張係数の差による反りのうち、光回路の部分の反りを残して光回路の光学特性を維持しつつ、チップ端面の反りを抑制でき、チップ端面の機械的強度の高い光導波回路チップを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the curvature of a chip end surface can be suppressed, maintaining the optical characteristic of an optical circuit, leaving the curvature of the part of an optical circuit among the curvature by the difference of the thermal expansion coefficient of a board | substrate and a pattern layer, and a chip end surface An optical waveguide circuit chip with high mechanical strength can be provided.
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments. In the present specification and drawings, the same reference numerals denote the same components.
以下の実施例では基板としてシリコンを、導波路材料として石英系ガラス材料を、厚さ調整用補強板としてホウケイ酸ガラスを用いているが、本発明はこれらに限定されるものではなく、例えば、基板として石英基板、セラミックス基板、半導体基板、有機材料基板など、また導波路材料としてはセラミックス材料、半導体材料、有機材料なども適用できる。また、以下の実施例では光導波路の作製法として火炎堆積法を用いているが、本発明はこれらに限定されるものではなく、スパッタ法、気相法(CVD法)、あるいはゾルゲル法といった各種の方法を用いることができる。 In the following examples, silicon is used as a substrate, quartz glass material is used as a waveguide material, and borosilicate glass is used as a reinforcing plate for thickness adjustment.However, the present invention is not limited to these, for example, A quartz substrate, a ceramic substrate, a semiconductor substrate, an organic material substrate, or the like can be used as the substrate, and a ceramic material, a semiconductor material, an organic material, or the like can be used as the waveguide material. In the following examples, a flame deposition method is used as a method for producing an optical waveguide. However, the present invention is not limited to these, and various methods such as a sputtering method, a vapor phase method (CVD method), or a sol-gel method are used. This method can be used.
(実施の形態1)
図1は、本実施形態の光導波回路チップ1に16チャンネル波長無依存カプラ(16ch−Wavelength Insensitive Coupler、以下、16ch−WINCと略す。)を適応した場合の光導波回路モジュール301の外観図である。光導波回路モジュール301は、光導波回路チップ1、テープ状光ファイバ芯線2、溝付き基板3、押え蓋4、光ファイバアレイ部品5、厚さ調整用補強板6を含む。また、図1において、1aは光導波回路チップ1のチップ端面を示す。
(Embodiment 1)
FIG. 1 is an external view of an optical
図2は、本実施形態の光導波回路チップ1の一例である光導波回路チップ1−1の上面図である。図3は図2の光導波回路チップ1−1のA−A’線に沿う断面図である。図4は図2の光導波回路チップ1−1のB−B’線に沿う断面図である。図5は図2の光導波回路チップ1−1のC−C’線に沿う断面図である。図6は図2の光導波回路チップ1−1のD−D’線に沿う断面図である。
FIG. 2 is a top view of an optical waveguide circuit chip 1-1 that is an example of the optical
光導波回路チップ1−1は、平面状の基板13と、基板13の一方の面に積層され、光回路101及び光回路101とチップ端面1aとを接続して光回路101の光の入出力をチップ端面1aにある端部で行う光入出力導波回路111を含むパターン層25と、を備え、パターン層25は、基板13面上の下部クラッド膜14aと、光回路101が下部クラッド膜14a上に平面状に形成されたコア膜15と、コア膜15上及び下部クラッド膜14aのコア膜15が形成されていない部分の上に形成される上部クラッド膜14bと、光入出力導波回路111に含まれる導波路の両側に存在するように配置される、上部クラッド膜14b側からの溝16と、を有する。
The optical waveguide circuit chip 1-1 is laminated on a
基板13は厚さ1mmのSi基板である。なお、図2において基板13は上部クラッド膜14bに隠れて見えないため記載していない。下部クラッド膜14aの厚さは30[μm]、上部クラッド膜14bの厚さは30[μm]である。コア膜15はパターン化され下部クラッド膜14a及び上部クラッド膜14bに囲まれて光導波路のコアとして機能する。パターン化されたコア膜15の断面の大きさは、7[μm]×7[μm]である。コア膜15の下部クラッド膜14a及び上部クラッド膜14bとの比屈折率差は0.75[%]である。
The
光導波回路チップ1−1の光回路101は、結合率が異なる光方向性結合器11a及び光方向性結合器11bを2本の導波路12a及び導波路12bで接続する構成を持つ1組のWINC回路である。光導波回路チップ1−1は前記WINC回路を500μm間隔で16組並列に並べた16ch−WINCチップである。導波路12aを石英ガラス中における1/4波長(λ=1.55[μm])に相当する約0.25[μm]だけ導波路12bよりも長く設計することにより、分岐比の波長無依存化を実現している。
The
溝16は、光入出力導波回路111を構成する導波路121の間に形成される。溝16は、チップ端面1aから長さ5[mm]、深さは基板13が露出する深さ、即ち60[μm]の溝である。溝16は、導波路よりも外側まで広がっている光パワーの閉じ込め領域のクラッドを残し、伝搬する光の電磁界分布に影響を与えないよう溝幅を220[μm]に設定した。
The
光導波回路チップ1−1は、次のように作製した。まず、背景技術で説明した公知の作製方法で、基板13上に上部クラッド膜14bまでを形成する。次に、溝16をフォトリソグラフィーとドライエッチング法を利用して、光入出力導波回路111の導波路121間のみに形成する。なお、本実施例及び以降の実施例では、溝の形成にフォトリソグラフィーとドライエッチング法を用いているが、これに何ら限定されるものではなく、例えばサンドブラスト法、ダイシング法といった各種の方法を用いることが可能である。
The optical waveguide circuit chip 1-1 was produced as follows. First, up to the upper
チップ端面1a付近における上面方向への反りを触針式表面形状測定器で測定した。反りを曲率半径で表した場合、溝16の形成前には曲率半径3[m]であったが、溝16の形成後は曲率半径10[m]となった。これは、溝16の形成で反りが極めて小さくなったことを示している。また、溝16の形成により、チップ端面1aに露出している光入出力導波回路111の端部についても基板13の厚み方向への位置ズレが小さくなった。具体的には、チップ端面1aの導波路121のうち両端にある導波路121の中心位置とチップ端面1aの導波路121のうち中央にある導波路121の中心位置との基板13の厚み方向への差が、溝16の形成前は1.5[μm]であったが、溝16の形成後は0.4[μm]まで減少した。
Warpage in the upper surface direction in the vicinity of the
さらに、光導波回路チップ1に図1で示す厚さ調整用補強板6を紫外線硬化型接着剤で貼り付け固定した後、光導波回路チップ1のチップ端面1aの光学斜め研磨を行った。最後に、光導波回路チップ1と光ファイバアレイ部品5の接続を行った。接続する際は、入力側から光を入射した状態で行い、出力側の光ファイバから出射される光量をモニタしながら、光ファイバアレイ部品5を調芯し、光量が最大となる位置に接着剤で固定した。このように作製した光導波回路モジュール301の各ポートの接続損失はほぼ0.5dBと低損失でかつ均一であり、接続損失のばらつきは0.1dB以下と良好な値であった。
Further, after the thickness
本実施例に示したように、導波路121間に溝16を形成することにより、チップ端面1a近傍の反りを緩和できる。溝16を他の光回路を有する光導波回路チップに形成するためには、反り量についてさらに詳しく確認する必要がある。そこで、新たに反り評価用模擬チップを作製し、溝の長さまたは深さを変えた場合の光導波回路チップの反り量を詳細に明らかにした。
As shown in the present embodiment, by forming the
図7は、反り評価用模擬チップ201の上面図である。図8及び図9は、図7の反り評価用模擬チップ201のA−A’線に沿う断面図である。反り評価用模擬チップ201の下部クラッド膜14a、上部クラッド膜14b、コア膜15の厚さは図2で説明した光導波回路チップ1−1と同様である。反り評価用模擬チップ201で溝16の長さLと溝16の深さHにより反り評価用模擬チップ201のチップ端面201a近傍の反り量がどのように変化するかを評価した。
FIG. 7 is a top view of the
反り評価用模擬チップ201のチップサイズは幅12[mm]、長さ30[mm]とした。反り評価用模擬チップ201の光回路及び光入出力導波回路は簡略のため直線導波路17としている。直線導波路17は、一方のチップ端面201aから他方のチップ端面201aへ直線状に貫通している。反り評価用模擬チップ201には、直線導波路17を250[μm]間隔で32本並べてある。
The chip size of the warp evaluation
また、チップ端面201a近傍の直線導波路17の間に溝16を各々設けてある。溝16の幅は200[μm]である。溝16の深さHが50[μm]と60[μm]の2種類の反り評価用模擬チップ201を作製した。図8は溝16の深さHが60[μm]の場合の断面図である。図9は溝の深さHが50[μm]の場合の断面図である。
Further,
さらに、溝16の長さLが0、0.5、1、2、5、15[mm]である6種類の反り評価用模擬チップ201を作製した。なお、溝16の長さLが15[mm]の場合、一方のチップ端面201aから他方のチップ端面201aまで溝16が形成されている。その他の概略構成、作製手順は光導波回路チップ1と同様であるので、詳細な説明は省略する。
Furthermore, six types of
反り評価用模擬チップ201のチップ端面201a付近における反りの測定を行った。反り量は触針式表面形状測定器により行い、チップ端面201aから0.5[mm]内側の反り評価用模擬チップ201の表面を基板13の厚み方向に測定した。走査距離は反り評価用模擬チップ201の幅方向に9[mm]とした。
The warpage in the vicinity of the
図10は反り評価用模擬チップ201の反り量と溝16の長さLの関係を示す測定結果である。(a−1)は溝16の深さHが50[μm]、(a−2)は溝16の深さHが60[μm]の場合を示す。反り評価用模擬チップ201の反り量は溝形成前には3.5[μm]であったが、長さLが長いほど反り量は小さくなり、L=15[mm]の場合、チップ端面の反りはほぼゼロとなった。また、深さHが50[μm]の場合でも充分な反り低減効果を得られることがわかった。例えば、長さL=5[mm]の場合、反り量は1.5[μm]となり、250[μm]間隔の32芯ファイバアレイ部品と接続した際の接続損失のばらつきは0.2[dB]以下と良好な値であった。
FIG. 10 is a measurement result showing the relationship between the warpage amount of the
図11は反り評価用模擬チップ201の反り量と溝16の深さHの関係を示す測定結果である。(b−1)は溝16の長さLが15[mm]、(b−2)は溝16の長さLが5[mm]の場合を示す。両者とも溝16の深さHが増えるにつれ、反り量が直線的に低減する。溝16の深さがパターン層25の厚みと等しいとき、反り量は最も低減する。
FIG. 11 shows measurement results showing the relationship between the warpage amount of the
図10及び図11から明らかなように、溝16の長さLと溝16の深さHとを組み合わせることにより、光導波回路チップの光回路の種類に関わらず、反り量の抑制が可能であり、光導波回路チップとファイバアレイ部品等との接続損失ばらつきを許容できる量まで抑制できる。このことから、本発明に係る光導波路回路チップは設計の自由度が高く、光導波路上にλ/2波長板を挿入する必要がある光回路、あるいは光導波路上に電気配線を形成しチップ上面から電気配線に給電を行う光回路等でも、光導波回路チップの反りを矯正することができる。
As apparent from FIGS. 10 and 11, by combining the length L of the
以下に説明する実施形態の光導波回路チップにおいて、特に記載した以外は光導波回路チップ1−1と同じであるため、チップ及びモジュールの構成や作製手順の詳細な説明は省略する。 Since the optical waveguide circuit chip of the embodiment described below is the same as the optical waveguide circuit chip 1-1 except for the specific description, detailed description of the configuration and manufacturing procedure of the chip and module will be omitted.
(実施の形態2)
図12は、本実施形態の光導波回路チップ1の他の例である光導波回路チップ1−2の上面図である。光導波回路チップ1−2の光回路102は図2の光導波回路チップ1−1と同様に16ch−WINCチップである。光導波回路チップ1−2の溝16は、パターン層25の光入出力導波回路111の端部を含むチップ端面1aから離れていることを特徴とする。溝16は、光導波回路チップ1−2のチップ端面1aから1[mm]内側の位置から形成されている。
(Embodiment 2)
FIG. 12 is a top view of an optical waveguide circuit chip 1-2 which is another example of the optical
光導波回路チップ1−2のチップ端面1a付近における反りの測定を行った。反りを曲率半径で表した場合、溝16の形成後の反りは、曲率半径7[m]となった。具体的には、チップ端面1aの導波路121のうち両端にある導波路121の中心位置とチップ端面1aの導波路121のうち中央にある導波路121の中心位置との基板13の厚み方向への差が、0.9[μm]と小さくなった。図1のように光ファイバアレイ部品5を接続した光導波回路モジュールでの損失評価を行った。光導波回路モジュールの各ポートの接続損失のばらつきも0.4[dB]以下と小さく良好であった。
The warpage in the vicinity of the
各々の溝16がチップ端面よりも内側に形成されているため機械的強度が高まり、光導波回路チップ1−2をダイシングソーで切り出す際にチップ端面1aのチッピングによる割れや欠けの発生を防ぐことができる。また、チップ端面1aのチッピングによる割れを防止するためにチップ端面1a近傍を保護する必要もないため、溝16を保護する工程が不要で製造時間を短縮することができる。
Since each
本実施例に示したように、溝16をチップ端面よりも内側に形成したことにより、切断時の作業性やチップ取り扱い性が容易となり、実用上十分な程度までチップ端面近傍の反りが低減でき、接続損失およびそれらのばらつきも抑えることができた。
As shown in the present embodiment, the
(実施の形態3)
図13は、本実施形態の光導波回路チップ1の他の例である光導波回路チップ1−3の上面図である。光導波回路チップ1−3の光回路103は図2の光導波回路チップ1−1と同様に16ch−WINCチップである。光導波回路チップ1−3と光導波回路チップ1−1との違いは、光導波回路チップ1−3において一方の光入出力導波回路111の導波路121がチップ端面1aまで到達しておらず、光入出力導波回路111の導波路121の終端がそれぞれ光学素子23に接続している点である。
(Embodiment 3)
FIG. 13 is a top view of an optical waveguide circuit chip 1-3 which is another example of the optical
光学素子23は、例えば、受光素子、発光素子又は光路変換素子である。受光素子は、例えば、フォトダイオードである。発光素子は、例えば、レーザーダイオードである。光路変換素子は、例えば、ミラーである。光学素子23が受光素子の場合、光導波回路チップ1−3は、光入出力導波回路111から入力され、光回路103及び光入出力導波回路113を伝搬した光を光学素子23で受光することができる。光学素子23が発光素子の場合、光導波回路チップ1−3は、光学素子23から出力され、光入出力導波回路113、光回路103及び光入出力導波回路111を伝搬した光をチップ端面1aから出力することができる。光学素子23が光路変換素子の場合、光導波回路チップ1−3は、光入出力導波回路111から入力され、光回路103及び光入出力導波回路113を伝搬した光の光軸を光学素子23で方向変換し、上部クラッド膜14bの表面に垂直に出力することができる。
The
光導波回路チップ1−3は、図2の光導波回路チップ1−1と同様に光入出力導波回路111側のチップ端面1a付近の反りを抑制することができる。一方、光入出力導波回路113側のチップ端面1aには光ファイバアレイ部品を接続しないため、チップ端面1a付近の反りを抑制する必要がなく、溝16は形成されていない。
The optical waveguide circuit chip 1-3 can suppress warpage in the vicinity of the
(実施の形態4)
図14は、本実施形態の光導波回路チップ1の他の例である光導波回路チップ1−4の上面図である。光導波回路チップ1−4の光回路104は1×32光スプリッタである。また、光回路104の両側に光入出力導波回路114−1と光入出力導波回路114−2が接続されている。光入出力導波回路114−1は1本の導波路131で構成される。光入出力導波回路114−2は32本の導波路121で構成される。光導波回路チップ1−4の溝は、長さの異なる溝16aおよび溝16bで構成され、出力側のみに設けられている。
(Embodiment 4)
FIG. 14 is a top view of an optical waveguide circuit chip 1-4 that is another example of the optical
溝16a及び溝16bは、図2で説明した光導波回路チップ1−1の溝16と同様の幅及び深さである。溝16a及び溝16bは、光入出力導波回路114−2の導波路121と導波路121との間に形成される。また、溝16aおよび16bは、光導波回路チップ1−4の出力側のチップ端面1aに交互に形成される。溝16aは5段目のY分岐からチップ端面1a側までであり、その長さLは2.5[mm]である。溝16bは4段目のY分岐からチップ端面1a側までであり、その長さLは6[mm]である。入力側の導波路131は1本であり、反りの影響による接続損失の増大は小さく、入力側には溝は設けていない。
The
光導波回路チップ1−4のチップ端面1a付近における反りの測定を行った。反りを曲率半径で表した場合、溝16の形成後の反りは、曲率半径10[m]となった。具体的には、チップ端面1aの導波路121のうち両端にある導波路121の中心位置とチップ端面1aの導波路121のうち中央にある導波路121の中心位置との基板13の厚み方向への差が、0.4[μm]となった。図1のように光ファイバアレイ部品5を接続した光導波回路モジュール(1×32光スプリッタモジュール)での損失評価を行った。光導波回路モジュールの各ポートの接続損失のばらつきも0.1[dB]以下と小さくなった。
The warpage in the vicinity of the
本実施例に示したように、溝16の長さLが一定でない複数の種類の溝を組み合わせる場合でもチップ端面1aの反りは減少する。このため、光導波回路チップの設計上、光入出力導波回路の直線部分を長くすることができない場合でも、光入出力導波回路より長い溝を形成することができる。これは、光導波回路チップの光回路の種類に関わらず反り量を抑制でき、光導波路回路チップの設計の自由度が向上する。
As shown in this embodiment, even when a plurality of types of grooves whose length L of the
(実施の形態5)
図15は、本実施形態の光導波回路チップ1の他の例である光導波回路チップ1−5の上面図である。光導波回路チップ1−5の光回路105は、周波数間隔100GHzの波長分割機能を有する1×32チャンネルのアレイ導波路格子(Arrayed Waveguide Grating、以下、AWGと略す)である。AWGは入力側導波路1本、出力側導波路32本で構成されている。また、光回路105の両側に光入出力導波回路115−1と光入出力導波回路115−2が接続されている。光入出力導波回路115−1は1本の導波路131で構成される。光入出力導波回路115−2は32本の導波路121で構成される。
(Embodiment 5)
FIG. 15 is a top view of an optical waveguide circuit chip 1-5 that is another example of the optical
溝16は、光入出力導波回路115−2の導波路121と導波路121との間に形成される。出力側導波路間隔は250[μm]である。溝16は光導波回路チップ1−5の出力側のチップ端面1aから形成し、長さLは5[mm]とした。入力側の導波路131は1本であり、反りの影響による接続損失の増大は小さく、入力側には溝は設けていない。
The
偏波依存性を解消するため、光導波回路チップ1−5を切り出した後、アレイ導波路中央部に切り込みを入れてλ/2波長板18を挿入した。
In order to eliminate the polarization dependence, the optical waveguide circuit chip 1-5 was cut out, and then a λ / 2
光導波回路チップ1−5のチップ端面1a付近における反りの測定を行った。反りを曲率半径で表した場合、溝16の形成後の反りは、曲率半径10[m]となった。具体的には、チップ端面1aの導波路121のうち両端にある導波路121の中心位置とチップ端面1aの導波路121のうち中央にある導波路121の中心位置との基板13の厚み方向への差が、0.4[μm]と小さくなった。図1のように光ファイバアレイ部品5を接続した光導波回路モジュール(AWGモジュール)での損失評価を行った。光導波回路モジュールの各ポートにおける接続損失のばらつきも0.1[dB]以下と小さくなった。
The warpage in the vicinity of the
一般にAWGが含まれる光回路に加わっている応力が変化することによりPDL及びPDλ等の特性が変化する。ここで、PDLとは、TE光を入力する場合、またはTM光を入力する場合の光出射パワーの損失差である。PDλとは、TE光を入力する場合、またはTM光を入力する場合の光出射パワーのピーク波長の差である。光回路105において溝16の有無でPDL及びPDλの変化が見られなかった。これにより、溝16の形成で光回路105にかかる応力が変化しなかったことを意味する。
In general, characteristics such as PDL and PDλ change due to a change in stress applied to an optical circuit including an AWG. Here, PDL is a loss difference in light output power when TE light is input or TM light is input. PDλ is a difference in peak wavelength of light emission power when TE light is input or when TM light is input. In the
(実施の形態6)
図16は、本実施形態の光導波回路チップ1の他の例である光導波回路チップ1−6の上面図である。光導波回路チップ1−6の光回路106は、周波数間隔100GHzで1×32チャンネルの波長分割機能/多重化機能をそれぞれ同時に且つ独立に実現するため、1×32DEMUXタイプおよび32×1MUXタイプの2個のAWGを組み合わせて構成されている。また、光回路106の両側に光入出力導波回路116−1と光入出力導波回路116−2が接続されている。光入出力導波回路116−1及び光入出力導波回路116−2は1本の導波路131と32本の導波路121で構成される。
(Embodiment 6)
FIG. 16 is a top view of an optical waveguide circuit chip 1-6 that is another example of the optical
このため、光導波回路チップ1−6の入力側導波路および出力側導波路は共に33本となる。また、チップ端面1aは導波路121の領域と導波路131の領域とに分かれていおり、溝16も前記2つの領域に重点的に形成している。
For this reason, there are 33 input-side waveguides and output-side waveguides in the optical waveguide circuit chip 1-6. Further, the
溝16は、導波路121と導波路121の間及び導波路131の両側に形成される。導波路121の導波路間隔は250[μm]である。溝16はチップ端面1aから形成し、長さは5[mm]とした。さらに、光回路図15の光導波回路チップ1−5と同様にλ/2波長板18a、18bを挿入した。
The
光導波回路チップ1−6のチップ端面1aの導波路121付近における反りの測定を行った。反りを曲率半径で表した場合、溝16の形成後の反りは、曲率半径10[m]となった。具体的には、チップ端面1aの導波路121のうち両端にある導波路121の中心位置とチップ端面1aの導波路121のうち中央にある導波路121の中心位置との基板13の厚み方向への差が、0.4[μm]と小さくなった。また、溝16を形成したことで、光回路106のPDL、PDλ等の特性劣化は見られなかった。
The warpage of the
図15の光導波回路チップ1−5や図16の光導波回路チップ1−6のように上面に波長板等が貼り付けられているために光導波回路チップ全体に補強板を張ることができない場合でも、回路特性を劣化させることなく光導波回路チップと光ファイバアレイ部品との接続損失ばらつきを抑制することができる。 Since a wave plate or the like is attached to the upper surface like the optical waveguide circuit chip 1-5 in FIG. 15 and the optical waveguide circuit chip 1-6 in FIG. 16, a reinforcing plate cannot be stretched over the entire optical waveguide circuit chip. Even in this case, it is possible to suppress variations in connection loss between the optical waveguide circuit chip and the optical fiber array component without deteriorating circuit characteristics.
なお、図16ではチップ端面1a近傍に溝16を導波路121の領域および導波路131の領域に重点的に形成し、当該領域の間には溝を設けなかったが、本発明はかかる実施例に限定されるものではない。例えば、図17に示すように、チップ端面1a近傍に溝16を隙間無く形成することにより、チップ端面1a近傍の反りを一層低減することができる。また、例えば、図18に示すように、厚さ調整用補強板6との接着力が十分確保でき、あるいはコアおよびその周辺のクラッド部を伝搬する光信号パワーに悪影響を与えない範囲内で、溝16と幅または長さが異なる溝16cを導波路が存在しないクラッド部に設けることによってもチップ端面1aの反り量を低減させることができる。
In FIG. 16, the
(実施の形態7)
図1の光導波回路モジュール301を作製するためには、実施の形態1〜6で説明したような光導波回路チップ1を作製した後、光導波回路チップ1と光ファイバアレイ部品5とを確実に接続固定するために、厚さ調整用補強板6を紫外線硬化型接着剤でチップ端面1a近傍の光導波回路チップ表面に貼り付ける工程がある。しかし、チップ端面1a近傍のパターン層25に設けた溝16の数が多いと、厚さ調整用補強板6と光導波回路チップ1表面との接着面積が減少し、接着力が低下する。そこで、次にこの接着力低下を改善する実施例について説明する。なお、本実施例で説明する光導波回路チップ1は、実施の形態1〜6で説明した光導波回路チップ1−1〜光導波回路チップ1−6のいずれでもよい。
(Embodiment 7)
In order to manufacture the optical
図19は、厚さ調整用補強板6が接着された光導波回路チップ1のチップ端面1a近傍における断面図である。光導波回路チップ1は、上部クラッド膜14bの表面の高さまで溝16に充填され、基板13と略等しい熱膨張率に調整された樹脂19をさらに備えることを特徴とする。
FIG. 19 is a cross-sectional view in the vicinity of the
チップ端面1a近傍のパターン層25に形成した溝16に、環境温度の変化に対して体積の変動が少ない低熱膨張性の樹脂19を塗布・充填し、硬化させたのち、表面を研磨して平坦化した。樹脂19は、基板13と熱膨張率が略等しいことが望ましい。基板との膨張量が等しいため、環境温度の変化に対する耐久性を高めることができる。その後、光導波回路チップ1に厚さ調整用基板6を紫外線硬化型接着剤20で貼り付け固定する。
The
このように、樹脂19を充填することで、厚さ調整用基板6と光導波回路チップ1との接着面積が広くなり接着強度が増す。さらに、環境温度の変化に対して樹脂19の体積の変動が少ないため、長期信頼性に優れた光導波路モジュール301が得られる。
Thus, by filling the
なお、溝16に充填する樹脂は、紫外線硬化型が好適であるがこれに限るものではなく、熱硬化型、2液混合型等の樹脂でもよい。
The resin filling the
(実施の形態8)
図20は、光導波回路チップ1に補強板21を取り付ける組立作業図である。また、図21は、補強板21を取り付けた光導波回路チップ1のチップ端面1a近傍の断面図である。補強板21は、一方の面に溝16の間隔で突起31を有している。光導波回路チップ1は、補強板21の突起31を溝16に嵌合させ、補強板21の一の側面がパターン層25の光入出力導波回路の端部を含むチップ端面1aと同一平面にあるように、補強板21をパターン層25の縁に配置する。図20及び図21の光導波回路チップ1は、補強板21として櫛歯型補強板を使用している。補強板21は図1の厚さ調整用補強板6の代替とすることができる。なお、本実施例で説明する光導波回路チップ1は、実施の形態1〜6で説明した光導波回路チップ1−1〜光導波回路チップ1−6のいずれでもよい。
(Embodiment 8)
FIG. 20 is an assembly work diagram for attaching the reinforcing
図20に示すように、補強板21には、チップ端面1a近傍のパターン層25に形成した溝16に嵌合する突起31を形成してある。補強板21の突起31を溝16にはめ込み、紫外線硬化型接着剤20により固定した。
As shown in FIG. 20, the reinforcing
このように、突起31が溝16に嵌合することで紫外線硬化型接着剤20中に混入する微小な気泡を低減させることができ、接着強度が増す。そのため、長期信頼性に優れた光導波路モジュール301が得られる。
As described above, when the
チップ端面に溝を有する光導波回路チップは、製造工程で反りを解消するための外力が不要であるため、光回路上にλ/2波長板を挿入する光導波回路チップや光回路上に電気配線を形成する光導波回路チップにも適用することができる。 An optical waveguide circuit chip having a groove on the chip end surface does not require an external force to eliminate warpage in the manufacturing process, so an optical waveguide circuit chip in which a λ / 2 wavelength plate is inserted on the optical circuit or an electrical circuit on the optical circuit The present invention can also be applied to an optical waveguide circuit chip that forms wiring.
1、1−1〜1−6:光導波回路チップ
1a:チップ端面
2:テープ状光ファイバ芯線
3:溝付き基板
4:押え蓋
5:光ファイバアレイ部品
6:厚さ調整用補強板
11a,11b:光方向性結合器
12a,12b、121、131:導波路
13:基板
14a:下部クラッド膜
14b:上部クラッド膜
15:コア
16、16a,16b:溝
17:直線導波路
18,18a,18b:λ/2波長板
19:樹脂
20:紫外線硬化型接着剤
21:補強板
23:光学素子
25:パターン層
31:突起
101〜106:光回路
111、113、114−1、114−2、115−1、115−2、116−1〜6:光入出力導波回路
201:反り評価用模擬チップ
301:光導波路モジュール
701:光導波路回路チップ
702:1×8スプリッタ回路
703a,703b:溝付き基板
704a,704b:押え蓋
705a,705b:厚さ調整用補強板
706:光ファイバ芯線
707:テープ状光ファイバ芯線
801:Si基板
802:クラッド膜
803:チャネル導波路
901:光導波回路チップ
902a,902b:光ファイバアレイ部品
903:光ファイバ芯線
904:テープ状光ファイバ芯線
905:補強板
1, 1-1 to 1-6: Optical waveguide circuit chip 1a: Chip end face 2: Tape-shaped optical fiber core wire 3: Substrate with groove 4: Holding lid 5: Optical fiber array component 6: Reinforcing plate 11a for adjusting thickness 11b: optical directional couplers 12a, 12b, 121, 131: waveguide 13: substrate 14a: lower cladding film 14b: upper cladding film 15: cores 16, 16a, 16b: groove 17: linear waveguides 18, 18a, 18b : Λ / 2 wavelength plate 19: Resin 20: UV curable adhesive 21: Reinforcing plate 23: Optical element 25: Pattern layer 31: Protrusions 101 to 106: Optical circuits 111, 113, 114-1, 114-2, 115 -1, 115-2, 116-1 to 6: Optical input / output waveguide circuit 201: Warpage evaluation simulation chip 301: Optical waveguide module 701: Optical waveguide circuit chip 702: 1 × 8 splitter circuit 70 3a, 703b: grooved substrates 704a, 704b: presser lids 705a, 705b: thickness adjusting reinforcing plate 706: optical fiber core wire 707: tape optical fiber core wire 801: Si substrate 802: clad film 803: channel waveguide 901: Optical waveguide circuit chips 902a, 902b: optical fiber array component 903: optical fiber core wire 904: tape-shaped optical fiber core wire 905: reinforcing plate
Claims (5)
前記基板の一方の面に積層され、光回路を含むパターン層と、
を備える光導波路チップであって、
前記光回路の光の入出力の少なくとも一部は、チップ端面まで前記パターン層に形成された光入出力導波回路の端部で行われ、
前記パターン層は、
前記基板面上の下部クラッド膜と、
前記光回路が前記下部クラッド膜上に平面状に形成されたコア膜と、
前記コア膜上及び前記下部クラッド膜の前記コア膜が形成されていない部分の上に形成される上部クラッド膜と、
チップ端面まで形成される前記光入出力導波回路に含まれる導波路の両側に存在するように配置される、前記上部クラッド膜側からの溝と、
を有することを特徴とする光導波回路チップ。 A planar substrate;
A pattern layer laminated on one surface of the substrate and including an optical circuit;
An optical waveguide chip comprising:
At least part of the light input / output of the optical circuit is performed at the end of the optical input / output waveguide circuit formed in the pattern layer up to the chip end surface,
The pattern layer is
A lower clad film on the substrate surface;
A core film in which the optical circuit is formed in a planar shape on the lower clad film;
An upper clad film formed on the core film and a portion of the lower clad film where the core film is not formed;
A groove from the upper clad film side disposed to be present on both sides of the waveguide included in the optical input / output waveguide circuit formed up to the chip end face;
An optical waveguide circuit chip comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313508A JP5039523B2 (en) | 2007-12-04 | 2007-12-04 | Optical waveguide circuit chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313508A JP5039523B2 (en) | 2007-12-04 | 2007-12-04 | Optical waveguide circuit chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009139474A true JP2009139474A (en) | 2009-06-25 |
JP5039523B2 JP5039523B2 (en) | 2012-10-03 |
Family
ID=40870169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007313508A Expired - Fee Related JP5039523B2 (en) | 2007-12-04 | 2007-12-04 | Optical waveguide circuit chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5039523B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016188886A (en) * | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing the same |
WO2018225820A1 (en) * | 2017-06-07 | 2018-12-13 | 日本電信電話株式会社 | Connection structure for optical waveguide chip |
WO2024034641A1 (en) * | 2022-08-10 | 2024-02-15 | 古河電気工業株式会社 | Optical waveguide structure |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6343105A (en) * | 1986-08-11 | 1988-02-24 | Nippon Telegr & Teleph Corp <Ntt> | Single mode optical waveguide |
JPH0815540A (en) * | 1994-06-29 | 1996-01-19 | Sumitomo Electric Ind Ltd | Optical waveguide and its production |
-
2007
- 2007-12-04 JP JP2007313508A patent/JP5039523B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6343105A (en) * | 1986-08-11 | 1988-02-24 | Nippon Telegr & Teleph Corp <Ntt> | Single mode optical waveguide |
JPH0815540A (en) * | 1994-06-29 | 1996-01-19 | Sumitomo Electric Ind Ltd | Optical waveguide and its production |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016188886A (en) * | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing the same |
WO2018225820A1 (en) * | 2017-06-07 | 2018-12-13 | 日本電信電話株式会社 | Connection structure for optical waveguide chip |
JPWO2018225820A1 (en) * | 2017-06-07 | 2019-11-07 | 日本電信電話株式会社 | Optical waveguide chip connection structure |
CN110741294A (en) * | 2017-06-07 | 2020-01-31 | 日本电信电话株式会社 | Connection structure of optical waveguide chip |
US11036015B2 (en) | 2017-06-07 | 2021-06-15 | Nippon Telegraph And Telephone Corporation | Connection structure of optical waveguide chips |
CN110741294B (en) * | 2017-06-07 | 2021-11-12 | 日本电信电话株式会社 | Connection structure of optical waveguide chip |
US11493705B2 (en) | 2017-06-07 | 2022-11-08 | Nippon Telegraph And Telephone Corporation | Connection structure of optical waveguide chips |
WO2024034641A1 (en) * | 2022-08-10 | 2024-02-15 | 古河電気工業株式会社 | Optical waveguide structure |
Also Published As
Publication number | Publication date |
---|---|
JP5039523B2 (en) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040057653A1 (en) | Integrated optical element, integrated optical element fabrication method, and light source module | |
JP5323646B2 (en) | Hybrid integrated optical module | |
JP3794327B2 (en) | Optical coupler and manufacturing method thereof | |
KR100897887B1 (en) | Hybrid integration structure between optical active devices and planar lightwave circuit using fiber array | |
JP6706859B2 (en) | Optical module | |
JP2000180646A (en) | Optical circuit device | |
JP2015191110A (en) | Optical waveguide coupling structure and manufacturing method of optical waveguide coupling structure | |
JP5039523B2 (en) | Optical waveguide circuit chip | |
JP2004170924A (en) | Waveguide embedded optical circuit and optical element used therefor | |
JP7372578B2 (en) | optical module | |
JP2005301301A (en) | Optical coupler | |
JP2006251046A (en) | Optical waveguide substrate, optical surface mounting waveguide element, and their manufacturing method | |
US6819859B2 (en) | Planar lightwave circuit type variable optical attenuator | |
US20220390670A1 (en) | Optical Module | |
JP7364929B2 (en) | How to connect optical fiber array | |
JP3549404B2 (en) | Method of manufacturing filter-inserted waveguide device | |
JP7124672B2 (en) | Optical connection parts and optical connection structures | |
JP3788397B2 (en) | Optical waveguide device and communication device using optical waveguide device | |
JP2014035474A (en) | Array waveguide diffraction grating type optical multiplexer/demultiplexer | |
JP7244788B2 (en) | Optical fiber connection structure | |
WO2023095278A1 (en) | Optical element, optical integrated element, and manufacturing method for optical element | |
JP4954828B2 (en) | Optical waveguide circuit and manufacturing method thereof | |
JP4699435B2 (en) | Optical module | |
WO2023079720A1 (en) | Optical element, optical integrated element, and method for manufacturing optical integrated element | |
JP4498978B2 (en) | Planar optical circuit assembly and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5039523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |