JP2009132153A - 誘電体シート及び多層セラミック基板の製造方法 - Google Patents

誘電体シート及び多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP2009132153A
JP2009132153A JP2008304510A JP2008304510A JP2009132153A JP 2009132153 A JP2009132153 A JP 2009132153A JP 2008304510 A JP2008304510 A JP 2008304510A JP 2008304510 A JP2008304510 A JP 2008304510A JP 2009132153 A JP2009132153 A JP 2009132153A
Authority
JP
Japan
Prior art keywords
dielectric sheet
dielectric
pattern
manufacturing
carrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008304510A
Other languages
English (en)
Inventor
Ho Sung Choo
昊 成 秋
Soo Hyun Lyoo
壽 鉉 柳
Myung Whun Chang
明 勳 張
Beom Joon Cho
範 俊 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009132153A publication Critical patent/JP2009132153A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Producing Shaped Articles From Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】信頼性の高い誘電体シート及び多層セラミック基板の製造方法を提供すること。
【解決手段】本発明の一側面にかかる誘電体シートの製造方法は、キャリアフィルム上に熱可塑性物質からなる陽刻パターンを形成する段階と、上記キャリアフィルム上に上記陽刻パターンを覆うように誘電体スラリーをキャスティングして誘電体シートを形成する段階と、上記陽刻パターンに対応する形状を有する陰刻パターンが上記誘電体シートに残るように上記キャリアフィルムと上記陽刻パターンを除去する段階と、上記誘電体シートの上記陰刻パターンに導電性物質を充填する段階を含む。
【選択図】 図2

Description

本発明は、誘電体シート及び多層セラミック基板の製造方法に関し、より詳細には、電極が陰刻印刷された誘電体シートの製造方法とこれにより製造された誘電体シートを用いた多層セラミック基板の製造方法に関するものである。
多層セラミック基板は、一般的に、半導体ICチップのような能動素子とキャパシタ、インダクタ及び抵抗のような受動素子とを複合化した部品として用いられるか、または単純な半導体ICパッケージとして用いられている。また、多層セラミック基板は、多層配線基板として有用であり、PAモジュール基板、RFダイオードスイッチ、フィルタ、チップアンテナ、各種パッケージ部品、複合デバイス等多様な電子製品を構成するために広く用いられている。
特に、多層セラミック基板は、最近の無線通信分野において、高周波帯域で用いることができるだけでなく、多様な機能を有しながらも小さなセラミック部品として提供されている。そのようなセラミック部品は、低温で焼成する積層技術であるLTCC(low temperature cofired ceramics)工程により主に製造される。
LTCC工程により製造された多層セラミック基板は、一般的に複数のセラミック層の積層体からなり、層毎に電極が形成されている。各層の電極は、ビアホール等を通じて互いに電気的に連結される。
図1は、従来技術によるLTCC工程において誘電体シートが積層された様子を示す断面図である。図1に示すように、セラミック積層体100を形成する誘電体シート11には陽刻(凸状)に印刷された電極パターン12が形成される。
しかしながら、凸状の電極パターン12を介して複数の誘電体シート11を積層する場合、段差が生じてしまう。この段差は、積層数が多くなるほど、無視できない問題となる。すなわち、その段差によって、誘電体シート11に亀裂が生じ、積層工程の後に続く外部電極用のメッキ工程においてメッキ液がその亀裂を通して電極パターン12と誘電体シート11の間に浸透する虞がある。そのようなメッキ液の浸透は、完成された製品で電極とセラミック層の膠着力を弱めてしまい、結果的に、製品の信頼性を低下させる。
本発明は、上記のような問題点を解決するためのもので、本発明の目的の一つは、陰刻(凹状)領域に形成された電極パターンを有するとともに多層基板間に積層される誘電体シートにおいて、段差を最小化することができる誘電体シートの製造方法を提供することである。
本発明の他の目的は、上記製造方法により製造された誘電体シートを用いた多層セラミック基板の製造方法を提供することである。
上記の目的を達成するために、本発明の一側面は、キャリアフィルム上に熱可塑性物質からなる陽刻パターンを形成する段階と、上記キャリアフィルム上に上記陽刻パターンを覆うように誘電体スラリーをキャスティングして誘電体シートを形成する段階と、上記陽刻パターンに対応する形状を有する陰刻パターンが上記誘電体シートに残るように上記キャリアフィルムと上記陽刻パターンを除去する段階と、上記誘電体シートの上記陰刻パターンに導電性物質を充填する段階を含む誘電体シートの製造方法を提供する。
上記陽刻パターンは、高分子物質からなることが好ましい。より具体的には、上記陽刻パターンは、ポリエチレン(PE)、ポリプロピレン(PP)、ポリエチレンテレフタラート(PET)、ポリ塩化ビニル(PVC)またはセルロースからなることができる。
本発明の好ましい実施形態において、上記キャリアフィルムと上記陽刻パターンは同じ物質からなることが好ましい。
上記誘電体シートを形成する段階の前に上記陽刻パターン上に異形体を形成する段階をさらに含んでもよい。この場合、上記異形体は、シリコン系物質またはフッ素系物質からなることができる。
上記陽刻パターンを形成する段階は、スクリーン印刷法、グラビア印刷法、またはインクジェット印刷法により行うことができる。
また、上記誘電体シートを形成する段階は、上記誘電体スラリーをキャスティングしてから、上記誘電体スラリーを乾燥する段階を含んでもよい。
上記導電性物質は、Ag、Cu、Niのうちの少なくとも1つの物質を含むことが好ましい。
本発明の他の側面は、上述の製造方法により製造された誘電体シートを少なくとも1つ以上含み且つ層間を電気的に連結するための導電性ビアを有する誘電体積層構造物を設ける段階と、上記誘電体積層構造物を上記誘電体シートの焼成温度で焼成する段階を含む多層セラミック基板の製造方法を提供する。
上記多層セラミック基板は、低温同時焼成セラミック基板であることが好ましい。
本発明によると、陰刻領域に形成された電極パターンを有するとともに多層基板に積層される誘電体シートであって、段差を最小化することができる誘電体シート及び多層セラミック基板の製造方法を提供することができる。
以下に、添付の図面を参照して本発明の好ましい実施形態を説明する。なお、本発明の実施形態は様々な他の形態に変形されることができるので、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界において通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張する場合があり、図面間において同じ符号で表示される要素は同じ要素を表す。
図2の(a)〜(d)は、本発明の一実施形態による誘電体シートの製造工程を示す工程別断面図である。先ず、図2(a)に示すように、キャリアフィルム103上に所定の陽刻(凸状)パターン101を形成する。キャリアフィルム103として、合成樹脂を用いることができ、特にPETフィルムが好ましい。
陽刻パターン101は、後述するように、誘電体シートに陰刻(凹状)パターンを形成するために提供されるもので、誘電体シートに埋め込まれる陰刻電極パターンの位置及び大きさに合わせて形成される。陽刻パターン101はスクリーン印刷法、グラビア印刷法、インクジェット印刷法等により形成することができる。
また、陽刻パターン101は、キャリアフィルム103を形成する物質との間の熱膨張係数の差が大きくない熱可塑性物質からなることが好ましい。
従って、陽刻パターン101は合成樹脂のような高分子物質で形成することができ、具体的には、ポリエチレン(PE)、ポリプロピレン(PP)、ポリエチレンテレフタラート(PET)、ポリ塩化ビニル(PVC)、セルロース等からなることができる。特に、工程の便宜性を考慮すると、陽刻パターン101は、キャリアフィルム103と同一の物質、例えば、PETフィルムからなることが最も好ましい。
次に、図2(b)に示すように、キャリアフィルム103上に誘電体スラリーをキャスティングして誘電体シート200を形成する。この際、誘電体シート200に陽刻パターン101に対応する形状の陰刻パターンが形成されるように誘電体スラリーが陽刻パターン101を覆うようにする。
誘電体スラリーはガラス、バインダー、セラミックフィラー等が必要に応じて適切な割合で混合された物質である。誘電体シート200は、この誘電体スラリーをキャリアフィルム103上に塗布してから乾燥させることで得られる。また、誘電体スラリーをキャスティングする工程は公知のドクターブレード工程等により可能で、これについての詳細な説明は省略する。
次に、図2(c)に示されるように、誘電体シート200から陽刻パターン101及びキャリアフィルム103を除去する。陽刻パターン101及びキャリアフィルム103により、誘電体シート200には陰刻パターンが形成され、この陰刻パターンは、電極用導電性物質を充填するための領域となる。
陽刻パターン101及びキャリアフィルム103は、様々な物理的、化学的な方法を用いて簡単に除去することができるが、これは誘電体シート200と類似した物質からなることが好ましいことを勘案すると、化学的な方法よりは物理的な方法で除去することがより好ましい。特に、図3で説明するように、陽刻パターン101上に予め異形体102を塗布するとより容易に陽刻パターン101及びキャリアフィルム103を除去することが可能である。
最後に、図2(d)に示すように、誘電体シート200の陰刻パターンに導電性物質、例えば、Ag、Cu、Ni等を充填することで電極パターン201を形成する。電極パターン201の形成も公知の工程によって可能であり、代表的な方法として、Ag粉末を主原料とするペーストを上記陰刻パターンにスクリーン印刷することを挙げることができる。
このように、本実施形態による誘電体シート200は陰刻領域に印刷された電極パターン201を有するので、電極が陽刻として印刷された場合に比べて、積層した際の段差を減らすことができ、結果的に、積層基板の信頼性の向上を期待することができる。
特に、陰刻電極パターンの形成に際し、キャリアフィルムと陽刻パターンとを類似した物質か同じ物質を用いて形成することで、工程中の熱等によって生じたキャリアフィルムと電極パターンと間の変化の差を最小化することができる。これにより、電極パターンの設計の安定性及び信頼性を向上させることができる。
一方、図3は、本発明の他の実施形態による誘電体シートの製造方法のうちの一部の工程を説明するための断面図である。
図3に示された工程は、図2の実施形態において、図2(a)と図2(b)との間に行われるもので、キャリアフィルム103と陽刻パターン101の除去を容易にするために陽刻パターン101上に異形体102を塗布する工程を示す。
異形体102を誘電体スラリーのキャスティング前に予め陽刻パターン101に塗布することにより、キャリアフィルム103と陽刻パターン101とを簡単に除去することができる。異形体102としては、シリコン系物質、フッ素系物質等を用いることができる。
図4は、本発明の他の側面による多層セラミック基板を示す断面図である。本実施形態による多層セラミック基板は、多層配線基板として、内部電極10と導電性ビアVを有する積層体構造物100及び積層体構造物100の一面に形成された外部電極50を備える。積層体構造物100は、内部電極10が陰刻領域内に印刷された複数の誘電体シートが積層されて形成される。
上記した多層配線基板は低温同時焼成工程により製造することができ、積層体構造物100を所定の温度で焼成して得ることができる。
また、上記多層配線基板は、図2または図3により製造された誘電体シートが積層された構造であるため、積層数が増えることによって生じる可能性のある厚さの不均一を解消することができる。これにより、従来技術のようにメッキ液が誘電体シートと電極パターンの間に浸透するという問題等を防ぐことができ完成品の信頼性の向上に貢献できる。
本発明は、上述の実施形態及び添付の図面により限定されるものではなく、上記の請求の範囲によって定まる。従って、請求の範囲に記載の本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。
従来技術によるLTCC工程において誘電体シートが積層された様子を示す断面図である。 本発明の一実施形態による誘電体シートの製造工程を示す工程別断面図である。 本発明の他の実施形態による誘電体シートの製造方法のうち一部の工程を説明するための断面図である。 本発明の他の側面による多層セラミック基板を示す断面図である。
符号の説明
100 セラミック積層体
101 陽刻パターン
102 異形体
103 キャリアフィルム
200 誘電体シート
201 電極パターン
10 内部電極
50 外部電極
V 導電性ビア

Claims (11)

  1. キャリアフィルム上に熱可塑性物質からなる陽刻パターンを形成する段階と、
    前記キャリアフィルム上に前記陽刻パターンを覆うように誘電体スラリーをキャスティングして誘電体シートを形成する段階と、
    前記陽刻パターンに対応する形状を有する陰刻パターンが前記誘電体シートに残るように前記キャリアフィルムと前記陽刻パターンを除去する段階と、
    前記誘電体シートの前記陰刻パターンに導電性物質を充填する段階と、
    を含むことを特徴とする誘電体シートの製造方法。
  2. 前記陽刻パターンは、高分子物質からなることを特徴とする請求項1に記載の誘電体シートの製造方法。
  3. 前記陽刻パターンは、ポリエチレン(PE)、ポリプロピレン(PP)、ポリエチレンテレフタラート(PET)、ポリ塩化ビニル(PVC)またはセルロースからなることを特徴とする請求項1に記載の誘電体シートの製造方法。
  4. 前記キャリアフィルムと前記陽刻パターンとは同じ物質からなることを特徴とする請求項1に記載の誘電体シートの製造方法。
  5. 前記誘電体シートを形成する段階の前に前記陽刻パターン上に異形体を形成する段階をさらに含むことを特徴とする請求項1に記載の誘電体シートの製造方法。
  6. 前記異形体は、シリコン系物質またはフッ素系物質からなることを特徴とする請求項5に記載の誘電体シートの製造方法。
  7. 前記陽刻パターンを形成する段階は、スクリーン印刷法、グラビア印刷法またはインクジェット印刷法により行われることを特徴とする請求項1に記載の誘電体シートの製造方法。
  8. 前記誘電体シートを形成する段階は、
    前記誘電体スラリーをキャスティングしてから、前記誘電体スラリーを乾燥する段階を含むことを特徴とする請求項1に記載の誘電体シートの製造方法。
  9. 前記導電性物質は、Ag、Cu、Niのうちの少なくとも1つの物質を含むことを特徴とする請求項1に記載の誘電体シートの製造方法。
  10. 請求項1〜9のいずれか一項に記載の製造方法により製造された誘電体シートを少なくとも1つ以上含み且つ層間を電気的に連結するための導電性ビアを有する誘電体積層構造物を設ける段階と、
    前記誘電体積層構造物を前記誘電体シートの焼成温度で焼成する段階と、
    を含むことを特徴とする多層セラミック基板の製造方法。
  11. 前記多層セラミック基板は、低温同時焼成セラミック基板であることを特徴とする請求項10に記載の多層セラミック基板の製造方法。
JP2008304510A 2007-11-28 2008-11-28 誘電体シート及び多層セラミック基板の製造方法 Pending JP2009132153A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122163A KR100916067B1 (ko) 2007-11-28 2007-11-28 유전체 시트 및 다층 세라믹 기판 제조방법

Publications (1)

Publication Number Publication Date
JP2009132153A true JP2009132153A (ja) 2009-06-18

Family

ID=40668716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008304510A Pending JP2009132153A (ja) 2007-11-28 2008-11-28 誘電体シート及び多層セラミック基板の製造方法

Country Status (3)

Country Link
US (1) US20090133806A1 (ja)
JP (1) JP2009132153A (ja)
KR (1) KR100916067B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013542092A (ja) * 2010-08-26 2013-11-21 エプコス アーゲー セラミックグリーンシートの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682913B1 (ko) * 2016-01-28 2016-12-07 한국세라믹기술원 Ltcc 기반의 유전영동 소자의 제조 방법
US10636690B2 (en) * 2016-07-20 2020-04-28 Applied Materials, Inc. Laminated top plate of a workpiece carrier in micromechanical and semiconductor processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272590A (ja) * 1986-05-20 1987-11-26 富士通株式会社 セラミツク基板の製造方法
JPH10199750A (ja) * 1997-01-10 1998-07-31 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2004063913A (ja) * 2002-07-30 2004-02-26 Kyocera Corp 積層型電子部品の製法
JP2004319960A (ja) * 2003-04-01 2004-11-11 Mitsubishi Electric Corp 多層セラミックパッケージの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240671A (en) * 1992-06-01 1993-08-31 Microelectronics And Computer Technology Corporation Method of forming recessed patterns in insulating substrates
US5935358A (en) * 1998-04-17 1999-08-10 New Create Corporation Method of producing a laminate ceramic capacitor
US20020174935A1 (en) * 2001-05-25 2002-11-28 Motorola, Inc. Methods for manufacturing patterned ceramic green-sheets and multilayered ceramic packages
JP2003197461A (ja) 2001-12-26 2003-07-11 Kyocera Corp 積層型電子部品の製法
US6733607B2 (en) * 2002-04-15 2004-05-11 Harris Corporation Embedded hermetic cavity formation in low temperature cofired ceramic
JP4360608B2 (ja) 2003-07-25 2009-11-11 京セラ株式会社 複合シートの製造方法、並びに積層部品の製造方法
KR100571246B1 (ko) 2004-07-23 2006-04-13 전자부품연구원 저온 동시 소성 유전체 조성물, 그를 이용한 그린시트 및그 제조 방법
JP2006140400A (ja) 2004-11-15 2006-06-01 Kyocera Corp セラミック多層基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272590A (ja) * 1986-05-20 1987-11-26 富士通株式会社 セラミツク基板の製造方法
JPH10199750A (ja) * 1997-01-10 1998-07-31 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2004063913A (ja) * 2002-07-30 2004-02-26 Kyocera Corp 積層型電子部品の製法
JP2004319960A (ja) * 2003-04-01 2004-11-11 Mitsubishi Electric Corp 多層セラミックパッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013542092A (ja) * 2010-08-26 2013-11-21 エプコス アーゲー セラミックグリーンシートの製造方法

Also Published As

Publication number Publication date
KR20090055312A (ko) 2009-06-02
KR100916067B1 (ko) 2009-09-08
US20090133806A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
US20060098386A1 (en) Embedded capacitor and method for manufacturing the same
JPWO2006033402A1 (ja) セッラミック電子部品の製造方法
JP4576670B2 (ja) セラミック基板の製造方法
JP2010052419A (ja) セラミックグリーンシートの製造方法及びこれを用いた多層セラミック回路基板の製造方法
JP2009124155A (ja) 多層セラミックコンデンサの製造方法
JP2009132153A (ja) 誘電体シート及び多層セラミック基板の製造方法
JPH0878277A (ja) セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法
SE516870C2 (sv) Förfarande vid framställning av keramiska flerskiktsubstrat
JP2009111394A (ja) 多層セラミック基板の製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2009141366A (ja) セラミック積層基板の製造方法及びその製造方法によって製造されたセラミック積層基板
JPH06283375A (ja) 積層電子部品の製造方法
JP4952893B2 (ja) セラミック電子部品及びその製造方法
JP2010141001A (ja) 多層セラミック基板の製造方法及び該方法を用いて作製された多層セラミック基板。
KR100818513B1 (ko) 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
JP2005039071A (ja) セラミック積層デバイスの製造方法
JP2003347708A (ja) 電極パターンの転写方法および複合電子部品の製造方法
JP2001007524A (ja) 配線基板の製造方法
JP4638184B2 (ja) 積層電子部品の製造方法
JP2005101471A (ja) 積層セラミック電子部品の製造方法
CN113767470A (zh) 即烧结型银膜
JP2012204711A (ja) セラミック多層基板とセラミック多層基板の製造方法
JP2006114808A (ja) セラミック多層基板の製造方法
JP2011044683A (ja) セラミック基板及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018