JP2009124033A - Semiconductor device, and its manufacturing method - Google Patents
Semiconductor device, and its manufacturing method Download PDFInfo
- Publication number
- JP2009124033A JP2009124033A JP2007298215A JP2007298215A JP2009124033A JP 2009124033 A JP2009124033 A JP 2009124033A JP 2007298215 A JP2007298215 A JP 2007298215A JP 2007298215 A JP2007298215 A JP 2007298215A JP 2009124033 A JP2009124033 A JP 2009124033A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- melting point
- semiconductor device
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は窒化物半導体を用いた半導体装置およびその製造方法に関するものである。 The present invention relates to a semiconductor device using a nitride semiconductor and a method for manufacturing the same.
窒化物半導体は、Al、Ga、In等のIII族元素のうち少なくとも一つ以上の元素と、V族元素である窒素との化合物であり、一般式Al1−a−bGaaInbNで表される。窒化物半導体は直接遷移であり、その組成により最大6.2eVから0.8eVまでの幅広い禁制帯幅を有する。また、広い禁制帯幅を有する組成においては、熱的安定性、絶縁破壊電界、飽和電子速度が大きい。以上の特性から、窒化物半導体を用いて、遠赤外から紫外領域での受光・発光デバイス、および、耐高温・高出力・高周波トランジスタ等の電子デバイスヘの応用が期待され開発が進められている。 A nitride semiconductor is a compound of at least one element among group III elements such as Al, Ga, and In and nitrogen that is a group V element, and has a general formula of Al 1-ab Ga a In b N. It is represented by Nitride semiconductors are direct transitions and have a wide forbidden band width of up to 6.2 eV to 0.8 eV depending on their composition. In addition, in a composition having a wide forbidden band width, thermal stability, breakdown electric field, and saturation electron velocity are large. The above characteristics are expected to be applied to light-receiving / light-emitting devices in the far-infrared to ultraviolet region and electronic devices such as high-temperature / high-power / high-frequency transistors using nitride semiconductors. .
窒化物半導体を用いた半導体装置の特性向上のためには、電極のコンタクト抵抗の低減が必要不可欠である。電極のコンタクト抵抗を低減することにより、半導体装置の電力効率を向上することが可能となる。しかし、従来の窒化物半導体を用いた半導体装置においては、その広い禁制帯幅のために、理想的な金属、半導体のオーミック接合が得られにくい。 In order to improve the characteristics of a semiconductor device using a nitride semiconductor, it is essential to reduce the contact resistance of the electrode. By reducing the contact resistance of the electrode, the power efficiency of the semiconductor device can be improved. However, in a conventional semiconductor device using a nitride semiconductor, it is difficult to obtain an ideal metal-semiconductor ohmic junction because of its wide band gap.
従来、窒化物半導体と電極とのコンタクト抵抗の低減のために、Ti/Al、Ti/Al/Ni/Au、Ti/Al/Ti/Au、Ti/Al/Mo/AuなどのTi/Al系の金属材料膜を堆積した後に、高温で熱処理を施すことによりオーミック電極を形成する手法がとられている。特に、低いコンタクト抵抗を得るためには、830℃以上の高温での熱処理が必要である(非特許文献1)。
従来の窒化物半導体を用いた半導体装置のTi/Al系のオーミック電極において、熱処理により低接触抵抗化が可能となる機構は下記のように考えられている。高温中において窒化物半導体との反応によりTiNが形成され、界面近傍の窒化物半導体は、N空孔が形成されn型となるため、接触抵抗が低減する。ただし、窒化物半導体の原子結合力が強いため、高濃度のN空孔の生成のためには、800から850℃の高温の熱処理が必要である。 In a conventional Ti / Al-based ohmic electrode of a semiconductor device using a nitride semiconductor, a mechanism that enables low contact resistance by heat treatment is considered as follows. TiN is formed by reaction with the nitride semiconductor at high temperature, and the nitride semiconductor near the interface is N-type with N vacancies, so that the contact resistance is reduced. However, since the nitride semiconductor has a strong atomic bonding force, heat treatment at a high temperature of 800 to 850 ° C. is necessary to generate high-concentration N vacancies.
図11は従来の窒化物半導体を用いた半導体装置のオーミック電極(Ti/Al/Ni/Au)における熱処理温度と固有接触抵抗率との関係を示すグラフである。このグラフから明らかなように、熱処理温度800℃未満において、固有接触抵抗率は1×10−5Ωcm2以上に上昇した。さらに、熱処理温度700℃以下ではショットキー接触となった。 FIG. 11 is a graph showing the relationship between the heat treatment temperature and the specific contact resistivity in an ohmic electrode (Ti / Al / Ni / Au) of a semiconductor device using a conventional nitride semiconductor. As is apparent from this graph, the specific contact resistivity increased to 1 × 10 −5 Ωcm 2 or more at a heat treatment temperature of less than 800 ° C. Furthermore, Schottky contact was obtained at a heat treatment temperature of 700 ° C. or lower.
しかしながら、800℃以上の高温での熱処理は、窒化物半導体表面において酸化や表面欠陥の発生を招きやすく、また不純物の拡散が生じる恐れがある。例えば、電界効果トランジスタとして用いられるAlGaN/GaNヘテロ構造において、800℃以上の高温での熱処理を施すことにより、ヘテロ界面の2次元電子ガス濃度が減少するといった現象が報告されている(非特許文献2)。熱処理により発生する酸化膜や表面欠陥、不純物の混入は、半導体禁制帯中に、準位を形成するため、特性や信頼性の劣化を生じる恐れがある。 However, heat treatment at a high temperature of 800 ° C. or higher tends to cause oxidation and surface defects on the surface of the nitride semiconductor, and may cause impurity diffusion. For example, in an AlGaN / GaN heterostructure used as a field effect transistor, a phenomenon has been reported in which the two-dimensional electron gas concentration at the heterointerface is reduced by performing heat treatment at a high temperature of 800 ° C. or more (Non-patent Document). 2). Oxide films, surface defects, and impurities that are generated by heat treatment form levels in the semiconductor forbidden band, which may cause deterioration of characteristics and reliability.
本発明は上述の課題を解決するためになされたもので、オーミック電極のコンタクト抵抗が低く、しかも熱処理による特性の劣化が抑制される半導体装置、その製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device in which the contact resistance of an ohmic electrode is low and the deterioration of characteristics due to heat treatment is suppressed, and a method for manufacturing the same.
この目的を達成するため、本発明においては、窒化物半導体を用いた半導体装置において、上記窒化物半導体上にn層(n≧2)の無機材料膜からなり、第1層から第n−1層が融点が800℃未満である上記無機材料膜であり、第n層がTi膜である多層膜を堆積し、熱処理することによって形成されたオーミック電極を形成する。 In order to achieve this object, according to the present invention, in a semiconductor device using a nitride semiconductor, an n-layer (n ≧ 2) inorganic material film is formed on the nitride semiconductor. An ohmic electrode is formed by depositing a multilayer film in which the layer is the above-mentioned inorganic material film having a melting point of less than 800 ° C. and the nth layer is a Ti film and heat-treating.
また、窒化物半導体を用いた半導体装置において、上記窒化物半導体上にm層(m≧3)の無機材料膜からなり、第1層から第n−1層が融点が800℃未満である上記無機材料膜であり、第n層(2≦n<m)がTi膜である多層膜を堆積し、熱処理することによって形成されたオーミック電極を形成する。 Further, in the semiconductor device using a nitride semiconductor, the nitride semiconductor is formed of an inorganic material film of m layers (m ≧ 3), and the melting points of the first to n−1 layers are less than 800 ° C. An ohmic electrode is formed by depositing a multilayer film, which is an inorganic material film, and the nth layer (2 ≦ n <m) is a Ti film, and is heat-treated.
これらの場合、上記第1層から第n−1層の無機材料膜を、Sn、Al、In、Tl、Zn、Mgおよびそれらの化合物のいずれかから構成された膜としてもよい。 In these cases, the inorganic material films from the first layer to the (n-1) th layer may be films made of any one of Sn, Al, In, Tl, Zn, Mg, and compounds thereof.
また、上記第n+1層から第m層の無機材料膜を、Al、Ti、Si、Ge、Au、Mo、Ni、Ag、Ta、Pt、Pd、Nb、Cuおよびそれらの化合物のいずれかから構成された膜としてもよい。 Further, the n + 1 to m-th inorganic material films are composed of any one of Al, Ti, Si, Ge, Au, Mo, Ni, Ag, Ta, Pt, Pd, Nb, Cu and their compounds. It is good also as the film made.
これらの場合、上記窒化物半導体をAlGaInNとしてもよい。 In these cases, the nitride semiconductor may be AlGaInN.
また、窒化物半導体を用いた半導体装置を製造する方法において、上記窒化物半導体の表面の所定の領域に、融点が800℃未満である上記無機材料膜を第1層から第n−1層(n≧2)まで順次堆積し、第n層にTi膜を堆積した後に、800℃未満で熱処理する工程を行なう。 In the method of manufacturing a semiconductor device using a nitride semiconductor, the inorganic material film having a melting point of less than 800 ° C. may be formed on a predetermined region of the surface of the nitride semiconductor from the first layer to the n−1th layer ( After sequentially depositing up to n ≧ 2) and depositing a Ti film on the n-th layer, a heat treatment is performed at less than 800 ° C.
また、窒化物半導体を用いた半導体装置を製造する方法において、上記窒化物半導体の表面の所定の領域に、融点が800℃未満である無機材料膜を第1層から第n−1層(n≧2)まで順次堆積し、第n層にTi膜を堆積し、第n+1層から第m層(m>n、m≧3)に無機材料膜を順次堆積した後に、800℃未満で熱処理する工程を行なう。 Further, in the method of manufacturing a semiconductor device using a nitride semiconductor, an inorganic material film having a melting point of less than 800 ° C. is formed in a predetermined region on the surface of the nitride semiconductor from the first layer to the n−1th layer (n ≧ 2) sequentially, a Ti film is deposited on the nth layer, an inorganic material film is sequentially deposited from the (n + 1) th layer to the mth layer (m> n, m ≧ 3), and then heat-treated at less than 800 ° C. Perform the process.
これらの場合、上記第1層から第n−1層の無機材料膜を、Sn、Al、In、Tl、Zn、Mgおよびそれらの化合物のいずれかから構成された膜としてもよい。 In these cases, the inorganic material films from the first layer to the (n-1) th layer may be films made of any one of Sn, Al, In, Tl, Zn, Mg, and compounds thereof.
また、上記第n+1層から第m層の無機材料膜を、Al、Ti、Si、Ge、Au、Mo、Ni、Ag、Ta、Pt、Pd、Nb、Cuおよびそれらの化合物のいずれかから構成された膜としてもよい。 Further, the n + 1 to m-th inorganic material films are composed of any one of Al, Ti, Si, Ge, Au, Mo, Ni, Ag, Ta, Pt, Pd, Nb, Cu and their compounds. It is good also as the film made.
これらの場合、上記窒化物半導体をAlGaInNとしてもよい。 In these cases, the nitride semiconductor may be AlGaInN.
本発明に係る半導体装置、その製造方法においては、800℃未満の熱処理を行なったときに、窒化物半導体に高濃度n型化を促進するから、オーミック電極のコンタクト抵抗が低くなり、また800℃未満の熱処理を行なえばよいから、熱処理による半導体装置の特性劣化を抑制することができる。 In the semiconductor device and the manufacturing method thereof according to the present invention, when the heat treatment at a temperature of less than 800 ° C. is performed, the nitride semiconductor is promoted to have a high concentration of n-type. Therefore, the deterioration of the characteristics of the semiconductor device due to the heat treatment can be suppressed.
(第1の実施の形態)
図1は本発明に係る半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極10が形成されており、第1層(低融点金属層)11が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物(合金))膜すなわち融点が800℃以下である無機材料膜であり、第2層(Ti層)12がTi膜である多層膜を堆積し、800℃以下の熱処理を行なうことによってオーミック電極10が形成されている。そして、第1層11の低融点金属Sn、Al、In、Zn、Mg膜の望ましい膜厚は0.5nmから100nmである。また、第1層11に低融点金属の合金膜を用いたときも望ましい膜厚は0.5nmから100nmである。さらに、第2層12のTi膜の望ましい膜厚は10nmから400nmである。
(First embodiment)
FIG. 1 is a schematic cross-sectional view showing a semiconductor device according to the present invention, in which an ohmic electrode shows a state before heat treatment. As shown in the figure, an
つぎに、図1に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層11を堆積し、第2層12にTi膜を堆積した後に、800℃未満で熱処理(加熱)することによりオーミック電極10を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described. First, a
この半導体装置、その製造方法においては、800℃未満の熱処理を行なったときに、第1層11の低融点金属膜が融解して、窒化物半導体1と腐食反応を起こして窒化物半導体1の界面近傍に高濃度n型化を促進し、あるいは第2層12のTiと第1層11の低融点金属との合金となり、その合金と窒化物半導体1との反応により窒化物半導体1の界面近傍に高濃度n型化を促進するから、オーミック電極10のコンタクト抵抗が低くなる。また、800℃未満の熱処理を行なえばよいから、熱処理による半導体装置の特性劣化を抑制することができる。
In this semiconductor device and its manufacturing method, when a heat treatment at a temperature of less than 800 ° C. is performed, the low-melting point metal film of the
第1層11の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層11の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第2層12のTiが反応する必要がある。このとき、第1層11の低融点金属膜またはその合金膜の膜厚が100nmより厚くなると、窒化物半導体1と第2層12のTiが反応できなくなる。したがって、第1層11の低融点金属膜またはその合金膜の膜厚は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第2の実施の形態)
図2は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極20が形成されており、第1層(低融点金属層)21、第2層(低融点金属層)22が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第3層(Ti層)23がTi膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極20が形成されている。そして、第1層21の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh1とし、第2層22の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh2としたとき、0.5nm≦h1<100nm、0.5nm≦h2<100nm、1nm≦h1+h2≦100nmを満たす膜厚にするのが望ましい。また、第3層23のTi膜の望ましい膜厚は10nmから400nmである。
(Second Embodiment)
FIG. 2 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図2に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層21、第2層22を堆積し、第3層23にTi膜を堆積した後に、800℃未満で熱処理することによりオーミック電極20を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 2 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極20のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層21、第2層22の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層21、第2層22の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film or the alloy film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第3層23のTiが反応する必要がある。このとき、第1層21、第2層22の低融点金属膜またはその合金膜の膜厚(h1+h2)が100nmより厚くなると、窒化物半導体1と第3層23のTiが反応できなくなる。したがって、第1層21、第2層22の低融点金属膜またはその合金膜の膜厚(h1+h2)は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第3の実施の形態)
図3は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極30が形成されており、第1層(低融点金属層)31が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第2層(Ti層)32がTi膜であり、第3層(Au層)33がAu膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極30が形成されている。そして、第1層31の低融点金属Sn、Al、In、Zn、Mg膜の望ましい膜厚は0.5nmから100nmである。また、第1層31に低融点金属の合金膜を用いたときも望ましい膜厚は0.5nmから100nmである。第2層32のTi膜の望ましい膜厚は20nmから300nmである。第1、第2の実施の形態と異なり、第2層32のTi膜の膜厚が20nm以下では、熱処理の際に第3層33のAuの拡散が生じ、接触抵抗が増加するので、第3層33のAu膜の膜厚は20nmから400nmである。
(Third embodiment)
FIG. 3 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図3に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層31を堆積し、第2層32にTi膜を堆積し、第3層33にAu膜を堆積した後に、800℃未満で熱処理することによりオーミック電極30を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 3 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極30のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。また、第3層33のAu膜は酸化防止やプローブのパッドとしての役割を果たし、半導体装置の保管や測定の安定性に優れている。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層31の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層31の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第2層32のTiが反応する必要がある。このとき、第1層31の低融点金属膜またはその合金膜の膜厚が100nmより厚くなると、窒化物半導体1と第2層32のTiが反応できなくなる。したがって、第1層31の低融点金属膜またはその合金膜の膜厚は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第4の実施の形態)
図4は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極40が形成されており、第1層(低融点金属層)41、第2層(低融点金属層)42が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第3層(Ti層)43がTi膜であり、第4層(Au層)44がAu膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極40が形成されている。そして、第1層41の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh1とし、第2層42の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh2としたとき、0.5nm≦h1<100nm、0.5nm≦h2<100nm、1nm≦h1+h2≦100nmを満たす膜厚にするのが望ましい。第3層43のTi膜の望ましい膜厚は20nmから400nmである。第1、第2の実施の形態と異なり、第3層43のTi膜の膜厚が20nm以下では、熱処理の際に第4層44のAuの拡散が生じ、接触抵抗が増加するので、第4層44のAu膜の膜厚は20nmから300nmである。
(Fourth embodiment)
FIG. 4 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図4に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層41、第2層42を堆積し、第3層43にTi膜を堆積し、第4層44にAu膜を堆積した後に、800℃未満で熱処理することによりオーミック電極40を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 4 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極40のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。また、第4層44のAu膜は酸化防止やプローブのパッドとしての役割を果たし、半導体装置の保管や測定の安定性に優れている。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層41、第2層42の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層41、第2層42の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film or the alloy film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第3層43のTiが反応する必要がある。このとき、第1層41、第2層42の低融点金属膜またはその合金膜の膜厚(h1+h2)が100nmより厚くなると、窒化物半導体1と第3層43のTiが反応できなくなる。したがって、第1層41、第2層42の低融点金属膜またはその合金膜の膜厚(h1+h2)は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第5の実施の形態)
図5は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極50が形成されており、第1層(低融点金属層)51が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第2層(Ti層)52がTi膜であり、第3層(他金属層)53が無機材料膜すなわちMo、Ni、Ta、Pt、Nb、Cu膜およびそれらの化合物膜のいずれかであり、第4層(Au層)54がAu膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極50が形成されている。そして、第1層51の低融点金属Sn、Al、In、Zn、Mg膜の望ましい膜厚は0.5nmから100nmである。また、第1層51に低融魚金属の合金膜を用いたときも望ましい膜厚は0.5nmから100nmである。Mo、Ni、Ta、Pt、Nb、Cuおよびそれらの化合物のいずれかにより構成される第3層53が熱処理の際の第4層54のAuの拡散を抑制する役割を果たすため、第2層52のTiの望ましい膜厚は10nmから400nmと第3の実施の形態よりも広範囲である。第3層53のMo、Ni、Ta、Pt、Nb、Cu膜またはそれらの化合物膜の望ましい膜厚は10nmから100nmである、第4層54のAu膜の膜厚は20nmから300nmである。
(Fifth embodiment)
FIG. 5 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図5に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層51を堆積し、第2層52にTi膜を堆積し、Mo、Ni、Ta、Pt、Nb、Cuおよびそれらの化合物のいずれかにより構成される膜である第3層53を堆積し、第4層54にAu膜を堆積した後に、800℃未満で熱処理することによりオーミック電極50を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 5 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極50のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。また、第4層54のAu膜は酸化防止やプローブのパッドとしての役割を果たし、半導体装置の保管や測定の安定性に優れている。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層51の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層51の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第2層52のTiが反応する必要がある。このとき、第1層51の低融点金属膜またはその合金膜の膜厚が100nmより厚くなると、窒化物半導体1と第2層52のTiが反応できなくなる。したがって、第1層51の低融点金属膜またはその合金膜の膜厚は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第6の実施の形態)
図6は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極60が形成されており、第1層(低融点金属層)61、第2層(低融点金属層)62が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第3層(Ti層)63がTi膜であり、第4層(他金属層)64がMo、Ni、Ta、Pt、Nb、Cu膜およびそれらの化合物膜のいずれかであり、第5層(Au層)65がAu膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極60が形成されている。そして、第1層61の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh1とし、第2層62の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh2としたとき、0.5nm≦h1<100nm、0.5nm≦h2<100nm、1nm≦h1+h2≦100nmを満たす膜厚にするのが望ましい。また、Mo、Ni、Ta、Pt、Nb、Cu膜およびそれらの化合物膜のいずれかである第4層64が、熱処理の際の第5層65のAuの拡散を抑制する役割を果たすため、第3層63のTi膜の望ましい膜厚は10nmから400nmと第4の実施の形態よりも広範囲である。第4層64のMo、Ni、Ta、Pt、Nb、Cu膜またはそれらの化合物膜の望ましい膜厚は10nmから100nmである。第5層65のAu膜の膜厚は20nmから300nmである。
(Sixth embodiment)
FIG. 6 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図6に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層61、第2層62を堆積し、第3層63にTi膜を堆積し、Mo、Ni、Ta、Pt、Nb、Cuおよびそれらの化合物のいずれかにより構成される膜である第4層64を堆積し、第5層65にAu膜を堆積した後に、800℃未満で熱処理することによりオーミック電極60を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 6 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極60のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。また、第4層64のAu膜は酸化防止やプローブのパッドとしての役割を果たし、半導体装置の保管や測定の安定性に優れている。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層61、第2層62の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層61、第2層62の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film or the alloy film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第3層63のTiが反応する必要がある。このとき、第1層61、第2層62の低融点金属膜またはその合金膜の膜厚(h1+h2)が100nmより厚くなると、窒化物半導体1と第3層63のTiが反応できなくなる。したがって、第1層61、第2層62の低融点金属膜またはその合金膜の膜厚(h1+h2)は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第7の実施の形態)
図7は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極70が形成されており、第1層(低融点金属層)71が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第2層(Ti層)72がTi膜であり、第3層(Al層)73がAl膜であり、第4層(他金属層)74がMo、Ni、Ta、Pt、Nb、Cu膜およびそれらの化合物膜のいずれかであり、第5層(Au層)75がAu膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極70が形成されている。そして、第1層71の低融点金属Sn、Al、In、Zn、Mg膜の望ましい膜厚は0.5nmから100nmである。また、第1層71に低融点金属の合金膜を用いたときも望ましい膜厚は0.5nmから100nmである。第2層72のTi膜の望ましい膜厚は10nmから400nmである。第3層73のAl膜の望ましい膜厚は、10nmから200nmの間である。第4層74のMo、Ni、Ta、Pt、Nb、Cu膜またはそれらの化合物膜の望ましい膜厚は10nmから100nmである。第5層75のAu膜の膜厚は20nmから300nmである。
(Seventh embodiment)
FIG. 7 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図7に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層71を堆積し、第2層72にTi膜を堆積し、第3層73にAl膜を堆積し、Mo、Ni、Ta、Pt、Nb、Cuおよびそれらの化合物のいずれかにより構成される膜である第4層74を堆積し、第5層75にAu膜を堆積した後に、800℃未満で熱処理することによりオーミック電極70を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 7 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極70のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。また、第5層75のAu膜は酸化防止やプローブのパッドとしての役割を果たし、半導体装置の保管や測定の安定性に優れている。また、第3層73のAlは熱処理の際に窒化物半導体1側に拡散するため、より安定的にオーミック特性を得ることができ、接触抵抗の面内分布が第1〜第6の実施の形態では20%程度であったところが10%以内に改善された。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層71の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層71の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第2層72のTiが反応する必要がある。このとき、第1層71の低融点金属膜またはその合金膜の膜厚が100nmより厚くなると、窒化物半導体1と第2層72のTiが反応できなくなる。したがって、第1層71の低融点金属膜またはその合金膜の膜厚は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第8の実施の形態)
図8は本発明に係る他の半導体装置を示す概略断面図で、オーミック電極は熱処理前の状態を示す。図に示すように、例えばAlGaInNからなる窒化物半導体1上にオーミック電極80が形成されており、第1層(低融点金属層)81、第2層(低融点金属層)82が低融点金属(Sn、Al、In、Zn、Mgおよびそれらの化合物)膜であり、第3層(Ti層)83がTi膜であり、第4層(Al層)84がAl膜であり、第5層(他金属層)85がMo、Ni、Ta、Pt、Nb、Cu膜およびそれらの化合物膜のいずれかであり、第6層(Au層)86がAu膜である多層膜を堆積し、800℃未満の熱処理を行なうことによってオーミック電極80が形成されている。そして、第1層81の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh1とし、第2層82の低融点金属Sn、Al、In、Zn、Mg膜またはそれらの化合物膜の膜厚をh2としたとき、0.5nm≦h1<100nm、0.5nm≦h2<100nm、1nm≦h1+h2≦100nmを満たす膜厚にするのが望ましい。第3層83のTi膜の望ましい膜厚は10nmから400nmである。第4層84のAl膜の望ましい膜厚は、10nmから200nmの間である。第5層85のMo、Ni、Ta、Pt、Nb、Cu膜またはそれらの含金膜の望ましい膜厚は10nmから100nmである。第6層86のAu膜の膜厚は20nmから300nmである。
(Eighth embodiment)
FIG. 8 is a schematic cross-sectional view showing another semiconductor device according to the present invention, and the ohmic electrode shows a state before the heat treatment. As shown in the figure, an
つぎに、図8に示した半導体装置の製造方法を説明する。まず、窒化物半導体1の表面の所定の領域に、Sn、Al、In、Zn、Mgおよびその化合物のいずれかから構成された膜である第1層81、第2層82を堆積し、第3層83にTi膜を堆積し、第4層84にAl膜を堆積し、Mo、Ni、Ta、Pt、Nb、Cuおよびそれらの化合物のいずれかにより構成される膜である第5層85を堆積し、第6層86にAu膜を堆積した後に、800℃未満で熱処理することによりオーミック電極80を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 8 will be described. First, a
この半導体装置、その製造方法においても、オーミック電極80のコンタクト抵抗が低くなり、また熱処理による半導体装置の特性劣化を抑制することができる。また、第6層86のAu膜は酸化防止やプローブのパッドとしての役割を果たし、半導体装置の保管や測定の安定性に優れている。また、第4層84のAlは熱処理の際に窒化物半導体1側に拡散するため、より安定的にオーミック特性を得ることができ、接触抵抗の面内分布が第1〜第6の実施の形態では20%程度であったところが10%以内に改善された。
Also in this semiconductor device and its manufacturing method, the contact resistance of the
第1層81、第2層82の低融点金属膜またはその合金膜の膜厚が0.5nm未満のときには、上述の低融点金属による効果は低融点金属が少なすぎるので得られない。したがって、第1層81、第2層82の低融点金属膜またはその合金膜の膜厚は0.5nm以上であることが望ましい。
When the film thickness of the low melting point metal film of the
また、オーミック金属のコンタクト抵抗を低くするためには、窒化物半導体1(例えばAlGaInN)と第3層83のTiが反応する必要がある。このとき、第1層81、第2層82の低融点金属膜またはその合金膜の膜厚(h1+h2)が100nmより厚くなると、窒化物半導体1と第3層83のTiが反応できなくなる。したがって、第1層81、第2層82の低融点金属膜またはその合金膜の膜厚(h1+h2)は100nm以下であることが望ましい。
In order to reduce the contact resistance of the ohmic metal, the nitride semiconductor 1 (for example, AlGaInN) needs to react with Ti of the
(第9の実施の形態)
図9は本発明に係るFETを示す概略断面図である。図に示すように、GaN層91上にAlGaInN層92が形成され、GaN層91とAlGaInN層92とでヘテロ構造を有するFETの本体が構成されている。また、AlGaInN層92上に図1〜図8に示したオーミック電極からなるソース電極93、ドレイン電極94が形成され、ソース電極93とドレイン電極94との間に、AlGaInN層92とショットキー接合となる例えばNi/Auからなるゲート電極95が形成されている。
(Ninth embodiment)
FIG. 9 is a schematic sectional view showing an FET according to the present invention. As shown in the figure, an
つぎに、図9に示した半導体装置の製造方法を説明する。まず、AlGaInN層92の表面の所定の領域に、図1〜図8に示した膜を堆積した後に、800℃未満で熱処理することにより、ソース電極93、ドレイン電極94を形成する。つぎに、ソース電極93とドレイン電極94との間にゲート電極94を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 9 will be described. First, after depositing the film shown in FIGS. 1 to 8 in a predetermined region on the surface of the
このFET、その製造方法においても、ソース電極93、ドレイン電極94のコンタクト抵抗が低くなり、また熱処理によるFETの特性劣化を抑制することができる。
Also in this FET and its manufacturing method, the contact resistance of the
なお、上述のいずれの実施の形態においても、全ての金属はEB(Electron Beam)蒸着装置もしくはスパッタ装置により堆積された。また、各低融点金属Sn、Al、In、Zn、Mgは、それぞれSn、Al、In、Zn、Mgブロックを原料として用いた。さらに、低融点金属Sn、Al、In、Zn、Mgの合金は、Sn、Al、In、Zn、Mgのうち少なくとも2種類の金属を融解により合成した合金を原料として用いた。 In any of the above-described embodiments, all the metal was deposited by an EB (Electron Beam) vapor deposition apparatus or a sputtering apparatus. Each low melting point metal Sn, Al, In, Zn, and Mg used Sn, Al, In, Zn, and Mg blocks as raw materials. Furthermore, the alloy of the low melting point metals Sn, Al, In, Zn, and Mg used an alloy obtained by synthesizing at least two kinds of metals among Sn, Al, In, Zn, and Mg by melting.
図10は図7に示した半導体装置のオーミック電極(Sn/Ti/Al/Ni/Au、Al/Ti/Al/Ni/Au、In/Ti/Al/Ni/Au、Zn/Ti/Al/Ni/Au、Mg/Ti/Al/Ni/Au)、すなわち第1層71にSn、Al、In、ZnまたはMgを用いたオーミック電極における熱処理温度と固有接触抵抗率との関係を示すグラフである。このグラフから明らかなように、いずれの低融点金属を用いた場合においても、750℃未満の熱処理において1×10−5Ωcm2以下の固有接触抵抗率が得られた。また、従来技術ではオーミック特性を得られなかった700℃以下においても良好なオーミック特性が得られた。なお、他の実施の形態においても、ここに示したのと同様の結果が得られており、本発明の効果に影響を与えるものではなかった。
10 shows ohmic electrodes (Sn / Ti / Al / Ni / Au, Al / Ti / Al / Ni / Au, In / Ti / Al / Ni / Au, Zn / Ti / Al / Au) of the semiconductor device shown in FIG. Ni / Au, Mg / Ti / Al / Ni / Au), that is, a graph showing the relationship between the heat treatment temperature and the specific contact resistivity in an ohmic electrode using Sn, Al, In, Zn or Mg for the
また、第1層71に合金(Sn−Mg、Sn−In、Sn−Zn、Sn−Mg、Al−In、Al−Zn、Al−Mg、In−Zn、In−Mg、Zn−Mg)を用いた図7に示した半導体装置のオーミック電極においても、750℃未満の熱処理において1×10−5Ωcm2以下の固有接触抵抗率が得られた。また、従来技術ではオーミック特性を得られなかった700℃以下においても良好なオーミック特性が得られた。なお、他の実施の形態においても、ここに示したのと同様の結果が得られており、本発明の効果に影響を与えるものではなかった。
An alloy (Sn—Mg, Sn—In, Sn—Zn, Sn—Mg, Al—In, Al—Zn, Al—Mg, In—Zn, In—Mg, Zn—Mg) is formed on the
また、上述実施の形態においては、熱処理前のオーミック電極の層数が2〜6の場合について説明したが、熱処理前のオーミック電極の層数は2以上であればよい。この場合、窒化物半導体上に、第1層から第n−1層(n≧2)がSn、Al、In、Tl、Zn、Mgおよびそれらの化合物のいずれかから構成された膜であり、第n層がTi膜である多層膜を堆積し、熱処理することによってオーミック電極を形成する。また、窒化物半導体上に、第1層から第n−1層がSn、Al、In、Tl、Zn、Mgおよびそれらの化合物のいずれかから構成された膜であり、第n層がTi膜であり、第n+1層から第m層(m>n、m≧3)がAl、Ti、Si、Ge、Au、Mo、Ni、Ag、Ta、Pt、Pd、Nb、Cuおよびそれらの化合物のいずれかから構成された膜である多層膜を堆積し、熱処理することによってオーミック電極を形成する。また、窒化物半導体の表面の所定の領域に、Sn、Al、In、Tl、Zn、Mgおよびそれらの化合物のいずれかから構成された膜を第1層から第n−1層まで順次堆積し、第n層にTi膜を堆積した後に、800℃未満で熱処理する工程を行なう。また、窒化物半導体の表面の所定の領域に、Sn、Al、In、Tl、Zn、Mgおよびそれらの化合物のいずれかから構成された膜を第1層から第n−1層まで順次堆積し、第n層にTi膜を堆積し、Al、Ti、Si、Ge、Au、Mo、Ni、Ag、Ta、Pt、Pd、Nbおよびそれらの化合物のいずれかから構成された膜を第n+1層から第m層まで順次堆積した後に、800℃未満で熱処理する工程を行なう。 Moreover, although the case where the number of ohmic electrodes before heat treatment is 2 to 6 has been described in the above embodiment, the number of layers of ohmic electrodes before heat treatment may be two or more. In this case, the first to n-1 layers (n ≧ 2) are formed of any one of Sn, Al, In, Tl, Zn, Mg, and their compounds on the nitride semiconductor, An ohmic electrode is formed by depositing a multilayer film in which the nth layer is a Ti film and performing heat treatment. Further, on the nitride semiconductor, the first to n-1 layers are films made of any of Sn, Al, In, Tl, Zn, Mg and their compounds, and the nth layer is a Ti film N + 1 to m-th layers (m> n, m ≧ 3) of Al, Ti, Si, Ge, Au, Mo, Ni, Ag, Ta, Pt, Pd, Nb, Cu and their compounds An ohmic electrode is formed by depositing a multilayer film, which is a film composed of any one of the films, and performing a heat treatment. In addition, a film composed of any one of Sn, Al, In, Tl, Zn, Mg, and their compounds is sequentially deposited from a first layer to an n-1 layer in a predetermined region on the surface of the nitride semiconductor. After the Ti film is deposited on the nth layer, a heat treatment process is performed at a temperature below 800 ° C. In addition, a film composed of any one of Sn, Al, In, Tl, Zn, Mg, and their compounds is sequentially deposited from a first layer to an n-1 layer in a predetermined region on the surface of the nitride semiconductor. A Ti film is deposited on the nth layer, and a film composed of any one of Al, Ti, Si, Ge, Au, Mo, Ni, Ag, Ta, Pt, Pd, Nb and their compounds is an n + 1th layer. After sequentially depositing from the first layer to the m-th layer, a heat treatment process is performed at less than 800 ° C.
また、上述実施の形態においては、第1層から第n−1層を融点が800℃未満である無機材料膜としたが、第1層から第n−1層を融点が750℃以下または700℃以下である無機材料膜としてもよく、この場合には750℃以下または700℃以下の熱処理を行なえばよいから、熱処理による半導体装置の特性劣化を抑制することができる。 In the above embodiment, the first to n-1th layers are inorganic material films having a melting point of less than 800 ° C., but the first to n−1th layers have a melting point of 750 ° C. or lower or 700 In this case, an inorganic material film having a temperature of 750 ° C. or lower may be used. In this case, heat treatment at 750 ° C. or lower or 700 ° C. or lower may be performed.
1…窒化物半導体
10…オーミック電極 11…第1層(低融点金属層)
12…第2層(Ti層)
20…オーミック電極 21…第1層(低融点金属層)
22…第2層(低融点金属層) 23…第3層(Ti層)
30…オーミック電極 31…第1層(低融点金属層)
32…第2層(Ti層) 33…第3層(Au層)
40…オーミック電極 41…第1層(低融点金属層)
42…第2層(低融点金属層) 43…第3層(Ti層)
44…第4層(Au層)
50…オーミック電極 51…第1層(低融点金属層)
52…第2層(Ti層) 53…第3層(他金属層)
54…第4層(Au層)
60…オーミック電極 61…第1層(低融点金属層)
62…第2層(低融点金属層) 63…第3層(Ti層)
64…第4層(他金属層) 65…第5層(Au層)
70…オーミック電極 71…第1層(低融点金属層)
72…第2層(Ti層) 73…第3層(Al層)
74…第4層(他金属層) 75…第5層(Au層)
80…オーミック電極 81…第1層(低融点金属層)
82…第2層(低融点金属層) 83…第3層(Ti層)
84…第4層(Al層) 85…第5層(他金属層)
86…第6層(Au層)
91…GaN層 92…AlGaInN層
93…ソース電極 94…ドレイン電極
95…ゲート電極
DESCRIPTION OF
12 ... 2nd layer (Ti layer)
20 ...
22 ... Second layer (low melting point metal layer) 23 ... Third layer (Ti layer)
30 ...
32 ... 2nd layer (Ti layer) 33 ... 3rd layer (Au layer)
40 ...
42 ... Second layer (low melting point metal layer) 43 ... Third layer (Ti layer)
44 ... Fourth layer (Au layer)
50 ...
52 ... 2nd layer (Ti layer) 53 ... 3rd layer (other metal layers)
54. Fourth layer (Au layer)
60 ...
62 ... Second layer (low melting point metal layer) 63 ... Third layer (Ti layer)
64 ... 4th layer (other metal layers) 65 ... 5th layer (Au layer)
70 ...
72 ... 2nd layer (Ti layer) 73 ... 3rd layer (Al layer)
74 ... Fourth layer (other metal layer) 75 ... Fifth layer (Au layer)
80 ...
82 ... Second layer (low melting point metal layer) 83 ... Third layer (Ti layer)
84 ... Fourth layer (Al layer) 85 ... Fifth layer (other metal layers)
86 ... Sixth layer (Au layer)
91 ...
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007298215A JP2009124033A (en) | 2007-11-16 | 2007-11-16 | Semiconductor device, and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007298215A JP2009124033A (en) | 2007-11-16 | 2007-11-16 | Semiconductor device, and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009124033A true JP2009124033A (en) | 2009-06-04 |
Family
ID=40815842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007298215A Pending JP2009124033A (en) | 2007-11-16 | 2007-11-16 | Semiconductor device, and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009124033A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104649A (en) * | 2010-11-10 | 2012-05-31 | Nichia Chem Ind Ltd | Semiconductor element |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098351A (en) * | 1995-06-23 | 1997-01-10 | Nichia Chem Ind Ltd | Electrode for n-type nitride semiconductor layer |
JP2001196574A (en) * | 2000-01-11 | 2001-07-19 | Furukawa Electric Co Ltd:The | Forming method of electrode on n-type gallium nitride compound semiconductor layer |
JP2006059933A (en) * | 2004-08-18 | 2006-03-02 | Mitsubishi Cable Ind Ltd | Ohmic electrode for n-type nitride semiconductors and its manufacturing method |
JP2006080469A (en) * | 2004-09-13 | 2006-03-23 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting element |
JP2006269912A (en) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | Light emitting device and manufacturing method thereof |
JP2006303430A (en) * | 2005-04-15 | 2006-11-02 | Samsung Electro Mech Co Ltd | Flip-chip nitride semiconductor light-emitting element |
JP2007059508A (en) * | 2005-08-23 | 2007-03-08 | Nec Corp | Electrode of n-type nitride semiconductor and method of manufacturing same |
-
2007
- 2007-11-16 JP JP2007298215A patent/JP2009124033A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098351A (en) * | 1995-06-23 | 1997-01-10 | Nichia Chem Ind Ltd | Electrode for n-type nitride semiconductor layer |
JP2001196574A (en) * | 2000-01-11 | 2001-07-19 | Furukawa Electric Co Ltd:The | Forming method of electrode on n-type gallium nitride compound semiconductor layer |
JP2006059933A (en) * | 2004-08-18 | 2006-03-02 | Mitsubishi Cable Ind Ltd | Ohmic electrode for n-type nitride semiconductors and its manufacturing method |
JP2006080469A (en) * | 2004-09-13 | 2006-03-23 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting element |
JP2006269912A (en) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | Light emitting device and manufacturing method thereof |
JP2006303430A (en) * | 2005-04-15 | 2006-11-02 | Samsung Electro Mech Co Ltd | Flip-chip nitride semiconductor light-emitting element |
JP2007059508A (en) * | 2005-08-23 | 2007-03-08 | Nec Corp | Electrode of n-type nitride semiconductor and method of manufacturing same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104649A (en) * | 2010-11-10 | 2012-05-31 | Nichia Chem Ind Ltd | Semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6276150B2 (en) | Semiconductor device | |
CN102576729A (en) | Low ohmic contacts containing germanium for gallium nitride or other nitride-based power devices | |
JP4140648B2 (en) | Ohmic electrode for SiC semiconductor, method for producing ohmic electrode for SiC semiconductor, semiconductor device, and method for producing semiconductor device | |
CN107871784B (en) | Semiconductor device with a plurality of transistors | |
JP5429718B2 (en) | Oxide semiconductor electrode and method for forming the same | |
JP5303948B2 (en) | Ohmic electrode forming method and method of manufacturing field effect transistor | |
JP2013211485A (en) | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device manufactured by the same | |
WO2005057641A1 (en) | Electrode, method for producing same and semiconductor device using same | |
JP6151089B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005033212A (en) | Thin film electrode for high-performance gallium-nitride system light emitting device, and its manufacturing method | |
Su et al. | Mechanism of low Ohmic contact resistance to p-type GaN by suppressed edge dislocations | |
JP6690985B2 (en) | Ohmic electrode | |
JP2011238866A (en) | Semiconductor device and method for producing the same | |
JP5357457B2 (en) | Semiconductor device, semiconductor device manufacturing method, high carrier mobility transistor, and light emitting device | |
JP2008147294A (en) | Electronic device | |
JP4091931B2 (en) | SiC semiconductor device and method of manufacturing SiC semiconductor device | |
JP2009124033A (en) | Semiconductor device, and its manufacturing method | |
TWI225311B (en) | Method for producing group III nitride compound semiconductor device | |
JP6040904B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3599592B2 (en) | Method for forming electrode on group III-V nitride compound semiconductor | |
JP2006332230A (en) | Schottky barrier diode and method of manufacturing the same | |
JP4977466B2 (en) | Schottky electrode for nitride semiconductor device and method for manufacturing the same | |
JP5846779B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6407355B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011044457A (en) | Semiconductor device, and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090527 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090527 |
|
A621 | Written request for application examination |
Effective date: 20100113 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20120530 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20120530 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121218 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20130215 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20130409 Free format text: JAPANESE INTERMEDIATE CODE: A02 |