JP2009109875A - 映像表示システム - Google Patents
映像表示システム Download PDFInfo
- Publication number
- JP2009109875A JP2009109875A JP2007283825A JP2007283825A JP2009109875A JP 2009109875 A JP2009109875 A JP 2009109875A JP 2007283825 A JP2007283825 A JP 2007283825A JP 2007283825 A JP2007283825 A JP 2007283825A JP 2009109875 A JP2009109875 A JP 2009109875A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- data
- video
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000013500 data storage Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】横方向に接続する表示ユニット数により表示データ同期用のクロック周波数の制限が超えた場合でも、その周波数制限の範囲内で映像分配ユニットの使用個数を最小限に抑えることができる映像表示システムを得る。
【解決手段】映像分配ユニット2は、映像信号を左右に2分割した夫々の表示データを交互に表示ユニット7に入力し、表示ユニット7は、入力された表示データを左領域と右領域の表示データ毎に分離し、表示ユニット7が位置する領域に対応した表示データを基に表示を行い、また表示ユニット7が1回の点灯で表示すべき発光素子に対応する情報を格納できる容量を超えた表示データについては映像分配ユニット2と同様の処理を行い次の表示ユニット7に入力する。これにより、横方向に接続する表示ユニット7の数により表示データ同期用のクロック周波数の制限が超えた場合でも、映像分配ユニット2を追加する個数を最小限に抑えることができ、従来の映像表示システムよりも大幅なコストダウンが図れる。
【選択図】図1
【解決手段】映像分配ユニット2は、映像信号を左右に2分割した夫々の表示データを交互に表示ユニット7に入力し、表示ユニット7は、入力された表示データを左領域と右領域の表示データ毎に分離し、表示ユニット7が位置する領域に対応した表示データを基に表示を行い、また表示ユニット7が1回の点灯で表示すべき発光素子に対応する情報を格納できる容量を超えた表示データについては映像分配ユニット2と同様の処理を行い次の表示ユニット7に入力する。これにより、横方向に接続する表示ユニット7の数により表示データ同期用のクロック周波数の制限が超えた場合でも、映像分配ユニット2を追加する個数を最小限に抑えることができ、従来の映像表示システムよりも大幅なコストダウンが図れる。
【選択図】図1
Description
本発明は、LED(Light Emitting Diode:発光ダイオード)ディスプレイ等の赤、緑、青色で発光する発光素子を用いた表示媒体に動画や文字といった映像をフルカラーで表示する映像表示システムに関する。
従来、図7に示すように、赤、緑、青色で発光する発光素子101を縦及び横に等間隔に並べ、m行n列を1つの表示ユニット100として構成したものを、縦、横方向に複数並べて1つの表示媒体110(図8参照)として構成したものに動画や文字といった映像をフルカラーで表示する映像表示システムがある。
この映像表示システムは、図8に示すように、表示したい映像を表示媒体110に合った映像信号に変換する映像送出装置111と、表示媒体110のそれぞれの表示ユニット100に対し、映像信号を分配して入力する映像分配ユニット112と、映像を表示する表示媒体110とから構成されている。横方向の表示ユニット100は信号ケーブルで接続され、端の表示ユニット100から映像信号を入力し、信号ケーブルを経由して次の表示ユニット100に映像信号が伝送される仕組みとなっている。そのため、映像分配ユニット112は、縦方向の表示ユニット100の数に応じて映像信号を分配して出力する。
映像分配ユニット112が出力する表示ユニット100への映像信号は、図9に示すように、表示データと、表示データ同期用のクロック、表示データを決定するためのラッチ信号、点灯を制御するためのイネーブル信号、階調制御用の階調クロックとから構成される。表示データは、赤、緑、青の3種類の色データで構成され、それぞれの色データは表示ユニット100の最大階調数に応じたビット数でパラレルに出力される。例えば、最大階調数が1024階調であれば色データは10ビット(0〜1023)となる。これらの赤、緑、青の色データは、各発光素子101に対応し階調の値に応じた時間で点灯を制御する。
表示ユニット100は、図10に示すように、表示データと同期用クロックを受信する表示データ受信回路102と、1回に点灯する発光素子101の数の表示データを格納できるメモリ103と、表示データを決定するためのラッチ信号を保持するラッチ回路104と、表示ユニット100が有する全ての発光素子101に対して点灯制御を行う発光素子点灯回路105とを有している。
メモリ103の容量は、表示ユニット100の点灯制御に関係し、1回の点灯でm行n列の発光素子101の全てを一斉に点灯するスタティック制御方式では、m×n×3色の表示データを格納できる容量となる。また、1回に点灯する発光素子101を行単位とし、目の残像効果を利用して点灯制御するダイナミック点灯方式ではn×3色×1回の点灯行数の容量となる。
表示ユニット100は、1回に点灯する発光素子数を超える表示データが入力されると、新たに入力された表示データをメモリ103に格納し、古い表示データを次の表示ユニット100に出力するように制御する。そのため、横方向に接続される表示ユニット100の数をN、表示ユニット100のメモリ容量をLとすると、N×Lの表示データを出力することで、横方向全ての表示ユニット100に表示データを格納できる。
映像分配ユニット112は、表示データの出力を終えると、ラッチ信号にて各表示ユニット100のメモリ103に格納された表示データを決定し、イネーブル信号により点灯を開始する。各発光素子101の点灯時間は、階調クロックをカウントし、表示データの階調数に一致するまでとなる。この制御を繰り返し行うことで、フルカラーでの映像表示が可能となる。
ところで、上述した従来の映像表示システムでは、映像分配ユニット112が表示ユニット100に入力する表示データ数は、横方向に接続される表示ユニット100の数に比例して大きくなる。表示する映像は1秒間当たり60フレームが一般的であり、そのフレーム数を満足させるためには表示データ同期用のクロック(図10に示す同期用クロック)の周波数を高くし、単位時間当たりの表示データの送信数を増やす必要がある。
しかしながら、表示ユニット100の内部の表示データ受信回路102及び発光素子点灯回路105に入力できる同期用クロックの周波数には制限があり、横方向に接続する表示ユニット100の数により同期用クロックの周波数の制限を超えてしまうような場合には、図11に示すように、横方向に接続する表示ユニット100の数を同期用クロックの周波数の範囲内で構成したものを1ブロックとし、該ブロックを横方向に並べて複数の映像分配ユニット112を用いて構成する必要があった。
映像分配ユニット112は1つのユニットになるので、映像分配ユニット112の数を増やせば必然的にコストが上昇する問題が生ずる。また、映像分配ユニット112の数が増えると装置構成も複雑になってしまう。
本発明は係る事情に鑑みてなされたものであり、表示データ同期用のクロック周波数の制限を超えない範囲で、表示データの送信データ量を多くし、横方向に接続する表示ユニット数を増やすことで、映像分配ユニットの使用個数を最小限に抑えることができる映像表示システムを提供することを目的とする。
本発明の映像表示システムは、赤、緑、青色で発光する発光素子を複数個配置して構成された表示ユニットを有する映像表示システムにおいて、前記表示ユニットは、外部より入力された表示データの同期用クロックの立ち上がりと立ち下がりのタイミングにて表示データを取得する表示データ取得手段と、前記同期用クロックに同期した表示データを現表示タイミングで使用するデータと次の表示タイミングで使用するデータとに振り分ける表示データ分割手段と、前記表示データ分割手段で振り分けられた前記次の表示タイミングで使用するデータを一時的に格納する記憶手段と、前記表示データ分割手段で振り分けられた前記現表示タイミングで使用するデータと前記記憶手段に格納されたデータとを合成し前記同期用クロックに同期した表示データを生成する表示データ生成手段と、を備える。
かかる構成によれば、この表示ユニットを横方向に何枚も接続する場合、表示データ同期用のクロック周波数の制限を超えない範囲で、従来よりも表示データの送信データ量を多くすることができる。すなわち、横方向に接続する表示ユニットの数を従来よりも増やすことができる。
また、本発明の映像表示システムは、上記の表示ユニットに表示データと該表示データの同期用クロックを入力する映像分配ユニットを有する映像表示システムにおいて、前記映像分配ユニットは、同期用クロックの立ち上がりと立ち下がりで異なる表示データを出力する表示データ出力手段を備える。
かかる構成によれば、上記発明の表示ユニットに、表示データ同期用のクロックの1周期の間に2データ分の表示データを入力することができる。上記発明の表示ユニットは、表示データ同期用のクロック周波数の制限を超えない範囲で、従来よりも表示データの送信データ量を多くすることができるので、横方向に接続する表示ユニットの数を従来よりも増やすことができる。したがって、横方向に接続する表示ユニット数の多い大型の表示装置を製造する場合、従来と比べて映像分配ユニットが少なくて済むので、大型の表示装置を安価に製造することができる。
本発明は、表示データ同期用のクロック周波数の制限を超えない範囲で、表示データの送信データ量を多くし、横方向に接続する表示ユニット数を増やすことで、映像分配ユニットを追加する個数を少なくでき、従来の映像表示システムよりも大幅にコストダウンが図れる。
以下、本発明を実施するための好適な実施の形態について、図面を参照しながら詳細に説明する。
図1は、本発明の一実施の形態に係る映像表示システムの概略構成を示すブロック図である。図2は、図1の映像分配ユニットの概略構成を示すブロック図である。図3は、図2の映像分配ユニットが出力する映像信号を示すタイミングチャートである。図4は、図2の映像分配ユニットが出力する映像信号と表示データとの関係を示す図である。
図1において、本実施の形態の映像表示システム1は、映像分配ユニット2と、映像送出装置3と、表示媒体4とを備えている。映像分配ユニット2には、映像送出装置3から映像信号S3が入力される。映像信号S3は、表示媒体4に表示可能なフォーマット(以降、フレームと記載)で構成され、1秒間に60フレームのタイミングで映像送出装置3から出力される。映像信号S3は、2つに分けられて、その一方が表示媒体4のAエリア5用、他方が表示媒体4のBエリア6用とし、フレームデータ格納用メモリ22(図2参照)に格納される。
図2に示すように、映像分配ユニット2は、映像信号制御回路21と、フレームデータ格納用メモリ22と、映像信号生成回路23と、クロック発生回路24とを備えている。映像信号制御回路21は、映像信号S3を連続2フレーム以上受信すると、フレームデータ格納用メモリ22より、Aエリア5の映像信号S9と、Aエリア5の1フレーム前のBエリア6の映像信号S10を読み出し、映像信号生成回路23に入力する。
映像信号生成回路23は、映像信号S9と映像信号S10を各列の表示ユニット毎に分割し、表示ユニット毎に表示信号S12を生成する。表示信号S12の生成には、クロック発生回路24で生成された許容周波数の範囲内である同期用クロックを用い、図3に示すように表示ユニット7の発光素子101に対応した表示データ赤D14、表示データ緑D15、表示データ青D16として、クロックの立ち上がりで映像信号S9を、クロックの立ち下がりで映像信号S10を交互に出力する。
ここで、図3のハッチングされている部分は、表示データ赤D14、表示データ緑D15、表示データ青D16のBエリア6に対応し、ハッチングされていない部分は表示データ赤D14、表示データ緑D15、表示データ青D16のAエリア5に対応することを示しており、またこれは図1のハッチング有り及び無しの領域に対応している。前記の処理を映像信号S3としてフレームが受信される毎に繰り返し行うことで表示信号S12を連続して送信する。
図4は前記処理の連続性を示した図である。図4において、映像送出装置3から1フレーム目17、2フレーム目18、3フレーム目19と連続した映像信号S3が入力された場合、各フレームにおけるAエリア5の領域をそれぞれA1、A2、A3とし、Bエリア6の領域をそれぞれB1、B2、B3とした場合、映像分配ユニット2が出力する表示データD20は、1フレーム目17ではAエリアはA1、Bエリアは前フレームのBエリア、2フレーム目18ではAエリアはA2、BエリアはB1、3フレーム目19ではAエリアはA3、BエリアはB2となる。
図5は、表示ユニット7の概略構成を示すブロック図である。また、図6は表示ユニット7における表示データ分割の概念図である。図5において、表示ユニット7は、表示データ分割回路71と、表示データ受信回路72と、未表示データ一時確保用メモリ73と、メモリ74と、表示データ生成回路75と、ラッチ回路76と、発光素子点灯回路77とを備えている。
表示データ分割回路71は、同期用クロックS22に同期した内部クロックS25(図6参照)を生成し、内部クロックS25に同期して、表示データ赤D14、表示データ緑D15、表示データ青D16をそれぞれAエリア5に対応する表示データ(A)D26とBエリア6に対応する表示データ(B)D27とに分割する。表示データの分割方法は、同期用クロックS22の立ち上がりタイミングでAエリア5に対応する表示データ(A)D26とし、立ち下がりタイミングでBエリア6に対応する表示データ(B)D27として表示データを分割する。
分割された表示データ(A)D26と表示データ(B)D27の処理は、表示ユニット7がAエリア5もしくはBエリア6のどのエリアに属するかにより異なる。例えば、表示ユニット7がAエリア5に属している場合は、表示データ(A)D26は内部クロックS25と共に表示データ受信回路72に入力され、表示データ(B)D27は未表示データとして未表示データ一時確保用メモリ73に格納される。すなわち、この場合、表示データ(A)D26は現表示タイミングで使用するデータであり、表示データ(B)D27は次の表示タイミングで使用するデータである。また、表示ユニット7がBエリア6に属している場合は、表示データ(B)D27は内部クロックS25と共に表示データ受信回路72に入力され、表示データ(A)D26は未表示データとして未表示データ一時確保用メモリ73に格納される。
表示データ受信回路72は、表示データ分割回路71からの表示データ(A)D26もしくは表示データ(B)D27をメモリ74に格納する。未表示データ一時確保用メモリ73とメモリ74は、表示ユニット7が1回の点灯で表示すべき発光素子101に対応する情報を格納できる容量を持っており、この容量を超えた場合は新しい表示データを格納し、古い表示データを次の表示ユニット7へ出力することとなる。そのため、表示データ分割回路71は、前記の容量を超えた表示データを表示データ受信回路72から取得すると共に、未表示データ一時確保用メモリ73も同様に容量超えの表示データを読み出し、次表示ユニット送信用の表示データ(A)D26と表示データ(B)D27として、表示データ生成回路75に入力する。
表示データ生成回路75は、表示データ分割回路71からの表示データ(A)D26と表示データ(B)D27を基に図3に示す表示信号S12を生成し、次の表示ユニット7に入力する。全ての表示データの出力が完了するとラッチ信号S32にて各表示ユニット7のメモリ74に格納された表示データをラッチ回路76で決定し、発光素子点灯回路77に入力する。
発光素子点灯回路77は、イネーブル信号S35と階調クロックS36により点灯を開始する。各発光素子101の点灯時間は、階調クロックS36をカウントし、表示データの階調数に一致するまでとなる。前記制御を繰り返し行うことで、Aエリア5とBエリア6が図4に示すタイミングで映像表示が行われることとなる。
次に、上記構成の映像表示システム1の動作について説明する。
まず、映像分配ユニット2の動作について説明する。
映像送出装置3から映像信号S3が入力されると、その映像信号S3を映像信号制御回路21が取り込む。映像信号制御回路21は、取り込んだ映像信号S3を表示媒体4のAエリア5とBエリア6用に2つに分けてフレームデータ格納用メモリ22に格納する。映像信号制御回路21は映像信号S3を連続2フレーム以上受信すると、フレームデータ格納用メモリ22より、Aエリア5の映像信号S9とAエリア5の1フレーム前のBエリア6である映像信号S10を読み出し、映像信号生成回路23に入力する。
まず、映像分配ユニット2の動作について説明する。
映像送出装置3から映像信号S3が入力されると、その映像信号S3を映像信号制御回路21が取り込む。映像信号制御回路21は、取り込んだ映像信号S3を表示媒体4のAエリア5とBエリア6用に2つに分けてフレームデータ格納用メモリ22に格納する。映像信号制御回路21は映像信号S3を連続2フレーム以上受信すると、フレームデータ格納用メモリ22より、Aエリア5の映像信号S9とAエリア5の1フレーム前のBエリア6である映像信号S10を読み出し、映像信号生成回路23に入力する。
映像信号生成回路23は、入力された映像信号S9と映像信号S10を各列の表示ユニット毎に分割し、表示ユニット毎に表示信号S12を生成する。表示信号S12の生成には、クロック発生回路24が生成された許容周波数の範囲内である同期用クロックを用い、表示ユニット7の発光素子101に対応した表示データ赤D14、表示データ緑D15、表示データ青D16として、映像信号S9と映像信号S10を交互に出力する。この処理を映像信号S3としてフレームが受信される毎に繰り返し行うことで、表示信号S12を連続して出力する。
次に、表示ユニット7の動作について説明する。
映像分配ユニット2から表示信号S12が入力されると、表示データ分割回路71が同期用クロックS22に同期した内部クロックS25(図6参照)を生成し、内部クロックS25に同期して、表示データ赤D14、表示データ緑D15、表示データ青D16を夫々、Aエリア5に対応する表示データ(A)D26とBエリア6に対応する表示データ(B)D27に分割する。
映像分配ユニット2から表示信号S12が入力されると、表示データ分割回路71が同期用クロックS22に同期した内部クロックS25(図6参照)を生成し、内部クロックS25に同期して、表示データ赤D14、表示データ緑D15、表示データ青D16を夫々、Aエリア5に対応する表示データ(A)D26とBエリア6に対応する表示データ(B)D27に分割する。
そして、表示ユニット7がAエリア5に属している場合は、表示データ(A)D26を内部クロックS25と共に表示データ受信回路72に入力し、表示データ(B)D27は未表示データとして未表示データ一時確保用メモリ73に格納する。表示ユニット7がBエリア6に属している場合は、表示データ(B)D27を内部クロックS25と共に表示データ受信回路72に入力し、表示データ(A)D26は未表示データとして未表示データ一時確保用メモリ73に格納する。
表示データ受信回路72は、表示データ分割回路71からの表示データ(A)D26もしくは表示データ(B)D27が入力されると、メモリ74に格納する。未表示データ一時確保用メモリ73とメモリ74は、表示ユニット7が1回の点灯で表示すべき発光素子101に対応する情報を格納できる容量を持っており、この容量を超えた場合は新しい表示データを格納し、古い表示データを次の表示ユニット7へ出力することとなる。
そのため、表示データ分割回路71は、未表示データ一時確保用メモリ73とメモリ74の容量を超えた表示データを表示データ受信回路72から取得すると共に、未表示データ一時確保用メモリ73も同様に容量超えの表示データを読み出し、次表示ユニット送信用の表示データA26と表示データB27として、表示データ生成回路75に入力する。
表示データ生成回路75は、表示データ分割回路71からの表示データ(A)D26と表示データ(B)D27を基に表示信号S12を生成し、次の表示ユニット7に入力する。全ての表示データの出力が完了すると、ラッチ信号S32にて各表示ユニット7のメモリ74に格納された表示データをラッチ回路76で決定し、発光素子点灯回路77に入力する。発光素子点灯回路77は、イネーブル信号S35と階調クロックS36により点灯を開始する。各発光素子101の点灯時間は、階調クロックS36をカウントし、表示データの階調数に一致するまでとなる。以上の制御を繰り返し行うことで、Aエリア5とBエリア6において映像表示が行われる。
このように本実施の形態の映像表示システム1によれば、映像分配ユニット2は、映像信号を左右に2分割した夫々の表示データを交互に表示ユニット7に入力し、表示ユニット7は、入力された表示データを左領域と右領域の表示データ毎に分離し、表示ユニット7が位置する領域に対応した表示データを基に表示を行い、また表示ユニット7が1回の点灯で表示すべき発光素子101に対応する情報を格納できる容量を超えた表示データについては映像分配ユニット2と同様の処理を行い次の表示ユニット7に入力するので、横方向に接続する表示ユニット7の数により表示データ同期用のクロック周波数を超えない範囲で表示データの送信データ量を多くし、映像分配ユニット2を追加する個数を最小限に抑えることができ、従来の映像表示システムよりも大幅なコストダウンが図れる。
また、表示ユニット7に対して、表示データ同期用のクロックである同期用クロックの1周期の間に2フレーム分の表示データを入力するので(すなわち、同期用クロックの立ち上がりと立ち下がりの夫々において表示データを入力するので)、同期用クロックの周波数を上げることなく表示データの入力速度を上げることができる。このことは、同期用クロックの周波数を上げることなく表示データの入力速度を上げることができることを意味し、同期用クロックの最大クロック数が決まっていてそれ以上にクロック周波数を上げることができない場合に極めて有効である。
本発明は、横方向に接続する表示ユニット数により表示データ同期用のクロック周波数の制限の範囲内で映像分配ユニットを追加する個数を少なくでき、従来の映像表示システムよりも大幅にコストダウンが図れるといった効果を有し、宣伝及び広告を目的とした映像表示システムへの適用が可能である。
1 映像表示システム
2 映像分配ユニット
3 映像送出装置
4 表示媒体
5 表示媒体のAエリア
6 表示媒体のBエリア
7 表示ユニット
21 映像信号制御回路
22 フレームデータ格納用メモリ
23 映像信号生成回路
24 クロック発生回路
71 表示データ分割回路
72 表示データ受信回路
73 未表示データ一時確保用メモリ
74 メモリ
75 表示データ生成回路
76 ラッチ回路
77 発光素子点灯回路
101 発光素子
2 映像分配ユニット
3 映像送出装置
4 表示媒体
5 表示媒体のAエリア
6 表示媒体のBエリア
7 表示ユニット
21 映像信号制御回路
22 フレームデータ格納用メモリ
23 映像信号生成回路
24 クロック発生回路
71 表示データ分割回路
72 表示データ受信回路
73 未表示データ一時確保用メモリ
74 メモリ
75 表示データ生成回路
76 ラッチ回路
77 発光素子点灯回路
101 発光素子
Claims (2)
- 赤、緑、青色で発光する発光素子を複数個配置して構成された表示ユニットを有する映像表示システムにおいて、
前記表示ユニットは、
外部より入力された表示データの同期用クロックの立ち上がりと立ち下がりのタイミングにて表示データを取得する表示データ取得手段と、
前記同期用クロックに同期した表示データを現表示タイミングで使用するデータと次の表示タイミングで使用するデータとに振り分ける表示データ分割手段と、
前記表示データ分割手段で振り分けられた前記次の表示タイミングで使用するデータを一時的に格納する記憶手段と、
前記表示データ分割手段で振り分けられた前記現表示タイミングで使用するデータと前記記憶手段に格納されたデータを合成し前記同期用クロックに同期した表示データを生成する表示データ生成手段と、
を備える映像表示システム。 - 請求項1に記載の映像表示システムの表示ユニットに表示データと該表示データの同期用クロックを入力する映像分配ユニットを有する映像表示システムにおいて、
前記映像分配ユニットは、
同期用クロックの立ち上がりと立ち下がりで異なる表示データを出力する表示データ出力手段を備える映像表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007283825A JP2009109875A (ja) | 2007-10-31 | 2007-10-31 | 映像表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007283825A JP2009109875A (ja) | 2007-10-31 | 2007-10-31 | 映像表示システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009109875A true JP2009109875A (ja) | 2009-05-21 |
Family
ID=40778401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007283825A Withdrawn JP2009109875A (ja) | 2007-10-31 | 2007-10-31 | 映像表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009109875A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012036133A1 (ja) * | 2010-09-17 | 2012-03-22 | シャープ株式会社 | 表示ユニット、表示装置 |
JP2016126171A (ja) * | 2014-12-29 | 2016-07-11 | 株式会社新陽社 | Ledユニット及び当該ledユニットを制御する制御手段 |
-
2007
- 2007-10-31 JP JP2007283825A patent/JP2009109875A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012036133A1 (ja) * | 2010-09-17 | 2012-03-22 | シャープ株式会社 | 表示ユニット、表示装置 |
JP2016126171A (ja) * | 2014-12-29 | 2016-07-11 | 株式会社新陽社 | Ledユニット及び当該ledユニットを制御する制御手段 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5663749A (en) | Single-buffer data formatter for spatial light modulator | |
US5668568A (en) | Interface for LED matrix display with buffers with random access input and direct memory access output | |
US6175355B1 (en) | Dispersion-based technique for modulating pixels of a digital display panel | |
US20040164936A1 (en) | Multi-scanning control process and LED displaying device | |
KR20100130086A (ko) | 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치 | |
EP3322260B1 (en) | Light and display content integration method | |
US8884976B2 (en) | Image processing apparatus that enables to reduce memory capacity and memory bandwidth | |
JP2009109875A (ja) | 映像表示システム | |
JP4932027B1 (ja) | 映像表示方法およびそれを用いた液晶表示装置 | |
JP2008242276A (ja) | 映像表示システム | |
US11282430B2 (en) | Image display system | |
JP2002244633A (ja) | 大型映像表示装置 | |
KR20020076389A (ko) | 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법 | |
JP2004117441A (ja) | 映像表示装置および映像表示方法 | |
US20210272529A1 (en) | Display driver circuit suitable for applications of variable refresh rate | |
JPH11344949A (ja) | 映像表示装置 | |
JP2003043975A (ja) | 光走査型画像表示装置及びその画像表示方法 | |
JP3614334B2 (ja) | 映像信号処理装置 | |
JPH11344956A (ja) | 映像表示装置 | |
CN103544909A (zh) | 用于隧道运动图像显示的图像帧控制技术 | |
JP4635071B2 (ja) | 表示信号変換装置 | |
JPH11313343A (ja) | 立体表示用画像作成回路およびそれを用いた立体画像表示装置 | |
JPS62220986A (ja) | 映像表示装置 | |
JP6933223B2 (ja) | 表示装置 | |
JPH0934406A (ja) | フルカラーledパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110104 |