JP2009109853A - Active matrix type display device - Google Patents
Active matrix type display device Download PDFInfo
- Publication number
- JP2009109853A JP2009109853A JP2007283510A JP2007283510A JP2009109853A JP 2009109853 A JP2009109853 A JP 2009109853A JP 2007283510 A JP2007283510 A JP 2007283510A JP 2007283510 A JP2007283510 A JP 2007283510A JP 2009109853 A JP2009109853 A JP 2009109853A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal line
- line
- layer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 35
- 239000010409 thin film Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、有機エレクトロ・ルミネッセンス(以下、ELと称する)素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。 The present invention relates to an active matrix display device in which a display screen is configured by arranging display pixels including organic electroluminescence (hereinafter referred to as EL) elements in a matrix.
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機EL素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適しているという特徴を備えている。 2. Description of the Related Art Planar active matrix display devices are widely used as display devices for personal computers, portable information terminals, and televisions. In recent years, as such a flat-type active matrix display device, an organic EL display device using a self-luminous element such as an organic EL element has attracted attention and has been actively researched and developed. This organic EL display device does not require a backlight that obstructs the reduction in thickness and weight, and is characterized by being suitable for moving image reproduction because of its high-speed response.
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成されている(例えば、特許文献1)。 In general, an organic EL display device includes a plurality of display pixels arranged in a plurality of rows and a plurality of columns and constituting a display screen, a plurality of scanning lines extending along each row of display pixels, and a column of display pixels. A plurality of extended signal lines, a scanning line driving circuit for driving each scanning line, a signal line driving circuit for driving each signal line, and the like are provided. Each display pixel includes an organic EL element that is a self-light-emitting element and a pixel circuit that supplies a drive current to the organic EL element (for example, Patent Document 1).
画素回路としては、駆動トランジスタの閾値電圧および移動度をキャンセルでき、表示ムラを抑えることができる電流駆動方式がよく使われている。電流駆動方式の1つであるカレントコピー方式の画素回路では、各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機EL素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、駆動トランジスタを通して対応する信号線に電流を流し、書き込み動作を行う。次に、この電流に対応する駆動トランジスタのゲート・ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機EL素子に供給し、発光動作を行う。 As the pixel circuit, a current driving method that can cancel the threshold voltage and mobility of the driving transistor and suppress display unevenness is often used. In a current copy type pixel circuit which is one of current drive methods, each pixel circuit is connected in series with an organic EL element between a pixel switch and a pair of power supply lines arranged in the vicinity of the intersection of a scanning line and a signal line. The driving transistor includes a thin film transistor and a storage capacitor that holds a gate control voltage of the driving transistor. The pixel switch is turned on in response to a scanning signal supplied from the corresponding scanning line, and a current is supplied to the corresponding signal line through the driving transistor to perform a writing operation. Next, the gate-source potential of the driving transistor corresponding to this current is written as a gate control voltage in the storage capacitor and held for a predetermined period. Then, the driving transistor supplies a current amount corresponding to the gate control voltage written in the storage capacitor to the organic EL element to perform a light emitting operation.
薄膜トランジスタは、低温ポリシリコンやアモルファスシリコンなどの半導体薄膜で形成されるが、個々のトランジスタの特性ばらつきが生じるため、特性ばらつきをキャンセルするために、さまざまな回路が開発されている。
しかしながら、このような画素回路を備えた有機EL表示装置では、トランジスタ数が増加するため、画素に占めるトランジスタの面積が増加し、開口率が低下することになる。開口率を上げるために、電源配線幅を細くして配線面積を縮小することは可能であるが、この場合、配線の抵抗値が増加して電圧降下を生じ、所望の電圧を印加できなくなる。そのため、表示品位が低下する。 However, in the organic EL display device including such a pixel circuit, the number of transistors increases, so that the area of the transistors in the pixels increases and the aperture ratio decreases. In order to increase the aperture ratio, it is possible to reduce the wiring area by narrowing the power supply wiring width. However, in this case, the resistance value of the wiring increases to cause a voltage drop, and a desired voltage cannot be applied. Therefore, the display quality is lowered.
本発明は以上の点に鑑みてなされたもので、その目的は、開口率の向上を図ることができるとともに、配線抵抗による電圧降下を抑制し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供することにある The present invention has been made in view of the above points, and an object of the present invention is to provide an active matrix capable of improving the aperture ratio, suppressing voltage drop due to wiring resistance, and improving display quality. Is to provide a type display device
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続され映像信号を供給する複数の映像信号線と、前記画素部の列毎に接続された電源線と、を備え、
前記画素回路は、前記表示素子と電源線との間に接続された駆動トランジスタと、前記駆動トランジスタの制御電位を保持する保持容量と、を含み、前記信号線は、前記保持容量の電極が形成された層よりも上層に形成され、前記電源線は、前記保持容量の電極が形成された層と信号線が形成された層との間に位置した層で、前記信号線と重なった位置に形成されている。
In order to achieve the above object, an active matrix display device according to an aspect of the present invention includes a display element and a plurality of pixel circuits arranged in a matrix on a substrate, the pixel circuit supplying a driving current to the display element. A plurality of video signal lines connected to each column of the pixel units and supplying a video signal, and a power supply line connected to each column of the pixel units,
The pixel circuit includes a drive transistor connected between the display element and a power supply line, and a storage capacitor that holds a control potential of the drive transistor, and the signal line is formed by an electrode of the storage capacitor The power supply line is a layer located between the layer in which the electrode of the storage capacitor is formed and the layer in which the signal line is formed, and is in a position overlapping the signal line. Is formed.
この発明の態様によれば、開口率の向上を図ることができるとともに、配線抵抗による電圧降下を抑制し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供することができる。 According to the aspect of the present invention, it is possible to provide an active matrix display device capable of improving the aperture ratio, suppressing the voltage drop due to the wiring resistance, and improving the display quality.
以下図面を参照しながら、この発明の実施形態に係る有機EL表示装置について詳細に説明する。
図1は、有機EL装置全体を概略的に示している。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
Hereinafter, an organic EL display device according to an embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 1 schematically shows the entire organic EL device. As shown in FIG. 1, the organic EL display device is configured as, for example, a large active matrix display device of 10 type or more, and includes an
有機ELパネル10は、ガラス板等の絶縁基板8上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)、および第2走査線Sgb(1〜m)、表示画素PXの列毎にそれぞれ接続されたn本の映像信号線X(1〜n)、第1、第2走査線Sga(1〜m)、Sgb(1〜m)を表示画素の行毎に順次駆動する走査線駆動回路14、および複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14および信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成されている。
The
画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路18とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。
Each display pixel PX that functions as a pixel portion includes a display element having a photoactive layer between opposing electrodes, and a
図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流駆動方式の画素回路であり、画素スイッチ20、駆動トランジスタ22、第1スイッチ24、出力スイッチ26、および保持容量Csを備えている。画素スイッチ20、駆動トランジスタ22、第1スイッチ24、出力スイッチ(第2スイッチ)26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路18を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
FIG. 2 shows an equivalent circuit of the display pixel PX. The
駆動トランジスタ22、出力スイッチ26、および有機EL素子16は、第1電圧電源線Vssと第2電圧電源線Vddとの間でこの順で直列に接続されている。第1電圧電源線Vssおよび第2電源線Vddは、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。駆動トランジスタ22は、その第1端子、ここではソースが第2電圧電源線Vddに接続されている。有機EL素子16は、一方の電極、ここではカソードが第1電圧電源線Vssに接続されている。この発明におけるトランジスタとして機能する出力スイッチ26は、そのソースが駆動トランジスタ22の第2端子、ここではドレインに接続されている。出力スイッチ26は、そのドレインが有機EL素子16のアノードに接続され、更に、ゲートが第2走査線Sgbに接続されている。
The
駆動トランジスタ22は、映像信号に応じた電流量の発光電流を有機EL素子16に出力する。出力スイッチ26は、第2走査線Sgbからの制御信号Sb(1〜m)によりオン(導通状態)、オフ(非導通状態)が制御され、駆動トランジスタ22と有機EL素子16との接続、非接続を制御する。
The
保持容量Csは、駆動トランジスタ22の第1端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ22のゲート制御電位を保持する。画素スイッチ20は、対応する映像信号線X(1〜n)と駆動トランジスタ22のドレインとの間に接続され、そのゲートは第1走査線Sgaに接続されている。画素スイッチ20は、第1走査線Sgaから供給される制御信号Sa(1〜m)に応答して対応の映像信号線X(1〜n)から階調電流としての信号電流を取り込む。
The holding capacitor Cs is connected between the first terminal and the control terminal of the
第1スイッチ24は、駆動トランジスタ22のドレイン、ゲート間に接続され、そのゲートが第1走査線Sgaに接続されている。第1スイッチ24は、第1走査線Sgaからの制御信号Sa(1〜m)に応じてオン、オフ制御され、駆動トランジスタ22のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Csからの電流リークを規制する。
The
画素回路18の動作は、映像信号書込み動作および発光動作に分けられる。図2に示すように、映像信号書込み動作において、画素スイッチ20および第1スイッチ24がオン(導通状態)、出力スイッチ26がオフ(非導通状態)となるような制御信号Sa、Sb、ここでは、制御信号Saがローレベル、制御信号Sbがハイレベルとして出力される。これにより、画素スイッチ20および第1スイッチ24がオン(導通状態)、出力スイッチ26がオフ(非導通状態)に切換えられ、映像信号書込み動作が開始される。
The operation of the
映像信号書込み期間において、信号線駆動回路15から対応する映像信号線X(1〜n)に供給された映像信号電流Idataは画素スイッチ20を介して、選択された表示画素PXに供給される。表示画素PXにおいて、画素スイッチ20および第1スイッチ24はオン状態にあり、取り込まれた映像信号電流Idataは駆動トランジスタ22に供給され駆動トランジスタ22を書き込み状態とする。これにより、第2電圧電源線Vddから駆動トランジスタ22を通して映像信号線X1に書き込み電流が流れ、映像信号電流Idataの電流量に対応した駆動トランジスタ22のゲート、ソース間電位が保持容量Csに書き込まれる。
In the video signal writing period, the video signal current Idata supplied from the signal
次に、制御信号Sa1がハイレベル(オフ電位)となり、画素スイッチ20および第1スイッチ24がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Sb1がローレベルとなり、出力スイッチ26がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ22は、保持容量Csに書き込まれたゲート制御電圧により導通状態に維持され、第2電圧電源線Vddから映像信号電流Idataに対応した電流量の発光電流を出力スイッチ26側へ供給する。この発光電流は、出力スイッチ26を通った後、有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。そして、有機EL素子16は、1フレーム期間後に、再び制御信号Sc1がオフ電位となるまで発光状態を維持する。
Next, the control signal Sa1 becomes a high level (off potential), and the
図3は表示画素PXの平面構成を示し、図4は図3の一部を破断して示す断面図である。図3および図4に示すように、透明な絶縁基板8上には、駆動トランジスタ22、第1スイッチ20、第1スイッチ24、出力スイッチ26の半導体層を構成するポリシリコン層、および保持容量Csの一方の電極30を構成する導電層が形成されている。ポリシリコン層および導電層に重ねてゲート絶縁層34が形成されている。
FIG. 3 shows a planar configuration of the display pixel PX, and FIG. 4 is a cross-sectional view showing a part of FIG. As shown in FIGS. 3 and 4, on the transparent insulating
ゲート絶縁層34上には、第1および第2走査線Sga、Sgb、駆動トランジスタ22のゲート、および保持容量Csの他方の電極32を形成するAl、Ti、酸化チタン等の導電層が形成されている。この導電層に重ねて層間絶縁膜36が形成されている。更に、層間絶縁膜36上には、第2電圧電源線Vdd、トランジスタのソース電極、ドレイン電極、複数の配線郡を形成する導電層が形成されている。この導電層に重ねて層間絶縁膜38が形成されている。
On the
層間絶縁膜38上には、映像信号線X(1〜n)を形成する導電層、および、有機EL素子16のアノード16aを形成する導電層が形成されている。これらの導電層に重ねて保護層40が形成されている。
On the
各映像信号線X(1〜n)は、表示画素の列毎に沿って延びている。同様に、各第2電圧電源線Vddは、表示画素の列毎に沿って延び、映像信号線Xと重なって配置されている。映像信号線Xおよび第2電圧電源線Vddは、行方向に隣り合う保持容量Cs間を延びている。 Each video signal line X (1-n) extends along each column of display pixels. Similarly, each second voltage power supply line Vdd extends along each column of display pixels and is disposed so as to overlap the video signal line X. The video signal line X and the second voltage power supply line Vdd extend between the storage capacitors Cs adjacent in the row direction.
映像信号線X(1〜n)は、保持容量Csの電極30、32が形成された層よりも上層に形成され、第2電圧電源線Vddは、保持容量Csの電極が形成された層と映像信号線X(1〜n)が形成された層との間に位置した層に形成され、更に、映像信号線と重なった位置に形成されている。第2電圧電源線の線幅W2は、映像信号線Xの線幅W1よりも大きく形成されている。映像信号線Xは、第2電圧電源線Vddの線幅W2の範囲内に重なって設けられている。
The video signal lines X (1 to n) are formed in an upper layer than the layer in which the
以上のように構成された有機EL表示装置によれば、映像信号線X(1〜n)と第2電圧電源線とを重ねて配置し2層構造とすることにより、画素平面内に占める配線面積を低減し、開口率を上げることが可能となる。この際、第2電圧電源線Vddを細くする必要がなく、配線抵抗による電圧降下を防止することができる。 According to the organic EL display device configured as described above, the video signal lines X (1 to n) and the second voltage power supply lines are arranged so as to overlap each other to form a two-layer structure, thereby occupying the wiring in the pixel plane. It is possible to reduce the area and increase the aperture ratio. At this time, it is not necessary to make the second voltage power supply line Vdd thinner, and a voltage drop due to wiring resistance can be prevented.
また、保持容量Csの電極と映像信号線Xとの間に位置した層に第2電圧電源線Vddを設けることにより、この第2電圧電源線によって保持容量と映像信号線との間をシールドし、保持容量と映像信号線との間に寄生容量が形成されることを抑制することが可能となる。映像信号線と保持容量との間の寄生容量が大きくなると、映像信号線の電位変動により、保持容量の保持電位が変動し、有機EL素子に所望の電流を流すことができなくなり、表示不良を招くことになる。本実施形態によれば、この寄生容量の低減により、映像信号線Xの電位変動に起因する保持容量Csの電極の電位変動を低減でき、所望の電流を有機EL素子16に供給することが可能となる。これにより、表示品位を向上させることができる。
Further, by providing the second voltage power supply line Vdd in a layer located between the electrode of the storage capacitor Cs and the video signal line X, the second voltage power supply line shields between the storage capacitor and the video signal line. It is possible to suppress the formation of parasitic capacitance between the storage capacitor and the video signal line. If the parasitic capacitance between the video signal line and the storage capacitor increases, the potential of the storage capacitor fluctuates due to fluctuations in the potential of the video signal line, making it impossible to flow a desired current to the organic EL element, resulting in display defects. Will be invited. According to the present embodiment, by reducing the parasitic capacitance, the potential fluctuation of the electrode of the storage capacitor Cs caused by the potential fluctuation of the video signal line X can be reduced, and a desired current can be supplied to the
また、本実施形態によれば、第2電圧電源線Vddは、その配線幅が映像信号線Xの配線幅よりも広く形成されているため、第2電圧電源線によるシールド効果が増し、保持容量Csの電極32と映像信号線Xとの間に形成される寄生容量を一層低減することできる。
In addition, according to the present embodiment, the second voltage power supply line Vdd has a wiring width wider than that of the video signal line X. Therefore, the shielding effect by the second voltage power supply line is increased, and the storage capacitor The parasitic capacitance formed between the
次に、この発明の第2の実施形態に係る有機EL表示装置について説明する。図5は表示画素PXの平面構成を示し、図6は図5の一部を破断して示す断面図である。図5および図6に示すように、各映像信号線X(1〜n)は、表示画素の列毎に沿って延びている。同様に、各第2電圧電源線Vddは、表示画素の列毎に沿って延び、映像信号線Xと重なって配置されている。映像信号線Xおよび第2電圧電源線Vddは、行方向に隣り合う保持容量Cs間を延びている。 Next explained is an organic EL display device according to the second embodiment of the invention. FIG. 5 shows a planar configuration of the display pixel PX, and FIG. 6 is a cross-sectional view showing a part of FIG. As shown in FIGS. 5 and 6, each video signal line X (1-n) extends along each column of display pixels. Similarly, each second voltage power supply line Vdd extends along each column of display pixels and is disposed so as to overlap the video signal line X. The video signal line X and the second voltage power supply line Vdd extend between the storage capacitors Cs adjacent in the row direction.
映像信号線X(1〜n)は、保持容量Csの電極30、32が形成された層よりも上層に形成され、第2電圧電源線Vddは、保持容量Csの電極が形成された層と映像信号線X(1〜n)が形成された層との間に位置した層に形成され、更に、映像信号線と重なった位置に形成されている。第2電圧電源線の線幅W2は、映像信号線Xの線幅W1よりも大きく形成されている。映像信号線Xは、第2電圧電源線Vddの線幅W2の範囲内に重なって設けられている。
The video signal lines X (1 to n) are formed in an upper layer than the layer in which the
また、各第2電圧電源線Vddは、表示画素の列に沿って延びた垂直延出部Vdd−vに加えて、映像信号線Xと交差する方向、ここでは、直行する方向に延出した水平延出部Vdd−hを一体に有している。水平延出部Vdd−hは、垂直延出部Vdd−vから両方向に延びているとともに、隣り合う垂直延出部に跨って延びている。各水平延出部Vdd−hは、垂直延出部Vdd−vに比較して充分に太い幅に形成されている。本実施形態において、各水平延出部Vdd−hは、保持容量Csと重なる位置に配置されている。 Each second voltage power supply line Vdd extends in a direction intersecting with the video signal line X, in this case, a direction orthogonal thereto, in addition to the vertical extension Vdd-v extending along the column of display pixels. A horizontal extension Vdd-h is integrally provided. The horizontal extension Vdd-h extends in both directions from the vertical extension Vdd-v and extends across adjacent vertical extensions. Each horizontal extension Vdd-h is formed to have a sufficiently thick width compared to the vertical extension Vdd-v. In the present embodiment, each horizontal extension portion Vdd-h is disposed at a position overlapping the storage capacitor Cs.
配線抵抗を低減する目的で、第2電圧電源線Vddの垂直延出部Vdd−vの配線幅を広く取りすぎると、配線の面積が大きくなり、その分開口率が低減する。一方、垂直延出部Vdd−vが細いと配線の抵抗値が高くなり、電圧降下が生じる。そこで、第2の実施形態のように、第2電圧電源線Vddを、映像信号線Xと重なりあう方向だけでなく、交差する方向にも配置してある。これにより、映像信号線Xと同じ方向に延びた垂直延出部Vdd−vの線幅を細くしても、第2電圧電源線Vddの電圧降下を増加させることがなく、所望の電位を供給することが可能となる。従って、表示品位の低下を防止することができる。 If the wiring width of the vertical extension portion Vdd-v of the second voltage power supply line Vdd is too wide for the purpose of reducing the wiring resistance, the area of the wiring becomes large, and the aperture ratio is reduced accordingly. On the other hand, if the vertical extension portion Vdd-v is thin, the resistance value of the wiring increases and a voltage drop occurs. Therefore, as in the second embodiment, the second voltage power supply line Vdd is arranged not only in the direction overlapping the video signal line X but also in the intersecting direction. As a result, even if the line width of the vertical extension Vdd-v extending in the same direction as the video signal line X is narrowed, a desired potential is supplied without increasing the voltage drop of the second voltage power supply line Vdd. It becomes possible to do. Accordingly, it is possible to prevent display quality from being deteriorated.
第2の実施形態において、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第2の実施形態においても、前述した第1の実施形態と同様の作用効果を得ることができる。 In the second embodiment, other configurations of the organic EL display device are the same as those of the first embodiment described above, and the same reference numerals are given to the same portions, and the detailed description thereof is omitted. In the second embodiment, the same operational effects as those of the first embodiment described above can be obtained.
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.
例えば、電圧電源線の線幅は、映像信号線の線幅よりも太い構成としたが、これに限らず、映像信号線とほぼ同一の線幅とした場合でも、電圧電源線によるシールド効果を得ることができる。また、前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。 For example, the line width of the voltage power line is thicker than the line width of the video signal line. However, the present invention is not limited to this. Obtainable. In the above-described embodiment, the semiconductor layer of the thin film transistor is not limited to polysilicon but can be composed of amorphous silicon. The self-luminous elements constituting the display pixels are not limited to organic EL elements, and various display elements capable of self-luminance are applicable.
8…絶縁基板、 10…有機ELパネル、12…コントローラ、
14…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22…駆動トランジスタ、
24…第1スイッチ、 26…出力スイッチ、 Cs…保持容量、
30、32…電極、Vdd…第2電圧電源線、Vdd−v…垂直延出部、
Vdd−h…水平延出部
8 ... Insulating substrate, 10 ... Organic EL panel, 12 ... Controller,
14 ... scanning line driving circuit, 15 ... signal line driving circuit, 16 ... organic EL element,
18 ... Pixel circuit, 20 ... Pixel switch, 22 ... Drive transistor,
24 ... 1st switch, 26 ... Output switch, Cs ... Holding capacity,
30, 32 ... electrodes, Vdd ... second voltage power supply line, Vdd-v ... vertical extension part,
Vdd-h: Horizontal extension
Claims (6)
前記画素部の列毎に接続され映像信号を供給する複数の映像信号線と、
前記画素部の列毎に接続された電源線と、を備え、
前記画素回路は、前記表示素子と電源線との間に接続された駆動トランジスタと、前記駆動トランジスタの制御電位を保持する保持容量と、を含み、
前記映像信号線は、前記保持容量の電極が形成された層よりも上層に形成され、
前記電源線は、前記保持容量の電極が形成された層と映像信号線が形成された層との間に位置した層で、前記映像信号線と重なった位置に形成されているアクティブマトリクス型表示装置。 A plurality of pixel portions including a display element and a pixel circuit for supplying a driving current to the display element, the pixel parts being arranged in a matrix on the substrate;
A plurality of video signal lines connected to each column of the pixel portion and supplying a video signal;
A power line connected to each column of the pixel portion,
The pixel circuit includes a drive transistor connected between the display element and a power supply line, and a storage capacitor that holds a control potential of the drive transistor,
The video signal line is formed in an upper layer than the layer in which the electrode of the storage capacitor is formed,
The power supply line is a layer located between the layer in which the electrode of the storage capacitor is formed and the layer in which the video signal line is formed, and an active matrix display formed at a position overlapping the video signal line apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007283510A JP2009109853A (en) | 2007-10-31 | 2007-10-31 | Active matrix type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007283510A JP2009109853A (en) | 2007-10-31 | 2007-10-31 | Active matrix type display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009109853A true JP2009109853A (en) | 2009-05-21 |
Family
ID=40778380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007283510A Pending JP2009109853A (en) | 2007-10-31 | 2007-10-31 | Active matrix type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009109853A (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013113868A (en) * | 2011-11-25 | 2013-06-10 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP2013117658A (en) * | 2011-12-05 | 2013-06-13 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2013167854A (en) * | 2012-02-17 | 2013-08-29 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP2015099378A (en) * | 2015-01-13 | 2015-05-28 | セイコーエプソン株式会社 | Electro-optic device and electronic equipment |
JP2015099377A (en) * | 2015-01-13 | 2015-05-28 | セイコーエプソン株式会社 | Electro-optic device and electronic equipment |
JP2015129944A (en) * | 2015-01-13 | 2015-07-16 | セイコーエプソン株式会社 | Electro-optic device and electronic equipment |
JP2016027426A (en) * | 2015-09-30 | 2016-02-18 | セイコーエプソン株式会社 | Electrooptical device and electronic device |
JP2016218461A (en) * | 2016-07-15 | 2016-12-22 | セイコーエプソン株式会社 | Electro-optic device and electronic apparatus |
JP2017010041A (en) * | 2016-09-01 | 2017-01-12 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2017151447A (en) * | 2017-03-22 | 2017-08-31 | セイコーエプソン株式会社 | Electro-optic device and electronic apparatus |
JP2018055118A (en) * | 2017-11-16 | 2018-04-05 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
US9953572B2 (en) | 2011-03-10 | 2018-04-24 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2018136565A (en) * | 2018-04-11 | 2018-08-30 | セイコーエプソン株式会社 | Electrooptical device and electronic device |
JP2019091072A (en) * | 2019-02-07 | 2019-06-13 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
CN114424270A (en) * | 2019-09-30 | 2022-04-29 | 夏普株式会社 | Display device |
-
2007
- 2007-10-31 JP JP2007283510A patent/JP2009109853A/en active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10546533B2 (en) | 2011-03-10 | 2020-01-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11217167B2 (en) | 2011-03-10 | 2022-01-04 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11636807B2 (en) | 2011-03-10 | 2023-04-25 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US10283049B2 (en) | 2011-03-10 | 2019-05-07 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11830430B2 (en) | 2011-03-10 | 2023-11-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US10062329B2 (en) | 2011-03-10 | 2018-08-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US9953572B2 (en) | 2011-03-10 | 2018-04-24 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2013113868A (en) * | 2011-11-25 | 2013-06-10 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP2013117658A (en) * | 2011-12-05 | 2013-06-13 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
JP2013167854A (en) * | 2012-02-17 | 2013-08-29 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP2015099377A (en) * | 2015-01-13 | 2015-05-28 | セイコーエプソン株式会社 | Electro-optic device and electronic equipment |
JP2015129944A (en) * | 2015-01-13 | 2015-07-16 | セイコーエプソン株式会社 | Electro-optic device and electronic equipment |
JP2015099378A (en) * | 2015-01-13 | 2015-05-28 | セイコーエプソン株式会社 | Electro-optic device and electronic equipment |
JP2016027426A (en) * | 2015-09-30 | 2016-02-18 | セイコーエプソン株式会社 | Electrooptical device and electronic device |
JP2016218461A (en) * | 2016-07-15 | 2016-12-22 | セイコーエプソン株式会社 | Electro-optic device and electronic apparatus |
JP2017010041A (en) * | 2016-09-01 | 2017-01-12 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2017151447A (en) * | 2017-03-22 | 2017-08-31 | セイコーエプソン株式会社 | Electro-optic device and electronic apparatus |
JP2018055118A (en) * | 2017-11-16 | 2018-04-05 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2018136565A (en) * | 2018-04-11 | 2018-08-30 | セイコーエプソン株式会社 | Electrooptical device and electronic device |
JP2019091072A (en) * | 2019-02-07 | 2019-06-13 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
CN114424270A (en) * | 2019-09-30 | 2022-04-29 | 夏普株式会社 | Display device |
CN114424270B (en) * | 2019-09-30 | 2023-07-11 | 夏普株式会社 | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009109853A (en) | Active matrix type display device | |
US8575602B2 (en) | Active matrix substrate and organic EL display device | |
US8994620B2 (en) | Electro-optical device and electronic apparatus | |
JP5121114B2 (en) | Pixel circuit and display device | |
JP5013697B2 (en) | Display device | |
JP5502864B2 (en) | Active matrix substrate and organic EL display device | |
JP4467910B2 (en) | Active matrix display device | |
JP2007316510A (en) | Active matrix type display device | |
JP2009116115A (en) | Active matrix display device and driving method | |
JP2009200336A (en) | Self-luminous type display | |
JP2015055837A (en) | Display device and driving method of the same | |
JP2008287135A (en) | Pixel circuit and display device | |
KR100515306B1 (en) | Electroluminescent display panel | |
JP2008102214A (en) | Active matrix type display device | |
JP2007316513A (en) | Active matrix type display device | |
JP2004246349A (en) | Organic el display and active matrix substrate | |
US8094110B2 (en) | Active matrix display device | |
JP2009122196A (en) | Active matrix display device and its driving method | |
JP2011164456A (en) | Circuit board, light emitting device, and electronic apparatus | |
JP2004341351A (en) | Active matrix type display device | |
CN114743989A (en) | Array substrate and display panel | |
JP2005157262A (en) | Pixel circuit and display apparatus | |
JP2005215609A (en) | Unit circuit, electro-optical device, and electronic equipment | |
JP4550372B2 (en) | Active matrix display device | |
JP5085011B2 (en) | Active matrix display device |