JP2009108339A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009108339A
JP2009108339A JP2007278437A JP2007278437A JP2009108339A JP 2009108339 A JP2009108339 A JP 2009108339A JP 2007278437 A JP2007278437 A JP 2007278437A JP 2007278437 A JP2007278437 A JP 2007278437A JP 2009108339 A JP2009108339 A JP 2009108339A
Authority
JP
Japan
Prior art keywords
plating film
plane
lead
semiconductor device
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007278437A
Other languages
English (en)
Inventor
Yasutaka Okura
康孝 大倉
Tomio Iwasaki
富生 岩崎
Takeshi Terasaki
健 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007278437A priority Critical patent/JP2009108339A/ja
Priority to KR1020080101581A priority patent/KR20090042716A/ko
Priority to TW097140188A priority patent/TW200931620A/zh
Priority to CNA2008101690884A priority patent/CN101419958A/zh
Priority to US12/257,790 priority patent/US20090108420A1/en
Priority to EP08253481A priority patent/EP2053656B1/en
Priority to AT08253481T priority patent/ATE523896T1/de
Priority to EP11174039A priority patent/EP2385550A1/en
Publication of JP2009108339A publication Critical patent/JP2009108339A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置のリードの表面に形成するめっき膜に発生するウィスカーを防止できる技術を提供することにある。特に、錫を主材料とし、かつ、鉛を含有しないめっき膜において、ウィスカーの発生を防止できる技術を提供する。
【解決手段】リードの表面上に形成されるめっき膜において、めっき膜を構成する錫の面方位のうち特定の面方位がリードの表面に並行するようにめっき膜を形成する。具体的には、錫の(001)面がリードの表面に並行するようにめっき膜を構成する。これにより、リードを構成する銅の線膨張係数よりもめっき膜を構成する錫の線膨張係数を小さくすることができる。
【選択図】図8

Description

本発明は、半導体装置およびその製造技術に関し、特に、錫を主材料とし、かつ、鉛を含有しないめっき膜を使用する半導体装置およびその製造に適用して有効な技術に関するものである。
非特許文献1には、錫を主成分とし、かつ、鉛を含有しないめっき膜に発生する針状結晶(ウィスカー)についての考察が記載されている。この考察では、錫の微細構造に発生するストレス(歪エネルギー密度)に基づいて、錫に生じるウィスカーの成長を論じている。その概要は以下のようなものである。β−Sn構造の錫に発生する弾性的な異方性、熱膨張による異方性および可塑性を考慮した有限要素法(FEM:finite element method)によるモデル化が確立されている。そして、銅からなるリードフレームにコーティングされた錫の結晶粒(グレイン)の幾何学的パターンを生成するために、Voronoi図形が使用されている。結晶方位は、サンプル(試料)に対するX線回折測定法を使用することにより、モデル(有限要素法)における錫の結晶粒(グレイン)に割り当てられる。このモデルは、熱サイクルテスト下で、錫めっきされたパッケージのリードに適用される。そして、歪エネルギー密度(SED:strain energy density)がそれぞれの結晶粒(グレイン)に対して計算される。その結果、計算された歪エネルギー密度がより高いサンプルほど、より長いウィスカーが発生する傾向があり、かつ、よりウィスカーの発生密度が大きくなることが観測された。このことから、X線回折測定法を使用することにより
錫めっき膜の結晶構造を測定し、この測定結果とFEMモデルを結合させて解析する技術は、錫めっき膜に発生するウィスカーを検討するうえで重要な指標となりうるとしている。
IEEE TRANSACTIONS ON ELECTRONICS PACKAGING MANUFACTURING ,pp265-pp273,VOL.29,NO.4,OCTOBER 2006
半導体装置の一形態として、半導体チップをタブ上に搭載し、タブ上に搭載した半導体チップと複数のリードとをワイヤで電気接続する技術がある。そして、この半導体装置は、半導体チップを封止体で樹脂封止し、封止体から複数のリードのそれぞれの一部が露出した構造をしている。このような構造を有する半導体装置は、封止体から露出しているリードを用いて半導体装置を実装基板に実装するものである。
半導体装置のリードと実装基板の端子とは、例えば、半田を用いて接続される。このとき、リードは通常銅を主材料としているので、リードと半田との濡れ性の向上、リードの腐食防止あるいは酸化防止のため、通常、リードの表面にめっき膜を形成することが行なわれている。この目的を実現する観点、かつ、コスト削減の観点から、めっき膜には錫を主材料とする膜が使用される。
しかし、錫を主材料とするめっき膜では、ウィスカーと呼ばれる針状結晶が形成されることが問題となっている。すなわち、めっき膜の表面から数十μm〜数百μmの長さをもつウィスカーが突き出る構造が顕在化している。このようなウィスカーが生じると、隣接するリードがめっき膜に形成されるウィスカーによって電気的に接続される事態が生じる。このことは、隣接するリードがウィスカーにより電気的に接続されることにより、半導体装置にショート不良が発生することを意味する。したがって、錫を主材料とするめっき膜において、ウィスカーの発生を抑制することが必要となる。
ウィスカーが発生するメカニズムは、めっき膜内に生じる圧縮応力が原因である。すなわち、めっき膜に圧縮応力が加わると、圧縮応力に耐え切れなくなっためっき膜の一部が突き出ることによりウィスカーが発生するものと考えられる。このウィスカーの発生原因となる圧縮応力は3つの原因によって発生することが知られている。
第1の原因は、リードを構成する銅とめっき膜を構成する錫との化合物がめっき膜内に形成され、この化合物による体積が膨張することで発生する圧縮応力である。第2の原因は、めっき膜に外部から荷重が加わることにより発生する圧縮応力である。さらに、第3の原因は、リード(銅)の線膨張係数よりも、めっき膜(錫)の線膨張係数のほうが大きくなるため、高温と低温を繰り返す熱負荷が加わった際、高温時に発生する圧縮応力である。
以上のような原因で発生する圧縮応力により、めっき膜にウィスカーが発生することになる。従来技術では、錫を主材料とするめっき膜に発生するウィスカーを防止するために、めっき膜中に鉛元素を導入することが行なわれている。詳細なメカニズムは不明であるが、錫を主材料とするめっき膜に鉛を添加することで、めっき膜にウィスカーが発生することを抑制できるのである。
しかし、近年、鉛は環境に流出すると有害になることから、様々な製品の無鉛化が進められ、半導体装置においても無鉛化が要求されてきている。したがって、ウィスカーの発生を抑制するために、錫を主材料とするめっき膜に鉛が添加されてきたが、近年では、鉛をめっき膜に添加しない傾向が強まってきている。このような鉛フリーの傾向化に伴い、錫を主成分とするめっき膜に再びウィスカーの発生が問題として顕在化してきている。特に、近年では、半導体装置(例えば、QFP(Quad Flat Package))の小型化および集積化に伴い、隣接するリード間のピッチも狭くなっているので、めっき膜に発生するウィスカーは重要な問題となってきている。
本発明の目的は、半導体装置のリードの表面に形成するめっき膜に発生するウィスカーを防止できる技術を提供することにある。特に、錫を主材料とし、かつ、鉛を含有しないめっき膜において、ウィスカーの発生を防止できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、(a)半導体チップと、(b)前記半導体チップと電気的に接続された、銅を主材料とする複数のリードと、(c)前記複数のリードの表面に形成されためっき膜であって、錫を主材料とし、かつ、鉛を含有しない前記めっき膜と、(d)前記半導体チップを封止する封止体とを備える。そして、前記封止体から前記複数のリードのそれぞれの一部が露出する半導体装置であって、前記めっき膜の面内方向の線膨張係数が、前記銅の線膨張係数よりも小さいことを特徴とするものである。
したがって、めっき膜の表面内の線膨張係数は、銅(リード)の線膨張係数よりも小さくなるので、高温と低温を繰り返す熱負荷がかかっても、高温でめっき膜の表面に圧縮応力が働くことを抑制できる。つまり、めっき膜の表面内における線膨張係数が銅の線膨張係数よりも小さいので、めっき膜は、銅を主材料とするリードに引っ張られる。すなわち、めっき膜には圧縮応力ではなく引張応力が働くので、圧縮応力に起因したウィスカーの発生を防止することができる。
また、代表的な実施の形態による半導体装置の製造方法は、(a)銅を主材料とするリードフレームを用意する工程と、(b)前記リードフレームに形成されている複数のリードの表面に、錫を主材料とし、かつ、鉛を含有しないめっき膜を形成する工程と、(c)前記リードフレームのタブ上に半導体チップを搭載する工程とを備える。次に、(d)前記半導体チップと、前記リードフレームに形成されている前記複数のリードとをワイヤで接続する工程と、(e)前記半導体チップを封止して封止体を形成する工程と、(f)前記リードフレームを切断して前記封止体を個片化する工程とを備える。ここで、前記めっき膜の面内方向の線膨張係数が、前記複数のリードを構成する前記銅の線膨張係数よりも小さくなるように前記めっき膜を形成することを特徴とするものである。
これにより、高温時にめっき膜には圧縮応力ではなく引張応力が働くので、圧縮応力に起因したウィスカーの発生を防止することができる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
めっき膜の表面内における線膨張係数が銅の線膨張係数よりも小さいので、圧縮応力に起因したウィスカーの発生を防止することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態1)
図1は、本実施の形態1における半導体装置の外観を示す斜視図である。本実施の形態1における半導体装置のパッケージ形態は、QFP(Quad Flat Package)である。図1に示すように、本実施の形態1における半導体装置1は、直方体の形状をした樹脂(封止体)2で覆われており、この樹脂2の四側面からリード3が突出している。リード3は、L字型に曲げられた構造をしている。
図2は、図1のA−A線で切断した断面を示す断面図である。図2に示すように、リード3は、樹脂2の側面から突出しているアウターリード3aと樹脂2の内部に形成されているインナーリード3bから構成されている。左右のインナーリード3bで挟まれた(複数のインナーリード3bで囲まれた)中央部には、タブ4が形成されており、このタブ4上に半導体チップ5が配置されている。半導体チップ5には、MISFET(Metal Insulator Semiconductor Field Effect Transistor)などの回路素子や配線が形成されており、最上層にボンディングパッド5aが形成されている。ボンディングパッド5a上は、ワイヤ6と接続されており、このワイヤ6はインナーリード3bに接続されている。
図3は、図2の領域Bを拡大した図である。すなわち、図3は、樹脂2から露出しているリード3(アウターリード3a)を拡大した断面図である。図3に示すように、リード3の表面(裏面も含む)には、めっき膜10が形成されている。リード3は銅を主材料として構成されており、めっき膜10は、錫を主材料とし、かつ、鉛を含有しない膜から形成されている。このようにリード3には、めっき膜10が形成されているが、リード3の表面にめっき膜10を形成するのは、例えば、以下に示す理由による。
図1に示す半導体装置1は、実装基板上に実装されるが、このとき、実装基板上に形成されている端子と半導体装置1に形成されているリード3が電気的に接続される。この端子とリード3との電気的な接続には、半田が用いられる。したがって、銅よりなるリード3を直接端子と半田で接続することも可能であるが、リード3の半田に対する濡れ性を向上させるために、リード3の表面にめっき膜10が形成されるのである。このようにリード3の表面にめっき膜10を形成することにより、リード3と半田との間の濡れ性が向上し、半田を介したリード3と実装基板上の端子との接続信頼性を向上することができる。めっき膜10には、半田との濡れ性が良好な錫を主材料とする膜が使用される。さらに、リード3の表面にめっき膜10を形成することにより、リード3の腐食防止および酸化防止を図ることができる。
半導体装置1は、動作環境に応じて室温より高温な状態と常温より低温な状態との熱サイクルにさらされる。つまり、半導体装置1には、熱負荷が加えられる。ここで、リード3の表面にめっき膜10が形成されているが、リード3は銅を主成分とする一方、めっき膜10は錫を主材料としている。したがって、銅と錫とは線膨張係数が異なることから、半導体装置1に熱サイクルが加えられると、銅と錫に応力が働くことになる。例えば、銅の線膨張係数は17.2×10−6−1であり、一般的な錫の線膨張係数は24.3×10−6−1である。このように、一般的な錫の線膨張係数は、銅の線膨張係数に比べて高くなっている。例えば、半導体装置1が高温状態に置かれると、リード3を構成する銅の膨張よりも、めっき膜10を構成する錫の膨張が大きくなる。このため、めっき膜10には、リード3よりも膨張しようとするが、リード3による銅の膨張がこれについていくことができないため、めっき膜10には、リード3からの拘束により圧縮応力が生じることになる。このように錫の一般的な線膨張係数が銅の線膨張係数に比べて大きいので、高温時に、めっき膜10に圧縮応力が働くことになる。さらに、この高温状態では結晶を構成する原子が熱拡散により拡散しやすい傾向があるため、圧縮応力がめっき膜10に加わると、めっき膜10に針状結晶(ウィスカー)が形成されやすくなる。つまり、めっき膜10からウィスカーが突き出ることになる。このウィスカーの長さは、例えば、数十μmから数百μmにもなる。
半導体装置1には、樹脂2から複数のリード3が露出しているが、半導体装置1の小型化および高集積化により、隣接するリード3間の距離が狭くなってきている。このことから、リード3の表面に形成されるめっき膜10にウィスカーが形成されると、ウィスカーによって隣接するリード3が電気的に接続され、半導体装置1にショート不良が発生することになる。したがって、高温時の圧縮応力に起因したウィスカーの発生を防止する必要がある。なお、熱サイクルの低温時には、めっき膜10およびリード3は縮むが、めっき膜10を構成する錫の線膨張係数が、リード3を構成する銅の線膨張係数よりも大きいため、めっき膜10のほうがリード3よりも大きく縮む。このため、めっき膜10には、引張応力が働く。すなわち、熱サイクルの低温時においては、めっき膜10に圧縮応力が働かないので、ウィスカーの発生は問題とならない。以上のことから、熱サイクルの高温時にめっき膜10に発生するウィスカーを防止する必要があることがわかる。
従来技術としてウィスカーの発生を抑制するため、錫を主材料とするめっき膜に鉛を添加することが行なわれてきている。詳細なメカニズムは不明であるが、鉛をめっき膜に含有させることで、めっき膜におけるウィスカーの発生を防止することができるのである。
しかし、近年、鉛は環境に流出すると有害になることから、様々な製品の無鉛化が進められ、半導体装置においても無鉛化が要求されてきている。したがって、ウィスカーの発生を抑制するために、錫を主材料とするめっき膜に鉛が添加されてきたが、近年では、鉛をめっき膜に添加しない傾向が強まってきている。このような鉛フリーの傾向化に伴い、錫を主成分とするめっき膜に再びウィスカーの発生が問題として顕在化してきている。
そこで、本実施の形態1では、錫を主成分とし、かつ、鉛を含有しないめっき膜10に生じるウィスカーを以下に示す点に着目して防止している。この点について説明する。まず、ウィスカーの発生原因は、熱サイクルの高温時にめっき膜10に発生する圧縮応力が原因である。そして、この圧縮応力は、めっき膜10の線膨張係数がリード3の線膨張係数よりも大きいことにより生じるものである。このことから、本実施の形態1では、めっき膜10の線膨張係数をリード3の線膨張係数よりも小さくなるように構成している。これにより、熱サイクルの高温時において、めっき膜10の膨張よりもリード3の膨張のほうが大きくなり、めっき膜10に圧縮応力ではなく引張応力が働くことになる。したがって、めっき膜10に圧縮応力が働かないことから、高温時の圧縮応力によって、めっき膜10に形成されるウィスカーの発生を防止することができるのである。
ここで、疑問になるのは、めっき膜10の主材料は錫であり、リード3の主材料は銅であることである。すなわち、一般的な錫の線膨張係数は、銅の線膨張係数に比べて大きくなっている。それにもかかわらず、錫を主材料とするめっき膜10の線膨張係数を、銅を主材料とするリード3の線膨張係数よりも小さくすることが可能なのかが問題となる。錫の結晶構造は、α−Sn構造とβ−Sn構造の2種類がある。α−Sn構造は低温での結晶構造であり、室温付近の半導体装置1の動作温度範囲では、錫の結晶構造はβ−Sn構造をしている。このβ−Sn構造においては、面方位によって線膨張係数が異なるという特徴を有している。本実施の形態1では、錫の結晶構造において、面方位によって線膨張係数が異なるという異方性に着目している。すなわち、錫よりなる一般的なめっき膜は、多結晶構造であり、めっき膜10中に複数の結晶粒(グレイン)を含んでいる。めっき膜に形成されているそれぞれの結晶粒では様々な面方位を向いている。つまり、一般的なめっき膜10は、様々な面方位を向いている結晶粒から形成されていることになる。言い換えれば、めっき膜10を構成する個々の結晶粒がある1つの面方位に揃っている状態(単結晶)にはなっていない。したがって、様々な面方位を向いている結晶粒のそれぞれは、異なる線膨張係数を有しており、これらの結晶粒からなるめっき膜の線膨張係数は、それぞれの結晶粒の線膨張係数を平均化したものになる。つまり、一般的なめっき膜10は、様々な面方位を向いている結晶粒が均等に含まれている膜から形成されていることが前提となっており、24.3×10−6−1という錫の線膨張係数は、均等に含まれている面方位の異なる結晶粒のそれぞれの線膨張係数を平均化したものとなっている。このことから、錫の結晶では、表面に並行な方向の面方位によって値が異なることになる。本実施の形態1では、めっき膜10の表面に並行な方向の面方位が特定の面方位を有している場合に、銅の線膨張係数よりも小さくなる点に着目している。
まず、錫の結晶構造を説明する前に面方位の概念について説明する。原子の存在する結晶面の位置と方向とは、その結晶面上の一直線上にない3点によって決定される。この3点の座標を格子定数a、a、aを単位として与えることにより、結晶面を決定することができる。この結晶面は、以下に示す規則により決定された指数(インデックス)によって面の方向を表すことができる。すなわち、結晶面が結晶軸を切り取る長さを格子定数a、a、aを単位として表す。そして、格子定数a、a、aを単位として表した数の逆数を求め、同じ比をなす3個の整数に簡約する。その結果を括弧でくくって(hkl)とし、この(hkl)を結晶面の面指数とする。これにより、(hkl)が結晶面を示すことになる。
具体的に(hkl)で特定される結晶面の一例について説明する。図4は、ある結晶面を示す図である。図4において、この面は、結晶軸aとは3aで交わる。同様に結晶軸bとは2aで交わり、結晶軸cとは2aで交わっている。したがって、この結晶面が結晶軸を切り取る長さを格子定数a、a、aで表すと、(3、2、2)となる。この数の組の逆数は、(1/3、1/2、1/2)である。したがって、この逆数の組と同じ比をもつ最小の整数の組は、(2、3、3)となる。このことから、この結晶面の指数は(233)となる。
さらに、(hkl)で特定される結晶面の例について説明する。図5は立方格子の(001)面を示している。すなわち、斜線で示す結晶面は、結晶軸aとは交わらないので、結晶軸aとは∞aで交わるということができる。同様に結晶軸bとは交わらないので、結晶軸bと∞aで交わり、結晶軸cとは1aで交わっている。したがって、この結晶面が結晶軸を切り取る長さを格子定数a、a、aで表すと、(∞、∞、1)となる。この数の組の逆数は、(1/∞(=0)、1/∞(=0)、1)である。したがって、この逆数の組と同じ比をもつ最小の整数の組は、(0、0、1)となる。このことから、この結晶面の指数は(001)となる。
図6は立方格子の(110)面を示している。すなわち、斜線で示す結晶面は、結晶軸aとは1aで交わるということができる。同様に結晶軸bとは1aで交わり、結晶軸cとは交わらないので、結晶軸cとは∞aで交わっているということができる。したがって、この結晶面が結晶軸を切り取る長さを格子定数a、a、aで表すと、(1、1、∞)となる。この数の組の逆数は、(1、1、1/∞(=0))である。したがって、この逆数の組と同じ比をもつ最小の整数の組は、(1、1、0)となる。このことから、この結晶面の指数は(110)となる。
以上のようにして、結晶面を整数の組による指数(hkl)で表すことができることがわかる。続いて、錫の結晶構造について説明する。図7は、錫のβ−Sn構造を示す図である。図7に示すように、β−Sn構造は複雑な構造をしている。そして、結晶軸a方向の格子定数と結晶軸b方向の格子定数は5.832Åとなっており、結晶軸c方向の格子定数は3.181Åとなっている。図7に示す結晶構造では、例えば、(hkl)面として、(001)、(101)、(220)、(211)、(112)、(321)、(420)、(411)、(312)など様々な面方位が存在する。このように複数の異なる面方位を有するβ−Sn構造では、それぞれの面方位で結晶軸方向の線膨張係数が異なっている。
この例を図8に示す。図8における線膨張係数α、α、αは、それぞれ、x軸方向、y軸方向、z軸方向における線膨張係数を示している。ここで、xyz座標系は、結晶軸a、b、cによる座標系と異なる座標系である。すなわち、結晶軸a、b、cによる座標系は、結晶面の面方位を決定する座標系であり、xyz座標系はxy平面をリード3の表面に対応させた座標系である。
図8は、それぞれの面方位での結晶軸方向の線膨張係数(単位×10−6−1)を示す表である。例えば、面方位(001)がxy平面に並行するような結晶構造の場合、x軸方向の線膨張係数αは15.80(×10−6−1)であり、y軸方向の線膨張係数αは15.80(×10−6−1)である。また、z軸方向の線膨張係数αzは28.40(×10−6−1)である。したがって、xy面内での線膨張係数の平均値α(=(α1+α2)/2)は15.80(×10−6−1)であり、銅の線膨張係数17.2(×10−6−1)よりも小さくなることがわかる。このことから、錫の(001)面をリード3の表面に並行になるように錫を形成することにより、めっき膜10の面内方向(xy平面)の線膨張係数を、リード3を構成する銅の線膨張係数よりも小さくすることができる。つまり、リード3の表面と並行な面を(001)面とする錫の単結晶でめっき膜10を構成することにより、めっき膜10の面内方向の線膨張係数をリード3の面内方向の線膨張係数よりも小さくすることできる。これにより、めっき膜10を形成したリード3に高温の熱負荷がかかった状態でも、めっき膜10に圧縮応力が働かず、めっき膜10でのウィスカーの発生を防止することができる。
これに対し、面方位(220)がxy平面に並行するような結晶構造の場合、x軸方向の線膨張係数αは15.80(×10−6−1)であり、y軸方向の線膨張係数αは28.40(×10−6−1)である。また、z軸方向の線膨張係数αzは15.80(×10−6−1)である。したがって、xy面内での線膨張係数の平均値αは22.10(×10−6−1)であり、銅の線膨張係数17.2(×10−6−1)よりも大きくなってしまうことがわかる。このことから、錫の(220)面をリード3の表面に並行になるように錫を形成することでは、めっき膜10の面内方向(xy平面)の線膨張係数を、リード3を構成する銅の線膨張係数よりも小さくすることはできなくなる。
このようにリード3の表面に並行する面方位によって、めっき膜10の面内方向(xy平面)の線膨張係数が異なる数値になることがわかる。したがって、図8に示す表から、面方位(001)、(101)、(112)などをリード3の表面に並行するような結晶構造でめっき膜10を形成することにより、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることができる。特に、(001)面がリード3の表面に並行するような結晶構造では、めっき膜10の面内方向(xy平面)の線膨張係数が最も小さくなることから、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくする観点からは望ましい結晶構造であることがわかる。
以上のことをまとめると、以下に示すようになる。図9は、リード3の断面を示す断面図である。図9に示すように、リード3の表面にめっき膜10が形成されている。このとき、リード3の表面をxy面とする座標系をとるとき、このxy平面と並行する錫の面方位を特定の面方位とすることにより、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることが本実施の形態1における特徴の1つである。銅の結晶構造は、錫の結晶構造のように線膨張係数の異方性は存在しないことから、銅を主材料とするリード3の線膨張係数は、17.2×10−6−1である。これに対し、めっき膜10を構成する錫は、線膨張係数の異方性が存在する。したがって、例えば、xy面と並行する錫の面方位を(001)面とすることにより、錫のめっき膜10の面内方向における線膨張係数が15.80(×10−6−1)となるので、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることができるのである。すなわち、めっき膜10を構成する結晶構造として、リード3の表面(xy面)と並行する錫の面方位が(001)面である単結晶とすることで、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることができる。ここでは、リード3の表面(xy面)と並行する錫の面方位が(001)面である単結晶について説明しているが、リード3の表面(xy面)と並行する錫の面方位が(101)面や(112)面のようにxy方向の線膨張係数が銅の線膨張係数よりも小さくなる単結晶でも同様の効果が得られる。
上記では、例えば、リード3の表面(xy面)と並行する錫の面方位が(001)面である単結晶からめっき膜10を構成する例について説明しているが、めっき膜10を錫の単結晶から構成するのではなく多結晶から構成する場合にも一定条件のもと、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることができる。
図10は、めっき膜10を錫の多結晶から構成する例を示している。この場合、図10に示すように、リード3の表面(xy面)と並行する錫の面方位が(001)、(101)、(220)、(211)、(312)などとなっている結晶粒からめっき膜10が形成されている。このとき、めっき膜10の体積中、(hkl)面がめっき膜10の表面と並行である結晶粒が占める割合をx(hkl)、めっき膜10の面内方向(xy面)における線膨張係数の平均値をα(hkl)としたとき、めっき膜10の全体の線膨張係数は、x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)と見積もることができる。そこで、不等式x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)≦17.2×10−6(銅の線膨張率)を満たすようにめっき膜10を形成することにより、めっき膜10の面内方向の線膨張係数は銅の線膨張係数よりも小さくなる。ただし、上述した不等式において、x(h)+x(h)+・・・+x(h)=1を満たしている。
したがって、上述した不等式を満たす多結晶からめっき膜10を形成することにより、高温時にめっき膜10に圧縮応力が生じることはないので、めっき膜10にウィスカーが発生することを防止できる。特に、(001)面がめっき膜10の表面と並行である結晶粒では、めっき膜10の表面内における線膨張係数(平均値)が一番小さくなることから、この構造を有する結晶粒が上述した不等式を満たす条件に最も効果的な結晶粒であることがわかる。以上のことから、(001)面、(112)面や(101)面がめっき膜10の表面に並行である結晶粒が、めっき膜10内になるべく多く存在するようにめっき膜10を形成することにより、上述した不等式による条件を満たすめっき膜10を形成することができる。
次に、めっき膜10の(001)面がリード3の面内方向と並行するように、めっき膜10を形成する方法について説明する。図11に示すように、リード3の表面にまず、電界めっき法により金膜11を形成する。その後、金膜11上に電解めっき法で錫を主材料とするめっき膜10を形成する。このように錫を主材料とするめっき膜10とリード3との間に金膜11を形成することにより、めっき膜10の(001)面がリード3の面内方向と並行するように形成することができる。
以下に、金膜11上にめっき膜10を形成することにより、めっき膜10の(001)面がリード3の面内方向と並行するように形成できるメカニズムについて説明する。図12は、リード3の表面に形成された金原子12を示す平面図である。図12に示すように、リード3の表面に電界めっき法により金原子12よりなる金膜が形成される。このとき、金膜は、(001)面がリード3の表面に並行になるように形成される。すなわち、図12には、金膜の(001)面を構成する金原子12が配置されている。このように、(001)面がリード3の表面に並行するように金膜を形成するには、金膜を形成する電界めっき法において、電流値、温度およびめっき液の組成を調整することなどにより実現できる。例えば、電界めっき法による金膜の形成を中庸過電圧の条件で行なうことにより、リード3の表面に(001)面が並行するように金原子12を形成することができる。この方法の詳細は、例えば、参考文献(Journal of Electroanalytical Chemistry、9巻、70ページ、1965年)に記載されている。
図12において、金膜の(001)面を構成する金原子12の格子定数は4.0785Åであり、図12に示す間隔Lの距離は5.768Åとなっている。続いて、この金膜上に錫原子を形成する。図13は、錫を主材料とするめっき膜の(001)面での錫原子13の配列を示す図である。(001)面内の錫原子13の格子定数は5.832Åである。したがって、図12に示す間隔L(5.768Å)と、図13に示す錫原子13の格子定数(5.832Å)とは、ほぼ等しい値を有することから、金膜の(001)面上に錫の(001)面が成長しやすくなる。つまり、金膜の(001)面と錫の(001)面との界面では、図14に示すように金原子12と錫原子13が配列される。
図14に示すように、金膜上に錫を主材料とするめっき膜を形成する場合には、(001)面を構成するように金原子12が配列されており、この金原子12で満たされていない空間にちょうどはまるように錫原子13が配置されていくことになる。このとき、錫原子13が金原子12の配置されていないスペースに配置されるが、このスペースの間隔Lが錫の(001)面の格子定数とほぼ等しくなる。このことから、自然と金膜上には(001)面がリード3の表面に並行するように錫原子13が成長することになる。つまり、(001)面を有する金膜上には錫の(001)面が成長しやすい状況になっている。このように金膜の(001)面がリード3の表面に並行になるように金膜を形成すると、金原子の配列構成および錫における(001)面の格子定数の関係から、金膜上に錫の(001)面が形成されやすくなるという点を見出したことに本実施の形態1の特徴の1つがある。これにより、金膜を介してリード3上に錫の(001)面がリード3の表面と並行するめっき膜を形成することができるのである。
本実施の形態1では、錫を主材料とするめっき膜とリードとの間に金膜を形成する例について説明したが、金膜の他に銀膜を形成するようにしてもよい。すなわち、銀膜の(001)面も金膜の(001)面と同等な構成をしており、格子間隔も似ている。したがって、銀膜上に錫を主材料とするめっき膜を形成する場合、銀原子の配置されていないスペースに錫原子が配置されるようになる。このとき、スペースの間隔が錫の(001)面の格子定数とほぼ等しくなる点が金膜の場合と同様である。このことから、自然と銀膜上には(001)面がリード3の表面に並行するように錫原子13を成長させることができる。
また、金膜はリード全体を覆うように形成する必要はなく、部分的にリード上に形成されていてもよい。これは、金膜は、錫の(001)面がリードの表面に並行になるように形成するために用いられるからである。すなわち、錫を主成分とするめっき膜が、リードの表面と並行する面方位の異なる複数の結晶粒から構成される場合(多結晶の場合)には、(001)面がリードの表面に並行になる結晶粒が形成される領域に金膜が形成されていればよいからである。
さらに、めっき膜が完成した後に加熱処理が実施され、金膜を構成する金原子がリードを構成する銅あるいはめっき膜を構成する錫の内部に拡散することで消滅しても問題はない。金膜は、錫の(001)面がリードの表面に並行になるように形成するために用いられる膜であり、金膜が消滅しても、めっき膜が完成した後は、錫の(001)面がリードの表面に並行になっている状態を維持するからである。したがって、完成した半導体装置においては、リード上に金膜を形成したにもかかわらず、リード上には金膜が存在せず直接錫を主材料とするめっき膜が形成されている構造になっている場合もある。
次に、本実施の形態1における半導体装置の製造方法について説明する。本実施の形態1のパッケージ形態としてQFPについて説明したが、以下に示す製造方法ではQFPと同じ表面実装型のパッケージ形態であるSOP(Small Outline Package)について説明する。パッケージ形態がQFPやSOPであっても基本的な製造工程は同様である。
まず、図15において、半導体ウェハ20を用意する。半導体ウェハ20は複数のチップ領域に区分けされており、複数のチップ領域のそれぞれにLSI(Large Scale Integration Circuit)が形成されている。LSIはいわゆるウェハプロセス(前工程)で形成される。
続いて、ブレード21によって半導体ウェハ20を切断する。すなわち、半導体ウェハ20をチップ領域単位で切断することにより、半導体チップを取得する。一方、半導体チップを搭載するためのリードフレームを用意する。このリードフレーム22は、例えば、銅を主材料としている。続いて、リードフレームに形成されているリードの表面にめっき膜を形成する。このめっき工程で本実施の形態1における技術的思想が具現化される。例えば、上述したように、リードの表面にまず、電界めっき法により金膜を形成する。その後、金膜上に電解めっき法で錫を主材料とするめっき膜を形成する。このように錫を主材料とするめっき膜とリードとの間に金膜を形成することにより、めっき膜の(001)面がリードの面内方向と並行するように形成することができる。このめっき方法によりめっき膜は、(001)面がリードの面内方向と並行する単結晶状態の錫や、あるいは、上述した不等式x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)≦17.2×10−6(銅の線膨張率)を満たす多結晶状態の錫から形成することができる。
そして、図16に示すように、めっき処理したリードパターンが形成されているリードフレーム22のタブ上に半導体チップ20aを搭載する。半導体チップ20aは、ダイボンダによりリードフレーム22に形成されているタブ上に搭載される。
次に、図17に示すように、タブ上に搭載した半導体チップ20aに形成されているパッド(図示せず)と、リードフレーム22に形成されている複数のリード(インナーリード)とをワイヤ23により接続する。ワイヤ23はキャピラリを使用することによりパッドとリードとを接続する。
その後、図18に示すように、リードフレーム22に搭載された半導体チップ20aとインナーリードを含む領域を樹脂24によって封止する。樹脂24による封止は、半導体チップ20aを外力による衝撃や水分の浸入から保護するために行なわれる。
次に、リードフレーム22から樹脂24で封止した封止体を個片化する。これにより、図19に示す半導体装置25を得ることができる。半導体装置25は、樹脂24による封止体と、この封止体から突出しているリード(アウターリード)26から構成される。そして、封止体から突出しているリード26の表面にめっき膜(図示せず)が形成されている。
本実施の形態1によれば、リード26の表面に形成されるめっき膜(錫)の面内方向の線膨張係数をリード26(銅)の線膨張係数よりも小さくすることができる。したがって、めっき膜を形成したリード26に高温の熱負荷がかかった状態でも、めっき膜に圧縮応力が働かず、めっき膜でのウィスカーの発生を防止することができる。一方、めっき膜(錫)の面内方向の線膨張係数をリード26(銅)の線膨張係数よりも小さくすると、低温の熱負荷が加わった場合に、めっき膜に圧縮応力が働くことになる。しかし、低温時には原子の拡散が起こりにくくなるので、圧縮応力によるウィスカーは発生しない。すなわち、低温時の圧縮応力はウィスカー発生の問題とはならない。
以上のことから、本実施の形態1における半導体装置25によれば、リード26の表面に形成されためっき膜でのウィスカーの発生を防止することができる。ウィスカーが発生する場合には、隣接するリード26間の間隔Pを狭くすると、ウィスカーを介して隣接するリード26が電気的に接続され半導体装置25にショート不良が発生してしまう。これに対し、本実施の形態1では、リード26の表面に形成されているめっき膜にウィスカーが発生しないので、隣接するリード26間の間隔Pを狭くすることができる。例えば、隣接するリード26間の間隔Pを0.5mm以下とすることができ、半導体装置25の多ピン化あるいは小型化を図ることができる。このようにして、本実施の形態1における半導体装置25を製造することができる。
本実施の形態1の特徴の1つは、錫を主材料とするめっき膜の面内方向における線膨張係数を、リードを構成する銅の線膨張係数よりも小さくする点にある。この構造を実際に具現化する1つの方法として、めっき膜の面内方向に並行する錫の面方位を特定の面方位にすることで実現している。例えば、めっき膜を錫の多結晶から形成する場合は、上述した不等式x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)≦17.2×10−6(銅の線膨張率)を満たすように個々の結晶粒を形成する必要がある。このようにめっき膜を錫の多結晶から形成する場合に、本実施の形態1による構成が使用されているかについては、何らかの確認手法が必要となる。以下では、検証対象となるめっき膜が本当に上述した不等式を満たしているかについて確認する方法について説明する。
結晶構造の解析には一般的にX線回折測定が使用される。X線回折測定とは、結晶にX線を入射させると、規則的に配置されている個々の原子によってX線が回折され、この回折現象によって結晶から出射されたX線の強度がある場所では強め合う一方、他のある場所では弱め合うという強弱が出る。この強弱を観測することにより結晶構造を解析することができる。
図20は、複数の面方位がランダムに存在する粉末状態の錫結晶についてX線回折測定を行なった結果である。図20において、横軸は結晶面間隔を示しており、縦軸はX線回折相対強度を示している。図20に示すように、X線回折相対強度には複数のピークからなるスペクトルが検出されている。このスペクトルが検出される結晶面間隔を調べることにより、このスペクトルがどの面方位を示しているかがわかる。粉末状態の錫結晶では、面方位の異なる結晶粒が同等に含まれていることを前提としている。したがって、図20では、それぞれのスペクトルの大きさが異なっているが、これは、ある面方位を有する結晶粒が多く含まれているということを示しているものではない。すなわち、面方位によって検出されるスペクトルの大きさが異なるのである。例えば、(200)面のスペクトル強度は大きくなる傾向があり、(001)面のスペクトル強度は小さくなる傾向があるということがわかる。具体的に、結晶面(面方位)のX線回折相対強度を(200)面の強度を100として表すと、(101)面の強度が90、(220)面の強度が34、(211)面の強度が74、(001)面の強度が17、(112)面の強度が23、(400)面の強度が13、(321)面の強度が20、(420)面の強度が15、(411)面の強度が15、(312)面の強度が20となる。
次に、図21は、実際にリードに形成されためっき膜についてX線回折測定を行なった結果を示している。図21に示すように、例えば、このめっき膜においては、リードの表面に並行する面方位が(211)面と、(001)面と、(411)面と、(312)面の4つが検出されていることを示している。ただし、図21に示すそれぞれのX線回折相対強度がそれぞれの面方位を有する結晶粒の割合を示しているとはいうことはできない。なぜなら、同じ割合で異なる面方位の結晶粒が含まれていても、図20で説明したようにX線回折相対強度は面方位ごとに異なるからである。したがって、図21に示す測定結果から、面方位が異なる結晶粒の割合を算出するためには、図20に示す測定結果で定量化する必要がある。
図21の測定結果は(001)面の強度を100とすると、(211)面の強度が7.4、(001)面の強度が100、(411)面の強度が15、(312)面の強度が20となる。これらのデータを図20に示す粉末状態の錫の測定結果で割り算すると、(211)面の強度が7.4/74=0.1、(001)面の強度が100/17=5.88、(411)面の強度が15/15=1、(312)面の強度が20/20=1となる。この割り算した値は、めっき膜に含まれる異なる面方位の結晶粒の割合を示していることになる。さらに4つの面方位におけるX線回折相対強度を合計で1になるように規格化する。つまり、これらの合計である7.98(0.1+5.88+1+1)で割り算することによって、不等式中のx(hkl)を求めることができる。具体的には、x(211)が0.0125、x(001)が0.737、x(411)が0.125、x(312)が0.125となる。そして、図8に示す値を使用することにより、x(211)×α(211)+x(001)×α(001)+x(411)×α(411)+x(312)×α(312)=16.9×10−6と算出され、この値は銅の線膨張率17.2×10−6よりも小さくなることがわかる。以上のようにX線回折相対強度の測定結果を利用することにより、検証対象となるめっき膜が本当に上述した不等式を満たしているかについて確認することができる。上述した例からもわかるように、リードの表面に並行する面方位が(001)面を多く含むめっき膜は、めっき膜の表面内における線膨張係数を小さくする効果がある。リードの表面に並行する面方位が(001)面を多く含むかについて検証するには、X線回折相対強度のピークがより大きくなることによって判別することができる。特に(001)面によるX線回折相対強度のピークが最も高くなると、めっき膜の表面内における線膨張係数を小さくする効果が顕著になる。
結晶構造のひずみによって(001)面に対応するX線回折相対強度の現れる位置は多少ずれることがあるが、結晶面間隔0.16nmから0.18nmの間に現れる。
(実施の形態2)
本実施の形態2では、リードの表面上に形成するめっき膜を多層構造にする例について説明する。図22は、本実施の形態2における半導体装置において、リード3上に形成されているめっき膜の構成を示す断面図である。図22において、リード3の表面上には金膜11が形成されており、この金膜11上に錫を主材料とするめっき膜10が形成されている。このめっき膜10が1層目のめっき膜となり、めっき膜10上に、さらに、錫を主材料とするめっき膜15が形成されている。このように本実施の形態2では、金膜11上にめっき膜10とめっき膜15よりなる多層膜が形成されている。
このとき、金膜11は金膜11上に形成されるめっき膜10の結晶面(面方位)を特定方向に制御する機能を有している。具体的には、前記実施の形態1で述べたとおり、金膜11の(001)面がリード3の表面に並行になるように形成されており、この金膜11上に形成されるめっき膜10は、錫の(001)面がリード3の表面に並行になるように形成される。
したがって、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることができるのである。すなわち、めっき膜10を構成する結晶構造として、リード3の表面と並行する錫の面方位が(001)面である単結晶とすることで、めっき膜10の面内方向の線膨張係数をリード3の線膨張係数よりも小さくすることができる。
さらに、めっき膜10を錫の単結晶から構成するのではなく多結晶から構成するようにしてもよい。具体的には、前記実施の形態1と同様に、めっき膜10の体積中、(hkl)面がめっき膜10の表面と並行である結晶粒が占める割合をx(hkl)、めっき膜10の面内方向(xy面)における線膨張係数の平均値をα(hkl)としたとき、めっき膜10の全体の線膨張係数は、x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)と見積もることができる。そこで、不等式x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)≦17.2×10−6(銅の線膨張率)を満たすようにめっき膜10を形成することにより、めっき膜10の面内方向の線膨張係数は銅の線膨張係数よりも小さくすることができる。
次に、めっき膜10上に形成されるめっき膜15は、めっき膜10と同様の構成をとってもよいし、異なる構成をとってもよい。ただし、めっき膜15も面内方向の線膨張係数が銅の線膨張係数より小さくすることが望ましい。めっき膜15において、例えば、めっき膜15の面内方向の線膨張率が銅の線膨張率よりも大きくなると、めっき膜15に圧縮応力が発生し、ウィスカーの発生原因となるからである。したがって、めっき膜15は、めっき膜10と同様の構成にする必要はないが、上述した不等式を満たす構成をとって、めっき膜15の面内方向の線膨張係数を銅の線膨張係数よりも小さくすることが望ましい。具体的には、めっき膜15もリード3の表面と並行する錫の面方位が(001)面、(101)面、(112)面などである単結晶から構成することや、めっき膜15の表面に並行する面方位が(001)面、(101)面、(112)面などである結晶粒を多く含む多結晶から構成することができる。
なお、前記実施の形態1と同様に、金膜11はリード全体を覆うように形成する必要はなく、部分的にリード上に形成されていてもよい。これは、金膜11は、錫の(001)面がリードの表面に並行になるように形成するために用いられるからである。すなわち、錫を主成分とするめっき膜が、リードの表面と並行する面方位の異なる複数の結晶粒から構成される場合(多結晶の場合)には、(001)面がリードの表面に並行になる結晶粒が形成される領域に金膜11が形成されていればよいからである。
さらに、めっき膜が完成した後に加熱処理が実施され、金膜11を構成する金原子がリード3を構成する銅あるいはめっき膜10を構成する錫の内部に拡散することで消滅しても問題はない。金膜11は、錫の(001)面がリード3の表面に並行になるように形成するために用いられる膜であり、金膜11が消滅しても、めっき膜10が完成した後は、錫の(001)面がリード3の表面に並行になっている状態を維持するからである。したがって、図23に示すように、リード3上に金膜11を形成したにもかかわらず、リード3上には金膜11が存在せず直接錫を主材料とするめっき膜10が形成されている構造になっている場合もある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
本発明の実施の形態1における半導体装置の外観を示す図である。 図1のA−A線で切断した断面を示す断面図である。 図2に示す半導体装置に形成されているリードの一部を拡大した断面図である。 面方位を説明するための図である。 (001)面を示す図である。 (110)面を示す図である。 錫の結晶構造(β−Sn構造)を示す図である。 面方位によって錫の線膨張係数が異なることを説明する表である。 リード上に形成された単結晶構造のめっき膜を示す断面図である。 リード上に形成された多結晶構造のめっき膜を示す断面図である。 リードとめっき膜の間に金膜を形成する例を示す断面図である。 (001)面を構成する金原子の配列を示す図である。 (001)面を構成する錫原子の配列を示す図である。 金膜とめっき膜の界面における金原子と錫原子の配列を示す図である。 実施の形態1における半導体装置の製造工程を示す図であって、ダイシングを説明する図である。 図15に続く半導体装置の製造工程を示す図であって、リードフレーム上に半導体チップを搭載する工程を示す図である。 図16に続く半導体装置の製造工程を示す図であって、半導体チップとリードとをワイヤで電気的に接続する工程を示す図である。 図17に続く半導体装置の製造工程を示す図であって、半導体チップを樹脂で封止する工程を示す図である。 実施の形態1における半導体装置の外観を示す図である。 粉末状態の錫結晶をX線回折測定した結果を示す図であり、結晶面間隔とX線回折相対強度との関係を示す図である。 めっき膜を構成する錫結晶をX線回折測定した結果を示す図であり、結晶面間隔とX線回折相対強度との関係を示す図である。 実施の形態2におけるリードに形成されているめっき膜の構成を示す断面図である。 実施の形態2におけるリードに形成されているめっき膜の構成を示す断面図である。
符号の説明
1 半導体装置
2 樹脂
3 リード
3a アウターリード
3b インナーリード
4 タブ
5 半導体チップ
5a ボンディングパッド
6 ワイヤ
10 めっき膜
11 金膜
12 金原子
13 錫原子
15 めっき膜
20 半導体ウェハ
20a 半導体チップ
21 ブレード
22 リードフレーム
23 ワイヤ
24 樹脂
25 半導体装置
26 リード
a 結晶軸
b 結晶軸
c 結晶軸
L 間隔
P 間隔

Claims (14)

  1. (a)半導体チップと、
    (b)前記半導体チップと電気的に接続された、銅を主材料とする複数のリードと、
    (c)前記複数のリードのそれぞれの表面に形成されためっき膜であって、錫を主材料とし、かつ、鉛を含有しない前記めっき膜と、
    (d)前記半導体チップを封止する封止体とを備え、
    前記封止体から前記複数のリードのそれぞれの一部が露出する半導体装置であって、
    前記めっき膜の面内方向の線膨張係数が、前記銅の線膨張係数よりも小さいことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記めっき膜を構成する前記錫は、複数の結晶粒を有する多結晶であり、
    前記複数の結晶粒の中には、(001)面が前記めっき膜の表面に並行となる結晶粒が含まれていることを特徴とする半導体装置。
  3. 請求項2記載の半導体装置であって、
    前記めっき膜の体積中、(hkl)面が前記めっき膜の表面と並行である結晶粒が占める割合をx(hkl)、(hkl)面が前記めっき膜の表面と並行である結晶粒の前記めっき膜の面内方向における線膨張係数の平均値をα(hkl)とするとき、x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)≦17.2×10−6(ただし、x(h)+x(h)+・・・+x(h)=1)を満たすことを特徴とする半導体装置。
  4. 請求項2記載の半導体装置であって、
    前記複数のリードと前記めっき膜の間には金膜が形成されていることを特徴とする半導体装置。
  5. 請求項4記載の半導体装置であって、
    前記金膜は、(001)面が前記めっき膜の表面と並行するように形成されていることを特徴とする半導体装置。
  6. 請求項1記載の半導体装置であって、
    前記めっき膜に対してX線回折を使用することにより結晶構造を解析すると、X線回折による強度ピークは結晶面間隔の値が0.16nmから0.18nmの間に現れることを特徴とする半導体装置。
  7. 請求項6記載の半導体装置であって、
    結晶面間隔の値が0.16nmから0.18nmの間に現れる強度ピークは、最も高いピークであることを特徴とする半導体装置。
  8. (a)半導体チップと、
    (b)前記半導体チップと電気的に接続された、銅を主材料とする複数のリードと、
    (c)前記複数のリードのそれぞれの表面に形成されためっき膜であって、錫を主材料とし、かつ、鉛を含有しない前記めっき膜と、
    (d)前記半導体チップを封止する封止体とを備え、
    前記封止体から前記複数のリードのそれぞれの一部が露出する半導体装置であって、
    前記めっき膜は、面内方向の線膨張係数が、前記銅の線膨張係数よりも小さい膜を含むことを特徴とする半導体装置。
  9. 請求項8記載の半導体装置であって、
    前記めっき膜に含まれ、面内方向の線膨張係数が前記銅の線膨張係数よりも小さい膜は、前記複数のリードのそれぞれと直接接触していることを特徴とする半導体装置。
  10. (a)銅を主材料とするリードフレームを用意する工程と、
    (b)前記リードフレームに形成されている複数のリードの表面に、錫を主材料とし、かつ、鉛を含有しないめっき膜を形成する工程と、
    (c)前記リードフレームのタブ上に半導体チップを搭載する工程と、
    (d)前記半導体チップと、前記リードフレームに形成されている前記複数のリードとをワイヤで接続する工程と、
    (e)前記半導体チップを封止して封止体を形成する工程と、
    (f)前記リードフレームを切断して前記封止体を個片化する工程とを備え、
    前記めっき膜の面内方向の線膨張係数が、前記複数のリードを構成する前記銅の線膨張係数よりも小さくなるように前記めっき膜を形成することを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法であって、
    前記めっき膜を構成する前記錫は、複数の結晶粒を有する多結晶であり、
    前記複数の結晶粒の中に、(001)面が前記めっき膜の表面に並行となる結晶粒が含まれるように前記めっき膜を形成することを特徴とする半導体装置の製造方法。
  12. 請求項11記載の半導体装置の製造方法であって、
    前記めっき膜の体積中、(hkl)面が前記めっき膜の表面と並行である結晶粒が占める割合をx(hkl)、(hkl)面が前記めっき膜の表面と並行である結晶粒の前記めっき膜の面内方向における線膨張係数の平均値をα(hkl)とするとき、x(h)×α(h)+x(h)×α(h)+・・・+x(h)×α(h)≦17.2×10−6(ただし、x(h)+x(h)+・・・+x(h)=1)を満たすような前記めっき膜を形成することを特徴とする半導体装置の製造方法。
  13. 請求項10記載の半導体装置の製造方法であって、
    前記(b)工程は、
    (b1)前記リードフレームに形成されている前記複数のリードの表面に、金膜を形成する工程と、
    (b2)前記(b1)工程後、前記金膜上に、錫を主材料とし、かつ、鉛を含有しない前記めっき膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法であって、
    前記(b1)工程は、前記金膜を(001)面が前記めっき膜の表面と並行するような条件で形成することを特徴とする半導体装置の製造方法。
JP2007278437A 2007-10-26 2007-10-26 半導体装置およびその製造方法 Pending JP2009108339A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007278437A JP2009108339A (ja) 2007-10-26 2007-10-26 半導体装置およびその製造方法
KR1020080101581A KR20090042716A (ko) 2007-10-26 2008-10-16 반도체 장치 및 그 제조 방법
TW097140188A TW200931620A (en) 2007-10-26 2008-10-20 Semiconductor device and its fabrication process
CNA2008101690884A CN101419958A (zh) 2007-10-26 2008-10-20 半导体器件及其制造方法
US12/257,790 US20090108420A1 (en) 2007-10-26 2008-10-24 Semiconductor device and its fabrication process
EP08253481A EP2053656B1 (en) 2007-10-26 2008-10-24 Semiconductor device and its fabrication process
AT08253481T ATE523896T1 (de) 2007-10-26 2008-10-24 Halbleitervorrichtung und herstellungsverfahren
EP11174039A EP2385550A1 (en) 2007-10-26 2008-10-24 Semiconductor device and its fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278437A JP2009108339A (ja) 2007-10-26 2007-10-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009108339A true JP2009108339A (ja) 2009-05-21

Family

ID=40239698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278437A Pending JP2009108339A (ja) 2007-10-26 2007-10-26 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US20090108420A1 (ja)
EP (2) EP2385550A1 (ja)
JP (1) JP2009108339A (ja)
KR (1) KR20090042716A (ja)
CN (1) CN101419958A (ja)
AT (1) ATE523896T1 (ja)
TW (1) TW200931620A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527100A (ja) * 2008-06-30 2011-10-20 アギア システムズ インコーポレーテッド 金属フィルム上の成長形成物の防止または軽減
JP2013206898A (ja) * 2012-03-27 2013-10-07 Tdk Corp チップ型電子部品

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
JP5419275B2 (ja) * 2009-11-30 2014-02-19 Jx日鉱日石金属株式会社 リフローSnめっき部材
US9349679B2 (en) * 2010-08-31 2016-05-24 Utac Thai Limited Singulation method for semiconductor package with plating on side of connectors
CN103187382B (zh) * 2011-12-27 2015-12-16 万国半导体(开曼)股份有限公司 应用在功率半导体元器件中的铝合金引线框架
US20140377915A1 (en) * 2013-06-20 2014-12-25 Infineon Technologies Ag Pre-mold for a magnet semiconductor assembly group and method of producing the same
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
JP6733940B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125080A (ja) * 1994-10-27 1996-05-17 Kyocera Corp 半導体装置及びその製造方法
JP2001015666A (ja) * 1999-06-30 2001-01-19 Sony Corp 半導体装置及びその製造方法
WO2006134665A1 (ja) * 2005-06-17 2006-12-21 Fujitsu Limited 錫を主成分とする皮膜が形成された部材、皮膜形成方法、及びはんだ処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614328A (en) * 1995-01-19 1997-03-25 The Furukawa Electric Co. Ltd. Reflow-plated member and a manufacturing method therefor
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP3402228B2 (ja) * 1998-11-26 2003-05-06 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置
JP4016637B2 (ja) * 2001-10-24 2007-12-05 松下電器産業株式会社 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
US6860981B2 (en) * 2002-04-30 2005-03-01 Technic, Inc. Minimizing whisker growth in tin electrodeposits
JP4367149B2 (ja) * 2004-01-30 2009-11-18 日立電線株式会社 フラットケーブル用導体及びその製造方法並びにフラットケーブル
US7488408B2 (en) * 2004-07-20 2009-02-10 Panasonic Corporation Tin-plated film and method for producing the same
US7215014B2 (en) * 2004-07-29 2007-05-08 Freescale Semiconductor, Inc. Solderable metal finish for integrated circuit package leads and method for forming
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125080A (ja) * 1994-10-27 1996-05-17 Kyocera Corp 半導体装置及びその製造方法
JP2001015666A (ja) * 1999-06-30 2001-01-19 Sony Corp 半導体装置及びその製造方法
WO2006134665A1 (ja) * 2005-06-17 2006-12-21 Fujitsu Limited 錫を主成分とする皮膜が形成された部材、皮膜形成方法、及びはんだ処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527100A (ja) * 2008-06-30 2011-10-20 アギア システムズ インコーポレーテッド 金属フィルム上の成長形成物の防止または軽減
JP2013206898A (ja) * 2012-03-27 2013-10-07 Tdk Corp チップ型電子部品

Also Published As

Publication number Publication date
ATE523896T1 (de) 2011-09-15
CN101419958A (zh) 2009-04-29
TW200931620A (en) 2009-07-16
US20090108420A1 (en) 2009-04-30
EP2053656A3 (en) 2010-05-05
EP2053656A2 (en) 2009-04-29
EP2385550A1 (en) 2011-11-09
EP2053656B1 (en) 2011-09-07
KR20090042716A (ko) 2009-04-30

Similar Documents

Publication Publication Date Title
JP2009108339A (ja) 半導体装置およびその製造方法
US8188579B1 (en) Semiconductor device including leadframe having power bars and increased I/O
US20160155710A1 (en) Method of manufacturing semiconductor device and semiconductor device
US10347589B2 (en) Semiconductor substrate having stress-absorbing surface layer
US6376905B2 (en) Semiconductor package
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
JP2013239740A (ja) 半導体装置
JPH11135679A (ja) 電子装置および半導体パッケージ
US20110309483A1 (en) Semiconductor Device
US8319330B2 (en) Semiconductor package having exterior plating films formed over surfaces of outer leads
JP4719424B2 (ja) パッド
JP5341679B2 (ja) 半導体装置
US20220208660A1 (en) Electronic package with surface contact wire extensions
JPH03191560A (ja) 樹脂封止型半導体装置
US10861813B2 (en) Semiconductor chip stack and method for manufacturing semiconductor chip stack
JP2006237510A (ja) 半導体装置
JP2020112398A (ja) 半導体装置の製造方法およびソケット
JP2008235557A (ja) リードフレームおよび半導体装置
US20230369179A1 (en) Semiconductor device
JPWO2005087980A1 (ja) 半導体装置、半導体装置の製造方法および配線基板の製造方法
Parekh et al. Package related failure mechanisms in plastic BGA packages used for ASIC devices
JPH11265971A (ja) Tsop型半導体装置
JPS62143447A (ja) 配線フイルムおよびそれを用いた半導体装置
Lim et al. Embedded Leadless Chip Carrier
JPS62213145A (ja) 半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710