JP2009088106A - Semiconductor layer and semiconductor device using the same, and display device - Google Patents

Semiconductor layer and semiconductor device using the same, and display device Download PDF

Info

Publication number
JP2009088106A
JP2009088106A JP2007253713A JP2007253713A JP2009088106A JP 2009088106 A JP2009088106 A JP 2009088106A JP 2007253713 A JP2007253713 A JP 2007253713A JP 2007253713 A JP2007253713 A JP 2007253713A JP 2009088106 A JP2009088106 A JP 2009088106A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
insulating substrate
layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007253713A
Other languages
Japanese (ja)
Other versions
JP5309387B2 (en
Inventor
Etsuko Nishimura
悦子 西村
Masatoshi Wakagi
政利 若木
Kenichi Kizawa
賢一 鬼沢
Mieko Matsumura
三江子 松村
Isao Suzumura
功 鈴村
Junichi Hanna
純一 半那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Tokyo Institute of Technology NUC
Original Assignee
Hitachi Ltd
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Tokyo Institute of Technology NUC filed Critical Hitachi Ltd
Priority to JP2007253713A priority Critical patent/JP5309387B2/en
Publication of JP2009088106A publication Critical patent/JP2009088106A/en
Application granted granted Critical
Publication of JP5309387B2 publication Critical patent/JP5309387B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and a display device of high quality of and high image quality through the use of a stable TFT having good characteristics which is attained, by forming a semiconductor thin film including a high quality of hydrogen-terminated polycrystalline Si film at a low temperature at a high manufacturing rate. <P>SOLUTION: A semiconductor layer 4 formed on an insulating substrate and containing Si, Ge, F and H is made of a polycrystalline SiGe film, formed by a reactive heat CVD process providing good crystallization, or a polycrystalline Si film has a laminated structure of a plurality of layers formed continuously, that is, a first layer 4a and a second layer 4b which are laminated on the first layer as an upper layer. Consequently, in the semiconductor layer 4, the H concentration of the second layer 4b, located at a surface side with respect to the insulating substrate 1, is set high. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、水素終端化された高品質な多結晶シリコン膜を含む半導体層を、低温、高速成膜することで、良好な特性の薄膜トランジスタを安定して実現可能とした半導体層と導体装置および表示装置に関する。   The present invention provides a semiconductor layer and a conductor device that can stably realize a thin film transistor having good characteristics by forming a semiconductor layer including a high-quality polycrystalline silicon film terminated with hydrogen at a low temperature and at a high speed. The present invention relates to a display device.

有機ＥＬ表示装置や液晶表示装置などに適用可能な薄膜トランジスタとして多結晶シリコン（多結晶Ｓｉ、ｐ-Ｓｉとも表記する）からなる半導体層を用いた薄膜トランジスタ（ＴＦＴ）がある。多結晶Ｓｉ膜の形成には、通常、原料ガスの熱分解温度以上、６００℃程度の高温成膜、または高温熱処理工程を必要とする。しかしながら、大面積の表示装置等へ適用するためには、該表示装置等が軟化温度の低い安価なガラス基板を用いていることから、多結晶Ｓｉ膜は５００℃以下の低温形成が必要である。   As a thin film transistor applicable to an organic EL display device, a liquid crystal display device, and the like, there is a thin film transistor (TFT) using a semiconductor layer made of polycrystalline silicon (also expressed as polycrystalline Si or p-Si). Formation of a polycrystalline Si film usually requires a high-temperature film formation at a temperature higher than the thermal decomposition temperature of the source gas and about 600 ° C., or a high-temperature heat treatment process. However, in order to apply to a large-area display device or the like, since the display device or the like uses an inexpensive glass substrate having a low softening temperature, the polycrystalline Si film needs to be formed at a low temperature of 500 ° C. or lower. .

低温で高品質の多結晶Ｓｉ膜を形成する方法として、アモルファスＳｉ膜（ａ−Ｓｉ）にレーザを照射して溶融し、結晶化させるレーザアニールを適用する方法が提案されている。しかし、この場合、レーザアニール設備とその工程が新たに必要となり、コスト高となる。また、レーザのメンテナンスにもコストがかかる。また、レーザ照射により一度に結晶化させることのできる半導体膜の面積には限りがあり、大面積に均一な多結晶Ｓｉ膜を形成することが困難であった。   As a method of forming a high-quality polycrystalline Si film at a low temperature, a method of applying laser annealing in which an amorphous Si film (a-Si) is irradiated with a laser to melt and crystallize has been proposed. However, in this case, a laser annealing facility and its process are newly required, resulting in high cost. In addition, laser maintenance is costly. Further, the area of the semiconductor film that can be crystallized at one time by laser irradiation is limited, and it has been difficult to form a uniform polycrystalline Si film over a large area.

レーザを用いずに低温で多結晶Ｓｉ膜を形成する方法として、例えばＨ2希釈したＳｉＨ4、ＳｉＦ4等を原料ガスに用いたプラズマＣＶＤ法が知られている。プラズマＣＶＤ法では、プラズマ中の加速電子との非弾性衝突によって原料ガスにエネルギーを与え、電子励起を経て分解するため、熱分解温度以下での多結晶膜の形成が可能である。しかしながら、原料ガスが気相中で活性化するために、結晶核形成の促進と同時に結晶核密度の増加を引き起こすため、結晶性の向上と結晶粒サイズの拡大の両立が原理的に困難であり、良好な多結晶膜が得られない。また、アモルファス組織を持つ初期層が堆積しやすく、薄膜ほど結晶性が低下してしまうために、基板側にチャネルを構成するボトムゲート型のＴＦＴ構造を用いる場合には、特に問題であった。 As a method for forming a polycrystalline Si film at a low temperature without using a laser, for example, a plasma CVD method using SiH 4 diluted with H 2 , SiF 4 or the like as a source gas is known. In the plasma CVD method, energy is applied to the source gas by inelastic collision with accelerated electrons in the plasma, and decomposition is performed through electron excitation, so that a polycrystalline film can be formed at a temperature lower than the thermal decomposition temperature. However, since the source gas is activated in the gas phase, it promotes the formation of crystal nuclei and causes an increase in crystal nucleus density, which makes it difficult in principle to improve both crystallinity and increase the crystal grain size. A good polycrystalline film cannot be obtained. In addition, since an initial layer having an amorphous structure is likely to be deposited and the crystallinity is lowered as the film is thin, this is a particular problem when a bottom gate type TFT structure in which a channel is formed on the substrate side is used.

プラズマＣＶＤ法の抱える上記した課題に対して、水素を含む化合物とハロゲンを含む化合物を用いる熱ＣＶＤ（以下、反応熱ＣＶＤと呼ぶ）法が提案されている。反応熱ＣＶＤ法では、例えばガス中のハロゲン化ゲルマニウム（Ｇｅ）中のフッ素（Ｆ）による、シラン化合物からの水素原子（Ｈ）引き抜き反応を用いることにより、熱分解温度以下の低温で多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜の形成を促進することができる。また、原料ガスを気相中で活性化させることなく、基板表面でのみ効率的に活性化させることができる。これにより、アモルファス組織を伴うことなく、大面積に直接核形成することができ、それを結晶粒へと成長させることができるため、低温で良好な多結晶膜を得ることができる。反応ガスとして、例えばＳｉ2Ｈ6＋ＧｅＦ4を用いた場合には多結晶ＳｉＧｅ膜が、Ｓｉ2Ｈ6＋Ｆ2を用いた場合には多結晶Ｓｉ膜が形成されるが、Ｓｉ2Ｈ6＋ＧｅＦ4を用いたほうがより低温で良質な結晶核が得られ易い。反応熱ＣＶＤ法で形成した多結晶ＳｉＧｅ膜の報告例として、例えば、非特許文献１を挙げることができる。
Ｊ.Ｖａｃ.Ｓｏｃ．Ｊｐｎ.（真空）、Ｖｏｌ．４７、Ｎｏ．９、ｐ．７０２〜７１１（２００４） In order to deal with the above-described problems of the plasma CVD method, a thermal CVD method (hereinafter referred to as reactive thermal CVD) using a compound containing hydrogen and a compound containing halogen has been proposed. In the reactive thermal CVD method, for example, by using a hydrogen atom (H) abstraction reaction from a silane compound by fluorine (F) in germanium halide (Ge) in a gas, polycrystalline SiGe is formed at a low temperature below the thermal decomposition temperature. Formation of a film and a polycrystalline Si film can be promoted. Further, the source gas can be efficiently activated only on the substrate surface without being activated in the gas phase. Thereby, it is possible to directly nucleate a large area without accompanying an amorphous structure, and to grow it into crystal grains, so that a good polycrystalline film can be obtained at a low temperature. For example, when Si 2 H 6 + GeF 4 is used as the reaction gas, a polycrystalline SiGe film is formed, and when Si 2 H 6 + F 2 is used, a polycrystalline Si film is formed, but Si 2 H 6 + GeF. Using 4 makes it easier to obtain good quality crystal nuclei at lower temperatures. As a report example of the polycrystalline SiGe film formed by the reactive thermal CVD method, for example, Non-Patent Document 1 can be cited.
J. Vac. Soc. Jpn. (Vacuum), Vol. 47, no. 9, p. 702-711 (2004)

反応熱ＣＶＤ法では、例えばＧｅＦ4やＦ2中のＦによる、Ｓｉ2Ｈ6からのＨ引き抜き反応を利用して多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜を形成することで、原料ガスの熱分解温度以下の低温で膜形成を促進する。そのため、反応熱ＣＶＤで形成した多結晶Ｓｉ膜の特徴として、膜中に原料ガス起因のＧｅや、Ｆ、Ｈを含有する。このうち、Ｈ、Ｆについては、ＨＦの形成により大半が系外へ排出されるため、膜中に残留するＦ濃度、Ｈ濃度は原理的に小さくなる。 In the reactive thermal CVD method, for example, a polycrystalline SiGe film or a polycrystalline Si film is formed by utilizing an H abstraction reaction from Si 2 H 6 by F in GeF 4 or F 2 , for example, so that the source gas is thermally decomposed. The film formation is promoted at a low temperature below the temperature. Therefore, as a feature of the polycrystalline Si film formed by reactive heat CVD, the film contains Ge, F, and H due to the source gas. Among these, most of H and F are discharged out of the system due to the formation of HF, so that the F concentration and H concentration remaining in the film are reduced in principle.

一方で、多結晶Ｓｉ膜を半導体層に用いたＴＦＴの特性向上には、トラップとなる欠陥を水素で終端する水素終端化処理が必須である。反応熱ＣＶＤ法で形成した多結晶Ｓｉ膜においては、上記の理由で水素含有量が原理的に少なくなるため、水素終端化処理により多くの水素を必要とする。   On the other hand, in order to improve the characteristics of a TFT using a polycrystalline Si film as a semiconductor layer, a hydrogen termination process for terminating defects that become traps with hydrogen is essential. In the polycrystalline Si film formed by the reactive thermal CVD method, the hydrogen content is reduced in principle for the above-described reason, so that a large amount of hydrogen is required for the hydrogen termination treatment.

通常用いられる水素終端化処理方法としては、Ｈ2ガス中やプラズマＨ2中で熱処理する方法や、別成膜で設けた、水素を含むパッシベーション膜からのＨ拡散に拠っており、その分の工程増加は不可避であった。また、いずれの処理方法においても、Ｈ拡散の供給源と多結晶Ｓｉ膜との距離が離れているために、特に、水素含有量の少ない多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜を用いた場合には水素終端に十分なＨ濃度が得られない。 Commonly used hydrogen termination treatment methods are based on heat treatment in H 2 gas or plasma H 2 , or H diffusion from a passivation film containing hydrogen provided in a separate film. The process increase was inevitable. In any of the processing methods, since the distance between the H diffusion source and the polycrystalline Si film is large, particularly when a polycrystalline SiGe film or a polycrystalline Si film having a low hydrogen content is used. Does not provide a sufficient H concentration at the hydrogen end.

また、これらの水素終端化処理工程には、通常４００℃以上の高温を必要とするため、熱処理に伴うヒロックやボイド発生による配線の短絡や断線、熱拡散によるコンタクト不良等についても対策する必要があり、高融点金属材料を用いなければならない等、配線材料や構造に制限があった。   In addition, since these hydrogen termination processes usually require high temperatures of 400 ° C. or higher, it is necessary to take measures against short-circuiting or disconnection of wiring due to generation of hillocks or voids due to heat treatment, contact failure due to thermal diffusion, and the like. There are limitations on wiring materials and structures, such as the use of refractory metal materials.

一方で、反応熱ＣＶＤ法による多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜の形成温度としては、例えば４５０℃が用いられており、安価なガラス基板を用いる観点からは十分な低温化を実現できているものの、多結晶Ｓｉ膜より下層に位置する配線膜への熱ダメージをも低減するという観点からは十分とは言い難かった。また、原料ガスを基板の熱によって基板表面で効率的に活性化させる原理上、反応熱ＣＶＤ法による多結晶ＳｉＧｅ膜、多結晶Ｓｉ膜の形成速度は小さく、形成温度を下げると更に小さくなってしまい、スループット向上の観点からも、半導体層の更なる低温、高速成膜化が要求されていた。   On the other hand, as the formation temperature of the polycrystalline SiGe film and the polycrystalline Si film by the reactive thermal CVD method, for example, 450 ° C. is used, and a sufficiently low temperature can be realized from the viewpoint of using an inexpensive glass substrate. However, it was difficult to say from the viewpoint of reducing thermal damage to the wiring film located below the polycrystalline Si film. In addition, on the principle of efficiently activating the source gas on the substrate surface by the heat of the substrate, the formation rate of the polycrystalline SiGe film and the polycrystalline Si film by the reactive thermal CVD method is small, and it becomes smaller as the formation temperature is lowered. Therefore, from the viewpoint of improving the throughput, further lower temperature and higher speed film formation of the semiconductor layer has been required.

本発明は、水素終端化された高品質な多結晶Ｓｉ膜を含む半導体薄膜を、工程増加を伴うことなく低温、高速成膜することで、良好な特性のＴＦＴを安定して実現し、高画質の半導体装置および表示装置を高スループット、高歩留まりで提供することを目的とする。   The present invention stably realizes a TFT with good characteristics by forming a semiconductor thin film including a high-quality polycrystalline Si film terminated with hydrogen at a low temperature and high speed without increasing the number of processes. An object is to provide a semiconductor device and a display device with high image quality with high throughput and high yield.

上記の目的を達成するため、本発明は、半導体層中のＨ濃度を、絶縁性基板側とは反対の表面側で高くした。このような層構造を実現するために、該半導体層を、良好な結晶性が得られる反応熱ＣＶＤ法で形成した多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜を第一層とする複数層の連続成膜で積層構造に構成し、該半導体層中のＨ濃度を、絶縁基板側に対して表面側で高くした。   In order to achieve the above object, in the present invention, the H concentration in the semiconductor layer is increased on the surface side opposite to the insulating substrate side. In order to realize such a layer structure, the semiconductor layer is formed of a continuous layer of a plurality of layers, the first layer of which is a polycrystalline SiGe film or a polycrystalline Si film formed by a reactive thermal CVD method that provides good crystallinity. A laminated structure was formed with a film, and the H concentration in the semiconductor layer was higher on the surface side than on the insulating substrate side.

これにより、積層構造の半導体層の第一層すなわち前記基板側に、例えば反応熱ＣＶＤ法で形成した水素含有量の少ない多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜を用いた場合においても、半導体層自身を構成する上層すなわち絶縁基板側とは反対の表面側からのＨ供給により、多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜の水素終端化に必要なＨ濃度を確保できるようにした。前述したように、反応熱ＣＶＤで形成した多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜の特徴として、膜中に原料ガス起因のＧｅやＦを含有する。従って、本発明の半導体層は、構成材料であるＳｉ、Ｈの他に、少なくとも半導体層の第一層を構成する多結晶膜中にＧｅやＦを含有することが前提となる。   Accordingly, even when a polycrystalline SiGe film or a polycrystalline Si film having a low hydrogen content formed by, for example, reactive thermal CVD is used on the first layer of the semiconductor layer having a stacked structure, that is, the substrate side, the semiconductor layer itself The H concentration necessary for hydrogen termination of the polycrystalline SiGe film or the polycrystalline Si film can be secured by supplying H from the upper layer constituting the surface, that is, the surface side opposite to the insulating substrate side. As described above, as a feature of the polycrystalline SiGe film or polycrystalline Si film formed by reactive thermal CVD, the film contains Ge or F derived from the source gas. Therefore, the semiconductor layer of the present invention is premised on containing Ge or F in the polycrystalline film constituting at least the first layer of the semiconductor layer, in addition to the constituent materials Si and H.

該半導体層を構成するＨ濃度の異なる複数層のうち、表面側に位置する上層膜については、例えば容量結合方式、誘導結合方式、高密度プラズマ方式等のプラズマＣＶＤ法で形成した。これらの高水素含有Ｓｉ成膜方法を用いることにより、該半導体層中のＨ濃度を、絶縁基板側に対して表面側で高くすることが可能となる。その際には、Ｈ濃度とは逆に、該半導体層中のＧｅ、Ｆ濃度は、前記絶縁基板側に対して表面側で低くなる。   Among the plurality of layers having different H concentrations constituting the semiconductor layer, the upper layer film located on the surface side is formed by a plasma CVD method such as a capacitive coupling method, an inductive coupling method, or a high density plasma method. By using these high hydrogen content Si film formation methods, it is possible to increase the H concentration in the semiconductor layer on the surface side with respect to the insulating substrate side. In this case, contrary to the H concentration, the Ge and F concentrations in the semiconductor layer are lower on the surface side than on the insulating substrate side.

表面側となる上層膜中のＨ濃度については、反応ガス種、流量、ガス圧、パワー密度、基板温度等の成膜条件を最適化することで任意に高水素含有条件に調整できる。また、プラズマＣＶＤ法を適用することにより、半導体層中の上層膜分については、反応熱ＣＶＤ法よりも低温、高速成膜が実現できる。   The H concentration in the upper layer film on the surface side can be arbitrarily adjusted to a high hydrogen content condition by optimizing film formation conditions such as reaction gas species, flow rate, gas pressure, power density, and substrate temperature. In addition, by applying the plasma CVD method, it is possible to realize film formation at a lower temperature and higher speed than the reactive heat CVD method for the upper layer film portion in the semiconductor layer.

また、これらの成膜条件を適宜調整することにより、該半導体膜中の、表面側となる上層膜の結晶性を任意に変更することができる。トップゲート型ＴＦＴの場合、絶縁基板側とは反対の表面側にチャネルが形成されるため、ＴＦＴの移動度向上のためには、表面側においても良好な結晶性を有する半導体層を用いる必要がある。この場合、良好な多結晶膜が得られる反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜を種結晶として、多結晶Ｓｉ膜を形成可能な条件で上層膜を連続形成することで、絶縁基板側から表面側に向かって連続したカラム状の結晶粒を有する多結晶Ｓｉ膜を形成することができる。これにより、上層膜をプラズマＣＶＤ法で形成した場合においても、通常のプラズマＣＶＤ法による単独成膜では得ることができない、良好な多結晶Ｓｉ膜を連続形成することができる。   Moreover, the crystallinity of the upper layer film on the surface side in the semiconductor film can be arbitrarily changed by appropriately adjusting these film formation conditions. In the case of a top gate type TFT, a channel is formed on the surface side opposite to the insulating substrate side. Therefore, in order to improve the mobility of the TFT, it is necessary to use a semiconductor layer having good crystallinity on the surface side. is there. In this case, by using the first-layer polycrystalline Si film formed by the reactive thermal CVD method to obtain a good polycrystalline film as a seed crystal, the upper layer film is continuously formed under conditions that allow the formation of the polycrystalline Si film. A polycrystalline Si film having columnar crystal grains continuous from the insulating substrate side to the surface side can be formed. Thereby, even when the upper layer film is formed by the plasma CVD method, it is possible to continuously form a good polycrystalline Si film that cannot be obtained by the single film formation by the normal plasma CVD method.

一方で、ボトムゲート型ＴＦＴの場合には、絶縁基板側に位置する、反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜側にチャネルが形成されるため、ＴＦＴ移動度向上の観点からは半導体層中表面側の結晶性の寄与は小さい。半導体層中のリーク電流を低減して、オフ電流特性の良好なＴＦＴを実現したい場合には、例えば、上層膜についてはアモルファスＳｉ膜を連続形成可能な条件で成膜することも可能である。   On the other hand, in the case of a bottom gate type TFT, a channel is formed on the side of the first-layer polycrystalline Si film formed by the reactive thermal CVD method located on the insulating substrate side. Therefore, the contribution of crystallinity on the surface side in the semiconductor layer is small. When it is desired to reduce the leakage current in the semiconductor layer and realize a TFT with good off-current characteristics, for example, it is possible to form an amorphous Si film as an upper layer film under conditions that allow continuous formation.

上記した、本発明の骨子である、半導体層中のＨ、Ｇｅ、Ｆの膜厚方向の各濃度分布については、例えばＳＩＭＳ等の深さ方向組成分析法を用いることで評価することが可能である。   Each concentration distribution in the film thickness direction of H, Ge, and F in the semiconductor layer, which is the gist of the present invention, can be evaluated by using a depth direction composition analysis method such as SIMS, for example. is there.

本発明において、該半導体層中のＨ濃度は、絶縁基板側で１×１０18ｃｍ-3以上、２×１０20ｃｍ-3以下となる。これに対して、表面側のＨ濃度は、水素終端化に必要十分な水素を供給する観点からは５×１０20ｃｍ-3以上、１×１０22ｃｍ-3以下が好ましい。 In the present invention, the H concentration in the semiconductor layer is 1 × 10 18 cm −3 or more and 2 × 10 20 cm −3 or less on the insulating substrate side. On the other hand, the H concentration on the surface side is preferably 5 × 10 20 cm −3 or more and 1 × 10 22 cm −3 or less from the viewpoint of supplying hydrogen necessary and sufficient for hydrogen termination.

また、半導体層の低温、高速成膜の観点からは、反応熱ＣＶＤ法で形成する、第一層目の多結晶ＳｉＧｅ膜または多結晶Ｓｉの厚さを、結晶性は確保しつつできるだけ薄膜化する必要がある。本発明では、好ましい膜厚として、５ｎｍ以上、４０ｎｍ以下とした。   Also, from the viewpoint of low-temperature and high-speed film formation of the semiconductor layer, the thickness of the first-layer polycrystalline SiGe film or polycrystalline Si formed by reactive thermal CVD is made as thin as possible while ensuring crystallinity. There is a need to. In the present invention, the preferred film thickness is 5 nm or more and 40 nm or less.

本発明によれば、半導体層を、反応熱ＣＶＤ法で形成した多結晶膜を第一層とする複数層の連続成膜で構成し、該半導体層中のＨ濃度を表面側で高くすることにより、低水素含有膜となる反応熱ＣＶＤ法を用いた場合においても、欠陥終端化に必要なＨ濃度を確保することができる。良好な結晶性を有する多結晶膜を低温で形成することができるため、半導体層、ゲート絶縁膜界面の欠陥準位密度を低減することが可能となり、高移動度で閾値シフトが少なく、オフ電流も小さい、良好な特性のＴＦＴを安定して提供することができる。   According to the present invention, the semiconductor layer is formed by continuous film formation of a plurality of layers including a polycrystalline film formed by a reactive thermal CVD method as a first layer, and the H concentration in the semiconductor layer is increased on the surface side. Thus, even when the reactive thermal CVD method for forming a low hydrogen-containing film is used, the H concentration necessary for defect termination can be ensured. Since a polycrystalline film having good crystallinity can be formed at a low temperature, it is possible to reduce the density of defect states at the interface between the semiconductor layer and the gate insulating film, high mobility, low threshold shift, and off current. In addition, a TFT having small and good characteristics can be provided stably.

また、半導体成膜と同時に水素終端化処理が可能となるため、半導体成膜以降に、Ｈ終端化処理工程を新たに設ける必要が無くなり、Ｈ終端化処理のための高温プロセスも不要となる。
また、より低温で高速成膜が容易な高濃度Ｈ含有ＣＶＤ膜を積層条件に用いることにより、基板の昇温や成膜のための時間を短縮することができ、その分スループットを向上できる。また、より低温、高速成膜が可能となるため、その分下層配線膜の熱ダメージを低減でき、これにより、例えば、低抵抗配線材料であるＡｌを用いた場合においても、ヒロックやボイド等による短絡や断線、熱拡散によるコンタクト不良等の歩留まり低下要因を回避できる。 Further, since hydrogen termination treatment can be performed simultaneously with the semiconductor film formation, it is not necessary to newly provide an H termination process step after the semiconductor film formation, and a high-temperature process for the H termination treatment is not necessary.
Further, by using a high-concentration H-containing CVD film, which can be easily formed at a lower temperature and at a higher speed, as a lamination condition, it is possible to shorten the time for substrate temperature rise and film formation, thereby improving the throughput accordingly. In addition, since it becomes possible to form a film at a lower temperature and at a higher speed, thermal damage to the lower wiring film can be reduced by that amount. Yield reduction factors such as contact failure due to short circuit, disconnection, or thermal diffusion can be avoided.

また、適用するＴＦＴ構造に合わせて、半導体層中の表面側となる上層膜の結晶性を任意に変更することが可能となる。表面側にチャネルが形成されるトップゲート型ＴＦＴの場合には、良好な多結晶膜が得られる反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜を種結晶として、プラズマＣＶＤ法を用いて多結晶Ｓｉ膜を形成可能な条件で上層膜を連続形成した場合においても、プラズマＣＶＤ法による単独成膜では得ることができない良好な多結晶Ｓｉ膜を、表面側にも形成することができる。ボトムゲート型ＴＦＴの場合には、反応熱ＣＶＤ法で形成した第一層目の多結晶Ｓｉ膜側にチャネルが形成されるため、上層膜についてはアモルファスＳｉ膜とすることで、半導体層中のリーク電流を低減して、オフ電流特性の良好なＴＦＴを得ることも可能である。   In addition, the crystallinity of the upper layer film on the surface side in the semiconductor layer can be arbitrarily changed in accordance with the TFT structure to be applied. In the case of a top gate type TFT in which a channel is formed on the surface side, a plasma CVD method is performed using a first-layer polycrystalline Si film formed by a reactive thermal CVD method that can obtain a good polycrystalline film as a seed crystal. Even when the upper layer film is continuously formed under conditions that can be used to form a polycrystalline Si film, it is possible to form a good polycrystalline Si film on the surface side that cannot be obtained by single film formation by the plasma CVD method. it can. In the case of a bottom gate type TFT, a channel is formed on the side of the first-layer polycrystalline Si film formed by the reactive thermal CVD method. It is also possible to obtain a TFT with good off-current characteristics by reducing the leakage current.

本発明によれば、この半導体層を薄膜トランジスタや太陽電池を初めとする半導体装置や表示装置に適用することにより、大面積に均一で良好な特性を有する半導体装置を、低コストで歩留まり良く提供することが可能となる。例えば、本発明の半導体層を有する薄膜トランジスタを、有機ＥＬ表示装置に適用することにより、高画質で長寿命の表示装置を低コストで提供することが可能となる。また、液晶表示装置に適用することにより、大面積、高精細の表示装置を低コストで提供することが可能となる。また、これらの表示装置の周辺に設けられる駆動回路へ適用することにより、さらに低コスト化が可能となる。   According to the present invention, by applying this semiconductor layer to a semiconductor device or a display device including a thin film transistor and a solar cell, a semiconductor device having a uniform and good characteristic over a large area is provided at a low cost and with a high yield. It becomes possible. For example, by applying a thin film transistor having a semiconductor layer of the present invention to an organic EL display device, a display device with high image quality and long life can be provided at low cost. In addition, when applied to a liquid crystal display device, a large-area, high-definition display device can be provided at low cost. Further, by applying to a driving circuit provided around these display devices, the cost can be further reduced.

以下、本発明の最良の実施形態について、図面を参照して実施例により詳細に説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS The best mode for carrying out the present invention will be described below in detail with reference to the drawings.

図１は、本発明の半導体層の実施例１である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。本発明の半導体層の実施例１であるトップゲート型ＴＦＴへの適用例を説明する要部断面図である。まず、ガラス基板を好適とする絶縁基板１の上に、下地層となるＳｉＮ膜２とＳｉＯ2膜３を、プラズマＣＶＤ法、スパッタリング法等で成膜する。その上に、本実施例の半導体層４として、良好な結晶性を得ることのできる反応熱ＣＶＤ法で形成した低水素含有多結晶ＳｉＧｅ膜からなる第一層４aと、容量結合方式のプラズマＣＶＤ法で連続形成した高水素含有多結晶Ｓｉからなる上層膜４ｂとの２層構造を形成する。そして、該半導体層４中のＨ濃度を、絶縁基板１側に対して表面側で高くした。ここでは、第一層４a、上層膜４ｂの厚さは、それぞれ２０nm、１００nmとした。 FIG. 1 is a cross-sectional view of an essential part for explaining an application example to a TFT constituting a pixel of a liquid crystal display device which is a first embodiment of a semiconductor layer of the present invention. It is principal part sectional drawing explaining the example of application to the top gate type TFT which is Example 1 of the semiconductor layer of this invention. First, an SiN film 2 and an SiO 2 film 3 that are base layers are formed on an insulating substrate 1 that is preferably a glass substrate by a plasma CVD method, a sputtering method, or the like. In addition, as the semiconductor layer 4 of this embodiment, a first layer 4a made of a low-hydrogen-containing polycrystalline SiGe film formed by a reactive thermal CVD method capable of obtaining good crystallinity, and capacitive coupling type plasma CVD. A two-layer structure is formed with the upper layer film 4b made of high-hydrogen-containing polycrystalline Si continuously formed by the method. The H concentration in the semiconductor layer 4 was increased on the surface side with respect to the insulating substrate 1 side. Here, the thicknesses of the first layer 4a and the upper layer film 4b were 20 nm and 100 nm, respectively.

次に、この半導体層４を、ホトリソグラフィーを用いて島状に加工する。島状に加工した半導体層４上にゲート絶縁膜５を形成する。ゲート絶縁膜５の材料としては、ＳｉＯ2やＳｉＮ等を用いることができる。これらの絶縁膜はＰＥＣＶＤ法またはスパッタリング法等で成膜できる。または、プラズマ酸化、光酸化などを併用しても良い。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用いた。膜厚は１００ｎｍとした。 Next, the semiconductor layer 4 is processed into an island shape using photolithography. A gate insulating film 5 is formed on the semiconductor layer 4 processed into an island shape. As a material of the gate insulating film 5, SiO 2 , SiN or the like can be used. These insulating films can be formed by PECVD or sputtering. Alternatively, plasma oxidation, photooxidation, or the like may be used in combination. In this example, a SiO 2 film formed by a plasma CVD method using TEOS was used. The film thickness was 100 nm.

次に、このゲート絶縁膜５上に、ゲート電極配線膜を形成する。ゲート電極配線膜の材料としては、Ｓｉ、Ｇｅやその合金、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成することができる。本実施例ではＮｂ膜を用い、膜厚は２００ｎｍとした。このゲート電極配線膜をホトリソグラフィーを用いて、ゲート電極配線６のパターンに加工する。この後、ゲート電極配線６のパターンをマスクにして、イオン打ち込み法により、ゲート絶縁膜５越しに半導体層４の一部にＰまたはＢを注入し、コンタクト領域７、８を形成する。   Next, a gate electrode wiring film is formed on the gate insulating film 5. As a material for the gate electrode wiring film, Si, Ge or an alloy thereof, Nb, Mo, W, Ta, Cr, Ti, Fe, Ni, Co, or an alloy thereof, or a laminated film thereof may be used. it can. Furthermore, it is also possible to use a low resistance metal such as Al or Cu. These films can be formed by a sputtering method. In this embodiment, an Nb film is used and the film thickness is 200 nm. This gate electrode wiring film is processed into a pattern of the gate electrode wiring 6 by using photolithography. Thereafter, using the pattern of the gate electrode wiring 6 as a mask, P or B is implanted into part of the semiconductor layer 4 through the gate insulating film 5 by ion implantation to form contact regions 7 and 8.

次に、この上に層間絶縁層９として、ＳｉＯ2膜あるいはＳｉＮ膜を、プラズマＣＶＤ法またはスパッタリング法で形成し、次いで、ホトリソグラフィーを用いてコンタクトホール１０、１１を形成する。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用い、膜厚は３００ｎｍとした。 Next, an SiO 2 film or an SiN film is formed thereon as an interlayer insulating layer 9 by plasma CVD or sputtering, and then contact holes 10 and 11 are formed by photolithography. In this example, a SiO 2 film formed by a plasma CVD method using TEOS was used, and the film thickness was 300 nm.

次に、ソース電極配線１２とドレイン電極配線１３用の導電膜を形成する。ソース電極配線１２とドレイン電極配線の導電膜材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの導電膜は、スパッタリング法で形成する。本実施例ではＣｒ膜を用い、膜厚は２００ｎｍとした。これを、ホトリソグラフィー法を用いてソース電極配線１２のパターン、ドレイン電極配線１３のパターンに加工する。   Next, conductive films for the source electrode wiring 12 and the drain electrode wiring 13 are formed. As the conductive film material for the source electrode wiring 12 and the drain electrode wiring, metals such as Nb, Mo, W, Ta, Cr, Ti, Fe, Ni, Co, alloys thereof, and laminated films thereof can be used. . Furthermore, it is also possible to use a low resistance metal such as Al or Cu. These conductive films are formed by a sputtering method. In this embodiment, a Cr film is used and the film thickness is 200 nm. This is processed into a pattern of the source electrode wiring 12 and a pattern of the drain electrode wiring 13 by using a photolithography method.

次に、ソース電極配線１２、ドレイン電極配線１３上に、保護性絶縁膜１４としてＳｉＮ膜をプラズマＣＶＤ法で形成する。その膜厚は５００nmとした。次いで、ホトリソグラフィーを用いて、コンタクトホール１５を形成する。   Next, a SiN film is formed as a protective insulating film 14 on the source electrode wiring 12 and the drain electrode wiring 13 by a plasma CVD method. The film thickness was 500 nm. Next, the contact hole 15 is formed using photolithography.

最後に、画素電極１６用の電極材料として、反射金属膜や透明導電膜を形成する。画素電極１６用の電極材料として、本実施例では、Ｃｒ膜をスパッタリング法で形成し、膜厚は１００ｎｍとした。透明導電膜には、ＩＴＯ、ＩＺＯ、ＺｎＯ等を用いることができる。次いで、ホトリソグラフィーを用いて画素電極１６に加工する。液晶表示装置では、この画素電極１６に液晶を介して配置される対向電極（あるいは共通電極）を設ける。ＴＮ型では他の絶縁性基板の内面に対向電極（共通電極）が設けられ、ＩＰＳ型ではＴＦＴを設けた基板上の上記画素電極１６と隣接する並びに対向電極（共通電極）が形成される。   Finally, a reflective metal film or a transparent conductive film is formed as an electrode material for the pixel electrode 16. As an electrode material for the pixel electrode 16, in this example, a Cr film was formed by a sputtering method, and the film thickness was 100 nm. ITO, IZO, ZnO, or the like can be used for the transparent conductive film. Next, the pixel electrode 16 is processed using photolithography. In the liquid crystal display device, the pixel electrode 16 is provided with a counter electrode (or a common electrode) disposed via liquid crystal. In the TN type, a counter electrode (common electrode) is provided on the inner surface of another insulating substrate. In the IPS type, a counter electrode (common electrode) adjacent to the pixel electrode 16 on the substrate provided with the TFT is formed.

トップゲート型ＴＦＴの場合、その能動層となる半導体層４には、絶縁性基板１とは反対の表面側にチャネルが形成されるため、ＴＦＴの移動度向上のためには、半導体層４として、その表面側においても良好な結晶性を有する半導体層を用いる必要がある。本実施例においては、良好な多結晶膜が得られる反応熱ＣＶＤ法で形成した第一層目の多結晶ＳｉＧｅ膜４ａを種結晶として、多結晶Ｓｉ膜を形成可能な条件で上層膜４ｂを連続形成し、絶縁基板側から表面側に向かって、連続したカラム状の結晶粒を有する多結晶Ｓｉ膜を形成する。   In the case of a top gate type TFT, a channel is formed on the surface side opposite to the insulating substrate 1 in the semiconductor layer 4 serving as the active layer. Therefore, in order to improve the mobility of the TFT, the semiconductor layer 4 is used. It is necessary to use a semiconductor layer having good crystallinity on the surface side. In the present embodiment, the first layer polycrystalline SiGe film 4a formed by the reactive thermal CVD method that can obtain a good polycrystalline film is used as a seed crystal, and the upper layer film 4b is formed under the condition that a polycrystalline Si film can be formed. A polycrystalline Si film having continuous columnar crystal grains is formed continuously from the insulating substrate side to the surface side.

これにより、上層膜をプラズマＣＶＤ法で形成した場合においても、通常のプラズマＣＶＤ法による単独成膜では得ることができない、欠陥が少なく結晶性の良好な多結晶Ｓｉ膜を形成することができる。また、高水素含有膜である上層膜４ｂ部分にチャネルが形成されるため、上層膜４ｂ自身の形成と同時に、チャネル部分の結晶欠陥を高濃度の水素で効率よく終端化できる。チャネル部分の界面準位についても低減が可能となる。この多結晶Ｓｉ膜をＴＦＴの半導体層４とすることで、移動度が高く、Ｖｔシフトの少ない、良好な特性のＴＦＴを得ることができる。また、水素終端化のための熱処理工程を別途設ける必要がないため、工程も短縮でき、水素終端時に被る熱履歴分のプロセスダメージについても低減できる。   Thereby, even when the upper layer film is formed by the plasma CVD method, it is possible to form a polycrystalline Si film having few defects and good crystallinity, which cannot be obtained by a single film formation by the normal plasma CVD method. Further, since the channel is formed in the upper layer film 4b portion which is a high hydrogen content film, the crystal defects in the channel portion can be terminated efficiently with high concentration of hydrogen simultaneously with the formation of the upper layer film 4b itself. The interface state of the channel portion can also be reduced. By using this polycrystalline Si film as the semiconductor layer 4 of the TFT, it is possible to obtain a TFT having good characteristics with high mobility and little Vt shift. Further, since it is not necessary to separately provide a heat treatment process for hydrogen termination, the process can be shortened, and the process damage corresponding to the thermal history that occurs when hydrogen is terminated can also be reduced.

第一層ＳｉＧｅ膜４ａの形成方法である反応熱ＣＶＤ法では、絶縁性基板１を４００℃以上に加熱し、反応ガスとしてＧｅＦ4、Ｓｉ2Ｈ6、希釈ガスとしてＨｅを導入する。ＧｅＦ4：Ｓｉ2Ｈ6の流量比は０．００５〜２:１、Ｓｉ2Ｈ6：Ｈｅの流量比は１:１０〜５０００の範囲で良好な膜質のＳｉＧｅ膜を形成することが可能である。本実施例では、ＧｅＦ4: Ｓｉ2Ｈ6を０．０８以上に設定した。具体的には、例えばＧｅＦ4：０．３ｓｃｃｍ、Ｓｉ2Ｈ6：３ｓｃｃｍ、Ｈｅ：１ｓｌｍとし、基板温度４５０℃、ガス圧力６６５Ｐａの条件を用いて、厚さ２０nmのＳｉＧｅ膜を形成した。 In the reactive thermal CVD method, which is a method for forming the first-layer SiGe film 4a, the insulating substrate 1 is heated to 400 ° C. or higher, and GeF 4 and Si 2 H 6 are introduced as reaction gases and He is introduced as a dilution gas. A flow rate ratio of GeF 4 : Si 2 H 6 is 0.005 to 2 : 1 and a flow rate ratio of Si 2 H 6 : He is in the range of 1:10 to 5000, and it is possible to form a SiGe film having a good film quality. is there. In this example, GeF 4 : Si 2 H 6 was set to 0.08 or more. Specifically, for example, a SiGe film having a thickness of 20 nm was formed using GeF 4 : 0.3 sccm, Si 2 H 6 : 3 sccm, He: 1 slm, a substrate temperature of 450 ° C., and a gas pressure of 665 Pa.

本実施例では、半導体層４の第一層４aとして、より低温で良質な結晶核が得られやすいＳｉＧｅ膜を用いたが、これに限定されるものではない。反応熱ＣＶＤ法では、反応ガスの組み合わせを変更することで、例えばＳｉ2Ｈ6＋ＧｅＦ4を用いた場合には多結晶ＳｉＧｅ膜を、Ｓｉ2Ｈ6＋Ｆ2を用いた場合には多結晶Ｓｉ膜をそれぞれ形成することができる。従って、本発明の第一層４aについては、ＳｉＧｅ膜に替わって、Ｓｉ2Ｈ6＋Ｆ2を用いて多結晶Ｓｉ膜を形成することも可能である。多結晶Ｓｉ膜を用いた場合においても、多結晶ＳｉＧｅ膜を用いた場合と同様の効果が得られることは言うまでもない。 In this embodiment, the first layer 4a of the semiconductor layer 4 is a SiGe film that easily obtains good quality crystal nuclei at a lower temperature. However, the present invention is not limited to this. In the reactive thermal CVD method, by changing the combination of reaction gases, for example, when using Si 2 H 6 + GeF 4 , a polycrystalline SiGe film is formed, and when using Si 2 H 6 + F 2 , polycrystalline SiGe is used. Each film can be formed. Therefore, for the first layer 4a of the present invention, it is possible to form a polycrystalline Si film using Si 2 H 6 + F 2 instead of the SiGe film. Needless to say, even when a polycrystalline Si film is used, the same effect as that obtained when a polycrystalline SiGe film is used can be obtained.

上記した本実施例の半導体層４中、反応熱ＣＶＤ法で形成した第一層４aの特徴として、該半導体層の構成材料であるＳｉの他に、原料ガス起因のＧｅ、Ｆ、Ｈを含有し、かつ、ＨＦの形成によりＨ、Ｆの大半が系外へ排出されるため、通常、１×１０18ｃｍ-3以上、２×１０20ｃｍ-3以下の低水素含有膜となる。更に、低水素含有膜である第一層４aと高水素含有膜である上層膜４ｂとの積層膜の特徴として、本実施例の半導体層４のＨ濃度は、絶縁性基板１側に対して表面側で必然的に高くなる。一方のＧｅ、Ｆ濃度については、Ｈ濃度の傾向とは逆に、絶縁性基板１側に対して表面側で低くなる。 As a feature of the first layer 4a formed by the reactive thermal CVD method, the semiconductor layer 4 of the present embodiment includes Ge, F, and H derived from source gases in addition to Si that is a constituent material of the semiconductor layer. And since most of H and F are discharged | emitted out of the system by formation of HF, it becomes a low hydrogen content film | membrane normally 1x10 < 18 > cm < -3 > or more and 2x10 < 20 > cm < -3 > or less. Further, as a feature of the laminated film of the first layer 4a that is a low hydrogen content film and the upper film 4b that is a high hydrogen content film, the H concentration of the semiconductor layer 4 of this embodiment is higher than that of the insulating substrate 1 side. Inevitably higher on the surface side. On the other hand, the Ge and F concentrations are lower on the surface side than the insulating substrate 1 side, contrary to the tendency of H concentration.

上層膜４ｂのＨ濃度については、水素終端化に必要十分な水素を供給する観点から、５×１０20ｃｍ-3以上、１×１０22ｃｍ-3以下が好ましい。具体的には、プラズマＣＶＤ法における、反応ガス種、流量、ガス圧、パワー密度、基板温度等の成膜条件を最適化することで任意の高水素含有条件に調整できる。また、上層膜４ｂの形成にプラズマＣＶＤ法を適用することで、半導体層４中の上層膜４ｂ分については、反応熱ＣＶＤ法よりも低温である４００℃以下での高速成膜が実現できる。 The H concentration of the upper layer film 4b is preferably 5 × 10 20 cm −3 or more and 1 × 10 22 cm −3 or less from the viewpoint of supplying hydrogen necessary and sufficient for hydrogen termination. Specifically, it can be adjusted to an arbitrary high hydrogen content condition by optimizing the film forming conditions such as reactive gas species, flow rate, gas pressure, power density, and substrate temperature in the plasma CVD method. Further, by applying the plasma CVD method to the formation of the upper layer film 4b, high-speed film formation can be realized at 400 ° C. or lower, which is lower than the reactive heat CVD method, for the upper layer film 4b in the semiconductor layer 4.

本実施例では、表面側となる半導体層４ｂとして、容量結合方式のプラズマＣＶＤ法を用い、具体的には、例えばＳｉＦ4：Ｈ2＝３：１、基板温度３５０℃、ガス圧力２５０Ｐａの条件下で多結晶Ｓｉ膜を連続形成した。その膜厚は１００ｎｍとした。本実施例では、半導体層４ｂを単層で形成したが、更に水素濃度の異なる複数の積層膜で構成し、半導体層４の表面側に向かって、ステップ状に水素濃度を高くすることも可能である。なお、半導体層４ｂの形成方法は、高水素含有多結晶Ｓｉ膜を形成できる方法であればこれに限定されるものではなく、例えば、ＥＣＲ方式、ＩＣＰ方式、へリコン波方式等の高密度プラズマＣＶＤ方式等についても、同様に適用することができる。 In the present embodiment, a capacitive coupling type plasma CVD method is used as the semiconductor layer 4b on the surface side. Specifically, for example, SiF 4 : H 2 = 3: 1, substrate temperature 350 ° C., gas pressure 250 Pa. A polycrystalline Si film was continuously formed below. The film thickness was 100 nm. In this embodiment, the semiconductor layer 4b is formed as a single layer, but it may be composed of a plurality of laminated films having different hydrogen concentrations, and the hydrogen concentration may be increased stepwise toward the surface side of the semiconductor layer 4. It is. The method for forming the semiconductor layer 4b is not limited to this as long as it is a method capable of forming a high hydrogen content polycrystalline Si film. For example, high density plasma such as ECR method, ICP method, and helicon wave method is used. The same applies to the CVD method and the like.

また、半導体層４の低温、高速成膜の観点からは、反応熱ＣＶＤ法で形成する第一層目の多結晶ＳｉＧｅ膜４ａの膜厚については、結晶性は確保しつつできるだけ薄膜化する必要がある。本実施例では、第一層４aの厚さとして２０ｎｍを用いたが、好ましくは５ｎｍ以上、４０ｎｍ以下とすることで、ＴＦＴ特性確保に十分な結晶性が得られることを確認した。   Further, from the viewpoint of low-temperature and high-speed film formation of the semiconductor layer 4, the film thickness of the first-layer polycrystalline SiGe film 4a formed by the reactive thermal CVD method should be as thin as possible while ensuring crystallinity. There is. In this example, 20 nm was used as the thickness of the first layer 4a, but it was confirmed that sufficient crystallinity for securing TFT characteristics can be obtained by preferably setting the thickness to 5 nm or more and 40 nm or less.

本実施例では、ゲート電極配線６にＮｂ膜を、ソース電極配線１２、ドレイン電極配線１３にＣｒ膜をそれぞれ用いた。本発明では、上記したように水素終端化のための高温熱処理プロセスを省略できると同時に、半導体層４の低温、高速成膜を実現できることから、通常の多結晶ＳｉＴＦＴプロセスでは使用が限定される、ＡｌやＣｕ等の低抵抗金属やその合金を配線材料として用いることも可能である。Ａｌの適用により、高い融点金属を用いた場合に較べて配線抵抗を大幅に低減できるため、配線抵抗による信号遅延を考慮することなく、容易に表示装置を大型化できる。   In this example, an Nb film was used for the gate electrode wiring 6 and a Cr film was used for the source electrode wiring 12 and the drain electrode wiring 13. In the present invention, the high-temperature heat treatment process for hydrogen termination can be omitted as described above, and at the same time, the semiconductor layer 4 can be formed at a low temperature and at a high speed, so that the use is limited in a normal polycrystalline Si TFT process. It is also possible to use a low resistance metal such as Al or Cu or an alloy thereof as a wiring material. By applying Al, the wiring resistance can be greatly reduced as compared with the case where a high melting point metal is used. Therefore, the display device can be easily enlarged without considering the signal delay due to the wiring resistance.

以上は、本発明をトップゲート型ＴＦＴに適用した実施例であるが、後述する他の実施例で示すように、ボトムゲート型のＴＦＴに適用することも可能である。   The above is an embodiment in which the present invention is applied to a top gate type TFT. However, as shown in other embodiments described later, the present invention can also be applied to a bottom gate type TFT.

上記した本発明の骨子である、半導体層中のＨ、Ｇｅ、Ｆの膜厚方向の各濃度分布については、例えばＲＢＳ法、ＳＩＭＳ法等の深さ方向組成分析法を用いることで評価することが可能である。   Each concentration distribution in the film thickness direction of H, Ge, and F in the semiconductor layer, which is the gist of the present invention, is evaluated by using a depth direction composition analysis method such as the RBS method or SIMS method, for example. Is possible.

図７、および図８に、本実施例中の半導体膜４の深さ方向組成分析例を示した。具体的には、下地膜であるＳｉＯ2膜３上に、本発明の半導体層４として、反応熱ＣＶＤ法で形成した低水素含有多結晶ＳｉＧｅ膜からなる第一層４aを２０ｎｍ、平行平板法式のプラズマＣＶＤ法で連続形成した高水素含有多結晶Ｓｉからなる上層膜４ｂを１００ｎｍ積層した例である。図７は、膜のマトリックス成分であるＳｉ，Ｇｅ、Ｏ(下地)に関するＲＢＳ分析結果を、図８は、微量成分となるＨ、Ｆに関するＳＩＭＳ分析結果をそれぞれ示す。これらの図から、反応熱ＣＶＤ法で形成した第一層４aの特徴として、半導体層の構成材料であるＳｉの他に、原料ガス起因のＧｅ、Ｆ、Ｈを含有することがわかる。Ｇｅの組成比が約１５aｔ％であるのに対して、ＨＦの形成により大半が系外へ排出されるＨ、Ｆについては含有量が少ないことがわかる。Ｈについては、１０20ｃｍ-3以下の低水素含有膜となる。一方で、高水素含有膜である上層膜４ｂを積層形成することで、半導体層４中のＨ濃度を、絶縁基板側に対して表面側で高くできていることがわかる。表面側の水素濃度は１０21ｃｍ-3以上であり、半導体層４の水素終端化に必要十分な水素濃度を確保できていることがわかる。一方のＧｅ、Ｆ濃度については、上層膜４ｂの積層により、Ｈ濃度の傾向とは逆に、絶縁基板側に対して表面側で低くなることがわかる。 7 and 8 show examples of composition analysis in the depth direction of the semiconductor film 4 in this example. Specifically, a first layer 4a made of a low-hydrogen-containing polycrystalline SiGe film formed by a reactive thermal CVD method as a semiconductor layer 4 of the present invention is formed on the SiO 2 film 3 which is a base film, and has a parallel plate method formula. This is an example in which an upper film 4b made of high-hydrogen-containing polycrystalline Si continuously formed by the plasma CVD method is laminated to 100 nm. FIG. 7 shows RBS analysis results for Si, Ge, and O (underlayer) that are matrix components of the film, and FIG. 8 shows SIMS analysis results for H and F that are trace components. From these figures, it can be seen that the first layer 4a formed by the reactive thermal CVD method contains Ge, F, and H derived from source gases in addition to Si, which is a constituent material of the semiconductor layer. It can be seen that the composition ratio of Ge is about 15 at%, whereas the contents of H and F that are mostly discharged out of the system due to the formation of HF are small. About H, it becomes a low hydrogen content film | membrane of 10 < 20 > cm <-3> or less. On the other hand, it can be seen that the H concentration in the semiconductor layer 4 can be made higher on the surface side than on the insulating substrate side by stacking the upper layer film 4b which is a high hydrogen content film. The hydrogen concentration on the surface side is 10 21 cm −3 or more, which indicates that the hydrogen concentration necessary and sufficient for hydrogen termination of the semiconductor layer 4 can be secured. On the other hand, it can be seen that the Ge and F concentrations are lower on the surface side than on the insulating substrate side, contrary to the tendency of H concentration, due to the lamination of the upper film 4b.

図２は、本発明の半導体層の実施例２である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。まず、実施例１と同様な方法で、本発明の半導体層４を用いたトップゲート型ＴＦＴを形成した。そして、画素電極１６を形成後、この画素電極１６の上に、有機ＥＬの電荷輸送層１７、発光層１８、電荷輸送層１９を蒸着法などにより形成し、さらに上部電極２０として透明導電膜を蒸着やスパッタリング法などで形成し、封止層２１を形成して、有機ＥＬ表示装置を作製した。実施例１に記載したように、本発明の半導体層４を用いたＴＦＴは良好な結晶性を有するため、移動度５ｃｍ2/ＶＳ以上を容易に達成できる。有機ＥＬ駆動用に適した良好な特性が安定して得られるため、作製した有機ＥＬは、高輝度で長寿命の特性を示した。 FIG. 2 is a cross-sectional view of an essential part for explaining an application example to a TFT constituting a pixel of an organic EL display device which is a second embodiment of the semiconductor layer of the present invention. First, a top gate TFT using the semiconductor layer 4 of the present invention was formed by the same method as in Example 1. Then, after forming the pixel electrode 16, the organic EL charge transport layer 17, the light emitting layer 18, and the charge transport layer 19 are formed on the pixel electrode 16 by vapor deposition, and a transparent conductive film is formed as the upper electrode 20. An organic EL display device was manufactured by forming the sealing layer 21 by vapor deposition or sputtering. As described in Example 1, since a TFT using the semiconductor layer 4 of the present invention has good crystallinity, a mobility of 5 cm 2 / VS or more can be easily achieved. Since good characteristics suitable for driving an organic EL can be stably obtained, the produced organic EL exhibited high luminance and long life characteristics.

以上は、トップゲート型ＴＦＴに適用した有機ＥＬ表示装置の例を記述したが、後述の実施例で示すように、ボトムゲート型のＴＦＴに適用することも可能である。   Although the example of the organic EL display device applied to the top gate type TFT has been described above, the present invention can also be applied to a bottom gate type TFT as shown in an example described later.

図３は、本発明の半導体層の実施例３である液晶表示装置への適用例を説明する要部断面図である。まず、実施例１と同様な方法で、本発明の半導体層４を用いたトップゲート型ＴＦＴを形成した。実施例１と異なる点は、画素電極１６として、透明導電膜を用いたことである。具体的には、ＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィーを用いて透明電極パターン１６に加工した。膜厚は７０ｎｍとした。次に、図３に示すように、画素電極１６上に配向膜２２を形成した。次に、カラーフィルタ層２３、オーバーコート層２４、ＩＴＯ膜からなる対向電極２５、配向膜２６を順番に形成した対向基板２７を、スペーサ２８を介して張り合わせた。これに液晶２９を封入し、液晶表示装置を作製した。   FIG. 3 is a cross-sectional view of an essential part for explaining an application example of the semiconductor layer of the present invention to a liquid crystal display device which is Embodiment 3. First, a top gate TFT using the semiconductor layer 4 of the present invention was formed by the same method as in Example 1. The difference from the first embodiment is that a transparent conductive film is used as the pixel electrode 16. Specifically, an ITO film was formed by a sputtering method and processed into a transparent electrode pattern 16 using photolithography. The film thickness was 70 nm. Next, as shown in FIG. 3, an alignment film 22 was formed on the pixel electrode 16. Next, a counter substrate 27 on which a color filter layer 23, an overcoat layer 24, a counter electrode 25 made of an ITO film, and an alignment film 26 were formed in this order was bonded through a spacer 28. Liquid crystal 29 was sealed in this to produce a liquid crystal display device.

実施例１で説明したように、本発明の半導体層４を用いたＴＦＴは、オフ電流を１０-12Ａ以下に低減でき、良好な特性が安定して得られるため、液晶表示装置の画素駆動に適用した場合においてもリーク電流が小さく、高画質の映像を得ることができた。以上は、トップゲート型ＴＦＴへ適用した例について記述したが、後述の実施例で示すように、ボトムゲート型のＴＦＴに適用することも可能である。 As described in Embodiment 1, the TFT using the semiconductor layer 4 of the present invention can reduce the off-current to 10 −12 A or less and stably obtain good characteristics. Even when applied to, the leakage current was small and high-quality images could be obtained. Although the example applied to the top gate type TFT has been described above, the present invention can also be applied to a bottom gate type TFT as shown in an example described later.

図４は、本発明の半導体層の実施例４である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。実施例４は、ボトムゲート型ＴＦＴへの適用例である。まず、絶縁性基板１の上に、ゲート電極配線６を形成した。なお、下地膜は図示を省略した。ゲート電極配線６の材料としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、プロセスの上限温度を低くできることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成することができる。本実施例ではＡｌＮｄ合金膜を用い、膜厚は２００ｎｍとした。次に、ホトリソグラフィーを用いて、ゲート電極配線６のパターンに加工した。   FIG. 4 is a cross-sectional view of an essential part for explaining an application example to a TFT constituting a pixel of a liquid crystal display device which is a fourth embodiment of the semiconductor layer of the present invention. Example 4 is an application example to a bottom gate type TFT. First, the gate electrode wiring 6 was formed on the insulating substrate 1. Note that the base film is not shown. As a material of the gate electrode wiring 6, metals such as Nb, Mo, W, Ta, Cr, Ti, Fe, Ni, Co, alloys thereof, and laminated films thereof can be used. Furthermore, since the upper limit temperature of the process can be lowered, a low resistance metal such as Al or Cu can be used. These films can be formed by a sputtering method. In this example, an AlNd alloy film was used, and the film thickness was 200 nm. Next, the pattern of the gate electrode wiring 6 was processed using photolithography.

次に、このゲート電極配線６の上にゲート絶縁膜５を形成した。ゲート絶縁膜５の材料としては、ＳｉＯ2やＳｉＮ等を用いることができる。これらの膜はプラズマＣＶＤ法またはスパッタリング法等で成膜できる。または、プラズマ酸化、光酸化などを併用しても良い。本実施例では、ＴＥＯＳを用いたプラズマＣＶＤ法により形成したＳｉＯ2膜を用い、膜厚は１００ｎｍとした。 Next, the gate insulating film 5 was formed on the gate electrode wiring 6. As a material of the gate insulating film 5, SiO 2 , SiN or the like can be used. These films can be formed by a plasma CVD method or a sputtering method. Alternatively, plasma oxidation, photooxidation, etc. may be used in combination. In this example, a SiO 2 film formed by a plasma CVD method using TEOS was used, and the film thickness was 100 nm.

次に、ゲート絶縁膜５の上に、本発明の半導体層４として、良好な結晶性が得られる反応熱ＣＶＤ法で形成した低水素含有多結晶ＳｉＧｅ膜からなる第一層４aと、容量結合法式のプラズマＣＶＤ法で連続形成した高水素含有アモルファスＳｉからなる上層膜４ｂとの２層構造を形成し、該半導体層４中のＨ濃度を、絶縁基板側に対して表面側で高くした。第一層４a、上層膜４ｂの厚さは、それぞれ２０ｎｍ、２００ｎｍとした。   Next, as the semiconductor layer 4 of the present invention on the gate insulating film 5, a first layer 4a made of a low-hydrogen-containing polycrystalline SiGe film formed by a reactive thermal CVD method capable of obtaining good crystallinity, and capacitive coupling A two-layer structure was formed with the upper layer film 4b made of high-hydrogen-containing amorphous Si continuously formed by the method of plasma CVD, and the H concentration in the semiconductor layer 4 was made higher on the surface side than on the insulating substrate side. The thickness of the first layer 4a and the upper layer film 4b was 20 nm and 200 nm, respectively.

次に、コンタクト層３０、３１となるｎ＋Ｓｉ膜を、プラズマＣＶＤ法で形成した。膜厚は４０ｎｍとした。この後、ホトリソグラフィーを用いて、ｎ＋Ｓｉ膜と半導体層４の積層膜を島状に加工した。次に、この上に、ソース電極配線１２、ドレイン電極配線１３を形成した。ソース電極配線１２、ドレイン電極配線の材料１３としては、Ｎｂ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ、Ｔｉ、Ｆｅ、Ｎｉ、Ｃｏ等の金属やそれらの合金、及びそれらの積層膜を用いることができる。更には、プロセスの上限温度を低くできることから、ＡｌやＣｕ等の低抵抗金属を用いることも可能である。これらの膜は、スパッタリング法で形成する。本実施例では、ＡｌＮｄ合金／Ｃｒ積層膜を用い、膜厚は２００／５０ｎｍとした。次いで、ホトリソグラフィー法を用いてソース電極配線１２のパターン、ドレイン電極配線１３のパターンに加工した。次に、ソース電極配線１２、ドレイン電極配線１３をマスクにしてチャネル領域３２上のｎ＋Ｓｉ膜をエッチングして、コンタクト層３１、３２を形成した。   Next, an n + Si film to be the contact layers 30 and 31 was formed by a plasma CVD method. The film thickness was 40 nm. Thereafter, the stacked film of the n + Si film and the semiconductor layer 4 was processed into an island shape by using photolithography. Next, a source electrode wiring 12 and a drain electrode wiring 13 were formed thereon. As the material 13 of the source electrode wiring 12 and the drain electrode wiring, metals such as Nb, Mo, W, Ta, Cr, Ti, Fe, Ni, Co, alloys thereof, and laminated films thereof can be used. Furthermore, since the upper limit temperature of the process can be lowered, a low resistance metal such as Al or Cu can be used. These films are formed by a sputtering method. In this example, an AlNd alloy / Cr laminated film was used, and the film thickness was 200/50 nm. Subsequently, the pattern of the source electrode wiring 12 and the pattern of the drain electrode wiring 13 were processed using the photolithography method. Next, the n + Si film on the channel region 32 was etched using the source electrode wiring 12 and the drain electrode wiring 13 as a mask to form contact layers 31 and 32.

次に、ソース電極配線１２、ドレイン電極配線１３上に、保護性絶縁膜１４としてＳｉＮ膜をプラズマＣＶＤ法で形成した。膜厚は５００nmとした。次いで、この上に、層間絶縁層９として有機樹脂を形成した。この後、ホトリソグラフィーを用いて、層間絶縁層９と保護性絶縁膜１４にコンタクトホール１５を形成した。最後に、画素電極１６の電極材料として、反射金属膜や透明導電膜を形成した。本実施例では、画素電極１６としてＡｌ膜をスパッタリング法で形成し、ホトリソグラフィー法を用いて加工した。膜厚は１００nmとした。   Next, a SiN film was formed as a protective insulating film 14 on the source electrode wiring 12 and the drain electrode wiring 13 by a plasma CVD method. The film thickness was 500 nm. Next, an organic resin was formed thereon as an interlayer insulating layer 9. Thereafter, contact holes 15 were formed in the interlayer insulating layer 9 and the protective insulating film 14 using photolithography. Finally, a reflective metal film or a transparent conductive film was formed as the electrode material of the pixel electrode 16. In this embodiment, an Al film is formed as the pixel electrode 16 by a sputtering method and processed using a photolithography method. The film thickness was 100 nm.

前記した実施例1〜３で説明したトップゲート型ＴＦＴの場合とは異なり、本実施例のボトム型ＴＦＴの場合には、絶縁性基板１側にチャネルが形成される。従って、チャネル部分となる半導体第一層４aを構成する多結晶ＳｉＧｅ膜には、良好な結晶性と、水素による欠陥終端化特性の両方が要求される。   Unlike the case of the top gate TFT described in the first to third embodiments, a channel is formed on the insulating substrate 1 side in the case of the bottom TFT of this embodiment. Therefore, the polycrystalline SiGe film constituting the semiconductor first layer 4a serving as the channel portion is required to have both good crystallinity and defect termination characteristics due to hydrogen.

本実施例では、半導体層４を上記した構成とすることにより、半導体層４の第一層４aに欠陥が少なく良好な結晶性が得られる反応熱ＣＶＤ法で形成したＳｉＧｅ膜を用いることができた。また、水素含有量の少ない多結晶ＳｉＧｅ膜を用いた場合においても、半導体層４の上層膜４ｂを構成する高水素含有膜４ｂからの水素供給により、多結晶ＳｉＧｅ膜４aの水素終端化に必要なＨ濃度を確保することができた。この水素供給は、半導体層４の第一層４a形成直後に、第一層４a直上で、半導体層４ｂ形成と同時に連続して行われるため、水素供給を効率良く行うことができ、第一層４a中の結晶欠陥を効率良く終端化できる。チャネル部分の界面準位についても低減が可能となる。この多結晶Ｓｉ膜をＴＦＴの半導体層４とすることで、ボトム型TFTの適用した場合においても、移動度が高く、閾値（Ｖｔｈ）シフトの少ない、良好な特性のＴＦＴを得ることができた。また、水素終端化のための熱処理工程を別途設ける必要がないため、工程も短縮でき、水素終端時に被る熱履歴分のプロセスダメージについても低減できた。   In the present embodiment, the semiconductor layer 4 having the above-described configuration can use a SiGe film formed by a reactive thermal CVD method in which the first layer 4a of the semiconductor layer 4 has few defects and good crystallinity can be obtained. It was. Even when a polycrystalline SiGe film having a low hydrogen content is used, it is necessary for hydrogen termination of the polycrystalline SiGe film 4a by supplying hydrogen from the high hydrogen-containing film 4b constituting the upper film 4b of the semiconductor layer 4. High H concentration could be secured. This hydrogen supply is performed immediately after the formation of the first layer 4a of the semiconductor layer 4 and immediately above the first layer 4a simultaneously with the formation of the semiconductor layer 4b, so that the hydrogen supply can be efficiently performed. Crystal defects in 4a can be terminated efficiently. The interface state of the channel portion can also be reduced. By using this polycrystalline Si film as the semiconductor layer 4 of the TFT, it was possible to obtain a TFT having good characteristics with high mobility and little threshold (Vth) shift even when a bottom TFT was applied. . In addition, since it is not necessary to separately provide a heat treatment process for hydrogen termination, the process can be shortened, and the process damage corresponding to the thermal history that is experienced at the time of hydrogen termination can be reduced.

本実施例では、半導体層４の第一層４aを構成する第一層として、反応熱ＣＶＤ法を用いた。具体的には、例えばＧｅＦ4：０．２５ｓｃｃｍ、Ｓｉ2Ｈ6：３ｓｃｃｍ、Ｈｅ：１ｓｌｍとし、基板温度４５０℃、ガス圧力６６５Ｐａの条件で、膜厚２０nmのＳｉＧｅ膜を形成した。 In this embodiment, the reactive thermal CVD method is used as the first layer constituting the first layer 4a of the semiconductor layer 4. Specifically, for example, a SiGe film having a film thickness of 20 nm was formed under the conditions of GeF 4 : 0.25 sccm, Si 2 H 6 : 3 sccm, He: 1 slm, a substrate temperature of 450 ° C., and a gas pressure of 665 Pa.

一方、半導体層４の上層膜4ｂである高水素含有Ｓｉ膜については、プラズマＣＶＤ法における反応ガス種、流量、ガス圧、パワー密度、基板温度等の成膜条件を最適化することで、多結晶膜からアモルファス膜まで任意の結晶性に調整可能である。ボトムゲート型ＴＦＴの場合には、絶縁基板側に位置する、反応熱ＣＶＤ法で形成した第一層目の多結晶ＳｉＧｅ膜でチャネルが形成されるため、ＴＦＴ移動度向上の観点からは、半導体層中表面側に位置する上層膜４ｂの結晶性への寄与は小さい。この特性を利用して、例えば、半導体層中のリーク電流を更に低減して、オフ電流特性の良好なＴＦＴを実現したい場合には、上層膜4ｂについてはアモルファスＳｉ膜を連続形成可能な条件で成膜することも可能である。   On the other hand, the high hydrogen content Si film that is the upper layer film 4b of the semiconductor layer 4 can be obtained by optimizing film formation conditions such as reaction gas species, flow rate, gas pressure, power density, and substrate temperature in the plasma CVD method. It can be adjusted to an arbitrary crystallinity from a crystalline film to an amorphous film. In the case of a bottom gate type TFT, the channel is formed by the first-layer polycrystalline SiGe film formed by the reactive thermal CVD method located on the insulating substrate side. The contribution to the crystallinity of the upper layer film 4b located on the surface side in the layer is small. Utilizing this characteristic, for example, when it is desired to further reduce the leakage current in the semiconductor layer and realize a TFT having a good off-current characteristic, the upper layer film 4b can be formed under the condition that an amorphous Si film can be continuously formed. It is also possible to form a film.

本実施例では、表面側となる半導体層４の上層膜４ｂとして、平行平板法式のプラズマＣＶＤ法を用いた。具体的には、例えばＳｉＨ4：Ｈ2＝１：１、基板温度３２０℃、ガス圧力８０Ｐａの条件を用いて、アモルファスＳｉ膜を連続形成した。膜厚は２００ｎｍとした。なお、実施例１〜３と同様に、半導体層の上層膜４ｂとして多結晶Ｓｉ膜を連続形成することも可能である。 In this example, a parallel plate plasma CVD method was used as the upper layer film 4b of the semiconductor layer 4 on the surface side. Specifically, for example, an amorphous Si film was continuously formed using SiH 4 : H 2 = 1: 1, a substrate temperature of 320 ° C., and a gas pressure of 80 Pa. The film thickness was 200 nm. As in the first to third embodiments, a polycrystalline Si film can be continuously formed as the upper film 4b of the semiconductor layer.

図５は、本発明の半導体層の実施例５である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。まず、実施例４と同様な方法で、本発明の半導体層４を用いたボトムゲート型ＴＦＴを形成する。そして、画素電極１６を形成後、この画素電極１６の上に、有機ＥＬの電荷輸送層１７、発光層１８、電荷輸送層１９を蒸着法などにより形成し、さらに上部電極２０として透明導電膜を蒸着やスパッタリング法などで形成し、封止層２１を形成して、有機ＥＬ表示装置を作製した。   FIG. 5 is a cross-sectional view of an essential part for explaining an application example to a TFT constituting a pixel of an organic EL display device which is a fifth embodiment of the semiconductor layer of the present invention. First, a bottom gate type TFT using the semiconductor layer 4 of the present invention is formed by the same method as in Example 4. Then, after forming the pixel electrode 16, the organic EL charge transport layer 17, the light emitting layer 18, and the charge transport layer 19 are formed on the pixel electrode 16 by vapor deposition, and a transparent conductive film is formed as the upper electrode 20. An organic EL display device was manufactured by forming the sealing layer 21 by vapor deposition or sputtering.

前記実施例４で説明したように、本発明の半導体層４を用いたＴＦＴは良好な結晶性を有するため、移動度５ｃｍ2/ＶＳ以上を容易に達成できる。有機ＥＬ駆動用に適した良好な特性が安定して得られるため、作製した有機ＥＬは、高輝度で長寿命の特性を示した。 As described in Example 4, since the TFT using the semiconductor layer 4 of the present invention has good crystallinity, a mobility of 5 cm 2 / VS or more can be easily achieved. Since good characteristics suitable for driving an organic EL can be stably obtained, the produced organic EL exhibited high luminance and long life characteristics.

図６は、本発明の半導体層の実施例６である液晶表示装置への適用例を説明する要部断面図である。まず、実施例４と同様な方法で、本発明の半導体層４を用いたトップゲート型ＴＦＴを形成する。そして、画素電極１６を形成する。実施例４と異なる点は、画素電極１６として、透明導電膜を用いたことである。具体的には、ＩＴＯ膜をスパッタリング法で形成し、ホトリソグラフィーを用いて透明電極パターン１６に加工した。膜厚は７０ｎｍとした。図３と同様に画素電極１６上に配向膜を形成した（図示せず）。次に、カラーフィルタ層２３、オーバーコート層２４、ＩＴＯ膜からなる対向電極２５、配向膜２６を順番に形成した対向基板２７を、スペーサ２８を介して張り合わせた。これに液晶２９を封入し、液晶表示装置を作製した。   FIG. 6 is a cross-sectional view of an essential part for explaining an application example of the semiconductor layer of the present invention to a liquid crystal display device that is Embodiment 6. In FIG. First, a top gate type TFT using the semiconductor layer 4 of the present invention is formed by the same method as in Example 4. Then, the pixel electrode 16 is formed. The difference from the fourth embodiment is that a transparent conductive film is used as the pixel electrode 16. Specifically, an ITO film was formed by a sputtering method and processed into a transparent electrode pattern 16 using photolithography. The film thickness was 70 nm. Similar to FIG. 3, an alignment film was formed on the pixel electrode 16 (not shown). Next, a counter substrate 27 on which a color filter layer 23, an overcoat layer 24, a counter electrode 25 made of an ITO film, and an alignment film 26 were formed in this order was bonded through a spacer 28. Liquid crystal 29 was sealed in this to produce a liquid crystal display device.

実施例４で上記したように、本発明の半導体層４を用いたＴＦＴは、オフ電流を１０-12Ａ以下に低減でき、良好な特性が安定して得られるため、液晶表示装置の画素駆動に適用した場合にリーク電流が小さく、高画質の映像を得ることができる。 As described above in Example 4, the TFT using the semiconductor layer 4 of the present invention can reduce the off-current to 10 −12 A or less and stably obtain good characteristics. When applied to, the leakage current is small and high-quality images can be obtained.

尚、上記した実施例１〜６では、ＴＦＴや、有機ＥＬ表示装置、液晶表示装置等のアクティブ駆動の表示装置の画素回路への適用例を説明したが、表示装置の周辺に設ける駆動回路にも適用できる。また、本発明の適用先はこれに限定されず、例えば太陽電池を初めとする半導体装置に適用することにより、大面積に均一で良好な特性を有する半導体装置を低コストで歩留まり良く提供することが可能である。   In the first to sixth embodiments described above, the application example to the pixel circuit of the active drive display device such as the TFT, the organic EL display device, and the liquid crystal display device has been described. Is also applicable. Further, the application destination of the present invention is not limited to this, and for example, by applying it to a semiconductor device such as a solar cell, a semiconductor device having a uniform and good characteristic over a large area is provided at a low cost and with a high yield. Is possible.

本発明の半導体層の実施例１である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。It is principal part sectional drawing explaining the example applied to TFT which comprises the pixel of the liquid crystal display device which is Example 1 of the semiconductor layer of this invention. 本発明の半導体層の実施例２である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。It is principal part sectional drawing explaining the example applied to TFT which comprises the pixel of the organic electroluminescence display which is Example 2 of the semiconductor layer of this invention. 本発明の半導体層の実施例３である液晶表示装置への適用例を説明する要部断面図である。It is principal part sectional drawing explaining the example applied to the liquid crystal display device which is Example 3 of the semiconductor layer of this invention. 本発明の半導体層の実施例４である液晶表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。It is principal part sectional drawing explaining the example applied to TFT which comprises the pixel of the liquid crystal display device which is Example 4 of the semiconductor layer of this invention. 本発明の半導体層の実施例５である有機ＥＬ表示装置の画素を構成するＴＦＴへの適用例を説明する要部断面図である。It is principal part sectional drawing explaining the example applied to TFT which comprises the pixel of the organic electroluminescence display which is Example 5 of the semiconductor layer of this invention. 本発明の半導体層の実施例６である液晶表示装置への適用例を説明する要部断面図である。It is principal part sectional drawing explaining the example applied to the liquid crystal display device which is Example 6 of the semiconductor layer of this invention. 本発明の半導体膜４中の、Ｓｉ、Ｇｅ、Ｏの深さ方向ＲＢＳ分析例を示す図である。It is a figure which shows the depth direction RBS analysis example of Si, Ge, and O in the semiconductor film 4 of this invention. 本発明の半導体膜４中、Ｆ、Ｈの深さ方向ＳＩＭＳ分析例を示す図である。It is a figure which shows the depth direction SIMS analysis example of F and H in the semiconductor film 4 of this invention.

符号の説明Explanation of symbols

１・・・絶縁性基板、２・・・ＳｉＮ膜、３・・・ＳｉＯ2膜、４・・・半導体層、５・・・ ゲート絶縁膜、６・・・ゲート電極配線、７・・・層間絶縁層、８,９・・・コンタクト領域、１０,１１,１５・・・コンタクトホール、１２・・・ソース電極配線、１３・・・ドレイン電極配線、１４・・・保護性絶縁層、１６・・・画素電極、１７・・・電荷輸送層、１８・・・発光層、１９・・・電荷輸送層、２０・・・上部電極、２１・・・封止層、２２,２６・・・配向層、２３・・・カラーフィルタ層、２４・・・オーバーコート層、２５・・・対向電極、２７・・・対向基板、２８・・・スペーサ、２９・・・液晶、３０,３１・・・コンタクト層、３２・・・チャネル領域、４ａ・・・低水素含有多結晶Ｓｉ（またはＳｉＧe）膜、４ｂ・・・高水素含有Ｓｉ膜。 1 ... insulating substrate, 2 ... SiN film, 3 ... SiO 2 film, 4 ... semiconductor layer, 5 ... gate insulating film, 6 ... gate electrode wiring, 7 ... Interlayer insulating layer, 8, 9 ... contact region, 10, 11, 15 ... contact hole, 12 ... source electrode wiring, 13 ... drain electrode wiring, 14 ... protective insulating layer, 16 ... Pixel electrode, 17 ... Charge transport layer, 18 ... Light emitting layer, 19 ... Charge transport layer, 20 ... Upper electrode, 21 ... Sealing layer, 22,26 ... Alignment layer 23 ... Color filter layer 24 ... Overcoat layer 25 ... Counter electrode 27 ... Counter substrate 28 ... Spacer 29 ... Liquid crystal 30, 31, ... Contact layer, 32... Channel region, 4a... Low hydrogen content polycrystalline Si (or SiGe) film, 4b · High hydrogen containing Si film.

Claims (23)

絶縁性基板上に形成されて、少なくともシリコン、ゲルマニウム、水素を含有する半導体層であって、
前記半導体層中の水素濃度が、前記絶縁性基板とは反対の表面側で高いことを特徴とする半導体層。 A semiconductor layer formed on an insulating substrate and containing at least silicon, germanium, and hydrogen,
A semiconductor layer, wherein a hydrogen concentration in the semiconductor layer is high on a surface opposite to the insulating substrate. 絶縁性基板上に形成されて、少なくともシリコン、フッ素、水素を含有する半導体層であって、
前記半導体層中の水素濃度が、前記絶縁性基板とは反対の表面側で高いことを特徴とする半導体層。 A semiconductor layer formed on an insulating substrate and containing at least silicon, fluorine, and hydrogen;
A semiconductor layer, wherein a hydrogen concentration in the semiconductor layer is high on a surface opposite to the insulating substrate. 請求項１において、
前記半導体層中のゲルマニウム濃度が、前記絶縁性基板とは反対の表面側で低いことを特徴とする半導体層。 In claim 1,
A semiconductor layer characterized in that a germanium concentration in the semiconductor layer is low on the surface side opposite to the insulating substrate. 請求項２において、
前記半導体層中のフッ素濃度が、前記絶縁性基板とは反対の表面側で低いことを特徴とする半導体層。 In claim 2,
A semiconductor layer, wherein the fluorine concentration in the semiconductor layer is low on the surface side opposite to the insulating substrate. 請求項１又は２において、
前記半導体層中の水素濃度が、前記絶縁性基板側で１×１０18ｃｍ-3以上、２×１０20ｃｍ-3以下であることを特徴とする半導体層。 In claim 1 or 2,
A semiconductor layer, wherein a hydrogen concentration in the semiconductor layer is 1 × 10 18 cm −3 or more and 2 × 10 20 cm −3 or less on the insulating substrate side. 請求項１又は２において、
前記半導体層中の水素濃度が、前記表面側で５×１０20ｃｍ-3以上、１×１０22ｃｍ-3以下であることを特徴とする半導体層。 In claim 1 or 2,
A semiconductor layer, wherein a hydrogen concentration in the semiconductor layer is 5 × 10 20 cm −3 or more and 1 × 10 22 cm −3 or less on the surface side. 請求項１又は２において、
前記半導体層が、水素濃度の異なる複数層からなることを特徴とする半導体層。 In claim 1 or 2,
The semiconductor layer is composed of a plurality of layers having different hydrogen concentrations. 請求項７において、
前記半導体層を構成する水素濃度の異なる前記複数層のうち、少なくとも前記絶縁性基板側の第一層目が、水素を含む化合物とハロゲンを含む化合物を用いた熱ＣＶＤ法で形成した多結晶膜であることを特徴とする半導体層。 In claim 7,
Of the plurality of layers having different hydrogen concentrations constituting the semiconductor layer, at least the first layer on the insulating substrate side is a polycrystalline film formed by a thermal CVD method using a compound containing hydrogen and a compound containing halogen A semiconductor layer characterized in that 請求項８において、
前記半導体層を構成する水素濃度の異なる複数層のうち、前記絶縁性基板とは反対の表面側に位置する上層膜が、容量結合方式、誘導結合方式、高密度プラズマ方式等のプラズマＣＶＤ法で形成した膜であることを特徴とする半導体層。 In claim 8,
Among the plurality of layers having different hydrogen concentrations constituting the semiconductor layer, an upper layer film located on the surface opposite to the insulating substrate is formed by a plasma CVD method such as a capacitive coupling method, an inductive coupling method, or a high density plasma method. A semiconductor layer, which is a formed film. 請求項８において、
前記第一層目の厚さが、５ｎｍ以上、４０ｎｍ以下であることを特徴とする半導体層。 In claim 8,
The thickness of said 1st layer is 5 nm or more and 40 nm or less, The semiconductor layer characterized by the above-mentioned. 請求項８において、
前記半導体層を構成する水素濃度の異なる複数層が、前記絶縁性基板側から該絶縁性基板とは反対の表面側に向かって連続するカラム状の結晶粒を有する多結晶膜で構成されていることを特徴とする半導体層。 In claim 8,
A plurality of layers having different hydrogen concentrations constituting the semiconductor layer are formed of a polycrystalline film having columnar crystal grains that continue from the insulating substrate side toward the surface side opposite to the insulating substrate. A semiconductor layer characterized by the above. 請求項８において、
前記半導体層を構成する水素濃度の異なる複数層のうち、前記絶縁性基板とは反対の表面側に位置する上層膜が、アモルファス膜で構成されていることを特徴とする半導体層。 In claim 8,
Of the plurality of layers having different hydrogen concentrations constituting the semiconductor layer, the upper layer film located on the surface side opposite to the insulating substrate is composed of an amorphous film. 請求項８において、
前記水素を含む化合物が、シラン化合物であることを特徴とする半導体層。 In claim 8,
The semiconductor layer, wherein the compound containing hydrogen is a silane compound. 請求項８において、
前記ハロゲンを含む化合物が、ハロゲン化ゲルマニウム合物であることを特徴とする半導体層。 In claim 8,
The semiconductor layer, wherein the halogen-containing compound is a germanium halide compound. 絶縁性基板上に形成されて、少なくともシリコン、ゲルマニウム、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層としたことを特徴とする半導体装置。   A semiconductor device formed on an insulating substrate, containing at least silicon, germanium, and hydrogen, and having a high conductive layer on the surface opposite to the insulating substrate as an active layer . 絶縁性基板上に形成されて、少なくともシリコン、フッ素、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層としたことを特徴とする半導体装置。   A semiconductor device formed on an insulating substrate and containing at least silicon, fluorine, and hydrogen, and a conductive layer having a high hydrogen concentration on the surface opposite to the insulating substrate is used as an active layer . 請求項１５又は１６において、
前記半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有することを特徴とする半導体装置。 In claim 15 or 16,
A semiconductor device comprising a thin film transistor in which a source electrode, a drain electrode, and a gate electrode are provided in the semiconductor layer. 絶縁性基板上に形成されて、少なくともシリコン、ゲルマニウム、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層とし、該半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有し、
前記薄膜トランジスタで駆動される下部電極と、該下部電極の上に積層された有機発光層と、該有機発光層を覆って設けた上部電極とを有する複数の画素をマトリクス状に配列した表示領域を有することを特徴とする表示装置。 A conductive layer formed on an insulating substrate, containing at least silicon, germanium, and hydrogen, and having a high hydrogen concentration on the surface side opposite to the insulating substrate, serves as an active layer, and the semiconductor layer has a source electrode, It has a thin film transistor provided with a drain electrode and a gate electrode,
A display region in which a plurality of pixels each having a lower electrode driven by the thin film transistor, an organic light emitting layer stacked on the lower electrode, and an upper electrode provided to cover the organic light emitting layer are arranged in a matrix A display device comprising: 絶縁性基板上に形成されて、少なくともシリコン、フッ素、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層とし、該半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有し、
前記薄膜トランジスタで駆動される下部電極と、該下部電極の上に積層された有機発光層と、該有機発光層を覆って設けた上部電極とを有する複数の画素をマトリクス状に配列した表示領域を有することを特徴とする表示装置。 A conductive layer formed on an insulating substrate and containing at least silicon, fluorine, hydrogen, and having a high hydrogen concentration on the surface side opposite to the insulating substrate is an active layer, and the semiconductor layer has a source electrode, It has a thin film transistor provided with a drain electrode and a gate electrode,
A display region in which a plurality of pixels each having a lower electrode driven by the thin film transistor, an organic light emitting layer stacked on the lower electrode, and an upper electrode provided to cover the organic light emitting layer are arranged in a matrix A display device comprising: 絶縁性基板上に形成されて、少なくともシリコン、ゲルマニウム、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層とし、該半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有し、
前記薄膜トランジスタで駆動される画素電極と、液晶を介して設けた対向電極とを有する複数の画素をマトリクス状に配列した表示領域を有することを特徴とする表示装置。 A conductive layer formed on an insulating substrate, containing at least silicon, germanium, and hydrogen, and having a high hydrogen concentration on the surface side opposite to the insulating substrate, serves as an active layer, and the semiconductor layer has a source electrode, It has a thin film transistor provided with a drain electrode and a gate electrode,
A display device comprising: a display region in which a plurality of pixels each having a pixel electrode driven by the thin film transistor and a counter electrode provided through liquid crystal are arranged in a matrix. 絶縁性基板上に形成されて、少なくともシリコン、フッ素、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層とし、該半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有し、
前記薄膜トランジスタで駆動される画素電極と、液晶を介して設けた対向電極とを有する複数の画素をマトリクス状に配列した表示領域を有することを特徴とする表示装置。 A conductive layer formed on an insulating substrate and containing at least silicon, fluorine, hydrogen, and having a high hydrogen concentration on the surface side opposite to the insulating substrate is an active layer, and the semiconductor layer has a source electrode, It has a thin film transistor provided with a drain electrode and a gate electrode,
A display device comprising: a display region in which a plurality of pixels each having a pixel electrode driven by the thin film transistor and a counter electrode provided through liquid crystal are arranged in a matrix. 絶縁性基板上に形成されて、少なくともシリコン、ゲルマニウム、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層とし、該半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有し、
前記薄膜トランジスタで駆動される周辺回路を搭載したことを特徴とする表示装置。 A conductive layer formed on an insulating substrate, containing at least silicon, germanium, and hydrogen, and having a high hydrogen concentration on the surface side opposite to the insulating substrate, serves as an active layer, and the semiconductor layer has a source electrode, It has a thin film transistor provided with a drain electrode and a gate electrode,
A display device comprising a peripheral circuit driven by the thin film transistor. 絶縁性基板上に形成されて、少なくともシリコン、フッ素、水素を含有し、前記水素濃度が、前記絶縁性基板とは反対の表面側で高い導体層を能動層とし、該半導体層にソース電極、ドレイン電極、ゲート電極を設けた薄膜トランジスタを有し、
前記薄膜トランジスタで駆動される周辺回路を搭載したことを特徴とする表示装置。 A conductive layer formed on an insulating substrate and containing at least silicon, fluorine, hydrogen, and having a high hydrogen concentration on the surface side opposite to the insulating substrate is an active layer, and the semiconductor layer has a source electrode, It has a thin film transistor provided with a drain electrode and a gate electrode,
A display device comprising a peripheral circuit driven by the thin film transistor.
JP2007253713A 2007-09-28 2007-09-28 Semiconductor layer and semiconductor device and display device using the semiconductor layer Expired - Fee Related JP5309387B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007253713A JP5309387B2 (en) 2007-09-28 2007-09-28 Semiconductor layer and semiconductor device and display device using the semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007253713A JP5309387B2 (en) 2007-09-28 2007-09-28 Semiconductor layer and semiconductor device and display device using the semiconductor layer

Publications (2)

Publication Number Publication Date
JP2009088106A true JP2009088106A (en) 2009-04-23
JP5309387B2 JP5309387B2 (en) 2013-10-09

Family

ID=40661171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253713A Expired - Fee Related JP5309387B2 (en) 2007-09-28 2007-09-28 Semiconductor layer and semiconductor device and display device using the semiconductor layer

Country Status (1)

Country Link
JP (1) JP5309387B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010611A1 (en) * 2009-07-24 2011-01-27 株式会社ブイ・テクノロジー Thin-film transistor, manufacturing method therefor, and liquid-crystal display device
JP2012009843A (en) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US8344382B2 (en) 2008-06-27 2013-01-01 Hitachi, Ltd. Semiconductor device, manufacturing method thereof, and display apparatus using the semiconductor device
US8357940B2 (en) 2009-12-03 2013-01-22 Hitachi Displays, Ltd. Thin film transistor and manufacturing method thereof
KR20190029856A (en) * 2017-09-12 2019-03-21 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
US10243131B2 (en) 2016-07-29 2019-03-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device and semiconductor device manufacturing method
CN109860262A (en) * 2019-03-01 2019-06-07 惠科股份有限公司 Display panel and preparation method thereof, display device
CN109873018A (en) * 2019-03-01 2019-06-11 惠科股份有限公司 Display panel and preparation method thereof, display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521798A (en) * 1991-02-18 1993-01-29 Alps Electric Co Ltd Thin-film transistor
JP2002299235A (en) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd Semiconductor thin-film forming method and thin-film semiconductor device
JP2005203656A (en) * 2004-01-19 2005-07-28 Ulvac Japan Ltd Thin-film transistor and its manufacturing method
JP2009032757A (en) * 2007-07-25 2009-02-12 Sony Corp Manufacturing method of thin-film semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521798A (en) * 1991-02-18 1993-01-29 Alps Electric Co Ltd Thin-film transistor
JP2002299235A (en) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd Semiconductor thin-film forming method and thin-film semiconductor device
JP2005203656A (en) * 2004-01-19 2005-07-28 Ulvac Japan Ltd Thin-film transistor and its manufacturing method
JP2009032757A (en) * 2007-07-25 2009-02-12 Sony Corp Manufacturing method of thin-film semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344382B2 (en) 2008-06-27 2013-01-01 Hitachi, Ltd. Semiconductor device, manufacturing method thereof, and display apparatus using the semiconductor device
WO2011010611A1 (en) * 2009-07-24 2011-01-27 株式会社ブイ・テクノロジー Thin-film transistor, manufacturing method therefor, and liquid-crystal display device
CN102576733A (en) * 2009-07-24 2012-07-11 株式会社V技术 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device
US8357940B2 (en) 2009-12-03 2013-01-22 Hitachi Displays, Ltd. Thin film transistor and manufacturing method thereof
JP2012009843A (en) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US9601602B2 (en) 2010-05-21 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10243131B2 (en) 2016-07-29 2019-03-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device and semiconductor device manufacturing method
US11245063B2 (en) 2016-07-29 2022-02-08 Denso Corporation Semiconductor device and semiconductor device manufacturing method
KR20190029856A (en) * 2017-09-12 2019-03-21 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR102551346B1 (en) 2017-09-12 2023-07-05 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
CN109860262A (en) * 2019-03-01 2019-06-07 惠科股份有限公司 Display panel and preparation method thereof, display device
CN109873018A (en) * 2019-03-01 2019-06-11 惠科股份有限公司 Display panel and preparation method thereof, display device

Also Published As

Publication number Publication date
JP5309387B2 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5309387B2 (en) Semiconductor layer and semiconductor device and display device using the semiconductor layer
US8653525B2 (en) Thin-film transistor and thin-film transistor manufacturing method
JP2002246310A (en) Method of forming thin semiconductor film, method of manufacturing semiconductor device, device used for executing the methods, and electro-optic device
US8592832B2 (en) Organic light emission diode display device and method of fabricating the same
JP2002231628A (en) Method of forming semiconductor thin film, method of manufacturing semiconductor device, device used for carrying out the same, and electro-optical device
CN103839825A (en) Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate
JP5820402B2 (en) THIN FILM TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR DEVICE
JP5508535B2 (en) Semiconductor thin film forming method, semiconductor device, semiconductor device manufacturing method, substrate, and thin film substrate
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
US20070176180A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
JP2020004860A (en) Thin-film transistor, display, and method for manufacturing thin-film transistor
JP5466933B2 (en) Thin film transistor and manufacturing method thereof
JP5439372B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND DISPLAY DEVICE USING THE SEMICONDUCTOR DEVICE
WO2013001579A1 (en) Thin film transistor device and method for producing thin film transistor device
JP5232360B2 (en) Semiconductor device and manufacturing method thereof
JP5937332B2 (en) Thin film transistor substrate and manufacturing method thereof
JP6040438B2 (en) Thin film forming substrate and thin film forming method
JP2013161963A (en) Thin film transistor, manufacturing method of thin film transistor and display device
JP5152827B2 (en) THIN FILM TRANSISTOR AND ORGANIC EL DISPLAY DEVICE USING THE SAME
US20120129303A1 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
JP5253990B2 (en) Thin film transistor
JP2004006974A (en) Method of manufacturing active matrix circuit
WO2013047694A1 (en) METHOD FOR MANUFACTURING MICROCRYSTALLINE Si-TFT SUBSTRATE AND SEMICONDUCTOR DEVICE
JPWO2013001579A1 (en) THIN FILM TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR DEVICE
JP2011181539A (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Ref document number: 5309387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees