JP2009088020A - 撮像装置、撮像システム、及び撮像装置の駆動方法 - Google Patents

Abstract

【課題】画素を縮小化した場合でもＳＮ比を向上できる撮像装置、撮像システム、及び撮像装置の駆動方法を提供する。
【解決手段】撮像装置は、複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、前記画素ユニット配列を駆動する駆動部とを備え、前記複数の画素ユニットのそれぞれは、第１の光電変換部と、前記第１の光電変換部に隣接した第２の光電変換部と、前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、電荷電圧変換部と、前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、前記電荷電圧変換部の信号が入力される増幅部とを含む
【選択図】図６

Description

本発明は、撮像装置、撮像システム、及び撮像装置の駆動方法に関する。

ＣＭＯＳセンサは、ＣＭＯＳプロセスとのマッチングが良く、周辺ＣＭＯＳ回路をオンチップ化できることから、有力な撮像装置として開発されている（非特許文献１参照）。

特許文献１では、フォトダイオード、転送ＭＯＳトランジスタ、増幅ＭＯＳトランジスタ、選択ＭＯＳトランジスタ、及びリセットＭＯＳトランジスタを含む基本的なＣＭＯＳセンサの画素構成が開示されている。

特許文献２では、ＣＭＯＳセンサの画素内に選択ＭＯＳトランジスタを設けずに、フローティングディフュージョンの電位で画素の選択／非選択を制御する技術が提案されている。

特許文献３では、ＣＭＯＳセンサの各画素から読み出される信号をクランプ容量に蓄積するとともに１以上のゲインをかけることにより、固定パターンノイズ（ＦＰＮ）を除く技術が提案されている。
Ｓ.Ｋ.Ｍｅｎｄｉｓ, Ｓ.Ｅ.Ｋｅｍｅｎｙ ａｎｄ Ｅ.Ｒ.Ｆｏｓｓｕｍ, "Ａ １２８ ×１２８ ＣＭＯＳ ａｃｔｉｖｅ ｉｍａｇｅ ｓｅｎｓｏｒ ｆｏｒ ｈｉｇｈｌｙ ｉｎｔｅｇｒａｔｅｄ ｉｍａｇｉｎｇ ｓｙｓｔｅｍｓ," ｉｎ ＩＥＤＭ Ｔｅｃｈ. Ｄｉｇ., １９９３, ｐｐ. ５８３-５８６. 米国特許第５８４１１２６号明細書 特開平１１−１１２０１８号公報 特開２００３−０５１９８９号公報 特開平９−４６５９６号公報 特許第３７９３２５０号明細書 曽根、ほか"フィールド蓄積モードＣＣＤの単板カラー化方式"、テレビジョン学会誌、３７、１０.ｐｐ.８５５-８６２、（１９８３-１０）

特許文献４では、ＣＭＯＳセンサにおいて２つのフォトダイオードがそれぞれ転送ＭＯＳトランジスタ経由でフローティングディフュージョン（以下、ＦＤとする）に接続される技術が提案されている。この技術では、２つのフォトダイオードでそれぞれ蓄積された信号が、それぞれ転送ゲート経由でＦＤに転送され、ＦＤで加算される。

ここで、２つのフォトダイオードに対してＦＤを共通化しているので、単位画素当たりが占める面積を低減できるため、画素を縮小化することできる。しかし、ＦＤに２つの転送ＭＯＳトランジスタが接続されているので、ＦＤに１つの転送ＭＯＳトランジスタが接続されている場合に比べて、ＦＤの寄生容量が大きくなる。これにより、ＦＤにおいて、電荷を電圧に変換する変換比が寄生容量に反比例して小さくなり、ＳＮ比が悪化する可能性がある。

ところで、撮像システムでは、動画を表示するためにインターレース信号を扱うことが多い。このため、撮像装置自体がインターレース動作を行う必要が生ずる場合がある。「場合がある」というのは、カラーフィルタの配列によって動作の制限があるからである。

例えば、原色カラーフィルタの単板イメージセンサは、プログレシブ動作を行う。そして、そのプログレシブ動作を行って得られた信号がインターレース信号へ変換される。補色カラーフィルタの単板ＣＣＤは、非特許文献２で提案されているように、色差線順次方式に従ったインターレースが基本動作となっている。３板イメージセンサも一般にはインターレース動作を行う。

ここで、インターレース動作では、一般的に、奇数フィールドにおいて、画素配列の１行目＋２行目、３行目＋４行目、・・・というように信号が加算されて読み出される。また、偶数フィールドにおいて、画素配列の２行目＋３行目、４行目＋５行目、・・・というように信号が加算されて読み出される。それに対して、プログレシブ動作では、画素配列の１行目、２行目、３行目・・・の信号が加算されずにそのまま読み出される。

ところで、ＣＣＤとＣＭＯＳセンサとでは、一般的に、画素信号の加算動作において大きな違いがある。

ＣＣＤでは、信号電荷を加算するので（大きさが等しい信号を加算するとすれば）信号の大きさが２倍になる。それに対して、ノイズ電圧自体が変わらないので、ＣＣＤでは、信号電荷を加算することによりＳＮ比を２倍にすることができる。

ＣＭＯＳセンサでは、基本的にプログレシブ動作が行われる。ＣＭＯＳセンサで画素信号の加算を行う場合、一般には、異なる行の信号電圧を読み出し回路において加算するので信号の大きさが平均化される。すなわち、ＣＭＯＳセンサでは信号電圧を加算するので（大きさが等しい信号を加算するとすれば）信号の大きさが平均化されて１倍になる。それに対して、ノイズ電圧も平均化されて１〜１/√２倍になるので、ＣＭＯＳセンサでは、信号電圧を加算することによりＳＮ比は最大でも√２倍にしかならない。ＳＮ比が√２倍になるのは、画素ノイズが読み出し回路ノイズよりも圧倒的に大きくＣＭＯＳセンサの支配的ノイズとなっている場合である。

よって、ＣＭＯＳセンサはＣＣＤに比べて、画素信号の加算動作を伴うインターレース動作を行った場合にＳＮ比が不利になる可能性がある。

一方、特許文献５では、ＣＭＯＳセンサにおいて２つのフォトダイオードがそれぞれ転送ＭＯＳトランジスタ経由で電荷加算用のフォトダイオードに接続される技術が提案されている。この技術によれば、ＣＭＯＳセンサにおいてもインターレース動作での電荷加算を行うことができる。

しかし、特許文献５に示された技術では、入射光に対して時間的な遅れを伴うことなくフォトダイオードに蓄積した電荷を瞬時に転送することを課題としており、電荷加算用のフォトダイオードが増幅用ＭＯＳトランジスタのゲートに直接接続されている。これにより、画素のリセットノイズを除去することができないので、画素から読み出される信号に対するノイズが大きくなり高ＳＮ比の達成は困難である。

本発明の第１の目的は、画素を縮小化した場合でもＳＮ比を向上できる撮像装置、撮像システム、及び撮像装置の駆動方法を提供することにある。

本発明の第２の目的は、インターレース動作を行った場合でもＳＮ比を向上できる撮像装置、撮像システム、及び撮像装置の駆動方法を提供することにある。

本発明の第１側面に係る撮像装置は、複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、前記画素ユニット配列を駆動する駆動部とを備え、前記複数の画素ユニットのそれぞれは、第１の光電変換部と、前記第１の光電変換部に隣接した第２の光電変換部と、前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、電荷電圧変換部と、前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、前記電荷電圧変換部の信号が入力される増幅部とを含むことを特徴とする。

本発明の第２側面に係る撮像装置は、複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、前記画素ユニット配列を駆動する駆動部とを備え、前記複数の画素ユニットのそれぞれは、第１の光電変換部と、前記第１の光電変換部に隣接した第２の光電変換部と、前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、電荷電圧変換部と、前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、前記第２の光電変換部と前記第２の光電変換部に対して前記第１の光電変換部と反対側に隣接する画素ユニットに含まれる第３の光電変換部との間に設けられた第３の転送部と、前記電荷電圧変換部の信号が入力される増幅部とを含むことを特徴とする。

本発明の第３側面に係る撮像システムは、本発明の第１側面又は第２側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。

本発明の第４側面に係る撮像装置の駆動方法は、第１の光電変換部と、前記第１の光電変換部に隣接した第２の光電変換部と、前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、電荷電圧変換部と、前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、前記第２の光電変換部に対して前記第３の光電変換部と反対側の位置に配された第３の光電変換部と前記第２の光電変換部との間に設けられた第３の転送部と、前記電荷電圧変換部の信号が入力される増幅部と含む複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列を有する撮像装置の駆動方法であって、第１のフレーム期間に、前記第１の転送部をオンするとともに、前記第３の転送部をオフする第１のステップと、第２のフレーム期間に、前記第１の転送部をオフするとともに、前記第３の転送部をオンする第２のステップとを備えたことを特徴とする。

本発明によれば、画素を縮小化した場合でもＳＮ比を向上できる。あるいは、本発明によれば、インターレース動作を行った場合でもＳＮ比を向上できる。

本発明の第１実施形態に係る撮像装置１００の構成を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００のレイアウト構成を示す図である。

撮像装置１００は、画素ユニット配列ＰＵＡと駆動部（図示せず）とを備える。

画素ユニット配列ＰＵＡでは、複数の画素ユニットＰＵ１１、ＰＵ１２、・・・が行方向及び列方向に配列されている。各画素ユニットＰＵ１１等は、画素配列において列方向に並ぶ２画素（２つの光電変換部）が共通化されたものである。図１には、画素配列において列方向に並ぶ４画素（４つの光電変換部）、すなわち画素ユニット配列において列方向に並ぶ２つの画素ユニットＰＵ１１等が示されている。

駆動部は、画素ユニット配列ＰＵＡを駆動する。

次に、画素ユニットＰＵ１１の構成を説明する。なお、他の画素ユニットＰＵ１２、・・・の構成は、画素ユニットＰＵ１１の構成と同様である。

画素ユニットＰＵ１１は、第１の光電変換部１、第２の光電変換部２、第１の転送部３、電荷電圧変換部５、第２の転送部４、第３の転送部１２、増幅部６、及びリセット部７を含む。

第１の光電変換部１は、受けた光に応じた信号を蓄積する。第１の光電変換部１は、第２の光電変換部２よりも信号（電荷）に対するポテンシャルが浅い（図４参照）。第１の光電変換部１は、例えば、フォトダイオードである。

第２の光電変換部２は、受けた光に応じた信号を蓄積する。第２の光電変換部２は、第１の光電変換部１よりも信号（電荷）に対するポテンシャルが深い（図４参照）。第２の光電変換部２は、例えば、フォトダイオードである。

第１の転送部３は、第１の光電変換部１と第２の光電変換部２との間に設けられている。ここで、第１の転送部３は、オンした際に、第１の光電変換部１が蓄積した信号を一時的に保持できるだけの信号に対するポテンシャルの容量を有している。第１の転送部３は、例えば、転送ＭＯＳトランジスタである。

電荷電圧変換部５は、転送された電荷（信号）を電圧（信号）に変換する。電荷電圧変換部５において、電荷を電圧に変換する変換比は、電荷電圧変換部５の寄生容量に反比例する。電荷電圧変換部５は、例えば、フローティングディフュージョンである。

第２の転送部４は、第２の光電変換部２と電荷電圧変換部５との間に設けられている。第２の転送部４は、第２の光電変換部２が蓄積した信号又は第２の光電変換部２が保持する信号を電荷電圧変換部５へ転送する。第２の転送部４は、例えば、転送ＭＯＳトランジスタである。

第３の転送部１２は、第３の光電変換部１１と第２の光電変換部２との間に設けられている。第３の転送部１２は、例えば、転送ＭＯＳトランジスタである。ここで、第３の光電変換部１１は、第２の光電変換部２に対して第１の光電変換部１と反対側に隣接する画素ユニットＰＵ１２に含まれ、画素ユニットＰＵ１１に含まれる第１の光電変換部１と同様の構造を持つ。第３の光電変換部１１は、第２の光電変換部２よりも信号（電荷）に対するポテンシャルが浅い。第３の光電変換部１１は、例えば、フォトダイオードである。第３の転送部１２は、それがオンした際に、第３の光電変換部１１が蓄積した信号を一時的に保持できるだけの信号に対するポテンシャルの容量を有している。第３の転送部１２は、例えば転送ＭＯＳトランジスタである。

増幅部６には、電荷電圧変換部５の信号（電圧）が入力される。増幅部６は、入力された信号を増幅して後段へ出力する。増幅部６は、例えば、増幅ＭＯＳトランジスタである。

リセット部７は、オンした際に、電荷電圧変換部５をリセットする。リセット部７は、例えば、リセットＭＯＳトランジスタである。

次に、撮像装置１００のインターレース動作を説明する。なお、以下の動作は、駆動部が各画素ユニットを駆動することにより実現される。

第１のフレーム期間（奇数フィールド）では、まず、第２の転送部４がオンする。これにより、第２の光電変換部２が蓄積した電荷が電荷電圧変換部５へ転送される。続いて、第２の転送部４がオンしたままの状態で、第１の転送部３がオンした後一定の時間をかけてオフに遷移する。これにより、第１の光電変換部１が蓄積した電荷が第２の光電変換部２経由で電荷電圧変換部５へ転送される。この結果、電荷電圧変換部５において、第１の光電変換部１が蓄積した信号と第２の光電変換部２が蓄積した信号とが加算される。加算された信号は、電荷電圧変換部５から増幅部６へ入力されて、増幅部６で増幅された後に出力される。このようにして、画素配列の１行目＋２行目、３行目＋４行目、・・・というように信号が加算されて読み出される。その後、第１の転送部３がオフされた後、第２の転送部４もオフされて、奇数フィールドの読み出しの動作が完了する。

第２のフレーム期間（偶数フィールド）では、まず、第２の転送部４がオンする。これにより、第２の光電変換部２が蓄積した電荷が電荷電圧変換部５へ転送される。続いて、第２の転送部４がオンしたままの状態で、第３の転送部１２がオンした後一定の時間をかけてオフに遷移する。これにより、第３の光電変換部１１が蓄積した電荷が第２の光電変換部２経由で電荷電圧変換部５へ転送される。この結果、電荷電圧変換部５において、第３の光電変換部１１が蓄積した信号と第２の光電変換部２が蓄積した信号とが加算される。加算された信号は、電荷電圧変換部５から増幅部６へ入力されて、増幅部６で増幅された後に出力される。このようにして、画素配列の２行目＋３行目、４行目＋５行目、・・・というように信号が加算されて読み出される。その後、第３の転送部１２がオフされた後、第２の転送部４もオフされて、偶数フィールドの読み出しの動作が完了する。

このように、撮像装置１００はインターレース動作を行うことができる。この際に信号電圧でなく信号電荷を加算するので、大きさが等しい信号を加算するとすれば、信号の大きさを２倍にすることができる。それに対して、ノイズ電圧は増幅部６以降の読み出し回路で決まるため、信号電荷の加算を行わない場合と比べて変わらないので、信号電荷を加算することによりＳＮ比を２倍に向上することができる。すなわち、インターレース動作を行った場合でもＳＮ比を向上できる。

また、各画素ユニットでは、２つの光電変換部（２画素）に対して、電荷電圧変換部、増幅部、及びリセット部が共通に設けられている。これにより、１画素当たりの面積を低減できるので、画素を縮小化できる。

なお、画素ユニット内では、回路記号で示された増幅部６及びリセット部７がどのように配されても良い。また、画素ユニットは、さらに、選択用ＭＯＳトランジスタを含んでも良い。

次に、撮像装置１００の断面構造を、図２を用いて説明する。図２は、図１のＡ‐Ｂの点線に沿って切った場合の断面構造を示す図である。

半導体基板ＳＢにおいて、Ｐ型ウエル８が形成されている。そして、Ｐ型ウエル８において、幅の狭い斜線でハッチングで示された領域１ａ、２ａ、５にＮ型の不純物が埋め込まれており、幅の広い斜線のハッチングで示された領域１ｂ、２ｂにＰ型の不純物が埋め込まれている。これにより、第１の光電変換部１、第２の光電変換部２、及び電荷電圧変化部５が形成されている。また、砂状のハッチングで示された部分３ａ、４ａに例えばポリシリコンのゲート電極が形成されている。これにより、第１の転送部３及び第２の転送部４が形成されている。Ｐ型ウエル８において第１の転送部３のゲート電極の下に位置する領域は、ゲート電極に電圧が印加された際にチャネルが形成されることになるチャネル領域１０である。同様に、Ｐ型ウエル８において第２の転送部４のゲート電極の下に位置する領域は、ゲート電極に電圧が印加された際にチャネルが形成されることになるチャネル領域１３である。

次に、撮像装置１００において信号を転送する際の動作を、図３及び図４を用いて説明する。図３は、撮像装置１００において信号を転送する際の動作を示すタイミングチャートである。図４は、撮像装置１００において信号を転送する際の信号（電荷）の流れを示す図である。第１の光電変換部１から第２の光電変換部２を経由して電荷電圧変換部５に信号が転送される際の動作を例として説明するが、第３の光電変換部１１から第２の光電変換部２を経由して電荷電圧変換部５に信号が転送される際の動作も同様である。以下では、信号電荷を電子として説明する。なお、信号電荷がホールである場合には、以下の説明において半導体のＰ型、Ｎ型、および動作パルスの極性が逆になるだけであり、本発明が成立することに変わりはない。

図３において、パルスＰ４は、第２の転送部４に供給される転送パルスであり、アクティブな状態（例えばＨレベルの状態）で第２の転送部４をオンさせる。パルスＰ３は、第１の転送部３に供給される転送パルスであり、アクティブな状態（例えばＨレベルの状態）で第１の転送部３をオンさせる。パルスＰ７は、リセット部７に供給されるパルスであり、アクティブな状態（例えばＨレベルの状態）でリセット部７をオンさせる。

図４では、縦軸が信号に対するポテンシャルの深さを示し、横軸が図２に対応した断面横方向の位置を示す。

図３に示すタイミングＴ０の直前のタイミングにおいて、パルスＰ７がアクティブな状態になる。これにより、リセット部７は、オンして、電荷電圧変換部５をリセットする。このとき、第１の光電変換部１は電荷量Ｑ１の信号を蓄積しており、第２の光電変換部２は電荷量Ｑ２の信号を蓄積している（図４参照）。

タイミングＴ０では、パルスＰ４がアクティブな状態になる。そして、第２の転送部４がオンする。これにより、第２の光電変換部２が蓄積した電荷が電荷電圧変換部５へ転送される。

タイミングＴ０からタイミングＴ１までの期間では、第２の光電変換部２に、ほとんど信号（電荷）が残っていない状態となるまで、第２の光電変換部２が蓄積した電荷が電荷電圧変換部５へ転送される（図４参照）。

タイミングＴ１では、パルスＰ４がアクティブな状態に維持されたままパルスＰ３がアクティブな状態になる。そして、第２の転送部４がオンしたままの状態で、第１の転送部３がオンする。これにより、第１の光電変換部１が蓄積した電荷が第１の転送部３のチャネル領域１０へ転送される。

タイミングＴ１からタイミングＴ２までの期間では、第１の光電変換部１に、ほとんど信号（電荷）が残っていない状態となるまで、第１の光電変換部１が蓄積した電荷が第１の転送部３のチャネル領域１０へ転送される（図４参照）。

タイミングＴ２からタイミングＴ３までの期間では、パルスＰ３がアクティブ状態（Ｈレベル）からノンアクティブ状態（Ｌレベル）へと一定以上の時間ＴＰをかけて遷移する。そして、第１の転送部３は、オン状態からオフ状態へ一定以上の時間ＴＰをかけて漸次的に遷移する。これにより、第１の転送部３のチャネル領域１０のポテンシャルの底が上がっていき、チャネル領域１０に転送された信号（電荷）がさらに第２の光電変換部２および電荷電圧変換部５へと転送される。

ここで、第１の光電変換部１が第２の光電変換部２よりも信号に対するポテンシャルが浅いので、チャネル領域１０から第１の光電変換部１へ信号が逆流しにくくなっている（図４参照）。

また、仮に、その拡散する時間よりも短い時間でパルスＰ３がアクティブ状態（Ｈレベル）からノンアクティブ状態（Ｌレベル）へ遷移すると、第１の転送部３のチャンネル領域１０にある電荷の一部は第１の光電変換部１へも逆流する可能性がある。

それに対して、本実施形態では、第１の転送部３がオン状態からオフ状態へ遷移する時間ＴＰは、第１の転送部３のチャンネル領域１０にある電荷が第２の光電変換部２に拡散する時間より長くなっている。この点からも、チャネル領域１０から第１の光電変換部１へ信号が逆流しにくくなっている。

タイミングＴ３からタイミングＴ４までの期間では、タイミングＴ２からタイミングＴ３の間に電荷電圧変換部５に転送しきれずに第２の光電変換部２に残っているかもしれない電荷が電荷電圧変換部５へ転送される。これにより、第２の光電変換部２に、ほとんど信号（電荷）が残っていない状態となる（図４参照）。この結果、電荷電圧変換部５において、第１の光電変換部１が蓄積した信号（電荷量Ｑ１）と第２の光電変換部２が蓄積した信号（電荷量Ｑ２）とが加算される。電荷電圧変換部５は、加算された信号として電荷量（Ｑ１＋Ｑ２）に応じた電圧を発生させる。

タイミングＴ４では、パルスＰ４がノンアクティブな状態になる。そして、第２の転送部４がオフする。これにより、第１の光電変換部１から第２の光電変換部２を経由して電荷電圧変換部５に信号が転送される際の動作を終了する。その後、加算された信号は、電荷電圧変換部５から増幅部６へ入力されて、増幅部６で増幅された後に出力される。

このように、第２の光電変換部２が第１の光電変換部１よりも信号に対するポテンシャルが深い。これにより、第１の転送部がそのチャネル領域１０に保持された信号を第２の光電変換部２へ転送する際にオン状態からオフ状態へ一定以上の時間ＴＰをかけて漸次的に遷移する。この結果、第１の光電変換部１から第２の光電変換部２を経由して電荷電圧変換部５に容易に信号を転送することができる。

次に、本発明の第１実施形態に係る撮像装置を適用した撮像システムの一例を図５に示す。

撮像システム９０は、図５に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。

撮影レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（画素ユニット配列）に被写体の像を形成する。

絞り９３は、光路上において撮影レンズ９２と撮像装置１００との間に設けられ、撮影レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。

撮像装置１００は、画素配列（撮像面）に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。

撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

次に、本発明の第２実施形態に係る撮像装置２００を、図６及び図７を用いて説明する。図６は、本発明の第２実施形態に係る撮像装置２００のレイアウト構成を示す図である。図７は、撮像装置２００において信号を転送する際の動作を示すタイミングチャートである。

撮像装置２００は、画素ユニット配列ＰＵＡ２００を備える点と、駆動部が画素ユニット配列ＰＵＡ２００を駆動する際の動作とが、第１実施形態と異なる。

画素ユニット配列ＰＵＡ２００における各画素ユニットＰＵ２１１、ＰＵ２１２、・・・は、第２の光電変換部２０２を含む。第２の光電変換部２０２と第３の光電変換部１１との間には、第３の転送部が設けられていない。

駆動部は、第２の光電変換部２０２に、第１の光電変換部１が蓄積した電荷が転送されるように駆動する。しかし、駆動部は、第２の光電変換部２０２に、第３の光電変換部１１が蓄積した電荷が転送されるようには駆動しない。すなわち、撮像装置２００は、図７に示すように、撮像装置２００において信号を転送する際の動作が第１実施形態と異なる。

タイミングＴ０からタイミングＴ２０１までの期間では、第２の光電変換部２０２に、ほとんど信号（電荷）が残っていない状態となるまで、第２の光電変換部２が蓄積した電荷が電荷電圧変換部５へ転送される。

タイミングＴ２０１では、パルスＰ４がノンアクティブな状態になる。そして、第２の転送部４がオフする。その後、転送された信号は、電荷電圧変換部５から増幅部６へ入力されて、増幅部６で増幅された後に出力される。

タイミングＴ２０２では、パルスＰ７がアクティブな状態になる。そして、リセット部７は、オンして、電荷電圧変換部５をリセットする。これにより、電荷電圧変換部５には信号（電荷）がない状態になる。

タイミングＴ２０３では、パルスＰ７がノンアクティブな状態になる。これにより、リセット部７は、オフする。

タイミングＴ２０４からタイミングＴ２０７における動作は、電荷電圧変換部５に第２の光電変換部２０２の信号（電荷）がない状態で行われる点で、タイミングＴ１からタイミングＴ４における動作（図３参照）と異なる。すなわち、電荷電圧変換部５へ第１の光電変換部１が蓄積した信号（電荷）のみが転送され、電荷電圧変換部５では信号の加算が行われない。その後、転送された信号は、電荷電圧変換部５から増幅部６へ入力されて、増幅部６で増幅された後に出力される。

このように、画素配列の２行目、１行目、４行目、３行目、・・・の信号が加算されずにそのまま読み出される。すなわち、撮像装置２００は、インターレース動作を行わずに、プログレシブ動作を行うことができる。

また、各画素ユニットは、２つの光電変換部（２画素）に対して、電荷電圧変換部、増幅部、及びリセット部が共通に設けられている。これにより、１画素当たりの面積を低減できるので、画素を縮小化できる。

ここで、電荷電圧変換部（ＦＤ）に１つの転送部（転送ＭＯＳトランジスタ）が接続されているので、電荷電圧変換部に２つの転送部が接続されている場合に比べて、電荷電圧変換部の寄生容量が低減されている。これにより、電荷電圧変換部において、電荷を電圧に変換する変換比を向上できるので、ＳＮ比を向上できる。すなわち、画素を縮小化した場合でもＳＮ比を向上できる。

なお、２つの光電変換部（２画素）に対して、電荷電圧変換部、増幅部、及びリセット部が共通に設けられているので、画素を縮小化せずに、画素に占める光電変換部の面積を増やしても良い。この場合、光電変換部の感度を向上でき、光電変換部の飽和電荷量を大きくすることができる。

また、上記の実施形態において、ＭＯＳトランジスタは、バイポーラや、接合型電界効果トランジスタなど他の型のトランジスタであってもよい。

本発明の第１実施形態に係る撮像装置１００のレイアウト構成を示す図。 図１のＡ‐Ｂの点線に沿って切った場合の断面構造を示す図。 撮像装置１００において信号を転送する際の動作を示すタイミングチャート。 撮像装置１００において信号を転送する際の信号（電荷）の流れを示す図。 第１実施形態に係る撮像装置を適用した撮像システムの構成図。 本発明の第２実施形態に係る撮像装置２００のレイアウト構成を示す図。 撮像装置２００において信号を転送する際の動作を示すタイミングチャート。

符号の説明

１ 第１の光電変換部
２ 第２の光電変換部
３ 第１の転送部
４ 第２の転送部
５ 電荷電圧変換部
６ 増幅部
１１ 第３の光電変換部
１２ 第３の転送部
９０ 撮像システム
１００、２００ 撮像装置

Claims (12)

1. 複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、
   前記画素ユニット配列を駆動する駆動部と、
   を備え、
   前記複数の画素ユニットのそれぞれは、
   第１の光電変換部と、
   前記第１の光電変換部に隣接した第２の光電変換部と、
   前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、
   電荷電圧変換部と、
   前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、
   前記電荷電圧変換部の信号が入力される増幅部と、
   を含む
   ことを特徴とする撮像装置。
2. 複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列と、
   前記画素ユニット配列を駆動する駆動部と、
   を備え、
   前記複数の画素ユニットのそれぞれは、
   第１の光電変換部と、
   前記第１の光電変換部に隣接した第２の光電変換部と、
   前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、
   電荷電圧変換部と、
   前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、
   前記第２の光電変換部と前記第２の光電変換部に対して前記第１の光電変換部と反対側に隣接する画素ユニットに含まれる第３の光電変換部との間に設けられた第３の転送部と、
   前記電荷電圧変換部の信号が入力される増幅部と、
   を含む
   ことを特徴とする撮像装置。
3. 前記駆動部は、前記第１の転送部が、第１のフレーム期間においてオンし、第２のフレーム期間においてオフし、前記第３の転送部が、前記第１のフレーム期間においてオフし、前記第２のフレーム期間においてオンするように、前記複数の画素ユニットのそれぞれを駆動する
   ことを特徴とする請求項２に記載の撮像装置。
4. 前記駆動部は、前記第２の転送部が、前記第１のフレーム期間において、前記第１の転送部がオンする前にオンするとともに、前記第１の転送部がオフした後にオフし、前記第２のフレーム期間において、前記第３の転送部がオンする前にオンするとともに、前記第３の転送部がオフした後にオフするように、前記複数の画素ユニットのそれぞれを駆動する
   ことを特徴とする請求項３に記載の撮像装置。
5. 前記駆動部は、前記第１の転送部が、前記第２のフレーム期間において、オン状態からオフ状態へ一定以上の時間をかけて漸次的に遷移し、前記第３の転送部が、前記第１のフレーム期間において、オン状態からオフ状態へ一定以上の時間をかけて漸次的に遷移するように、前記複数の画素ユニットのそれぞれを駆動する
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記複数の画素ユニットのそれぞれの前記電荷電圧変換部では、前記第１のフレーム期間において、前記第１の光電変換部が蓄積した信号と前記第２の光電変換部が蓄積した信号とが加算され、前記第２のフレーム期間において、前記第３の光電変換部が蓄積した信号と前記第２の光電変換部が蓄積した信号とが加算される
   ことを特徴とする請求項３から５のいずれか１項に記載の撮像装置。
7. 前記第２の光電変換部は、前記第１の光電変換部よりも信号に対するポテンシャルが深い
   ことを特徴とする請求項１から６のいずれか１項に記載の撮像装置。
8. 請求項１から７のいずれか１項に記載の撮像装置と、
   前記撮像装置の撮像面へ像を形成する光学系と、
   前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
   を備えたことを特徴とする撮像システム。
9. 第１の光電変換部と、前記第１の光電変換部に隣接した第２の光電変換部と、前記第１の光電変換部と前記第２の光電変換部との間に設けられた第１の転送部と、電荷電圧変換部と、前記第２の光電変換部と前記電荷電圧変換部との間に設けられた第２の転送部と、前記第２の光電変換部に対して前記第３の光電変換部と反対側の位置に配された第３の光電変換部と前記第２の光電変換部との間に設けられた第３の転送部と、前記電荷電圧変換部の信号が入力される増幅部と含む複数の画素ユニットが行方向及び列方向に配列された画素ユニット配列を有する撮像装置の駆動方法であって、
   第１のフレーム期間に、前記第１の転送部をオンするとともに、前記第３の転送部をオフする第１のステップと、
   第２のフレーム期間に、前記第１の転送部をオフするとともに、前記第３の転送部をオンする第２のステップと、
   を備えたことを特徴とする撮像装置の駆動方法。
10. 前記第１のステップでは、前記第２の転送部が、前記第１のフレーム期間において、前記第１の転送部がオンする前にオンするとともに、前記第１の転送部がオフした後にオフし、
    前記第２のステップでは、前記第２の転送部が、前記第２のフレーム期間において、前記第３の転送部がオンする前にオンするとともに、前記第３の転送部がオフした後にオフする
    ことを特徴とする請求項９に記載の撮像装置の駆動方法。
11. 前記第１のステップでは、前記第１の転送部が、前記第２のフレーム期間において、オン状態からオフ状態へ一定以上の時間をかけて漸次的に遷移し、
    前記第２のステップでは、前記第３の転送部が、前記第１のフレーム期間において、オン状態からオフ状態へ一定以上の時間をかけて漸次的に遷移する
    ことを特徴とする請求項１０に記載の撮像装置の駆動方法。
12. 前記第１のステップでは、前記電荷電圧変換部において、前記第１のフレーム期間において、前記第１の光電変換部が蓄積した信号と前記第２の光電変換部が蓄積した信号とが加算され、
    前記第２のステップでは、前記電荷電圧変換部において、前記第２のフレーム期間において、前記第３の光電変換部が蓄積した信号と前記第２の光電変換部が蓄積した信号とが加算される
    ことを特徴とする請求項９から１１のいずれか１項に記載の撮像装置の駆動方法。

Images