JP2009081453A

JP2009081453A - Semiconductor device

Info

Publication number: JP2009081453A
Application number: JP2008293622A
Authority: JP
Inventors: Kazuro Tomita; 和朗冨田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2008-11-17
Filing date: 2008-11-17
Publication date: 2009-04-16
Anticipated expiration: 2019-12-15
Also published as: JP4786697B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device excelling in surface flatness by improving uniformity of a polishing speed in polishing an isolation oxide film by a CMP method, in a semiconductor device using a trench type isolation oxide film for element isolation. <P>SOLUTION: A plurality of first active dummy patterns 11 are arranged in a first direction and in a second direction different from the first direction at a first pitch in an isolated region 10. A plurality of second active dummy patterns 11 are arranged in a third direction and a fourth direction different from the third direction at a second pitch in the isolated region 10. A plurality of third active dummy patterns 11 are arranged in a predetermined direction at a third pitch in the isolated region 10. The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, the plane area of the first active dummy pattern 11 is smaller than that of the second active dummy pattern 11, and the plane area of the third active dummy pattern 11 is smaller than that of the first active dummy pattern 11. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、半導体装置に関し、特に半導体集積回路装置における分離酸化膜とそれに囲まれる電気的アクティブ領域のパターンに関するものである。 The present invention relates to a semiconductor device, and more particularly to a pattern of an isolation oxide film and an electrically active region surrounded by the isolation oxide film in a semiconductor integrated circuit device.

近年、半導体集積回路装置では素子の微細化、高集積化に伴い、そのデザインルールはますます微細になり、プロセスにおいても大変複雑になってきている。特に、素子間分離では、微細化に適したトレンチ型分離酸化膜が広く用いられるようになり、電気的アクティブデバイス領域の性能を損なうことなく、分離酸化膜をトレンチ内に良好に埋め込み、信頼性良くＣＭＰ法による研磨を行うことが非常に重要である。 In recent years, with the miniaturization and high integration of elements in semiconductor integrated circuit devices, the design rules have become increasingly finer and the process has become very complex. In particular, in the isolation between elements, a trench type isolation oxide film suitable for miniaturization has been widely used, and the isolation oxide film can be satisfactorily embedded in the trench without impairing the performance of the electrically active device region. It is very important to perform polishing by CMP.

図９は、従来の半導体装置の素子分離形成後の平面図である。図に示すように、素子形成される電気的アクティブデバイス領域のパターン１（以下、本番パターン１と称す）が分離領域２に囲まれて配置される。特に、１ａは電気的アクティブデバイス領域の微細幅パターン（以下、微細本番パターン１ａと称す）である。 FIG. 9 is a plan view after element isolation formation of a conventional semiconductor device. As shown in the figure, a pattern 1 (hereinafter referred to as a production pattern 1) of an electrically active device region in which an element is formed is disposed so as to be surrounded by an isolation region 2. In particular, 1a is a fine width pattern (hereinafter referred to as fine production pattern 1a) of the electrically active device region.

図１０は図９に示した従来の半導体装置の素子分離形成後の断面図である。図１０（ａ）は図９のＡ９−Ａ９線における断面図であり比較的広い分離領域２を示すもの、図１０（ｂ）は図９のＢ９−Ｂ９線における断面図であり分離領域２に両側を挟まれた微細本番パターン１ａを示すものである。 FIG. 10 is a cross-sectional view after element isolation formation of the conventional semiconductor device shown in FIG. 10A is a cross-sectional view taken along line A9-A9 in FIG. 9 and shows a relatively wide separation region 2. FIG. 10B is a cross-sectional view taken along line B9-B9 in FIG. A fine production pattern 1a sandwiched between both sides is shown.

半導体装置における素子分離は、まず半導体基板３上に下敷き酸化膜４、窒化膜５を順次形成する。その後、分離領域２となる領域の窒化膜５を選択的にエッチング除去した後、窒化膜５マスクを用いて半導体基板３をエッチングすることによりトレンチ６を所定の深さに形成する。次いで、トレンチ６内を埋め込んで全面に分離酸化膜７を形成した後、ＣＭＰ法により分離酸化膜７を研磨して窒化膜５上の分離酸化膜７を除去してトレンチ６内のみに残存させ、トレンチ型分離酸化膜７ａを形成する。なお、窒化膜５および下敷き酸化膜４は、素子分離の後で除去するものである。 For element isolation in the semiconductor device, first, an underlying oxide film 4 and a nitride film 5 are sequentially formed on the semiconductor substrate 3. Thereafter, after selectively removing the nitride film 5 in the region to be the isolation region 2 by etching, the semiconductor substrate 3 is etched using the nitride film 5 mask to form the trench 6 at a predetermined depth. Next, after filling the trench 6 to form the isolation oxide film 7 on the entire surface, the isolation oxide film 7 is polished by CMP to remove the isolation oxide film 7 on the nitride film 5 and remain only in the trench 6. Then, a trench type isolation oxide film 7a is formed. The nitride film 5 and the underlying oxide film 4 are removed after element isolation.

従来の半導体装置では、ＣＭＰ法を用いた研磨により窒化膜５上の分離酸化膜７を除去するが、窒化膜５の研磨速度は遅いため、窒化膜５の形成領域の周辺では、窒化膜５の影響で研磨速度が減少する。逆に、図１０（ａ）に示すような広い分離領域２（トレンチ型分離酸化膜７ａ）では、研磨速度が速くなり、特に中央部でディッシング（dishing）による膜厚の落ち込みが発生する。このため表面の平坦性が悪くなり、後工程でリソグラフィ技術を用いたパターニングが良好に行えないという問題点があった。 In the conventional semiconductor device, the isolation oxide film 7 on the nitride film 5 is removed by polishing using the CMP method. However, since the polishing speed of the nitride film 5 is low, the nitride film 5 is formed around the region where the nitride film 5 is formed. The polishing rate is reduced due to the influence of. On the other hand, in the wide isolation region 2 (trench type isolation oxide film 7a) as shown in FIG. 10A, the polishing rate is increased, and a drop in film thickness due to dishing occurs particularly in the center. For this reason, the flatness of the surface is deteriorated, and there is a problem that patterning using a lithography technique cannot be performed well in a subsequent process.

さらに、図１０（ｂ）に示すように、広い分離領域２（トレンチ型分離酸化膜７ａ）に微細本番パターン１ａが挟まれている場合、図１１に示すように、トレンチ型分離酸化膜７ａで研磨速度が速いために、オーバーポリッシュにより微細本番パターン１ａの窒化膜５の一部もしくは全部を研磨してしまうこともあった。これにより、トレンチ型分離酸化膜７ａの膜厚の落ち込みがさらに大きくなり、例えば、トランジスタ特性における逆ナロー効果によるしきい値の低下や、リーク電流の増大など素子の電気的特性の劣化を招くという問題点があった。 Further, as shown in FIG. 10B, when the fine production pattern 1a is sandwiched between the wide isolation region 2 (trench type isolation oxide film 7a), as shown in FIG. Since the polishing rate is high, some or all of the nitride film 5 of the fine production pattern 1a may be polished by overpolishing. As a result, the drop in the thickness of the trench type isolation oxide film 7a is further increased. For example, the threshold value is lowered due to the inverse narrow effect in the transistor characteristics, and the electrical characteristics of the element are deteriorated such as an increase in leakage current. There was a problem.

上記のような問題点を改善するために、従来から、ダミーのアクティブ領域となるダミーパターンを分離領域２内に設けて、ＣＭＰ法による研磨速度の均一性の向上を図るものがあった。 In order to improve the above-described problems, conventionally, a dummy pattern serving as a dummy active region is provided in the isolation region 2 to improve the polishing rate uniformity by the CMP method.

図１２および図１３は従来の半導体装置の改善例を示す平面図であり、図９で示した半導体装置の分離領域２にダミーパターン８（ダミーのアクティブ領域）を配置したものである。図１２では比較的小さなダミーパターン８ａを、図１３では比較的大きなダミーパターン８ｂを分離領域２内に敷き詰めるように配置した。 12 and 13 are plan views showing an improvement example of the conventional semiconductor device, in which a dummy pattern 8 (dummy active region) is arranged in the isolation region 2 of the semiconductor device shown in FIG. In FIG. 12, relatively small dummy patterns 8a are arranged in the separation region 2 so that relatively large dummy patterns 8b are arranged in FIG.

ＣＭＰ法による分離酸化膜７研磨の際、図１２で示した場合には、小さなダミーパターン８ａが密集した領域で研磨速度が遅くなり、断面図である図１４に示すように、アンダーポリッシュによりダミーパターン８ａの窒化膜５上に分離酸化膜７が残存することがある。このような場合には、分離酸化膜７だけでなく下層の窒化膜５および下敷き酸化膜４もその後の除去工程で除去されずに残存し、著しく表面平坦性を損ない、後工程でのパターニングが困難になる。 When the separation oxide film 7 is polished by the CMP method, in the case shown in FIG. 12, the polishing rate is slowed in a region where the small dummy patterns 8a are densely packed, and as shown in FIG. The isolation oxide film 7 may remain on the nitride film 5 of the pattern 8a. In such a case, not only the isolation oxide film 7 but also the underlying nitride film 5 and the underlying oxide film 4 remain without being removed in the subsequent removal process, remarkably impairing the surface flatness, and patterning in the subsequent process. It becomes difficult.

また、図１３で示した場合には、ダミーパターン８ｂが大きいために、本番パターン１の周辺で、配置できない領域がある。特に、微細本番パターン１ａの周辺にダミーパターン８ｂがない場合、Ｂ13−Ｂ13線における断面図は図１０（ｂ）と同様であり、トレンチ型分離酸化膜７ａで研磨速度が速いために、オーバーポリッシュにより微細本番パターン１ａの窒化膜５の一部もしくは全部を研磨してしまうことがあった（図１１参照）。これにより、上述したようにトレンチ型分離酸化膜７ａの膜厚の落ち込みがさらに大きくなり素子の電気的特性の劣化を招く。 Further, in the case shown in FIG. 13, since the dummy pattern 8b is large, there is a region around the actual pattern 1 that cannot be arranged. In particular, when there is no dummy pattern 8b around the fine production pattern 1a, the cross-sectional view taken along the line B13-B13 is the same as FIG. 10B, and the polishing speed is high in the trench type isolation oxide film 7a. As a result, part or all of the nitride film 5 of the fine production pattern 1a may be polished (see FIG. 11). As a result, as described above, the drop in the thickness of the trench type isolation oxide film 7a is further increased, and the electrical characteristics of the element are deteriorated.

この発明は、上記のような問題点を解消するために成されたものであって、分離領域にトレンチ型分離酸化膜を形成して素子分離する半導体装置において、分離酸化膜をＣＭＰ法を用いて研磨する際、研磨速度の均一性を向上してオーバーポリッシュやアンダーポリッシュを抑制し、表面平坦性の良好な信頼性の高い半導体装置を得ることを目的とする。 The present invention has been made to solve the above-described problems. In a semiconductor device in which a trench type isolation oxide film is formed in an isolation region to isolate an element, the isolation oxide film is formed using a CMP method. An object of the present invention is to obtain a highly reliable semiconductor device with good surface flatness by improving the uniformity of the polishing rate and suppressing over polishing and under polishing.

この発明に係る請求項１記載の半導体装置は、半導体基板に電気的アクティブデバイス領域と、ＣＭＰ法を用いて表面研磨したトレンチ型分離酸化膜から成る分離領域とが形成された装置構成であって、上記トレンチ型分離酸化膜パターンが所定の幅を超えて大きくならないように、該トレンチ型分離酸化膜パターンに囲まれるダミーのアクティブ領域となる面積の異なる複数種のダミーパターンを上記分離領域内に備え、該ダミーパターンを上記電気的アクティブデバイス領域のパターンとの位置関係に応じて面積を設定して規則的に配列したものである。 According to a first aspect of the present invention, there is provided a semiconductor device in which an electrically active device region and an isolation region made of a trench type isolation oxide film whose surface is polished using a CMP method are formed on a semiconductor substrate. In order to prevent the trench-type isolation oxide pattern from becoming larger than a predetermined width, a plurality of types of dummy patterns having different areas to be dummy active regions surrounded by the trench-type isolation oxide pattern are formed in the isolation region. The dummy pattern is regularly arranged with an area set according to the positional relationship with the pattern of the electrical active device region.

またこの発明に係る請求項２記載の半導体装置は、請求項１において、電気的アクティブデバイスのパターンの遠方位置から該パターンに向かって比較的大きいダミーパターンを配置し、該電気的アクティブデバイスのパターン周辺にできた間隙に比較的小さいダミーパターンを挿入して配置したものである。 According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein a relatively large dummy pattern is arranged from a distant position of the pattern of the electrical active device toward the pattern, and the pattern of the electrical active device. A relatively small dummy pattern is inserted into a gap formed around the periphery.

またこの発明に係る請求項３記載の半導体装置は、請求項１において、電気的アクティブデバイスのパターン周囲には比較的小さい面積のダミーパターンを配置し、これらの周囲にさらに比較的大きい面積のダミーパターンを配置したものである。 According to a third aspect of the present invention, in the semiconductor device according to the first aspect, a dummy pattern having a relatively small area is arranged around the pattern of the electrically active device, and a dummy having a relatively larger area is arranged around these patterns. A pattern is arranged.

またこの発明に係る請求項４記載の半導体装置は、請求項１〜３のいずれかにおいて、電気的アクティブデバイスの微細幅パターンの両側にトレンチ型分離酸化膜パターンを介してダミーパターンが配置され、上記トレンチ型分離酸化膜パターンの幅が、上記微細幅パターンの約１〜１０倍である。 A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein a dummy pattern is disposed on both sides of the fine width pattern of the electrical active device via a trench type isolation oxide film pattern, The width of the trench type isolation oxide pattern is about 1 to 10 times that of the fine width pattern.

またこの発明に係る請求項５記載の半導体装置の製造方法は、半導体基板上に酸化膜を介して窒化膜を形成した後、分離領域内の所定の領域に所定の深さのトレンチを形成し、上記分離領域内に上記トレンチ領域とダミーパターンとなるダミーのアクティブ領域とを形成する第１の工程と、上記トレンチを埋め込んで全面に分離酸化膜を堆積する第２の工程と、所定のパターン寸法よりも大きい上記ダミーパターン領域上の上記分離酸化膜を、該パターン端部領域を所定の幅で残存させて選択的にエッチングする第３の工程と、ＣＭＰ法により上記窒化膜上の上記分離酸化膜を研磨して除去する第４の工程とを有するものである。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a nitride film on a semiconductor substrate through an oxide film; and then forming a trench having a predetermined depth in a predetermined region within the isolation region. A first step of forming the trench region and a dummy active region to be a dummy pattern in the isolation region, a second step of filling the trench and depositing an isolation oxide film on the entire surface, and a predetermined pattern A third step of selectively etching the isolation oxide film on the dummy pattern region larger than the size while leaving the pattern end region at a predetermined width; and the isolation on the nitride film by CMP. And a fourth step of polishing and removing the oxide film.

以上のように、この発明に係る請求項１記載の半導体装置は、トレンチ型分離酸化膜パターンが所定の幅を超えて大きくならないように、該トレンチ型分離酸化膜パターンに囲まれるダミーのアクティブ領域となる面積の異なる複数種のダミーパターンを分離領域内に備え、該ダミーパターンを電気的アクティブデバイス領域のパターンとの位置関係に応じて面積を設定して規則的に配列したため、ＣＭＰ法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 As described above, in the semiconductor device according to the first aspect of the present invention, the dummy active region surrounded by the trench type isolation oxide film pattern is formed so that the trench type isolation oxide film pattern does not become larger than a predetermined width. In the separation region, a plurality of types of dummy patterns with different areas are provided, and the dummy patterns are regularly arranged by setting the area according to the positional relationship with the pattern of the electrically active device region. When polishing an oxide film, the uniformity of the polishing rate can be improved, and a semiconductor device with good surface flatness and high reliability can be obtained.

またこの発明に係る請求項２記載の半導体装置は、請求項１において、電気的アクティブデバイスのパターン周囲には比較的小さい面積のダミーパターンを配置し、これらの周囲にさらに比較的大きい面積のダミーパターンを配置したため、トレンチ型分離酸化膜パターンの幅が必要以上に大きくなることが確実に抑えられ、ＣＭＰ法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a dummy pattern having a relatively small area is arranged around the pattern of the electrically active device, and a dummy having a relatively larger area is arranged around these patterns. Since the pattern is arranged, it is ensured that the width of the trench type isolation oxide pattern becomes unnecessarily large, the uniformity of the polishing rate can be improved and the surface flatness is good when polishing the isolation oxide film by the CMP method. Thus, a highly reliable semiconductor device can be obtained.

またこの発明に係る請求項３記載の半導体装置は、請求項１において、電気的アクティブデバイスのパターンの遠方位置から該パターンに向かって比較的大きいダミーパターンを配置し、該電気的アクティブデバイスのパターン周辺にできた間隙に比較的小さいダミーパターンを挿入して配置したため、トレンチ型分離酸化膜パターンの幅が必要以上に大きくなることが確実に抑えられ、ＣＭＰ法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 According to a third aspect of the present invention, there is provided a semiconductor device according to the first aspect, wherein a relatively large dummy pattern is disposed from a distant position of the pattern of the electrical active device toward the pattern, and the pattern of the electrical active device Since a relatively small dummy pattern is inserted in the gap formed around the periphery, the width of the trench-type isolation oxide film pattern is surely suppressed from being increased more than necessary, and polishing is performed when the isolation oxide film is polished by the CMP method. The uniformity of the speed can be improved, and a semiconductor device with good surface flatness and high reliability can be obtained.

またこの発明に係る請求項４記載の半導体装置は、請求項１〜３のいずれかにおいて、電気的アクティブデバイスの微細幅パターンの両側にトレンチ型分離酸化膜パターンを介してダミーパターンが配置され、上記トレンチ型分離酸化膜パターンの幅が、上記微細幅パターンの約１〜１０倍であるため、素子の電気的特性を劣化させることなく、表面平坦性が良好で信頼性の高い半導体装置が得られる。 A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein a dummy pattern is disposed on both sides of the fine width pattern of the electrical active device via a trench type isolation oxide film pattern, Since the width of the trench-type isolation oxide pattern is about 1 to 10 times that of the fine width pattern, a semiconductor device with good surface flatness and high reliability can be obtained without deteriorating the electrical characteristics of the element. It is done.

またこの発明に係る請求項５記載の半導体装置の製造方法は、半導体基板上に酸化膜を介して窒化膜を形成した後、分離領域内の所定の領域に所定の深さのトレンチを形成し、上記分離領域内に上記トレンチ領域とダミーパターンとなるダミーのアクティブ領域とを形成する第１の工程と、上記トレンチを埋め込んで全面に分離酸化膜を堆積する第２の工程と、所定のパターン寸法よりも大きい上記ダミーパターン領域上の上記分離酸化膜を、該パターン端部領域を所定の幅で残存させて選択的にエッチングする第３の工程と、ＣＭＰ法により上記窒化膜上の上記分離酸化膜を研磨して除去する第４の工程とを有するため、表面平坦性が良好で信頼性の高い半導体装置が容易で確実に得られる。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a nitride film on a semiconductor substrate through an oxide film; and then forming a trench having a predetermined depth in a predetermined region within the isolation region. A first step of forming the trench region and a dummy active region to be a dummy pattern in the isolation region, a second step of filling the trench and depositing an isolation oxide film on the entire surface, and a predetermined pattern A third step of selectively etching the isolation oxide film on the dummy pattern region larger than the size while leaving the pattern end region at a predetermined width; and the isolation on the nitride film by CMP. And a fourth step of polishing and removing the oxide film, a semiconductor device with good surface flatness and high reliability can be obtained easily and reliably.

実施の形態１．
以下、この発明の実施の形態１を図によって説明する。 Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings.

図１はこの発明の実施の形態１による半導体装置の平面図、図２（ａ）は図１のＡ１−Ａ１線における断面図、図２（ｂ）は図１のＢ１−Ｂ１線における断面図である。図において、９は素子形成される電気的アクティブデバイス領域のパターン（以下、本番パターン９と称す）で分離領域１０に囲まれて配置される。特に、９ａは電気的アクティブデバイス領域の微細幅パターン（以下、微細本番パターン９ａと称す）である。１１は分離領域１０内に配置されたダミーのアクティブ領域となるダミーパターンで、１１ａは比較的小さなダミーパターン、１１ｂは比較的大きなダミーパターンである。また、１２は半導体基板、１３はトレンチ型分離酸化膜である。 1 is a plan view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 (a) is a sectional view taken along line A1-A1 in FIG. 1, and FIG. 2 (b) is a sectional view taken along line B1-B1 in FIG. It is. In the figure, reference numeral 9 denotes an electric active device region pattern (hereinafter referred to as a production pattern 9) in which an element is formed, and is surrounded by an isolation region 10. In particular, 9a is a fine width pattern (hereinafter referred to as fine production pattern 9a) of the electrically active device region. Reference numeral 11 denotes a dummy pattern serving as a dummy active area disposed in the isolation region 10. Reference numeral 11 a denotes a relatively small dummy pattern, and reference numeral 11 b denotes a relatively large dummy pattern. Further, 12 is a semiconductor substrate, and 13 is a trench type isolation oxide film.

図に示すように、本番パターン９を囲む分離領域１０内に面積の異なる２種のダミーパターン１１（１１ａ、１１ｂ）を配置する。このダミーパターン１１の配置方法は、まず、本番パターン９から離れた領域から大きなダミーパターン１１ｂを敷き詰めるように規則的に配列させて、本番パターン９の近くまで配置する。例えば、１８μｍ角のダミーパターン１１ｂを２０μｍピッチでアレイする。本番パターン９の周辺で、大きなダミーパターン１１ｂが配置できない隙間領域に、小さなダミーパターン１１ａを挿入し、規則的に配列させて配置する。例えば、３μｍ角のダミーパターン１１ａを５μｍピッチでアレイする。 As shown in the figure, two types of dummy patterns 11 (11a, 11b) having different areas are arranged in a separation region 10 surrounding the actual pattern 9. In this dummy pattern 11 arrangement method, first, a large dummy pattern 11 b is regularly arranged so as to spread from an area away from the actual pattern 9, and is arranged close to the actual pattern 9. For example, 18 μm square dummy patterns 11b are arrayed at a pitch of 20 μm. Around the actual pattern 9, small dummy patterns 11a are inserted in a gap region where the large dummy patterns 11b cannot be disposed, and are arranged regularly. For example, 3 μm square dummy patterns 11 a are arrayed at a pitch of 5 μm.

このような半導体装置の素子分離工程を図３、図４を用いて説明する。図３は図２（ａ）に対応する部分、図４は図２（ｂ）に対応する部分の工程をそれぞれ示す断面図である。 The element isolation process of such a semiconductor device will be described with reference to FIGS. 3 is a cross-sectional view showing a process corresponding to FIG. 2A, and FIG. 4 is a cross-sectional view showing a process corresponding to FIG. 2B.

まず、例えば１０Ω・ｃｍの比抵抗を有するｐ型の単結晶シリコン等からなる半導体基板１２上に下敷き酸化膜１４を、例えば約１０ｎｍの膜厚で形成し、さらに窒化膜１５を約０．１μｍの膜厚で形成する。その後、本番パターン９とダミーパターン１１とのアクティブ領域９、１１を除く領域の窒化膜１５を選択的にエッチング除去した後、窒化膜１５マスクを用いて半導体基板１２を約０．３μｍの深さまでエッチングすることによりトレンチ１６を形成する。次いで、トレンチ１６内を埋め込んで全面にＨＤＰ（ハイテ゛ンシティフ゜ラス゛マ）酸化膜から成る分離酸化膜１３ａを、例えば約０．４μｍの膜厚で堆積した後、所定のパターン寸法より大きいアクティブ領域９、１１の分離酸化膜１３ａをエッチングするためのレジストパターン１７を分離酸化膜１３ａ上に形成する。このレジストパターン１７は、対象となるアクティブ領域９、１１より、例えば約１．５μｍアンダーサイシングして形成する（図３（ａ）、図４（ａ））。 First, an underlying oxide film 14 is formed with a thickness of, for example, about 10 nm on a semiconductor substrate 12 made of p-type single crystal silicon having a specific resistance of 10 Ω · cm, for example, and a nitride film 15 is further formed with a thickness of about 0.1 μm. The film thickness is formed. Thereafter, after selectively removing the nitride film 15 in the region excluding the active regions 9 and 11 of the production pattern 9 and the dummy pattern 11, the semiconductor substrate 12 is made to a depth of about 0.3 μm using the nitride film 15 mask. The trench 16 is formed by etching. Next, an isolation oxide film 13a made of an HDP (High Density Plasma) oxide film is deposited on the entire surface so as to fill the trench 16, and the active regions 9 and 11 larger than a predetermined pattern size are deposited, for example, with a film thickness of about 0.4 μm. A resist pattern 17 for etching the isolation oxide film 13a is formed on the isolation oxide film 13a. The resist pattern 17 is formed by undersizing, for example, about 1.5 μm from the target active regions 9 and 11 (FIGS. 3A and 4A).

次に、レジストパターン１７をマスクとして分離酸化膜１３ａを窒化膜１５に到達するまでエッチングして開口する。これにより、比較的広いアクティブ領域９、１１、即ち、大きなダミーパターン１１ｂおよび比較的広い本番パターン９の領域上の分離酸化膜１３ａは中央部が開口され端部１３ｂのみが残存する。このときのエッチングは、ドライでもウェットでも良い。なお、微細本番パターン９ａ上に形成されるＨＤＰ酸化膜１３ｃは図に示すように小さな三角形状となり、例えば、ＤＲＡＭ部のメモリセルなどの微細本番パターン９ａの密集領域においても、小さな三角形状の多数のＨＤＰ酸化膜１３ｃが密集する状態となる（図３（ｂ）、図４（ｂ））。 Next, using the resist pattern 17 as a mask, the isolation oxide film 13a is etched until the nitride film 15 is reached. As a result, the isolation oxide film 13a on the relatively wide active regions 9, 11, that is, the regions of the large dummy pattern 11b and the relatively wide production pattern 9, is opened at the center and only the end 13b remains. The etching at this time may be dry or wet. The HDP oxide film 13c formed on the fine production pattern 9a has a small triangular shape as shown in the figure. For example, even in a dense region of the fine production pattern 9a such as a memory cell of a DRAM portion, a large number of small triangular shapes are formed. The HDP oxide film 13c becomes dense (FIGS. 3B and 4B).

次にＣＭＰ法により分離酸化膜１３ａを研磨して窒化膜１５上の分離酸化膜１３ａを除去してトレンチ１６内のみに残存させ、トレンチ型分離酸化膜１３を形成する（図３（ｃ）、図４（ｃ））。 Next, the isolation oxide film 13a is polished by CMP to remove the isolation oxide film 13a on the nitride film 15 and remain only in the trench 16 to form a trench type isolation oxide film 13 (FIG. 3C). FIG. 4 (c)).

次に、窒化膜１５、下敷き酸化膜１４を順次ウェットエッチングにより除去して、所定の処理を施して図２（ａ）、図２（ｂ）で示した素子分離が完成する。 Next, the nitride film 15 and the underlying oxide film 14 are sequentially removed by wet etching, and a predetermined process is performed to complete the element isolation shown in FIGS. 2 (a) and 2 (b).

この実施の形態では、本番パターン９から離れた領域から大きなダミーパターン１１ｂを敷き詰めるように規則的に配列させて配置し、本番パターン９の周辺で、大きなダミーパターン１１ｂが配置できない隙間領域に、小さなダミーパターン１１ａを挿入し、規則的に配列させて配置したため、トレンチ型分離酸化膜１３の幅が所定の幅を超えて大きくならない。このため、ＣＭＰ法による分離酸化膜１３ａを研磨する際、研磨速度が速くなることが抑えられ、ディッシング（dishing）による膜厚の落ち込みが防止できる。 In this embodiment, the large dummy patterns 11b are regularly arranged so as to be spread from an area away from the actual pattern 9, and the small dummy areas 11b are not disposed in the gap area around the actual pattern 9 where the large dummy patterns 11b cannot be disposed. Since the dummy patterns 11a are inserted and regularly arranged, the width of the trench isolation oxide film 13 does not exceed a predetermined width. For this reason, when the isolation oxide film 13a is polished by the CMP method, it is possible to prevent the polishing rate from being increased, and to prevent the film thickness from dropping due to dishing.

また、微細本番パターン９ａの両側のトレンチ型分離酸化膜１３の幅も、小さなダミーパターン１１ａを挿入することにより狭く抑えられるので、オーバーポリッシュにより微細本番パターン９ａの窒化膜１５が研磨されるのが防止でき、隣接するトレンチ型分離酸化膜１３ａの膜厚の落ち込みも防止できて、トランジスタ特性における逆ナロー効果によるしきい値の低下や、リーク電流の増大など素子の電気的特性の劣化を招くことがなくなる。このような微細本番パターン９ａの両側のトレンチ型分離酸化膜１３の幅は、微細本番パターン９ａの１〜１０倍程度が望ましく、ＣＭＰ法による研磨速度の均一性が向上して上記のような効果が確実に得られる。 Further, since the width of the trench type isolation oxide film 13 on both sides of the fine production pattern 9a is also reduced by inserting a small dummy pattern 11a, the nitride film 15 of the fine production pattern 9a is polished by over polishing. It is possible to prevent the drop of the film thickness of the adjacent trench type isolation oxide film 13a, leading to the deterioration of the electrical characteristics of the device such as the decrease of the threshold due to the reverse narrow effect in the transistor characteristics and the increase of the leakage current. Disappears. The width of the trench type isolation oxide film 13 on both sides of the fine production pattern 9a is preferably about 1 to 10 times that of the fine production pattern 9a, and the uniformity of the polishing rate by the CMP method is improved and the above-described effects are obtained. Is definitely obtained.

さらに、大きなダミーパターン１１ｂと小さなダミーパターン１１ａとを配置することにより、小さなダミーパターン１１ａが密集した領域がなくなり、ＣＭＰ法による研磨速度の均一性が向上するため、アンダーポリッシュにより窒化膜１５上に分離酸化膜１３ａが残存することが防止できる。大きなダミーパターン１１ｂおよび比較的広い本番パターン９の領域上の分離酸化膜１３ａは、ＣＭＰ法による研磨工程の前に、予めエッチング（プリエッチング）して中央部を開口しているため、容易に研磨できてアンダーポリッシュによる問題は無い。 Further, by arranging the large dummy pattern 11b and the small dummy pattern 11a, there is no region where the small dummy patterns 11a are concentrated, and the uniformity of the polishing rate by the CMP method is improved. It is possible to prevent the isolation oxide film 13a from remaining. The isolation oxide film 13a on the region of the large dummy pattern 11b and the relatively wide production pattern 9 is easily polished because it is pre-etched (pre-etched) and opened at the center before the polishing process by the CMP method. There is no problem with under polishing.

また、ダミーパターン１１の配置によりアクティブ領域９、１１の分離酸化膜１３ａと合わせた全体に対する面積占有率は、５割〜８割程度の範囲で、本番パターン９の密集した領域と同等程度にできる。これにより、ＣＭＰ法による研磨速度は、半導体基板１２の面内全体において均一性がさらに向上する。 Further, the area occupancy ratio of the active regions 9 and 11 together with the isolation oxide film 13a by the arrangement of the dummy pattern 11 can be set to the same level as the dense region of the actual pattern 9 in the range of about 50% to 80%. . Thereby, the uniformity of the polishing rate by the CMP method is further improved over the entire surface of the semiconductor substrate 12.

上述したように、この実施の形態では、素子分離の際の分離酸化膜１３ａのＣＭＰ法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。 As described above, in this embodiment, since the uniformity of the polishing rate is improved when the isolation oxide film 13a is polished by the CMP method at the time of element isolation, the semiconductor device has good surface flatness and high reliability. Is obtained.

なお、ダミーパターン１１の寸法は、小さなダミーパターン１１ａが本番パターン９の最小寸法の１〜１００倍程度、大きなダミーパターン１１ｂが本番パターン９の最小寸法の１０〜１０００倍程度の範囲で適宜設定して用い、矩形パターンに限らず、短冊形、かぎ型、あるいはラインandスペース形状でも良いが、プロセス制御が容易な規則的に配列されたものとする。 The dimensions of the dummy pattern 11 are appropriately set within a range where the small dummy pattern 11 a is about 1 to 100 times the minimum dimension of the production pattern 9 and the large dummy pattern 11 b is about 10 to 1000 times the minimum dimension of the production pattern 9. In addition to the rectangular pattern, a rectangular shape, a hook shape, or a line-and-space shape may be used, but it is assumed that they are regularly arranged for easy process control.

また、分離酸化膜１３ａのプリエッチングマスクとなるレジストパターン１７はアクティブ領域より約１．５μｍのアンダーサイシングとしたが、アンダーサイシング量はこれに限るものではなく、プリエッチング後にアクティブ領域の端部に分離酸化膜１３ａが残存すればよい。 Further, although the resist pattern 17 serving as a pre-etching mask for the isolation oxide film 13a is undersizing of about 1.5 μm from the active region, the amount of undersizing is not limited to this, and the edge of the active region after pre-etching is not limited thereto. The isolation oxide film 13a may remain in the portion.

さらに、分離酸化膜１３ａのプリエッチングは、窒化膜１５表面に到達するまでとしたが、到達する前でプリエッチングを終了し、その後のＣＭＰ法による研磨工程で調整しても良い。 Further, the pre-etching of the isolation oxide film 13a is performed until reaching the surface of the nitride film 15. However, the pre-etching may be terminated before reaching the surface of the nitride film 15, and may be adjusted by a subsequent polishing process using a CMP method.

実施の形態２．
次に、上記実施の形態１による図１および図２で示した半導体装置の素子分離構造を、分離酸化膜にＴＥＯＳ酸化膜を用いて形成したものについて、図５、図６に基づいて以下に説明する。 Embodiment 2. FIG.
Next, an element isolation structure of the semiconductor device shown in FIGS. 1 and 2 according to the first embodiment formed by using a TEOS oxide film as an isolation oxide film will be described below with reference to FIGS. explain.

図５は図２（ａ）に対応する部分、図６は図２（ｂ）に対応する部分の素子分離工程をそれぞれ示す断面図である。 FIG. 5 is a cross-sectional view showing a part corresponding to FIG. 2A, and FIG. 6 is a cross-sectional view showing an element isolation process of the part corresponding to FIG.

まず、上記実施の形態１と同様に、半導体基板１２上に下敷き酸化膜１４、さらに窒化膜１５を形成した後、本番パターン９とダミーパターン１１とのアクティブ領域９、１１を除く領域の窒化膜１５を選択的にエッチング除去し、窒化膜１５マスクを用いて半導体基板１２にトレンチ１６を形成する。 First, as in the first embodiment, after forming an underlying oxide film 14 and a nitride film 15 on the semiconductor substrate 12, a nitride film in a region excluding the active regions 9 and 11 of the production pattern 9 and the dummy pattern 11 is formed. 15 is selectively removed by etching, and a trench 16 is formed in the semiconductor substrate 12 using a nitride film 15 mask.

次いで、トレンチ１６内を埋め込んで全面にＴＥＯＳ酸化膜から成る分離酸化膜１３ｄを堆積した後、レジストパターン１７ａを分離酸化膜１３ｄ上に形成する。このレジストパターン１７ａは、所定のパターン寸法より大きいアクティブ領域９、１１、および例えばＤＲＡＭ部のメモリセルなど、微細本番パターン９ａが密集した領域の分離酸化膜１３ｄをエッチングするためのマスクパターンとして形成され、対象となる領域より、例えば約１．５μｍアンダーサイシングして形成する（図５（ａ）、図６（ａ））。 Next, after filling the trench 16 and depositing an isolation oxide film 13d made of a TEOS oxide film on the entire surface, a resist pattern 17a is formed on the isolation oxide film 13d. The resist pattern 17a is formed as a mask pattern for etching the isolation oxide film 13d in the active regions 9 and 11 larger than a predetermined pattern size and the region where the fine production pattern 9a is dense, such as a memory cell of a DRAM portion. For example, the target region is formed by undersizing about 1.5 μm (FIGS. 5A and 6A).

次に、レジストパターン１７ａをマスクとして分離酸化膜１３ｄを、窒化膜１５表面が露出しないところの所定の深さまでエッチングして開口する。これにより、比較的広いアクティブ領域９、１１、即ち、大きなダミーパターン１１ｂ、比較的広い本番パターン９および微細本番パターン９ａの密集領域の分離酸化膜１３ｄは、中央部が下地窒化膜１５を露出しない程度に開口され端部１３ｅが残存する。このときのエッチングは、ドライでもウェットでも良い（図５（ｂ）、図６（ｂ））。 Next, using the resist pattern 17a as a mask, the isolation oxide film 13d is etched and opened to a predetermined depth where the surface of the nitride film 15 is not exposed. Thus, the isolation oxide film 13d in the dense area of the relatively wide active regions 9, 11, that is, the large dummy pattern 11b, the relatively wide production pattern 9 and the fine production pattern 9a, does not expose the underlying nitride film 15. Opened to the extent that the end 13e remains. The etching at this time may be dry or wet (FIGS. 5B and 6B).

この後、上記実施の形態１と同様に、ＣＭＰ法により分離酸化膜１３ｄを研磨して窒化膜１５上の分離酸化膜１３ｄを除去してトレンチ１６内のみに残存させ、トレンチ型分離酸化膜１３を形成する（図５（ｃ）、図６（ｃ））。 After that, as in the first embodiment, the isolation oxide film 13d is polished by the CMP method to remove the isolation oxide film 13d on the nitride film 15 and remain only in the trench 16, so that the trench type isolation oxide film 13 is removed. (FIG. 5C, FIG. 6C).

この実施の形態においても、上記実施の形態１と同様に、素子分離の際の分離酸化膜１３ｄのＣＭＰ法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。 Also in this embodiment, as in the first embodiment, since the uniformity of the polishing rate is improved when polishing the isolation oxide film 13d at the time of element isolation by the CMP method, the surface flatness is good and reliable. A highly reliable semiconductor device can be obtained.

また、ＴＥＯＳ酸化膜から成る分離酸化膜１３ｄのプリエッチングを比較的広いアクティブ領域９、１１のみでなく微細本番パターン９ａの密集領域でも行うものとした。これは、ＴＥＯＳ酸化膜１３ｄでは、微細本番パターン９ａ上でも膜厚が減少することなく、微細本番パターン９ａの密集領域では、微細本番パターン９ａ上のＴＥＯＳ酸化膜１３ｄが、隣接するトレンチ１６上層にも延在して大きな面積のものとなってしまい、ＣＭＰ法による研磨の際、アンダーポリッシュを招き易いためである。 Further, the pre-etching of the isolation oxide film 13d made of the TEOS oxide film is performed not only in the relatively wide active regions 9 and 11, but also in the dense region of the fine production pattern 9a. This is because the TEOS oxide film 13d does not decrease in thickness even on the fine production pattern 9a, and the TEOS oxide film 13d on the fine production pattern 9a is formed in the upper layer of the adjacent trench 16 in the dense region of the fine production pattern 9a. This is because the film extends to a large area and easily causes under-polishing during polishing by the CMP method.

実施の形態３．
次に、この発明の実施の形態３を説明する。 Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described.

図７はこの発明の実施の形態３による半導体装置の平面図、図８（ａ）は図７のＡ７−Ａ７線における断面図、図８（ｂ）は図７のＢ７−Ｂ７線における断面図である。 7 is a plan view of a semiconductor device according to Embodiment 3 of the present invention, FIG. 8A is a cross-sectional view taken along line A7-A7 in FIG. 7, and FIG. 8B is a cross-sectional view taken along line B7-B7 in FIG. It is.

図に示すように、本番パターン９を囲む分離領域１０内に面積の異なる２種のダミーパターン１１（１１ａ、１１ｂ）を配置する。このダミーパターン１１の配置方法は、まず、本番パターン９周囲に小さなダミーパターン１１ａを規則的に配列させる。例えば、３μｍ角のダミーパターン１１ａを５μｍピッチでアレイする。 As shown in the figure, two types of dummy patterns 11 (11a, 11b) having different areas are arranged in a separation region 10 surrounding the actual pattern 9. In this dummy pattern 11 arrangement method, first, small dummy patterns 11 a are regularly arranged around the actual pattern 9. For example, 3 μm square dummy patterns 11 a are arrayed at a pitch of 5 μm.

本番パターン９とその周囲の小さなダミーパターン１１ａのさらに周囲に、大きなダミーパターン１１ｂを敷き詰めるように規則的に配列させて配置する。例えば、１８μｍ角のダミーパターン１１ｂを２０μｍピッチでアレイする。 The large dummy patterns 11b are regularly arranged and arranged around the actual pattern 9 and the small dummy patterns 11a around it. For example, 18 μm square dummy patterns 11b are arrayed at a pitch of 20 μm.

このような半導体装置の素子分離工程は、分離酸化膜にＨＤＰ酸化膜１３ａを用いた場合は上記実施の形態１と同様に（図３、図４参照）、また、分離酸化膜にＴＥＯＳ酸化膜１３ｄを用いた場合は上記実施の形態２と同様に（図５、図６参照）行う。 In such an element isolation process of the semiconductor device, when the HDP oxide film 13a is used as the isolation oxide film, the same as in the first embodiment (see FIGS. 3 and 4), and the TEOS oxide film is used as the isolation oxide film. When 13d is used, the same operation as in the second embodiment is performed (see FIGS. 5 and 6).

この実施の形態では、本番パターン９周囲に小さなダミーパターン１１ａを配置し、さらにその周囲に大きなダミーパターン１１ｂを規則的に配列させて配置したため、トレンチ型分離酸化膜１３の幅が所定の幅を超えて大きくならない。このため、上記実施の形態１および２と同様に、ＣＭＰ法による分離酸化膜１３ａ（１３ｄ）を研磨する際、研磨速度が速くなることが抑えられ、ディッシング（dishing）による膜厚の落ち込みが防止できる。 In this embodiment, since the small dummy pattern 11a is arranged around the actual pattern 9 and the large dummy pattern 11b is regularly arranged around the actual pattern 9, the trench type isolation oxide film 13 has a predetermined width. It doesn't get bigger. For this reason, as in the first and second embodiments, when the isolation oxide film 13a (13d) by the CMP method is polished, it is possible to suppress the polishing rate from being increased and to prevent the film thickness from dropping due to dishing. it can.

また、微細本番パターン９ａの両側のトレンチ型分離酸化膜１３の幅も、周囲に小さなダミーパターン１１ａが配置されているため狭く抑えられるので、オーバーポリッシュにより微細本番パターン９ａの窒化膜１５が研磨されるのが防止でき、素子の電気的特性の劣化を招くことがなくなる。さらに、大きなダミーパターン１１ｂと小さなダミーパターン１１ａとを配置することにより、小さなダミーパターン１１ａが密集した領域がなくなり、アンダーポリッシュも防止できる。大きなダミーパターン１１ｂおよび比較的広い本番パターン９の領域上の分離酸化膜１３ａ（１３ｄ）は、ＣＭＰ法による研磨工程の前に、予めエッチング（プリエッチング）して中央部を開口しているため、容易に研磨できてアンダーポリッシュによる問題は無い。 Further, since the width of the trench type isolation oxide film 13 on both sides of the fine production pattern 9a is also narrowed because the small dummy pattern 11a is disposed around the fine production pattern 9a, the nitride film 15 of the fine production pattern 9a is polished by over polishing. This can prevent the deterioration of the electrical characteristics of the device. Further, by arranging the large dummy pattern 11b and the small dummy pattern 11a, there is no area where the small dummy patterns 11a are densely packed, and under polishing can be prevented. Since the isolation oxide film 13a (13d) on the region of the large dummy pattern 11b and the relatively wide production pattern 9 is etched (pre-etched) in advance before the polishing process by the CMP method, the central portion is opened. It can be polished easily and there is no problem with under polishing.

上述したように、この実施の形態においても、上記実施の形態１および２と同様に、素子分離の際の分離酸化膜１３ａ（１３ｄ）のＣＭＰ法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。 As described above, also in this embodiment, as in the first and second embodiments, the polishing rate uniformity is improved when the isolation oxide film 13a (13d) is polished by the CMP method at the time of element isolation. Therefore, a semiconductor device with good surface flatness and high reliability can be obtained.

なお、上記実施の形態１〜３では、ダミーパターン１１は大小２種類のものとしたが、３種類以上にしても良く、上記実施の形態１のように、本番パターン９から遠方位置に一番大きいダミーパターン１１を配置し、本番パターン９に向かってダミーパターン１１の面積を徐々に小さいものを配置するか、あるいは、上記実施の形態３のように、本番パターン９の周囲に一番小さいダミーパターン１１を配置し、遠方位置に向かってダミーパターン１１の面積を徐々に大きいものを配置する。 In the first to third embodiments, the dummy pattern 11 has two types of large and small. However, the dummy pattern 11 may be three or more types, and is the most distant from the actual pattern 9 as in the first embodiment. A large dummy pattern 11 is arranged, and the dummy pattern 11 is gradually reduced in area toward the actual pattern 9 or the smallest dummy is formed around the actual pattern 9 as in the third embodiment. The pattern 11 is arranged, and the dummy pattern 11 is gradually increased in area toward the far position.

このように、本番パターン９との位置関係によってダミーパターン１１の面積を設定して配置し、トレンチ型分離酸化膜１３の幅が必要以上に大きくなることを抑えることにより、ＣＭＰ法による分離酸化膜１３ａ（１３ｄ）の研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 As described above, the area of the dummy pattern 11 is set according to the positional relationship with the actual pattern 9, and the width of the trench type isolation oxide film 13 is prevented from becoming unnecessarily large. When polishing 13a (13d), the uniformity of the polishing rate can be improved, and a semiconductor device with good surface flatness and high reliability can be obtained.

この発明の実施の形態１による半導体装置の平面図である。1 is a plan view of a semiconductor device according to a first embodiment of the present invention. この発明の実施の形態１による半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. この発明の実施の形態１による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態１による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態２による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 2 of this invention. この発明の実施の形態２による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 2 of this invention. この発明の実施の形態３による半導体装置の平面図である。It is a top view of the semiconductor device by Embodiment 3 of this invention. 図７の断面図である。It is sectional drawing of FIG. 従来の半導体装置の平面図である。It is a top view of the conventional semiconductor device. 従来の半導体装置の断面図である。It is sectional drawing of the conventional semiconductor device. 従来の半導体装置の問題点を示す断面図である。It is sectional drawing which shows the problem of the conventional semiconductor device. 従来の別例による半導体装置の平面図である。It is a top view of the semiconductor device by another conventional example. 従来の別例による半導体装置の平面図である。It is a top view of the semiconductor device by another conventional example. 図１２に示す半導体装置の断面図である。It is sectional drawing of the semiconductor device shown in FIG.

符号の説明Explanation of symbols

９電気的アクティブデバイス領域、９ａ電気的アクティブデバイスの微細幅パターンとしての微細本番パターン、１０分離領域、１１ダミーパターン、１１ａ小さなダミーパターン、１１ｂ大きなダミーパターン、１２半導体基板、１３トレンチ型分離酸化膜、１３ａ，１３ｄ分離酸化膜、１３ｂ，１３ｅ端部（分離酸化膜）、１４下敷き酸化膜、１５窒化膜、１６トレンチ。 DESCRIPTION OF SYMBOLS 9 Electrical active device area | region, 9a Fine production pattern as a fine width pattern of an electrical active device, 10 isolation | separation area | region, 11 dummy pattern, 11a small dummy pattern, 11b large dummy pattern, 12 semiconductor substrate, 13 trench type isolation oxide film , 13a, 13d Isolation oxide film, 13b, 13e End portions (isolation oxide film), 14 Underlay oxide film, 15 Nitride film, 16 Trench.

Claims

半導体基板と、
上記半導体基板の主表面上に形成されたアクティブデバイス領域と、
上記アクティブデバイス領域の周りにある分離領域と、
上記分離領域内に第一のピッチで第一の方向と上記第一の方向と異なる第二の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第三の方向と上記第三の方向と異なる第四の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に所定の方向に第三のピッチで配置された複数の第三アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第三アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さいことを特徴とする半導体装置。 A semiconductor substrate;
An active device region formed on the main surface of the semiconductor substrate;
An isolation region around the active device region;
A plurality of first active dummy patterns arranged in a first direction and a second direction different from the first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a fourth direction different from the third direction and the third direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged at a third pitch in a predetermined direction in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, the first active dummy pattern has a smaller plane area than the second active dummy pattern, and the first pitch is smaller than the second pitch. The three active dummy patterns have a smaller plane area than the first active dummy pattern.

請求項１に記載の半導体装置において、
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状及び平面積はそれぞれ等しいことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
The planar shape and the planar area of the plurality of first active dummy patterns are equal, and the planar shape and the planar area of the plurality of second active dummy patterns are respectively equal.

請求項２に記載の半導体装置において、
上記第一、第二及び第三アクティブダミーパターンは上記酸化膜に囲まれており、
上記アクティブデバイス領域に対して、上記第一アクティブダミーパターンよりも離れた位置に上記第二アクティブダミーパターンは配置されており、
上記アクティブデバイス領域に対して、上記第三アクティブダミーパターンよりも離れた位置に上記第一アクティブダミーパターンは配置されていることを特徴とする半導体装置。 The semiconductor device according to claim 2,
The first, second and third active dummy patterns are surrounded by the oxide film,
The second active dummy pattern is disposed at a position away from the first active dummy pattern with respect to the active device region,
The semiconductor device according to claim 1, wherein the first active dummy pattern is disposed at a position farther from the third active dummy pattern than the third active dummy pattern.

請求項１に記載の半導体装置において、
上記第一の方向は上記第三の方向であり、上記第二の方向は上記第四の方向であり、上記第一アクティブダミーパターンと、上記第二アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The first direction is the third direction, the second direction is the fourth direction, and the first active dummy pattern and the second active dummy pattern are respectively similar. A semiconductor device characterized by the above.

半導体基板と、
上記半導体基板の主表面上に形成されたメモリセル用の第一アクティブデバイス領域と、メモリセル以外に用いられる第二アクティブデバイス領域と、
上記第一及び第二アクティブデバイス領域の間及び周りにある分離領域と、
上記分離領域内に第一のピッチで第一の方向と上記第一の方向と異なる第二の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第三の方向と上記第三の方向と異なる第四の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に所定の方向に第三のピッチで配置された複数の第三アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第三アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さいことを特徴とする半導体装置。 A semiconductor substrate;
A first active device region for a memory cell formed on the main surface of the semiconductor substrate; a second active device region used for other than the memory cell;
An isolation region between and around the first and second active device regions;
A plurality of first active dummy patterns arranged in a first direction and a second direction different from the first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a fourth direction different from the third direction and the third direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged at a third pitch in a predetermined direction in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, the first active dummy pattern has a smaller plane area than the second active dummy pattern, and the first pitch is smaller than the second pitch. The three active dummy patterns have a smaller plane area than the first active dummy pattern.

請求項５に記載の半導体装置において、
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面積はそれぞれ等しいことを特徴とする半導体装置。 The semiconductor device according to claim 5,
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
2. The semiconductor device according to claim 1, wherein the plurality of first active dummy patterns have the same planar area, and the plurality of second active dummy patterns have the same planar area.

請求項６に記載の半導体装置において、
第一、第二及び第三アクティブダミーパターンは上記酸化膜に囲まれており、
上記複数の第一アクティブダミーパターンの平面形状はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状はそれぞれ等しいことを特徴とする半導体装置。 The semiconductor device according to claim 6.
The first, second and third active dummy patterns are surrounded by the oxide film,
2. The semiconductor device according to claim 1, wherein the plurality of first active dummy patterns have the same planar shape, and the plurality of second active dummy patterns have the same planar shape.

請求項５に記載の半導体装置において、
上記第一アクティブデバイス領域に対して、上記第一アクティブダミーパターンよりも離れた位置に上記第二アクティブダミーパターンは配置されており、
上記第一アクティブデバイス領域に対して、上記第三アクティブダミーパターンよりも離れた位置に上記第一アクティブダミーパターンは配置されていることを特徴とする半導体装置。 The semiconductor device according to claim 5,
The second active dummy pattern is arranged at a position away from the first active dummy pattern with respect to the first active device region,
The semiconductor device according to claim 1, wherein the first active dummy pattern is arranged at a position away from the third active dummy pattern with respect to the first active device region.

請求項５に記載の半導体装置において、
上記第一の方向は上記第三の方向であり、上記第二の方向は上記第四の方向であり、上記第一アクティブダミーパターンと上記第二アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 5,
The first direction is the third direction, the second direction is the fourth direction, and the first active dummy pattern and the second active dummy pattern are similar to each other. A featured semiconductor device.

半導体基板と、
上記半導体基板の主表面上に形成された第一アクティブデバイス領域及び第二アクティブデバイス領域と、
上記第一及び第二アクティブデバイス領域の間にある分離領域と、
上記分離領域内に第一のピッチで第一の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第二の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に上記第一のピッチで上記第一の方向に配置された複数の第三アクティブダミーパターンと、
上記分離領域内に第三のピッチで第三の方向に配置された複数の第四アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンおよび上記第三アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第三アクティブダミーパターンよりも平面積が小さく、
上記第一アクティブデバイス領域、上記第一アクティブダミーパターン、上記第二アクティブダミーパターン、上記第三アクティブダミーパターン及び上記第二アクティブデバイス領域の順番で配置されていることを特徴とする半導体装置。 A semiconductor substrate;
A first active device region and a second active device region formed on the main surface of the semiconductor substrate;
An isolation region between the first and second active device regions;
A plurality of first active dummy patterns arranged in a first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a second direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged in the first direction at the first pitch in the separation region;
A plurality of fourth active dummy patterns arranged in a third direction at a third pitch in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, and the first active dummy pattern and the third active dummy pattern are smaller than the second active dummy pattern. The planar area is small, the fourth active dummy pattern has a smaller planar area than the first active dummy pattern, the fourth active dummy pattern has a smaller planar area than the third active dummy pattern,
The semiconductor device, wherein the first active device region, the first active dummy pattern, the second active dummy pattern, the third active dummy pattern, and the second active device region are arranged in this order.

請求項１０に記載の半導体装置において、
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第三アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記第一アクティブダミーパターンと上記第三アクティブダミーパターンとの間は平面形状及び平面積が等しいことを特徴とする半導体装置。 The semiconductor device according to claim 10.
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
The planar shape and the planar area of the plurality of first active dummy patterns are equal, the planar shape and the planar area of the plurality of second active dummy patterns are respectively equal, and the planar shape and the planar area of the plurality of third active dummy patterns are each equal. And the first active dummy pattern and the third active dummy pattern have the same planar shape and flat area.

請求項１１に記載の半導体装置において、
上記第一、第二、第三及び第四アクティブダミーパターンは上記酸化膜に囲まれていることを特徴とする半導体装置。 The semiconductor device according to claim 11,
The semiconductor device characterized in that the first, second, third and fourth active dummy patterns are surrounded by the oxide film.

請求項１０に記載の半導体装置において、
上記第四アクティブダミーパターンは、上記第一アクティブデバイス領域と上記第一アクティブダミーパターンとの間、もしくは上記第二アクティブデバイス領域と上記第三アクティブダミーパターンとの間いずれか一方に配置されることを特徴とする半導体装置。 The semiconductor device according to claim 10.
The fourth active dummy pattern is disposed between the first active device region and the first active dummy pattern or between the second active device region and the third active dummy pattern. A semiconductor device characterized by the above.

請求項１０に記載の半導体装置において、
上記第一の方向は上記第二の方向であり、上記第一アクティブダミーパターンと上記第二アクティブダミーパターンと上記第三アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 10.
The semiconductor device according to claim 1, wherein the first direction is the second direction, and the first active dummy pattern, the second active dummy pattern, and the third active dummy pattern are similar to each other.

半導体基板と、
上記半導体基板の主表面上に形成された第一アクティブデバイス領域及び第二アクティブデバイス領域群と、
上記第一及び第二アクティブデバイス領域群の間にある分離領域と、
上記分離領域内に第一のピッチで第一の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第二の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に上記第一のピッチで上記第一の方向に配置された複数の第三アクティブダミーパターンと、
上記分離領域内に第三のピッチで第三の方向に配置された複数の第四アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンおよび上記第三アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第三アクティブダミーパターンよりも平面積が小さく、
上記第一アクティブデバイス領域、上記第一アクティブダミーパターン、上記第二アクティブダミーパターン、上記第三アクティブダミーパターン及び上記第二アクティブデバイス領域群の順番で配置されていることを特徴とする半導体装置。 A semiconductor substrate;
A first active device region and a second active device region group formed on the main surface of the semiconductor substrate;
An isolation region between the first and second active device region groups;
A plurality of first active dummy patterns arranged in a first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a second direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged in the first direction at the first pitch in the separation region;
A plurality of fourth active dummy patterns arranged in a third direction at a third pitch in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, and the first active dummy pattern and the third active dummy pattern are smaller than the second active dummy pattern. The planar area is small, the fourth active dummy pattern has a smaller planar area than the first active dummy pattern, the fourth active dummy pattern has a smaller planar area than the third active dummy pattern,
A semiconductor device, wherein the first active device region, the first active dummy pattern, the second active dummy pattern, the third active dummy pattern, and the second active device region group are arranged in this order.

請求項１５に記載の半導体装置において、
上記第二アクティブデバイス領域群は２つのアクティブデバイス領域を有することを特徴とする半導体装置。 The semiconductor device according to claim 15,
The second active device region group has two active device regions.

請求項１５に記載の半導体装置において、
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第三アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記第一アクティブダミーパターンと上記第三アクティブダミーパターンとの間は平面形状及び平面積が等しいことを特徴とする半導体装置。 The semiconductor device according to claim 15,
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
The plurality of first active dummy patterns have the same planar shape and planar area, the plurality of second active dummy patterns have the same planar shape and planar area, and the plurality of third active dummy patterns have the planar shape and planar area. Are equal to each other, and a planar shape and a planar area are equal between the first active dummy pattern and the third active dummy pattern.

請求項１７に記載の半導体装置において、
上記第一、第二、第三及び第四アクティブダミーパターンは上記酸化膜に囲まれていることを特徴とする半導体装置。 The semiconductor device according to claim 17,
The semiconductor device characterized in that the first, second, third and fourth active dummy patterns are surrounded by the oxide film.

請求項１５に記載の半導体装置において、
上記第四アクティブダミーパターンは、上記第一アクティブデバイス領域と上記第一アクティブダミーパターンとの間、もしくは上記第二アクティブデバイス領域群と上記第三アクティブダミーパターンとの間いずれか一方に配置されることを特徴とする半導体装置。 The semiconductor device according to claim 15,
The fourth active dummy pattern is disposed either between the first active device region and the first active dummy pattern or between the second active device region group and the third active dummy pattern. A semiconductor device.

請求項１５に記載の半導体装置において、
上記第一の方向は上記第二の方向であり、上記第一アクティブダミーパターンと上記第二アクティブダミーパターンと上記第三アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 15,
The semiconductor device according to claim 1, wherein the first direction is the second direction, and the first active dummy pattern, the second active dummy pattern, and the third active dummy pattern are similar to each other.