JP2009076699A - Method of manufacturing multilayer printed wiring board - Google Patents

Method of manufacturing multilayer printed wiring board Download PDF

Info

Publication number
JP2009076699A
JP2009076699A JP2007244538A JP2007244538A JP2009076699A JP 2009076699 A JP2009076699 A JP 2009076699A JP 2007244538 A JP2007244538 A JP 2007244538A JP 2007244538 A JP2007244538 A JP 2007244538A JP 2009076699 A JP2009076699 A JP 2009076699A
Authority
JP
Japan
Prior art keywords
masking film
printed wiring
multilayer printed
film
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007244538A
Other languages
Japanese (ja)
Inventor
Hideyuki Fujinami
秀之 藤浪
Hiroshi Kuami
寛 朽網
Satoru Nakao
知 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007244538A priority Critical patent/JP2009076699A/en
Publication of JP2009076699A publication Critical patent/JP2009076699A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer printed wiring board having a via hole filled with conductive paste, wherein a masking film is prevented from being peeled and also made easy to peel by suitably controlling adhesive strengths of the masking film and an adhesive film, and a projection of conductive paste is prevented from being defective when the masking film is peeled. <P>SOLUTION: The adhesive film 3 is laminated on an insulating base 1, and the masking film 4 is laminated on the adhesive film 3 with an adhesive strength of 0.20 to 3.0 N/cm. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層された多層プリント配線板の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer printed wiring board in which a plurality of insulating base materials provided with a conductor forming a wiring pattern on one side are laminated.

近年の電子機器の軽量化、薄型化、小型化に伴い、半導体チップや電子部品の小型化及び端子間の狭ピッチ化が図られ、プリント配線板においては、配線の高密度化及び多層化が必要不可欠となっている。   With recent reduction in weight, thickness, and size of electronic devices, semiconductor chips and electronic components have been downsized and the pitch between terminals has been reduced. It is indispensable.

特許文献１には、絶縁基材にビアホールを形成し、このビアホールに導電性ペーストを充填することによって、基板表裏の導通を得るようにした多層プリント配線板の製造方法が記載されている。この製造方法においては、導電性ペーストの突起を形成する必要があるため、基材にマスキングフィルムをラミネートしてからビアホールを形成し、導電性ペーストを充填した後、マスキングフィルムを剥がして、導電性ペーストの突起を形成するようにしている。   Patent Document 1 describes a method for manufacturing a multilayer printed wiring board in which a via hole is formed in an insulating base material and a conductive paste is filled in the via hole to obtain electrical conduction between the front and back of the substrate. In this manufacturing method, since it is necessary to form the protrusion of the conductive paste, the masking film is laminated on the base material, the via hole is formed, and after filling the conductive paste, the masking film is peeled off to make the conductive A protrusion of paste is formed.

また、特許文献２には、吸熱物質を含有させるか塗布したマスキングフィルムを用いることによって、レーザ加工時の収縮を防止する技術が記載されている。   Patent Document 2 describes a technique for preventing shrinkage during laser processing by using a masking film containing or coated with an endothermic substance.

特許文献３には、マスキングフィルムに金属層を設けることによって、レーザ加工時の基材への融着を防止する技術が示されている。   Patent Document 3 discloses a technique for preventing fusion to a base material during laser processing by providing a metal layer on a masking film.

特開２００３−３３２７４７公報JP 2003-332747 A 特開２００４−３４３０８６公報JP 2004-343086 A 特許第３２９７７２１号公報Japanese Patent No. 3297721

ところで、前述したような従来の多層プリント配線板の製造方法においては、図２に示すように、マスキングフィルムと接着材フィルムの密着力が弱い場合には、レーザ加工などによりビアホールを形成したとき、または、デスミア時、あるいは、酸洗浄時に、マスキングフィルムの剥がれが生じる。   By the way, in the manufacturing method of the conventional multilayer printed wiring board as described above, as shown in FIG. 2, when the adhesion force between the masking film and the adhesive film is weak, when the via hole is formed by laser processing or the like, Alternatively, the masking film is peeled off during desmearing or acid cleaning.

また、マスキングフィルムと接着材フィルムとの密着力が強い場合には、マスキングフィルムが剥離させにくく、また、マスキングフィルムを剥離させたときに、図３に示すように、導電性ペーストの突起に欠け不良が生じる。   In addition, when the adhesion between the masking film and the adhesive film is strong, the masking film is difficult to peel off, and when the masking film is peeled off, as shown in FIG. Defects occur.

そこで、本発明は、前述の実情に鑑みて提案されるものであって、導電性ペーストが充填されたビアホールを有する多層プリント配線板の製造方法において、マスキングフィルムと接着材フィルムとの密着力を適切にコントロールすることにより、ビアホールを形成したとき、デスミア時及び酸洗浄時にマスキングフィルムの剥がれを防止でき、かつ、マスキングフィルムの剥離が容易であり、マスキングフィルムを剥離させたときに導電性ペーストの突起に不良が生じることを防止できる多層プリント配線板の製造方法を提供することを目的とする。   Therefore, the present invention is proposed in view of the above circumstances, and in the method for manufacturing a multilayer printed wiring board having a via hole filled with a conductive paste, the adhesion between the masking film and the adhesive film is improved. By controlling appropriately, peeling of the masking film can be prevented during desmearing and acid cleaning when the via hole is formed, and the masking film can be easily peeled off. It aims at providing the manufacturing method of the multilayer printed wiring board which can prevent that a defect arises in a processus | protrusion.

本発明に係る多層プリント配線板の製造方法は、以下の構成のいずれか一を有するものである。   The manufacturing method of the multilayer printed wiring board which concerns on this invention has any one of the following structures.

〔構成１〕
片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され各絶縁性基材に設けられたビアホール充填された導電性ペーストにより各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、絶縁性基材に接着材フィルムをラミネートし、この接着材フィルム面にマスキングフィルムを０．２０Ｎ／ｃｍ以上３．０Ｎ／ｃｍ以下の密着力でラミネートすることを特徴とするものである。 [Configuration 1]
A plurality of insulating base materials each provided with a conductor forming a wiring pattern on one side are laminated and a conductive paste filled in via holes provided in each insulating base material is provided between the conductors provided on each insulating base material. A method for producing a conductive multilayer printed wiring board, in which an adhesive film is laminated on an insulating substrate, and a masking film is adhered to the adhesive film surface at an adhesive strength of 0.20 N / cm to 3.0 N / cm. It is characterized by laminating with.

〔構成２〕
構成１を有する多層プリント配線板の製造方法において、マスキングフィルムをなす材料は、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイト、ポリイミド、ポリプロピレン、ポリエチレン、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、または、メラミン樹脂から選ばれる少なくとも一つであることを特徴とするものである。 [Configuration 2]
In the method for producing a multilayer printed wiring board having Configuration 1, the material forming the masking film is polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfite, polyimide, polypropylene, polyethylene, epoxy resin, silicone resin, phenol resin, or melamine resin. It is characterized by being at least one selected from.

〔構成３〕
構成１、または、構成２を有する多層プリント配線板の製造方法において、接着材フィルム面へのマスキングフィルムのラミネートは、プレス機、もしくは、ロールラミネータを用いて行うことを特徴とするものである。 [Configuration 3]
In the manufacturing method of the multilayer printed wiring board which has the structure 1 or the structure 2, the masking film is laminated on the adhesive film surface by using a press or a roll laminator.

〔構成４〕
構成１乃至構成３のいずれか一を有する多層プリント配線板の製造方法において、接着材フィルム面へのマスキングフィルムのラミネートは、０．２ＭＰａ以下の真空下で行うことを特徴とするものである。 [Configuration 4]
In the method for manufacturing a multilayer printed wiring board having any one of Configurations 1 to 3, the masking film is laminated on the adhesive film surface under a vacuum of 0.2 MPa or less.

構成１を有する本発明に係る多層プリント配線板の製造方法においては、マスキングフィルムと接着フィルムとの密着力を０．２０Ｎ／ｃｍ以上３．０Ｎ／ｃｍ以下の範囲に規定することによって、レーザ、デスミア、酸洗浄などの工程において、マスキングフィルムの接着材フィルムからの剥離を防止し、また、導電性ペースト印刷後、マスキングフィルムを剥がしたときに、導電性ペーストの良好な形状の突起を形成することを可能とする。   In the manufacturing method of the multilayer printed wiring board according to the present invention having the configuration 1, the adhesive force between the masking film and the adhesive film is regulated in the range of 0.20 N / cm to 3.0 N / cm, In processes such as desmear and acid cleaning, peeling of the masking film from the adhesive film is prevented, and when the masking film is peeled off after printing the conductive paste, a well-shaped protrusion of the conductive paste is formed. Make it possible.

構成２を有する本発明に係る多層プリント配線板の製造方法においては、マスキングフィルムをなす材料は、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイト、ポリイミド、ポリプロピレン、ポリエチレン、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、または、メラミン樹脂から選ばれる少なくとも一つであるので、マスキングフィルムの接着材フィルムへの密着力を適正な状態に管理することができる。   In the method for producing a multilayer printed wiring board according to the present invention having Configuration 2, the material forming the masking film is polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfite, polyimide, polypropylene, polyethylene, epoxy resin, silicone resin, phenol resin. Alternatively, since it is at least one selected from melamine resins, the adhesion of the masking film to the adhesive film can be managed in an appropriate state.

構成３を有する本発明に係る多層プリント配線板の製造方法においては、接着材フィルム面へのマスキングフィルムのラミネートは、プレス機、もしくは、ロールラミネータを用いて行うので、マスキングフィルムの接着材フィルムへの密着力を適正な状態に管理することができる。   In the method for producing a multilayer printed wiring board according to the present invention having configuration 3, the masking film is laminated on the adhesive film surface using a press or a roll laminator. Can be managed in an appropriate state.

構成４を有する本発明に係る多層プリント配線板の製造方法においては、接着材フィルム面へのマスキングフィルムのラミネートは、０．２ＭＰａ以下の真空下で行うので、マスキングフィルムの接着材フィルムへの密着力を適正な状態に管理することができる。   In the method for producing a multilayer printed wiring board according to the present invention having Configuration 4, since the masking film is laminated on the adhesive film surface under a vacuum of 0.2 MPa or less, the masking film is adhered to the adhesive film. The force can be managed in an appropriate state.

すなわち、本発明は、レーザ、デスミア、酸洗浄などの工程において、マスキングフィルムの接着材フィルムからの剥離を防止し、また、導電性ペースト印刷後、マスキングフィルムを剥がしたときに、導電性ペーストの良好な形状の突起を形成することができる多層プリント配線板の製造方法を提供することができるものである。   That is, the present invention prevents peeling of the masking film from the adhesive film in steps such as laser, desmear, and acid cleaning, and when the masking film is peeled off after printing the conductive paste, It is possible to provide a method for producing a multilayer printed wiring board capable of forming a projection having a good shape.

以下、本発明を実施するための最良の形態について図面を参照して説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

本発明に係る多層プリント配線板の製造方法においては、接着材フィルムとマスキングフィルムとの密着力を０．２０Ｎ／ｃｍ以上、３．０Ｎ／ｃｍ以下の範囲として、マスキングフィルムを接着フィルムにラミネートすることによって、レーザ加工、デスミア、酸洗浄などの各工程において、マスキングフィルムの接着フィルムからの剥離を防止し、また、導電性ペースト印刷後、マスキングフィルムを剥がしたときに、導電性ペーストの良好な形状の突起を形成することを可能としたものである。   In the method for producing a multilayer printed wiring board according to the present invention, the masking film is laminated on the adhesive film with the adhesive force between the adhesive film and the masking film being in the range of 0.20 N / cm to 3.0 N / cm. Therefore, in each process such as laser processing, desmearing, acid cleaning, etc., the peeling of the masking film from the adhesive film is prevented, and when the masking film is peeled off after printing the conductive paste, the conductive paste is good. It is possible to form a protrusion having a shape.

図１は、本発明に係る多層プリント配線板の製造方法を説明する側面図である。   FIG. 1 is a side view for explaining a method for producing a multilayer printed wiring board according to the present invention.

本発明に係る多層プリント配線板の製造方法は、図１に示すように、以下の工程により実施される。   The manufacturing method of the multilayer printed wiring board which concerns on this invention is implemented by the following processes, as shown in FIG.

まず、図１中（０）に示すように、ポリイミド、ＬＣＰなどの絶縁体１に銅箔などの導体２を張り合わせたの積層板の導体を、図１中（１）に示すように、フォトリソグラフィーによって必要な部分にのみ配線となるように回路を形成する。   First, as shown in (0) in FIG. 1, a conductor of a laminated plate in which a conductor 2 such as copper foil is bonded to an insulator 1 such as polyimide or LCP is shown in FIG. A circuit is formed so that wiring is formed only in a necessary portion by lithography.

次に、図１中（２）に示すように、絶縁体面に熱可塑性あるいは熱硬化性の接着材フィルム３をラミネートする。   Next, as shown in FIG. 1 (2), a thermoplastic or thermosetting adhesive film 3 is laminated on the insulator surface.

さらに、図１中（３）に示すように、接着材フィルム３に、マスキングフィルム（プラスチックフィルム）４をラミネートする。マスキングフィルム４の材料には、特に制限は無く、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイト、ポリイミド、ポリプロピレン、ポリエチレン、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、メラミン樹脂などのプラスチックフィルムである。   Further, as shown in FIG. 1 (3), a masking film (plastic film) 4 is laminated on the adhesive film 3. The material of the masking film 4 is not particularly limited, and is a plastic film such as polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfite, polyimide, polypropylene, polyethylene, epoxy resin, silicone resin, phenol resin, melamine resin.

ラミネーションは、ロールラミネータ、平行平板のプレスなどを用いて行い、また、それらが真空下で行われても良い。   Lamination is performed using a roll laminator, a parallel plate press, or the like, or they may be performed under vacuum.

図１中（４）に示すように、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザあるいはエキシマーレーザ等のレーザによって、所定の位置にマスキングフィルム４側から導体２までの有底ビアホール５を形成する。導体２と導電性ペースト６の接続信頼性を向上させるために、必要に応じて、有底ビアホール５に残存したスミアを除去するためデスミア処理を行う。また、塩酸、硫酸などの酸を用いて洗浄する。   As shown in FIG. 1 (4), a bottomed via hole 5 from the masking film 4 side to the conductor 2 is formed at a predetermined position by a laser such as a carbon dioxide laser, a UV-YAG laser, or an excimer laser. In order to improve the connection reliability between the conductor 2 and the conductive paste 6, a desmear process is performed as necessary to remove smear remaining in the bottomed via hole 5. Moreover, it wash | cleans using acids, such as hydrochloric acid and a sulfuric acid.

その後、図１中（５）に示すように、スクリーン印刷法、ディスペンス法、インクジェット法などによって、有底ビアホール５に導電性ペースト６を均一に充填する。ここで、マスキングフィルム４は、導電性ペースト６が有底ビアホール５部分以外の接着材フィルムに塗布されることを防止するためのマスキングの役割を果たす。   Thereafter, as shown in FIG. 1 (5), the conductive paste 6 is uniformly filled into the bottomed via hole 5 by a screen printing method, a dispensing method, an ink jet method or the like. Here, the masking film 4 plays a role of masking for preventing the conductive paste 6 from being applied to the adhesive film other than the bottomed via hole 5 portion.

図１中（６）に示すように、マスキングフィルム４を剥離し、導電性ペースト６の突起を形成する。   As shown in FIG. 1 (6), the masking film 4 is peeled off to form the protrusions of the conductive paste 6.

図１中（７）に示すように、図１中の（１）乃至（６）を経た基板を複数枚作製し、それぞれに設けた穴あるいは導体パターンを画像認識するか、もしくは、それぞれに設けた穴にピンを用いて位置合わせを行う。   As shown in (7) in FIG. 1, a plurality of substrates having passed through (1) to (6) in FIG. 1 are manufactured, and the holes or conductor patterns provided in each of them are image-recognized or provided in each. Use a pin to align the holes.

図１中（８）に示すように、プレス機で熱圧着する。その際、導電性ペースト６の突起が回路に潰され、有底ビアホール５に高密度に充填され、かつ、導電性ペースト６と回路２が電気的に接続される。   As shown in FIG. 1 (8), thermocompression bonding is performed with a press. At that time, the protrusions of the conductive paste 6 are crushed into a circuit, filled into the bottomed via holes 5 with high density, and the conductive paste 6 and the circuit 2 are electrically connected.

図１中（９）に示すように、表面の導体２をカバーレイ７、あるいは、ソルダーレジストなどの絶縁層で覆うように形成する。   As shown in FIG. 1 (9), the conductor 2 on the surface is formed so as to be covered with an insulating layer such as a coverlay 7 or a solder resist.

以下、本発明の実施例１乃至６、比較例１乃至３について詳細に説明する。   Hereinafter, Examples 1 to 6 and Comparative Examples 1 to 3 of the present invention will be described in detail.

（実施例１）
図１中（３）において、マスキングフィルムにポリエチレンナフタレートを用い、接着材フィルムとの密着力が０．８７Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 Example 1
In FIG. 1, (3), polyethylene naphthalate was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 0.87 N / cm.

密着力は、接着材の種類、マスキングフィルムの種類、ラミネートの温度、時間などによって制御することができる。   The adhesion can be controlled by the type of adhesive, the type of masking film, the temperature of the laminate, the time, and the like.

（実施例２）
図１中（３）において、マスキングフィルムにポリイミドを用い、接着材フィルムとの密着力が０．４８Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 (Example 2)
In FIG. 1 (3), polyimide was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 0.48 N / cm.

（実施例３）
図１中（３）において、マスキングフィルムにポリエチレンテレフタレートを用い、接着材フィルムとの密着力が０．５９Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 (Example 3)
In FIG. 1, (3), polyethylene terephthalate was used as the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 0.59 N / cm.

（実施例４）
図１中（３）において、マスキングフィルムにポリエチレンナフタレートを用い、接着材フィルムとの密着力が０．２２Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 Example 4
In FIG. 1, (3), polyethylene naphthalate was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 0.22 N / cm.

（実施例５）
図１中（３）において、マスキングフィルムにポリエチレンナフタレートを用い、接着材フィルムとの密着力が２．７６Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 (Example 5)
In FIG. 1, (3), polyethylene naphthalate was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 2.76 N / cm.

（実施例６）
図１中（３）において、マスキングフィルムにポリエチレンナフタレートを用い、接着材フィルムとの密着力が１．２５Ｎ／ｃｍとなるようにロールラミネータでラミネートした。 (Example 6)
In FIG. 1, (3), polyethylene naphthalate was used as the masking film, and the film was laminated with a roll laminator so that the adhesive strength with the adhesive film was 1.25 N / cm.

（比較例１）
図１中（３）において、マスキングフィルムにポリエチレンナフタレートを用い、接着材フィルムとの密着力が０．１５Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 (Comparative Example 1)
In FIG. 1, (3), polyethylene naphthalate was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesion with the adhesive film was 0.15 N / cm.

（比較例２）
図１中（３）において、マスキングフィルムにポリエチレンナフタレートを用い、接着材フィルムとの密着力が３．１３Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 (Comparative Example 2)
In FIG. 1, (3), polyethylene naphthalate was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 3.13 N / cm.

（比較例３）
図１中（３）において、マスキングフィルムにポリイミドを用い、接着材フィルムとの密着力が０．０９Ｎ／ｃｍとなるように真空プレス機にて０．１ＭＰａ下でラミネートした。 (Comparative Example 3)
In FIG. 1, (3), polyimide was used for the masking film, and lamination was performed under a pressure of 0.1 MPa with a vacuum press so that the adhesive strength with the adhesive film was 0.09 N / cm.

（評価）
これら各実施例及び比較例の多層プリント配線板について、以下の項目で評価を行った。 (Evaluation)
The multilayer printed wiring boards of these examples and comparative examples were evaluated on the following items.

（１）接着材フィルムとマスキングフィルムとの密着力
ＪＩＳ Ｃ ６４７１に準拠して評価した。 (1) Adhesive strength between adhesive film and masking film Evaluation was performed in accordance with JIS C 6471.

（２）レーザ加工時のマスキングフィルムの剥がれ
５００倍の光学顕微鏡にて観察した。 (2) Peeling of masking film at the time of laser processing It observed with the optical microscope of 500 times.

（３）デスミア時のマスキングフィルムの剥がれ
５００倍の光学顕微鏡にて観察した。 (3) Peeling of masking film at the time of desmear It observed with the 500 times optical microscope.

（４）導電性ペーストの突起形状
５００倍の光学顕微鏡にて観察した。 (4) Protrusion shape of conductive paste It observed with the optical microscope of 500 time.

実施例１乃至６、比較例１乃至３の多層プリント配線板の評価の結果を、以下の〔表１〕に示す。   The evaluation results of the multilayer printed wiring boards of Examples 1 to 6 and Comparative Examples 1 to 3 are shown in the following [Table 1].

Figure 2009076699
Figure 2009076699

実施例１乃至６の多層プリント配線板においては、〔表１〕に示すように、マスキングフィルムと接着フィルムの密着力を０．２０Ｎ／ｃｍ以上としたので、レーザ加工などによるビアホール形成時、デスミア時、あるいは酸洗浄時にマスキングフィルムの剥がれることがなくなった。   In the multilayer printed wiring boards of Examples 1 to 6, as shown in [Table 1], the adhesion force between the masking film and the adhesive film was set to 0.20 N / cm or more. The masking film is no longer peeled off at the time of acid cleaning.

また、実施例１乃至６の多層プリント配線板においては、〔表１〕に示すように、マスキングフィルムと接着フィルムの密着力を３．０Ｎ／ｃｍ以下としたので、マスキングフィルムが剥離しにくく、また、マスキングフィルム剥離した時に導電性ペーストの突起の欠け不良がなくなった。   Moreover, in the multilayer printed wiring boards of Examples 1 to 6, as shown in [Table 1], the adhesion force between the masking film and the adhesive film was 3.0 N / cm or less. Moreover, the chipping defect of the conductive paste disappeared when the masking film was peeled off.

本発明に係る多層プリント配線板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the multilayer printed wiring board which concerns on this invention. マスキングフィルムの剥がれを説明する断面図である。It is sectional drawing explaining peeling of a masking film. 導電性ペーストの欠け不良を説明する断面図である。It is sectional drawing explaining the chipping defect of an electrically conductive paste.

符号の説明Explanation of symbols

１ 絶縁体
２ 導体
３ 接着材フィルム
４ マスキングフィルム
５ ビアホール
６ 導電性ペースト 1 Insulator 2 Conductor 3 Adhesive Film 4 Masking Film 5 Via Hole 6 Conductive Paste

Claims (4)

片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され、前記各絶縁性基材に設けられたビアホール充填された導電性ペーストにより前記各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、
前記絶縁性基材に接着材フィルムをラミネートし、この接着材フィルム面にマスキングフィルムを０．２０Ｎ／ｃｍ以上３．０Ｎ／ｃｍ以下の密着力でラミネートする
ことを特徴とする多層プリント配線板の製造方法。 A plurality of insulating base materials each provided with a conductor forming a wiring pattern on one side are laminated, and a conductor provided on each insulating base material with a conductive paste filled in via holes provided on each insulating base material. A method for producing a multilayer printed wiring board with interlayer conduction between the layers,
An adhesive film is laminated on the insulating substrate, and a masking film is laminated on the adhesive film surface with an adhesion of 0.20 N / cm or more and 3.0 N / cm or less. Production method. 前記マスキングフィルムをなす材料は、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイト、ポリイミド、ポリプロピレン、ポリエチレン、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、または、メラミン樹脂から選ばれる少なくとも一つである
ことを特徴とする請求項１記載の多層プリント配線板の製造方法。 The material forming the masking film is at least one selected from polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfite, polyimide, polypropylene, polyethylene, epoxy resin, silicone resin, phenol resin, or melamine resin. The manufacturing method of the multilayer printed wiring board of Claim 1 to do. 前記接着材フィルム面への前記マスキングフィルムのラミネートは、プレス機、もしくは、ロールラミネータを用いて行う
ことを特徴とする請求項１、または、請求項２記載の多層プリント配線板の製造方法。 The method for producing a multilayer printed wiring board according to claim 1, wherein the masking film is laminated on the adhesive film surface using a press or a roll laminator. 前記接着材フィルム面への前記マスキングフィルムのラミネートは、０．２ＭＰａ以下の真空下で行う
ことを特徴とする請求項１乃至請求項３のいずれか一に記載の多層プリント配線板の製造方法。 The method for producing a multilayer printed wiring board according to any one of claims 1 to 3, wherein the masking film is laminated on the adhesive film surface under a vacuum of 0.2 MPa or less.
JP2007244538A 2007-09-20 2007-09-20 Method of manufacturing multilayer printed wiring board Pending JP2009076699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244538A JP2009076699A (en) 2007-09-20 2007-09-20 Method of manufacturing multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244538A JP2009076699A (en) 2007-09-20 2007-09-20 Method of manufacturing multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2009076699A true JP2009076699A (en) 2009-04-09

Family

ID=40611393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244538A Pending JP2009076699A (en) 2007-09-20 2007-09-20 Method of manufacturing multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2009076699A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231343B1 (en) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
US9572250B2 (en) 2010-12-24 2017-02-14 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR20220061099A (en) 2019-09-10 2022-05-12 후지쯔 인터코네쿠토 테크노로지즈 가부시끼가이샤 Circuit board, manufacturing method of circuit board, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222851A (en) * 1995-02-15 1996-08-30 Matsushita Electric Ind Co Ltd Manufacture of circuit board
JP2000332375A (en) * 1999-05-18 2000-11-30 Matsushita Electric Ind Co Ltd Mask film and its manufacture and manufacture of circuit board using the same
JP2003008226A (en) * 2001-06-27 2003-01-10 Denso Corp Method of manufacturing printed substrate
JP2004055777A (en) * 2002-07-19 2004-02-19 Sumitomo Metal Mining Co Ltd Method for manufacturing compound multilayer wiring board
JP2004349642A (en) * 2003-05-26 2004-12-09 Fujikura Ltd Multilayer wiring board, basic member for multilayer board and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222851A (en) * 1995-02-15 1996-08-30 Matsushita Electric Ind Co Ltd Manufacture of circuit board
JP2000332375A (en) * 1999-05-18 2000-11-30 Matsushita Electric Ind Co Ltd Mask film and its manufacture and manufacture of circuit board using the same
JP2003008226A (en) * 2001-06-27 2003-01-10 Denso Corp Method of manufacturing printed substrate
JP2004055777A (en) * 2002-07-19 2004-02-19 Sumitomo Metal Mining Co Ltd Method for manufacturing compound multilayer wiring board
JP2004349642A (en) * 2003-05-26 2004-12-09 Fujikura Ltd Multilayer wiring board, basic member for multilayer board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231343B1 (en) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
US9572250B2 (en) 2010-12-24 2017-02-14 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR20220061099A (en) 2019-09-10 2022-05-12 후지쯔 인터코네쿠토 테크노로지즈 가부시끼가이샤 Circuit board, manufacturing method of circuit board, and electronic device

Similar Documents

Publication Publication Date Title
US6451710B1 (en) Method of manufacturing multi-layer printed wiring board
KR101077340B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
US8435376B2 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
JP2004327510A (en) Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same
JPH1154934A (en) Multilayered printed wiring board and its manufacture
JP2008124398A (en) Semiconductor package and its manufacturing method
JP2009021547A (en) Fabricating method for multilayer printed circuit board
KR101044105B1 (en) A method of manufacturing printed circuit board
JP5047906B2 (en) Wiring board manufacturing method
JP2009076699A (en) Method of manufacturing multilayer printed wiring board
US7992296B2 (en) PCB and manufacturing method thereof
JP2002043753A (en) Manufacturing method of multilayer printed circuit board
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
JP2008288612A (en) Multilayer wiring board, and method of manufacturing the same
JPH11204942A (en) Manufacture of multilayer wiring board
KR101119380B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101055455B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
KR101055571B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
JP4802402B2 (en) High-density multilayer build-up wiring board and manufacturing method thereof
JP2007335631A (en) Manufacturing method of laminated wiring board
WO2016104519A1 (en) Method for producing printed wiring board
JP2001308521A (en) Method for manufacturing multilayered circuit board
JP2009094330A (en) Substrate for wiring board and method for manufacturing the same
JP2010205809A (en) Multilayer printed wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Effective date: 20111216

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508