JP2009075841A - Electrical circuit - Google Patents
Electrical circuit Download PDFInfo
- Publication number
- JP2009075841A JP2009075841A JP2007243936A JP2007243936A JP2009075841A JP 2009075841 A JP2009075841 A JP 2009075841A JP 2007243936 A JP2007243936 A JP 2007243936A JP 2007243936 A JP2007243936 A JP 2007243936A JP 2009075841 A JP2009075841 A JP 2009075841A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- relay
- relays
- current
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Steering Mechanism (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、一端に電源が接続され、他端に負荷部が接続されている電気回路に関する。 The present invention relates to an electric circuit in which a power source is connected to one end and a load unit is connected to the other end.
電動パワーステアリング装置は、車両に搭載したバッテリなどを電源とし、駆動回路が補助モータを駆動することによって、操舵力を補助している。電源と駆動回路との間には、バッテリ端子のつなぎ間違えによる逆方向の電流を阻止したり、イグニッションスイッチと連動してオン(導通状態)とオフ(非導通状態)とを切り替えたり、駆動回路などの故障に応じてオフにし駆動電流を遮断したりするなどのために、リレーが設けられている。 The electric power steering device uses a battery or the like mounted on a vehicle as a power source, and a drive circuit assists a steering force by driving an auxiliary motor. Between the power supply and the drive circuit, the reverse current due to the incorrect connection of the battery terminal is blocked, or the drive circuit is switched on (conducting state) and off (non-conducting state) in conjunction with the ignition switch. A relay is provided to turn off the drive current in response to a failure such as, for example, to cut off the drive current.
電動パワーステアリング装置付きの車両で運転者が快適な操舵感覚を得られるようにするには、人力操舵に応じて補助モータが俊敏に動作する必要があるため、補助モータの高出力化や高レスポンス化が図られている。これに伴って、前記したリレーを流れる電流も増大することになる。リレーに定格を超える電流が流れ、接点の焼損や熔着などによるリレーの故障や破壊を防止するには、より大きい電流容量のリレーを用いればよい。しかし、接点の発熱は電流値の二乗に比例するため、リレーの大容量化を図ると、リレーの外形が急激に大型化する問題点があった。 In order to obtain a comfortable steering sensation for the driver with a vehicle equipped with an electric power steering device, the auxiliary motor needs to operate quickly in response to human power steering. It is planned. Along with this, the current flowing through the relay also increases. In order to prevent a failure or destruction of the relay due to a current exceeding the rating flowing through the relay and burning or welding of the contacts, a relay having a larger current capacity may be used. However, since the heat generated at the contacts is proportional to the square of the current value, there is a problem that when the capacity of the relay is increased, the outer shape of the relay is rapidly increased.
ところで、従来、バッテリから、操舵力を補助するモータへ流れる駆動電流を、並列接続している2個のリレー(フェイルセーフリレー)の接点に分流させることによって、電流容量が小さい接点(例えばモータの最大駆動電流の略半分の電流容量の接点)を有する2個の小型のリレーを使用するようにした「電動パワーステアリング装置」が知られている(例えば、特許文献1参照)。
しかしながら、前記「電動パワーステアリング装置」(特許文献1記載)のコントローラでは、2個のリレー(フェイルセーフリレー)に全く同じ仕様のものを用いたとしても、これらのリレーに流れる電流値は平衡せず、どちらかのリレーに流れる電流が過大になって、リレーの故障や破壊を招くおそれがあった。その第1の理由は、同一の仕様の電気部品(リレー)であっても個々の製品の実測値には所定のばらつきが許容されているため、個々のリレー間で、オン抵抗やスイッチング時間などが、一般に若干異なるためである。その第2の理由は、車両などへ実装するうえで、リレーを接続する導線の取り回し長さ(つまり、導線の抵抗)や接続抵抗が、リレーごとに若干異なってしまうためである。 However, in the controller of the “electric power steering device” (described in Patent Document 1), even if two relays (fail-safe relays) having exactly the same specifications are used, the current values flowing through these relays are balanced. Therefore, the current flowing through one of the relays may become excessive, leading to failure or destruction of the relay. The first reason is that, even for electrical parts (relays) of the same specification, the measured values of individual products are allowed to vary within a predetermined range. However, this is because they are generally slightly different. The second reason is that, when mounted on a vehicle or the like, the routing length (that is, the resistance of the conductor) and the connection resistance of the conductor connecting the relay are slightly different for each relay.
そこで、本発明は、前記した問題点を解決し、大電流を流すことができリレーの小型化を図ることができる電気回路を提供することをその課題とする。 Accordingly, an object of the present invention is to solve the above-described problems and to provide an electric circuit capable of flowing a large current and reducing the size of a relay.
前記課題を解決するため、本発明による電気回路は、電源と並列に接続されている複数のリレーと、複数のリレーとそれぞれ直列に接続されその出力が負荷部に入力されている複数のFET(電界効果トランジスタ)と、複数のFETゲートに所定電圧を印加する定電圧源と、を具備したことを特徴とする。 In order to solve the above-described problem, an electric circuit according to the present invention includes a plurality of relays connected in parallel with a power source, and a plurality of FETs connected in series with the plurality of relays and the outputs of which are input to a load unit ( And a constant voltage source for applying a predetermined voltage to a plurality of FET gates.
本発明によれば、大電流を流すことができリレーの小型化を図ることができる電気回路を実現できる。 ADVANTAGE OF THE INVENTION According to this invention, the electric circuit which can flow a large electric current and can aim at size reduction of a relay is realizable.
次に、本発明を実施するための最良の形態(以下「実施形態」という)について、添付の図面を参照し、詳細に説明する。
<第1実施形態>
図1は、本発明による第1実施形態の電気回路101を示す回路ブロック図である。
この電気回路101は、電源B10と、負荷部L10と、電源B10と負荷部L10との間に介挿されたリレー回路101aを具備している。
Next, the best mode for carrying out the present invention (hereinafter referred to as “embodiment”) will be described in detail with reference to the accompanying drawings.
<First Embodiment>
FIG. 1 is a circuit block diagram showing an electric circuit 101 according to a first embodiment of the present invention.
The electric circuit 101 includes a power source B10, a load unit L10, and a relay circuit 101a interposed between the power source B10 and the load unit L10.
電源B10は、自動車に装備されたバッテリ、オルタネータに接続された整流器などからなる定電圧の直流電源である(いずれも図示せず)。電源B10は、負荷部L10の仕様などに応じて、実用上直流電源とみなせるものであればよく、その許容範囲内で、通電による電圧降下があったり、リプルを含んでいたりしてもよい。 The power source B10 is a constant voltage DC power source including a battery mounted on the automobile, a rectifier connected to an alternator, and the like (none of which are shown). The power supply B10 only needs to be practically regarded as a DC power supply according to the specification of the load unit L10, and may have a voltage drop due to energization or include ripples within the allowable range.
図3を参照して後記するように、負荷部L10は、典型的には、自動車の電動ステアリング装置(図示せず)において操舵力を補助する補助モータM10と、補助モータM10を駆動するモータ駆動回路L11とを含んで構成される。また、負荷部L10は、電子制御ユニット(electronic control unit; ECU)など、自動車に搭載された各種の電気機器(図示せず)とすると好適である。さらには、負荷部L10は、自動車に係るもの以外の電気機器としてもよい。 As will be described later with reference to FIG. 3, the load portion L10 typically includes an auxiliary motor M10 that assists a steering force in an electric steering device (not shown) of an automobile, and a motor drive that drives the auxiliary motor M10. Circuit L11. The load unit L10 is preferably various electric devices (not shown) mounted on a vehicle such as an electronic control unit (ECU). Furthermore, the load unit L10 may be an electric device other than that related to the automobile.
図1に示すように、リレー回路101aは、電源B10に並列に接続されたリレーRY1,RY2と、入力側がリレーRY1に直列に接続され、出力側が負荷部L10に接続されたFET(電界効果トランジスタ)Q1と、入力側がリレーRY2に直列に接続され、出力側が負荷部L10に接続されたFETQ2と、FETQ1に所定のゲート電圧を印加する定電圧源V1と、FETQ2に所定のゲート電圧を印加する定電圧源V2と、FETQ1の出力側に並列に接続され負荷部L10の急峻な負荷変動に追従して充放電するコンデンサ(出力コンデンサ)C1と、FETQ2の出力側に並列に接続され負荷部L10の急峻な負荷変動に追従して充放電するコンデンサ(出力コンデンサ)C2と、リレーRY1,RY2の電磁石に接続され外部の制御回路(図示せず)の制御によってリレーRY1,RY2を駆動するリレー駆動回路S10と、を含んで構成されている。 As shown in FIG. 1, a relay circuit 101a includes relays RY1 and RY2 connected in parallel to a power source B10, and an FET (field effect transistor) whose input side is connected in series to a relay RY1 and whose output side is connected to a load L10. ) Q1, FET Q2 whose input side is connected in series with relay RY2, and whose output side is connected to load L10, constant voltage source V1 for applying a predetermined gate voltage to FET Q1, and applying a predetermined gate voltage to FET Q2 A constant voltage source V2, a capacitor (output capacitor) C1 connected in parallel to the output side of the FET Q1 and charging / discharging following a steep load fluctuation of the load unit L10, and a load unit L10 connected in parallel to the output side of the FET Q2 Connected to the capacitor (output capacitor) C2 that charges and discharges following the steep load fluctuations and the electromagnets of the relays RY1 and RY2. Is configured to include a relay driving circuit S10 described driving relays RY1, RY2, the control of the Department of the control circuit (not shown).
FETQ1,Q2がエンハンスメント・モード形である場合について説明するが、接合形のものを用いてもよい。また、ディプリーション・モード形のものを用いて、同様の機能を有する回路を構成することも可能である。 Although the case where the FETs Q1 and Q2 are the enhancement mode type will be described, a junction type may be used. It is also possible to configure a circuit having the same function by using a depletion mode type.
リレーRY1,RY2は、単極単投(SPST)の電磁継電器であって、電磁石および機械式の可動接点を含んでいる。リレーRY1,RY2として、この電磁継電器と同等の機能を有する半導体リレー(Solid State Relay; SSR)を用いてもよい。
リレーRY1,RY2が同一の仕様である場合について説明するが、リレーRY1,RY2の仕様(特に、電流容量)は、同一でなくてもよい。この場合、リレーRY1,RY2の仕様に合わせて、FETQ1,Q2の仕様と、定電圧源V1,V2の電圧値を選択する。リレーRY1,RY2ごとに流れる電流I1,I2の大きさを個別に制御するためには、例えば、FETQ1,Q2のゲートにダイオードを介挿したり、マイクロコンピュータを含む回路でFETQ1,Q2のゲート電圧を制御したりすればよい。
また、FETQ1,Q2の負荷部L10側に抵抗器(図示せず)を設けて、ゲート電圧の制御を容易に行うこともできる。
The relays RY1 and RY2 are single pole single throw (SPST) electromagnetic relays, and include an electromagnet and a mechanical movable contact. As the relays RY1 and RY2, a semiconductor relay (Solid State Relay; SSR) having a function equivalent to that of the electromagnetic relay may be used.
Although the case where the relays RY1 and RY2 have the same specifications will be described, the specifications (particularly, the current capacity) of the relays RY1 and RY2 may not be the same. In this case, the specifications of the FETs Q1 and Q2 and the voltage values of the constant voltage sources V1 and V2 are selected in accordance with the specifications of the relays RY1 and RY2. In order to individually control the magnitudes of the currents I1 and I2 flowing through the relays RY1 and RY2, for example, a diode is inserted in the gates of the FETs Q1 and Q2, or the gate voltages of the FETs Q1 and Q2 are set by a circuit including a microcomputer. Control it.
Moreover, a resistor (not shown) can be provided on the load portion L10 side of the FETs Q1 and Q2 to easily control the gate voltage.
リレー駆動回路S10は、外部の制御回路(図示せず)からの制御信号に応じて、制御信号がオン状態を示すとき、リレーRY1,RY2の電磁石へ駆動電流を流して可動接点を閉成し(すなわち、リレーRY1,RY2を導通状態にし)、また、制御信号がオフ状態を示すとき、リレーRY1,RY2の電磁石へ駆動電流を流さず可動接点を開成する(すなわち、リレーRY1,RY2を非導通状態にする)。
制御回路は、例えば、イグニッションスイッチ(図示せず)がオンのとき、制御信号をオン状態にし、オフのとき、制御信号をオフ状態にする。制御回路は、また例えば、負荷部L10などを監視し、異常や故障が検出されたときは、制御信号をオフ状態にする。
When the control signal indicates an ON state in response to a control signal from an external control circuit (not shown), the relay drive circuit S10 sends a drive current to the electromagnets of the relays RY1 and RY2 to close the movable contact. (That is, when the relays RY1 and RY2 are turned on), and when the control signal indicates an off state, the movable contact is opened without passing the drive current to the electromagnets of the relays RY1 and RY2 (that is, the relays RY1 and RY2 are not turned on). Make it conductive).
For example, the control circuit turns the control signal on when an ignition switch (not shown) is on, and turns the control signal off when it is off. The control circuit also monitors, for example, the load unit L10 and turns off the control signal when an abnormality or failure is detected.
FETQ1は、そのチャネル部分の一端が、リレーRY1を介して電源B10に接続され、その他端が負荷部L10に接続されている。FETQ1のゲートには、定電圧源V1が接続され、定電圧源V1の他端は接地されている。ダイオードDq1は、FETQ1の内蔵ダイオード(寄生ダイオード; body diode)であるから、単にFETQ1というときは、ダイオードDq1を含むものとする。
FETQ2は、そのチャネル部分の一端が、リレーRY2を介して電源B10に接続され、その他端が負荷部L10に接続されている。FETQ2のゲートには、定電圧源V2が接続され、定電圧源V2の他端は接地されている。ダイオードDq2は、FETQ2の内蔵ダイオード(寄生ダイオード; body diode)であるから、単にFETQ2というときは、ダイオードDq2を含むものとする。
The FET Q1 has one end of the channel portion connected to the power supply B10 via the relay RY1, and the other end connected to the load portion L10. A constant voltage source V1 is connected to the gate of the FET Q1, and the other end of the constant voltage source V1 is grounded. Since the diode Dq1 is a built-in diode (parasitic diode; body diode) of the FET Q1, the term “FET Q1” includes the diode Dq1.
One end of the channel portion of the FET Q2 is connected to the power supply B10 via the relay RY2, and the other end is connected to the load portion L10. A constant voltage source V2 is connected to the gate of the FET Q2, and the other end of the constant voltage source V2 is grounded. Since the diode Dq2 is a built-in diode (parasitic diode; body diode) of the FET Q2, the term “FET Q2” includes the diode Dq2.
図2は、図1に示すFETQ1およびその周縁部を詳細に示す回路ブロック図である。
図2(a)に示すように、FETQ1がNチャネル・エンハンスメント・モード形である場合、図示しないが、FETQ1のゲートGは、例えばリレー回路101a内または負荷部L10内において、FETQ1の出力側と共通接地であるものとする。
FETQ1を流れる電流I1(図1参照)が増加した場合、ソースS側の抵抗Rs1に流れる電流も増加し、抵抗Rs1の両端の電圧が(例えば、0.05V)増加する。すると、定電圧源V1がFETQ1のゲート端子−抵抗Rs1−ソース端子間に印加する電圧(例えば、15V)に、抵抗Rs1において生じた増加分の電圧(例えば、前記した0.05V)が含まれる。したがって、FETQ1においてソースSからの出力がゲートGに負帰還されているため、前記した増加分の電圧(例えば、0.05V)が定電圧源V1によって与えられるゲート電圧(例えば、15V)からマイナスされる(例えば、14.95Vになる)。その結果、FETQ1のチャネルを電流I1が流れにくくなり、他方のFETQ2の電流I2が増大し、2個のFETQ1,Q2に流れる電流I1,I2が均衡するように回路が動作する。
FIG. 2 is a circuit block diagram showing in detail the FET Q1 shown in FIG. 1 and its peripheral portion.
As shown in FIG. 2A, when the FET Q1 is an N-channel enhancement mode type, although not shown, the gate G of the FET Q1 is connected to the output side of the FET Q1 in the relay circuit 101a or the load unit L10, for example. It shall be common ground.
When the current I1 flowing through the FET Q1 (see FIG. 1) increases, the current flowing through the resistor Rs1 on the source S side also increases, and the voltage across the resistor Rs1 increases (for example, 0.05 V). Then, the voltage (for example, 15V) applied between the gate terminal of the FET Q1 and the resistor Rs1 and the source terminal of the constant voltage source V1 includes the increased voltage (for example, 0.05V described above) generated in the resistor Rs1. . Therefore, since the output from the source S is negatively fed back to the gate G in the FET Q1, the increased voltage (for example, 0.05V) is minus from the gate voltage (for example, 15V) given by the constant voltage source V1. (For example, 14.95V). As a result, the current I1 becomes difficult to flow through the channel of the FET Q1, the current I2 of the other FET Q2 increases, and the circuit operates so that the currents I1 and I2 flowing through the two FETs Q1 and Q2 are balanced.
図2(b)に示すように、FETQ1がPチャネル・エンハンスメント・モード形である場合、図1に示すように、FETQ1のゲートGは、電源B10の負極と共通接地である。この場合、例えば、電源B10の電圧を10V、定電圧源V1の電圧を5Vとすれば、FETQ1のゲート端子−内部抵抗Rs1−ソース端子間に印加する電圧を−5Vとすることができる。
この図2(b)に示す回路の動作は、図2(a)を参照して前記した回路と対称であり、実質的に同じであるから、その説明を省略する。
As shown in FIG. 2B, when the FET Q1 is a P-channel enhancement mode type, as shown in FIG. 1, the gate G of the FET Q1 is common ground with the negative electrode of the power supply B10. In this case, for example, if the voltage of the power supply B10 is 10 V and the voltage of the constant voltage source V1 is 5 V, the voltage applied between the gate terminal of the FET Q1 and the internal resistance Rs1 and the source terminal can be -5 V.
The operation of the circuit shown in FIG. 2B is symmetric with the circuit described above with reference to FIG.
図3は、負荷部L10の一例を詳細に示す回路ブロック図である。
この負荷部L10は、電気回路101およびモータ制御部(図示せず)に接続されたモータ駆動回路L11と、モータ駆動回路L11に接続された補助モータM10とを備え、制御プログラムをロードされたマイクロコンピュータを含んで構成されたモータ制御部(図示せず)によって制御されている。
FIG. 3 is a circuit block diagram showing an example of the load unit L10 in detail.
The load unit L10 includes a motor drive circuit L11 connected to the electric circuit 101 and a motor control unit (not shown), and an auxiliary motor M10 connected to the motor drive circuit L11, and is loaded with a control program. It is controlled by a motor control unit (not shown) including a computer.
補助モータM10は、三相(U相、V相、W相)のDCブラシレスモータである。ホール素子などの磁気検出素子(図示せず)によるロータ(図示せず)の位相検出結果は、モータ制御部(図示せず)へ送られている。補助モータM10は、車両のパワーステアリング装置(図示せず)において、操舵力を適切に補助するものであれば、他の形式の電気モータを用いてもよい。この場合、駆動回路は、この電気モータに適合するものを使用する。 The auxiliary motor M10 is a three-phase (U phase, V phase, W phase) DC brushless motor. A phase detection result of a rotor (not shown) by a magnetic detection element (not shown) such as a hall element is sent to a motor control unit (not shown). As the auxiliary motor M10, other types of electric motors may be used as long as they appropriately assist the steering force in a vehicle power steering device (not shown). In this case, a drive circuit suitable for this electric motor is used.
モータ駆動回路L11は、リレー回路101aを通じて電力供給され、モータ制御部によってスイッチング制御されて、補助モータM10を駆動する。トランジスタTR11およびTR12は、補助モータM10をU相において駆動し、トランジスタTR21およびTR22は、補助モータM10をV相において駆動し、トランジスタTR31およびTR32は、補助モータM10をW相において駆動する。トランジスタの代わりに、FETやIGBTなどの他の素子を、スイッチング素子として用いてもよい。 The motor drive circuit L11 is supplied with electric power through the relay circuit 101a and is switched by the motor control unit to drive the auxiliary motor M10. Transistors TR11 and TR12 drive auxiliary motor M10 in the U phase, transistors TR21 and TR22 drive auxiliary motor M10 in the V phase, and transistors TR31 and TR32 drive auxiliary motor M10 in the W phase. Instead of the transistor, another element such as FET or IGBT may be used as the switching element.
本発明による第1実施形態によれば、次の各効果が得られる。
(1)電源B10から流入する電流I10が、リレーRY1を流れる電流I1とリレーRY2に流れる電流I2とに分流されるため、リレーRY1,RY2の接点の電流容量が小さくて済む。特に、電流I10の値が大きくなる場合には、接点の発熱が電流値の二乗に比例することから、リレーRY1,RY2の接点の発熱の合計値が小さくなり、リレーRY1,RY2を著しく小型化できる。
(2)電流I1と電流I2とがFETQ1とFETQ2によって個別に制限されるため、電流I1,I2の一方が減少しても、他方をFETQ1またはFETQ2による制限値に制限できる。
(3)負荷部L10が仮に過負荷になっても、電流I1および電流I2が各々制限されるため、電源B10から負荷部L10へ流れる電流I10を、電流I1の制限値と電流I2の制限値との合計値に制限できる。
(4)リレーRY1,RY2に要求される電流容量を、FETQ1,Q2の定格(ゲート電圧に対するドレイン電流の関係)および定電圧源V1,V2を基に容易に導出できる。また、リレーRY1,RY2の電流容量に応じて、定電圧源V1,V2の電圧値を容易に決定できる。
(5)リレーRY1,RY2のスイッチング時間にばらつきがあっても、リレーRY1,RY2が熔着したり破壊したりすることが防止される。
(6)定電圧源V1の電圧および定電圧源V2の電圧の値を適切に選択すれば、リレーRY1,RY2に合わせて、電流I1,I2の制限値を容易に設定できる。
(7)FETQ1,Q2は、ゲート電流がほとんど流れないため、制御に係る発熱や電力消費が少なくて済む。
(8)FETQ1,Q2は、ゲート電圧によって電流I1,I2を直接的に制御(制限)できるため、バイポーラトランジスタを用いた場合と比較して、素子数が少なくて済み回路構成が簡単になる。
According to the first embodiment of the present invention, the following effects can be obtained.
(1) Since the current I10 flowing from the power source B10 is divided into the current I1 flowing through the relay RY1 and the current I2 flowing through the relay RY2, the current capacity of the contacts of the relays RY1 and RY2 can be small. In particular, when the value of the current I10 increases, the heat generated at the contacts is proportional to the square of the current value, so the total value of the heat generated at the contacts of the relays RY1 and RY2 is reduced, and the relays RY1 and RY2 are significantly downsized. it can.
(2) Since the current I1 and the current I2 are individually limited by the FETQ1 and the FETQ2, even if one of the currents I1 and I2 is decreased, the other can be limited to the limit value by the FETQ1 or the FETQ2.
(3) Even if the load unit L10 is overloaded, the current I1 and the current I2 are limited, so that the current I10 flowing from the power source B10 to the load unit L10 is changed to the limit value of the current I1 and the limit value of the current I2. And can be limited to the total value.
(4) The current capacity required for the relays RY1 and RY2 can be easily derived based on the ratings of the FETs Q1 and Q2 (the relationship of the drain current to the gate voltage) and the constant voltage sources V1 and V2. Further, the voltage values of the constant voltage sources V1, V2 can be easily determined according to the current capacities of the relays RY1, RY2.
(5) Even if the switching times of the relays RY1 and RY2 vary, the relays RY1 and RY2 are prevented from being welded or broken.
(6) By appropriately selecting the voltage of the constant voltage source V1 and the voltage of the constant voltage source V2, the limit values of the currents I1 and I2 can be easily set in accordance with the relays RY1 and RY2.
(7) Since the gate current hardly flows in the FETs Q1 and Q2, heat generation and power consumption related to control can be reduced.
(8) Since the FETs Q1 and Q2 can directly control (limit) the currents I1 and I2 by the gate voltage, the number of elements is small compared to the case where a bipolar transistor is used, and the circuit configuration is simplified.
<第2実施形態>
図4は、本発明による第2実施形態の電気回路102を示す回路ブロック図である。
この電気回路102は、第1実施形態の電気回路101(図1参照)において、リレー回路101aの代わりに、リレー回路102aを備えたものである。リレー回路102aの基本例は、リレー回路101a(図1参照)において、リレーRY1,RY2の後段に昇圧回路A1を設けた構成である。
Second Embodiment
FIG. 4 is a circuit block diagram showing the electric circuit 102 of the second embodiment according to the present invention.
The electric circuit 102 includes a relay circuit 102a instead of the relay circuit 101a in the electric circuit 101 (see FIG. 1) of the first embodiment. A basic example of the relay circuit 102a is a configuration in which a booster circuit A1 is provided in the subsequent stage of the relays RY1 and RY2 in the relay circuit 101a (see FIG. 1).
昇圧回路A1は、DC−DCコンバータの一種であって、入力電圧よりも高い出力電圧を得ることができる素子または回路であり、具体的には、例えば、半導体スイッチ、インダクタおよびコンデンサを含んで構成されている(いずれも図示せず)。 The booster circuit A1 is a kind of DC-DC converter, and is an element or a circuit that can obtain an output voltage higher than the input voltage. Specifically, for example, the booster circuit A1 includes a semiconductor switch, an inductor, and a capacitor. (Both not shown).
リレー回路102aの基本例によれば、リレーRY1,RY2が昇圧回路A1の前段に位置することとなる。したがって、昇圧回路A1(またはこれらより後段の回路)に障害が発生したとき、リレーRY1,RY2をオフにすれば、これらの回路への電源入力を遮断することができる。 According to the basic example of the relay circuit 102a, the relays RY1 and RY2 are positioned in front of the booster circuit A1. Therefore, when a failure occurs in the booster circuit A1 (or a circuit subsequent thereto), power supply input to these circuits can be cut off by turning off the relays RY1 and RY2.
リレー回路102aの前段(すなわち、電源B10の後段)に昇圧回路(図示せず)を設けた構成としてもよい。
リレー回路102aの変形例によれば、昇圧回路のいずれかが短絡故障したとき、リレーRY1,RY2がこれに対するフェールセーフリレーとして動作する。
A booster circuit (not shown) may be provided in the previous stage of relay circuit 102a (that is, the subsequent stage of power supply B10).
According to the modification of the relay circuit 102a, when any one of the booster circuits is short-circuited, the relays RY1 and RY2 operate as fail-safe relays for the failure.
本発明による第2実施形態によれば、前記した第1実施形態による効果に加え、昇圧回路A1などを設けたことによって、より高い電圧で、負荷部L10に電源供給を行える。 According to the second embodiment of the present invention, in addition to the effects of the first embodiment described above, by providing the booster circuit A1, etc., it is possible to supply power to the load unit L10 at a higher voltage.
<第3実施形態>
図5は、本発明による第3実施形態の電気回路103を示す回路ブロック図である。
この電気回路103は、第1実施形態の電気回路101(図1参照)において、リレー回路101aの代わりに、リレー回路103aを備えたものである。リレー回路103aは、リレー回路101a(図1参照)において、リレーRY1、FETQ1、定電圧源V1、コンデンサC1からなる回路と同様の回路を、多数(n組)、電源B10および負荷部L10に対して並列に接続した構成である。
<Third Embodiment>
FIG. 5 is a circuit block diagram showing an electric circuit 103 according to the third embodiment of the present invention.
The electric circuit 103 includes a relay circuit 103a instead of the relay circuit 101a in the electric circuit 101 (see FIG. 1) of the first embodiment. The relay circuit 103a is similar to the relay RY1, FET Q1, constant voltage source V1, and capacitor C1 in the relay circuit 101a (see FIG. 1). Are connected in parallel.
本発明による第3実施形態によれば、前記した第1実施形態による効果に加え、電源B10からの電流I10が、n枝の電流I1,I2,…,Inに分かれて、リレーRY1,RY2,…,RYnに流れるため、殊に電流I10が大きい場合において、リレーRY1,RY2,…,RYnをさらに小型化できる。 According to the third embodiment of the present invention, in addition to the effects of the first embodiment, the current I10 from the power supply B10 is divided into n-branch currents I1, I2,..., In, and relays RY1, RY2, .., RYn, the relays RY1, RY2,..., RYn can be further miniaturized especially when the current I10 is large.
<第4実施形態>
図6は、本発明による第4実施形態の電気回路104を示す回路ブロック図である。
この電気回路104は、第1実施形態の電気回路101(図1参照)において、リレー回路101aの代わりに、リレー回路104aを備えたものである。リレー回路104aは、リレー回路101a(図1参照)において、FETQ1および定電圧源V1の代わりに定電流ダイオードCRD1を備え、FETQ2および定電圧源V2の代わりに定電流ダイオードCRD2を備えて構成されている。
<Fourth embodiment>
FIG. 6 is a circuit block diagram showing an electric circuit 104 according to the fourth embodiment of the present invention.
The electric circuit 104 includes a relay circuit 104a instead of the relay circuit 101a in the electric circuit 101 (see FIG. 1) of the first embodiment. In the relay circuit 101a (see FIG. 1), the relay circuit 104a includes a constant current diode CRD1 instead of the FET Q1 and the constant voltage source V1, and includes a constant current diode CRD2 instead of the FET Q2 and the constant voltage source V2. Yes.
定電流ダイオードCRD1,CRD2は、接合形電界効果トランジスタのゲートとソースとを短絡した内部構造を有し、入力電圧が所定範囲であるならば、出力電流がほぼ所定値に保たれる素子である。 The constant current diodes CRD1 and CRD2 are elements that have an internal structure in which the gate and source of a junction field effect transistor are short-circuited, and the output current is maintained at a predetermined value when the input voltage is within a predetermined range. .
本発明による第4実施形態によれば、前記した第1実施形態による効果に加え、定電流ダイオードCRD1,CRD2を用いたことによって、より少ない素子数および工程数で同様の機能を有する回路を実現できる。 According to the fourth embodiment of the present invention, in addition to the effects of the first embodiment described above, a circuit having the same function can be realized with a smaller number of elements and steps by using the constant current diodes CRD1 and CRD2. it can.
<その他の実施形態>
前記した実施形態の技術思想を、例えば次のように組み合わせて、更なる実施形態としてもよい。
(1)第3実施形態のリレー回路103a(図5参照)において、第2実施形態の昇圧回路A1(図4参照)を適用する。
(2)第3実施形態のリレー回路103a(図5参照)において、第4実施形態の定電流ダイオードCRD1,CRD2,…,CRDn(図6参照)を適用する。
(3)第1実施形態では、ゲートG−内部抵抗Rs1−ソースSの間に印加される電圧が制御(制限)されることについても説明したが、FETの定抵抗特性を利用することも、もちろん可能である。ここでいう定抵抗特性とは、ドレインD−ソースS間電圧(VDS)にかかわらずドレイン電流(ID)がほぼ一定となる領域よりも電圧VDSが低い領域の特性であって、電圧VDSに対し電流IDがほぼ比例する(抵抗がほぼ一定である)領域の特性である。
具体的には、一方のFETに流れるドレイン電流IDが大きくなると、ドレインD−ソースS間の電圧VDSが大きくなるため、他方のFETの電圧VDSが相対的に低くなり、このFETのドレイン電流IDが増加するため、2個のFETにそれぞれ流れるドレイン電流IDがバランスされる。
<Other embodiments>
The technical idea of the above-described embodiment may be combined as follows, for example, to form a further embodiment.
(1) In the relay circuit 103a (see FIG. 5) of the third embodiment, the booster circuit A1 (see FIG. 4) of the second embodiment is applied.
(2) In the relay circuit 103a (see FIG. 5) of the third embodiment, the constant current diodes CRD1, CRD2,..., CRDn (see FIG. 6) of the fourth embodiment are applied.
(3) In the first embodiment, it has been described that the voltage applied between the gate G and the internal resistance Rs1 and the source S is controlled (restricted), but the constant resistance characteristic of the FET can be used, Of course it is possible. The constant resistance characteristic referred to here is a characteristic of a region where the voltage V DS is lower than a region where the drain current (I D ) is almost constant regardless of the voltage between the drain D and the source S (V DS ). This is a characteristic in a region where the current ID is substantially proportional to V DS (the resistance is almost constant).
Specifically, when the drain current ID flowing in one FET increases, the voltage V DS between the drain D and the source S increases, so that the voltage V DS of the other FET relatively decreases, Since the drain current ID increases, the drain currents ID flowing through the two FETs are balanced.
<比較例>
図7は、比較例の電気回路109を示す回路ブロック図である。
この電気回路109は、第1実施形態の電気回路101(図1参照)において、リレー回路101aの代わりに、リレー回路109aを備えたものである。リレー回路109aは、電源B10と負荷部L10との間に1個のリレーRY1を介挿し、リレーRY1を駆動するリレー駆動回路S10と、リレーRY1の負荷部L10側に設けられたコンデンサ(出力コンデンサ)C1とを具備した構成である。
<Comparative example>
FIG. 7 is a circuit block diagram showing the electric circuit 109 of the comparative example.
The electric circuit 109 includes a relay circuit 109a instead of the relay circuit 101a in the electric circuit 101 (see FIG. 1) of the first embodiment. The relay circuit 109a has one relay RY1 interposed between the power source B10 and the load portion L10, and a relay drive circuit S10 that drives the relay RY1, and a capacitor (output capacitor) provided on the load portion L10 side of the relay RY1. ) C1.
比較例の電気回路109では、電源B10からの電流I10は、すべて、リレーRY1を通る。リレーRY1の接点の発熱は、電流I10の値の二乗に比例するため、電流I10を大きくすると、リレーRY1を非常に大きくしなければならない。 In the electric circuit 109 of the comparative example, all the current I10 from the power source B10 passes through the relay RY1. Since the heat generation at the contact of the relay RY1 is proportional to the square of the value of the current I10, if the current I10 is increased, the relay RY1 must be made very large.
101 電気回路 (第1実施形態)
101a リレー回路(第1実施形態)
102 電気回路 (第2実施形態)
102a リレー回路(第2実施形態)
103 電気回路 (第3実施形態)
103a リレー回路(第3実施形態)
104 電気回路 (第4実施形態)
104a リレー回路(第4実施形態)
109 電気回路 (比較例)
109a リレー回路(比較例)
A1 昇圧回路
B10 電源
C1,C2 コンデンサ
CRD1,CRD2 定電流ダイオード
Dq1,Dq2 ダイオード
L10 負荷部
L11 モータ駆動回路
M10 補助モータ
Q1,Q2,…,Qn FET
RY1,RY2 リレー
S10 リレー駆動回路
V1,V2 定電圧源
101 Electric Circuit (First Embodiment)
101a Relay circuit (first embodiment)
102 Electric Circuit (Second Embodiment)
102a Relay circuit (second embodiment)
103 Electric Circuit (Third Embodiment)
103a Relay circuit (third embodiment)
104 Electric Circuit (Fourth Embodiment)
104a Relay circuit (fourth embodiment)
109 Electrical circuit (Comparative example)
109a Relay circuit (comparative example)
A1 Booster circuit B10 Power supply C1, C2 Capacitor CRD1, CRD2 Constant current diode Dq1, Dq2 Diode L10 Load section L11 Motor drive circuit M10 Auxiliary motor Q1, Q2, ..., Qn FET
RY1, RY2 relay S10 relay drive circuit V1, V2 constant voltage source
Claims (2)
前記複数のリレーとそれぞれ直列に接続されている複数の電界効果トランジスタと、
前記複数の電界効果トランジスタの出力が入力される負荷部と、
前記複数の電界効果トランジスタのゲートに所定電圧を印加する定電圧源と、
を具備したことを特徴とする電気回路。 Multiple relays connected in parallel with the power supply;
A plurality of field effect transistors respectively connected in series with the plurality of relays;
A load unit to which outputs of the plurality of field effect transistors are input;
A constant voltage source for applying a predetermined voltage to the gates of the plurality of field effect transistors;
An electrical circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007243936A JP5016425B2 (en) | 2007-09-20 | 2007-09-20 | electric circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007243936A JP5016425B2 (en) | 2007-09-20 | 2007-09-20 | electric circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009075841A true JP2009075841A (en) | 2009-04-09 |
JP5016425B2 JP5016425B2 (en) | 2012-09-05 |
Family
ID=40610749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007243936A Expired - Fee Related JP5016425B2 (en) | 2007-09-20 | 2007-09-20 | electric circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5016425B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5615470B1 (en) * | 2014-03-17 | 2014-10-29 | 三菱電機株式会社 | Power supply control device and programmable logic controller |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5957313A (en) * | 1982-09-28 | 1984-04-02 | Ushio Inc | Electronic load device |
JPH0689117A (en) * | 1992-09-08 | 1994-03-29 | Matsushita Electric Ind Co Ltd | Constant voltage power source |
JPH07329798A (en) * | 1994-06-10 | 1995-12-19 | Koyo Seiko Co Ltd | Electric power steering device |
-
2007
- 2007-09-20 JP JP2007243936A patent/JP5016425B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5957313A (en) * | 1982-09-28 | 1984-04-02 | Ushio Inc | Electronic load device |
JPH0689117A (en) * | 1992-09-08 | 1994-03-29 | Matsushita Electric Ind Co Ltd | Constant voltage power source |
JPH07329798A (en) * | 1994-06-10 | 1995-12-19 | Koyo Seiko Co Ltd | Electric power steering device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5615470B1 (en) * | 2014-03-17 | 2014-10-29 | 三菱電機株式会社 | Power supply control device and programmable logic controller |
US9952286B2 (en) | 2014-03-17 | 2018-04-24 | Mitsubishi Electric Corporation | Power-supply control device and programmable logic controller |
Also Published As
Publication number | Publication date |
---|---|
JP5016425B2 (en) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6607927B2 (en) | Control of power supply voltage for high side gate driver | |
US9887650B2 (en) | Inverter device and power steering device | |
EP2071725B1 (en) | Power supply control circuit | |
JP2006254687A (en) | Nmos reverse-voltage protecting system | |
JP5744144B2 (en) | Inductive load power supply control device | |
JP2003244943A (en) | Booster for power unit | |
WO2015029833A1 (en) | Semiconductor device | |
JP2000261301A (en) | Power supply device and power supplying method | |
US20160087317A1 (en) | Traction battery heater control | |
JP5016425B2 (en) | electric circuit | |
WO2014034264A1 (en) | Switching method and device therefor | |
EP2132869B1 (en) | Brushed motor control with voltage boost for reverse and braking | |
JP6951662B2 (en) | Power system | |
WO2020217780A1 (en) | Load driving device | |
JP6700060B2 (en) | Power system | |
JP2015035937A (en) | Dc-dc converter | |
US10981524B2 (en) | Electronic control unit | |
JP2017036938A (en) | Voltage detection circuit | |
JP2004248451A (en) | Charge pumping circuit | |
US11881850B2 (en) | Driving apparatus | |
JP7349069B2 (en) | drive device | |
KR102313672B1 (en) | Motor Driving Circuit of Electric Power Steering System | |
CN110521121B (en) | Device for actuating an electronic switching unit | |
WO2024095656A1 (en) | Power supply control circuit | |
JP6956553B2 (en) | Power supply and control method of power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120608 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5016425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |