JP2009071144A - Method of manufacturing ferroelectric memory device - Google Patents
Method of manufacturing ferroelectric memory device Download PDFInfo
- Publication number
- JP2009071144A JP2009071144A JP2007239446A JP2007239446A JP2009071144A JP 2009071144 A JP2009071144 A JP 2009071144A JP 2007239446 A JP2007239446 A JP 2007239446A JP 2007239446 A JP2007239446 A JP 2007239446A JP 2009071144 A JP2009071144 A JP 2009071144A
- Authority
- JP
- Japan
- Prior art keywords
- film
- iridium
- platinum
- ferroelectric
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、強誘電体メモリの製造方法に関する。 The present invention relates to a method for manufacturing a ferroelectric memory.
強誘電体メモリ(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。ここで、強誘電体材料としては、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O3:PZT)等のペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム(SrBi2TaO9:SBT)等のビスマス層状化合物等が挙げられる。 A ferroelectric memory (FeRAM) is a non-volatile memory capable of low voltage and high speed operation utilizing spontaneous polarization of a ferroelectric material, and a memory cell can be composed of one transistor / 1 capacitor (1T / 1C). Therefore, since it can be integrated in the same manner as a DRAM, it is expected as a large-capacity nonvolatile memory. Here, as the ferroelectric material, a perovskite type oxide such as lead zirconate titanate (Pb (Zr, Ti) O 3 : PZT) or a bismuth layer like bismuth strontium tantalate (SrBi 2 TaO 9 : SBT) is used. Compounds and the like.
ところで、強誘電体材料の強誘電特性を最大限に発揮させるためには、その結晶配向が極めて重要である。例えば、PZTはより大きな自発分極量を獲得するため、通常はZr(ジルコニウム)に比べてTi(チタン)を多く含む組成を採用する。この組成域ではPZTが正方晶に属し、その自発分極軸であるc軸に配向させることで最大の分極量が得られる。ところが、実際にc軸配向させることは非常に難しく、c軸と直交するa軸配向成分が生じ、このa軸配向成分は分極反転に寄与しないため、強誘電体特性が低下する。 By the way, the crystal orientation is extremely important in order to maximize the ferroelectric properties of the ferroelectric material. For example, since PZT acquires a larger amount of spontaneous polarization, a composition containing more Ti (titanium) than Zr (zirconium) is usually adopted. In this composition range, PZT belongs to a tetragonal crystal, and the maximum amount of polarization can be obtained by orienting the cZ axis which is the spontaneous polarization axis. However, it is very difficult to actually perform c-axis orientation, and an a-axis orientation component perpendicular to the c-axis is generated, and this a-axis orientation component does not contribute to polarization inversion, so that the ferroelectric characteristics are degraded.
そこで、PZTの結晶配向を(111)配向にすることにより、すべての結晶成分を分極反転に寄与させ、c軸配向させた場合よりも電荷の取り出し効率を向上させる方法が考えられている。PZTの結晶配向を(111)配向させるためには、その下地となる下部電極の結晶配向が重要であるが、下部電極の材料は、熱的・化学的な安定性からイリジウムや白金等の貴金属に限定されている。 Therefore, a method is considered in which the crystal orientation of the PZT is changed to the (111) orientation so that all crystal components contribute to the polarization inversion, and the charge extraction efficiency is improved as compared with the case of the c-axis orientation. In order to align the crystal orientation of PZT to (111), the crystal orientation of the lower electrode serving as the base is important. However, the material of the lower electrode is a precious metal such as iridium or platinum because of its thermal and chemical stability. It is limited to.
貴金属の中で白金は、PZT系の強誘電体材料と格子定数が近く、良好な界面整合性が得られるため、下部電極の材料として最有力視されている。ところが、白金を下部電極とし、これを配線等の導電部に直接接続することは難しい。すなわち、強誘電体材料は、前記のように酸化物であるので還元されると劣化してしまうが、一方で配線や導電部は一般に酸化されると高抵抗化してしまう。ところが、白金は酸素を透過しやすいため、PZTに含まれる酸素が下部電極を透過して導電部を酸化しこれが高抵抗化することや、その際にPZTが脱酸素され、PZTが還元されて劣化すること等の不都合が生じる。 Among precious metals, platinum is regarded as the most promising material for the lower electrode because it has a lattice constant close to that of a PZT-based ferroelectric material and provides good interface matching. However, it is difficult to directly connect platinum to a conductive portion such as a wiring using platinum as a lower electrode. That is, since the ferroelectric material is an oxide as described above, it deteriorates when it is reduced. On the other hand, when the wiring and the conductive part are generally oxidized, the resistance increases. However, since platinum easily permeates oxygen, oxygen contained in PZT permeates the lower electrode and oxidizes the conductive part, which increases resistance, and PZT is deoxygenated and PZT is reduced at that time. Inconvenience such as deterioration occurs.
このような不都合を回避するには、下部電極(白金)の下地に酸素を透過しない酸素バリア性のバリアメタルを設けることが考えられる。このようなバリアメタルは、バリア性に加えて強い自己配向性も有するTiを含有するTiNやTiAlN(チタンアルミナイトライド)等を材料に用いることにより、下部電極や強誘電体膜の結晶配向を向上させることも期待されている。ところが、TiNやTiAlN等の材料は酸素を透過しにくいものの、強誘電体膜を形成する工程等において酸素雰囲気で熱処理を行うと、下部電極とバリアメタルとの間に酸素の拡散が生じ、バリアメタルが酸化され高抵抗化してしまう。 In order to avoid such an inconvenience, it is conceivable to provide an oxygen-barrier barrier metal that does not transmit oxygen on the base of the lower electrode (platinum). Such barrier metal uses TiN or TiAlN (titanium aluminum nitride) containing Ti which has strong self-orientation in addition to the barrier property, so that the crystal orientation of the lower electrode and the ferroelectric film can be changed. It is also expected to improve. However, although materials such as TiN and TiAlN are difficult to permeate oxygen, if heat treatment is performed in an oxygen atmosphere in the process of forming a ferroelectric film, oxygen diffusion occurs between the lower electrode and the barrier metal. The metal is oxidized and becomes high resistance.
そこで、バリアメタル上にさらにイリジウム膜を設け、イリジウム膜及び白金膜からなる下部電極を設ける方法が考えられている。イリジウムは、その酸化物である酸化イリジウムが酸素バリア性を有するとともに導電性も有しているので、強誘電体膜と導電部との間のバリア膜として良好に機能する。しかしながら、イリジウム膜は白金膜との間で密着性が弱いため、白金膜上に強誘電体膜や上部電極等を形成すると、格子定数の違い等によるストレスが膜の面方向に蓄積して、剥離を生じることがある。そのため、イリジウム膜と白金膜との間に酸化イリジウム膜を有する三層構造の下部電極とし、酸化イリジウム膜によりイリジウム膜と白金膜との密着力を高める方法が特許文献1に開示されている。
ところが、特許文献1の方法では、Ptの結晶配向を制御することが困難であった。すなわち、例えばTiNやTiAlN等からなるバリアメタルを良好な(111)配向に形成し、この上に結晶構造をマッチングさせてイリジウム膜を(111)配向に形成しても、酸化イリジウムはイリジウムと異なってルチルタイプの結晶構造を有するため、本質的にイリジウム(111)面と格子マッチングしない。その結果、酸化イリジウムの配向性はランダムとなってしまう。したがって、酸化イリジウム膜上に形成する白金膜には、バリアメタルの(111)配向を反映させることができなかった。そして、白金膜の結晶配向は、白金の自己配向性によってのみ決定されるため、高度に(111)配向させることが困難となり、この上の強誘電体膜を十分に(111)配向させることができなかった。
However, in the method of
本発明は、前記の事情に鑑み成されたものであって、良好な強誘電体膜を備えた良好な強誘電体メモリを製造する方法を提供することを目的の一つとする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a good ferroelectric memory having a good ferroelectric film.
本発明の強誘電体メモリの製造方法は、第1電極と第2電極との間に挟持された強誘電体膜を有する強誘電体メモリの製造方法であって、基板上方に、イリジウム膜を形成する工程と、前記イリジウム膜上に第1の白金膜を形成する工程と、前記第1の白金膜が形成された基板を酸素雰囲気で熱処理し、前記第1の白金膜を通して前記イリジウム膜の表層に酸素を熱拡散させることで該表層を酸化イリジウム層とし、前記第1の白金膜と前記酸化イリジウム層を含む前記イリジウム膜とを有する第1電極を形成する工程と、前記第1電極上に強誘電体膜を形成する工程と、前記強誘電体膜上に第2電極を形成する工程と、を有することを特徴とする。 A method for manufacturing a ferroelectric memory according to the present invention is a method for manufacturing a ferroelectric memory having a ferroelectric film sandwiched between a first electrode and a second electrode, wherein an iridium film is formed above the substrate. Forming the first platinum film on the iridium film, heat-treating the substrate on which the first platinum film is formed in an oxygen atmosphere, and passing through the first platinum film to form the iridium film. Forming a first electrode including the first platinum film and the iridium film including the iridium oxide layer by thermally diffusing oxygen in the surface layer, and forming the first electrode on the first electrode. Forming a ferroelectric film and forming a second electrode on the ferroelectric film.
このようにすれば、第1の白金膜をイリジウム膜上に形成するので、イリジウム膜の結晶配向を第1の白金膜の結晶配向に反映させることができる。したがって、イリジウム膜の結晶配向を制御することにより、第1の白金膜の結晶配向を制御することが可能となる。よって、所望の結晶配向の第1の白金膜を形成することができ、第1の白金膜上にその結晶配向を反映させて所望の結晶配向の強誘電体膜を形成することができる。このようにして、優れた強誘電体特性の強誘電体膜を形成することができ、これを備えた優れた特性の強誘電体メモリを製造することができる。 In this way, since the first platinum film is formed on the iridium film, the crystal orientation of the iridium film can be reflected in the crystal orientation of the first platinum film. Therefore, the crystal orientation of the first platinum film can be controlled by controlling the crystal orientation of the iridium film. Therefore, a first platinum film having a desired crystal orientation can be formed, and a ferroelectric film having a desired crystal orientation can be formed on the first platinum film by reflecting the crystal orientation. In this manner, a ferroelectric film having excellent ferroelectric characteristics can be formed, and a ferroelectric memory having excellent characteristics can be manufactured.
また、第1の白金膜を形成した後にイリジウム膜と第1の白金膜との間に酸化イリジウム層を形成するので、第1の白金膜を所望の結晶配向に形成することができ、かつ酸化イリジウム層によりイリジウム膜と第1の白金膜との間の密着力を高めることができる。したがって、酸化イリジウム層を形成した後の工程や、製造された強誘電体キャパシタの使用中に、第1の白金膜とイリジウム膜とが剥離することを防止することができる。 In addition, since the iridium oxide layer is formed between the iridium film and the first platinum film after the first platinum film is formed, the first platinum film can be formed in a desired crystal orientation and is oxidized. The iridium layer can increase the adhesion between the iridium film and the first platinum film. Therefore, it is possible to prevent the first platinum film and the iridium film from being peeled off during the process after forming the iridium oxide layer or during use of the manufactured ferroelectric capacitor.
なお、Pb(Zr,Ti)O3(チタン酸ジルコン酸鉛、PZT)からなる強誘電体膜を形成すれば、PZTは、強誘電体材料としてよく知られているので、高信頼性の強誘電体膜を形成することができる。また、PZTは、白金と格子定数が近いので、強誘電体膜と下部電極との間で良好な界面整合性が得られる。 If a ferroelectric film made of Pb (Zr, Ti) O 3 (lead zirconate titanate, PZT) is formed, PZT is well known as a ferroelectric material. A dielectric film can be formed. Moreover, since PZT has a lattice constant close to that of platinum, good interface matching can be obtained between the ferroelectric film and the lower electrode.
また、前記第1電極を形成する工程では、前記酸化イリジウム層を形成した後に前記第1の白金膜上に第2の白金膜を形成して、第2の白金膜を有する第1電極を形成することが好ましい。
このようにすれば、前記第1の白金膜をシードとして、第2の白金膜を所望の結晶配向に形成することができる。したがって、第1の白金膜は、第2の白金膜の結晶配向を制御可能な最低限度の厚さとすればよく、第2の白金膜を形成しない場合よりも薄くすることができる。よって、第1の白金膜を薄く形成しておくことによって、酸素が第1の白金膜を良好に透過するようになり、イリジウム膜の表層に酸素を良好に熱拡散させることができる。このようにして、良好な酸化イリジウム層を形成することができる。
In the step of forming the first electrode, after forming the iridium oxide layer, a second platinum film is formed on the first platinum film to form a first electrode having the second platinum film. It is preferable to do.
In this way, the second platinum film can be formed in a desired crystal orientation using the first platinum film as a seed. Therefore, the first platinum film only needs to have a minimum thickness that can control the crystal orientation of the second platinum film, and can be made thinner than the case where the second platinum film is not formed. Therefore, by forming the first platinum film thinly, oxygen can permeate the first platinum film satisfactorily, and oxygen can be diffused favorably in the surface layer of the iridium film. In this way, a good iridium oxide layer can be formed.
また、前記第1電極を形成する工程では、前記第1の白金膜を5nm以上50nm以下の厚さに形成することが好ましい。
前記第1の白金膜は、酸化イリジウム層を形成する際や後の工程の熱処理において、原子が熱振動することにより結晶構造が密になり、収縮する。第1の白金膜を5nm以上の厚さとすることで、第1の白金膜に収縮による破断を生じることが防止される。また、第1の白金膜の厚さを50nm以下とすることで、酸化イリジウム層を形成する際に第1の白金膜を透過する酸素の量を十分な量とすることができる。
In the step of forming the first electrode, the first platinum film is preferably formed to a thickness of 5 nm to 50 nm.
The first platinum film shrinks when the iridium oxide layer is formed or when a thermal process in a later process causes the atoms to thermally vibrate so that the crystal structure becomes dense. By setting the thickness of the first platinum film to 5 nm or more, it is possible to prevent the first platinum film from being broken due to shrinkage. In addition, when the thickness of the first platinum film is 50 nm or less, the amount of oxygen that permeates the first platinum film when forming the iridium oxide layer can be made sufficient.
また、前記第1電極を形成する工程では、前記第2の白金膜をスパッタリング法で形成することが好ましい。
スパッタリング法によれば、蒸着法等に比べて密な結晶構造の第2の白金膜を形成することができ、良好な結晶配向の第2の白金膜を形成することができる。
In the step of forming the first electrode, the second platinum film is preferably formed by a sputtering method.
According to the sputtering method, it is possible to form the second platinum film having a dense crystal structure as compared with the vapor deposition method or the like, and it is possible to form the second platinum film having a favorable crystal orientation.
また、前記第1電極を形成する工程では、前記第1の白金膜が形成された基板を550℃以上の温度に加熱して熱処理することが好ましい。
前記基板を550℃以上の温度に加熱すれば、前記第1の白金膜は、その原子が熱振動することにより結晶構造が密になり、良好な結晶配向となる。
In the step of forming the first electrode, it is preferable to heat-treat the substrate on which the first platinum film is formed at a temperature of 550 ° C. or higher.
If the substrate is heated to a temperature of 550 ° C. or higher, the first platinum film has a dense crystal structure due to thermal vibration of its atoms and a good crystal orientation.
また、前記イリジウム膜を形成する工程では、前記基板上方に自己配向性を有する金属材料で(111)配向の下地導電膜を形成し、該下地導電膜上に前記イリジウム膜を形成することが好ましい。
このようにすれば、前記下地導電膜の結晶配向を反映させて前記イリジウム膜を(111)配向に形成することができ、このイリジウム膜の結晶配向を反映させて前記第1の白金膜を(111)配向に形成することができる。さらに、この第1の白金膜の結晶配向を反映させて前記強誘電体膜を(111)配向に形成することができる。(111)配向の強誘電体膜は、電荷取り出し率が良好となるので、優れた強誘電体特性となる。
In the step of forming the iridium film, it is preferable to form a (111) -oriented base conductive film with a self-orienting metal material above the substrate and to form the iridium film on the base conductive film. .
In this way, the iridium film can be formed in a (111) orientation reflecting the crystal orientation of the underlying conductive film, and the first platinum film can be reflected by reflecting the crystal orientation of the iridium film ( 111) orientation. Further, the ferroelectric film can be formed in the (111) orientation reflecting the crystal orientation of the first platinum film. Since the ferroelectric film with the (111) orientation has a good charge extraction rate, it has excellent ferroelectric characteristics.
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。説明に際し、図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。
[強誘電体メモリ]
Hereinafter, although one embodiment of the present invention is described, the technical scope of the present invention is not limited to the following embodiment. In the description, various structures are illustrated using drawings, but in order to show the characteristic parts of the structures in an easy-to-understand manner, the structures in the drawings may be shown with different dimensions and scales from the actual structures. is there.
[Ferroelectric memory]
まず、本発明の製造方法で製造された強誘電体メモリの一例について、その構成を説明する。 First, the configuration of an example of a ferroelectric memory manufactured by the manufacturing method of the present invention will be described.
図1は、本例の強誘電体メモリ1の要部を示す断面構成図である。図1に示すように、強誘電体メモリ1はスタック型の構造となっており、トランジスタ22を有する基体2と、基体2上に設けられた下地導電膜3と、下地導電膜3上に設けられた強誘電体キャパシタ4と、を備えて構成されている。
FIG. 1 is a cross-sectional configuration diagram showing the main part of a
基体2は、例えば単結晶シリコンからなるシリコン基板(基板)21上に設けられたトランジスタ22と、トランジスタ22を覆って設けられたSiO2からなる下地絶縁膜23と、を備えて構成されている。シリコン基板21の表層には素子分離領域24が設けられており、素子分離領域24の間が1つのメモリセルと対応している。
The
トランジスタ22は、シリコン基板21上に設けられたゲート絶縁膜221と、ゲート絶縁膜221上に設けられたゲート電極222と、シリコン基板21表層におけるゲート電極222の両側に設けられたソース領域223及びドレイン領域224と、ゲート電極222の側面に設けられたサイドウォール225と、から構成されている。本例では、ソース領域223上にこれと導通する第1プラグ25が設けられており、ドレイン領域224上にこれと導通する第2プラグ26が設けられている。
The
第1プラグ25及び第2プラグ26は、例えばW(タングステン)やMo(モリブデン)、Ta(タンタル)、Ti、Ni(ニッケル)等の導電材料からなるものである。第1プラグ25は、本例ではビット線(図示略)と電気的に接続されており、これを介してソース領域223と前記ビット線とが導通するようになっている。
The
下地導電膜3は、下地絶縁膜23及び第2プラグ26上に順次形成された導電膜31と酸素バリア膜32とからなっている。導電膜31は、例えばTiN等の導電材料からなり、その結晶配向が(111)配向となっている。また、酸素バリア膜32は、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiN等の酸素バリア性を有する導電材料からなるものであり、その結晶配向が(111)配向となっている。Tiは、特に自己配向性に優れる金属であり、導電膜31及び酸素バリア膜32は、Tiを含有する前記のような導電材料からなることが好ましい。
The base
強誘電体キャパシタ4は、下地導電膜3上に形成されており、下層から順に、下部電極(第1電極)5、強誘電体膜6及び上部電極(第2電極)7が積層された構成となっている。下部電極5は、酸素バリア膜32と導電膜31とを介して第2プラグ26と電気的に接続されている。すなわち、下部電極5とドレイン領域224とが導通するようになっている。
The ferroelectric capacitor 4 is formed on the underlying
下部電極5は、下層から順に、イリジウム膜51、酸化イリジウム層52、白金膜53が積層された構成となっている。本例では、イリジウム膜51及び白金膜53の結晶配向が(111)配向となっている。イリジウム膜と白金膜とは互いの密着性が悪いことが知られているが、イリジウム膜51と白金膜53との間に酸化イリジウム層52を介することにより、酸化イリジウム層52を密着層として機能させることができ、イリジウム膜51と酸化イリジウム層52との間や、酸化イリジウム層52と白金膜53との間に剥離を生じないようになっている。
The
強誘電体膜6は、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で構成されている。前記一般式中のAは、PbあるいはPbの一部をLaに置換したものからなり、Bは、Zr又はTiからなる。また、V(バナジウム)、Nb(ニオブ)、Ta、Cr(クロム)、Mo(モリブデン)、W(タングステン)、Ca(カルシウム)、Sr(ストロンチウム)及びMg(マグネシウム)のうちの1つ以上を添加してもよい。強誘電体膜6を構成する強誘電体材料としては、例えばPZTやSBT、(Bi,La)4Ti3O12(チタン酸ビスマスランタン:BLT)等の公知の材料を用いることができるが、PZTを用いることが好ましい。
The
また、強誘電体材料としてPZTを用いる場合には、より大きな自発分極量を獲得するため、PZTにおけるTiの含有量をZrの含有量より多くすることが好ましい。さらに、PZTにおけるTiの含有量がZrの含有量よりも多い場合には、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であることが好ましい。本例では、PZTからなる強誘電体膜6を採用しており、下地導電膜3、イリジウム膜51、白金膜53の結晶配向を(111)配向とすることで、強誘電体膜6の結晶配向を(111)配向としている。
Further, when PZT is used as the ferroelectric material, in order to obtain a larger spontaneous polarization amount, it is preferable to make the Ti content in the PZT larger than the Zr content. Furthermore, when the Ti content in PZT is greater than the Zr content, the crystal orientation of PZT is preferably the (111) orientation in terms of good hysteresis characteristics. In this example, the
上部電極7は、本例ではグランド線(図示略)と電気的に接続されており、単層膜あるいは複数層が積層された多層膜からなるものである。その材料としては、先述した下部電極5と同様の材料の他、Al(アルミニウム)、Ag(銀)、Ni(ニッケル)等を用いることもできる。なお、本例では、下層から、図示略の白金膜、酸化イリジウム膜、イリジウム膜が積層された多層膜を採用している。
In this example, the
以上のような構成により、前記トランジスタ22のゲート電極222に電圧が印加されると、ソース領域223とドレイン領域224との間に電界が印加されてチャネルがオンとなり、ここに電流を流すことが可能となる。チャネルがオンとされると、ソース領域223と電気的に接続された前記ビット線からの電気信号は、ドレイン領域224に伝達され、さらにドレイン電極224と電気的に接続された強誘電体キャパシタ4の下部電極5に伝達される。そして、強誘電体キャパシタ4の上部電極7と下部電極5との間に電圧を印加することができ、強誘電体膜6に電荷(データ)を蓄積させることができる。このように、強誘電体キャパシタ4への電気信号をトランジスタ22でスイッチングすることにより、強誘電体メモリ1は、データ(電荷)を読出しあるいは書込みすることができるようになっている。
With the above structure, when a voltage is applied to the
[強誘電体メモリの製造方法]
次に、本発明に係る強誘電体メモリの製造方法の一実施形態を説明する。なお、本実施形態は、前記強誘電体メモリ1を製造する方法を例に説明する。
[Manufacturing Method of Ferroelectric Memory]
Next, an embodiment of a method for manufacturing a ferroelectric memory according to the present invention will be described. In the present embodiment, a method for manufacturing the
図2(a)〜(e)、図3(a)〜(d)は、本実施形態の強誘電体メモリ1の製造方法を示す断面工程図である。なお、以下の説明に用いる図では、要部を拡大して模式的に示している。
2A to 2E and 3A to 3D are cross-sectional process diagrams illustrating a method for manufacturing the
まず、図2(a)に示すように、公知の方法等を用いて基体2を形成する。具体的には、例えばシリコン基板(基板)21にLOCOS法やSTI法等で素子分離領域24を形成し、素子分離領域24の間におけるシリコン基板21上に熱酸化法等でゲート絶縁膜221を形成する。そして、ゲート電極222上に多結晶シリコン等からなるゲート電極222を形成する。そして、素子分離領域24とゲート電極222との間におけるシリコン基板21の表層に不純物を注入してドープ領域223、224を形成する。そして、エッチバック法等を用いてサイドウォール225を形成する。本実施形態では、ドープ領域223をソース領域として機能させ、ドープ領域224をドレイン領域として機能させる。
First, as shown in FIG. 2A, the
そして、トランジスタ22が形成されたシリコン基板21上に、例えばCVD法でSiO2を成膜して下地絶縁膜23を形成する。そして、ソース領域223上とドレイン領域224上とにおける下地絶縁膜23をエッチングして、ソース領域223を露出させる貫通孔とドレイン領域224を露出させる貫通孔とを形成する。そして、これら貫通孔内のそれぞれに、例えばTiとTiNをスパッタリング法で順次成膜して、密着層(図示略)を形成する。
Then, a
そして、前記貫通孔内を含む下地絶縁膜23上の全面に、例えばCVD法でタングステンを成膜して前記貫通孔内にタングステンを埋め込み、下地絶縁膜23上をCMP法等で研磨することにより、下地絶縁膜23上のタングステンを除去する。このようにして、ソース領域223上の貫通孔内に第1プラグ25を埋設し、ドレイン領域224上の貫通孔内に第2プラグ26を埋設する。以上のようにして基体2を形成することができる。
Then, tungsten is formed on the entire surface of the
次に、図2(b)に示すように、下地絶縁膜23上に導電膜31aを形成する。具体的には、まず下地絶縁膜23上面をNH3プラズマに曝して表面処理を行う。これによりTiの自己配向性を高めることができる。そして、下地絶縁膜23上に、例えばCVD法やスパッタリング法等を用いてTiを成膜する。Tiは高い自己配向性を有しているので、(001)配向を有する六方最密構造の膜が形成される。
Next, as shown in FIG. 2B, a
そして、この膜に例えば窒素雰囲気下で熱処理(例えば500℃以上650℃以下)を施す窒化処理により、TiNからなる導電膜31aを形成する。熱処理の温度を650℃未満とすることでトランジスタ22の特性への影響を抑制すると共に、500℃以上とすることで窒化処理の短縮化が図れる。なお、形成された導電膜31aは、元のメタル状態のTiの配向性を反映して、(111)配向となる。
Then, a
次に、図2(c)に示すように、導電膜31a上に例えばスパッタリング法やCVD法等を用いてTiAlNを成膜して、酸素バリア膜32aを形成する。酸素バリア膜32aは、その下地となる導電膜31aに結晶配向をマッチングさせることにより、エピタキシャルライクに形成することができる。すなわち、導電膜31aの結晶配向を反映した(111)配向の酸素バリア膜32aを形成することができる。このようにして、導電膜31aと酸素バリア膜32aとからなる(111)配向の下地導電膜3aを形成する。
Next, as shown in FIG. 2C, a TiAlN film is formed on the
次に、図2(d)に示すように、酸素バリア膜32a上にスパッタリング法でイリジウムを成膜して、イリジウム膜51aを形成する。イリジウム膜51aは、下地の結晶配向を反映させて形成することができ、下地の酸素バリア膜32aが(111)配向となっているので、(111)配向に形成することができる。
Next, as shown in FIG. 2D, iridium is deposited on the
次に、図2(e)に示すように、イリジウム膜51a上に白金からなるシード膜(第1の白金膜)531aを形成する。形成方法としては、スパッタリング法や蒸着法等を用いることができる。スパッタリング法によれば、蒸着法よりも密な結晶構造の膜を形成することができるので、良好な結晶配向の膜を形成することができる。また、蒸着法によれば、疎な結晶構造の膜を形成することができるので、酸素を透過しやすい膜を形成することができる。なお、蒸着法で形成した場合でも、後に熱処理で原子を熱振動させることにより結晶構造を密にすることができ、良好な結晶配向とすることができる。
Next, as shown in FIG. 2E, a seed film (first platinum film) 531a made of platinum is formed on the
また、シード膜531aの厚さとしては、5nm以上50nm以下とすることが好ましく、本実施形態ではスパッタリング法でシード膜531aを5nmの厚さに形成する。シード膜531aは、下地の結晶配向を反映させて形成することができ、下地のイリジウム膜51aが(111)配向となっているので、(111)配向に形成することができる。
The thickness of the
次に、図3(a)に示すように、シード膜531aが形成された基体2(図1参照)を酸素雰囲気で熱処理し、シード膜531aを通して前記イリジウム膜51aの表層に酸素を熱拡散させることで表層を酸化イリジウム層52aとする。熱処理には、抵抗加熱式の電気炉等を用いた炉アニールや赤外線加熱方式のランプアニール等を用いることができる。
Next, as shown in FIG. 3A, the base 2 (see FIG. 1) on which the
本実施形態では、炉アニールを用いて、基体2を600℃程度の温度に加熱し熱処理を行う。シード膜531aの厚さを50nm以下としているので、シード膜531aを通してイリジウム膜51a側に十分な量の酸素を拡散させることができる。また、加熱時間の制約が少ない炉アニールにより十分な時間の熱処理を行うことができるので、イリジウム膜51aの表層を均一に熱酸化することができ、酸化イリジウム層52aを良好に形成することができる。なお、酸化イリジウムは、酸素バリア性を有しているので、酸素雰囲気に応じた厚さに酸化イリジウム層が形成されると、それ以上イリジウム膜側に酸素が拡散しなくなる。したがって、酸素雰囲気の酸素濃度や加熱温度、加熱時間により酸化イリジウム層の厚さを制御することができる。このようにして、例えば5nm程度の厚さの酸化イリジウム層52aを形成する。
In this embodiment, the
また、基体2を550℃以上に加熱しているので、シード膜531aの原子が熱振動することにより結晶欠陥が修復され密な結晶構造となり、シード膜531aの結晶配向がより良好になる。ここで、シード膜531aの厚さを5nm以上としているので、密な結晶構造となる際の収縮によりシード膜531aに破断を生じることが防止されている。
In addition, since the
一般に、酸化イリジウムはイリジウムや白金と異なり、ルチルタイプの結晶構造あるいは不定形の結晶構造となる。このため、酸化イリジウム層によってこれより下層膜の(111)配向の表面構造は遮断されてしまう。
ところが、本発明の方法では、酸化イリジウム層52aを形成する前に、酸化イリジウム層52aが形成される部分よりも上層側にシード膜531aを(111)配向に形成しているので、酸化イリジウム層52aの上層(シード膜531a)側に下層(イリジウム膜51a)側の結晶配向を伝達することができる。
In general, iridium oxide has a rutile type crystal structure or an amorphous crystal structure, unlike iridium and platinum. For this reason, the surface structure of the (111) orientation of the lower layer film is blocked by the iridium oxide layer.
However, in the method of the present invention, before the
次に、図3(b)に示すように、本実施形態では、シード膜531a上にスパッタリング法で白金からなるコア膜(第2の白金膜)532aを95nmの厚さに形成する。コア膜532aは、下地の結晶配向を反映させて形成することができ、下地のシード膜531aが(111)配向となっているので、(111)配向に形成することができる。このようにして、シード膜531aとコア膜532aとからなる白金膜53aを形成し、イリジウム膜51a、酸化イリジウム層52a、白金膜53aからなる下部電極5aを形成する。
Next, as shown in FIG. 3B, in this embodiment, a core film (second platinum film) 532a made of platinum is formed to a thickness of 95 nm on the
次に、図3(c)に示すように、下部電極5a上に、スパッタリング法やゾルゲル法で強誘電体材料を成膜して、強誘電体膜6aを形成する。本実施形態では、強誘電体材料としてPZTを用い、これをゾルゲル法で成膜する。強誘電体膜6aは、下地の結晶配向を反映させて形成することができ、下地のコア膜532aが(111)配向となっているので、(111)配向に形成することができる。また、PZTは、白金と格子定数が近いので、下部電極5aの白金膜53aとの間で良好な界面整合性が得られる。
Next, as shown in FIG. 3C, a
次に、図3(d)に示すように、強誘電体膜6a上に、例えばスパッタ法やCVD法等を用いて、白金、酸化イリジウム、イリジウムを順次成膜して上部電極7aを形成する。
次に、公知のレジスト技術及びフォトリソグラフィ技術等を用いて、導電膜31a、酸素バリア膜32a、下部電極5a、強誘電体膜6a、及び上部電極7aをパターニングし、強誘電体キャパシタ4を形成(製造)する。このようにして、図1に示した強誘電体メモリ1を製造する。
Next, as shown in FIG. 3D, the
Next, the
以上のような本発明の製造方法によれば、酸化イリジウム層52aの上層側にシード膜(第1の白金膜)531aを、酸化イリジウム層52aより先に形成するので、酸化イリジウム層52aの下層(イリジウム膜51a)側の結晶配向を上層(シード膜531a)側に伝達することができる。したがって、イリジウム膜51aの結晶配向を制御することにより、白金膜53a、強誘電体膜6aの結晶配向を制御することが可能となる。よって、強誘電体膜6aの結晶配向を良好なものとすることができ、強誘電体特性に優れた強誘電体膜6aを形成することができる。このようにして、優れたヒステリシス特性の強誘電体キャパシタ3を製造することができ、これを備えた高信頼性の強誘電体メモリ1を製造することができる。
According to the manufacturing method of the present invention as described above, since the seed film (first platinum film) 531a is formed on the upper layer side of the
なお、下部電極5と下地導電膜3との間にイリジウム、白金、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1つまたはこれらの合金あるいはこれらの酸化物からなる膜を設けた構成も可能である。
In addition, at least one of iridium, platinum, Ru (ruthenium), Rh (rhodium), Pd (palladium), Os (osmium) or an alloy thereof, or these between the
また、本実施形態ではシード膜531aとコア膜532aからなる白金膜53aを形成したが、シード膜531aのみで白金膜53aとしてもよく、この場合にはシード膜をより厚く、例えば50nm程度に形成することが好ましい。
In this embodiment, the
1・・・強誘電体メモリ、2・・・基体、21・・・シリコン基板(基板)、22・・・トランジスタ、3・・・下地導電膜、4・・・強誘電体キャパシタ、5、5a・・・下部電極(第1電極)、51、51a・・・イリジウム膜、52、52a・・・酸化イリジウム層、53、53a・・・白金膜、531a・・・シード膜(第1の白金膜)、532a・・・コア膜(第2の白金膜)、6、6a・・・強誘電体膜、7、7a・・・上部電極(第2電極)
DESCRIPTION OF
Claims (6)
基板上方に、イリジウム膜を形成する工程と、
前記イリジウム膜上に第1の白金膜を形成する工程と、
前記第1の白金膜が形成された基板を酸素雰囲気で熱処理し、前記第1の白金膜を通して前記イリジウム膜の表層に酸素を熱拡散させることで該表層を酸化イリジウム層とし、前記第1の白金膜と前記酸化イリジウム層を含む前記イリジウム膜とを有する第1電極を形成する工程と、
前記第1電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に第2電極を形成する工程と、を有することを特徴とする強誘電体メモリの製造方法。 A method of manufacturing a ferroelectric memory having a ferroelectric film sandwiched between a first electrode and a second electrode,
Forming an iridium film above the substrate;
Forming a first platinum film on the iridium film;
The substrate on which the first platinum film is formed is heat-treated in an oxygen atmosphere, and oxygen is thermally diffused to the surface layer of the iridium film through the first platinum film, thereby forming the iridium oxide layer as the surface layer. Forming a first electrode having a platinum film and the iridium film including the iridium oxide layer;
Forming a ferroelectric film on the first electrode;
Forming a second electrode on the ferroelectric film, and manufacturing the ferroelectric memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239446A JP2009071144A (en) | 2007-09-14 | 2007-09-14 | Method of manufacturing ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239446A JP2009071144A (en) | 2007-09-14 | 2007-09-14 | Method of manufacturing ferroelectric memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009071144A true JP2009071144A (en) | 2009-04-02 |
Family
ID=40607069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239446A Withdrawn JP2009071144A (en) | 2007-09-14 | 2007-09-14 | Method of manufacturing ferroelectric memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009071144A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110164098A1 (en) * | 2010-01-05 | 2011-07-07 | Seiko Epson Corporation | Liquid-ejecting head, liquid-ejecting apparatus, piezoelectric element, and method for manufacturing liquid-ejecting head |
US8573754B2 (en) | 2010-01-05 | 2013-11-05 | Seiko Epson Corporation | Methods for manufacturing liquid ejecting head and piezoelectric element, liquid ejecting head, liquid ejecting apparatus, and piezoelectric element |
US8573755B2 (en) | 2010-01-05 | 2013-11-05 | Seiko Epson Corporation | Liquid-ejecting head, liquid-ejecting apparatus, and piezoelectric element |
US8608289B2 (en) | 2010-03-12 | 2013-12-17 | Seiko Epson Corporation | Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element |
US8662644B2 (en) | 2010-01-05 | 2014-03-04 | Seiko Epson Corporation | Liquid ejecting head and liquid ejecting apparatus, and piezoelectric element |
-
2007
- 2007-09-14 JP JP2007239446A patent/JP2009071144A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110164098A1 (en) * | 2010-01-05 | 2011-07-07 | Seiko Epson Corporation | Liquid-ejecting head, liquid-ejecting apparatus, piezoelectric element, and method for manufacturing liquid-ejecting head |
CN102152629A (en) * | 2010-01-05 | 2011-08-17 | 精工爱普生株式会社 | Liquid-ejecting head, liquid-ejecting apparatus, piezoelectric element, and method for manufacturing liquid-ejecting head |
US8567926B2 (en) * | 2010-01-05 | 2013-10-29 | Seiko Epson Corporation | Liquid-ejecting head, liquid-ejecting apparatus, piezoelectric element, and method for manufacturing liquid-ejecting head |
US8573754B2 (en) | 2010-01-05 | 2013-11-05 | Seiko Epson Corporation | Methods for manufacturing liquid ejecting head and piezoelectric element, liquid ejecting head, liquid ejecting apparatus, and piezoelectric element |
US8573755B2 (en) | 2010-01-05 | 2013-11-05 | Seiko Epson Corporation | Liquid-ejecting head, liquid-ejecting apparatus, and piezoelectric element |
US8662644B2 (en) | 2010-01-05 | 2014-03-04 | Seiko Epson Corporation | Liquid ejecting head and liquid ejecting apparatus, and piezoelectric element |
US8608289B2 (en) | 2010-03-12 | 2013-12-17 | Seiko Epson Corporation | Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
US7927889B2 (en) | Method for manufacturing ferroelectric memory device and ferroelectric memory device | |
JP4600322B2 (en) | Method for manufacturing ferroelectric memory device | |
JP2009071144A (en) | Method of manufacturing ferroelectric memory device | |
JP4124237B2 (en) | Method for manufacturing ferroelectric memory device | |
JP4164700B2 (en) | Ferroelectric memory and manufacturing method thereof | |
JP5010121B2 (en) | Manufacturing method of semiconductor device | |
JP4797717B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
JP4479770B2 (en) | Ferroelectric memory manufacturing method | |
JP4928098B2 (en) | Method for manufacturing ferroelectric capacitor | |
JP2007250635A (en) | Manufacturing method of ferroelectric memory device | |
JP6217260B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2008135620A (en) | Manufacturing method of ferroelectric memory device | |
JP4802781B2 (en) | Method for manufacturing ferroelectric memory device | |
JP2008227217A (en) | Manufacturing method ferroelectric capacitor | |
US20090075401A1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory device | |
JP4802780B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
JP2008227218A (en) | Manufacturing method of ferroelectric capacitor | |
JP4968654B2 (en) | Oxide material, ferroelectric material, and electronic device using the same | |
JP4858685B2 (en) | Ferroelectric memory and manufacturing method thereof | |
JP5022757B2 (en) | Method for manufacturing ferroelectric memory device | |
JP4683224B2 (en) | Manufacturing method of ferroelectric memory | |
JP2008235544A (en) | Manufacturing method of ferroelectric capacitor | |
JP2009224368A (en) | Ferroelectric memory, manufacturing method of the same | |
JP2007250634A (en) | Ferroelectric memory device, and manufacturing method of ferroelectric memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100915 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111226 |