JP2009070389A - 処理装置のためのコントローラ - Google Patents
処理装置のためのコントローラ Download PDFInfo
- Publication number
- JP2009070389A JP2009070389A JP2008238033A JP2008238033A JP2009070389A JP 2009070389 A JP2009070389 A JP 2009070389A JP 2008238033 A JP2008238033 A JP 2008238033A JP 2008238033 A JP2008238033 A JP 2008238033A JP 2009070389 A JP2009070389 A JP 2009070389A
- Authority
- JP
- Japan
- Prior art keywords
- request
- module
- dvs
- general speed
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000012545 processing Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 28
- 230000008901 benefit Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 239000004744 fabric Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30083—Power or thermal control instructions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【課題】処理装置を制御するためのコントローラ、詳しくは動的電圧を使用するコントローラを提供する。
【解決手段】コンピュータ装置は、マスタモジュール、及び要求機能のスレーブモジュールによる実行についてスレーブモジュールにマスタモジュールが機能要求を送ることが可能であるスレーブモジュールを含む。マスタモジュールは、マスタ処理モジュールのためのDVS制御スキームを開始するように動作可能である動的電圧制御(DVS)手段、及びスレーブ処理モジュールにDVS制御スキームを構築するように動作可能であるDVSリンク手段を含む。
【選択図】 図1
【解決手段】コンピュータ装置は、マスタモジュール、及び要求機能のスレーブモジュールによる実行についてスレーブモジュールにマスタモジュールが機能要求を送ることが可能であるスレーブモジュールを含む。マスタモジュールは、マスタ処理モジュールのためのDVS制御スキームを開始するように動作可能である動的電圧制御(DVS)手段、及びスレーブ処理モジュールにDVS制御スキームを構築するように動作可能であるDVSリンク手段を含む。
【選択図】 図1
Description
本発明は、処理装置を制御するためのコントローラ、詳しくは動的電圧制御を使用するコントローラに関する。詳細には、これに限定されるものではないが、CMOSに基づいた集積回路の制御に関係する。
CMOS技術の最大動作周波数が一般に電源電圧と共に増加することは周知である。これを利用して、CMOSデバイスの電力消費は、特定の動作要求のために許される最も低いクロック周波数でデバイスを動作させ、かつこれから生じる電源電圧を制限する機会をとることにより抑制され得る。これを利用するために、総称して動的電圧制御(DVS)として知られる様々な手法が当該技術において進められている。
英国特許出願GB2403823は、リソースが動作を実行し続ける間の一組のリソース上の電圧の動的制御を実装する方法を述べている。この技術は、特にソフトウェア無線に適用が可能である。そこに開示されたDVSスキームは、処理リソースによる動作の実行中に電源電圧及びクロック周波数を上げる。動作の実行中に電圧−周波数を増加させることにより、動作が最悪の場合の命令実行サイクル計算よりも少数のサイクルを用いれば、リソースはより小さな電力を用いることになる。
英国特許出願GB2410344は、システムオンチップ(SoC)環境上のハードリアルタイム異種混合システム内に再構成可能なアプリケーションへのイントラ動作DVSスキームの実装について述べている。
DVSはARM、インテル及びトランスメタのような会社によって使用されている。これはARMによる以下の2つの刊行物、及びトランスメタによる3番目の刊行物によって示される。
S.M. Martin, et al, ”Combined Dynamic Voltage Scaling and Adaptive Body Biasing for Low Power Microprocessors Under Dynamic Workloads”, http://www.arm.com/pdfs/dvsabb-ICCAD2002.pdf;
P. Morris, P. Watson, “Automated Low-Power Implementation Methodology” ARM Developers Conference- Information Quarterly, Vol. 4, No. 3, 2005; 及び
M. Fleischmann, “LongrunTM Power Management”, www.transmeta.com/pdfs/paper_mfleischmann_17jan01.pdf , 2001.
これらの装置設計者によって用いられるスキームは、共通クロックによる単一プロセッサ設計に基づいている。
P. Morris, P. Watson, “Automated Low-Power Implementation Methodology” ARM Developers Conference- Information Quarterly, Vol. 4, No. 3, 2005; 及び
M. Fleischmann, “LongrunTM Power Management”, www.transmeta.com/pdfs/paper_mfleischmann_17jan01.pdf , 2001.
これらの装置設計者によって用いられるスキームは、共通クロックによる単一プロセッサ設計に基づいている。
上に示した論文においてARM、インテル及びトランスメタによって実装されるDVSスキームは、一つの電圧−周波数領域にのみ適合する。すなわち、DVS管理主体による判定の結果、一つの領域だけが電圧及び周波数について修正される。
多くの論文は、DVSとグローバル非同期・ローカル同期(GALS)アーキテクチャとの組み合わせについて論じている。
例えば、”Dynamic speed/voltage scaling for GALS processors” , (S. Chan, A. Eswaran, http://www.ece.cmu.edu/〜schen1/ece743 )は、後の段階がタスクを終えるのにより長くかかる場合に、プロセッサにおいてあるステージが通常よりもゆっくり動作することを保証するためには、DVSをどのように用いることが可能であるかを議論している。低電圧においてよりゆっくり動作することによって、全体の電力消費は低減される。
”Power Efficiency of Voltage Scaling in Multiple Clock, Multiple Voltage Cores” (A. Iyer, D. Marculescu, Conference on Computer-Aided Design (ICCAD), Nov. 2002及び ”Power-Performance Evaluation of Globally Asynchronous, Locally Synchronous Processors” (A. Iyer and D. Marculescu, International Symposium on Computer Architecture (ISCA), May 2002)は、DVSと組み合わせられたときのGALSの利点を論じている。
”Request-Driven GALS Technique for Datapath Architectures” (M. Krstic, E. Grass, Proc. of the 3rd ACiD-WG Workshop, Heraklion, Jan. 27-28, 2003, Greece, session 2 (2003))は、それに供給するFIFOの状態をモニタすることにより、第2モジュールのクロック周波数をどのように動的に修正することが可能であるかを述べている。すなわち、FIFOが空の場合、クロックは停止される。この文献は、Brandenburgischen Technischen Universitat, CottbusにおけるKrsticによる論文に基づいている。
米国特許出願2006/161797は、GALSアーキテクチャで用いられる非同期ラッパーについて述べている。これは処理リソースの内部同期クロックを設定するために、外部信号をどのように用いるかについて記述している。
本発明の目的は、処理装置を制御するための動的電圧制御を使用するコントローラを提供することにある。
大まかに言えば、本発明の一態様はGB2410344において採用されたアプローチの改良を提供する。その特許出願においては、適応DVSスキームを用いるが、モジュール上のタスクの実行時間を直接修正する、制御可能なクロックに依存するアプローチが開示されている。タスクを完了するために取られたサイクル数が第2のモジュールの関数である場合、DVSスキームの利点は減じられる。通常、タスクが機能を実行するために第2のモジュールを必要とする場合、第1のモジュール上のタスクのサイクルカウントは第2のモジュールに依存するかもしれない。別の処理リソースに転送されるべきと考えられる関数のいくつかの例は、次の通りである:
・ハードウェアアクセラレータ(ターボ復号器)
・メモリ転送(DMA)
・スレーブプロセッサ
本発明の一つの態様は、マスタによってサポートされたDVSスキームが処理装置全体に対して最も大きな利点を持つことができるような方法で、スレーブモジュールのための処理時間がマスタにリンクされるメカニズムを提供する。
・ハードウェアアクセラレータ(ターボ復号器)
・メモリ転送(DMA)
・スレーブプロセッサ
本発明の一つの態様は、マスタによってサポートされたDVSスキームが処理装置全体に対して最も大きな利点を持つことができるような方法で、スレーブモジュールのための処理時間がマスタにリンクされるメカニズムを提供する。
本発明のこの態様においては、マスタがサブモジュールに関数を要求する場合は常に、マスタDVSマネージャによって算出されたクロック周波数に関する情報がサブモジュールに引き継がれる(または、再利用される)。
本発明の別の態様は、マスタ処理モジュール及び少なくとも一つのサブモジュールを備え、動的電圧制御手段はマスタモジュールに関連付けられ、マスタモジュールのための動作周波数を動的に計算するように動作可能であり、サブモジュールはマスタモジュールによってアクセスされるとき前記動作周波数で動作可能である、コンピュータ装置を提供する。
そのような場合においては、サブモジュールがマスタモジュールの動作周波数を「引き継ぐ」と言うことができる。
本発明の実施形態において、一般的速度要求にマスタクロック周波数を割り当て動作可能なマッピング手段が提供されてもよい。次いで、この一般的速度要求はそれが独自に解釈可能な期間にサブモジュールに送信されることが可能である。これはサブモジュールがローカル処理能力または条件を考慮して、受信された一般的速度要求を解釈することで、マスタモジュールによって望まれる結果を達成することを可能にする。例えば、サブモジュールはその処理形態に従って速度要求を解釈してもよい。
本発明のさらなる態様は、複数の処理モジュールを備え、当該モジュールの少なくとも一つは、動的電圧制御手段を含み、かつさらなるモジュールに当該さらなる処理モジュールによる処理のために、処理速度要求メッセージを伴って使用される機能要求メッセージを送るように動作可能である、コンピュータ処理装置を提供する。
当該さらなる態様において、さらなるモジュールはそのクロック周波数及び/又は動作電圧の制御により速度メッセージの受信に敏感であってもよい。
本発明のさらなる態様は、複数のモジュールを備え、少なくとも一つのモジュールは、動的電圧制御手段を含み、かつ機能要求に関連した速度要求をそれに与えることにより、別のモジュールと相互に作用するように動作可能である、コンピュータ処理装置を提供する。速度要求の受信に敏感であるため、それを受信するモジュールは関連する機能要求の実行を管理する少なくとも一つの処理パラメータの制御による速度要求を解釈するように動作可能である。処理パラメータは、機能要求の実行のための期待時間でもよい。
本発明のさらなる態様は、複数のモジュールを備え、少なくとも一つのモジュールは動的電圧制御手段を含み、かつそれが関数の実行を前記他のモジュールに要求する場合に、それにクロック信号を与えることにより、別のモジュールと相互に作用するように動作可能である、コンピュータ処理装置を提供する。クロック信号に加えて、モジュールは関数の実行を前記他のモジュールに要求する場合に前記他のモジュールに電源電圧を与えるように動作可能であってもよい。
本発明のさらなる態様は、マスタモジュール及びスレーブモジュールを備え、前記マスタモジュールは、前記スレーブモジュールによる要求機能の実行のための前記スレーブモジュールに機能要求を送るように動作可能であり、マスタ処理モジュールのためのDVS制御方法を開始するように動作可能である動的電圧(DVS)手段と、前記スレーブ処理モジュールに前記DVS制御方法を関係付けるように動作可能であるDVSリンク手段と、を有するコンピュータ処理装置を提供する。
本発明のさらなる態様は、マスタ処理モジュールのためのDVS制御方法を開始することと、前記スレーブ処理モジュールに前記DVS制御方法を関係付けることと、DVS制御方法に関するスレーブモジュールに従うDVS制御要求を機能要求と関連付けることと、前記DVS制御要求に従って要求された機能の前記スレーブモジュールによる実行のために、前記スレーブモジュールに前記機能要求と前記マスタモジュールからの前記DVS制御要求を送ることと、を備える、マスタモジュール及びスレーブモジュールを有するコンピュータ処理装置の制御方法を提供する。
本発明の態様は、例として、例えば携帯電話のために、あるいはゲーム機器、基地局またはアクセスポイントにおけるビデオコーデックの実行のために、「システムオンチップ」(SoC)コンテキストに実装することが可能である。すなわち、本発明の態様は管理及び場合によっては電力消費を最小限にする要求のあるマルチプロセッサアーキテクチャが準備される状況に適用可能である。
本発明の態様は、DSPまたはFPGAのような広範な一般のコンピュータハードウェアによる実行のためのソフトウエアコンポーネントを用いて実装することが可能である。そのようなソフトウエアコンポーネントは、物理的な記憶媒体、または信号によって供給することができるかもしれない。
本発明のさらに可能な態様、特徴及び利点は、添付の図面を参照しての具体的な実施形態の下記説明から明白になる。
図1は、コンピュータ処理装置10が示された本発明の第1の実施形態を示している。しかし、図示された例は代表例であり、より多数の処理素子を含むより複雑な装置が提供され得ることは、読者によって十分に理解されよう。この場合、マスタプロセッサ100及びスレーブプロセッサ200は、各々が2つの処理要素100,200の間のメッセージ伝送のためのバス20にアクセスするように動作可能である。従来の方法において、スレーブ200に、マスタ100よりもよく適合している機能を実行させるために、マスタはスレーブに機能要求22を送ることが可能である。行われるべき特定のタスクに適合せず、多くの要素に依存するかもしれないスレーブ200に何故マスタが要求をするかの理由は、十分に理解されるであろう。
これに加えて、また本発明の当該具体的な実施形態に従い、速度要求24はスレーブ200のもとにマスタ100によって関数要求22と共に送られる。
マスタ処理ユニット100は、図2にさらに詳細に示される。マスタ処理ユニット100は、“グローバル非同期・ローカル同期”(GALS)アーキテクチャに準拠し、要求された周波数に基づいてクロック及び関連する電源電圧を与えるDVS制御ユニット112の管理の下で、同期領域において動作可能である処理要素110を備える。周波数は、非同期及び同期アーキテクチャの間のインタフェースであるラッパーユニット120において決定される。ラッパーユニット120は、DVSマネージャ130によってプログラムされる周波数レジスタ122を含む。
レジスタ122は、DVS制御ユニット112による使用のための周波数の出力に加えて、その周波数を機能ブロック140へ渡す。このブロックは、マスタプロセッサユニット100においてクロック速度のためのレジスタ周波数値を一般的速度要求に変換する。次いで、前述したようにこの一般的速度要求は信号24として出力される。この信号24は、処理要素110による機能要求信号22の出力と共に出力される。マスタモジュールが異なるクロック領域からサービスの要求をする場合、機能要求信号22が出力される。データブロックをチャネルデコードする場合のような、メモリ転送要求またはハードウェアアクセラレータ動作が、一例として挙げられる。
同様に、速度要求は機能要求22を受信するスレーブモジュール200によって使用されるために送られる。この速度要求24は、スレーブモジュール200によって実行メカニズムを決定するために用いられる。
速度要求の効果は、スレーブ処理ユニット200が動作を完了するのを待機する時間をマスタ処理ユニット100が変更することである。マスタ処理ユニット100は、現在タスクを実行している周波数電圧設定に基づいて速度要求の値を選択する。すなわち、マスタ処理ユニット100が比較的高いマスタクロック周波数(DVS制御ユニット112によって管理されるように)において動作していれば、その速度要求は相応して高い。反対に、マスタ処理ユニット100が現在比較的低速で実行をしていれば、速度要求は結果として低レベルに調節される。
速度要求は、その形式及び構造に従ったスレーブ処理ユニット200による解釈のために一般的な値をとることができる。
図3は、本発明の第1の具体的な実施形態のスレーブ処理ユニット200のさらに詳細な構造を示している。スレーブ処理ユニット200は本来同期で、従って電源電圧及びクロックを供給するDVS制御ユニット212によって管理される処理要素210を含む。DVS制御ユニット212は、周波数信号を生成するレジスタ222を含むラッパーユニット220から抽出される周波数量によって管理される。レジスタ222は、速度要求信号24の受信において、機能ブロック240に基づいて周波数信号を生成する。従って、処理要素210によって受信された機能要求22については、速度要求24によって管理されたDVS条件に従って処理することが可能である。
機能ブロック240は、アーキテクチャ仕様であり、スレーブユニット200の能力に応じて設計されている。ブロック240は、速度要求をスレーブ処理ユニット200に適合した形式に変換する。
これは、スレーブ処理ユニット200がそれ自身の能力に従う速度要求を解釈することを可能にする。種々の形式のモジュールが速度要求を異なって解釈してもよいことは読者によって認識されるだろう。さらに、処理ユニットはまたそれぞれ要求された速度に適合する動作電圧または周波数を修正する能力を持っていてもよい。これはスレーブ処理ユニットにおいて、電力消費をさらに節約する余裕を持たせる。
図4は、スレーブユニット300の第2の具体的な実施形態の概略図を示す。やはり、スレーブユニット300はバス上で受信された機能要求22に答えるように動作可能である処理要素310を含む。処理要素は、電源電圧VCC及びクロックによる処理能力で管理される。しかしながら、この場合クロックはクロック発生器313によって生成され、また電源電圧は電源ユニット314によって生成される。
ラッパーユニット320も、また第1の実施形態のラッパーユニット220から変更される。ここで、ラッパーユニットは受信速度要求24を処理要素310のための構成命令と解釈するように動作可能である機能ブロック340を含む。従って、第2の実施形態におけるようなスレーブユニット上での直接のDVS制御はない。しかしながら、スレーブユニットはマスタユニット100のDVS制御を採用しないが、代わりに、タスクが効果的な方法で完了するのを可能にするために、マスタユニット速度要求24を解釈し、処理要素310の構成に関してローカルな条件を提供する。
例えば、処理要素310がマルチスレッドのプロセッサである場合、プロセッサは関数要求に関連したスレッドに異なるタイムスロットを割り当てることが可能である。これはスレーブにおけるDVSなしで、優先度の高いタスクについてはより速く完了し、優先度の低いタスクについてはよりゆっくりと完了することを可能にする。
図5には、スレーブユニット400の第3の実施形態が示されている。この例は、共有の通信ファブリックを含む処理装置10において特に関連する。この例のスレーブユニット400は、速度要求を通信ファブリックコントローラ410のための制御信号へと解釈する機能ブロック440を含むラッパー420を備えている。通信ファブリックコントローラ410は、共有の通信ファブリックへのアクセスを管理する。よって、それはダイレクトメモリアクセス(DMA)コントローラである。制御信号は、通信ファブリックコントローラ410に対し、速度要求24によって表わされる要求された速度に適合する動作電圧及び周波数を変更させるように動作可能である。これはスレーブモジュールにおいて電力消費をさらに節約することを可能とする。
Krsticによる論文において、スレーブモジュールのクロック速度はサブモジュールの内への転送データに用いられるFIFOの状態によって決定されるが、これはデータが与えられない場合、関連する処理ロジックを駆動するために用いられるクロックが遮断されることを意味する。上で特定されたアプローチは、マスタモジュールによって使用されるスレーブモジュールの動作モード及び/又はクロック周波数のより細かくより正確な制御を可能にする。
KrsticのFIFO技術は、それと関係する高いレイテンシーを持っている。本発明の具体的な実施形態に基づく上記の明示的に記載された技術は、データが与えられたときFIFOバッファによって生じる遅延を回避するために、スレーブモジュールが動作すべき速度について述べている。
クロック周波数と電圧の静的な設定のみを可能とする簡単なGALS/DVSスキームは、分散される(即ち平均及び最大値を持つ)実際の処理の複雑さのために、可能な省電力を利用しない。サブモジュールがクロック情報を引き継ぐのを許容することによって、通信ネットワークは省電力の機会のこの態様を利用することができる。
このアプローチは、CMOSに基づいた何らかの複雑な電子システムの電力消費を低減するために用いることが可能である。通常、複数の処理要素を持つ大きなSoCにおいてそれを用いることができるかもしれない。しかしながら、またセル(CELL)のようなマルチプロセッサ設計にそれを適用することができるかもしれない。次いで、これらの電子システムをワイヤレス電話または基地局またはゲーム機におけるベースバンド処理のような高度なアプリケーションに用いることができるかもしれない。
本発明の実施形態は、アプリケーションが可変の複雑さを持ち、プラットフォームの作業負荷を追跡するために動作電圧及びクロック周波数を要求するとき、パフォーマンス利益を与える。
実際的な例として、図6はDVS管理コントローラと同様にモデムの信号処理ステージを個別のタスクとして実行するデジタル信号プロセッサ(DSP)500と、ターボ復号器を実装するためのハードウェアアクセラレータ600とを含む無線モデムシステム50を示している。両モジュール500及び600は、自身のクロック発生器及び電圧発生器(それぞれDVSコントローラ512,612)、及び処理要素(それぞれ510,610)を有する。ラッパー520は、実行依頼に情報を関連させ、またシステム50における別の処理実体からの受信された情報を開けるために、DSP内に備えられる。同様に、ラッパー620は、DSP500からの受信された実行依頼に関連した情報を開け、またDSP500へ戻すべく互いに情報のアイテムを関連させるために、ターボ復号器600内に備えられる。
すなわち、これは図1及び2に関して上に記載された本発明の第1の実施形態の実際的な例である。DSP500の処理要素510において定義されたDVS管理タスク530は、DVSマネージャの関数を提供する。DSPにおけるDVSマネージャは、デッドラインが達成され、かつ電力消費が最小化されることを保証する特定のときに、DSPのためのクロック周波数を決定する。
無線モデムタスク550も、無線モデムシステム50のモデム能力に関連して上述した信号処理機能を提供するために、DSP処理要素510において定義される。無線モデムタスク550は、また、ターボ復号器600に実行を要求する場合、機能要求を持った速度要求を含む。この速度要求は現在DVSマネージャ530によって設定されている速度に基づいている。制御ビット及びパラメータがそれらに関連するレジスタに書き込まれているように、速度要求はターボ復号器のDVSコントローラ612内のレジスタに同時に書き込まれている。このようにターボ復号器は、自身のハードウェア能力に相応するだけでなく、DSP500から管理されるような全体システム要件を反映しているDVSプロファイルを設定することが可能である。
Claims (19)
- マスタモジュール及びスレーブモジュールを備え、
前記マスタモジュールは、前記スレーブモジュールによる要求機能の実行のための前記スレーブモジュールに機能要求を送るように動作可能であり、
マスタ処理モジュールのためのDVS制御方法を開始するように動作可能である動的電圧制御(DVS)手段と、
前記スレーブ処理モジュールに前記DVS制御方法を関係付けるように動作可能であるDVSリンク手段と、を有するコンピュータ処理装置。 - 前記リンク手段は、前記スレーブモジュールに前記マスタモジュールからの機能要求と共にDVS制御メッセージを送るように動作可能である請求項1に従う装置。
- 前記DVS手段は、前記マスタ処理モジュールのためのクロック周波数を定義するクロック周波数情報を決定するように動作可能であり、
前記リンク手段は、前記DVS制御メッセージにおける前記スレーブモジュールに前記機能要求と共に前記クロック周波数情報を転送するように動作可能である請求項2に従う装置。 - 前記DVS手段は、前記マスタモジュールのための動作周波数を動的に算出するように動作可能であり、
前記リンク手段は、前記スレーブモジュールに前記動作周波数を指示するDVS制御メッセージを機能要求と共に送るように動作可能である請求項1に従う装置。 - 前記マスタモジュールは、前記マスタモジュールによって使用されるDVS制御方法を定義する情報を一般的速度要求の中に割り当てるように動作可能であるDVS制御情報割り当て手段を更に備え、
前記リンク手段は、機能要求によって一般的速度要求を送るように動作可能であり、
前記スレーブモジュールは、前記スレーブモジュールを前記一般的速度要求に従って動作させるように動作可能である一般的速度情報受信手段を含む請求項1に従う装置。 - 前記一般的速度情報受信手段は、複数の利用可能な動作周波数のうちの一つに前記一般的速度情報要求を割り当てるように動作可能であることを特徴とする請求項5に従う装置。
- 前記一般的速度情報受信手段は、複数の利用可能な電源電圧のうちの一つに前記一般的速度情報要求を割り当てるように動作可能であることを特徴とする請求項5に従う装置。
- 前記一般的速度情報受信手段は、複数の利用可能な動作速度のうちの一つに前記一般的速度情報要求を割り当てるように動作可能である請求項5に従う装置。
- 前記一般的速度情報受信手段は、前記一般的速度情報要求によって送られる、機能要求のための優先度に前記一般的速度情報要求を割り当てるように動作可能である請求項5に従う装置。
- マスタ処理モジュールのためのDVS制御方法を開始することと、
前記スレーブ処理モジュールに前記DVS制御方法を関係付けることと、
DVS制御方法に関するスレーブモジュールに従うDVS制御要求を機能要求と関連付けることと、
前記DVS制御要求に従って要求された機能の前記スレーブモジュールによる実行のために、前記スレーブモジュールに前記機能要求と前記マスタモジュールからの前記DVS制御要求を送ることと、
を備える、マスタモジュール及びスレーブモジュールを有するコンピュータ処理装置の制御方法。 - 前記マスタモジュールのためのクロック周波数を定義するクロック周波数情報を決定することと、
前記DVS制御要求における前記スレーブモジュールに前記機能要求と並行して前記クロック周波数情報を転送することと、
を含む請求項10に従う方法。 - マスタモジュールのための動作周波数を動的に算出することと、
前記スレーブモジュールに前記動作周波数を指示するDVS制御要求を機能要求の側に送信することと、
を含む請求項10に従う方法。 - 前記マスタモジュールによって使用されるDVS制御方法を定義する情報を一般的速度要求の中に割り当てることと、
前記機能要求によって前記一般的速度要求を送ることと、
前記一般的速度要求に従って前記スレーブモジュールが動作するように前記スレーブモジュールにおいて前記一般的速度要求を受信することと、
を含む請求項10に従う方法。 - 前記スレーブモジュールにおいて複数の利用可能な動作周波数のうちの一つに前記一般的速度情報要求を割り当てること、を含む請求項13に従う方法。
- 前記スレーブモジュールにおいて複数の利用可能な電源電圧のうちの一つに前記一般的速度情報要求を割り当てること、を含む請求項13に従う方法。
- 前記スレーブモジュールにおいて複数の利用可能な動作速度のうちの一つに前記一般的速度情報要求を割り当てること、を含む請求項13に従う方法。
- 前記スレーブモジュールにおいて前記一般的速度情報要求によって送られた機能要求のための優先度に前記一般的速度情報要求を割り当てること、を含む請求項13に従う方法。
- コンピュータにロードされたとき前記コンピュータに請求項10に従う方法を行わせるコンピュータ実行可能な命令を含むコンピュータプログラム製品。
- 請求項18に従うコンピュータプログラム製品を格納するコンピュータ読取り可能な記憶媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0718100A GB2452778A (en) | 2007-09-17 | 2007-09-17 | Linking dynamic voltage scaling in master and slave modules |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009070389A true JP2009070389A (ja) | 2009-04-02 |
Family
ID=38659090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008238033A Abandoned JP2009070389A (ja) | 2007-09-17 | 2008-09-17 | 処理装置のためのコントローラ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090077290A1 (ja) |
JP (1) | JP2009070389A (ja) |
GB (1) | GB2452778A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165350A (ja) * | 2008-12-31 | 2010-07-29 | Intel Corp | 電力管理のための下流デバイスのサービス待ち時間報告 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8671413B2 (en) * | 2010-01-11 | 2014-03-11 | Qualcomm Incorporated | System and method of dynamic clock and voltage scaling for workload based power management of a wireless mobile device |
JP5418670B2 (ja) * | 2010-05-21 | 2014-02-19 | 日本電気株式会社 | バス制御装置及びバス制御方法 |
CN113032015B (zh) * | 2019-12-24 | 2022-02-18 | 中国科学院沈阳自动化研究所 | 一种用于精密运动控制的通信方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6766460B1 (en) * | 2000-08-23 | 2004-07-20 | Koninklijke Philips Electronics N.V. | System and method for power management in a Java accelerator environment |
JP2002351436A (ja) * | 2001-05-25 | 2002-12-06 | Sony Corp | ディスプレイ装置及びディスプレイ装置の低消費電力モードへの遷移と復帰方法 |
US7343487B2 (en) * | 2001-10-10 | 2008-03-11 | Nokia Corporation | Datacast distribution system |
US8145120B2 (en) * | 2003-10-27 | 2012-03-27 | Nokia Corporation | Apparatus, system, method and computer program product for service selection and sorting |
JP2006163970A (ja) * | 2004-12-09 | 2006-06-22 | Mitsubishi Electric Corp | マルチプロセッサ・システム、マルチプロセッサ制御方法及びマルチプロセッサ制御プログラム記録媒体 |
-
2007
- 2007-09-17 GB GB0718100A patent/GB2452778A/en not_active Withdrawn
-
2008
- 2008-09-17 US US12/212,114 patent/US20090077290A1/en not_active Abandoned
- 2008-09-17 JP JP2008238033A patent/JP2009070389A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165350A (ja) * | 2008-12-31 | 2010-07-29 | Intel Corp | 電力管理のための下流デバイスのサービス待ち時間報告 |
Also Published As
Publication number | Publication date |
---|---|
US20090077290A1 (en) | 2009-03-19 |
GB2452778A (en) | 2009-03-18 |
GB0718100D0 (en) | 2007-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10409347B2 (en) | Domain-differentiated power state coordination system | |
EP3155521B1 (en) | Systems and methods of managing processor device power consumption | |
JP4898687B2 (ja) | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 | |
JP6197196B2 (ja) | 電力効率の優れたプロセッサアーキテクチャ | |
US9009512B2 (en) | Power state synchronization in a multi-core processor | |
JP5583837B2 (ja) | コンピュータ・システム内でタスクを開始するためのコンピュータ実装方法、システム及びコンピュータ・プログラム | |
EP2430541B1 (en) | Power management in a multi-processor computer system | |
EP2469377A2 (en) | Decentralized power management distributed among multiple processor cores | |
TW200426688A (en) | Performance scheduling using multiple constraints | |
CN102087619A (zh) | 用于提高事件处理的涡轮加速性能的方法和装置 | |
GB2480909A (en) | Reducing power consumption in a multi-core processor environment | |
TW201015318A (en) | Performance based cache management | |
JP2005527906A (ja) | 分離式電源管理状態を提供する方法および装置 | |
WO2014042749A1 (en) | Distributing power to heterogenous compute elements of a processor | |
CN201583943U (zh) | 音频soc芯片的高效低功耗dma的ip结构 | |
JP2009070389A (ja) | 処理装置のためのコントローラ | |
Rodríguez et al. | Lightweight asynchronous scheduling in heterogeneous reconfigurable systems | |
Zhou et al. | An operating system framework for reconfigurable systems | |
Shin et al. | Cooperative voltage scaling (CVS) between OS and applications for low-power real-time systems | |
Rodríguez-Moreno et al. | Lightweight asynchronous scheduling in heterogeneous reconfigurable systems | |
Zhou et al. | Reduce SW/HW migration efforts by a RTOS in multi-FPGA systems | |
Lee et al. | Energy-efficiency on a variable-bitrate device | |
Hartley | System shutdown techniques for energy efficient real time computation | |
JP2017021811A (ja) | 電力効率の優れたプロセッサアーキテクチャ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100107 |