JP2009065511A

JP2009065511A - 増幅回路及び通信機

Info

Publication number: JP2009065511A
Application number: JP2007232605A
Authority: JP
Inventors: Hiroyuki Sato; 弘幸佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-09-07
Filing date: 2007-09-07
Publication date: 2009-03-26
Also published as: US20090066418A1; US7940122B2

Abstract

【課題】入力インピーダンスを一定に維持しつつ、ゲインを変化させることができる増幅回路を提供することを課題とする。
【解決手段】ソース接地型アンプ（１０１）と、前記ソース接地型アンプの出力端子に接続される出力負荷（１０２）と、前記ソース接地型アンプの前記出力端子に接続されるバッファ回路（１０３）と、前記バッファ回路の出力端子及び前記ソース接地型アンプの入力端子間に接続されるフィードバック回路（１０４）と、前記ソース接地型アンプのゲインに応じて前記フィードバック回路のインピーダンスを制御する制御回路（１０５）とを有することを特徴とする増幅回路が提供される。
【選択図】図１

Description

本発明は、増幅回路及び通信機に関する。

無線受信機のアーキテクチャにおいて入力する信号が微弱であることから、まず信号を増幅するアンプが必要となる。しかし、アンプも電子回路で形成することから雑音の発生は逃れられない。その雑音の電力レベルによって入力してきた信号のレベルが後段で判別不可能なことになると増幅した意味を成さないため、極力雑音を出さない低雑音増幅器（ＬＮＡ）が求められる。低雑音化とはすなわち入力換算ノイズを小さくすることである。入力換算ノイズを小さくするためにはアンプが持つゲイン（利得）が大きいほど良い。大きなゲインを持つ構成としてはソース接地型アンプが一般的である。

しかし、ソース接地型アンプは入力インピーダンスが高い。無線機のアーキテクチャとしては低雑音のほかに、アンテナとのインピーダンスを合わせてアンテナから入射した信号を最大限にアンプに伝達する必要がある（インピーダンスマッチング）。

また、一般的に低雑音増幅器には利得を安定して後段の回路（ミキサ）に信号を送る必要があるため可変ゲイン機能が必要になる。

図８は低雑音増幅器の構成例を示すブロック図であり、図９はソース接地型アンプを用いた低雑音増幅器の構成例を示す回路図である。電流電圧変換回路８０１は、カスコード接続された電界効果トランジスタ９０１及び９０２からなるソース接地型アンプであり、入力電圧Ｖｉｎを電流に変換して出力する。出力負荷８０２は、電流電圧変換回路８０１により変換された電流を出力電圧Ｖｏｕｔに変換する。バッファ８０３は、電界効果トランジスタ９０３及び電流源９０４を有し、出力電圧Ｖｏｕｔをフィードバック回路（素子）８０４を介して、入力電圧Ｖｉｎの端子にフィードバックする。

低雑音増幅器の入力インピーダンスＺｉｎは、次式で表わされる。ここで、Ｚｆｂは、フィードバック回路８０４のインピーダンス、ｇｍは電界効果トランジスタ９０１の相互コンダクタンス、Ｚｏｕｔは出力負荷８０２のインピーダンスである。
Ｚｉｎ＝Ｚｆｂ／｛１＋（ｇｍ×Ｚｏｕｔ）｝・・・（１）

ここで、ｇｍ×Ｚｏｕｔ＞＞１の場合には、式（１）は式（２）で表わすことができる。
Ｚｉｎ＝Ｚｆｂ／（ｇｍ×Ｚｏｕｔ）・・・（２）

入力インピーダンスＺｉｎは、相互コンダクタンスｇｍ、出力負荷インピーダンスＺｏｕｔ及びフィードバック回路８０４のインピーダンスＺｆｂによって決定される。

下記の特許文献１には、ゲート端子に入力された信号を増幅してドレイン端子から出力するソース接地トランジスタと、前記ソース接地トランジスタのドレイン端子に接続された負荷抵抗と、前記負荷抵抗に直列に接続されたインダクタと、前記ソース接地トランジスタのドレイン端子とゲート端子との間に接続された帰還抵抗と、を具備することを特徴とする増幅回路が記載されている。

また、下記の特許文献２には、信号増幅を行う第１のトランジスタと、ＦＥＴからなる第１のアクティブ負荷とで構成されているソース接地増幅回路と、上記第１のトランジスタのドレイン出力信号を入力する第２のトランジスタと第１の電流源とで構成されているソースフォロワ回路と、上記ソースフォロワ回路の出力端子と、上記ソース接地増幅回路の入力端子とを接続する帰還抵抗と、上記ソース接地増幅回路の入力端子と、上記アクティブ負荷を構成するＦＥＴのゲート端子とを接続する容量と、上記アクティブ負荷を構成するＦＥＴのゲート端子と電源とを接続するインピーダンス素子とを有することを特徴とする増幅回路が記載されている。

特開２００４−１５９１９５号公報特開平９−２４６８８０号公報

図８及び図９の回路は、この回路で可変ゲイン機能を付加するためにトランジスタ９０１の相互コンダクタンスｇｍを変化させる場合、又は出力負荷８０２が周波数依存性などを持つ場合、上式（２）の分母が変化するため、入力インピーダンスＺｉｎを一定に保つことができない。従って、入力インピーダンスＺｉｎがアンテナのインピーダンスとミスマッチを起こし、信号を十分に伝達できなくなる。

本発明の目的は、入力インピーダンスを一定に維持しつつ、ゲインを変化させることができる増幅回路及び通信機を提供することである。

本発明の増幅回路は、ソース接地型アンプと、前記ソース接地型アンプの出力端子に接続される出力負荷と、前記ソース接地型アンプの前記出力端子に接続されるバッファ回路と、前記バッファ回路の出力端子及び前記ソース接地型アンプの入力端子間に接続されるフィードバック回路と、前記ソース接地型アンプのゲインに応じて前記フィードバック回路のインピーダンスを制御する制御回路とを有することを特徴とする。

ゲインが変化する場合には、フィードバック回路のインピーダンスを制御することにより、入力インピーダンスを一定に保つことができる。これにより、インピーダンスマッチングをとることができ、入力信号の減衰を防止することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態による増幅回路の構成例を示すブロック図である。この増幅回路は、例えば、無線受信機に用いられる高周波用低雑音増幅回路である。アンテナは、入力電圧Ｖｉｎの端子に接続される。

入力電圧Ｖｉｎの端子は、電流電圧変換回路１０１の入力端子に接続される。電流電圧変換回路１０１は、ソース接地型アンプであり、入力端子が入力電圧Ｖｉｎの端子に接続され、出力端子が出力電圧Ｖｏｕｔの端子に接続され、入力電圧Ｖｉｎを電流に変換して出力する。出力負荷１０２は、電流電圧変換回路１０１の出力端子に接続され、電流電圧変換回路１０１が出力する電流を出力電圧Ｖｏｕｔに変換する。バッファ回路１０３は、電流電圧変換回路１０１の出力端子に接続される。フィードバック回路（素子）１０４は、バッファ回路１０３の出力端子及び電流電圧変換回路１０１の入力端子間に接続される。

電流電圧変換回路１０１は、内部の相互コンダクタンスｇｍが可変である。出力負荷１０２は、内部のインピーダンスＺｏｕｔが可変である。フィードバック回路１０４は、内部のインピーダンスＺｆｂが可変である。制御用デコーダ１０５は、制御信号ＣＴＬに応じて、電流電圧変換回路１０１の相互コンダクタンスｇｍ、出力負荷１０２のインピーダンスＺｏｕｔ及び／又はフィードバック回路１０４のインピーダンスＺｆｂを制御する。

増幅回路の入力インピーダンスＺｉｎは、上式（１）で表わされ、上式（２）で近似できる。増幅回路のゲインは、ｇｍ×Ｚｏｕｔで表わされる。式（２）が示す通り、出力負荷１０２のインピーダンスＺｏｕｔが変化した場合、フィードバック回路１０４のインピーダンスＺｆｂを出力負荷１０２のインピーダンスＺｏｕｔの変化分だけ変更すれば、常に一定した入力インピーダンスＺｉｎを得ることができる。増幅回路は、出力負荷１０２のインピーダンスＺｏｕｔの変動により、入力インピーダンスＺｉｎが変動しないように、フィードバック回路１０４のインピーダンスＺｆｂを出力負荷１０２のインピーダンスＺｏｕｔに合わせて変化させる。

同様に、電流電圧変換回路１０１の相互コンダクタンスｇｍが変化した場合、フィードバック回路１０４のインピーダンスＺｆｂを制御すれば、常に一定した入力インピーダンスＺｉｎを得ることができる。

増幅回路のゲインを考慮すれば、入力インピーダンスＺｉｎは常に一定に保つことができる。これにより、入力インピーダンスＺｉｎのミスマッチに因る不要な（または意図しない）信号強度の低下を防ぐことができる。インピーダンスマッチングにより、入力信号の反射を防止し、入力信号の強度低下を防止することができる。不要な信号強度の低下は雑音特性にも影響するため、無線受信機における効果は大きい。

（第２の実施形態）
図２は、本発明の第２の実施形態による増幅回路の構成例を示す回路図であり、第１の実施形態の具体的な回路構成例を示す。電流電圧変換回路１０１は、第１のｎチャネル電界効果トランジスタ２０１及び第２のｎチャネル電界効果トランジスタ２０２を有するソース接地型アンプである。トランジスタ２０１及び２０２は、カスケード接続（直列接続）される。トランジスタ２０１は、相互コンダクタンスｇｍを有し、ソースが基準電位（接地電位）に接続され、ゲートが入力電圧Ｖｉｎの端子に接続され、ドレインがトランジスタ２０２のソースに接続される。トランジスタ２０２は、ゲートが電源電圧に接続され、ドレインが出力電圧Ｖｏｕｔの端子に接続される。

バッファ回路１０３は、ｎチャネル電界効果トランジスタ２０３及び電流源２０４を有する。トランジスタ２０３は、ソースが電流源２０４を介して基準電位（接地電位）に接続され、ゲートが出力電圧Ｖｏｕｔの端子に接続され、ドレインが電源電圧に接続される。

出力負荷１０２は、出力電圧Ｖｏｕｔの端子及び電源電圧間に接続され、複数の抵抗及びスイッチの直列接続回路が並列に接続されている。フィードバック回路１０４は、トランジスタ２０３のソース及び入力電圧Ｖｉｎの端子間に接続され、複数の抵抗及びスイッチの直列接続回路が並列に接続されている。

図３は、本実施形態による増幅回路の目標ゲイン、出力負荷１０２のインピーダンスＺｏｕｔ及びフィードバック回路１０４のインピーダンスＺｆｂを示す図である。目標ゲインは、ｇｍ×Ｚｏｕｔである。

スイッチ制御回路（制御用デコーダ）１０５は、ゲイン選択のための制御信号ＣＴＬに応じて、出力負荷１０２内のスイッチ及びフィードバック回路１０４内のスイッチのオン／オフを制御する。出力負荷１０２は、内部のスイッチのオン数に応じて、インピーダンスＺｏｕｔが抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４又はＲ５に変化する。同様に、フィードバック回路１０４は、内部のスイッチのオン数に応じて、インピーダンスＺｆｂが抵抗Ｒｆｂ１、Ｒｆｂ２、Ｒｆｂ３、Ｒｆｂ４又はＲｆｂ５に変化する。

ゲイン制御信号ＣＴＬがａの場合、目標ゲインはｇｍ×Ｒ１、出力負荷１０２のインピーダンスＺｏｕｔは抵抗Ｒ１、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ１に制御される。抵抗Ｒｆｂ１はｇｍ×Ｚｉｎ×Ｒ１に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｂの場合、目標ゲインはｇｍ×Ｒ２、出力負荷１０２のインピーダンスＺｏｕｔは抵抗Ｒ２、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ２に制御される。抵抗Ｒｆｂ２はｇｍ×Ｚｉｎ×Ｒ２に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｃの場合、目標ゲインはｇｍ×Ｒ３、出力負荷１０２のインピーダンスＺｏｕｔは抵抗Ｒ３、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ３に制御される。抵抗Ｒｆｂ３はｇｍ×Ｚｉｎ×Ｒ３に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｄの場合、目標ゲインはｇｍ×Ｒ４、出力負荷１０２のインピーダンスＺｏｕｔは抵抗Ｒ４、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ４に制御される。抵抗Ｒｆｂ４はｇｍ×Ｚｉｎ×Ｒ４に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｅの場合、目標ゲインはｇｍ×Ｒ５、出力負荷１０２のインピーダンスＺｏｕｔは抵抗Ｒ５、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ５に制御される。抵抗Ｒｆｂ５はｇｍ×Ｚｉｎ×Ｒ５に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

以上のように、本実施形態の増幅回路は、ゲイン可変機能を有する。インピーダンスＺｏｕｔ及びＺｆｂの素子をＬＳＩで実装が比較的容易な可変抵抗で構成する。ソース接地アンプのトランジスタ２０１の相互コンダクタンスをｇｍとする。可変抵抗素子は、抵抗素子に直列にスイッチ（トランジスタ）を組み合わせたものを並列に接続しておく。そして、各スイッチ（トランジスタ）のゲートバイアスは、スイッチ制御回路１０５に接続する。

この増幅回路のゲインは、ｇｍ×Ｚｏｕｔで表わされ、インピーダンス（抵抗）Ｚｏｕｔを可変させて、ゲインを制御する。このとき、スイッチ制御回路１０５は、式（２）を基に図３のような関連性を持たせる。このように、出力負荷１０２のインピーダンス（抵抗）Ｚｏｕｔとフィードバック回路１０４のインピーダンス（抵抗）Ｚｆｂで関連性を持たせることで、入力インピーダンスＺｉｎを常に一定に保つことができる。これにより、ゲインを変更した場合にも、入力インピーダンスＶｉｎを一定に保ち、入力信号の強度減衰を防止することができる。

（第３の実施形態）
図４は、本発明の第３の実施形態による増幅回路の構成例を示す回路図であり、第１の実施形態の具体的な回路構成例を示す。本実施形態（図４）は、第２の実施形態（図２）に対して、出力負荷１０２のみが異なる。その他の点については、本実施形態は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

出力負荷１０２は、出力電圧Ｖｏｕｔの端子及び電源電圧間に接続され、複数の容量及びスイッチの直列接続回路が並列に接続された回路と、インダクタＬ及び抵抗ｒの直列接続回路とを有する。

図５は、本実施形態による増幅回路の目標ゲイン、出力負荷１０２のインピーダンスＺｏｕｔ及びフィードバック回路１０４のインピーダンスＺｆｂを示す図である。目標ゲインは、ｇｍ×Ｚｏｕｔである。

スイッチ制御回路（制御用デコーダ）１０５は、ゲイン及び周波数選択のための制御信号ＣＴＬに応じて、出力負荷１０２内のスイッチ及びフィードバック回路１０４内のスイッチのオン／オフを制御する。出力負荷１０２は、内部のスイッチのオン数に応じて、インピーダンスＺｏｕｔが変化する。出力負荷１０２内の容量成分は、制御信号ＣＴＬに応じて、容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４又はＣ５に変化する。同様に、フィードバック回路１０４は、内部のスイッチのオン数に応じて、インピーダンスＺｆｂが変化する。

ゲイン制御信号ＣＴＬがａの場合、目標ゲインはｇｍ×Ｌ／（ｒ×Ｃ１）、出力負荷１０２のインピーダンスＺｏｕｔはＬ／（ｒ×Ｃ１）、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ１に制御される。抵抗Ｒｆｂ１はｇｍ×Ｚｉｎ×Ｌ／（ｒ×Ｃ１）に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｂの場合、目標ゲインはｇｍ×Ｌ／（ｒ×Ｃ２）、出力負荷１０２のインピーダンスＺｏｕｔはＬ／（ｒ×Ｃ２）、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ２に制御される。抵抗Ｒｆｂ２はｇｍ×Ｚｉｎ×Ｌ／（ｒ×Ｃ２）に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｃの場合、目標ゲインはｇｍ×Ｌ／（ｒ×Ｃ３）、出力負荷１０２のインピーダンスＺｏｕｔはＬ／（ｒ×Ｃ３）、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ３に制御される。抵抗Ｒｆｂ３はｇｍ×Ｚｉｎ×Ｌ／（ｒ×Ｃ３）に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｄの場合、目標ゲインはｇｍ×Ｌ／（ｒ×Ｃ４）、出力負荷１０２のインピーダンスＺｏｕｔはＬ／（ｒ×Ｃ４）、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ４に制御される。抵抗Ｒｆｂ４はｇｍ×Ｚｉｎ×Ｌ／（ｒ×Ｃ４）に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｅの場合、目標ゲインはｇｍ×Ｌ／（ｒ×Ｃ５）、出力負荷１０２のインピーダンスＺｏｕｔはＬ／（ｒ×Ｃ５）、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ５に制御される。抵抗Ｒｆｂ５はｇｍ×Ｚｉｎ×Ｌ／（ｒ×Ｃ５）に設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

本実施形態は、選択信号ＣＴＬにより、出力負荷１０２のＬＣ共振回路の容量値を可変にし、バンドパスフィルタ（ＢＰＦ）の周波数帯域を可変にさせて広帯域化させることができる。この場合、出力負荷１０２は、周波数依存性を持つ。可変容量は、第２の実施形態の可変抵抗と同様に、容量にスイッチを組み合わせたものを並列に接続したものを使用する。この回路構成においても、式（２）を基に図５のような関連性を持たせると、どの制御信号ＣＴＬを選択しても、入力インピーダンスＺｉｎを一定に保つことができる。これにより、ゲイン及びバンドパスフィルタの周波数帯域を変更した場合にも、入力インピーダンスＶｉｎを一定に保ち、入力信号の強度減衰を防止することができる。

なお、出力負荷１０２の抵抗値又は容量値を可変にする代わりに、インダクタンスを可変にしてもよい。その場合には、上記と同様に、インダクタ及びスイッチの直列接続回路を並列に接続すればよい。

（第４の実施形態）
図６は、本発明の第４の実施形態による増幅回路の構成例を示す回路図であり、第１の実施形態の具体的な回路構成例を示す。本実施形態（図６）は、第２の実施形態（図２）に対して、電流電圧変換回路１０１及び出力負荷１０２のみが異なる。その他の点については、本実施形態は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

出力負荷１０２は、出力電圧Ｖｏｕｔの端子及び電源電圧間に接続された固定のインピーダンス（抵抗）Ｚｏｕｔを有する。電流電圧変換回路１０１は、図２の電流電圧変換回路１０１が複数組み並列に接続されている。第１のｎチャネル電界効果トランジスタ２０１及び第２のｎチャネル電界効果トランジスタ２０２は、出力電圧Ｖｏｕｔの端子及び基準電位（接地電位）間にカスケード接続（直列接続）される。トランジスタ２０２のゲート及び電源電圧間にスイッチが接続される。トランジスタ２０１，２０２及びスイッチの組みは、複数並列に接続される。

図７は、本実施形態による増幅回路の目標ゲイン、電流電圧変換回路（ソース接地型アンプ）１０１の相互コンダクタンスｇｍ及びフィードバック回路１０４のインピーダンスＺｆｂを示す図である。目標ゲインは、ｇｍ×Ｚｏｕｔである。

スイッチ制御回路（制御用デコーダ）１０５は、ゲイン選択のための制御信号ＣＴＬに応じて、電流電圧変換回路１０１内のスイッチ及びフィードバック回路１０４内のスイッチのオン／オフを制御する。電流電圧変換回路（ソース接地型アンプ）１０１は、内部のスイッチのオン数に応じて、相互コンダクタンスｇｍがｇｍ１、ｇｍ２、ｇｍ３、ｇｍ４又はｇｍ５に変化する。同様に、フィードバック回路１０４は、内部のスイッチのオン数に応じて、インピーダンスＺｆｂが変化する。

ゲイン制御信号ＣＴＬがａの場合、目標ゲインはｇｍ１×Ｚｏｕｔ、電流電圧変換回路（ソース接地型アンプ）１０１の相互コンダクタンスｇｍはｇｍ１、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ１に制御される。抵抗Ｒｆｂ１はｇｍ１×Ｚｉｎ×Ｚｏｕｔに設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｂの場合、目標ゲインはｇｍ２×Ｚｏｕｔ、電流電圧変換回路（ソース接地型アンプ）１０１の相互コンダクタンスｇｍはｇｍ２、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ２に制御される。抵抗Ｒｆｂ２はｇｍ２×Ｚｉｎ×Ｚｏｕｔに設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｃの場合、目標ゲインはｇｍ３×Ｚｏｕｔ、電流電圧変換回路（ソース接地型アンプ）１０１の相互コンダクタンスｇｍはｇｍ３、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ３に制御される。抵抗Ｒｆｂ３はｇｍ３×Ｚｉｎ×Ｚｏｕｔに設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｄの場合、目標ゲインはｇｍ４×Ｚｏｕｔ、電流電圧変換回路（ソース接地型アンプ）１０１の相互コンダクタンスｇｍはｇｍ４、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ４に制御される。抵抗Ｒｆｂ４はｇｍ４×Ｚｉｎ×Ｚｏｕｔに設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

ゲイン制御信号ＣＴＬがｅの場合、目標ゲインはｇｍ５×Ｚｏｕｔ、電流電圧変換回路（ソース接地型アンプ）１０１の相互コンダクタンスｇｍはｇｍ５、フィードバック回路１０４のインピーダンスＺｆｂは抵抗Ｒｆｂ５に制御される。抵抗Ｒｆｂ５はｇｍ５×Ｚｉｎ×Ｚｏｕｔに設定することにより、入力インピーダンスＺｉｎを一定に保つことができる。

この回路構成においても、式（２）を基に図７のような関連性を持たせると、どの制御信号ＣＴＬを選択しても、入力インピーダンスＺｉｎを一定に保つことができる。これにより、制御信号ＣＴＬによりゲインを変更した場合にも、入力インピーダンスＶｉｎを一定に保ち、入力信号の強度減衰を防止することができる。

以上のように、第１〜第４の実施形態によれば、スイッチ制御回路１０５は、ソース接地型アンプ１０１のゲインに応じてフィードバック回路１０４のインピーダンスＺｆｂを制御する。第２及び第３の実施形態では、スイッチ制御回路１０５は、出力負荷１０２のインピーダンス（例えば抵抗値又は容量値）Ｚｏｕｔを制御すると共に、フィードバック回路１０４のインピーダンス（例えば抵抗値）Ｚｆｂを制御する。第４の実施形態では、スイッチ制御回路１０５は、ソース接地型アンプ１０１の相互コンダクタンスｇｍを制御すると共に、フィードバック回路１０４のインピーダンス（例えば抵抗値）Ｚｆｂを制御する。

ゲインが変化する場合には、フィードバック回路１０４のインピーダンスＺｆｂを制御することにより、入力インピーダンスＺｉｎを一定に保つことができる。これにより、インピーダンスマッチングをとることができ、入力信号の減衰を防止することができる。

なお、アンテナより受信された微弱電波に対して、以上に説明した実施形態の増幅回路を利用して増幅し、その増幅出力を復調することで、入力信号の減衰を防止した通信機を実現できる。

その場合、通信機は、アンテナと、上記の増幅回路と、復調回路とを有する。上記の増幅回路は、アンテナから入力される信号を増幅する。復調回路は、増幅回路にて増幅された信号を復調する。

本発明の通信機は、微弱電波を受信する、いわゆる移動体通信の基地局、移動局の通信系回路や、無線ＬＡＮ回路の通信系回路等に利用できるが、特に振幅方向に情報が付加されている地上ディジタル放送等の通信機での利用に特に威力を発揮する。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の第１の実施形態による増幅回路の構成例を示すブロック図である。本発明の第２の実施形態による増幅回路の構成例を示す回路図である。第２の実施形態による増幅回路の目標ゲイン、出力負荷のインピーダンス及びフィードバック回路のインピーダンスを示す図である。本発明の第３の実施形態による増幅回路の構成例を示す回路図である。第３の実施形態による増幅回路の目標ゲイン、出力負荷のインピーダンス及びフィードバック回路のインピーダンスを示す図である。本発明の第４の実施形態による増幅回路の構成例を示す回路図である。第４の実施形態による増幅回路の目標ゲイン、電流電圧変換回路（ソース接地型アンプ）の相互コンダクタンス及びフィードバック回路のインピーダンスを示す図である。低雑音増幅器の構成例を示すブロック図である。ソース接地型アンプを用いた低雑音増幅器の構成例を示す回路図である。

符号の説明

１０１電流電圧変換回路（ソース接地型アンプ）
１０２出力負荷
１０３バッファ回路
１０４フィードバック回路
１０５制御用デコーダ（スイッチ制御回路）

Claims

ソース接地型アンプと、
前記ソース接地型アンプの出力端子に接続される出力負荷と、
前記ソース接地型アンプの前記出力端子に接続されるバッファ回路と、
前記バッファ回路の出力端子及び前記ソース接地型アンプの入力端子間に接続されるフィードバック回路と、
前記ソース接地型アンプのゲインに応じて前記フィードバック回路のインピーダンスを制御する制御回路と
を有することを特徴とする増幅回路。
前記制御回路は、前記ソース接地型アンプの相互コンダクタンス又は前記出力負荷のインピーダンスを制御すると共に、前記フィードバック回路のインピーダンスを制御することを特徴とする請求項１記載の増幅回路。
前記制御回路は、前記フィードバック回路の抵抗値を制御することを特徴とする請求項２記載の増幅回路。
前記制御回路は、前記出力負荷の抵抗値を制御することを特徴とする請求項２又は３に記載の増幅回路。
前記制御回路は、前記出力負荷の容量値を制御することを特徴とする請求項２記載の増幅回路。
前記制御回路は、前記出力負荷の容量値を制御すると共に、前記フィードバック回路の抵抗値を制御することを特徴とする請求項２記載の増幅回路。
前記ソース接地型アンプは、カスケード接続された第１及び第２の電界効果トランジスタと、前記第２の電界効果トランジスタのゲートに接続されるスイッチとを有することを特徴とする請求項２記載の増幅回路。
前記制御回路は、前記フィードバック回路の抵抗値を制御することを特徴とする請求項７記載の増幅回路。
アンテナと、
ソース接地型アンプと、前記ソース接地型アンプの出力端子に接続される出力負荷と、前記ソース接地型アンプの前記出力端子に接続されるバッファ回路と、前記バッファ回路の出力端子及び前記ソース接地型アンプの入力端子間に接続されるフィードバック回路と、前記ソース接地型アンプのゲインに応じて前記フィードバック回路のインピーダンスを制御する制御回路とを有し、前記アンテナから入力される信号を増幅する増幅回路と、
前記増幅回路にて増幅された信号を復調する復調回路と
を有することを特徴とする通信機。
前記制御回路は、前記ソース接地型アンプの相互コンダクタンス又は前記出力負荷のインピーダンスを制御すると共に、前記フィードバック回路のインピーダンスを制御することを特徴とする請求項９記載の通信機。