JP2009059773A - 半導体レーザ装置の製造方法 - Google Patents

Abstract

【課題】チップ形状の歩留りに優れた半導体レーザ装置の製造方法を提供する。
【解決手段】基板１上に発光領域２を備えた複数のチップを製造する半導体レーザ装置の製造方法は、発光領域が形成された側の第１の主面と対向する第２の主面上に、レーザ出射方向５と平行な方向に、第１の溝４を破線状に形成する工程と、レーザ出射方向５と垂直な方向に劈開することにより、該劈開面を共振器面とする複数のレーザアレイを形成する工程と、第２の主面上に、破線状に形成された第１の溝４に連続するように第２の溝１０を形成する工程と、第１の主面側から、レーザアレイを第２の溝１０に沿って劈開することにより、複数のチップを形成する工程とを備える。
【選択図】図１

Description

本発明は、半導体レーザ装置の製造方法、特にレーザウエハからレーザチップを分離する方法に関する。

半導体レーザ装置の製造においては、通常、半導体基板上に発光領域となるエピタキシャル層の形成、表面及び裏面への電極パターンの形成、一次劈開によるアレイ化、共振器面（一次劈開面）への保護膜の形成を順に行った後、二次劈開によりチップの分離が行われる。

以下に、従来の半導体レーザ装置の製造方法について、図４（ａ）〜（ｅ）を参照しながら説明する。

まず、図４（ａ）に示すように、例えば厚さ１００μｍのＧａＮよりなる基板１０１における表面側に発光領域となるエピタキシャル層１０２が形成されており、該エピタキシャル層１０２の表面には表面電極パターン１０６（後述図４（ｂ）参照）が形成されており、基板１０１における表面側に対向する裏面側に裏面電極パターン１０３が形成されている。このような構造を有する半導体ウエハにおいて、基板１０１における裏面電極パターン１０３間に、レーザ光出射方向１０５と平行になるように、例えば深さ２μｍの素子分離溝１０４を形成する。

次に、図４（ｂ）に示すように、レーザ共振器を形成するため、半導体ウエハをレーザ光出射方向１０５と垂直方向に、予め形成しておいたスクライブ溝に沿って一次劈開することにより、劈開により形成された共振器面１０７を有するレーザアレイを形成する(例えば共振器長６００μｍ)。

次に、図４（ｃ）に示すように、レーザアレイの共振器面１０７に図示しない保護膜を形成した後、ブレード１０８をレーザアレイの表面側から素子分離溝１０４に対応する位置に押し当てて、レーザチップに分離する。このようにすると、理想的には、素子分離溝１０４から分離が起きて、図４（ｄ）に示すように、正常にレーザチップが形成されることになる。

しかしながら、現実的には、図４（ｅ）に示すように、形成した素子分離溝１０４以外の箇所からチップが割れる等の異常に起因した分離が生じる。これは、半導体ウエハをアレイ化した後に共振器面１０７に保護膜を形成する工程の際に、アレイが折れる恐れがあることを考慮して、素子分離溝１０４の形成時には深い溝を形成することができないために、上記図４（ｅ）に示すような素子分離溝１０４以外のところからチップが割れるといった問題が生じるのである。
特開平５−７５２１６号公報

上記の問題に鑑みて、共振器面１０７に図示しない保護膜を形成した後に、素子分離溝となる素子分離溝１０４を形成する方法も考えれるが、この点、図５（ａ）に示すように、共振器面１０７に到達する深い素子分離溝１０４(例えば深さ５０μｍ)を形成した場合には、図５（ｂ）に示すように、共振器面１０７に形成した保護膜に剥がれ５Ａが生じるという問題がある一方で、図６（ａ）に示すように、共振器面１０７に到達しない深い素子分離溝１０４(例えば深さ５０μｍ、長さは共振器長６００μｍに対して５６０μｍ)を形成した場合には、図６（ｂ）に示すように、チップ端の欠け６Ａが生じるという問題が発生する。特に、結晶構造が六方晶である窒化ガリウム系材料を用いた青紫レーザでは、劈開面である共振器面１０７に対して３０°をなす方向に割れやすく、チップ端の欠け６Ａが５０μｍを超えることも多い。

前記に鑑み、本発明の目的は、チップ形状の歩留りに優れた半導体レーザ装置の製造方法を提供することである。

前記の目的を達成するために、本発明の一形態に係る半導体レーザ装置の製造方法は、基板上に複数のエピタキシャル層によって構成される発光領域を備えた複数のチップを製造する半導体レーザ装置の製造方法であって、基板における発光領域が形成された側の第１の主面と対向する第２の主面上に、発光領域からのレーザ出射方向と平行な方向に、第１の溝を破線状に形成する工程と、レーザ出射方向と垂直な方向に、発光領域を含む基板を劈開することにより、該劈開面を共振器面とする複数のレーザアレイを形成する工程と、基板における第２の主面上に、破線状に形成された第１の溝に連続するように第２の溝を形成する工程と、第１の主面側から、レーザーアレイを第２の溝に沿って劈開することにより、複数のチップを形成する工程とを備える。

本発明の一形態に係る半導体レーザ装置の製造方法において、発光領域は、III族窒化物半導体材料で構成されていることが好ましい。

本発明の一形態に係る半導体レーザ装置の製造方法において、第２の溝を形成する工程は、レーザスクライブによって形成することが好ましい。

本発明の一形態に係る半導体レーザ装置の製造方法において、第２の溝の底と発光領域までの距離は、３０μm以上であることが好ましい。

本発明の一形態に係る半導体レーザ装置の製造方法によると、チップ形状の歩留りを向上することができる。特に、結晶構造が六方晶であるIII族窒化物半導体で構成される青紫レーザにおいては、劈開によって形成された共振器面と垂直な方向には劈開面がないため、矩形チップの形成が困難であることから、本発明に大きな効果が期待される。また、素子分離用のスクライブ溝をレーザスクライブで形成すると、深い溝の形成が容易であるため、チップ形状の歩留りを容易に向上することができる。ただし、レーザスクライブで形成するスクライブ溝が深く、スクライブ溝の底が発光領域に近づきすぎると発光層にダメージを与えるため、素子分離用のスクライブ溝の底と発光層との距離を３０μｍ以上とすることにより、信頼性を保持しながらチップ形状の歩留りの向上が可能となる。

以下、本発明の各実施形態について図面を参照しながら説明する。

（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体レーザ装置の製造方法について、図１（ａ）〜（ｅ）を参照しながら説明する。

まず、図１（ａ）に示すように、例えば厚さ１００μｍのｎ型ＧａＡｓよりなる基板１における表面側に発光領域となる複数層のエピタキシャル層２が形成されている。ここで、エピタキシャル層２は、ＭＯＶＰＥ法で成長させたＧａＩｎＰよりなる量子井戸活性層及びＡｌＧａＩｎＰよりなるクラッド層を含むIII-V族化合物半導体で構成されている。エピタキシャル層２の表面には表面電極パターン６（後述図１（ｂ）参照）が形成されており、基板１における表面（第１の主面）側に対向する裏面（第２の主面）側に裏面電極パターン３が形成されている。このような構造を有する半導体ウエハにおいて、基板１における裏面電極パターン３間に、レーザ光出射方向５と平行になるように、例えばエッチングにより、Ｖ字形状の素子分離溝４を破線状（断続的）に形成する。ここで、素子分離溝４は、例えば幅１０μｍ、深さ５μｍ、長さ４０μｍ、ピッチ６００μｍである。素子分離溝２４の幅は、狭すぎると深い溝を形成することが困難である一方で、広すぎると素子分離のためのガイドの役割の効果が低減するため、１０〜２０μｍであることが好ましい。

次に、図１（ｂ）に示すように、レーザ共振器を形成するため、半導体ウエハのエピタキシャル層側のエッジに一次劈開用のスクライブ溝（図示せず）を形成した後に、半導体ウエハを裏面側からスクライブ溝に相当する箇所にブレードを押し当てて、レーザ光出射方向５と垂直方向に一次劈開することにより、劈開により形成された共振器面７を有するレーザアレイを形成する(例えば共振器長６００μｍ)。なお、同図に示す表面電極パターン６は、２００μｍピッチで形成されている。また、図示していないが、その後、共振器面７の一方の面には、例えば反射率１０％の保護膜を形成し、他方の面には、反射率９０％の保護膜を形成する。

次に、図１（ｃ）に示すように、例えばダイヤモンドスクライブにより、レーザ光出射方向５と平行に、素子分離溝４同士が連続するように、長さ５６０μｍのスクライブ溝１０を形成する。また、スクライブ溝１０の深さは約２μｍである。

次に、図１（ｄ）に示すように、エピタキシャル層におけるスクライブ溝１０に相当する箇所にブレード８を押し当てて、レーザチップに分離する。ここでは、共振器面７の近傍には、深い素子分離溝４が形成されているため、レーザチップを安定して製造することができる。すなわち、レーザアレイを形成する前に素子分離溝４を形成しているが、破線状に断続的に形成されているため、従来のように、保護膜形成工程においてアレイが折れるなどの破損の恐れを防止することができる。また、保護膜形成工程後にスクライブ溝１０を形成しているが、スクライブ溝１０の深さは素子分離溝４の深さよりも浅いものとすることで、たとえチップ端の欠けが生じても、チップ表面への影響をなくし、実装時の自動認識に支障を与えることを防止できる。

（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体レーザ装置の製造方法について、図２（ａ）〜（ｅ）を参照しながら説明する。

まず、図２（ａ）に示すように、例えば厚さ１００μｍのｎ型ＧａＮよりなる基板２１における表面側に発光領域となる複数層のエピタキシャル層２２が形成されている。ここで、エピタキシャル層２２は、ＭＯＶＰＥ法で成長させたＩｎＧａＮよりなる量子井戸活性層及びＡｌＧａＮよりなるクラッド層を含むIII族化合物半導体で構成されている。エピタキシャル層２２の表面には表面電極パターン２６（後述図２（ｂ）参照）が形成されており、基板２１における表面（第１の主面）側に対向する裏面（第２の主面）側に裏面電極パターン２３が形成されている。このような構造を有する半導体ウエハにおいて、基板２１における裏面電極パターン２３間に、レーザ光出射方向２５と平行になるように、例えばドライエッチングにより、素子分離溝２４を破線状（断続的）に形成する。ここで、素子分離溝２４は、例えば幅１０μｍ、深さ１０μｍ、長さ６０μｍ、ピッチ６００μｍである。

ここで、素子分離溝２４の幅は、狭すぎると深い溝を形成することが困難である一方で、広すぎると素子分離のためのガイドの役割の効果が低減するため、１０〜２０μｍであることが好ましい。また、本実施形態のIII族窒化物半導体レーザの場合、結晶構造が六方晶であるため、矩形の整形が困難であることから、素子分離溝２４の深さは１０μｍ以上であることが望ましい。

次に、図２（ｂ）に示すように、レーザ共振器を形成するため、半導体ウエハのエピタキシャル層側のエッジに一次劈開用のスクライブ溝（図示せず）を形成した後に、半導体ウエハを裏面側からスクライブ溝に相当する箇所にブレードを押し当てて、レーザ光出射方向２５と垂直方向に一次劈開することにより、劈開により形成された共振器面２７を有するレーザアレイを形成する(例えば共振器長６００μｍ)。なお、同図に示す表面電極パターン２６は、２００μｍピッチで形成されている。また、図示していないが、その後、共振器面２７の一方の面には、例えば反射率１０％の保護膜を形成し、他方の面には、反射率９０％の保護膜を形成する。

次に、図２（ｃ）に示すように、例えばレーザスクライブにより、レーザ光出射方向２５と平行に、素子分離溝２４同士が連続するように、長さ５７０μｍのスクライブ溝３０を形成する。また、スクライブ溝３０の深さは約５０μｍである。ここではレーザスクライブで形成したが、スクライブ溝３０の形成に用いるレーザパワーを大きくするに従って深い溝を形成することが可能である。

次に、図２（ｄ）に示すように、エピタキシャル層におけるスクライブ溝３０に相当する箇所にブレード２８を押し当てて、レーザチップに分離する。ここでは、共振器面２７の近傍には、５０μｍと深い素子分離溝２４が形成されているため、結晶構造が六方晶のＧａＮ系材料のIII族窒化物半導体を用いた青紫レーザであっても、レーザチップを安定して製造することができる。なお、第１の実施形態と同様に、レーザアレイを形成する前に素子分離溝２４を形成しているが、破線状に断続的に形成されているため、従来のように、保護膜形成工程においてアレイが折れるなどの破損の恐れを防止することができる。

図３（ａ）は、本実施形態におけるチップ形状の歩留りの一例を説明するためのアレイ数と歩留り（％）との関係図を示している。

図３（ａ）に示すように、従来の歩留りが平均８７％であったのに対して、本実施形態の半導体レーザ装置の製造方法を用いた場合には、平均歩留りが９９％まで向上することができた。

また、図３（ｂ）は、スクライブ溝３０の底から発光領域となるエピタキシャル層２２までの距離と動作電流変化率との関係図を示している。

スクライブ溝３０が深いほど素子分離は安定することが期待できるが、スクライブ溝３０の底が発光領域に近づきすぎると活性層にダメージを与え、レーザチップの信頼性に影響する可能性があることから、本実施形態の青紫レーザにおいて、素子分離用のスクライブ溝３０の深さを変えて作製したレーザチップを用いて、７０℃で６５mＷ、CW APC通電試験を実施し、１５０ｈ通電後の動作電流変化率ΔＩｏｐを評価した。

図３（ｂ）に示すように、スクライブ溝３０の底から発光領域までの距離が、３０μｍ以下になるΔＩｏｐが上昇することが分かった。従って、スクライブ溝３０の底から発光領域までの距離を３０μｍよりも大きくとることにより、信頼性を高く保持したままレーザチップの形状の歩留りを向上させることができる。なお、このスクライブ溝の底から発光領域までの距離については、第１の実施形態に対しても同様に言えることである。

本発明の半導体レーザ装置の製造方法は、ＤＶＤ用光源、又はブルーレイディスク用光源などの製造にとって有用である。

（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体レーザ装置の製造方法を説明するための図である。 （ａ）〜（ｅ）は、本発明の第２の実施形態に係る半導体レーザ装置の製造方法を説明するための図である。 （ａ）は、本発明の第２の実施形態に係る半導体レーザ装置の製造方法におけるチップ形状の歩留りとアレイ数との関係図であり、（ｂ）は、本発明の第２の実施形態に係る半導体レーザ装置の製造方法におけるスクライブ溝と発光領域までの距離と動作電流変化率との関係図である。 （ａ）〜（ｅ）は、従来の半導体レーザ装置の製造方法とその課題を説明するための図である。 （ａ）及び（ｂ）は、従来の半導体レーザ装置の製造方法とその課題を説明するための図である。 （ａ）及び（ｂ）は、従来の半導体レーザ装置の製造方法とその課題を説明するための図である。

符号の説明

１，２１，１０１ 基板
２，２２，１０２ 発光領域
３，２３，１０３ 裏面電極パターン
４，２４，１０４ 素子分離溝
５，２５，１０５ レーザ出射方向
６，２６，１０６ 表面電極パターン
７，２７，１０７ 共振器面
８，２８，１０８ ブレード
１０，３０ スクライブ溝

Claims (4)

1. 基板上に複数のエピタキシャル層によって構成される発光領域を備えた複数のチップを製造する半導体レーザ装置の製造方法であって、
   前記基板における前記発光領域が形成された側の第１の主面と対向する第２の主面上に、前記発光領域からのレーザ出射方向と平行な方向に、第１の溝を破線状に形成する工程と、
   前記レーザ出射方向と垂直な方向に、前記発光領域を含む前記基板を劈開することにより、該劈開面を共振器面とする複数のレーザアレイを形成する工程と、
   前記基板における前記第２の主面上に、前記破線状に形成された第１の溝に連続するように第２の溝を形成する工程と、
   前記第１の主面側から、前記レーザアレイを前記第２の溝に沿って劈開することにより、前記複数のチップを形成する工程とを備える、半導体レーザ装置の製造方法。
2. 請求項１に記載の半導体レーザ装置の製造方法において、
   前記発光領域は、III族窒化物半導体材料で構成されている、半導体レーザ装置の製造方法。
3. 請求項２に記載の半導体レーザ装置の製造方法において、
   前記第２の溝を形成する工程は、レーザスクライブによって形成する、半導体レーザ装置の製造方法。
4. 請求項３に記載の半導体レーザ装置の製造方法において、
   前記第２の溝の底と前記発光領域までの距離は、３０μｍ以上である、半導体レーザ装置の製造方法。

Images