JP2009058290A - チャージアンプ、チャージアンプ装置、及び、バイアス電流補償方法 - Google Patents

Abstract

【課題】容易に測定ドリフトを低減できるチャージアンプ、チャージアンプ装置、及び、バイアス電流Ｉｂの影響を容易に補償できるバイアス電流補償方法を提供する。
【解決手段】チャージアンプ１０１は、圧電センサＳｎからの入力電荷をキャパシタＣ１のキャパシタンスＣ１ｅで除算した出力電圧に変換する。バイアス電流Ｉｂが流れる場合、バイアス電流Ｉｂを時間積分したバイアス電荷と入力電荷との和を出力電圧として変換する。出力電圧はバイアス電流Ｉｂの影響を受けるので、測定ドリフトが発生する。補償電流Ｉａは、印加電圧Ｖａが印加されたキャパシタＣ２を介して反転入力端（―）に、バイアス電流Ｉｂとしてすべて流れ込む。チャージアンプ１０１は、入力電荷のみを出力電圧に変換する。このため、測定ドリフトが低減する。
【選択図】図１

Description

本発明は、入力電荷を電圧に変換するチャージアンプ、これに各種の物理量を測定する検出器を取り付けたチャージアンプ装置、及び、バイアス電流の影響を補償するバイアス電流補償方法に関する。

チャージアンプは、直流から交流までのチャージ信号を増幅し、圧電センサ（検出器）を使用して、各種の物理量を測定するためのものである。チャージアンプは、演算増幅器の入出力間にキャパシタが接続され、圧電センサが発生する電荷を出力電圧に変換するようになっている。

また、コンデンサには、電荷放電用の放電用トランジスタが並列接続されることがある。この放電用トランジスタは、ゲートとドレイン・ソースとの間の絶縁抵抗分により、漏れ電流が流れる。この漏れ電流を数十［ｎＡ］以下に抑えないと、測定結果に影響を与え、測定ドリフトが発生する。この問題を解決する技術として、特許文献１には、ダイオードの逆バイアス電流を用いて、キャパシタの放電用トランジスタに依存する漏れ電流を補償し、測定ドリフトを低減する技術が記載されている。
特開平１１−１４８８７８号公報 （段落番号００１２、図１）

ダイオードの逆バイアス電流は、逆方向電圧に依存せずほぼ一定の逆方向飽和電流が流れる。このため、漏れ電流に相当する逆方向飽和電流を有するダイオードを選択することは難しい。

さらに、高精度の測定を行う為には、演算増幅器の反転入力端に流れ込むバイアス電流を考慮する必要がある。しかし、特許文献１に記載の技術は、逆方向飽和電流が固定されているので、このバイアス電流に対応させて、ダイオードを選択することができないので、測定ドリフトを低減することはできない。

本発明は、測定ドリフトを容易に低減することができるチャージアンプ、チャージアンプ装置、及び、バイアス電流の影響を容易に補償できるバイアス電流補償方法を提供することを目的とする。

前記目的を達成するために、請求項１に記載のチャージアンプは、反転入力端と正転入力端との間の電位差を増幅する演算増幅器と、この演算増幅器の出力端と反転入力端との間に接続されるキャパシタとを備え、このキャパシタに入力される入力電荷に比例する電圧を出力端に出力するチャージアンプであって、反転入力端とキャパシタとの接続点に高抵抗素子が接続され、高抵抗素子には、反転入力端とキャパシタとの接続点の漏れ電流に対応する電流が流れることを特徴とする。
前記構成によれば、入力電荷をキャパシタのキャパシタンスで除した電圧が演算増幅器から出力される。一方、接続点の漏れ電流により、キャパシタに入力される電荷が増減し、出力電圧が影響を受け、測定ドリフトが発生する。漏れ電流に相当する電流を高抵抗素子に流すことにより、キャパシタに入力される電荷の増減量が低減し、演算増幅器の出力に与える影響を抑えられる。このため、容易に測定ドリフトが低減する。

請求項２に記載のチャージアンプは、請求項１に記載のチャージアンプであって、前記高抵抗素子は、コンデンサの並列等価抵抗であることを特徴とする。
前記構成によれば、コンデンサの並列等価抵抗を利用することにより、高抵抗素子の選択が容易になる。すなわち、要求仕様を満たすような高抵抗素子が容易に入手可能である。

請求項３に記載のチャージアンプは、請求項２に記載のチャージアンプであって、コンデンサは、フィルムコンデンサであることを特徴とする。
前記構成によれば、フィルムコンデンサの種類が多く、容易に選択条件を満足できるので、入手可能性が高い。

請求項４に記載のチャージアンプは、請求項２に記載のチャージアンプであって、コンデンサは、温度補償用セラミックコンデンサ又はマイカコンデンサであることを特徴とする。
前記構成によれば、他のコンデンサに比して温度上昇に伴う絶縁抵抗値の減少する傾きが小さいため、接続点の漏れ電流に対応する電流が温度に対する変動が小さくなる。このため、測定ドリフトも良好な温度特性になる。

請求項５に記載のチャージアンプは、請求項３又は請求項４に記載のチャージアンプであって、演算増幅器は、オフセット電圧を有することを特徴とする。
前記構成によれば、コンデンサの並列等価抵抗値（絶縁抵抗値）が大きいのものを容易に選択することができる。このため、バイアス電流が小さい演算増幅器に対して、並列等価抵抗値が大きくなることにより、印加電圧が最大オフセット電圧に比して大きくなるので、オフセット電圧の変化による影響を受け難くなる。

請求項６に記載のチャージアンプは、請求項１に記載のチャージアンプであって、漏れ電流は、演算増幅器のバイアス電流であり、高抵抗素子には、バイアス電流に略等しい電流を流す基準電源が接続されたことを特徴とする。
前記構成によれば、基準電源の電圧を調整すれば、容易にバイアス電流に略等しい補償電流を流すことができるので、バイアス電流を補償できる。さらに、バイアス電流による測定ドリフトを低減できるので、高精度の測定が可能となる。

請求項７に記載のチャージアンプ装置は、請求項６に記載のチャージアンプであって、高抵抗素子に印加される電圧は、高抵抗素子の抵抗値にバイアス電流を乗じた値に演算増幅器の最大オフセット電圧を加算した値であることを特徴とする。
前記構成によれば、最大オフセット電圧はオフセット電圧の最大値であり、この最大値から計算した値で、高抵抗素子に印加される電圧を決定することができる。このため、予めオフセット電圧を測定する必要がないので、設計及び製造が容易になる。

請求項８に記載のチャージアンプ装置は、請求項１乃至請求項７の何れか１項に記載のチャージアンプと、反転入力端に接続され、物理量に比例する電荷を発生する検出器とを備えたことを特徴とする。
前記構成によれば、測定ドリフトを容易に低減できるので、検出器を選択して各種の物理量を高精度に測定できる。

請求項９に記載のチャージアンプ装置は、請求項８に記載のチャージアンプ装置であって、検出器は、反転入力端と正転入力端との間に接続されていることを特徴とする。
前記構成によれば、直流から交流までの物理量を増幅できる。このため、測定ドリフトを低減し、検出器を使用して各種の物理量を高精度に測定することができる。

請求項１０に記載のチャージアンプ装置は、請求項８に記載のチャージアンプ装置であって、検出器は、反転入力端と、接地端子との間に接続され、正転入力端は、所定電位に設定されていることを特徴とする。
前記構成によれば、検出器が発生する電荷の変動である変動電荷がキャパシタに入力されて、このキャパシタ両端の電圧が演算増幅器から出力される。また、演算増幅器の単電源動作が可能となるので、チャージアンプの電源設計の制限が緩和される。

請求項１１に記載のバイアス電流補償方法は、反転入力端と正転入力端との間の電位差を増幅する演算増幅器と、この演算増幅器の出力端と反転入力端との間に接続されるキャパシタとを備え、このキャパシタに入力される入力電荷に比例する出力電圧を出力端に出力するチャージアンプを用い、演算増幅器のバイアス電流の影響を補償するバイアス電流補償方法であって、キャパシタをショートして出力電圧を正転入力端と略同電位の仮想電位にし、その後キャパシタをオープンした直後からの経過時間と、仮想接地電位からの出力電圧の電圧変化量とを測定する出力電圧の波形観測を行う波形観測ステップと、キャパシタのキャパシタンスに電圧変化量を乗じた値に経過時間を除算してバイアス電流を演算する演算ステップとを備え、演算ステップで演算したバイアス電流の値に略等しい補償電流を、反転入力端とキャパシタとの接続点に流すことを特徴とする。
前記構成によれば、出力電圧の波形観測を行う波形観測ステップでは、出力電圧の電圧変化量が経過時間に比例するので、バイアス電流を計算する為の測定データを得ることができる。また、バイアス電流を演算する演算ステップでは、測定データに基づいて、キャパシタンスに電圧変化量を乗じて経過時間を除算する計算を行えば、バイアス電流の電流値を容易に計算できる。したがって、計算された電流値と等しい補償電流を流すようにすれば、バイアス電流の影響を容易に補償することができる。

本発明のチャージアンプによれば、測定ドリフトを容易に低減できる。また、本発明のチャージアンプ装置によれば、検出器を選択して各種の物理量を高精度に測定できる。更に、本発明のバイアス電流補償方法によれば、バイアス電流の影響を容易に補償できる。

（第１実施形態）
図１は、第１実施形態のチャージアンプ装置の回路図である。チャージアンプ装置は、検出器である圧電センサＳｎ、チャージアンプ１０１、及び、図示されない感度設定器を備える。チャージアンプ１０１は、演算増幅器Ａｐ、及び、キャパシタＣ１、Ｃ２を備える。キャパシタＣ２は、並列等価抵抗器Ｒａ、及び、並列等価キャパシタＣａを有し、並列等価抵抗器Ｒａは、高抵抗素子として機能する。圧電センサＳｎは、加速度センサ、圧力センサ、又は、力センサ等として使用され、外部に設置されて、測定対象の物理量に比例する電荷を発生する。チャージアンプ１０１は、この発生した電荷をすべてキャパシタＣ１の一方の極に入力させて、他方の極に逆極性の電荷が誘起することにより、キャパシタＣ１の両端に電圧が発生する。これにより、チャージアンプ１０１は、このキャパシタＣ１に入力された電荷（以下、入力電荷と呼ぶ）をキャパシタンスＣ１ｅで除した電圧に変換する。
圧電センサＳｎの２つの電極は、夫々外部端子１２、１３に接続される。外部端子１２は、ノードｎ１に接続される。外部端子１３は、グランドに接続される。例えば、圧電センサＳｎの一方の電極と外部端子１２とは、直接接続され、圧電センサＳｎの他方の電極と外部端子１３とは直接接続されることに代えて、計測器等のアース又は筐体を介して同電位にすることにより接続される場合もある。測定環境や圧電センサＳｎの構造上等の条件に対応するためである。

演算増幅器Ａｐは、正転入力端（＋）、反転入力端（−）、及び出力端（ＯＵＴ）を備え、正転入力端（＋）と反転入力端（−）との間の電位差を増幅し、この増幅電圧を出力端（ＯＵＴ）に出力する。

ノードｎ１は、演算増幅器Ａｐの反転入力端（−）に接続され、キャパシタＣ１を介して出力端（ＯＵＴ）に接続され、キャパシタＣ２を介して、印加電圧Ｖａの基準電源に接続される。演算増幅器Ａｐの正転入力端（＋）は、グランドに接続される。演算増幅器Ａｐの出力端（ＯＵＴ）は、内部端子１１に接続される。演算増幅器Ａｐは、ノードｎ１の電位を接地電位に保つように制御して、ノードｎ１を仮想グランドにする。演算増幅器Ａｐは、入力電荷をキャパシタＣ１のキャパシタンスＣ１ｅで除算した電圧（以下、出力電圧と呼ぶ）を出力する。なお、演算増幅器Ａｐの正電源入力端（Ｖ＋）及び負電源入力端（Ｖ−）は、夫々所定の正の直流電圧及び負の直流電圧が印加される。

例えば、演算増幅器Ａｐには、ナショナル・セミコンダクター社のＬＭＣ６００１が使用される。ＬＭＣ６００１の入力側は、入力抵抗値Ｒｉｎが１［ＴΩ］を超え、最大バイアス電流Ｉｂｍが２５［ｆＡ］であり、最大オフセット電圧Ｖｏｓｍが０．７［ｍＶ］である。
また、圧電センサＳｎは、３成分力センサが使用され、直交３成分（Ｆｘ、Ｆｙ、Ｆｚ）の各方向のチャージ信号の何れかがチャージアンプ１０１に入力される。各方向について絶縁抵抗値が１０［ＴΩ］以上あり、Ｆｘ及びＦｙ方向の感度が−８．１［ｐＣ／Ｎ］であり、Ｆｚ方向の検出器感度が−３．８［ｐＣ／Ｎ］である。

感度設定器は、チャージアンプ１０１の内部端子１１から出力される出力電圧とを、きれいな整数関係に合わせるものである。例えば、物理量の力１００［Ｎ］に対して、出力電圧を１０［Ｖ］にする。チャージアンプ装置は、感度設定器との組み合わせにより、各種センサを選択して各種の物理量を測定することができる。

演算増幅器Ａｐは、正転入力端（＋）と反転入力端（−）との間に、入力抵抗値Ｒｉｎを有する。演算増幅器Ａｐの反転入力端（−）には、ノードｎ１から反転入力端（−）の方向に定義されるバイアス電流Ｉｂが流れ、バイアス電流Ｉｂを時間積分した電荷（以下、バイアス電荷と呼ぶ）が発生する。
チャージアンプ１０１は、圧電センサＳｎが発生した入力電荷を電圧に変換し、バイアス電荷を電圧に変換して、双方の電圧の和を出力電圧として出力する。バイアス電荷を変換した電圧は、入力電荷を変換した電圧に対して影響を与えるので、測定ドリフトが発生する。バイアス電流Ｉｂは、所定の電流が継続して流れる。バイアス電荷による影響は、高精度の測定に対して、特に問題となる。

演算増幅器Ａｐの反転入力端（−）と正転入力端（＋）との間には、種々の原因により、オフセット電圧Ｖｏｓが発生している。基準電源は、グランドとの間で正の直流電圧（以下、印加電圧Ｖａと呼ぶ）をキャパシタＣ２に印加する。印加電圧Ｖａは、キャパシタＣ２に流れる電流をＩａ（以下、補償電流Ｉａと呼ぶ）として、式（１）で算出される。
Ｖａ ＝ （Ｉａ × Ｒａｅ） ＋ Ｖｏｓ （１）
但し、ＲａｅはキャパシタＣ２の並列等価抵抗器Ｒａの抵抗値（高抵抗素子の抵抗値）である。

補償電流Ｉａには、バイアス電流Ｉｂの電流値を設定する。すなわち、補償電流Ｉａ及びバイアス電流Ｉｂは、電流の方向及び電流値が等しくなる。このため、補償電流Ｉａは、すべてバイアス電流Ｉｂとして演算増幅器Ａｐの反転入力端（−）に流れ込む。したがって、バイアス電荷は演算増幅器Ａｐにより電圧に変換されない。チャージアンプ１０１は、入力電荷のみを出力電圧として変換する。入力電荷が変換された電圧はバイアス電荷が変換された電圧による影響をまったく受けないので、高精度の測定に対しても、測定ドリフトが低減する。
チャージアンプ装置は、直流から交流までの物理量を増幅できる。このため、測定ドリフトを低減し、圧電センサＳｎを使用して各種の物理量を高精度に測定することができる。

キャパシタＣ２は、高抵抗素子として要求仕様を満たすために、所定の並列等価抵抗値Ｒａｅを有するものが選択される。印加電圧Ｖａは、式（１）を満足する電圧に調整される。例えば、バイアス電流Ｉｂが２５［ｆＡ］であり、オフセット電圧Ｖｏｓが０．７［ｍＶ］である場合には、補償電流Ｉａをバイアス電流Ｉｂに対応させ、並列等価抵抗値Ｒａｅが１［ＴΩ］付近のキャパシタＣ２を選択する。さらに、印加電圧Ｖａを２５．７［ｍＶ］付近に調整し、２５［ｆＡ］の補償電流Ｉａを流す。このため、バイアス電流Ｉｂが小さい演算増幅器Ａｐを選択して、並列等価抵抗値Ｒａｅが大きなものを選択することにより、印加電圧Ｖａがオフセット電圧Ｖｏｓに比して大きくなるので、オフセット電圧Ｖｏｓの変化による影響を受け難くなる。なお、絶縁抵抗値の測定は、直流電圧を印加し、所定時間経過後に行われる。

図２は、直流で測定した各種コンデンサの絶縁抵抗値（並列等価抵抗値Ｒａｅ）の温度特性を示す図である。縦軸は絶縁抵抗値［ＭΩ］を示し、横軸は温度［℃］を示す。コンデンサの絶縁抵抗値は、温度上昇に伴い減少する傾向がある。
誘電率εが一定の場合、コンデンサのキャパシタンスは、極板の面積Ｓに比例し極板間の距離Ｌに反比例する。一方、コンデンサの絶縁抵抗値は、極板の面積Ｓに反比例し極板間の距離Ｌに比例する。したがって、コンデンサのキャパシタンスが小さい程、コンデンサの絶縁抵抗値は大きくなる傾向がある。

温度補償用セラミックコンデンサ、マイカコンデンサ、及び、フィルムコンデンサは、室温（２０［℃］）付近で絶縁抵抗値（並列等価抵抗値Ｒａｅ）が１［ＴΩ］付近のものがあり、絶縁抵抗値が大きいコンデンサを選択することが容易である。要求仕様や入手可能性等の選択条件を考慮して、例えばキャパシタＣ２には、絶縁抵抗値が大きい（キャパシタンスが小さい）温度補償用セラミックコンデンサ、マイカコンデンサ、又は、フィルムコンデンサが選択される。
特に、フィルムコンデンサは、種類が多く容易に選択条件を満足できるので、入手可能性が高い。温度補償用セラミックコンデンサ及びマイカコンデンサは、他のコンデンサに比して、温度上昇に伴う絶縁抵抗値の減少する傾きが小さいので好ましい。補償電流Ｉａは、温度に対する変動が小さく良好な温度特性になる。

図３は、製造者又は検査担当者が行うバイアス電流Ｉｂの影響を補償する方法を示すフローチャートである。製造者等は、チャージアンプ１０１（図１）について、バイアス電流Ｉｂを計算し、キャパシタＣ２を選択して、印加電圧Ｖａを決定することにより、バイアス電流Ｉｂの影響を補償する補償電流Ｉａを流すことができる。
最初に、基準電源とノードｎ１との間にあるキャパシタＣ２を未接続にし、外部端子１２と外部端子１３との間の圧電センサＳｎを未接続にする（ステップＳ１）。次に、演算増幅器Ａｐに電源電圧を供給した状態で、キャパシタＣ１の両方の電極をショートしてキャパシタＣ１の電荷を放電し、放電後にキャパシタＣ１の両方の電極をオープンにする（ステップＳ２）。

オープンした直後から経過時間ΔＴだけ経過すると、演算増幅器Ａｐの出力端（ＯＵＴ）の出力電圧は、時間に比例して、電位が仮想接地電位から電圧変化量ΔＶだけ上昇又は下降する。製造者等は、ΔＴ及びΔＶの測定データを求める出力電圧の波形観測を行う（ステップＳ３（波形観測ステップ））。
出力電圧はバイアス電荷を電圧に変換したものであるので、バイアス電流Ｉｂは式（２）で算出される。
Ｉｂ ＝ Ｃ１ｅ × （ΔＶ ／ ΔＴ） （２）
但し、Ｃ１ｅは、キャパシタＣ１のキャパシタンスである。
製造者等は、式（２）にΔＴ及びΔＶの測定データを代入して、バイアス電流Ｉｂの電流値を計算する（ステップＳ４（演算ステップ））。バイアス電流Ｉｂの電流値は、計算機を用いて容易に計算される。製造者等は、演算されたバイアス電流Ｉｂと電流値が等しい補償電流Ｉａを流すようにする。
そして、高抵抗素子として要求仕様を満たし入手可能なコンデンサをキャパシタＣ２に選択する（ステップＳ５）。最後に、式（１）の計算により印加電圧Ｖａを決定して（ステップＳ６）、方法の処理を終了する。製造者等は、基準電源から印加電圧ＶａをキャパシタＣ２に印加して、補償電流Ｉａを流す。
したがって、チャージアンプ１０１（図１）について、決定された補償電流Ｉａをノードｎ１から演算増幅器Ａｐの反転入力端（−）に流すことにより、補償電流Ｉａがバイアス電流Ｉｂに対応するので、バイアス電流Ｉｂの影響を補償することができる。
なお、基準電源から印加電圧ＶａをキャパシタＣ２に印加することに代えて、補償電流Ｉａが流れるように回路設計又はプリント基板レイアウトすることもできる。かかる場合、バイアス電流Ｉｂの影響を補償する効果は、同じである。

（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
オフセット電圧Ｖｏｓ及びバイアス電流Ｉｂは、演算増幅器Ａｐの製造バラツキや使用温度等の原因で変化する。設計時に式（１）を満足する電圧値に印加電圧Ｖａが調整されていても、使用中に変化してＩａ＝Ｉｂの関係が成立しなくなる場合がある。かかる場合であっても、Ｉａ≒Ｉｂの関係が成立すれば、バイアス電流Ｉｂの出力電圧への影響が少ないので、測定ドリフトが低減する。
式（１）について、Ｉａに最大バイアス電流Ｉｂｍの値を設定し、Ｖｏｓに最大オフセット電圧Ｖｏｓｍの値を設定することもできる。
最大オフセット電圧Ｖｏｓｍは、オフセット電圧の最大値であり、最大バイアス電流Ｉｂｍは、バイアス電流Ｉｂの最大値である。例えば、オフセット電圧Ｖｏｓが大きく変化した場合でも、最大オフセット電圧Ｖｏｓｍ以下であり、バイアス電流Ｉｂ大きく変化した場合でも、最大バイアス電流Ｉｂｍ以下である。このため、印加電圧Ｖａの電圧方向及び補償電流Ｉａの電流方向が逆方向に変化することはない。
補償電流Ｉａとバイアス電流Ｉｂとの電流値が等しくなくても、バイアス電流Ｉｂの影響を低減できればよい。かかる場合には、物理量の測定に影響を与えない程度に、補償電流Ｉａがバイアス電流Ｉｂに対応し、測定ドリフトが低減するからである。また、予めバイアス電流Ｉｂ及びオフセット電圧Ｖｏｓを測定する必要がないので、設計及び製造が容易になる。
さらに、高抵抗素子として、絶縁体から成る素子を利用することもできる。所定の並列等価抵抗値Ｒａｅを有するものを選択すればよいからである。

印加電圧Ｖａには、正の直流電圧に代えて、負の直流電圧を印加することができる。補償電流Ｉａは、演算増幅器Ａｐの反転入力端（−）からノードｎ１の方向に流れる。
演算増幅器Ａｐの反転入力端（−）からノードｎ１の方向に、バイアス電流Ｉｂが流れる場合がある。かかる場合について、補償電流Ｉａは、バイアス電流Ｉｂと電流の方向及び電流値が等しくなり、バイアス電流Ｉｂに対応する。
バイアス電流Ｉｂは、すべて補償電流ＩａとしてキャパシタＣ２を介して基準電源に流れ込む。したがって、補償電流Ｉａがバイアス電流Ｉｂを相殺するように作用するので、バイアス電荷は電圧に変換されない。チャージアンプ１０１が入力電荷のみを出力電圧として変換するので、測定ドリフトが低減する。

演算増幅器Ａｐについて、正転入力端（＋）は接地電位に代えて正の所定電位に設定され、負電源入力端（Ｖ−）は負の直流電圧源に代えてグランドに接続されることもできる。正転入力端（＋）は接地電位に代えて負の所定電位に設定され、正電源入力端（Ｖ＋）は正の直流電圧源に代えてグランドに接続されることもできる。
正又は負の所定電位は、夫々正又は負の直流電源とグランドとの間に接続された２つの抵抗器の直列回路が分圧した電位である。印加電圧Ｖａは、式（１）に所定電位を加算した値になる。
かかる場合には、圧電センサＳｎが発生する電荷の変動である変動電荷がキャパシタＣ１に入力されて、このキャパシタＣ１両端の電圧が演算増幅器Ａｐから出力される。また、演算増幅器Ａｐの単電源動作が可能となるので、チャージアンプ１０１の電源設計の制限が緩和される。

（比較例）
図４は、比較例のチャージアンプ９０１の回路図である。ＭＯＳトランジスタＴｒを用いてキャパシタＣ１の電荷を放電する場合について説明する。チャージアンプ９０１は、キャパシタＣ１の電荷をリセットする回路が必要な場合がある。
図１とは、ＭＯＳトランジスタＴｒを有する点が異なる。ダイオードＤｉを使用する。抵抗器Ｒ１は、ゲートを負電位に設定し、ＭＯＳトランジスタＴｒをオフさせる。ＭＯＳトランジスタＴｒのゲートに正の信号電圧Ｖｇが入力されると、ＭＯＳトランジスタＴｒはオンされる。キャパシタＣ１は、両端の電極が短絡され、電荷がリセットされる。
ＭＯＳトランジスタＴｒは、ゲートとドレイン・ソースとの間に絶縁抵抗分がある。漏れ電流Ｉｒは、キャパシタＣ１からＭＯＳトランジスタＴｒ及び抵抗器Ｒ１を介して、負の直流電圧を供給する電圧源に流れる。

正の直流電圧である印加電圧Ｖａにより、ダイオードＤｉは逆バイアスされる。チャージアンプ９０１は、ダイオードＤｉの逆バイアス電流Ｉｄが漏れ電流Ｉｒとして流れる。このため、漏れ電流Ｉｒを時間積分した電荷（以下、漏れ電荷と呼ぶ）を変換した電圧が発生しない。
チャージアンプ１０１は、入力電荷のみを出力電圧として変換する。漏れ電荷は電圧に変換されず、入力電荷が変換された電圧に対して影響を与えないので、測定ドリフトが発生しない。
しかし、回路設計上の制限が多く、Ｉｄ＝Ｉｒを満足するダイオードＤｉの選択、及び、印加電圧Ｖａの調整が難しい。

この点、本実施形態のチャージアンプ１０１によれば、回路設計上の制限が少ない。式（１）に基づいて、Ｉａ≒Ｉｒを満足するキャパシタＣ２の選択、及び、印加電圧Ｖａの調整が容易である。
また、漏れ電流Ｉｒ及びバイアス電流Ｉｂの和を予め測定し、双方の電流による測定ドリフトを低減することも容易である。

第１実施形態のチャージアンプ装置の回路図である。 直流で測定した各種コンデンサの絶縁抵抗値の温度特性を示す図である。 製造者等が行うバイアス電流の影響を補償する方法を示すフローチャートである。 比較例のチャージアンプ装置の回路図である。

符号の説明

１１ 内部端子
１２、１３ 外部端子
１０１、９０１ チャージアンプ
Ｃ１、Ｃ２ キャパシタ
Ｃ１ｅ キャパシタンス
Ｃａ 並列等価キャパシタ
Ｒａ 並列等価抵抗器
Ｒａｅ 並列等価抵抗値
Ａｐ 演算増幅器
Ｓｎ 圧電センサ（検出器）
Ｄｉ ダイオード
Ｔｒ ＭＯＳトランジスタ
Ｖａ 印加電圧
Ｖｇ 信号電圧
Ｖｏｓ オフセット電圧
Ｖｏｓｍ 最大オフセット電圧
Ｉｂ バイアス電流
Ｉｂｍ 最大バイアス電流
Ｉａ 補償電流
Ｉｒ 漏れ電流
Ｉｄ 逆バイアス電流

Claims (11)

1. 反転入力端と正転入力端との間の電位差を増幅する演算増幅器と、この演算増幅器の出力端と前記反転入力端との間に接続されるキャパシタとを備え、このキャパシタに入力される入力電荷に比例する電圧を前記出力端に出力するチャージアンプであって、
   前記反転入力端と前記キャパシタとの接続点に高抵抗素子が接続され、
   前記高抵抗素子には、前記反転入力端と前記キャパシタとの接続点の漏れ電流に対応する電流が流れることを特徴とするチャージアンプ。
2. 前記高抵抗素子は、コンデンサの並列等価抵抗であることを特徴とする請求項１に記載のチャージアンプ。
3. 前記コンデンサは、フィルムコンデンサであることを特徴とする請求項２に記載のチャージアンプ。
4. 前記コンデンサは、温度補償用セラミックコンデンサ又はマイカコンデンサであることを特徴とする請求項２に記載のチャージアンプ。
5. 前記演算増幅器は、オフセット電圧を有することを特徴とする請求項３又は請求項４に記載のチャージアンプ。
6. 前記漏れ電流は、前記演算増幅器のバイアス電流であり、
   前記高抵抗素子には、前記バイアス電流に略等しい電流を流す基準電源が接続されたことを特徴とする請求項１に記載のチャージアンプ。
7. 前記高抵抗素子に印加される電圧は、前記高抵抗素子の抵抗値に前記バイアス電流を乗じた値に前記演算増幅器の最大オフセット電圧を加算した値であることを特徴とする請求項６に記載のチャージアンプ。
8. 請求項１乃至請求項７の何れか１項に記載のチャージアンプと、
   前記反転入力端に接続され、物理量に比例する電荷を発生する検出器とを備えたことを特徴とするチャージアンプ装置。
9. 前記検出器は、前記反転入力端と前記正転入力端との間に接続されていることを特徴とする請求項８に記載のチャージアンプ装置。
10. 前記検出器は、前記反転入力端と、接地端子との間に接続され、
    前記正転入力端は、所定電位に設定されていることを特徴とする請求項８に記載のチャージアンプ装置。
11. 反転入力端と正転入力端との間の電位差を増幅する演算増幅器と、この演算増幅器の出力端と前記反転入力端との間に接続されるキャパシタとを備え、このキャパシタに入力される入力電荷に比例する出力電圧を前記出力端に出力するチャージアンプを用い、前記演算増幅器のバイアス電流の影響を補償するバイアス電流補償方法であって、
    前記キャパシタをショートして前記出力電圧を前記正転入力端と略同電位の仮想電位にし、その後前記キャパシタをオープンした直後からの経過時間と、前記仮想電位からの前記出力電圧の電圧変化量とを測定する前記出力電圧の波形観測を行う波形観測ステップと、
    前記キャパシタのキャパシタンスに前記電圧変化量を乗じた値に前記経過時間を除算して前記バイアス電流を演算する演算ステップとを備え、
    前記演算ステップで演算したバイアス電流の値に略等しい補償電流を、前記反転入力端と前記キャパシタとの接続点に流すことを特徴とするバイアス電流補償方法。

Images