JP2009047811A - Manufacturing method of liquid crystal display, and the liquid crystal display - Google Patents

Manufacturing method of liquid crystal display, and the liquid crystal display Download PDF

Info

Publication number
JP2009047811A
JP2009047811A JP2007212435A JP2007212435A JP2009047811A JP 2009047811 A JP2009047811 A JP 2009047811A JP 2007212435 A JP2007212435 A JP 2007212435A JP 2007212435 A JP2007212435 A JP 2007212435A JP 2009047811 A JP2009047811 A JP 2009047811A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
electrode
insulating film
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007212435A
Other languages
Japanese (ja)
Inventor
Toru Sakurai
徹 櫻井
Hiroshi Yamamoto
宥司 山本
Togo Morifuji
東吾 森藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007212435A priority Critical patent/JP2009047811A/en
Priority to US12/181,877 priority patent/US7903219B2/en
Priority to TW097129626A priority patent/TWI366711B/en
Priority to CN2008101298760A priority patent/CN101369081B/en
Priority to KR1020080079806A priority patent/KR101033346B1/en
Publication of JP2009047811A publication Critical patent/JP2009047811A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress changes in the characteristics of other films by a forming step of an inorganic insulating film which is used in a storage capacitor, in a liquid crystal display. <P>SOLUTION: I a liquid crystal interposed between a pair of substrates opposed to each other in the liquid crystal display, of the manufacturing procedure for the element substrate of the pair of substrates, a transistor which is to serve as a pixel TFT is formed on a light transmissive substrate, then formation of an interlayer insulating film, extraction of source and drain electrodes, formation of a passivation film (PV film), formation of a planarization film and formation of a pixel electrode to be the lower electrode are performed (S10, 12, 14 and 16); and then the FFS insulating film to be the inorganic film is film-deposited (S18) under conditions that satisfy the planarization film not deteriorating and the pixel electrode which is to serve as the lower electrode does not deteriorate. After that, formation of a common electrode which is to serve as the upper electrode and formation of an alignment layer are performed, and the element substrate is obtained. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶表示装置の製造方法及び液晶表示装置に係り、特に、対向する一対の基板に液晶が挟持され、前記一対の基板に絶縁層を介して前記液晶を駆動する一対の電極が設けられる液晶表示装置の製造方法及び液晶表示装置に関する。   The present invention relates to a manufacturing method of a liquid crystal display device and a liquid crystal display device, and in particular, a pair of electrodes that drive the liquid crystal via an insulating layer is provided on the pair of substrates, with the liquid crystal sandwiched between the pair of substrates facing each other. The present invention relates to a method for manufacturing a liquid crystal display device and a liquid crystal display device.

液晶表示装置の表示方式としては従来ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式が広く用いられてきているが、この方式は表示原理上、視野角に制限がある。これを解決する方法として、同一基板上に画素電極と共通電極とを形成し、この画素電極と共通電極との間に電圧を印加し、基板にほぼ平行な電界を発生させ、液晶分子を基板面に主に平行な面内で駆動する横電界方式が知られている。   Conventionally, a TN (Twisted Nematic) method has been widely used as a display method for liquid crystal display devices, but this method has a limited viewing angle in terms of display principle. As a method for solving this, a pixel electrode and a common electrode are formed on the same substrate, a voltage is applied between the pixel electrode and the common electrode, an electric field substantially parallel to the substrate is generated, and liquid crystal molecules are placed on the substrate. A lateral electric field system is known which is driven in a plane mainly parallel to the plane.

横電界方式には、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式と、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈ）方式が知られている。ＩＰＳ方式では、櫛歯状の画素電極と櫛歯状の共通電極とを組み合わせて配置される。ＦＦＳ方式では、絶縁層を介して形成された上部電極と下部電極について、いずれか一方を共通電極に割り当て、他方を画素電極に割り当て、上部電極に電界を通す開口として例えばスリット等が形成される。   As the lateral electric field method, an IPS (In Plane Switching) method and an FFS (Fringe Field Switch) method are known. In the IPS system, comb-like pixel electrodes and comb-like common electrodes are arranged in combination. In the FFS method, one of the upper electrode and the lower electrode formed through the insulating layer is assigned to the common electrode, the other is assigned to the pixel electrode, and a slit or the like is formed as an opening through which the electric field passes. .

上部電極と下部電極との間の絶縁層としては、特許文献１において、画素電極と共通信号電極とを絶縁膜を挟む上下２層のＩＴＯで構成する場合について上下ＩＴＯの間の絶縁層としてＴＦＴの表面保護絶縁層の一層で構成される例、ＴＦＴのゲート絶縁膜で構成される例が開示されている。   As an insulating layer between the upper electrode and the lower electrode, in Japanese Patent Application Laid-Open No. H10-228707, a TFT is used as an insulating layer between the upper and lower ITOs when the pixel electrode and the common signal electrode are composed of upper and lower ITO layers sandwiching the insulating film. An example composed of a single layer of the surface protective insulating layer and an example composed of a gate insulating film of a TFT are disclosed.

特開２００１−１８３６８５号公報Japanese Patent Laid-Open No. 2001-183585

液晶表示装置においては、液晶を駆動する際の画素電位変化を抑制するために保持容量が設けられる。ＦＦＳ方式の場合には、上部電極と下部電極との間の絶縁膜を利用し、上部電極と下部電極との間の重なり部分に形成される容量を保持容量として用いることができる。保持容量を小型で大きな容量値とするには、上部電極と下部電極との間の絶縁膜の膜特性を向上させる必要があり、そのためには、無機絶縁膜を用いることが好ましい。   In a liquid crystal display device, a storage capacitor is provided to suppress a change in pixel potential when driving a liquid crystal. In the case of the FFS method, an insulating film between the upper electrode and the lower electrode is used, and a capacitor formed in an overlapping portion between the upper electrode and the lower electrode can be used as a storage capacitor. In order to make the storage capacitor small and have a large capacitance value, it is necessary to improve the film characteristics of the insulating film between the upper electrode and the lower electrode. For this purpose, it is preferable to use an inorganic insulating film.

ＦＦＳ方式の場合は、素子側ガラス基板にトランジスタが形成された後に平坦化膜を形成し、その上に下部電極、絶縁膜、上部電極が順次積層されて形成される。このように、多数の膜形成工程のなかで、絶縁膜が形成されるため、絶縁膜の形成工程の影響を受けて、それまでに形成された膜の特性が変化することがある。絶縁膜の形成工程の前に形成された膜の特性が変化すると、液晶表示装置の表示品質が低下することがある。   In the case of the FFS method, a planarization film is formed after a transistor is formed on an element side glass substrate, and a lower electrode, an insulating film, and an upper electrode are sequentially stacked thereon. As described above, since the insulating film is formed in a large number of film forming processes, the characteristics of the films formed so far may change due to the influence of the insulating film forming process. If the characteristics of the film formed before the insulating film formation process are changed, the display quality of the liquid crystal display device may be deteriorated.

本発明の目的は、上部電極と下部電極との間に形成される絶縁膜の形成工程によって他の膜の膜特性が影響を受けることを抑制できる液晶表示装置の製造方法およびその方法で製造された液晶表示装置を提供することである。   An object of the present invention is to provide a method of manufacturing a liquid crystal display device that can suppress the influence of the film characteristics of other films on the process of forming an insulating film formed between an upper electrode and a lower electrode. Another object is to provide a liquid crystal display device.

本発明に係る液晶表示装置の製造方法は、対向する一対の基板に液晶が挟持され、前記一対の基板の一方の基板上に前記液晶を駆動する一対の電極が設けられる液晶表示装置を製造する方法であって、前記一方の基板上にトランジスタを形成する工程と、前記トランジスタを形成後、平坦化膜を形成する平坦化膜形成工程と、前記平坦化膜上に、前記一対の電極の一方の電極を形成する工程と、前記一方の電極の形成後に、無機絶縁膜を形成する絶縁膜形成工程と、前記無機絶縁膜上に、前記一対の電極の他方の電極を形成する工程と、を含み、前記一方の電極は、透明導電膜であり、前記絶縁膜形成工程は、前記平坦化膜及び前記一方の電極を変質させない条件で行われることを特徴とする。   The method for manufacturing a liquid crystal display device according to the present invention manufactures a liquid crystal display device in which liquid crystal is sandwiched between a pair of opposing substrates, and a pair of electrodes for driving the liquid crystal is provided on one of the pair of substrates. A step of forming a transistor on the one substrate; a step of forming a flattening film after forming the transistor; and one of the pair of electrodes on the flattening film. A step of forming a first electrode, an insulating film forming step of forming an inorganic insulating film after the formation of the one electrode, and a step of forming the other electrode of the pair of electrodes on the inorganic insulating film. In addition, the one electrode is a transparent conductive film, and the insulating film forming step is performed under conditions that do not alter the planarization film and the one electrode.

上記構成によれば、絶縁膜形成工程は、その前に形成された平坦化膜及び一方の電極を変質させない条件で行われる。これにより、保持容量に用いられる絶縁膜の形成工程によって他の膜の膜特性が影響を受けることを抑制できる。   According to the said structure, an insulating film formation process is performed on the conditions which do not denature the planarization film | membrane and one electrode which were formed before that. Thereby, it can suppress that the film | membrane characteristic of another film | membrane is influenced by the formation process of the insulating film used for a storage capacitor.

また、本発明に係る絶縁膜形成工程は、１５０℃以上３００℃以下の条件で行われることが好ましい。このような温度範囲であれば、例えば、平坦化膜に有機絶縁膜を用いても、絶縁膜形成工程による平坦化膜の膜特性、例えば透明性や色度の変化をほとんどなくすことができる。また、例えば、一方の電極に透明導電膜を用いる場合でも、その透明性や電気伝導度の劣化をほとんどなくすことができる。加えて良好な容量特性の絶縁膜を得ることができる。   The insulating film forming step according to the present invention is preferably performed under conditions of 150 ° C. or higher and 300 ° C. or lower. Within such a temperature range, for example, even if an organic insulating film is used as the planarizing film, changes in the film characteristics, such as transparency and chromaticity, of the planarizing film due to the insulating film forming process can be almost eliminated. Further, for example, even when a transparent conductive film is used for one of the electrodes, deterioration of the transparency and electrical conductivity can be almost eliminated. In addition, an insulating film having good capacitance characteristics can be obtained.

また、本発明に係る絶縁膜形成工程は、還元性反応ガス種及び酸化性反応ガス種を少なくした条件で成膜を開始することが好ましい。これによって、その前に形成された平坦化膜及び一方の電極が、還元性反応ガス種及び酸化性反応ガス種によって変質することを抑制することができる。   In the insulating film forming step according to the present invention, it is preferable to start the film formation under a condition in which reducing reactive gas species and oxidizing reactive gas species are reduced. Thereby, it is possible to prevent the planarization film and the one electrode formed before that from being deteriorated by the reducing reactive gas species and the oxidizing reactive gas species.

また、本発明に係る液晶表示装置の製造方法において、前記無機絶縁膜は、窒化シリコン膜または窒化酸化シリコン膜または酸化シリコン膜の少なくとも1つを含んで形成されることが好ましい。これにより、一般的な無機絶縁膜を用いて、良好な容量特性を得ることができる。   In the method for manufacturing a liquid crystal display device according to the present invention, it is preferable that the inorganic insulating film includes at least one of a silicon nitride film, a silicon nitride oxide film, and a silicon oxide film. Thereby, a favorable capacity characteristic can be obtained using a general inorganic insulating film.

また、本発明に係る液晶表示装置の製造方法において、前記平坦化膜は、透明有機絶縁膜で形成されることが好ましい。一般的に有機絶縁膜の方が無機絶縁膜よりも成膜の平坦性がよいので、それまでの膜形成で生じた段差等をより少なくすることができる。   In the method for manufacturing a liquid crystal display device according to the present invention, the planarizing film is preferably formed of a transparent organic insulating film. In general, since the organic insulating film has better flatness of the film formation than the inorganic insulating film, the level difference caused by the film formation up to that point can be reduced.

また、本発明に係る液晶表示装置の製造方法において、前記一対の電極は、それぞれがインジウム錫オキサイドまたはインジウム亜鉛オキサイドで形成されることが好ましい。これによって液晶表示装置の透光性を向上させることができる。   In the method for manufacturing a liquid crystal display device according to the present invention, it is preferable that each of the pair of electrodes is made of indium tin oxide or indium zinc oxide. Thereby, the translucency of the liquid crystal display device can be improved.

また、本発明に係る液晶表示装置は、対向する一対の基板に液晶が挟持され、前記一対の基板の一方の基板上に前記液晶を駆動する一対の電極が設けられる液晶表示装置であって、前記一方の基板上に設けられたトランジスタと、前記トランジスタを覆って形成された平坦化膜と、前記平坦化膜上に形成された前記一対の電極の一方の電極と、前記一方の電極を覆って形成された無機絶縁膜と、前記無機絶縁膜上に形成された前記一対の電極の他方の電極と、を備え、前記一方の電極は透明導電膜であり、前記他方の電極は開口部を有し、前記無機絶縁膜は、前記平坦化膜及び前記一方の電極を変質させない条件で形成され、屈折率が１．４６以上２．００以下であり、誘電率が４以上７以下であることを特徴とする。これにより、液晶表示装置の保持容量として十分な膜特性を確保しながら、保持容量に用いられる絶縁膜の形成工程によって他の膜の膜特性が影響を受けることを抑制でき、液晶表示装置の表示品質を向上させることができる。   The liquid crystal display device according to the present invention is a liquid crystal display device in which a liquid crystal is sandwiched between a pair of opposed substrates, and a pair of electrodes for driving the liquid crystal is provided on one of the pair of substrates, A transistor provided on the one substrate; a planarization film formed to cover the transistor; one electrode of the pair of electrodes formed on the planarization film; and the one electrode covered. And the other electrode of the pair of electrodes formed on the inorganic insulating film, the one electrode being a transparent conductive film, and the other electrode having an opening. And the inorganic insulating film is formed under conditions that do not alter the planarizing film and the one electrode, and has a refractive index of 1.46 to 2.00 and a dielectric constant of 4 to 7. It is characterized by. As a result, it is possible to prevent the film characteristics of other films from being affected by the formation process of the insulating film used for the storage capacitor while ensuring sufficient film characteristics as the storage capacitor of the liquid crystal display device, and display of the liquid crystal display device Quality can be improved.

以下に、図面を用いて本発明に係る実施の形態につき、詳細に説明する。以下では、ＦＦＳ方式の液晶表示装置で、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色で構成される表示を行うものについて説明するが、もちろん、Ｒ，Ｇ，Ｂの他に例えばＣ（シアン）等を含む多色構成であってもよく、端的に白黒表示を行うものであってもよい。また、以下に述べる形状、構造、材質等は、説明のための１例であり、液晶表示装置の用途にあわせ、適宜変更が可能である。また、以下では、横電界駆動方式として、電界を通す開口として上部電極にスリットを有するＦＦＳ方式を説明するが、電界を通す開口として上部電極に櫛歯状あるいは柵状の開口を有するＦＦＳ方式でもよい。また、ＦＦＳ方式でなくてもＩＰＳ方式であってもよい。ここで、スリットとは、両端が閉じた開口をいい、それぞれのスリットは相互に接続されず離散的に配置されるものをいい、櫛歯状あるいは柵状の開口とは、複数の開口が相互に一方端で接続する形状のものをいう。   Embodiments according to the present invention will be described below in detail with reference to the drawings. Hereinafter, an FFS type liquid crystal display device that performs display composed of three colors of red (R), green (G), and blue (B) will be described. Of course, other than R, G, and B For example, a multi-color configuration including C (cyan) or the like may be used, or monochrome display may be performed. In addition, the shape, structure, material, and the like described below are examples for explanation, and can be appropriately changed according to the use of the liquid crystal display device. In the following description, the FFS method having a slit in the upper electrode as an opening for passing an electric field will be described as a lateral electric field driving method. Good. Further, the IPS system may be used instead of the FFS system. Here, the slit means an opening with both ends closed, and each slit is discretely arranged without being connected to each other. A comb-like or fence-like opening is a plurality of openings that are mutually connected. It has a shape connected at one end.

図１は、液晶表示装置を構成する素子基板１０における画素の平面図である。液晶表示装置は、対向する一対の基板に液晶が挟持され、一対の電極によって液晶を駆動することで表示を行う装置であり、複数の画素を駆動するために画素ごとにトランジスタが配置される。そのトランジスタが配置される方の基板と、これに対向する基板を区別するとき、トランジスタが配置される基板の方を素子基板１０と呼ぶことができ、素子基板１０に対向するもう１つの基板を対向基板と呼ぶことができる。また、カラー表示を行うときは、１つの画素をＲ（赤）、Ｇ（緑）、Ｂ（青）の３つのサブ画素で構成し、それぞれのサブ画素ごとにトランジスタが配置される。   FIG. 1 is a plan view of pixels in an element substrate 10 constituting a liquid crystal display device. A liquid crystal display device is a device in which liquid crystal is sandwiched between a pair of opposed substrates and a liquid crystal is driven by a pair of electrodes, and a transistor is provided for each pixel in order to drive a plurality of pixels. When distinguishing between the substrate on which the transistor is disposed and the substrate opposed thereto, the substrate on which the transistor is disposed can be referred to as an element substrate 10, and another substrate opposed to the element substrate 10 is referred to as an element substrate 10. It can be called a counter substrate. Further, when performing color display, one pixel is composed of three sub-pixels of R (red), G (green), and B (blue), and a transistor is arranged for each sub-pixel.

図１は、特に、ＦＦＳ方式によるアクティブマトリクス型の液晶表示装置の素子基板１０において、Ｒ，Ｇ，Ｂの３色構成で表示を行う場合の表示領域の１画素分、すなわち、３色に対応する３つのサブ画素についての平面構成を示す図である。図２は、図１に示すＡ−Ａ線に沿って、厚さ方向を誇張して示す断面図である。   FIG. 1 particularly corresponds to one pixel of a display area when performing display with a three-color configuration of R, G, and B, that is, three colors, in the element substrate 10 of the active matrix type liquid crystal display device by the FFS method. It is a figure which shows the planar structure about three sub-pixels to do. FIG. 2 is a cross-sectional view exaggerating the thickness direction along the line AA shown in FIG.

図１に示されるように、液晶表示装置の素子基板１０において、複数のドレイン配線３４は、それぞれが直線状に延在し（図１の例では縦方向に延在）、その延在方向に交差する方向（ここでは直交する方向であり、図１の例では横方向）に複数のゲート配線３６がそれぞれ配列される。ドレイン配線３４は、図示されていない液晶表示装置の制御回路から映像データ信号が伝送される信号線であり、その意味からデータ線、あるいは単に信号線と呼ばれることがある。ゲート配線は、各画素ごとに配置されたトランジスタを選択する走査信号が伝送される信号線であり、その意味から走査線と呼ばれることがある。   As shown in FIG. 1, in the element substrate 10 of the liquid crystal display device, each of the plurality of drain wirings 34 extends linearly (in the example of FIG. 1, it extends in the vertical direction), and extends in the extending direction. A plurality of gate wirings 36 are respectively arranged in the intersecting direction (here, the orthogonal direction and the horizontal direction in the example of FIG. 1). The drain wiring 34 is a signal line through which a video data signal is transmitted from a control circuit (not shown) of the liquid crystal display device, and is therefore sometimes referred to as a data line or simply a signal line. The gate wiring is a signal line through which a scanning signal for selecting a transistor arranged for each pixel is transmitted. In this sense, the gate wiring is sometimes called a scanning line.

複数のドレイン配線３４と、複数のゲート配線３６とによって区画される個々の領域が、画素配置領域であり、図１では、Ｒ，Ｇ，Ｂの３色構成に対応して３つのサブ画素配置領域が示される。３つのサブ画素の構成は同様であるので、以下において画素の語は、特に断らない限りサブ画素単位として説明し、上記のサブ画素領域を単に画素領域として説明するものとする。なお、共通電極４６は、素子基板１０の全面または、複数の画素にまたがって配置されているので、図１においては、後述するスリット４８の形状線を除いて、その輪郭線が示されていない。   Each region partitioned by the plurality of drain wirings 34 and the plurality of gate wirings 36 is a pixel layout region. In FIG. 1, three sub-pixel layouts corresponding to the three-color configuration of R, G, and B are provided. An area is shown. Since the configuration of the three sub-pixels is the same, the term “pixel” will be described below as a sub-pixel unit unless otherwise specified, and the above-described sub-pixel region will be simply described as a pixel region. Since the common electrode 46 is arranged over the entire surface of the element substrate 10 or across a plurality of pixels, the outline thereof is not shown in FIG. 1 except for the shape line of the slit 48 described later. .

ドレイン配線３４とゲート配線３６とで区画される各画素配置領域には、画素ＴＦＴ２０がそれぞれ配置される。図１の例では、各画素ＴＦＴ２０について、半導体層が略Ｕ字型に延在しており（図面では略Ｕ字型が上下反転して示されている）、その略Ｕ字型の２本の腕部を横切ってゲート配線３６がドレイン配線３４の配列方向に直交して延在している。この構成では、画素ＴＦＴ２０のソース電極３２は、ドレイン配線３４に接続されるドレイン電極３３とともにゲート配線３６に対して同じ側に位置している。これにより、画素ＴＦＴ２０では、ゲート配線３６がソースとドレインとの間で半導体層に２回交差する構成、換言すれば半導体層のソースとドレインとの間にゲート電極が２個設けられた構成を有している。   The pixel TFT 20 is arranged in each pixel arrangement region partitioned by the drain wiring 34 and the gate wiring 36. In the example of FIG. 1, for each pixel TFT 20, the semiconductor layer extends in a substantially U shape (in the drawing, the substantially U shape is shown upside down). The gate wiring 36 extends perpendicularly to the arrangement direction of the drain wiring 34 across the arm portion. In this configuration, the source electrode 32 of the pixel TFT 20 is located on the same side with respect to the gate wiring 36 together with the drain electrode 33 connected to the drain wiring 34. Thus, the pixel TFT 20 has a configuration in which the gate wiring 36 intersects the semiconductor layer twice between the source and the drain, in other words, a configuration in which two gate electrodes are provided between the source and the drain of the semiconductor layer. Have.

このように、画素ＴＦＴ２０のドレインはドレイン電極３３を介して直近のドレイン配線３４に接続され、一方、ソースは、ソース電極３２を介して、画素電極４２に接続される。画素電極４２は、各画素ごとに設けられ、その画素の画素ＴＦＴ２０のソースに接続される平板状の電極である。図１では、矩形形状の画素電極４２が示されている。   As described above, the drain of the pixel TFT 20 is connected to the nearest drain wiring 34 via the drain electrode 33, while the source is connected to the pixel electrode 42 via the source electrode 32. The pixel electrode 42 is a flat electrode provided for each pixel and connected to the source of the pixel TFT 20 of the pixel. In FIG. 1, a rectangular pixel electrode 42 is shown.

共通電極４６は、上記のように、素子基板１０の上に配置される。もっとも、場合によっては、共通電極４６を各画素ごとに設けられるものとしてもよい。その構造の場合は、各画素の共通電極４６を接続する共通電極配線が配置される。共通電極４６は、透明電極膜層に、開口部であるスリット４８が設けられたものである。このスリット４８は、画素電極４２と共通電極４６との間に電圧を印加したときに、電界５０（図２参照）を通し、基板面に対し主に平行な横電界を発生させる機能を有する。   The common electrode 46 is disposed on the element substrate 10 as described above. However, in some cases, the common electrode 46 may be provided for each pixel. In the case of the structure, a common electrode wiring for connecting the common electrode 46 of each pixel is disposed. The common electrode 46 is obtained by providing a transparent electrode film layer with a slit 48 as an opening. The slit 48 has a function of passing an electric field 50 (see FIG. 2) when a voltage is applied between the pixel electrode 42 and the common electrode 46, and generating a lateral electric field mainly parallel to the substrate surface.

共通電極４６の上には、配向膜が配置され、配向処理としてラビング処理が行われる。ラビング方向は、例えば、図１において、ゲート配線３６に平行な方向に行うことができる。共通電極４６のスリット４８は、その長辺の延びる方向が、このラビング方向に対し僅かに傾いて形成される。例えば、角度で５°程度、ラビング方向に対し傾くように形成することができる。共通電極４６の上に配向膜を形成し、ラビング処理を行うことで、素子基板１０が出来上がる。   An alignment film is disposed on the common electrode 46, and a rubbing process is performed as an alignment process. The rubbing direction can be performed in a direction parallel to the gate wiring 36 in FIG. The slit 48 of the common electrode 46 is formed such that the extending direction of the long side is slightly inclined with respect to the rubbing direction. For example, it can be formed so as to be inclined at an angle of about 5 ° with respect to the rubbing direction. The element substrate 10 is completed by forming an alignment film on the common electrode 46 and performing a rubbing process.

次に、図２の断面図を用いて、ＦＦＳ方式の液晶表示装置における素子基板１０の構造を説明する。図２は、上記のように、図１のＡ−Ａ線に沿った断面図で、１つの画素についての各要素が示されている。   Next, the structure of the element substrate 10 in the FFS liquid crystal display device will be described with reference to the cross-sectional view of FIG. FIG. 2 is a cross-sectional view taken along line AA of FIG. 1 as described above, and each element for one pixel is shown.

素子基板１０は、透光性基板１８と、その上に適当なバッファ層を介して形成された画素ＴＦＴ２０と、層間絶縁膜３０と、ソース電極３２と、ドレイン電極３３と、パッシベーション膜（ＰＶ膜）３８と、平坦化膜４０と、画素電極４２と、ＦＦＳ絶縁膜４４と、共通電極４６とを含んで構成される。   The element substrate 10 includes a translucent substrate 18, a pixel TFT 20 formed thereon via an appropriate buffer layer, an interlayer insulating film 30, a source electrode 32, a drain electrode 33, and a passivation film (PV film). ) 38, a planarizing film 40, a pixel electrode 42, an FFS insulating film 44, and a common electrode 46.

図３は、素子基板１０の詳細な製造手順を含む液晶表示装置の製造方法の手順を示すフローチャートである。以下では、図１、図２の符号を用いて説明する。最初に透光性基板１８を準備し、その上にトランジスタである画素ＴＦＴ２０を形成する（Ｓ１０）。   FIG. 3 is a flowchart showing a procedure of a manufacturing method of the liquid crystal display device including a detailed manufacturing procedure of the element substrate 10. Below, it demonstrates using the code | symbol of FIG. 1, FIG. First, a translucent substrate 18 is prepared, and a pixel TFT 20 as a transistor is formed thereon (S10).

透光性基板１８は、例えばガラス板によって構成される。画素ＴＦＴ２０は、透光性基板１８の上に適当なバッファ層を介して配置され、ここでは、低温ポリシリコンを半導体層として用い、その上にゲート絶縁膜、ゲート電極２２が順次配置されて形成される。ゲート絶縁膜は、例えば酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）等で構成され、半導体層を覆って透光性基板１８上に配置されている。ゲート電極２２は、例えばＭｏ、Ａｌ等の金属で構成され、半導体層に対向してゲート絶縁膜上に配置される。このように、ゲート電極２２は、素子基板１０において、半導体層の上層の側に配置される。   The translucent substrate 18 is made of, for example, a glass plate. The pixel TFT 20 is disposed on the translucent substrate 18 via an appropriate buffer layer. Here, the low-temperature polysilicon is used as a semiconductor layer, and a gate insulating film and a gate electrode 22 are sequentially disposed thereon. Is done. The gate insulating film is made of, for example, silicon oxide (SiOx), silicon nitride (SiNx), or the like, and is disposed on the translucent substrate 18 so as to cover the semiconductor layer. The gate electrode 22 is made of a metal such as Mo or Al, for example, and is disposed on the gate insulating film so as to face the semiconductor layer. Thus, the gate electrode 22 is disposed on the upper side of the semiconductor layer in the element substrate 10.

トランジスタである画素ＴＦＴ２０の形成の後、層間絶縁膜３０が形成される。層間絶縁膜３０は、例えば酸化シリコン、窒化シリコン等で構成され、ゲート電極２２等を覆って配置される。   After the formation of the pixel TFT 20 that is a transistor, an interlayer insulating film 30 is formed. The interlayer insulating film 30 is made of, for example, silicon oxide, silicon nitride, or the like, and is disposed so as to cover the gate electrode 22 or the like.

次に、層間絶縁膜にソース用とドレイン用とのコンタクトホールを形成し、ソース電極３２とドレイン電極３３とが引き出される。ドレイン電極３３は、例えばＭｏ、Ａｌ、Ｔｉ等の金属で構成され、層間絶縁膜３０上に配置されているとともに、上記コンタクトホールの一方であるドレイン用のコンタクトホールを介して画素ＴＦＴ２０のドレインに接続している。なお、ドレイン電極３３はそのまま延伸してドレイン配線３４となる。ソース電極３２は、例えばドレイン電極３３と同じ材料で構成され、層間絶縁膜３０上に配置されているとともに、上記コンタクトホールの他方であるソース用のコンタクトホールを介して画素ＴＦＴ２０のソースに接続している。ソース電極３２は、後述するように、透明電極膜である画素電極４２と接続される。   Next, contact holes for the source and the drain are formed in the interlayer insulating film, and the source electrode 32 and the drain electrode 33 are drawn out. The drain electrode 33 is made of, for example, a metal such as Mo, Al, or Ti, and is disposed on the interlayer insulating film 30, and is connected to the drain of the pixel TFT 20 via a drain contact hole that is one of the contact holes. Connected. The drain electrode 33 is stretched as it is to become the drain wiring 34. The source electrode 32 is made of, for example, the same material as that of the drain electrode 33, is disposed on the interlayer insulating film 30, and is connected to the source of the pixel TFT 20 via the source contact hole which is the other of the contact holes. ing. As will be described later, the source electrode 32 is connected to the pixel electrode 42 which is a transparent electrode film.

なお、ここでは、画素ＴＦＴ２０において、ドレイン電極３３およびデータ線であるドレイン配線３４が接続する部分を画素ＴＦＴ２０のドレインとし、ソース電極３２および画素電極４２が接続する部分を画素ＴＦＴ２０のソースとするが、画素ＴＦＴ２０のドレインとソースとは互換性があるので、上記とは逆に、データ線側に接続される方をソース、画素電極４２の側に接続される方をドレインと呼ぶことも可能である。   Here, in the pixel TFT 20, a portion where the drain electrode 33 and the drain wiring 34 which is a data line are connected is a drain of the pixel TFT 20, and a portion where the source electrode 32 and the pixel electrode 42 are connected is a source of the pixel TFT 20. Since the drain and source of the pixel TFT 20 are compatible, it is possible to call the source connected to the data line side and the drain connected to the pixel electrode 42 side contrary to the above. is there.

ソース電極３２、ドレイン電極３３が引き出されるまでをまとめて画素ＴＦＴの形成工程として、その後、パッシベーション（ＰＶ）膜３８が形成される（Ｓ１２）。ＰＶ膜３８は、ソース電極３２、ドレイン電極３３を含んで画素ＴＦＴ２０全体を外部環境から保護する機能を有する絶縁膜である。ＰＶ膜３８は、上記の層間絶縁膜３０と同様に、例えば酸化シリコン、窒化シリコン等で構成することができる。ＰＶ膜３８と層間絶縁膜３０とを互いに異なる膜質とすることもできる。   The process until the source electrode 32 and the drain electrode 33 are drawn together is a pixel TFT formation process, and then a passivation (PV) film 38 is formed (S12). The PV film 38 is an insulating film having a function of protecting the entire pixel TFT 20 including the source electrode 32 and the drain electrode 33 from the external environment. The PV film 38 can be made of, for example, silicon oxide, silicon nitride, or the like, similar to the interlayer insulating film 30 described above. The PV film 38 and the interlayer insulating film 30 may have different film qualities.

次に、平坦化膜４０が形成される（Ｓ１４）。平坦化膜４０は、ドレイン電極３３及びドレイン配線３４、ソース電極３２を覆ってＰＶ膜３８上に配置される膜で、これまでの膜形成工程、コンタクトホール工程等で凹凸が生じている表面を平坦化するために設けられる。   Next, the planarizing film 40 is formed (S14). The planarizing film 40 is a film disposed on the PV film 38 so as to cover the drain electrode 33, the drain wiring 34, and the source electrode 32, and has a surface with unevenness caused by the film forming process, the contact hole process, and the like so far. Provided for flattening.

平坦化膜４０として、例えば、アクリル樹脂等の有機透明絶縁膜、窒化シリコン（ＳｉＮｘ）膜、酸化シリコン（ＳｉＯｘ）膜、窒化酸化シリコン（ＳｉＯｘＮｙ）膜等の無機絶縁膜を用いることができる。平坦化膜４０は、その上にＦＦＳ絶縁膜４４が形成されることを考慮し、耐熱性、耐反応性の高い絶縁膜が好ましい。その観点からは、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の無機絶縁膜を用いることが好ましい。また、アクリル樹脂等の有機透明絶縁膜を用いる場合には、平坦化膜形成工程の後の工程を低温化し、平坦化膜４０の膜質の変化を抑制することがよい。その内容の詳細は、後述するＦＦＳ絶縁膜形成工程（Ｓ１８）において説明する。   As the planarizing film 40, for example, an organic transparent insulating film such as an acrylic resin, an inorganic insulating film such as a silicon nitride (SiNx) film, a silicon oxide (SiOx) film, or a silicon nitride oxide (SiOxNy) film can be used. In consideration of the formation of the FFS insulating film 44 on the planarizing film 40, an insulating film having high heat resistance and high reaction resistance is preferable. From this viewpoint, it is preferable to use an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film. In the case of using an organic transparent insulating film such as an acrylic resin, it is preferable to lower the temperature after the flattening film forming step to suppress a change in the film quality of the flattening film 40. Details of the contents will be described in an FFS insulating film forming step (S18) described later.

平坦化膜形成の後、下部電極である画素電極４２が形成される（Ｓ１６）。具体的には、ＰＶ膜３８と平坦化膜４０にコンタクトホールが形成され、次に透明導電膜としてインジウム錫オキサイド（ＩＴＯ）またはインジウム亜鉛オキサイド（ＩＺＯ）が全面に成膜され、この透明導電膜が画素電極４２のパターンに形成される。これによって、コンタクトホールを介し、ソース電極３２と画素電極４２とが電気的に接続される。   After the planarization film is formed, the pixel electrode 42 as the lower electrode is formed (S16). Specifically, contact holes are formed in the PV film 38 and the planarizing film 40, and then indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the entire surface as a transparent conductive film. Are formed in the pattern of the pixel electrode 42. As a result, the source electrode 32 and the pixel electrode 42 are electrically connected via the contact hole.

画素電極４２の形成の後、全面にＦＦＳ絶縁膜４４が形成される（Ｓ１８）。ＦＦＳ絶縁膜４４は、下部電極である画素電極４２と、次に形成される上部電極である共通電極４６との間を離隔するために配置される絶縁膜であり、また、ＦＦＳ方式の液晶表示装置を構成する各画素において保持容量を形成するためにも用いられる絶縁膜である。   After the formation of the pixel electrode 42, the FFS insulating film 44 is formed on the entire surface (S18). The FFS insulating film 44 is an insulating film arranged to separate the pixel electrode 42 as a lower electrode and the common electrode 46 as an upper electrode to be formed next, and also an FFS liquid crystal display It is an insulating film that is also used to form a storage capacitor in each pixel constituting the device.

ＦＦＳ絶縁膜４４は、保持容量のために用いられる観点から、誘電率の高い材料の膜が好ましい。したがって、有機絶縁膜よりも無機絶縁膜の方が好ましく、例えば、窒化シリコン膜または酸化シリコン膜または窒化酸化シリコン膜の中の少なくとも１つを含んで構成することがよい。   The FFS insulating film 44 is preferably a film of a material having a high dielectric constant from the viewpoint of being used for a storage capacitor. Therefore, an inorganic insulating film is preferable to an organic insulating film, and for example, it is preferable to include at least one of a silicon nitride film, a silicon oxide film, and a silicon nitride oxide film.

また、ＦＦＳ絶縁膜４４の形成前には、既に平坦化膜４０と、画素電極４２が形成されているので、これらの膜を変質させないように、ＦＦＳ絶縁膜４４の成膜条件が設定される。   In addition, since the planarization film 40 and the pixel electrode 42 are already formed before the FFS insulating film 44 is formed, the film forming conditions for the FFS insulating film 44 are set so as not to alter these films. .

平坦化膜４０は、上記のようにアクリル樹脂等の有機透明絶縁膜、あるいは窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の無機絶縁膜が用いられる。ここで、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜のような無機絶縁膜を平坦化膜４０として用いる場合には、ＦＦＳ絶縁膜４４の成膜条件によって、その膜特性はほとんど変化しない。一方で、有機透明絶縁膜を平坦化膜４０として用いる場合には、ＦＦＳ絶縁膜４４の成膜温度によって、酸化性反応ガス種による反応等が進展して、平坦化膜４０の膜特性が変化することがある。例えば、平坦化膜４０の透過率が９０％以下になり、その結果表示品質が低下することがある。そこで、ＦＦＳ絶縁膜４４の成膜条件を、平坦化膜４０が変質しない温度範囲に設定することが好ましい。また、成膜時の酸化性反応ガス種を平坦化膜４０の表面状態が劣化しない程度に少なくした条件で成膜を開始することがなお好ましい。   As described above, the planarizing film 40 is made of an organic transparent insulating film such as an acrylic resin or an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film. Here, when an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is used as the planarization film 40, the film characteristics hardly change depending on the film formation conditions of the FFS insulating film 44. On the other hand, when the organic transparent insulating film is used as the planarizing film 40, the reaction due to the oxidizing reactive gas species progresses depending on the deposition temperature of the FFS insulating film 44, and the film characteristics of the planarizing film 40 change. There are things to do. For example, the transmittance of the planarizing film 40 may be 90% or less, and as a result, the display quality may deteriorate. Therefore, it is preferable to set the film formation conditions of the FFS insulating film 44 within a temperature range in which the planarizing film 40 is not altered. Further, it is more preferable to start the film formation under the condition that the oxidizing reactive gas species during the film formation is reduced to such an extent that the surface state of the planarizing film 40 is not deteriorated.

また、画素電極４２は、上記のように、透明導電膜としてインジウム錫オキサイド（ＩＴＯ）またはインジウム亜鉛オキサイド（ＩＺＯ）が用いられるが、これらの膜は還元性雰囲気によってその透明性及び電気伝導度が劣化する。例えば、これらの膜の透過度が７０％以下に低下し、または、抵抗率が１０3Ωｃｍ以上に増大して、その結果表示品位が低下することがある。したがって、ＦＦＳ絶縁膜４４は、還元性反応ガス種（例えば水素）を含まない成膜条件の下で形成されることが好ましい。しかし、ＦＦＳ絶縁膜として、上記のように窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜等の無機絶縁膜を用いるときは、例えばモノシラン（ＳｉＨ4）のように水素を含むガス種を用いることがあり、モノシランを用いない場合でも反応のキャリアガスに例えばアンモニア（ＮＨ3）のような水素が含まれるガス種を用いることが多い。このように、還元性反応ガス種を用いることが避けられない場合には、ＦＦＳ絶縁膜４４の成膜条件を、画素電極４２を還元反応によっては変質しない温度範囲に設定することが好ましい。また、成膜時の還元性反応ガス種を透明導電膜の透明性及び電気伝導度が劣化しない程度に少なくした条件で成膜を開始することがなお好ましい。 In addition, as described above, in the pixel electrode 42, indium tin oxide (ITO) or indium zinc oxide (IZO) is used as the transparent conductive film. However, these films have transparency and electrical conductivity in a reducing atmosphere. to degrade. For example, the permeability of these films may be reduced to 70% or lower, or the resistivity may be increased to 10 3 Ωcm or higher, resulting in a decrease in display quality. Therefore, the FFS insulating film 44 is preferably formed under film forming conditions that do not include a reducing reactive gas species (for example, hydrogen). However, when an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is used as the FFS insulating film, a gas species containing hydrogen such as monosilane (SiH 4 ) is used. Even when monosilane is not used, a gas species containing hydrogen such as ammonia (NH 3 ) is often used as a carrier gas for the reaction. As described above, when it is inevitable to use the reducing reactive gas species, it is preferable to set the film formation conditions of the FFS insulating film 44 within a temperature range in which the pixel electrode 42 is not altered by the reduction reaction. Further, it is more preferable to start the film formation under the condition that the reducing reactive gas species during the film formation is reduced to such an extent that the transparency and electric conductivity of the transparent conductive film are not deteriorated.

このように、ＦＦＳ絶縁膜４４は、平坦化膜４０を変質させないことと、画素電極４２を変質させないこととを満足する条件で成膜されることが好ましい。実際的には、ＦＦＳ絶縁膜形成工程（Ｓ１８）は、約１５０℃以上約３００℃以下の条件で成膜することがよい。この温度範囲であれば、ＦＦＳ絶縁膜形成のために酸化性反応ガス種を用いても、平坦化膜４０の膜特性はほとんど変化しない。また、ＦＦＳ絶縁膜形成のために還元性反応ガス種を用いても、画素電極４２において還元反応がほとんど進まず、透明性の劣化が生じない。加えて良好な容量特性の絶縁膜を得ることができる。   As described above, the FFS insulating film 44 is preferably formed under conditions that satisfy the conditions that the flattening film 40 is not altered and the pixel electrode 42 is not altered. Actually, the FFS insulating film forming step (S18) is preferably formed under conditions of about 150 ° C. or higher and about 300 ° C. or lower. Within this temperature range, even if an oxidizing reactive gas species is used for forming the FFS insulating film, the film characteristics of the planarization film 40 hardly change. Further, even when a reducing reactive gas species is used for forming the FFS insulating film, the reduction reaction hardly proceeds in the pixel electrode 42 and the transparency is not deteriorated. In addition, an insulating film having good capacitance characteristics can be obtained.

そして、ＦＦＳ絶縁膜４４に無機絶縁膜を用いることができるので、屈折率が１．４６以上２．００以下であり、誘電率が４以上７以下の特性を得ることができる。この特性の範囲で適切な値を選択し、また、ＦＦＳ絶縁膜４４の膜厚を適切に設定することで、液晶表示装置の仕様にあわせ、保持容量を適切な値とすることができる。   Since an inorganic insulating film can be used for the FFS insulating film 44, characteristics with a refractive index of 1.46 to 2.00 and a dielectric constant of 4 to 7 can be obtained. By selecting an appropriate value within the range of this characteristic and appropriately setting the film thickness of the FFS insulating film 44, the storage capacitor can be set to an appropriate value according to the specifications of the liquid crystal display device.

再び図３に戻り、ＦＦＳ絶縁膜４４を形成した後、上部電極である共通電極４６が形成
される（Ｓ２０）。具体的には、ＦＦＳ絶縁膜４４の上に、透明導電膜としてインジウム錫オキサイド（ＩＴＯ）またはインジウム亜鉛オキサイド（ＩＺＯ）が全面に成膜され、この透明導電膜が共通電極４６として、複数のスリット４８を有するようにパターニングによって開口される。共通電極４６は、図示されていない共通電極配線によって共通電極電位が供給される。 Returning to FIG. 3 again, after the FFS insulating film 44 is formed, the common electrode 46 as the upper electrode is formed (S20). Specifically, indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the entire surface of the FFS insulating film 44 as a transparent conductive film. 48 is opened by patterning. The common electrode 46 is supplied with a common electrode potential by a common electrode wiring (not shown).

スリット４８は、下部電極である画素電極４２と上部電極である共通電極４６との間に液晶を駆動するための電界５０を通すための開口である。スリット４８は、図１に示すように、ゲート配線３６の延在する方向よりやや傾いた方向に長軸を有する細長く閉じた形状の開口である。この傾き角度は、次の工程における配向処理のラビング角度を考慮して設定される。   The slit 48 is an opening through which an electric field 50 for driving liquid crystal is passed between the pixel electrode 42 as a lower electrode and the common electrode 46 as an upper electrode. As shown in FIG. 1, the slit 48 is an elongated closed opening having a long axis in a direction slightly inclined from the extending direction of the gate wiring 36. This inclination angle is set in consideration of the rubbing angle of the alignment process in the next step.

上部電極である共通電極４６が形成されると、配向膜がその上に配置される（Ｓ２２）。配向膜は、液晶分子を初期配向させる機能を有する膜で、例えばポリイミド等の有機膜に、ラビング処理を施して用いられる。このようにして、素子基板１０が出来上がる（Ｓ２４）。そしてここでは説明しないが、カラーフィルタ、配向膜等が配置された対向基板が別途製作され、この対向基板と素子基板１０とが組み合わされ、液晶をその間に挟持し（Ｓ２６）、液晶表示装置が出来上がる(Ｓ２８)。   When the common electrode 46 that is the upper electrode is formed, an alignment film is disposed thereon (S22). The alignment film is a film having a function of initially aligning liquid crystal molecules. For example, the alignment film is used by subjecting an organic film such as polyimide to a rubbing treatment. In this way, the element substrate 10 is completed (S24). Although not described here, a counter substrate on which a color filter, an alignment film, and the like are arranged is separately manufactured. The counter substrate and the element substrate 10 are combined, and a liquid crystal is sandwiched therebetween (S26). Completed (S28).

このように、同一基板である透光性基板１８上に、平坦化膜４０の上層部に、絶縁層であるＦＦＳ絶縁膜４４を介して上部電極である共通電極４６と下部電極である画素電極４２とが形成される。なお、この構造をオーバーレイヤー構造と呼ぶことができる。そして、上部電極である共通電極４６にスリット４８を形成して、下部電極である画素電極４２との間に電圧を印加し、スリット４８に電界５０を通し、基板面に対し主に平行な横電界を発生させ、配向膜を介して液晶を駆動することができる。このときに、共通電極４６と画素電極４２とその間のＦＦＳ絶縁膜４４で形成される容量を、液晶表示の保持容量として用いることができる。このようにして、ＦＦＳ方式によるアクティブマトリクス型の液晶表示装置が構成される。   As described above, the common electrode 46 as the upper electrode and the pixel electrode as the lower electrode are disposed on the transparent substrate 18 that is the same substrate and the upper layer portion of the planarizing film 40 via the FFS insulating film 44 that is the insulating layer. 42 is formed. This structure can be called an overlayer structure. Then, a slit 48 is formed in the common electrode 46 which is the upper electrode, a voltage is applied between the pixel electrode 42 which is the lower electrode, an electric field 50 is passed through the slit 48, and a horizontal plane which is mainly parallel to the substrate surface. An electric field can be generated to drive the liquid crystal through the alignment film. At this time, a capacitor formed by the common electrode 46, the pixel electrode 42, and the FFS insulating film 44 therebetween can be used as a storage capacitor for liquid crystal display. In this way, an active matrix liquid crystal display device based on the FFS method is configured.

このように、共通電極４６と画素電極４２とその間のＦＦＳ絶縁膜４４で形成される容量を、液晶表示の保持容量として用いることで、液晶表示装置の仕様にあわせた保持容量を得ることが容易となる。すなわち、ＦＦＳ絶縁膜４４の誘電率、膜厚等は、画素ＴＦＴ２０の特性等と独立に設定でき、設定の自由度が大きいためである。また、上記のように、ＦＦＳ絶縁膜４４を、平坦化膜４０を変質させないことと、なおかつ下部電極である画素電極４２を変質させない条件とを満足する条件で成膜することで、液晶表示装置の表示品質を向上させることができる。   In this way, by using the capacitance formed by the common electrode 46, the pixel electrode 42, and the FFS insulating film 44 between them as the storage capacitance of the liquid crystal display, it is easy to obtain a storage capacitance that meets the specifications of the liquid crystal display device. It becomes. That is, the dielectric constant, film thickness, and the like of the FFS insulating film 44 can be set independently of the characteristics of the pixel TFT 20, and the degree of freedom of setting is great. Further, as described above, the FFS insulating film 44 is formed under conditions that satisfy the conditions that the flattening film 40 is not altered and the pixel electrode 42 that is the lower electrode is not altered. Display quality can be improved.

上記では、ＦＦＳ絶縁膜を介し、下部電極を画素電極とし、上部電極を共通電極として、共通電極にスリットが設けられるが、下部電極を共通電極とし、上部電極を画素電極とすることもできる。以下では、図１、図２と共通の要素には同一の符号を付し、詳細な説明を省略する。   In the above description, the lower electrode is the pixel electrode, the upper electrode is the common electrode, and the slit is provided in the common electrode via the FFS insulating film. However, the lower electrode can be the common electrode and the upper electrode can be the pixel electrode. Below, the same code | symbol is attached | subjected to the element which is common in FIG. 1, FIG. 2, and detailed description is abbreviate | omitted.

図４は、下部電極を共通電極４６とし、上部電極を画素電極４２とし、画素電極４２にスリット４９を設ける素子基板１２の構成を示す図である。上部電極を画素電極４２とする場合には、図４に示されるように、ソース電極３２に接続される画素電極４２が、ＦＦＳ絶縁膜４４の上部に配置される。そして、素子基板１２の最表面側の電極である画素電極４２に、スリット４９が設けられる。スリット４９は、図１、図２に関連して説明したように、ゲート配線３６の延在する方向よりやや傾いた方向に長軸を有する細長く閉じた形状の開口である。また、下部電極である共通電極４６は、素子基板１２の全面、あるいは複数の画素にまたがって配置される。   FIG. 4 is a diagram illustrating a configuration of the element substrate 12 in which the lower electrode is the common electrode 46, the upper electrode is the pixel electrode 42, and the slit 49 is provided in the pixel electrode 42. When the upper electrode is the pixel electrode 42, the pixel electrode 42 connected to the source electrode 32 is disposed on the FFS insulating film 44 as shown in FIG. 4. A slit 49 is provided in the pixel electrode 42 that is the electrode on the outermost surface side of the element substrate 12. As described with reference to FIGS. 1 and 2, the slit 49 is an elongated closed opening having a long axis in a direction slightly inclined from the extending direction of the gate wiring 36. Further, the common electrode 46 which is a lower electrode is disposed over the entire surface of the element substrate 12 or over a plurality of pixels.

この素子基板１２においても、上記の構成に対応する製造工程の変更を行うことで、図３で説明したのと同様の製造手順で、液晶表示装置を得ることができる。そして、図３のＳ１８で説明したのと同様に、ＦＦＳ絶縁膜４４の形成に当り、平坦化膜４０を変質させないことと、下部電極である共通電極４６を変質させないこととを満足する条件で成膜することで、液晶表示装置の表示品質を向上させることができる。   In this element substrate 12 as well, by changing the manufacturing process corresponding to the above configuration, a liquid crystal display device can be obtained by the same manufacturing procedure as described in FIG. Then, as described in S18 of FIG. 3, in the formation of the FFS insulating film 44, the conditions satisfying that the flattening film 40 is not altered and the common electrode 46 that is the lower electrode is not altered. By forming the film, the display quality of the liquid crystal display device can be improved.

上記では、画素ＴＦＴの構造を透光性基板の側から配向膜の方向に向かって、半導体層、ゲート絶縁膜、ゲート電極の順に配置されるものとして説明した。この配置に代えて、いわゆる逆スタガ型と呼ばれる配置構造の画素ＴＦＴを用いることができる。ここで、逆スタガ型とは、透光性基板の側から配向膜の方向に向かって、ゲート電極、ゲート絶縁膜、半導体層の順に配置される構造である。以下では、図１、図２と共通の要素には同一の符号を付し、詳細な説明を省略する。   In the above description, the structure of the pixel TFT has been described as being arranged in the order of the semiconductor layer, the gate insulating film, and the gate electrode from the light transmitting substrate side toward the alignment film. Instead of this arrangement, a pixel TFT having an arrangement structure called a so-called inverted stagger type can be used. Here, the inverted staggered type is a structure in which a gate electrode, a gate insulating film, and a semiconductor layer are arranged in this order from the translucent substrate side toward the alignment film. Below, the same code | symbol is attached | subjected to the element which is common in FIG. 1, FIG. 2, and detailed description is abbreviate | omitted.

図５は、画素ＴＦＴ２１の構造を逆スタガ型とした素子基板１４の構成を示す図である。ここでは、透光性基板１８の上に適当なバッファ層を介し、ゲート電極２３がまず配置され、その上にゲート絶縁膜が形成され、そのさらに上に半導体層が積層される。半導体層は、例えばアモルファスシリコン等を用いることができる。半導体層は、チャネルを形成する層と、ソース・ドレインコンタクト層を形成する高ドープ層が積層される。そして、この高ドープ層の両端側に、それぞれソース電極３２とドレイン電極３３が接続される。画素ＴＦＴ２１の形成工程を除けば、その他の製造工程の内容は、図３で説明したものと同様である。   FIG. 5 is a diagram showing a configuration of the element substrate 14 in which the structure of the pixel TFT 21 is an inverted stagger type. Here, the gate electrode 23 is first disposed on the translucent substrate 18 via an appropriate buffer layer, a gate insulating film is formed thereon, and a semiconductor layer is further stacked thereon. For example, amorphous silicon or the like can be used for the semiconductor layer. In the semiconductor layer, a layer forming a channel and a highly doped layer forming a source / drain contact layer are stacked. A source electrode 32 and a drain electrode 33 are connected to both ends of the highly doped layer, respectively. Except for the formation process of the pixel TFT 21, the contents of the other manufacturing processes are the same as those described in FIG.

したがって、この素子基板１４においても、上記の画素ＴＦＴ形成工程に対応する製造工程の変更を行うことで、図３で説明したのと同様の製造手順で、液晶表示装置を得ることができる。そして、図３のＳ１８で説明したように、ＦＦＳ絶縁膜４４の形成に当り、平坦化膜４０を変質させないことと、下部電極である画素電極４２を変質させないこととを満足する条件で成膜することで、液晶表示装置の表示品質を向上させることができる。   Therefore, also in this element substrate 14, by changing the manufacturing process corresponding to the pixel TFT forming process, a liquid crystal display device can be obtained by the same manufacturing procedure as described in FIG. Then, as described in S18 of FIG. 3, in forming the FFS insulating film 44, the film is formed under conditions that satisfy the conditions that the flattening film 40 is not altered and the pixel electrode 42 that is the lower electrode is not altered. As a result, the display quality of the liquid crystal display device can be improved.

本発明に係る実施の形態において、液晶表示装置を構成する素子基板における画素の平面図である。In embodiment which concerns on this invention, it is a top view of the pixel in the element substrate which comprises a liquid crystal display device. 図１におけるＡ−Ａ線に沿った断面図である。It is sectional drawing along the AA line in FIG. 本発明に係る実施の形態において、液晶表示装置を製造する手順を示すフローチャートである。5 is a flowchart showing a procedure for manufacturing a liquid crystal display device in the embodiment of the present invention. 本発明に係る実施の形態において、他の構成の例を示す図である。In embodiment which concerns on this invention, it is a figure which shows the example of another structure. 本発明に係る実施の形態において、別の構成の例を示す図である。In embodiment which concerns on this invention, it is a figure which shows the example of another structure.

符号の説明Explanation of symbols

１０，１２，１４ 素子基板、１８ 透光性基板、２０ 画素ＴＦＴ、２２，２３ ゲート電極、３０ 層間絶縁膜、３２ ソース電極、３３ ドレイン電極、３４ ドレイン配線、３６ ゲート配線、３８ パッシベーション膜（ＰＶ膜）、４０ 平坦化膜、４２ 画素電極、４４ ＦＦＳ絶縁膜、４６ 共通電極、４８，４９ スリット、５０ 電界。   10, 12, 14 Element substrate, 18 Translucent substrate, 20 Pixel TFT, 22, 23 Gate electrode, 30 Interlayer insulating film, 32 Source electrode, 33 Drain electrode, 34 Drain wiring, 36 Gate wiring, 38 Passivation film (PV Film), 40 planarization film, 42 pixel electrode, 44 FFS insulating film, 46 common electrode, 48, 49 slit, 50 electric field.

Claims (7)

対向する一対の基板に液晶が挟持され、前記一対の基板の一方の基板上に前記液晶を駆動する一対の電極が設けられる液晶表示装置を製造する方法であって、
前記一方の基板上にトランジスタを形成する工程と、
前記トランジスタを形成後、平坦化膜を形成する平坦化膜形成工程と、
前記平坦化膜上に、前記一対の電極の一方の電極を形成する工程と、
前記一方の電極の形成後に、無機絶縁膜を形成する絶縁膜形成工程と、
前記無機絶縁膜上に、前記一対の電極の他方の電極を形成する工程と、
を含み、
前記一方の電極は、透明導電膜であり、
前記絶縁膜形成工程は、
前記平坦化膜及び前記一方の電極を変質させない条件で行われることを特徴とする液晶表示装置の製造方法。 A method of manufacturing a liquid crystal display device in which liquid crystal is sandwiched between a pair of opposing substrates, and a pair of electrodes for driving the liquid crystal is provided on one of the pair of substrates,
Forming a transistor on the one substrate;
A planarization film forming step of forming a planarization film after forming the transistor;
Forming one electrode of the pair of electrodes on the planarizing film;
An insulating film forming step of forming an inorganic insulating film after the formation of the one electrode;
Forming the other electrode of the pair of electrodes on the inorganic insulating film;
Including
The one electrode is a transparent conductive film,
The insulating film forming step includes
A method of manufacturing a liquid crystal display device, which is performed under conditions that do not alter the planarizing film and the one electrode. 請求項１に記載の液晶表示装置の製造方法において、
絶縁膜形成工程は、
１５０℃以上３００℃以下の条件で行われることを特徴とする液晶表示装置の製造方法。 In the manufacturing method of the liquid crystal display device of Claim 1,
The insulating film formation process
A method for manufacturing a liquid crystal display device, which is performed under conditions of 150 ° C. or higher and 300 ° C. or lower. 請求項１に記載の液晶表示装置の製造方法において、
絶縁膜形成工程は、
還元性反応ガス種及び酸化性反応ガス種を少なくした条件で成膜を開始することを特徴とする液晶表示装置の製造方法。 In the manufacturing method of the liquid crystal display device of Claim 1,
The insulating film formation process
A method for manufacturing a liquid crystal display device, characterized in that film formation is started under conditions where the reducing reactive gas species and the oxidizing reactive gas species are reduced. 請求項１に記載の液晶表示装置の製造方法において、
前記無機絶縁膜は、
窒化シリコン膜または窒化酸化シリコン膜または酸化シリコン膜の少なくとも1つを含んで形成されることを特徴とする液晶表示装置の製造方法。 In the manufacturing method of the liquid crystal display device of Claim 1,
The inorganic insulating film is
A method for manufacturing a liquid crystal display device, comprising at least one of a silicon nitride film, a silicon nitride oxide film, and a silicon oxide film. 請求項１に記載の液晶表示装置の製造方法において、
前記平坦化膜は、
透明有機絶縁膜で形成されることを特徴とする液晶表示装置の製造方法。 In the manufacturing method of the liquid crystal display device of Claim 1,
The planarizing film is
A method for manufacturing a liquid crystal display device, comprising a transparent organic insulating film. 請求項１に記載の液晶表示装置の製造方法において、
前記一対の電極は、それぞれがインジウム錫オキサイドまたはインジウム亜鉛オキサイドで形成されることを特徴とする液晶表示装置の製造方法。 In the manufacturing method of the liquid crystal display device of Claim 1,
Each of the pair of electrodes is formed of indium tin oxide or indium zinc oxide. 対向する一対の基板に液晶が挟持され、前記一対の基板の一方の基板上に前記液晶を駆動する一対の電極が設けられる液晶表示装置であって、
前記一方の基板上に設けられたトランジスタと、
前記トランジスタを覆って形成された平坦化膜と、
前記平坦化膜上に形成された前記一対の電極の一方の電極と、
前記一方の電極を覆って形成された無機絶縁膜と、
前記無機絶縁膜上に形成された前記一対の電極の他方の電極と、
を備え、
前記一方の電極は透明導電膜であり、
前記他方の電極は開口部を有し、
前記無機絶縁膜は、前記平坦化膜及び前記一方の電極を変質させない条件で形成され、屈折率が１．４６以上２．００以下であり、誘電率が４以上７以下であることを特徴とする液晶表示装置。 A liquid crystal display device in which a liquid crystal is sandwiched between a pair of opposing substrates, and a pair of electrodes for driving the liquid crystal is provided on one of the pair of substrates,
A transistor provided on the one substrate;
A planarization film formed over the transistor;
One electrode of the pair of electrodes formed on the planarizing film;
An inorganic insulating film formed to cover the one electrode;
The other electrode of the pair of electrodes formed on the inorganic insulating film;
With
The one electrode is a transparent conductive film,
The other electrode has an opening;
The inorganic insulating film is formed under conditions that do not alter the planarization film and the one electrode, and has a refractive index of 1.46 to 2.00 and a dielectric constant of 4 to 7. Liquid crystal display device.
JP2007212435A 2007-08-16 2007-08-16 Manufacturing method of liquid crystal display, and the liquid crystal display Withdrawn JP2009047811A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007212435A JP2009047811A (en) 2007-08-16 2007-08-16 Manufacturing method of liquid crystal display, and the liquid crystal display
US12/181,877 US7903219B2 (en) 2007-08-16 2008-07-29 Liquid crystal display device
TW097129626A TWI366711B (en) 2007-08-16 2008-08-05 Liquid crystal display device
CN2008101298760A CN101369081B (en) 2007-08-16 2008-08-14 Liquid crystal display device
KR1020080079806A KR101033346B1 (en) 2007-08-16 2008-08-14 Liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007212435A JP2009047811A (en) 2007-08-16 2007-08-16 Manufacturing method of liquid crystal display, and the liquid crystal display

Publications (1)

Publication Number Publication Date
JP2009047811A true JP2009047811A (en) 2009-03-05

Family

ID=40412963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007212435A Withdrawn JP2009047811A (en) 2007-08-16 2007-08-16 Manufacturing method of liquid crystal display, and the liquid crystal display

Country Status (2)

Country Link
JP (1) JP2009047811A (en)
CN (1) CN101369081B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010210732A (en) * 2009-03-09 2010-09-24 Sony Corp Liquid crystal display panel and method of manufacturing the same
JP2010243894A (en) * 2009-04-08 2010-10-28 Hitachi Displays Ltd Liquid crystal display device
CN105487315A (en) * 2016-01-19 2016-04-13 武汉华星光电技术有限公司 TFT (thin film transistor) array substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010137217A1 (en) * 2009-05-29 2012-11-12 シャープ株式会社 Liquid crystal panel and liquid crystal display device
JP5501024B2 (en) * 2010-02-22 2014-05-21 株式会社ジャパンディスプレイ LCD panel
JP5209754B2 (en) * 2011-04-22 2013-06-12 株式会社ジャパンディスプレイイースト Liquid crystal display
CN102540539A (en) * 2012-02-22 2012-07-04 信利半导体有限公司 Wide-visual-angle liquid crystal display
CN103489876B (en) 2013-09-27 2016-07-06 京东方科技集团股份有限公司 A kind of array base palte and preparation method thereof, display device
CN103605244B (en) * 2013-11-25 2016-03-30 深圳市华星光电技术有限公司 Dot structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010210732A (en) * 2009-03-09 2010-09-24 Sony Corp Liquid crystal display panel and method of manufacturing the same
JP2010243894A (en) * 2009-04-08 2010-10-28 Hitachi Displays Ltd Liquid crystal display device
US8411241B2 (en) 2009-04-08 2013-04-02 Hitachi Displays, Ltd. Liquid crystal display device
CN105487315A (en) * 2016-01-19 2016-04-13 武汉华星光电技术有限公司 TFT (thin film transistor) array substrate

Also Published As

Publication number Publication date
CN101369081B (en) 2010-12-08
CN101369081A (en) 2009-02-18

Similar Documents

Publication Publication Date Title
KR101033346B1 (en) Liquid crystal device
JP5299768B2 (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
JP5571759B2 (en) Liquid crystal display element and manufacturing method thereof
JP2009047811A (en) Manufacturing method of liquid crystal display, and the liquid crystal display
KR101938716B1 (en) Liquid crystal display
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
US8576365B2 (en) Display panel
JP2008116485A (en) Active matrix liquid crystal display device
JP2005157391A (en) Lower substrate, horizontal electrical field mode liquid crystal display device, and its manufacturing method
JP4631883B2 (en) Liquid crystal display
CN103874957B (en) Liquid crystal display cells and liquid crystal indicator
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
JP5100418B2 (en) Liquid crystal display
KR101962917B1 (en) Liquid crystal display apparatus and method for manufacturing the same
JP5207947B2 (en) Liquid crystal display device and manufacturing method thereof
KR101830240B1 (en) in-plane switching mode liquid crystal display device
JP3727643B2 (en) Method of manufacturing liquid crystal electro-optical device of lateral electric field drive system
KR20080000997A (en) Thin film transistor array substrate, and manufacturing method thereof
JP5961294B2 (en) Liquid crystal display
JP4946458B2 (en) Display device
JP4920119B2 (en) Active matrix liquid crystal display device
JP5250710B2 (en) Liquid crystal display device, electronic equipment
JP5322357B2 (en) Liquid crystal display
JP4955134B2 (en) Active matrix liquid crystal display device
JP5235236B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090721

A131 Notification of reasons for refusal

Effective date: 20090804

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20090930

Free format text: JAPANESE INTERMEDIATE CODE: A761