JP2009042680A - Tft substrate and method of manufacturing the same - Google Patents

Tft substrate and method of manufacturing the same Download PDF

Info

Publication number
JP2009042680A
JP2009042680A JP2007210243A JP2007210243A JP2009042680A JP 2009042680 A JP2009042680 A JP 2009042680A JP 2007210243 A JP2007210243 A JP 2007210243A JP 2007210243 A JP2007210243 A JP 2007210243A JP 2009042680 A JP2009042680 A JP 2009042680A
Authority
JP
Japan
Prior art keywords
signal line
wiring
data signal
tft substrate
gate signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007210243A
Other languages
Japanese (ja)
Inventor
Akira Koshiishi
亮 輿石
Hideo Kawabe
英雄 川部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007210243A priority Critical patent/JP2009042680A/en
Publication of JP2009042680A publication Critical patent/JP2009042680A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a TFT substrate and a method of manufacturing the same stably correcting a wiring defect to improve reliability. <P>SOLUTION: The TFT substrate includes on a substrate: a gate signal line 2 and a data signal line 4 crossing each other; other wiring; a switching element 14 comprising a thin film transistor arranged near the crossing part of the gate signal line 2 and the data signal line 4; and a pixel electrode connected to the switching element 14. An upper insulating film 5 of the gate signal line 2, the data signal line 4, and the switching element 14 is formed. Connection wiring for defect correction by a laser CVD method is formed between two contact holes 8 existing via a disconnection part of the wiring of the gate signal line 2 and/or the data signal line 4, from among the contact holes 8 for defect correction regularly arranged and formed in advance on the insulating film 5 on the gate signal line 2 and/or the data signal line 4. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えば、液晶画像表示装置や有機エレクトロルミネッセンス等の画像表示装置に用いられるＴＦＴ基板及びその製造方法に関する。   The present invention relates to a TFT substrate used in an image display device such as a liquid crystal image display device or organic electroluminescence, and a method for manufacturing the same.

近年、ＦＰＤ（Flat Panel Display）の高精細化、大型化が進むにつれ、ＴＦＴ（Thin Film Transistor）基板の歩留まりが低下し、欠陥箇所の修正を行う工程が必須となっている。これらの欠陥修正方法としては、レーザ光を短絡欠陥部分に照射し、配線同士の短絡箇所を切断するザッピングというプロセス手法が一般的に用いられている。しかしながら、配線が断線してしまった場合や、ゲート信号線とデータ信号線が層間で短絡した欠陥が発生した場合、レーザ照射だけのザッピングプロセスだけでは対応できず、レーザＣＶＤ法などの結線プロセスを用いることが一般的である。例えば、特許文献１には、レーザＣＶＤ法を利用して、Ｃｒ膜を形成することで、配線断線部を修正する手法が記載されている。このような結線プロセスは、ゲート信号線形成工程、データ信号線形成工程、絶縁膜形成工程の後に行われるのが一般的である。なぜならば、結線プロセスは、金属配線をＴＦＴ上に成膜するため、絶縁膜形成前では、他の配線と短絡する可能性があるからである。   In recent years, as the FPD (Flat Panel Display) increases in definition and size, the yield of a TFT (Thin Film Transistor) substrate decreases, and a process for correcting a defective portion is indispensable. As these defect correction methods, a process technique called zapping in which a short-circuit defect portion is irradiated with laser light and a short-circuit portion between wirings is cut is generally used. However, if the wiring breaks or if a defect occurs when the gate signal line and the data signal line are short-circuited between the layers, it is not possible to deal with the zapping process only by laser irradiation. It is common to use. For example, Patent Document 1 describes a method of correcting a wiring disconnection portion by forming a Cr film using a laser CVD method. Such a connection process is generally performed after a gate signal line forming step, a data signal line forming step, and an insulating film forming step. This is because in the connection process, a metal wiring is formed on the TFT, so that there is a possibility of short-circuiting with other wiring before the insulating film is formed.

このように、絶縁膜形成後にレーザＣＶＤ法による結線を行う場合、この結線プロセスの前に、レーザ照射等により上層の絶縁膜を除去し、欠陥修正用のコンタクトホールを形成する必要がある。しかし実際には、レーザ照射等によりコンタクトホールを形成する際に、絶縁膜の状況や、下地配線等の状況、レーザの揺らぎ等により、微妙にコンタクトホールの大きさ、形状が変わってしまう。コンタクトホールの大きさや形状が安定しない場合、レーザＣＶＤで形成した修正用の連結配線の抵抗が著しく高くなる場合が発生し、連結配線抵抗が安定しない。更に、結線プロセスの前に、欠陥修正用のコンタクトホールを形成する必要があり、このコンタクトホール形成のために要する時間が増加してしまう問題が発生している。また、レーザ照射により絶縁膜を除去し、コンタクトホールを形成する場合、下地が荒れるため、レーザＣＶＤの堆積膜の租度が悪化してしまう問題も発生する。この修正配線となるレーザＣＶＤの堆積膜の租度が悪化すると、上層に形成される画素電極と短絡する危険性がある。   As described above, when the connection is performed by the laser CVD method after forming the insulating film, it is necessary to remove the upper insulating film by laser irradiation or the like and form a contact hole for defect correction before the connection process. However, in actuality, when the contact hole is formed by laser irradiation or the like, the size and shape of the contact hole slightly change depending on the state of the insulating film, the state of the underlying wiring, the fluctuation of the laser, and the like. If the size or shape of the contact hole is not stable, the resistance of the connecting wire for correction formed by laser CVD may be extremely high, and the connecting wire resistance is not stable. Further, it is necessary to form a contact hole for defect correction before the connection process, and there is a problem that the time required for forming the contact hole increases. In addition, when the insulating film is removed by laser irradiation and the contact hole is formed, the ground becomes rough, which causes a problem that the quality of the deposited film of laser CVD deteriorates. When the condition of the deposited film of laser CVD serving as the correction wiring is deteriorated, there is a risk of short-circuiting with the pixel electrode formed in the upper layer.

さらに、近年の画素の微細化に伴い、配線等も、より細い線幅が要求されている。このような線幅の細い配線を用いる場合、その抵抗値を下げる為には線幅と垂直方向の厚みをつけることが好ましい。しかしながら、配線の厚みを付けた場合、その配線の上に積層される膜にも配線の厚みに起因する大きな段差が生じる。この為、絶縁膜にコンタクトホールを開けてレーザＣＶＤにより結線プロセスを行う際に、レーザＣＶＤ法による成膜のカバレッジ力の低さから、大きな段差位置において成膜がうまくいかず、段差位置の結線配線に段切れが生じてしまい、うまく結線プロセスが行われない。
特許第３４７９８３８号公報 Furthermore, with the recent miniaturization of pixels, wiring and the like are also required to have a thinner line width. When using such a thin line width, it is preferable to increase the thickness in the direction perpendicular to the line width in order to reduce the resistance value. However, when the thickness of the wiring is added, a large step due to the thickness of the wiring also occurs in the film laminated on the wiring. For this reason, when a contact hole is opened in an insulating film and a connection process is performed by laser CVD, the film formation is not successful at a large step position due to the low coverage power of the film formation by the laser CVD method. A disconnection occurs in the wiring, and the connection process is not performed well.
Japanese Patent No. 3479838

本発明は、上述の点に鑑み、安定した配線欠陥の修正がなされ、信頼性向上を図ったＴＦＴ基板及びその製造方法を提供するものである。   In view of the above, the present invention provides a TFT substrate in which stable wiring defects are corrected and reliability is improved, and a manufacturing method thereof.

上記課題を解決し、本発明の目的を達成するため、本発明のＴＦＴ基板は、基板上に、互いに交差するゲート信号線及びデータ信号線と、他の配線と、ゲート信号線及びデータ信号線の交差部近傍に位置する薄膜トランジスタからなるスイッチング素子と、スイッチング素子に接続された画素電極とを有し、ゲート信号線、データ信号線、その他の配線及びスイッチング素子の上部絶縁膜が形成され、ゲート信号線及び／又はデータ信号線、あるいはゲート信号線、データ信号線及び／またはその他の配線上の絶縁膜に、予め規則的に配列形成された欠陥修正用のコンタクトホールのうち、ゲート信号線及び／又はデータ信号線、あるいはゲート信号線、データ信号線及び／またはその他の配線の断線箇所を挟んで存在する２つのコンタクトホール間にレーザＣＶＤ法による欠陥修正用の連結配線が形成されていることを特徴とする。   In order to solve the above-described problems and achieve the object of the present invention, a TFT substrate of the present invention includes a gate signal line and a data signal line that intersect with each other, another wiring, a gate signal line and a data signal line on the substrate. A switching element made of a thin film transistor located in the vicinity of the intersection of the pixel and a pixel electrode connected to the switching element, and a gate signal line, a data signal line, other wirings and an upper insulating film of the switching element are formed, and the gate Among the contact holes for defect correction regularly arranged in advance in the insulating film on the signal line and / or the data signal line or the gate signal line, the data signal line and / or other wiring, the gate signal line and Two contacts that exist across the disconnection point of the data signal line or gate signal line, data signal line and / or other wiring Wherein the connection wiring for defect correction by the laser CVD method is formed between Lumpur.

本発明のＴＦＴ基板では、予めエッチングにより形成される大きさ及び形状が安定した欠陥修正用のコンタクトホールを用いて連結配線が形成されるので、連結配線の低抵抗化が図られる。   In the TFT substrate of the present invention, the connecting wiring is formed using the contact hole for defect correction whose size and shape are formed in advance by etching, so that the resistance of the connecting wiring can be reduced.

また、本発明のＴＦＴ基板の製造方法は、基板上に、互いに交差するゲート信号線及びデータ信号線と、他の配線と、前記ゲート信号線及びデータ信号線の交差部近傍に位置する薄膜トランジスタからなるスイッチング素子を形成する工程と、ゲート信号線、データ信号線、その他の配線及びスイッチング素子の上部絶縁膜を形成する工程と、ゲート信号線及び／又はデータ信号線、あるいはゲート信号線、データ信号線及び／またはその他の配線上の絶縁膜に、規則的に配列された欠陥修正用のコンタクトホールを予め形成する工程と、ゲート信号線及び／又はデータ信号線、あるいはゲート信号線、データ信号線及び／またはその他の配線の断線箇所を挟んで存在する２つのコンタクトホール間にレーザＣＶＤ法により欠陥修正用の連結配線を形成する工程と、スイッチング素子に接続した画素電極を形成する工程とを有することを特徴とする。   The TFT substrate manufacturing method of the present invention includes a gate signal line and a data signal line intersecting each other on the substrate, another wiring, and a thin film transistor located in the vicinity of the intersection of the gate signal line and the data signal line. A step of forming a switching element, a step of forming a gate signal line, a data signal line, other wiring and an upper insulating film of the switching element, a gate signal line and / or a data signal line, or a gate signal line, a data signal A step of previously forming contact holes for repairing defects regularly arranged in an insulating film on the line and / or other wiring, and a gate signal line and / or a data signal line, or a gate signal line and a data signal line And / or connection for defect correction by laser CVD between two contact holes existing across the disconnection point of other wiring And having a step of forming a line, and forming a pixel electrode connected to the switching element.

本発明のＴＦＴ基板の製造方法では、欠陥修正用のコンタクトホールがエッチングにより形成されるので、コンタクトホールの大きさ及び形状が安定して形成される。また、欠陥修正用のコンタクトホールが予め形成されるので、配線の欠陥修正時に改めてコンタクトホールを形成する必要がない。   In the TFT substrate manufacturing method of the present invention, the contact hole for defect correction is formed by etching, so that the size and shape of the contact hole can be stably formed. Further, since the contact hole for defect correction is formed in advance, it is not necessary to form a contact hole again when correcting the defect of the wiring.

本発明のＴＦＴ基板によれば、大きさ及び形状が安定した欠陥修正用のコンタクトホールを用いて連結配線が形成されるので、低抵抗の連結配線が安定して形成され、ＴＦＴ基板の信頼性の向上が図られる。   According to the TFT substrate of the present invention, since the connection wiring is formed using the contact hole for defect correction having a stable size and shape, the low resistance connection wiring is stably formed, and the reliability of the TFT substrate is improved. Is improved.

本発明のＴＦＴ基板の製造方法によれば、欠陥修正に用いられるコンタクトホールの大きさ及び形状が安定して形成されるので、安定した欠陥修正がなされ、信頼性の向上したＴＦＴ基板を製造することができる。   According to the TFT substrate manufacturing method of the present invention, since the size and shape of the contact hole used for defect correction are stably formed, a stable defect correction is performed and a TFT substrate with improved reliability is manufactured. be able to.

本発明のＴＦＴ基板によれば、大きさ及び形状が安定した欠陥修正用のコンタクトホールを用いて連結配線が形成されるので、低抵抗の連結配線が安定して形成され、ＴＦＴ基板の信頼性の向上が図られる。   According to the TFT substrate of the present invention, since the connection wiring is formed using the contact hole for defect correction having a stable size and shape, the low resistance connection wiring is stably formed, and the reliability of the TFT substrate is improved. Is improved.

以下、図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１〜図６に本発明の係るＴＦＴ基板及びその製造方法の第１の実施形態を示す。
図１に、本発明の第１の実施形態におけるＴＦＴ基板の製造方法についての工程を表すフローを示す。本実施形態のＴＦＴ基板は、基板上にゲート信号線（以下、ゲート配線という）と、データ信号線（以下信号配線という）と、その他の配線と、ゲート配線及び信号配線の交差部近傍に設けられたスイッチング素子であるＴＦＴ（Thin Film Transistor）素子と、このＴＦＴ素子に接続された画素電極とを有する基板である。このＴＦＴ基板は液晶表示装置や、有機エレクトロルミネッセンス等の表示装置に用いられるものである。以下、図１に示す工程（Ｓ１〜Ｓ１１）及び図２〜図６を参照しながら第１の実施形態のＴＦＴ基板を製造方法と共に説明する。 1 to 6 show a TFT substrate and a manufacturing method thereof according to a first embodiment of the present invention.
FIG. 1 shows a flow showing steps of a manufacturing method of a TFT substrate in the first embodiment of the present invention. The TFT substrate of this embodiment is provided on the substrate in the vicinity of the intersection of the gate signal line (hereinafter referred to as gate wiring), the data signal line (hereinafter referred to as signal wiring), other wiring, and the gate wiring and signal wiring. This is a substrate having a TFT (Thin Film Transistor) element, which is a switching element, and a pixel electrode connected to the TFT element. This TFT substrate is used for a liquid crystal display device or a display device such as organic electroluminescence. Hereinafter, the TFT substrate of the first embodiment will be described together with the manufacturing method with reference to the steps (S1 to S11) shown in FIG. 1 and FIGS.

先ず、図２Ａ，Ｂに示すように、例えばガラス等からなる基板１上に、水平方向に延在するゲート配線２と、ゲート配線２から突出したゲート電極２ａを形成する（図１の工程Ｓ１）。図２Ｂには、図２Ａに示す概略平面図のＡ−Ａ断面構成を示す。このゲート配線２及びゲート電極２ａは、例えばＭｏ（モリブデン）を基板１上に成膜し、パターニングすることにより形成することができる。
次に、ゲート配線２及びゲート電極２ａを被覆するようにゲート絶縁膜３を形成する。（図１の工程Ｓ２）このゲート絶縁膜３は、例えばスパッタリングや化学気相成長法（ＣＶＤ法）を用いてＳｉＮｘ（窒化シリコン）、ＳｉＯｘ（酸化シリコン）を成膜することにより形成される。 First, as shown in FIGS. 2A and 2B, a gate wiring 2 extending in the horizontal direction and a gate electrode 2a protruding from the gate wiring 2 are formed on a substrate 1 made of glass or the like (step S1 in FIG. 1). ). FIG. 2B shows an AA cross-sectional configuration of the schematic plan view shown in FIG. 2A. The gate wiring 2 and the gate electrode 2a can be formed, for example, by depositing Mo (molybdenum) on the substrate 1 and patterning it.
Next, a gate insulating film 3 is formed so as to cover the gate wiring 2 and the gate electrode 2a. (Step S2 in FIG. 1) The gate insulating film 3 is formed by depositing SiNx (silicon nitride) or SiOx (silicon oxide) using, for example, sputtering or chemical vapor deposition (CVD).

続いて、図３Ａ，Ｂに示すように、ゲート電極２ａ上に、ゲート絶縁膜３を介して例えばプラズマＣＶＤ法により、アモルファスシリコン（α−Ｓｉ）膜７を形成する（図１の工程Ｓ３）。図３Ｂは、図３Ａに示す概略平面図のＡ−Ａ断面構成である。このα−Ｓｉ膜７は、ドライエッチングを用いて、ゲート電極２ａ上にアイランド状にパターニングされる。
そして、その後、信号配線４、信号配線４と一体のソース電極４ｓ、そしてドレイン電極４ｄが形成される(図１の工程Ｓ４)。信号配線４及びソース電極４ｓ、ドレイン電極４ｄは例えばＡｌからなり、信号配線４は、ゲート配線２と直交するような垂直方向に延在するようにパターニングされ、ソース電極４ｓ及びドレイン電極４ｄは、α−Ｓｉ膜７上のソース領域及びドレイン領域に接続されるようにパターニングされる。ゲート電極２ａ、ソース電極４ｓ、ドレイン電極４ｄ及びα−Ｓｉ膜７によりスイッチング素子１４、即ちＴＦＴ素子が構成される。 Subsequently, as shown in FIGS. 3A and 3B, an amorphous silicon (α-Si) film 7 is formed on the gate electrode 2a through the gate insulating film 3 by, for example, plasma CVD (step S3 in FIG. 1). . FIG. 3B is an AA cross-sectional configuration of the schematic plan view shown in FIG. 3A. The α-Si film 7 is patterned in an island shape on the gate electrode 2a using dry etching.
Thereafter, the signal wiring 4, the source electrode 4s integrated with the signal wiring 4, and the drain electrode 4d are formed (step S4 in FIG. 1). The signal wiring 4, the source electrode 4 s, and the drain electrode 4 d are made of, for example, Al. The signal wiring 4 is patterned to extend in a vertical direction orthogonal to the gate wiring 2, and the source electrode 4 s and the drain electrode 4 d are Patterning is performed so as to be connected to the source region and the drain region on the α-Si film 7. The gate electrode 2a, the source electrode 4s, the drain electrode 4d, and the α-Si film 7 constitute a switching element 14, that is, a TFT element.

なお、図示しないが、必要に応じてゲート配線、信号配線の形成と同時に、他の金属配線を図示する。例えば有機エレクトロルミネッセンスによる表示装置に用いられるＴＦＴ基板では、信号配線４に平行するように電源配線（いわゆるドライブ配線）が形成される。   Although not shown, other metal wirings are shown at the same time as the gate wiring and signal wiring are formed as necessary. For example, in a TFT substrate used in a display device using organic electroluminescence, power supply wiring (so-called drive wiring) is formed so as to be parallel to the signal wiring 4.

次に、図４Ａ，Ｂに示すように、信号配線絶縁膜５を形成する（図１の工程Ｓ５）。図４Ｂは、図４Ａに示す概略平面図のＡ−Ａ断面構成である。信号配線絶縁膜５は、例えばスパッタリングや化学気相成長法（ＣＶＤ法）を用いてＳｉＮｘ（窒化シリコン）、ＳｉＯｘ（酸化シリコン）を成膜することにより形成される。   Next, as shown in FIGS. 4A and 4B, a signal wiring insulating film 5 is formed (step S5 in FIG. 1). 4B is an AA cross-sectional configuration of the schematic plan view shown in FIG. 4A. The signal wiring insulating film 5 is formed by depositing SiNx (silicon nitride) or SiOx (silicon oxide) using, for example, sputtering or chemical vapor deposition (CVD).

そして、図５Ａ，Ｂに示すように、予め信号配線４の配線パターン上の信号配線絶縁膜５に、規則的に配列するように、即ち所定の位置に所定の間隔で、欠陥修正用のコンタクトホール８をウェットエッチングまたはドライエッチングにより形成する。このコンタクトホール８は本例では配線幅以下の幅で複数形成される(図１の工程Ｓ６)。図５Ｂは図５Ａに示す概略平面図の概略断面構成である。図５Ａでは、水平方向のゲート配線２と垂直方向の信号配線４を２本ずつ含む４画素分の範囲を示す。
本実施形態では、信号配線４の配線パターン上に形成されるコンタクトホール８は、各画素に対応してマスクを介して信号配線絶縁膜５をエッチングすることにより形成される。エッチングはドライエッチングまたはウェットエッチングが用いられる。ここで、信号配線４上の信号配線絶縁膜５をエッチングして形成される複数のコンタクトホール８の一部は、後述するレーザＣＶＤ法による配線の欠陥修正に用いられるものである。また、この信号配線絶縁膜５のエッチング工程（図１の工程Ｓ６）では、欠陥修正に用いられるコンタクトホール８に加えて、後の配線接続に必要な種々のコンタクトホール（図示せず）も形成される。本実施形態では、図５Ｂに示すＡ−Ａ断面構成に示すように、コンタクトホール８は信号配線４に至る深さにエッチングされる。 Then, as shown in FIGS. 5A and 5B, defect correction contacts are arranged in advance on the signal wiring insulating film 5 on the wiring pattern of the signal wiring 4 in advance, that is, at predetermined positions and at predetermined intervals. The hole 8 is formed by wet etching or dry etching. In this example, a plurality of contact holes 8 are formed with a width equal to or smaller than the wiring width (step S6 in FIG. 1). FIG. 5B is a schematic cross-sectional configuration of the schematic plan view shown in FIG. 5A. FIG. 5A shows a range of four pixels including two horizontal gate wirings 2 and two vertical signal wirings 4.
In this embodiment, the contact hole 8 formed on the wiring pattern of the signal wiring 4 is formed by etching the signal wiring insulating film 5 through a mask corresponding to each pixel. As the etching, dry etching or wet etching is used. Here, some of the plurality of contact holes 8 formed by etching the signal wiring insulating film 5 on the signal wiring 4 are used for wiring defect correction by a laser CVD method to be described later. Further, in the etching process of the signal wiring insulating film 5 (process S6 in FIG. 1), in addition to the contact holes 8 used for defect correction, various contact holes (not shown) necessary for subsequent wiring connection are also formed. Is done. In the present embodiment, the contact hole 8 is etched to a depth reaching the signal wiring 4 as shown in the AA cross-sectional configuration shown in FIG.

続いて、配線の欠陥修正を行う。先ず、ゲート配線２及び信号配線４の短絡や断線等の配線の欠陥箇所を検査する（図１の工程Ｓ７）。本実施形態では、図６Ａ，Ｂに示すように、ゲート配線２と信号配線４の交点において欠陥箇所９を有する例を用いて以下の工程を説明する。図６Ｂは、図６ＡにおけるＢ−Ｂ断面構成である。
先ず、図６Ａ，Ｂに示すように、欠陥箇所９を断線させる為に、レーザ照射によりザッピングを行う(図１の工程Ｓ８)。本実施形態では、ゲート配線２と信号配線４が例えば異物の混入などにより短絡した例であり、信号配線４上の短絡箇所９を挟んだ２つの箇所１０においてザッピングを行う。
次に、上述した複数のコンタクトホール８のうち、欠陥箇所９を挟むように位置し、さらにザッピングした箇所１０を挟むように位置するコンタクトホール８を、レーザＣＶＤ法により穴埋めし、互いに連結配線６により接続することにより断線した信号配線４を結線する（図１の工程Ｓ９）。
以下に、欠陥箇所１０のザッピング工程（図１の工程Ｓ８）と連結配線６の形成工程（図１の工程Ｓ９）について詳述する。 Subsequently, wiring defects are corrected. First, a defective portion of the wiring such as a short circuit or disconnection of the gate wiring 2 and the signal wiring 4 is inspected (step S7 in FIG. 1). In the present embodiment, as shown in FIGS. 6A and 6B, the following process will be described using an example in which a defective portion 9 is present at the intersection of the gate wiring 2 and the signal wiring 4. 6B is a cross-sectional configuration taken along line BB in FIG. 6A.
First, as shown in FIGS. 6A and 6B, zapping is performed by laser irradiation to disconnect the defective portion 9 (step S8 in FIG. 1). In the present embodiment, the gate wiring 2 and the signal wiring 4 are short-circuited due to, for example, contamination of foreign matter, and zapping is performed at two locations 10 across the short-circuiting location 9 on the signal wiring 4.
Next, among the plurality of contact holes 8 described above, the contact holes 8 located so as to sandwich the defect portion 9 and further sandwiching the zapped portion 10 are filled by a laser CVD method, and the connection wiring 6 is connected to each other. The signal wiring 4 that has been disconnected by the connection is connected (step S9 in FIG. 1).
Below, the zapping process of the defective part 10 (process S8 of FIG. 1) and the formation process of the connection wiring 6 (process S9 of FIG. 1) will be described in detail.

図７Ａに本実施形態のザッピング工程（Ｓ８）とコンタクトホールを結線し連結配線６を形成する工程（Ｓ９）に用いられるレーザリペア装置の概略断面構成を示す。
本実施形態のレーザリペア装置２１は、少なくとも、パルスレーザ光源２２と、ＣＷ（Continuous Wave；連続発振）レーザ光源２３と、共通のチャンバ内に設けられた局所排気装置２４及び支持台２５を有する。パルスレーザ光源２２、及びＣＷレーザ光源２３から発振されるレーザ光Ｌは、それぞれミラー２７及びレンズ２８を介し、光路を規定する透明孔４０内の透明窓３９を経て、局所排気装置２４内に導入され、支持台２５に支持されたＴＦＴ基板等のレーザ加工物２６上に照射される。 FIG. 7A shows a schematic cross-sectional configuration of the laser repair apparatus used in the zapping step (S8) of this embodiment and the step (S9) of connecting the contact holes and forming the connection wiring 6 (S9).
The laser repair device 21 of this embodiment includes at least a pulse laser light source 22, a CW (Continuous Wave) laser light source 23, a local exhaust device 24 and a support base 25 provided in a common chamber. The laser light L oscillated from the pulse laser light source 22 and the CW laser light source 23 is introduced into the local exhaust device 24 through the mirror 27 and the lens 28, respectively, through the transparent window 39 in the transparent hole 40 that defines the optical path. Then, the laser beam 26 is irradiated onto the laser workpiece 26 such as a TFT substrate supported by the support base 25.

また、局所排気装置２４には、圧縮した窒素を支持台２５に向けて噴射することによって局所排気装置２４を静圧浮上させる圧縮ガス供給手段２９と、支持台２５に向けて噴射された圧縮ガスをリング状の排気流路（吸引溝）３５から排気する排気手段３０と、レーザ光の主たる被照射部となる局所排気部３８にパージガスを供給するパージガス供給手段３１と、少なくとも第１工程において局所排気部３８におけるレーザＣＶＤの原料ガスとして雰囲気を構成する材料ガス供給手段３２とが設けられる。
圧縮ガス供給手段２９からの圧縮ガスは、供給路及び通気孔を構成するリング状の圧縮ガス供給路３４及びその開口部に配置された多孔質通気膜３３により、局所排気装置２４に対向する支持台２５に向けて出射され、所謂静圧浮上パッド構成による浮上がなされる。
また、パージガス供給手段３１及び材料ガス供給手段３２に対応して、それぞれ局所排気部３８につながるパージガス流路３６及び材料ガス３７が設けられる。 Further, the local exhaust device 24 includes compressed gas supply means 29 that causes the local exhaust device 24 to float by static pressure by injecting compressed nitrogen toward the support base 25, and compressed gas injected toward the support base 25. The exhaust means 30 for exhausting the gas from the ring-shaped exhaust flow path (suction groove) 35, the purge gas supply means 31 for supplying the purge gas to the local exhaust part 38 which is the main irradiated part of the laser beam, and at least locally in the first step A material gas supply means 32 constituting an atmosphere is provided as a source gas for laser CVD in the exhaust section 38.
The compressed gas from the compressed gas supply means 29 is supported by the ring-shaped compressed gas supply path 34 constituting the supply path and the vent hole and the porous gas permeable membrane 33 disposed in the opening thereof so as to face the local exhaust device 24. The light is emitted toward the table 25 and floated by a so-called static pressure floating pad configuration.
Further, corresponding to the purge gas supply means 31 and the material gas supply means 32, a purge gas flow path 36 and a material gas 37 connected to the local exhaust part 38 are provided.

図７Ｂに、局所排気装置２４のレーザ加工物２６に面する断面を示す。排気流路３５の端部を構成する吸引溝によって囲まれた領域内で、透明窓３９とレーザ加工物２６の配置部との間に局所排気部３８が形成される。この局所排気部３８は、局所排気装置２４内の透明窓３９から支持台２５上に載置されたレーザ加工物２６までの高さを有し、かつ吸引溝３５が形成する同心環に比して内側に、略円筒状空間として形成される。
局所排気部３８には主に、材料ガス供給手段３２による原料ガスのほか、パージガス供給手段３１によるパージガスが導入され、このパージガスを導入する圧力、速度、位置、角度等を選定することにより、透明窓３９の表面における付着物の発生を抑制することなどが可能となる。 FIG. 7B shows a cross section of the local exhaust device 24 facing the laser workpiece 26. A local exhaust part 38 is formed between the transparent window 39 and the arrangement part of the laser processed product 26 in a region surrounded by the suction groove constituting the end of the exhaust flow path 35. The local exhaust unit 38 has a height from the transparent window 39 in the local exhaust unit 24 to the laser processed product 26 placed on the support base 25 and is compared with a concentric ring formed by the suction groove 35. The inside is formed as a substantially cylindrical space.
In addition to the raw material gas supplied from the material gas supply means 32 and the purge gas supplied from the purge gas supply means 31, the local exhaust unit 38 is mainly transparent by selecting the pressure, speed, position, angle, etc. for introducing the purge gas. It is possible to suppress the occurrence of deposits on the surface of the window 39.

また、局所排気装置２４は、支持台２５上のレーザ加工物２６に対して相対的に変位可能とされ、材料ガス供給手段３２と、パージガス供給手段３１と、排気手段３０とによって、浮上剛性の向上が図られる。
なお、ここで浮上剛性とは、局所排気装置２４とレーザ加工物２６との間の吸着力であり、この浮上剛性が十分でない場合には、局所排気装置２４のレーザ加工物２６に対する高さ（ギャップ）の安定性が不十分となるとか、局所排気装置２４の機械的もしくは力学的な安定性が不十分になるなどの問題が生じることから、浮上剛性を十分に確保しておくことが望ましい。 Further, the local exhaust device 24 can be displaced relative to the laser workpiece 26 on the support base 25, and the material gas supply means 32, the purge gas supply means 31, and the exhaust means 30 have a floating rigidity. Improvement is achieved.
Here, the levitation rigidity is an adsorption force between the local exhaust device 24 and the laser workpiece 26. When the levitation rigidity is not sufficient, the height of the local exhaust device 24 relative to the laser workpiece 26 ( It is desirable to ensure sufficient floating rigidity since problems such as insufficient stability of the gap) and insufficient mechanical or mechanical stability of the local exhaust device 24 occur. .

先ず、予め欠陥修正用のコンタクトホール８が形成されたレーザ加工物２６となる図５の基板を支持台に載置し、局所排気装置２４の下に移動させる。本実施形態では、載置されたレーザ加工物２６の中央部に位置するゲート配線２と信号配線４の交差部にてこれらの配線を短絡させる欠陥が発生している例である。このため、信号配線４の欠陥箇所９の両端をレーザ照射により切り離し、その更に両端をレーザＣＶＤ法により結線する必要がある。   First, the substrate of FIG. 5 to be the laser processed product 26 in which the contact hole 8 for defect correction is formed in advance is placed on the support base and moved below the local exhaust device 24. The present embodiment is an example in which a defect that short-circuits these wirings occurs at the intersection of the gate wiring 2 and the signal wiring 4 located at the center of the placed laser workpiece 26. For this reason, it is necessary to cut off both ends of the defective portion 9 of the signal wiring 4 by laser irradiation and further connect both ends thereof by the laser CVD method.

欠陥箇所９を切断する為に、スリットサイズを信号配線４が切断できる所定のサイズに合わせ、そして、例えば波長３９０ｎｍ、パルス幅３ピコ秒のレーザ光Ｌの加工パワーを０．２Ｊ／ｃｍ２になるようにアッテネータを設定する。そして、パルスレーザ光源２２より、レーザ光Ｌを所定回数照射して欠陥が発生している信号配線４の両端部を切断する（図１の工程Ｓ４）。
このとき、圧縮ガス供給手段２９から例えば０．２Ｍｐａの圧縮窒素を圧縮ガス供給路３４に供給し、多孔質通気膜３３を経て噴射すると共に、排気手段３０からの排気を開始して、局所排気装置２４を十分安定して静圧浮上させる。これにより、移動してきたレーザ加工物２６と局所排気装置２４との衝突を回避することができる。 In order to cut the defect portion 9, the slit size is adjusted to a predetermined size that the signal wiring 4 can cut, and the processing power of the laser beam L having a wavelength of 390 nm and a pulse width of 3 picoseconds, for example, is 0.2 J / cm 2 . Set the attenuator so that Then, the laser beam L is irradiated a predetermined number of times from the pulse laser light source 22 to cut both ends of the signal wiring 4 in which a defect has occurred (step S4 in FIG. 1).
At this time, compressed nitrogen of 0.2 Mpa, for example, is supplied from the compressed gas supply means 29 to the compressed gas supply path 34 and injected through the porous gas-permeable membrane 33, and exhaust from the exhaust means 30 is started, and local exhaust is performed. Allow the device 24 to float sufficiently stably. Thereby, the collision with the laser processed material 26 and the local exhaust apparatus 24 which have moved can be avoided.

続いて、透明窓３９への金属等の付着などを防ぐ為に、パージガス供給手段３１からパージガス流路３６にアルゴンガス５０ｃｃｍを導入した後、排気流路３５を通して排気することにより、局所排気装置２４の基板表面からの高さを１０μｍとして浮上させる。次に、レーザＣＶＤ用の材料ガスである例えば気体状態のタングステンカルボニルをアルゴンガス５０ｃｃｍと共に材料ガス供給手段３２に導入する。そして、前工程（図１の工程Ｓ７）で切断した信号配線４同士を結線するため、予め形成されたコンタクトホール８ａと、コンタクトホール８ｂ間にＣＷレーザ光源２３からレーザ光を照射し、レーザＣＶＤ法により連結配線６を形成する（図１の工程Ｓ９）。このとき、透明窓３９を通してレーザ照射位置を観察しながら操作し、支持台２５上のレーザ加工物２６の所望のレーザ照射位置に移動させる。このようにして、コンタクトホール８ａ，８ｂ間は連結配線６となるタングステン金属膜により結線される。   Subsequently, in order to prevent adhesion of a metal or the like to the transparent window 39, the argon gas 50ccm is introduced from the purge gas supply means 31 to the purge gas flow path 36, and then exhausted through the exhaust flow path 35, whereby the local exhaust device 24. The height from the substrate surface is set to 10 μm. Next, for example, tungsten carbonyl in a gaseous state, which is a material gas for laser CVD, is introduced into the material gas supply means 32 together with an argon gas of 50 ccm. Then, in order to connect the signal wirings 4 cut in the previous step (step S7 in FIG. 1), laser light is emitted from the CW laser light source 23 between the contact hole 8a formed in advance and the contact hole 8b, and laser CVD is performed. The connection wiring 6 is formed by the method (step S9 in FIG. 1). At this time, operation is performed while observing the laser irradiation position through the transparent window 39, and the laser workpiece 26 on the support base 25 is moved to a desired laser irradiation position. In this way, the contact holes 8 a and 8 b are connected by the tungsten metal film that becomes the connection wiring 6.

以上のようにして、このレーザリペア装置２１では、パルスレーザ光源２２から加工用レーザ光を発生することにより、レーザ加工物２６のザッピング工程（図１の工程Ｓ８）がなされる。また、ＣＷレーザ光源２３より、ＣＶＤ用レーザ光を発生することにより、レーザ加工物２６に予め設けられたコンタクトホール８ａ，８ｂ間に連結配線６が形成され（図１の工程Ｓ９）、ザッピング工程（図１の工程Ｓ８）により断線された信号配線４が結線される。   As described above, in the laser repair apparatus 21, the laser beam for processing is generated from the pulse laser light source 22, thereby performing the zapping step (step S8 in FIG. 1) of the laser workpiece 26. Further, by generating CVD laser light from the CW laser light source 23, the connection wiring 6 is formed between the contact holes 8a and 8b provided in advance in the laser processed product 26 (step S9 in FIG. 1), and the zapping step. The signal wiring 4 that has been disconnected in (step S8 in FIG. 1) is connected.

本実施形態では、配線の欠陥修正が行われた後、図示しない平坦化膜形成が行われ（図１の工程Ｓ１０）、平坦化と共に、欠陥修正に用いられなかったコンタクトホール８が穴埋めされる。そして、図示しない画素電極が平坦化膜上に形成され（図１の工程Ｓ１１）、ＴＦＴ基板が完成される。このとき、絶縁膜５及び平坦化膜のコンタクトホールを通じて画素電極とスイッチング素子１４（ＴＦＴ素子）のドレイン電極４ｄが接続される。
上述したスイッチング素子１４を有するＴＦＴ基板は、例えば液晶表示装置や有機エレクトロルミネッセンス等の画像表示装置に用いられるものである。 In this embodiment, after the defect correction of the wiring is performed, a flattening film (not shown) is formed (step S10 in FIG. 1), and the contact hole 8 that was not used for the defect correction is filled together with the flattening. . Then, a pixel electrode (not shown) is formed on the planarizing film (step S11 in FIG. 1), and the TFT substrate is completed. At this time, the pixel electrode and the drain electrode 4d of the switching element 14 (TFT element) are connected through the contact hole of the insulating film 5 and the planarizing film.
The TFT substrate having the switching element 14 described above is used for an image display device such as a liquid crystal display device or organic electroluminescence.

本実施形態のＴＦＴ基板を、例えば液晶表示装置に適用した場合には、上述のようにして得られたＴＦＴ基板に対向して内面に共通電極（透明電極）を有する前面パネルを配置し、ＴＦＴ基板と前面パネル間に配向膜を介して液晶を封入して液表表示装置を製造することができる。また、本実施形態のＴＦＴ基板を、例えば有機エレクトロルミネッセンスによる表示装置に適用する場合には、上述のようにして得られたＴＦＴ基板の画素電極上に有機エレクトロルミネッセンスによる発光層を配置し、さらに内面に共通電極（透明電極）を有する前面パネルを配置して表示装置を製造することができる。   When the TFT substrate of this embodiment is applied to, for example, a liquid crystal display device, a front panel having a common electrode (transparent electrode) on the inner surface is disposed opposite to the TFT substrate obtained as described above, and the TFT A liquid surface display device can be manufactured by sealing liquid crystal between the substrate and the front panel via an alignment film. When the TFT substrate of this embodiment is applied to, for example, a display device using organic electroluminescence, a light emitting layer based on organic electroluminescence is disposed on the pixel electrode of the TFT substrate obtained as described above, and A display device can be manufactured by arranging a front panel having a common electrode (transparent electrode) on the inner surface.

本実施形態のＴＦＴ基板の製造方法によれば、絶縁膜のエッチング工程（図１の工程Ｓ６）において予めエッチングにより欠陥修正用のコンタクトホール８を形成されるので、下地に影響されず安定したコンタクトホールを形成することができる。このため、安定した抵抗を有する配線修正が可能となる。
また、絶縁膜のエッチングは、その他の配線接続の為のコンタクトホールを形成する際のエッチングと同じ工程でもあるため、従来の製造工程から工程数を増やすことなく、欠陥修正用のコンタクトホールを形成することができる。すなわち、その他の配線接続の為のコンタクトホール（図示せず）と同時に欠陥修正用のコンタクトホール８を形成することができるので、欠陥修正用のコンタクトホール形成に要する時間を短縮することができる。 According to the manufacturing method of the TFT substrate of this embodiment, since the contact hole 8 for defect correction is formed by etching in advance in the insulating film etching step (step S6 in FIG. 1), stable contact is not affected by the base. Holes can be formed. For this reason, it is possible to correct the wiring having a stable resistance.
In addition, the etching of the insulating film is the same process as that for forming contact holes for connecting other wirings, so contact holes for defect correction are formed without increasing the number of processes from the conventional manufacturing process. can do. That is, since the contact hole 8 for defect correction can be formed simultaneously with the contact hole (not shown) for connecting other wirings, the time required for forming the contact hole for defect correction can be shortened.

そして、このようにして得られた本実施形態のＴＦＴ基板は、大きさ及び形状が安定した欠陥修正用のコンタクトホール８を用いて形成した連結配線を有する構成であるので、低抵抗の連結配線が安定して形成され、ＴＦＴ基板の信頼性を向上することができる。   The TFT substrate according to the present embodiment thus obtained has a connection wiring formed using the defect repairing contact hole 8 having a stable size and shape, and therefore has a low resistance connection wiring. Can be formed stably, and the reliability of the TFT substrate can be improved.

図１３Ａ，Ｂに、比較例１に係るＴＦＴ基板の概略平面構成とその断面構成を示す。この比較例１に係るＴＦＴ基板６４は、図１で示す信号配線絶縁膜５のエッチング工程（図１の工程Ｓ６）において、予め欠陥修正用のコンタクトホールが形成されておらず、従来のように、レーザリペア装置にてコンタクトホールを形成する例である。図１３において、図５に対応する部分には同一符号を付し重複説明を省略する。比較例１においても、本実施形態で用いたレーザリペア装置２１を用いた。   13A and 13B show a schematic plane configuration and a cross-sectional configuration of a TFT substrate according to Comparative Example 1. FIG. In the TFT substrate 64 according to the comparative example 1, no contact hole for defect correction is formed in advance in the etching process (step S6 in FIG. 1) of the signal wiring insulating film 5 shown in FIG. This is an example in which contact holes are formed by a laser repair device. In FIG. 13, parts corresponding to those in FIG. Also in Comparative Example 1, the laser repair device 21 used in the present embodiment was used.

先ず、欠陥修正用のコンタクトホールが形成されていなレーザ加工物２６を支持台２５に載置し、局所排気装置２４の下に移動させる。そして、短絡箇所９を切断する為に、スリットサイズを信号配線４が切断できる所定のサイズに合わせ、波長３９０ｎｍ、パルス幅３ピコ秒のレーザ光の加工パワーを０．２Ｊ／ｃｍ２になるようにアッテネータを設定する。そして所定の条件で複数回、パルスレーザ光源２２より発生されるレーザパルスを照射し、欠陥が発生している信号配線４の両端部を切断した。 First, the laser processed product 26 on which no contact hole for defect correction is formed is placed on the support base 25 and moved below the local exhaust device 24. Then, in order to cut the short-circuit portion 9, the slit size is adjusted to a predetermined size that can be cut by the signal wiring 4, and the processing power of the laser light having a wavelength of 390 nm and a pulse width of 3 picoseconds is set to 0.2 J / cm 2. Set the attenuator to. Then, a laser pulse generated from the pulse laser light source 22 was irradiated a plurality of times under a predetermined condition, and both ends of the signal wiring 4 where the defect occurred were cut.

続いて、欠陥修正用のコンタクトホールを形成するため、パルス幅３ピコ秒のパルスレーザ光のパワーを０．５Ｊ／ｃｍ２になるようにアッテネータを設定する。そして、信号配線４の切断箇所１０の更に外側における配線パターン上の２箇所を、所定の条件で複数回、パルスレーザ光源２２より発生されるレーザパルスを照射して信号配線絶縁膜５を除去し、コンタクトホール１５ａ，１５ｂを形成した。 Subsequently, in order to form a contact hole for defect correction, an attenuator is set so that the power of pulse laser light having a pulse width of 3 picoseconds is 0.5 J / cm 2 . Then, the signal wiring insulating film 5 is removed by irradiating a laser pulse generated from the pulsed laser light source 22 a plurality of times on a wiring pattern on the outer side of the cut portion 10 of the signal wiring 4 a plurality of times under a predetermined condition. Contact holes 15a and 15b were formed.

そして、レーザ照射により形成されたコンタクトホール１５ａ、１５ｂ間にＣＷレーザ光源２３よりレーザを照射して、レーザＣＶＤ法により結線を行った。このように、比較例１においては、レーザリペア装置２１において、欠陥箇所９の切断、コンタクトホール１５ａ，１５ｂの形成、コンタクトホール間の結線が行われた。   Then, a laser was irradiated from the CW laser light source 23 between the contact holes 15a and 15b formed by laser irradiation, and a connection was made by a laser CVD method. Thus, in the comparative example 1, in the laser repair apparatus 21, the defect location 9 was cut, the contact holes 15a and 15b were formed, and the connection between the contact holes was performed.

比較例１においては、レーザ照射により欠陥修正用のコンタクトホール１５ａ，１５ｂを形成する際の、レーザエネルギ及び下地のバラつき等により、コンタクトホール１５ａ，１５ｂの大きさが本実施形態と比較して小さくなった。そのため、レーザＣＶＤ法によって形成されたコンタクトホール間の連結配線６は、その配線抵抗が大きくなり、バラつきが大きくなる結果となった。また、レーザリペア装置２１で欠陥修正に必要なコンタクトホール１５ａ、１５ｂを形成しなければならず、コンタクトホール形成に要する時間が増加した。   In Comparative Example 1, the size of the contact holes 15a and 15b is smaller than that of the present embodiment due to the laser energy and the variation of the base when the defect correction contact holes 15a and 15b are formed by laser irradiation. became. Therefore, the connection wiring 6 between the contact holes formed by the laser CVD method has a large wiring resistance, resulting in a large variation. Further, the contact holes 15a and 15b necessary for defect correction must be formed by the laser repair device 21, and the time required for forming the contact holes is increased.

また、レーザＣＶＤ法などで膜を堆積させて断線された配線を結線させる場合、その表面租度は下地の影響を受け易い。このため、比較例１で示したような、従来の方法でレーザ照射により信号配線絶縁膜５を除去してコンタクトホール１５ａ、１５ｂを形成した場合では下地が荒れ、レーザＣＶＤ法による連結配線６となる堆積膜の租度が悪化し、この連結配線６が上層に形成される図示しない平坦化膜を突き破る可能性がある。そうすると、平坦化膜の更に上層に形成されるＩＴＯ（鈴ドープ酸化インジウム）等からなる図示しない画素電極と短絡する危険性が出てくる。
本実施形態によれば、信号配線絶縁膜５のエッチング工程（図１の工程Ｓ６）において、予め欠陥修正用のコンタクトホールを形成することにより、表面の平滑性も良好に保つことができ、レーザＣＶＤ法による結線も安定して成膜することができる。 In addition, when a disconnected wiring is formed by depositing a film by a laser CVD method or the like, the surface condition is easily affected by the base. For this reason, when the contact holes 15a and 15b are formed by removing the signal wiring insulating film 5 by laser irradiation by the conventional method as shown in the comparative example 1, the ground becomes rough, and the connection wiring 6 by the laser CVD method is used. There is a possibility that the degree of the deposited film deteriorates and this connecting wiring 6 breaks through a flattening film (not shown) formed in the upper layer. Then, there is a risk of short-circuiting with a pixel electrode (not shown) made of ITO (bell-doped indium oxide) or the like formed in an upper layer of the planarizing film.
According to the present embodiment, the surface smoothness can be kept good by forming the contact hole for defect correction in advance in the etching step of the signal wiring insulating film 5 (step S6 in FIG. 1). The connection by the CVD method can also be stably formed.

ところで、画素の微細化に伴い、配線幅も微細化し、そのため従来よりも厚い配線膜が要求される。この場合、配線が形成された箇所と形成されてない箇所で大きな段差が生じる。配線幅以下に形成したコンタクトホールを用いて、欠陥修正のためにレーザＣＶＤ法により連結配線を形成した場合、レーザＣＶＤ法のカバレッジの悪さより、段差部分で断切れが生じ、うまく結線されないという問題が起こりうる。また、コンタクトホールの側壁の傾斜がきつい場合、レーザＣＶＤ法により成膜される連結配線において、断線が発生しやすくなり、抵抗上昇の原因となる。   By the way, with the miniaturization of pixels, the wiring width is also miniaturized. Therefore, a wiring film thicker than the conventional one is required. In this case, a large step is generated between a place where the wiring is formed and a place where the wiring is not formed. When connecting wires are formed by laser CVD to correct defects using contact holes formed below the width of the wiring, there is a problem that disconnection occurs at the stepped part due to poor coverage of the laser CVD method and connection is not successful Can happen. Further, when the inclination of the side wall of the contact hole is tight, disconnection is likely to occur in the connection wiring formed by the laser CVD method, which causes an increase in resistance.

本実施形態では、欠陥修正用のコンタクトホール８を配線幅以下で形成する例を示したが、図８Ａに示すように、コンタクトホール８を信号配線４の線幅より一部外れるように形成してもよい。また、このとき、図８Ｂに示す図８ＡにおけるＣ−Ｃ断面構成のように、コンタクトホール８をテーパー形状に形成し、そのテーパー角θを８５度以下に形成するのが好ましい。   In the present embodiment, an example in which the contact hole 8 for defect correction is formed to be equal to or smaller than the wiring width has been shown. However, as shown in FIG. May be. At this time, it is preferable to form the contact hole 8 in a tapered shape and to have the taper angle θ of 85 degrees or less, as in the CC cross-sectional configuration in FIG. 8A shown in FIG. 8B.

図８に示すように、コンタクトホール８を信号配線４より一部外れるように形成することにより、一番大きな段差部分となる箇所がエッチング除去されるので、レーザＣＶＤ法による連結配線形成工程（図１の工程Ｓ９）においてレーザＣＶＤ法で成膜された連結配線６が断切れすることがない。また、コンタクトホール８のテーパー角θを８５度以下にすることにより、連結配線６を精度良く成膜することができる。
図８Ｂの実線図示では、コンタクトホール８が信号配線４の線幅より一部外れるように形成した例であるが、図８Ｂで鎖線図示するようにコンタクトホール８を信号配線４の線幅よりも大きく形成して連結配線６を形成するようにしてもよい。 As shown in FIG. 8, the contact hole 8 is formed so as to be partially removed from the signal wiring 4, so that the portion that becomes the largest stepped portion is removed by etching. In the first step S9), the connection wiring 6 formed by the laser CVD method is not cut off. Further, by setting the taper angle θ of the contact hole 8 to 85 degrees or less, the connecting wiring 6 can be formed with high accuracy.
8B shows an example in which the contact hole 8 is formed so as to be partly deviated from the line width of the signal wiring 4, but the contact hole 8 is made larger than the line width of the signal wiring 4 as shown by a chain line in FIG. 8B. The connecting wiring 6 may be formed by forming it larger.

なお、前述の図５で示すように、コンタクトホール８を信号配線４の線幅以下で形成した場合にも、コンタクトホール８を８５度以下のテーパー角θを有するテーパー形状とすることができる。この場合も連結配線６の段切れを防ぐことができ、配線抵抗の低抵抗化が図られる。   As shown in FIG. 5 described above, even when the contact hole 8 is formed with the line width of the signal wiring 4 or less, the contact hole 8 can be tapered with a taper angle θ of 85 degrees or less. Also in this case, disconnection of the connection wiring 6 can be prevented, and the wiring resistance can be reduced.

次に、図９Ａ，Ｂに、本発明に係るＴＦＴ基板及びその製造方法の第２の実施形態を示す。
本実施形態においては、１画素内に複数個の欠陥修正用のコンタクトホール８を形成する例であり、図９Ａでは、例えば、１画素１３内に２個のコンタクトホール８を形成した例を示す。図９において、図５と同一部分には同一符号を付し、重複説明を省略する。また、図９Ａ，Ｂは、図１における信号配線絶縁膜５のエッチング工程（図１の工程Ｓ６）により、欠陥修正用のコンタクトホール８が形成されたときの平面構成及びＢ−Ｂ断面構成である。本実施形態は、１画素１３内に２個のコンタクトホール８を形成する以外は、図1で説明したと同様の工程フローＳ１〜Ｓ１１に沿ってＴＦＴ基板を製造する。 Next, FIGS. 9A and 9B show a second embodiment of a TFT substrate and a manufacturing method thereof according to the present invention.
The present embodiment is an example in which a plurality of contact holes 8 for defect correction are formed in one pixel. FIG. 9A shows an example in which two contact holes 8 are formed in one pixel 13, for example. . In FIG. 9, the same parts as those in FIG. 9A and 9B show a planar configuration and a BB cross-sectional configuration when the contact hole 8 for defect correction is formed by the etching process of the signal wiring insulating film 5 in FIG. 1 (process S6 of FIG. 1). is there. In the present embodiment, a TFT substrate is manufactured along the same process flow S1 to S11 as described with reference to FIG. 1 except that two contact holes 8 are formed in one pixel 13.

本実施形態によれば、１画素１３内に２個の欠陥修正用のコンタクトホール８が規則的に一定間隔で予め形成されている。このため、欠陥箇所の配線をザッピングした後に、ザッピングされた箇所に最も近接するコンタクトホール８を保護配線用に用いることにより、レーザＣＶＤ法で形成される保護配線の長さを短くすることができ、保護配線の低抵抗化を図ることができる。また、欠陥修正用のコンタクトホール８が予めエッチングにより形成されているため、配線の欠陥修正時に改めてコンタクトホールを形成する必要がなく、ＴＦＴ基板の製造に要する時間の短縮にも効果的である。
本実施形態においても、連結配線が形成された後、図示しない平坦化膜及び画素電極を形成することにより、ＴＦＴ基板が完成する。そして、平坦化膜の形成により、欠陥修正に用いられなかったコンタクトホール８は穴埋めされる。本実施形態のＴＦＴ基板も、液晶画像表示や有機エレクトロルミネッセンス等の画像表示装置等に用いられる。 According to the present embodiment, two defect correction contact holes 8 are regularly formed at regular intervals in one pixel 13. For this reason, the length of the protective wiring formed by the laser CVD method can be shortened by using the contact hole 8 closest to the zapped portion for the protective wiring after the defective portion of the wiring is zapped. The resistance of the protective wiring can be reduced. Further, since the contact hole 8 for defect correction is formed in advance by etching, it is not necessary to form a contact hole again when correcting the defect of the wiring, and it is effective for shortening the time required for manufacturing the TFT substrate.
Also in this embodiment, after the connection wiring is formed, a flattening film and a pixel electrode (not shown) are formed to complete the TFT substrate. The contact hole 8 that has not been used for defect correction is filled by the formation of the planarizing film. The TFT substrate of the present embodiment is also used for image display devices such as liquid crystal image display and organic electroluminescence.

本実施形態においても、第１の実施形態と同様に、コンタクトホール８を信号配線４の線幅より一部外れるように、または、信号配線４の線幅よりも幅広に形成しても良い。また、コンタクトホール８を８５度以下のテーパー角を有するテーパー形状としてもよい。このような構成とすることにより、レーザＣＶＤ法による連結配線の成膜において、段差の大きなところでの段切れを防ぐことができ、配線抵抗の低抵抗化が図られる。   Also in this embodiment, the contact hole 8 may be formed so as to be partly out of the line width of the signal wiring 4 or wider than the line width of the signal wiring 4 as in the first embodiment. The contact hole 8 may have a tapered shape having a taper angle of 85 degrees or less. With such a configuration, in the formation of the connection wiring by the laser CVD method, it is possible to prevent disconnection at a large step and to reduce the wiring resistance.

次に、図１０Ａ，Ｂに、本発明に係るＴＦＴ基板及びその製造方法の第３の実施形態を示す。
本実施形態においては、ゲート配線２の配線パターン上の信号配線絶縁膜５をエッチングし、欠陥修正用のコンタクトホール８を形成する例である。図１０Ａ，Ｂにおいて、図５Ａ，Ｂに対応する部分には同一符号を付し、重複説明を省略する。また、図１０Ａ，Ｂは、図１に示す信号配線絶縁膜５のエッチング工程（図１の工程Ｓ６）により、欠陥修正用のコンタクトホール８が形成されたときの平面構成及びＤ−Ｄ断面構成である。
本実施形態は、ゲート配線２上にコンタクトホール８を形成する以外は図１と同様の工程フローＳ１〜Ｓ１１に沿ってＴＦＴ基板を製造する。 Next, FIGS. 10A and 10B show a third embodiment of a TFT substrate and a manufacturing method thereof according to the present invention.
In the present embodiment, the signal wiring insulating film 5 on the wiring pattern of the gate wiring 2 is etched to form a contact hole 8 for defect correction. 10A and 10B, parts corresponding to those in FIGS. 5A and 5B are denoted by the same reference numerals, and redundant description is omitted. 10A and 10B are a plan configuration and a DD cross-sectional configuration when the contact hole 8 for defect correction is formed by the etching process (process S6 of FIG. 1) of the signal wiring insulating film 5 shown in FIG. It is.
In the present embodiment, a TFT substrate is manufactured along the same process flow S1 to S11 as in FIG. 1 except that the contact hole 8 is formed on the gate wiring 2.

本実施形態における欠陥修正用のコンタクトホール８の形成においては、ゲート配線２に至る深さまでエッチングされる。
また、本実施形態においては、ゲート絶縁膜３を形成した後に、ゲート絶縁膜３をエッチングし、コンタクトホール８を形成してもよい。この場合、信号配線絶縁膜５を成膜後、マスクあわせを行い、再度エッチングしてコンタクトホール８を形成する。
また、信号配線絶縁膜５を成膜後、ウェットエッチングによりコンタクトホール８をエッチングする場合は、ゲート絶縁膜３と信号配線絶縁膜５の材料を統一しておくことが必要である。 In the formation of the contact hole 8 for defect correction in the present embodiment, etching is performed to a depth reaching the gate wiring 2.
In this embodiment, the contact hole 8 may be formed by etching the gate insulating film 3 after forming the gate insulating film 3. In this case, after the signal wiring insulating film 5 is formed, the mask is aligned and etched again to form the contact hole 8.
Further, when the contact hole 8 is etched by wet etching after the signal wiring insulating film 5 is formed, it is necessary to unify the materials of the gate insulating film 3 and the signal wiring insulating film 5.

本実施形態においても、ゲート配線２の配線パターン上の絶縁膜５，３を予めエッチングして欠陥修正用のコンタクトホール８形成する。このとき形成されるコンタクトホールも、規則的に所定の間隔で形成される。そして、本実施形態においても、第１の実施形態と同様に、レーザＣＶＤ法により欠陥修正のための結線を行う。
本実施形態によれば、ゲート配線２上にコンタクトホール８を形成することで、ゲート配線２の配線パターンが断線したときに、安定に欠陥修正用の連結配線をレーザＣＶＤにより形成することができる。 Also in this embodiment, the insulating films 5 and 3 on the wiring pattern of the gate wiring 2 are etched in advance to form a contact hole 8 for defect correction. The contact holes formed at this time are also regularly formed at a predetermined interval. Also in the present embodiment, as in the first embodiment, connection for defect correction is performed by the laser CVD method.
According to the present embodiment, by forming the contact hole 8 on the gate wiring 2, when the wiring pattern of the gate wiring 2 is disconnected, the connection wiring for defect correction can be stably formed by laser CVD. .

また、本実施形態においても、連結配線が形成された後、図示しない平坦化膜及び画素電極を形成することにより、ＴＦＴ基板が完成する。そして、平坦化膜の形成により、欠陥修正に用いられなかったコンタクトホール８は穴埋めされる。本実施形態のＴＦＴ基板も、液晶画像表示や有機エレクトロルミネッセンス等の画像表示装置等に用いられる。   Also in the present embodiment, after the connection wiring is formed, a flattening film and a pixel electrode (not shown) are formed to complete the TFT substrate. The contact hole 8 that has not been used for defect correction is filled by the formation of the planarizing film. The TFT substrate of the present embodiment is also used for image display devices such as liquid crystal image display and organic electroluminescence.

そして、本実施形態では、コンタクトホール８をゲート配線４の線幅より一部外れるように、または、ゲート配線４の線幅よりも幅広に形成しても良い。また、コンタクトホール８を８５度以下のテーパー角θを有するテーパー形状としてもよい。このような構成とすることにより、レーザＣＶＤ法による連結配線の成膜において、段差の大きなところでの段切れを防ぐことができ、配線抵抗の低抵抗化が図られる。   In this embodiment, the contact hole 8 may be formed so as to be partly out of the line width of the gate line 4 or wider than the line width of the gate line 4. Further, the contact hole 8 may have a tapered shape having a taper angle θ of 85 degrees or less. With such a configuration, in the formation of the connection wiring by the laser CVD method, it is possible to prevent disconnection at a large step and to reduce the wiring resistance.

次に、図１１及び図１２に本発明に係るＴＦＴ基板及びその製造方法の第４の実施形態を示す。図１１は本発明の第４の実施形態に製造方法を表すフローを示す。また、図１２Ａ，Ｂは工程途中の基板の要部の平面構成とその断面構成を示す。本実施形態は、信号配線の上に絶縁膜を介して更にもう一層、信号配線が形成される例である。図１１、図１２において、図１、図５と同一工程、及び同一部分については同一符号を付し、重複説明を省略する。   Next, FIGS. 11 and 12 show a TFT substrate and a manufacturing method thereof according to a fourth embodiment of the present invention. FIG. 11 shows a flow representing a manufacturing method according to the fourth embodiment of the present invention. 12A and 12B show a plan configuration and a cross-sectional configuration of the main part of the substrate during the process. The present embodiment is an example in which a signal wiring is formed on the signal wiring through an insulating film. 11 and 12, the same steps and the same parts as those in FIGS. 1 and 5 are denoted by the same reference numerals, and redundant description is omitted.

本実施形態では、第１の実施形態と同様に工程Ｓ１〜Ｓ５を経て信号配線絶縁膜５を形成した後、信号配線（以下第１信号配線という）４の配線パターン上に、第１信号配線４よりも幅広にパターニングされた第２信号配線１１を形成する（図１１の工程Ｓ５０及び図１２）。ここで、図示しないが、第１信号配線４と第２信号配線１１とは、信号配線絶縁膜５に形成したコンタクトホールを介して互いに電気的に接続する。   In the present embodiment, after forming the signal wiring insulating film 5 through steps S1 to S5 as in the first embodiment, the first signal wiring is formed on the wiring pattern of the signal wiring (hereinafter referred to as the first signal wiring) 4. A second signal wiring 11 patterned wider than 4 is formed (step S50 in FIG. 11 and FIG. 12). Here, although not shown, the first signal wiring 4 and the second signal wiring 11 are electrically connected to each other through a contact hole formed in the signal wiring insulating film 5.

続いて、第２信号配線絶縁膜１２を、例えばスパッタリングや化学気相成長法（ＣＶＤ法）を用いてＳｉＮｘ（窒化シリコン）、ＳｉＯｘ（酸化シリコン）を成膜することにより形成する（図１１の工程Ｓ５２及び図１２）。このように、本実施形態では、下層に形成された第１信号配線４よりも幅広の第２信号配線１１を形成することにより、信号配線の配線抵抗の低抵抗化や、画素パターンの密度が緩和される。本実施形態では、信号配線４が第１信号配線４と第２信号配線１１の２層形構造の構成としたが、ゲート配線２を２層構造の構成としてもよい。   Subsequently, the second signal wiring insulating film 12 is formed by depositing SiNx (silicon nitride) or SiOx (silicon oxide) using, for example, sputtering or chemical vapor deposition (CVD) (FIG. 11). Step S52 and FIG. 12). As described above, in the present embodiment, by forming the second signal wiring 11 wider than the first signal wiring 4 formed in the lower layer, the resistance of the signal wiring is reduced and the density of the pixel pattern is reduced. Alleviated. In the present embodiment, the signal wiring 4 has a two-layer structure of the first signal wiring 4 and the second signal wiring 11, but the gate wiring 2 may have a two-layer structure.

そして、本実施形態のように第２信号配線１１が形成される例においては、第２信号配線１１の配線パターン上に形成された第２信号配線絶縁膜１２の所定の位置を、マスクを介してエッチングすることにより、欠陥修正用のコンタクトホール８を形成することができる（図１２参照）。本実施形態では、１画素あたり、２つのコンタクトホール８を形成する例を示す。本実施形態においても、第１の実施形態と同様にして配線の欠陥箇所検査（図１１の工程Ｓ７）、欠陥箇所のザッピング（図１１の工程Ｓ８）、コンタクトホール８を用いた連結配線の形成（図１１の工程Ｓ９）により欠陥箇所の修正がなされたあと、平坦化膜形成（図１１の工程Ｓ１０）及び画素電極形成（図１１の工程Ｓ１１）がなされ、ＴＦＴ基板が完成する。このときのザッピングは、第２信号配線絶縁膜１２、第２信号配線１１、信号配線絶縁膜５及び第１信号配線４に連続してなされる。   In the example in which the second signal wiring 11 is formed as in the present embodiment, a predetermined position of the second signal wiring insulating film 12 formed on the wiring pattern of the second signal wiring 11 is interposed through a mask. The contact hole 8 for defect correction can be formed by etching in this way (see FIG. 12). In this embodiment, an example in which two contact holes 8 are formed per pixel is shown. Also in the present embodiment, in the same manner as in the first embodiment, inspection of a defective portion of a wiring (step S7 in FIG. 11), zapping of the defective portion (step S8 in FIG. 11), and formation of a connection wiring using the contact hole 8 After the defect location is corrected by (step S9 in FIG. 11), planarization film formation (step S10 in FIG. 11) and pixel electrode formation (step S11 in FIG. 11) are performed, and the TFT substrate is completed. The zapping at this time is continuously performed on the second signal wiring insulating film 12, the second signal wiring 11, the signal wiring insulating film 5, and the first signal wiring 4.

また、欠陥修正に用いられなかったコンタクトホール８は平坦化膜により穴埋めされる。本実施形態におけるＴＦＴ基板も第１の実施形態と同様に、液晶表示装置や有機エレクトロルミネッセンス等の画像表示装置に用いられる。   Further, the contact hole 8 not used for defect correction is filled with a planarizing film. The TFT substrate in the present embodiment is also used in an image display device such as a liquid crystal display device or organic electroluminescence, as in the first embodiment.

本実施形態では、連結配線による結線（図１１の工程Ｓ９）に用いられる欠陥修正用のコンタクトホール８は、第２信号配線絶縁膜１２のエッチング工程（図１１の工程Ｓ５２）により形成され、第２信号配線１１の配線パターン上に形成される。第２信号配線１１は、下層の第１信号配線４よりも幅広に形成されているので、欠陥修正用のコンタクトホール８もより大きな形状に、安定して形成することができる。これにより、安定して低抵抗の連結配線（図示せず）が形成され、歩留まりの向上が図られる。   In the present embodiment, the contact hole 8 for defect correction used for connection by connection wiring (step S9 in FIG. 11) is formed by the etching process (step S52 in FIG. 11) of the second signal wiring insulating film 12, It is formed on the wiring pattern of the two-signal wiring 11. Since the second signal wiring 11 is formed wider than the first signal wiring 4 in the lower layer, the contact hole 8 for defect correction can be stably formed in a larger shape. As a result, a connection wire (not shown) having a low resistance is stably formed, and the yield is improved.

また、本実施形態においても、欠陥修正用のコンタクトホール８は、大きな段差となる部分がエッチングされるように、例えば第２信号配線１１の配線パターンから一部外れるように形成してもよいし、第２信号配線１１の配線パターンよりも幅広に形成してもよい。また、コンタクトホール８の形状がテーパー形状となり、テーパー角が８５度以下となるように形成してもよい。このようにすることで、レーザＣＶＤ法により保護配線を形成する際に、大きな段差や、直角形状部分により段切れすることを防ぎ、より安定した低抵抗の連結配線を形成することができる。   Also in the present embodiment, the contact hole 8 for defect correction may be formed so as to be partly removed from the wiring pattern of the second signal wiring 11, for example, so that a portion having a large step is etched. The second signal wiring 11 may be formed wider than the wiring pattern. Further, the contact hole 8 may be tapered so that the taper angle is 85 degrees or less. By doing so, when forming the protective wiring by the laser CVD method, it is possible to prevent a large step or a right-angled portion from being cut off, and to form a more stable low resistance connection wiring.

上述の各実施形態においては、図面で示した欠陥修正用のコンタクトホール以外に、いわゆるゲート配線及び／または信号線、あるいはゲート配線、信号線及び／又はその他の金属配線上の絶縁膜に、予め規則的に配列した欠陥修正用のコンタクトホール８を形成することができる。そして、この欠陥修正用のコンタクトホールのうち、ゲート配線及び／または信号線、あるいはゲート配線、信号線及び／またはたの金属配線の断線箇所を挟んで存在する２つのコンタクトホール間にレーザＣＶＤ法による欠陥修正用の連結配線を形成することができる。   In each of the above-described embodiments, in addition to the contact holes for defect correction shown in the drawings, a so-called gate wiring and / or signal line or an insulating film on the gate wiring, signal line and / or other metal wiring is previously formed. Regularly arranged contact holes 8 for defect correction can be formed. Of these contact holes for correcting defects, a laser CVD method is used between two contact holes that are present across the disconnection portion of the gate wiring and / or signal line or the gate wiring, signal line and / or metal wiring. The connection wiring for defect correction can be formed.

以上のように、本発明によれば、ＴＦＴ基板及びその製造方法において、予めエッチングにより規則的に一定間隔を保ってコンタクトホールが形成されるので、コンタクトホールの形状及び大きさが安定に形成される。従って、この予め形成されたコンタクトホールを用いてレーザＣＶＤにより形成される欠陥修正用の連結配線は配線抵抗が安定に形成され、歩留まり良く、信頼性の高いＴＦＴ基板を形成することができる。また、コンタクトホールの形成時に下地の租度が悪化することがないので、精度良くレーザＣＶＤによる連結配線を形成することができる。
さらに、本発明によれば、欠陥修正用のコンタクトホールをテーパー形状とし、配線パターンから一部外れた位置に、もしくは、配線パターンよりも幅広に形成することにより、ＴＦＴ基板表面の大きな段差や、急な傾斜を低減することができる。このため、レーザＣＶＤにより連結配線を形成する際に、段切れを防ぐことができる。 As described above, according to the present invention, in the TFT substrate and the manufacturing method thereof, contact holes are formed at regular intervals by etching in advance, so that the shape and size of the contact holes can be stably formed. The Therefore, the connecting wiring for defect correction formed by laser CVD using this pre-formed contact hole has a stable wiring resistance, and a high yield and high reliability TFT substrate can be formed. In addition, since the ground condition is not deteriorated when the contact hole is formed, the connection wiring by laser CVD can be formed with high accuracy.
Furthermore, according to the present invention, the contact hole for defect correction is formed into a tapered shape and formed at a position partially deviated from the wiring pattern or wider than the wiring pattern. A steep slope can be reduced. For this reason, disconnection can be prevented when connecting wiring is formed by laser CVD.

本発明の第１の実施形態に係るＴＦＴ基板の製造方法の工程を示すフローである。It is a flow which shows the process of the manufacturing method of the TFT substrate which concerns on the 1st Embodiment of this invention. Ａ，Ｂ本発明の第１の実施形態に係るＴＦＴ基板の製造工程（その１）を示す概略平面構成図及びそのＡ−Ａ断面構成図である。FIGS. 3A and 3B are a schematic plan view showing a manufacturing process (part 1) of the TFT substrate according to the first embodiment of the present invention and an AA cross-sectional view thereof. Ａ，Ｂ本発明の第１の実施形態に係るＴＦＴ基板の製造工程（その２）を示す概略平面構成図及びそのＡ−Ａ断面構成図である。FIGS. 4A and 4B are a schematic plan configuration diagram and a cross-sectional configuration diagram taken along the line A-A showing a manufacturing process (No. 2) of the TFT substrate according to the first embodiment of the present invention. FIGS. Ａ，Ｂ本発明の第１の実施形態に係るＴＦＴ基板の製造工程（その３）を示す概略平面構成図及びそのＡ−Ａ断面構成図である。FIGS. 4A and 4B are a schematic plan view showing a manufacturing process (part 3) of the TFT substrate according to the first embodiment of the present invention and a cross-sectional view taken along the line AA. FIGS. Ａ，Ｂ本発明の第１の実施形態に係るＴＦＴ基板の製造工程（その４）を示す概略平面構成図及びそのＢ−Ｂ断面構成図である。FIGS. 4A and 4B are a schematic plan configuration diagram and a BB cross-sectional configuration diagram illustrating a manufacturing process (part 4) of the TFT substrate according to the first embodiment of the present invention. FIGS. Ａ，Ｂ本発明の第１の実施形態に係るＴＦＴ基板の製造工程（その５）を示す概略平面構成図及びそのＢ−Ｂ断面構成図である。FIGS. 4A and 4B are a schematic plan configuration diagram and a BB cross-sectional configuration diagram illustrating a manufacturing process (No. 5) of the TFT substrate according to the first embodiment of the present invention. FIGS. 本発明の第１の実施形態におけるＴＦＴ基板の製造に用いられるレーザリペア装置及びその平面図である。It is the laser repair apparatus used for manufacture of the TFT substrate in the 1st Embodiment of this invention, and its top view. Ａ，Ｂ本発明の第１の実施形態に係るＴＦＴ基板の一例を示す工程途中の概略平面構成及びＣ−Ｃ断面構成図である。FIGS. 3A and 3B are a schematic plan configuration and a CC cross-sectional configuration diagram in the middle of a process showing an example of a TFT substrate according to the first embodiment of the present invention. FIGS. Ａ，Ｂ本発明の第２の実施形態に係るＴＦＴ基板の工程途中の概略平面構成図及びそのＢ−Ｂ断面構成図である。FIGS. 4A and 4B are a schematic plan configuration diagram in the middle of a process of a TFT substrate according to a second embodiment of the present invention and a BB cross-sectional configuration diagram thereof. FIGS. Ａ，Ｂ本発明の第３の実施形態に係るＴＦＴ基板の工程途中の概略平面構成図及びそのＤ−Ｄ断面構成図である。FIGS. 7A and 7B are a schematic plan configuration diagram in the middle of a process of a TFT substrate according to a third embodiment of the present invention and a DD cross-sectional configuration diagram thereof. FIGS. 本発明の第４の実施形態に係るＴＦＴ基板の製造方法の工程を示すフローである。It is a flow which shows the process of the manufacturing method of the TFT substrate which concerns on the 4th Embodiment of this invention. Ａ，Ｂ本発明の第４の実施形態に係るＴＦＴ基板の工程途中の概略平面構成図及びＡ−Ａ断面構成図である。FIGS. 8A and 8B are a schematic plan configuration diagram and a cross-sectional configuration diagram taken along the line AA of a TFT substrate according to a fourth embodiment of the present invention in the middle of a process. FIGS. Ａ，Ｂ比較例に係るＴＦＴ基板の工程途中の概略平面構成及びＢ−Ｂ断面構成図である。It is the schematic plane structure in the middle of the process of the TFT substrate which concerns on A, B comparative example, and a BB cross-section block diagram.

符号の説明Explanation of symbols

１・・基板、２・・ゲート配線、３・・ゲート絶縁膜、４・・（第１）信号配線、５・・信号配線絶縁膜、６・・連結配線、７・・α−Ｓｉ膜、８，１５ａ，１５ｂ・・コンタクトホール、９・・欠陥箇所、１４・・スイッチング素子、１３・・一画素、２１・・レーザリペア装置、２２・・パルスレーザ光源、２３・・ＣＷレーザ光源、２４・・局部排気装置、２５・・支持台、２６・・レーザ加工物、２７・・ミラー、２８・・レンズ、２９・・圧縮ガス供給手段、３０・・排気手段、３１・・パージガス供給手段、３２・・材料ガス供給手段、３３・・多孔質通気膜、３４・・圧縮ガス供給路、３５・・排気流路、３６・・パージガス流路、３７・・材料ガス流路、３８・・局所排気部、３９・・透明膜、４０・・透明孔   1 .... Substrate, 2 .... Gate wiring, 3 .... Gate insulating film, 4 .... (first) signal wiring, 5 .... Signal wiring insulating film, 6 .... Connection wiring, 7 .... α-Si film, 8, 15a, 15b ... Contact holes, 9 ... Defects, 14 ... Switching elements, 13 ... One pixel, 21 ... Laser repair device, 22 ... Pulse laser light source, 23 ... CW laser light source, 24 ..Local exhaust device, 25..Support base, 26..Laser workpiece, 27..Mirror, 28..Lens, 29..Compressed gas supply means, 30..Exhaust means, 31.Purge gas supply means, 32 .... Material gas supply means, 33..Porous gas-permeable membrane, 34..Compressed gas supply path, 35..Exhaust flow path, 36..Purge gas flow path, 37..Material gas flow path, 38..Local Exhaust part, 39 ... Transparent film, 40 ... Transparent hole

Claims (11)

基板上に、互いに交差するゲート信号線及びデータ信号線と、他の配線と、前記ゲート信号線及びデータ信号線の交差部近傍に位置する薄膜トランジスタからなるスイッチング素子と、前記スイッチング素子に接続された画素電極とを有し、
前記ゲート信号線、前記データ信号線、前記その他の配線及び前記スイッチング素子の上部絶縁膜が形成され、
前記ゲート信号線及び／又は前記データ信号線、あるいは前記ゲート信号線、前記データ信号線及び／または前記その他の配線上の前記絶縁膜に、予め規則的に配列形成された欠陥修正用のコンタクトホールのうち、
前記ゲート信号線及び／又は前記データ信号線、あるいは前記ゲート信号線、前記データ信号線及び／または前記その他の配線の断線箇所を挟んで存在する２つの前記コンタクトホール間にレーザＣＶＤ法による欠陥修正用の連結配線が形成されている
ことを特徴とするＴＦＴ基板。 A gate signal line and a data signal line intersecting each other on the substrate, another wiring, a switching element made of a thin film transistor located near the intersection of the gate signal line and the data signal line, and connected to the switching element A pixel electrode,
An upper insulating film of the gate signal line, the data signal line, the other wiring, and the switching element is formed,
Defect correction contact holes regularly arranged in advance in the insulating film on the gate signal line and / or the data signal line, or the gate signal line, the data signal line and / or the other wiring. Out of
Defect correction by laser CVD method between two contact holes existing across the gate signal line and / or the data signal line, or the disconnection point of the gate signal line, the data signal line and / or the other wiring A TFT substrate, characterized in that a connection wiring for the substrate is formed. 前記ゲート信号線及び／又は前記データ信号線が、２層配線で形成されている
ことを特徴とする請求項１記載のＴＦＴ基板。 The TFT substrate according to claim 1, wherein the gate signal line and / or the data signal line is formed of a two-layer wiring. 前記連結配線が、それぞれ対応する前記ゲート信号線、テータ信号線及びその他の配線の一部から外れて形成された前記コンタクホールに接続されている
ことを特徴とする請求項１記載のＴＦＴ基板。 2. The TFT substrate according to claim 1, wherein the connection wiring is connected to the contact hole formed away from a part of the corresponding gate signal line, data signal line, and other wiring. 前記連結配線が、それぞれ対応する前記ゲート信号線、テータ信号線及びその他の配線の線幅よりも大きい幅を有して形成された前記コンタクトホールに接続されている
ことを特徴とする請求項１記載のＴＦＴ基板。 The connection wiring is connected to the contact hole formed to have a width larger than the line width of the corresponding gate signal line, data signal line, and other wiring, respectively. The TFT substrate described. 前記連結配線が、深さ方向にテーパー状に形成された前記コンタクトホールに接続されている
ことを特徴とする請求項１記載のＴＦＴ基板。 The TFT substrate according to claim 1, wherein the connection wiring is connected to the contact hole formed in a taper shape in the depth direction. 基板上に、互いに交差するゲート信号線及びデータ信号線と、他の配線と、前記ゲート信号線及びデータ信号線の交差部近傍に位置する薄膜トランジスタからなるスイッチング素子を形成する工程と、
前記ゲート信号線、前記データ信号線、前記その他の配線及び前記スイッチング素子の上部絶縁膜を形成する工程と、
前記ゲート信号線及び／又は前記データ信号線、あるいは前記ゲート信号線、前記データ信号線及び／または前記その他の配線上の前記絶縁膜に、規則的に配列された欠陥修正用のコンタクトホールを予め形成する工程と、
前記ゲート信号線及び／又は前記データ信号線、あるいは前記ゲート信号線、前記データ信号線及び／または前記その他の配線の断線箇所を挟んで存在する２つの前記コンタクトホール間にレーザＣＶＤ法により欠陥修正用の連結配線を形成する工程と、
前記スイッチング素子に接続した画素電極を形成する工程とを有する
ことを特徴とするＴＦＴ基板の製造方法。 Forming a gate signal line and a data signal line intersecting each other on the substrate, another wiring, and a switching element made of a thin film transistor located near the intersection of the gate signal line and the data signal line;
Forming an upper insulating film of the gate signal line, the data signal line, the other wiring, and the switching element;
Contact holes for defect correction regularly arranged in advance in the insulating film on the gate signal line and / or the data signal line, or the gate signal line, the data signal line and / or the other wiring. Forming, and
Defect correction by laser CVD method between two contact holes existing across the gate signal line and / or the data signal line, or the disconnection portion of the gate signal line, the data signal line and / or the other wiring. Forming a connection wiring for
Forming a pixel electrode connected to the switching element. A method for manufacturing a TFT substrate. 前記ゲート信号線及び／又はデータ信号線を、２層配線で形成する
ことを特徴とする請求項６記載のＴＦＴ基板の製造方法。 The method for manufacturing a TFT substrate according to claim 6, wherein the gate signal line and / or the data signal line are formed by a two-layer wiring. 前記コンタクトホールを、１画素内に複数個形成する
ことを特徴とする請求項６記載のＴＦＴ基板の製造方法。 The method for manufacturing a TFT substrate according to claim 6, wherein a plurality of the contact holes are formed in one pixel. 前記コンタクトホールを、前記それぞれ対応するゲート信号線、データ信号線及びその他の配線の一部から外れた位置に形成する
ことを特徴とする請求項６記載のＴＦＴ基板の製造方法。 7. The method of manufacturing a TFT substrate according to claim 6, wherein the contact holes are formed at positions deviated from a part of the corresponding gate signal lines, data signal lines, and other wirings. 前記コンタクトホールを、前記それぞれ対応するゲート信号線、データ信号線及びその他の配線の線幅よりも大きい幅を有するように形成する
ことを特徴とする請求項６記載のＴＦＴ基板の製造方法。 The method for manufacturing a TFT substrate according to claim 6, wherein the contact hole is formed to have a width larger than the line width of the corresponding gate signal line, data signal line, and other wiring. 前記コンタクトホールを深さ方向にテーパー状に形成する
ことを特徴とする請求項６記載のＴＦＴ基板の製造方法。 The method for manufacturing a TFT substrate according to claim 6, wherein the contact hole is tapered in the depth direction.
JP2007210243A 2007-08-10 2007-08-10 Tft substrate and method of manufacturing the same Pending JP2009042680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007210243A JP2009042680A (en) 2007-08-10 2007-08-10 Tft substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007210243A JP2009042680A (en) 2007-08-10 2007-08-10 Tft substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009042680A true JP2009042680A (en) 2009-02-26

Family

ID=40443439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007210243A Pending JP2009042680A (en) 2007-08-10 2007-08-10 Tft substrate and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009042680A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013174763A (en) * 2012-02-27 2013-09-05 Omron Corp Laser processing device and laser processing method
JP2018101807A (en) * 2012-04-13 2018-06-28 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013174763A (en) * 2012-02-27 2013-09-05 Omron Corp Laser processing device and laser processing method
JP2018101807A (en) * 2012-04-13 2018-06-28 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
JP5535530B2 (en) Array substrate and method for repairing disconnection of array substrate
JP4393200B2 (en) Array substrate and manufacturing method thereof
US8013270B2 (en) Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
JP4622532B2 (en) Display device and display device defect repair method
JP4334308B2 (en) Wiring correction device
US8013947B2 (en) Display device and manufacturing method of the same
KR20140023845A (en) Display device and method for manufacturing the same
US20060258035A1 (en) Method of repairing disconnection, method of manufacturing active matrix substrate by using thereof, and display device
JP4067090B2 (en) TFT substrate and manufacturing method thereof
JP2008010815A (en) Auto repair structure for liquid crystal display device
JPH095786A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP2002278476A (en) Array board with corrected dot defect, and manufacturing method therefor
JP4784372B2 (en) Wiring board manufacturing method, display device manufacturing method, and wiring board manufacturing apparatus
JP4403427B2 (en) LASER PROCESSING DEVICE, LASER PROCESSING METHOD, WIRING BOARD MANUFACTURING METHOD, DISPLAY DEVICE MANUFACTURING METHOD, AND WIRING BOARD
JP2009042680A (en) Tft substrate and method of manufacturing the same
JPH0990408A (en) Liquid crystal display element
JP4522872B2 (en) Glass substrate repair method
JP2010156867A (en) Thin film transistor substrate precursor and method for manufacturing thin film transistor substrate
JP2000162635A5 (en)
KR100761604B1 (en) method for restoring broken line of display
JP4992205B2 (en) Processing method, display device, and semiconductor device
JP2008110401A (en) Laser processing apparatus, laser processing method, method of manufacturing wiring substrate, method of manufacturing display apparatus and wiring substrate
JPH095785A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP4245850B2 (en) Manufacturing method of electronic device
JP4760270B2 (en) Wiring board manufacturing method and display device manufacturing method