JP2009037456A - Micro-controller and its control method - Google Patents

Micro-controller and its control method Download PDF

Info

Publication number
JP2009037456A
JP2009037456A JP2007201809A JP2007201809A JP2009037456A JP 2009037456 A JP2009037456 A JP 2009037456A JP 2007201809 A JP2007201809 A JP 2007201809A JP 2007201809 A JP2007201809 A JP 2007201809A JP 2009037456 A JP2009037456 A JP 2009037456A
Authority
JP
Japan
Prior art keywords
voltage
cpu
real
time clock
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007201809A
Other languages
Japanese (ja)
Inventor
Masataka Nakano
正隆 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007201809A priority Critical patent/JP2009037456A/en
Priority to US12/216,769 priority patent/US8296588B2/en
Priority to CN200810144784.XA priority patent/CN101359236B/en
Publication of JP2009037456A publication Critical patent/JP2009037456A/en
Priority to US13/608,847 priority patent/US8788854B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that each time the CPU operation of a micro-controller on the same chip is reset, the measuring function of a real time clock is reset, and the resetting of the measuring function is performed. <P>SOLUTION: This micro-controller having a CPU and a real time clock on the same chip is provided with: a first low voltage detection circuit for outputting a signal to stop the CPU when a power supply voltage becomes equal to or less than a first voltage value; and a second low voltage detection circuit for outputting a reset signal to stop a real time clock when the power supply voltage becomes a second voltage value which is lower than the first voltage value. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、マイクロコントローラに関するものである。特にＣＰＵとリアルタイムクロック等の機能を同一チップ上に有するマイクロコントローラに関する。   The present invention relates to a microcontroller. In particular, the present invention relates to a microcontroller having functions such as a CPU and a real-time clock on the same chip.

近年、様々な家電等の電子機器が、日付や時刻表示等の時計機能を搭載している。このような時計機能は、通常、機器を制御するマイクロコントローラ内のリアルタイムクロック（ＲＴＣ）のカウンタの値を、同じくマイクロコントローラ内のＣＰＵが読み出し実現している。   In recent years, various electronic devices such as home appliances have clock functions such as date and time display. Such a clock function is usually realized by reading the counter value of a real-time clock (RTC) in the microcontroller that controls the device by the CPU in the microcontroller.

しかし、機器に電力を供給するメインの電池やＡＣ電源が抜かれた場合や、バッテリが供給する電圧が落ちた場合等に、時計機能にリセットがかかり停止を余儀なくされる。よって、再びユーザや機器のシステムが時計機能を利用する場合、前述したようなリセットがかかる度にユーザが時刻情報を再設定する必要がある。   However, when the main battery for supplying power to the device or the AC power supply is removed or when the voltage supplied by the battery drops, the clock function is reset and forced to stop. Therefore, when the user or device system uses the clock function again, it is necessary for the user to reset the time information every time the above-described reset is performed.

このような問題が生じる理由として、従来、機器制御を行うマイクロコントローラは内部のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を中心に考えられており、電源電圧の低下によるマイクロコントローラの暴走を防ぐためＣＰＵの動作保障最低電圧付近で、マイクロコントローラ全体にリセットをかけ、動作を停止するよう設計されていることが上げられる。また、マイクロコントローラは内部のＣＰＵが中心に考えられている理由としては、マイクロコントローラ内部の周辺機能は、ＣＰＵからの信号により動作を制御され周辺機能で得た値をＣＰＵで処理するため、ＣＰＵがリセットされているときは周辺機能の動作制御や周辺機能から得た値の利用ができないことが上げられる。   The reason why such a problem occurs is that microcontrollers that control devices have been considered mainly in the internal CPU (Central Processing Unit), and CPU operation is guaranteed to prevent the microcontroller from running away due to a drop in power supply voltage. It can be said that it is designed to reset the entire microcontroller and stop operation near the lowest voltage. In addition, the reason why the microcontroller is considered to be centered on the internal CPU is that the peripheral function in the microcontroller is controlled by the signal from the CPU and the value obtained by the peripheral function is processed by the CPU. When is reset, the operation control of the peripheral function and the value obtained from the peripheral function cannot be used.

ここで従来技術の一例として、図６に特許文献１のマイクロコンピュータ等のハードウエアブロック構成を示す（以下、従来技術とする）。この従来技術では、リセット端子から入力を受けたリセット回路５４０からのリセット信号がバスを介し、ＲＴＣ５６０、ＣＰＵ５１０、その他の周辺機能に接続されている。通常、マイクロコントローラでは、前述したように電源電圧が下がると、ＣＰＵの動作保障最低電圧近くでＣＰＵの暴走を防ぐためリセットする必要があり、この従来技術のリセット回路５４０からのリセット信号もマイクロコントローラ全体にかかる。   Here, as an example of the prior art, FIG. 6 shows a hardware block configuration of a microcomputer or the like disclosed in Patent Document 1 (hereinafter referred to as the prior art). In this prior art, a reset signal from a reset circuit 540 that receives an input from a reset terminal is connected to an RTC 560, a CPU 510, and other peripheral functions via a bus. Normally, in the microcontroller, when the power supply voltage is lowered as described above, it is necessary to reset the CPU to prevent the CPU from running out of control near the minimum operation guaranteed voltage. Takes the whole.

ここで、一般的に上述したようなリセットがかからなければＣＰＵよりリアルタイムクロックの方がより低電圧で動作が可能である。なぜならば、ＣＰＵ動作にはフラッシュＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリからのデータの読み出し、または書き込み時にチャージポンプやセンスアンプを動作させる必要があり、ＣＰＵが有するロジックのみが利用する電圧よりも大きな電圧が必要となるからである。一方、ロジックのみで構成されるリアルタイムクロックはより低い電圧で動作可能である。   Here, in general, if the reset as described above is not applied, the real-time clock can operate at a lower voltage than the CPU. This is because it is necessary to operate a charge pump or sense amplifier when reading or writing data from a memory such as a flash ROM (Read Only Memory) or RAM (Random Access Memory) for the CPU operation. This is because a voltage larger than the voltage used by is required. On the other hand, a real-time clock composed only of logic can operate at a lower voltage.

しかし、前述したリセットは、マイクロコントローラ全体にかかるため、本来ならさらに低電圧でも動作可能なリアルタイムクロックまでリセットがかかってしまう。これは、上述したように、従来のマイクロコントローラが、ＣＰＵを中心に考えて設計されていることに起因する。よって、メインの電池やＡＣ電源が抜かれた場合や、バッテリからの電圧供給能力が落ちた場合等に、リアルタイムクロックの関わる時計機能にもリセットがかかることになり、ユーザや機器のシステムが再び時計機能を利用する場合、前記リセットがかかる度にユーザの手により再設定することを余儀なくされる。これは、このようなマイクロコントローラを有する機器を使用するユーザの利便性を損なう結果となる。   However, since the above-described reset is applied to the entire microcontroller, a real-time clock that can be operated even at a lower voltage is reset. As described above, this is because the conventional microcontroller is designed with the CPU as the center. Therefore, when the main battery or AC power supply is removed, or when the voltage supply capability from the battery is reduced, the clock function related to the real-time clock is also reset, and the system of the user or device is reset again. When using the function, it is forced to reset by the user every time the reset is performed. This results in a loss of convenience for a user who uses a device having such a microcontroller.

また、メインの電源が抜かれた場合やバッテリからの電力供給能力が落ちた場合等に備えて、充電されたキャパシタンスをバックアップ用の予備用電源とし、マイクロコントローラを駆動する機器が存在する。しかし、キャパシタンスの放電の過程で出力電圧が低下する。よって、キャパシタンスからの出力電圧が、マイクロコントローラ内のＣＰＵの動作保障最低電圧付近になると、キャパシタンス内に電荷が残っていたとしても、やはりマイクロコントローラ全体がリセットされてしまう。   In addition, there is a device that drives a microcontroller using a charged capacitance as a backup backup power source in case the main power supply is disconnected or the power supply capacity from the battery is reduced. However, the output voltage decreases in the process of discharging the capacitance. Therefore, when the output voltage from the capacitance is close to the minimum operation guaranteed voltage of the CPU in the microcontroller, the entire microcontroller is reset even if charge remains in the capacitance.

ここで、より低電圧でＲＴＣを動作させるためには、マイクロコントローラとは別に外付けでＲＴＣを用意する必要があるが、別のチップを用意しなければならず基板面積の増加、製造工程の増加等、製造コスト増加の要因となる。   Here, in order to operate the RTC at a lower voltage, it is necessary to prepare the RTC as an external device separately from the microcontroller. However, another chip must be prepared, which increases the substrate area and the manufacturing process. Increases manufacturing costs and other factors.

以上のことから、製造コスト等の増加やユーザの利便性を損なわないためにも、１チップのマイクロコントローラにおいて、低電圧下でより長時間リアルタイムクロックを動作させたいという要求が存在する。
特開２００６−７９３３２号公報 In view of the above, there is a demand for operating a real-time clock for a longer time under a low voltage in a one-chip microcontroller in order not to increase the manufacturing cost and the user's convenience.
JP 2006-79332 A

従来技術では、マイクロコントローラ内のリアルタイムクロックの時計機能動作を低電圧で継続できず、同一チップのＣＰＵ動作がリセットされる度に、時計機能の再設定を行っていた。   In the prior art, the clock function operation of the real-time clock in the microcontroller cannot be continued at a low voltage, and the clock function is reset every time the CPU operation of the same chip is reset.

本発明は、同一チップ上にＣＰＵとリアルタイムクロックを有するマイクロコントローラであって、電源電圧が第１の電圧値以下になったとき前記ＣＰＵを停止させる信号を出力する第１の低電圧検出回路と、電源電圧が前記第１の電圧値より低い第２の電圧値になったときに前記リアルタイムクロックを停止させるリセット信号を出力する第２の低電圧検出回路を有するものである。   The present invention is a microcontroller having a CPU and a real-time clock on the same chip, and a first low-voltage detection circuit that outputs a signal for stopping the CPU when a power supply voltage becomes equal to or lower than a first voltage value; And a second low voltage detection circuit that outputs a reset signal for stopping the real-time clock when the power supply voltage becomes a second voltage value lower than the first voltage value.

本発明にかかるマイクロコントローラにより、電源電圧が所定の第１の電圧値以下になりマイクロコントローラ内のＣＰＵがリセットされ動作が停止しても、更に低電圧の第２の電圧値以下にならない限り、リアルタイムクロックは停止することがない。   Even if the microcontroller according to the present invention causes the power supply voltage to become lower than the predetermined first voltage value and the CPU in the microcontroller is reset to stop the operation, as long as it does not become lower than the second voltage value of the lower voltage, The real-time clock never stops.

本発明によれば、電源電圧が低下し、ＣＰＵがリセットされてもリアルタイムクロックはリセットされず、時計機能の再設定を行う必要がない。   According to the present invention, even if the power supply voltage is lowered and the CPU is reset, the real-time clock is not reset, and there is no need to reset the clock function.

＜発明の実施の形態１＞
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図１に本実施の形態にかかるマイクロコントローラ１００の構成の一例を示す。 <Embodiment 1 of the Invention>
Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. FIG. 1 shows an example of the configuration of a microcontroller 100 according to the present embodiment.

マイクロコントローラ１００は、同一チップ上に、低電圧検出回路１１０と、低電圧検出回路１２０と、ＣＰＵ１３０と、フラッシュＲＯＭ１３１と、ＲＡＭ１３２と、リアルタイムクロック１４０と、その他の周辺機能１５０と、内部バス１６０を有する。また、マイクロコントローラ１００は、電源電圧ＶＤＤが入力される高電位側電源電圧端子１８１と、ＧＮＤレベルの電圧ＶＳＳが入力される低電位側電源電圧端子１８２と、水晶振動子１７０が接続される外部端子１７１、１７２と、ユーザからの設定データを入力したり、ＣＰＵ１３０からの外部ディスプレイ表示データを出力するデータ入出力端子１５１を有する。   The microcontroller 100 includes a low voltage detection circuit 110, a low voltage detection circuit 120, a CPU 130, a flash ROM 131, a RAM 132, a real time clock 140, other peripheral functions 150, and an internal bus 160 on the same chip. Have. In addition, the microcontroller 100 includes an external power supply terminal 181 to which the power supply voltage VDD is input, a low power supply voltage terminal 182 to which the GND level voltage VSS is input, and the crystal unit 170. Terminals 171 and 172 and a data input / output terminal 151 for inputting setting data from the user and outputting external display display data from the CPU 130.

低電圧検出回路１１０（広義の意味での第１の低電圧検出回路）は、高電位側電源電圧端子１８１と低電位側電源電圧端子１８２間に直列に接続された抵抗素子Ｒ１１１とＲ１１２と、その抵抗素子Ｒ１１１とＲ１１２と並列に接続された基準電圧源１１１と、抵抗素子Ｒ１１１とＲ１１２間のノードＡの電圧を非反転端子に入力し、基準電圧源１１１の出力電圧を反転端子に入力するコンパレータ１１２と、コンパレータ１１２の出力を反転増幅するインバータ１１３を有する。   The low voltage detection circuit 110 (first low voltage detection circuit in a broad sense) includes resistance elements R111 and R112 connected in series between the high potential side power supply voltage terminal 181 and the low potential side power supply voltage terminal 182; The reference voltage source 111 connected in parallel with the resistance elements R111 and R112, the voltage at the node A between the resistance elements R111 and R112 are input to the non-inverting terminal, and the output voltage of the reference voltage source 111 is input to the inverting terminal. A comparator 112 and an inverter 113 that inverts and amplifies the output of the comparator 112 are included.

ここで、抵抗素子Ｒ１１１とＲ１１２間のノードＡの電圧は、回路構成からもわかるように高電位側電源電圧端子１８１の電圧（以下ＶＤＤとする）と低電位側電源電圧端子１８２の電圧（以下ＶＳＳとする）の差分を分圧した電圧である。例えば、抵抗素子Ｒ１１１とＲ１１２が同じ抵抗値であるとすると、ＶＤＤが２．０Ｖの時、ノードＡには、１．０Ｖの電圧が現れることになる。なお、抵抗素子Ｒ１１１とＲ１１２の抵抗値は、回路構成に合わせて変えてもよい。   Here, the voltage of the node A between the resistance elements R111 and R112 is the voltage of the high potential side power supply voltage terminal 181 (hereinafter referred to as VDD) and the voltage of the low potential side power supply voltage terminal 182 (hereinafter referred to as the circuit configuration). This is a voltage obtained by dividing the difference of VSS. For example, assuming that the resistance elements R111 and R112 have the same resistance value, a voltage of 1.0V appears at the node A when VDD is 2.0V. The resistance values of the resistance elements R111 and R112 may be changed according to the circuit configuration.

また、基準電圧源１１１は、レギュレータ等で構成されており、所定の電圧を出力する。ここで基準電圧源１１１が出力する所定の電圧は、ＶＤＤがＣＰＵ１３０やその他の周辺機能１５０を含めた動作保証最低電圧のときノードＡに現れる電圧と同じ電圧とする。また、このＣＰＵ１３０やその他の周辺機能１５０を含めた動作保証最低電圧を検出電圧１（広義の意味での第１の電圧値）とする。よって、ノードＡの電圧が基準電圧源１１１の出力電圧より高い時は、コンパレータ１１２は、「Ｈ」レベルの信号を出力し、ノードＡの電圧が基準電圧源１１１の出力電圧より低い時は、コンパレータ１１２は、「Ｌ」レベルの信号を出力する。   The reference voltage source 111 is composed of a regulator or the like and outputs a predetermined voltage. Here, the predetermined voltage output from the reference voltage source 111 is assumed to be the same voltage as the voltage appearing at the node A when VDD is the minimum operation guaranteed voltage including the CPU 130 and other peripheral functions 150. Further, the minimum guaranteed operation voltage including the CPU 130 and other peripheral functions 150 is defined as a detection voltage 1 (first voltage value in a broad sense). Therefore, when the voltage at the node A is higher than the output voltage of the reference voltage source 111, the comparator 112 outputs an “H” level signal, and when the voltage at the node A is lower than the output voltage of the reference voltage source 111, The comparator 112 outputs an “L” level signal.

またここで、インバータ１１３が出力する論理信号は、リセット信号１として内部バス１６０を経て、ＣＰＵ１３０とその他の周辺機能１５０に入力される。このリセット信号１は「Ｌ」レベルの時、有効となりＣＰＵ等のマイクロコントローラ内の機能をリセットし、動作を停止させる。   Here, the logic signal output from the inverter 113 is input to the CPU 130 and other peripheral functions 150 as the reset signal 1 via the internal bus 160. This reset signal 1 becomes effective when it is at the “L” level, resets the function in the microcontroller such as the CPU, and stops the operation.

低電圧検出回路１２０（広義の意味での第２の低電圧検出回路）は、高電位側電源電圧端子１８１と低電位側電源電圧端子１８２間に直列に接続された抵抗素子Ｒ１２１とＲ１２２と、その抵抗素子Ｒ１２１とＲ１２２と並列に接続された基準電圧源１２１と、抵抗素子Ｒ１２１とＲ１２２間のノードＢの電圧を非反転端子に入力し、基準電圧源１２１の出力電圧を反転端子に入力するコンパレータ１２２と、コンパレータ１２２の出力を反転増幅するインバータ１２３を有する。   The low voltage detection circuit 120 (second low voltage detection circuit in a broad sense) includes resistance elements R121 and R122 connected in series between the high potential side power supply voltage terminal 181 and the low potential side power supply voltage terminal 182; The reference voltage source 121 connected in parallel with the resistance elements R121 and R122, the voltage at the node B between the resistance elements R121 and R122 are input to the non-inverting terminal, and the output voltage of the reference voltage source 121 is input to the inverting terminal. It has a comparator 122 and an inverter 123 that inverts and amplifies the output of the comparator 122.

ここで、抵抗素子Ｒ１２１とＲ１２２間のノードＢの電圧は、基準電圧源１１１と同様、ＶＤＤとＶＳＳの差分を分圧した電圧である。また、抵抗素子Ｒ１２１とＲ１２２の抵抗値は、回路構成に合わせて変えてもよい。   Here, the voltage of the node B between the resistance elements R121 and R122 is a voltage obtained by dividing the difference between VDD and VSS, like the reference voltage source 111. Further, the resistance values of the resistance elements R121 and R122 may be changed according to the circuit configuration.

基準電圧源１２１は、レギュレータ等で構成されており、基準電圧源１１１より低い所定の電圧を出力する。ここで基準電圧源１２１が出力する所定の電圧は、ＶＤＤがリアルタイムクロック１４０の動作保証最低電圧のときノードＢに現れる電圧と同じ電圧とする。また、このリアルタイムクロック１４０の動作保証最低電圧を検出電圧２（広義の意味での第２の電圧値）とする。よって、ノードＢの電圧が基準電圧源１２１の出力電圧より高い時は、コンパレータ１２２は、「Ｈ」レベルの信号を出力し、ノードＢの電圧が基準電圧源１２１の出力電圧より低い時は、コンパレータ１２２は、「Ｌ」レベルの信号を出力する。   The reference voltage source 121 is composed of a regulator or the like, and outputs a predetermined voltage lower than that of the reference voltage source 111. Here, the predetermined voltage output from the reference voltage source 121 is assumed to be the same voltage as the voltage appearing at the node B when VDD is the minimum operation guaranteed voltage of the real-time clock 140. In addition, the minimum guaranteed operation voltage of the real-time clock 140 is defined as a detection voltage 2 (second voltage value in a broad sense). Therefore, when the voltage at the node B is higher than the output voltage of the reference voltage source 121, the comparator 122 outputs an “H” level signal, and when the voltage at the node B is lower than the output voltage of the reference voltage source 121, The comparator 122 outputs an “L” level signal.

またここで、インバータ１２３が出力する論理信号は、リセット信号２として内部バス１６０を経て、リアルタイムクロック１４０に入力される。このリセット信号２は「Ｌ」レベルの時、有効となりリアルタイムクロック１４０をリセットし、動作を停止させる。   Here, the logic signal output from the inverter 123 is input to the real-time clock 140 through the internal bus 160 as the reset signal 2. When the reset signal 2 is at “L” level, it becomes valid and resets the real-time clock 140 to stop the operation.

ここで、低電圧検出回路１１０、１２０は、基本的な性能に影響を与えない範囲内において異なる構成で実現してもよい。例えば、ＣＰＵ１３０等は、リセット信号１、２が「Ｌ」レベルの時にリセットするよう構成されているが、「Ｈ」レベルでリセットするよう構成してもよい。その場合では信号のアンプ機能等はなくなるが、上記インバータ１１３や１２３を省略可能となる。また、基準電圧源１１０、１２０を構成するレギュレータやコンパレータ１１２、１２２の電源を図示している電源電圧ＶＤＤとは別の電源電圧から利用する等が考えられる。この場合は、コンパレータ１１２、１２２の反転入力端子に直接電源電圧ＶＤＤを入力し、非反転入力端子には、ＣＰＵ１３０やリアルタイムクロック１４０の動作保証最低電圧と同電圧を出力する基準電圧源１１０、１２０を用いることができる。   Here, the low voltage detection circuits 110 and 120 may be realized by different configurations within a range that does not affect the basic performance. For example, the CPU 130 and the like are configured to reset when the reset signals 1 and 2 are at the “L” level, but may be configured to reset at the “H” level. In that case, the signal amplifier function and the like are eliminated, but the inverters 113 and 123 can be omitted. Further, it is conceivable to use the power source of the regulator and the comparators 112 and 122 constituting the reference voltage sources 110 and 120 from a power source voltage different from the power source voltage VDD shown in the figure. In this case, the power supply voltage VDD is directly input to the inverting input terminals of the comparators 112 and 122, and the reference voltage sources 110 and 120 that output the same voltage as the minimum operation guaranteed voltage of the CPU 130 and the real-time clock 140 to the non-inverting input terminals. Can be used.

リアルタイムクロック１４０は、時計機能、カレンダー機能を実現するため、年月日時分秒などのカウンタを持ち、水晶振動子１７０など（精度が求められない場合セラミック振動子等でもよい）の発振をカウントし、日付、時刻を自動更新するものである。上記リセット信号２が「Ｌ」レベルで入力された時、リセットされ動作を停止する。   The real-time clock 140 has a counter such as a year, month, day, hour, minute, and second in order to realize a clock function and a calendar function, and counts oscillations of a crystal oscillator 170 or the like (a ceramic oscillator or the like may be used if accuracy is not required). The date and time are automatically updated. When the reset signal 2 is input at the “L” level, the reset signal 2 is reset and the operation is stopped.

図２にリアルタイムクロック１４０のブロック構成の一例を示す。図に示すように、リアルタイムクロック１４０は、サブカウンタ２０１１を内部に有する発振回路２０１、秒カウンタ２０２、分カウンタ２０３、時カウンタ２０４、日カウンタ２０５、月カウンタ２０６、年カウンタ２０７、動作／停止レジスタ２０８を有する。発振回路２０１は、外部端子１７１、１７２に水晶振動子１０７を接続する。発振回路２０１内のサブカンウタ２０１１は、外部接続されている水晶振動子の振動周波数（例えば約３２ｋＨｚ）をカウントし、１秒をカウントする。１秒をカウントしたら秒カウンタ２０２へ秒カウント信号を出力する。   FIG. 2 shows an example of a block configuration of the real time clock 140. As shown in the figure, the real-time clock 140 includes an oscillation circuit 201 having a sub-counter 2011, a second counter 202, a minute counter 203, an hour counter 204, a day counter 205, a month counter 206, a year counter 207, and an operation / stop register. 208. The oscillation circuit 201 connects the crystal resonator 107 to the external terminals 171 and 172. The sub-counter 2011 in the oscillation circuit 201 counts the vibration frequency (for example, about 32 kHz) of an externally connected crystal resonator and counts 1 second. When one second is counted, a second count signal is output to the second counter 202.

秒カウンタ２０２は、サブカウンタ２０１１からの秒カウント信号を受け取り、１分をカウントする。１分をカウントしたら分カウンタ２０３へ分カウント信号を出力する。以下、分カウンタ２０３、時カウンタ２０４、日カウンタ２０５、月カウンタ２０６、年カウンタ２０７も同様の動作を行い、上記各カウンタの値をＣＰＵ信号としてＣＰＵが読み出し、外部ディスプレイに出力する等の処理を行う。ここで、前記「Ｌ」レベルのリセット信号２が入力されると、リアルタイムクロック１４０の各カウンタの値および動作／停止レジスタ２０８の値をリセットする。   The second counter 202 receives the second count signal from the sub-counter 2011 and counts one minute. When one minute is counted, a minute count signal is output to the minute counter 203. Thereafter, the minute counter 203, the hour counter 204, the day counter 205, the month counter 206, and the year counter 207 perform the same operation, and the CPU reads the values of the counters as CPU signals and outputs them to an external display. Do. Here, when the “L” level reset signal 2 is input, the value of each counter of the real-time clock 140 and the value of the operation / stop register 208 are reset.

また、動作／停止レジスタ２０８は、リアルタイムクロック１４０が動作している場合は「１」の値を保持し、停止している場合は「０」の値を保持する。また、リアルタイムクロック１４０は、ユーザ等からの時刻設定により各カウンタに時刻情報を設定しないと動作せず、動作／停止レジスタ２０８は「０」を保持し、時刻設定後、動作／停止レジスタ２０８は「１」になりサブカウンタ２０１１（それに伴い各カウンタ）が動作する。この時刻設定データの各カウンタへの設定、および、動作／停止レジスタ２０８の「０」から「１」への書き換えはＣＰＵ１３０からのＣＰＵ信号により行われる。   The operation / stop register 208 holds a value of “1” when the real-time clock 140 is operating, and holds a value of “0” when the real-time clock 140 is stopped. In addition, the real time clock 140 does not operate unless time information is set in each counter by setting the time from the user or the like, and the operation / stop register 208 holds “0”. It becomes “1” and the sub-counter 2011 (accordingly, each counter) operates. The setting of the time setting data in each counter and the rewriting of the operation / stop register 208 from “0” to “1” are performed by a CPU signal from the CPU 130.

ＣＰＵ１３０は、制御プログラムや入力データに基づいて、機器内の各種処理を行う中央制御装置である。また、前記リセット信号１が「Ｌ」レベルで入力された時、リセットされ動作を停止する。   The CPU 130 is a central control device that performs various processes in the device based on a control program and input data. When the reset signal 1 is input at the “L” level, the reset signal 1 is reset and the operation is stopped.

ここで、ＣＰＵ１３０は、リアルタイムクロック１４０内の動作／停止レジスタ２０８の値をＣＰＵ信号として読み出す。読み出した動作／停止レジスタ２０８の値が「１」の場合、リアルタイムクロック１４０が動作していると判断し、各カウンタの値を読み出し、外部ディスプレイへ表示したり、機器システム内部の時間管理に用いたりする。また、前記動作／停止レジスタ２０８の値が「０」の場合、リアルタイムクロック１４０が停止していると判断し、例えば、時刻情報の再設定をユーザに求めるメッセージデータをデータ入出力端子１５１を経由して外部ディスプレイに送信し、メッセージ内容を表示させる等の処理を行う。さらに、ユーザが時刻の設定を行った場合、その時刻設定データをデータ入出力端子１５１を経由して受け取る。さらに、受け取ったデータをＣＰＵ信号としてリアルタイムクロック１４０に送り、各カウンタの値を時刻設定データに合わせセットする。また、時刻設定後、動作／停止レジスタ２０８の値を「０」から「１」へ書き換える。   Here, the CPU 130 reads the value of the operation / stop register 208 in the real-time clock 140 as a CPU signal. When the read value of the operation / stop register 208 is “1”, it is determined that the real-time clock 140 is operating, the value of each counter is read and displayed on an external display, or used for time management inside the device system. Or If the value of the operation / stop register 208 is “0”, it is determined that the real-time clock 140 is stopped. For example, message data for requesting the user to reset the time information is sent via the data input / output terminal 151. Then, the message is transmitted to the external display, and the message content is displayed. Further, when the user sets the time, the time setting data is received via the data input / output terminal 151. Further, the received data is sent as a CPU signal to the real-time clock 140, and the value of each counter is set according to the time setting data. Further, after setting the time, the value of the operation / stop register 208 is rewritten from “0” to “1”.

また、ＣＰＵ１３０は、フラッシュＲＯＭやＲＡＭとの間でデータの読み出し、書き込みを行う。ここで、ＣＰＵ１３０は、データの読み出し、書き込み時にＣＰＵ内のチャージポンプやセンスアンプを動作させる必要があり（特にフラッシュＲＯＭからデータの読み出す場合、高電圧動作が必要）、リアルタイムクロック１４０に比べると高い電圧が必要となり、動作保障最低電圧が高くなる。   The CPU 130 reads and writes data from and to the flash ROM and RAM. Here, the CPU 130 needs to operate a charge pump and a sense amplifier in the CPU when reading and writing data (in particular, when reading data from the flash ROM, a high voltage operation is necessary), which is higher than the real-time clock 140. A voltage is required, and the minimum operation guarantee voltage becomes high.

フラッシュＲＯＭ１３１は、ＣＰＵ１３０が処理を行うための制御プログラムやデータ等が格納されている。ＲＡＭ１３２は、ＣＰＵ１３０等により使用される記憶装置であり、フラッシュＲＯＭ１３１等から読み出された制御プログラムやデータ等が展開される。   The flash ROM 131 stores a control program and data for the CPU 130 to perform processing. The RAM 132 is a storage device used by the CPU 130 and the like, and a control program and data read from the flash ROM 131 and the like are expanded.

その他の周辺機能１５０は、バスコントローラ、通信制御回路、ディスプレイドライバ、Ａ／Ｄ変換器、クロック発生器、入出力ドライバ等がある。また、このうち入出力ドライバは、データ入出力端子１５１と内部バス１６０に接続している。さらに、データ入出力端子１５１は、例えば、外部ディスプレイやキーボード等の入力装置と接続される。このデータ入出力端子１５１からは、外部ディスプレイに表示される時刻再設定要求メッセージデータやキーボードで入力されたユーザからの時刻設定データ等の入出力データが入出力される。   Other peripheral functions 150 include a bus controller, a communication control circuit, a display driver, an A / D converter, a clock generator, and an input / output driver. Of these, the input / output driver is connected to the data input / output terminal 151 and the internal bus 160. Furthermore, the data input / output terminal 151 is connected to an input device such as an external display or a keyboard. From the data input / output terminal 151, input / output data such as time reset request message data displayed on the external display and time setting data from the user input from the keyboard are input / output.

これらのその他の周辺機能１５０は、前記リセット信号１が「Ｌ」レベルで入力された時、リセットされ動作を停止する。これらその他の周辺機能１５０は主にＣＰＵ１３０と制御信号やデータの送受信を行っており、リセット信号１によりＣＰＵ１３０がリセットされ停止すると、ＣＰＵ１３０と制御信号等の送受信が行えなくなる。このため、その他の周辺機能１５０もＣＰＵ１３０と同時にリセットし、動作停止状態にすることが妥当であると考えられる。また、その他の周辺機能１５０自体の電源電圧ＶＤＤの低下による暴走を防ぐためにも、リセット信号１によりリセットされることが妥当であると考えられる。また、反対にＣＰＵ１３０と制御信号等の送受信等を必ずしも行わない機能であって、かつＣＰＵ１３０より低い電圧で動作できるならば、リセット信号２によりリセットされ動作を停止してもよい。   These other peripheral functions 150 are reset and stop operating when the reset signal 1 is input at the “L” level. These other peripheral functions 150 mainly transmit / receive control signals and data to / from the CPU 130. When the CPU 130 is reset and stopped by the reset signal 1, the CPU 130 cannot transmit / receive control signals and the like. For this reason, it is considered appropriate to reset the other peripheral functions 150 at the same time as the CPU 130 and to stop the operation. Further, in order to prevent runaway due to a decrease in the power supply voltage VDD of the other peripheral functions 150 themselves, it is considered appropriate to be reset by the reset signal 1. On the contrary, if the CPU 130 does not necessarily perform transmission / reception of a control signal or the like and can operate at a voltage lower than that of the CPU 130, the operation may be stopped by being reset by the reset signal 2.

内部バス１６０は、マイクロコントローラ１００を構成する要素（ＣＰＵやリアルタイムクロック等）間の信号を伝送するバスである。内部バス１６０では、リセット信号１、リセット信号２、ＣＰＵ信号（例えば、ＣＰＵ１３０からリアルタイムクロック１４０への時刻設定データやリアルタイムクロック１４０からＣＰＵ１３０への時刻情報、動作／停止レジスタ２０８のレジスタ値情報や読み出し、書き込み制御信号等）、入出力データ（外部ディスプレイの表示メッセージデータ、ユーザが入力した時刻設定データ等）等が伝送される。   The internal bus 160 is a bus that transmits signals between elements (CPU, real-time clock, etc.) constituting the microcontroller 100. In the internal bus 160, a reset signal 1, a reset signal 2, a CPU signal (for example, time setting data from the CPU 130 to the real time clock 140, time information from the real time clock 140 to the CPU 130, register value information of the operation / stop register 208, and reading) , Write control signals, etc.), input / output data (external display message data, time setting data input by the user, etc.), etc. are transmitted.

次に、図３と図４のタイムチャートを用いて、本実施の形態のマイクロコントローラ１００の動作を説明する。図３は、電源電圧ＶＤＤが検出電圧１（例えば２．０Ｖ）以下になるが検出電圧２（例えば１．０Ｖ）にはならない場合を示す。図４は、電源電圧ＶＤＤが検出電圧２（例えば１．０Ｖ）以下になってしまった場合を示す。なお図３と図４にはリアルタイムクロック１４０の秒カウンタの値を示す。本来は、前述したように分カウンタ、時カウンタ等もあるが図を簡素化するために、秒カウンタのみを示す。このカウンタの値をＣＰＵ１３０が時刻情報として利用するものとする。   Next, the operation of the microcontroller 100 of the present embodiment will be described using the time charts of FIGS. FIG. 3 shows a case where the power supply voltage VDD is equal to or lower than the detection voltage 1 (for example, 2.0 V) but does not reach the detection voltage 2 (for example, 1.0 V). FIG. 4 shows a case where the power supply voltage VDD becomes equal to or lower than the detection voltage 2 (for example, 1.0 V). 3 and 4 show the value of the second counter of the real time clock 140. FIG. Originally, there are a minute counter and an hour counter as described above, but only the second counter is shown in order to simplify the drawing. It is assumed that the value of the counter is used by the CPU 130 as time information.

図３のタイムチャートにおける本実施の形態のマイクロコントローラの動作説明を行う。まず、時刻ｔ１までの期間では、バッテリやキャパシタ等の出力電圧ＶＤＤが、ある時期に徐々に低下するが検出電圧１以上である場合を想定している。ここで検出電圧１は、前述したがＣＰＵ１３０およびその他の周辺機能１５０を動作させることが可能な電圧である。この場合、低電圧検出回路１１０における抵抗素子Ｒ１１１とＲ１１２間のノードＡの電位は、基準電圧源１１１の出力電位より高いため、コンパレータ１１２の出力は「Ｌ」レベルとなる。よって、リセット信号１であるインバータ１１３の出力は「Ｈ」レベルとなり、ＣＰＵ１３０やその他の周辺機能１５０は通常動作を行う。   The operation of the microcontroller of this embodiment in the time chart of FIG. 3 will be described. First, in the period up to time t1, it is assumed that the output voltage VDD of the battery, the capacitor, or the like gradually decreases at a certain time but is equal to or higher than the detection voltage 1. Here, the detection voltage 1 is a voltage capable of operating the CPU 130 and other peripheral functions 150 as described above. In this case, since the potential of the node A between the resistance elements R111 and R112 in the low voltage detection circuit 110 is higher than the output potential of the reference voltage source 111, the output of the comparator 112 becomes “L” level. Therefore, the output of the inverter 113 which is the reset signal 1 becomes “H” level, and the CPU 130 and other peripheral functions 150 perform normal operation.

また同様に低電圧検出回路１２０における抵抗素子Ｒ１２１とＲ１２２間のノードＢの電位は、基準電圧源１２１の出力電位より高いため、コンパレータ１２２の出力も、やはり「Ｌ」レベルとなる。よって、リセット信号２であるインバータ１２３の出力も「Ｈ」レベルとなり、リアルタイムクロック１４０は通常動作を行う。よって、リアルタイムクロック１４０は停止していないため、動作／停止レジスタ２０８が保持する値は「１」のままであり、秒カウンタも停止しないためカウント値は通常通り増加する。よって、ＣＰＵ１４０は、リアルタイムクロック１４０の秒カウンタから時刻情報を取得する。   Similarly, since the potential of the node B between the resistance elements R121 and R122 in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121, the output of the comparator 122 is also at the “L” level. Therefore, the output of the inverter 123 that is the reset signal 2 is also at the “H” level, and the real-time clock 140 performs a normal operation. Therefore, since the real-time clock 140 is not stopped, the value held in the operation / stop register 208 remains “1”, and the second counter does not stop, so that the count value increases as usual. Therefore, the CPU 140 acquires time information from the second counter of the real time clock 140.

次に、時刻ｔ１からｔ２の期間では、更に電源電圧ＶＤＤが下がり検出電圧１を下回った場合、および、バッテリの充電や電池の交換等により電源電圧ＶＤＤが上昇するが検出電圧１以下である場合を想定している。よって、この期間では電源電圧ＶＤＤは検出電圧１以下となるが検出電圧２以上である。この場合、低電圧検出回路１１０におけるノードＡの電位は、基準電圧源１１１の出力電位より低くなり、コンパレータ１１２の出力は「Ｈ」レベルとなる。よって、リセット信号１であるインバータ１１３の出力は「Ｌ」レベルとなり、ＣＰＵ１３０やその他の周辺機能１５０はリセットされ、動作を停止する。   Next, in the period from the time t1 to the time t2, when the power supply voltage VDD further decreases and falls below the detection voltage 1, or when the power supply voltage VDD rises due to battery charging or battery replacement, but is below the detection voltage 1 Is assumed. Therefore, in this period, the power supply voltage VDD is equal to or lower than the detection voltage 1, but is equal to or higher than the detection voltage 2. In this case, the potential of the node A in the low voltage detection circuit 110 is lower than the output potential of the reference voltage source 111, and the output of the comparator 112 becomes “H” level. Therefore, the output of the inverter 113 which is the reset signal 1 becomes “L” level, the CPU 130 and other peripheral functions 150 are reset, and the operation is stopped.

ここで低電圧検出回路１２０におけるノードＢの電位は、時刻ｔ１以前と同様、基準電圧源１２１の出力電位より高いため、コンパレータ１２２の出力は「Ｌ」レベルである。よって、リセット信号２であるインバータ１２３の出力も「Ｈ」レベルであり、リアルタイムクロック１４０は通常動作を行い続ける。よって、リアルタイムクロック１４０は停止していないため、動作／停止レジスタ２０８が保持する値は「１」のままであり、秒カウンタも停止しないためカウント値は増加を続ける。   Here, since the potential of the node B in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121 as before time t1, the output of the comparator 122 is at “L” level. Therefore, the output of the inverter 123 that is the reset signal 2 is also at the “H” level, and the real-time clock 140 continues to perform normal operation. Therefore, since the real-time clock 140 is not stopped, the value held in the operation / stop register 208 remains “1”, and the second counter also does not stop, so the count value continues to increase.

次に、時刻ｔ２からｔ３の期間では、電源電圧ＶＤＤが再び検出電圧１より上回った場合を想定している。この場合、低電圧検出回路１１０におけるノードＡの電位は、基準電圧源１１１の出力電位より高くなり、コンパレータ１１２の出力は「Ｌ」レベルとなる。よって、リセット信号１であるインバータ１１３の出力は「Ｈ」レベルとなり、ＣＰＵ１３０やその他の周辺機能１５０はリセットが解除され、動作を開始する（基本的に、その他の周辺機能はＣＰＵ１３０からの信号により動作開始する）。   Next, it is assumed that the power supply voltage VDD again exceeds the detection voltage 1 during the period from time t2 to t3. In this case, the potential of the node A in the low voltage detection circuit 110 becomes higher than the output potential of the reference voltage source 111, and the output of the comparator 112 becomes “L” level. Therefore, the output of the inverter 113 which is the reset signal 1 becomes “H” level, and the reset of the CPU 130 and other peripheral functions 150 is released and the operation is started (basically, other peripheral functions are detected by signals from the CPU 130. Start operation).

低電圧検出回路１２０におけるノードＢの電位は、基準電圧源１２１の出力電位より高いため、コンパレータ１２２の出力は「Ｌ」レベルである。よって、リセット信号２であるインバータ１２３の出力も「Ｈ」レベルであり、リアルタイムクロック１４０は通常動作を行う。よって、リアルタイムクロック１４０は停止していないため、動作／停止レジスタ２０８が保持する値は「１」のままであり、秒カウンタのカウント値は増加する。   Since the potential of the node B in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121, the output of the comparator 122 is at the “L” level. Therefore, the output of the inverter 123 that is the reset signal 2 is also at the “H” level, and the real-time clock 140 performs a normal operation. Therefore, since the real-time clock 140 is not stopped, the value held by the operation / stop register 208 remains “1”, and the count value of the second counter increases.

ここで、ＣＰＵ１３０は、リセットから復帰したことから時刻情報を再度取得するため、リアルタイムクロック１４０が動作しているかどうかを確認するため動作／停止レジスタ２０８の値を読み出す。上述したように動作／停止レジスタ２０８の値は、時刻ｔ１からｔ２の期間、リアルタイムクロック１４０が停止していないため、「１」のままである。よって、ＣＰＵ１３０は、リアルタイムクロック１４０が動作していると確認した後、秒カウンタの時刻情報を取得する。   Here, the CPU 130 reads the value of the operation / stop register 208 in order to confirm whether or not the real-time clock 140 is operating in order to acquire time information again after returning from the reset. As described above, the value of the operation / stop register 208 remains “1” because the real-time clock 140 is not stopped during the period from time t1 to time t2. Therefore, after confirming that the real-time clock 140 is operating, the CPU 130 acquires time information of the second counter.

時刻ｔ３以後は、電源電圧ＶＤＤが検出電圧１以上であり、ＣＰＵ１３０が時刻情報取得済みの場合である。よってこの期間は時刻ｔ１以前と同様の動作を行う。以上が図３のタイムチャートにおける本実施の形態のマイクロコントローラの動作の説明である。   After time t3, the power supply voltage VDD is equal to or higher than the detection voltage 1, and the CPU 130 has acquired time information. Therefore, during this period, the same operation as before time t1 is performed. The above is the description of the operation of the microcontroller of the present embodiment in the time chart of FIG.

次に、図４のタイムチャートにおける本実施の形態のマイクロコントローラ１００の動作説明を行う。まず、時刻ｔ４までの期間では、電源電圧ＶＤＤが低下するが検出電圧１以上である場合である。この場合、低電圧検出回路１１０における抵抗素子Ｒ１１１とＲ１１２間のノードＡの電位は、基準電圧源１１１の出力電位より高いため、コンパレータ１１２の出力は「Ｌ」レベルとなる。よって、リセット信号１であるインバータ１１３の出力は「Ｈ」レベルとなり、ＣＰＵ１３０やその他の周辺機能１５０は通常動作を行う。   Next, the operation of the microcontroller 100 of the present embodiment in the time chart of FIG. 4 will be described. First, in the period up to time t4, the power supply voltage VDD decreases but is the detection voltage 1 or more. In this case, since the potential of the node A between the resistance elements R111 and R112 in the low voltage detection circuit 110 is higher than the output potential of the reference voltage source 111, the output of the comparator 112 becomes “L” level. Therefore, the output of the inverter 113 which is the reset signal 1 becomes “H” level, and the CPU 130 and other peripheral functions 150 perform normal operation.

また同様に低電圧検出回路１２０における抵抗素子Ｒ１２１とＲ１２２間のノードＢの電位は、基準電圧源１２１の出力電位より高いため、コンパレータ１２２の出力も、やはり「Ｌ」レベルとなる。よって、リセット信号２であるインバータ１２３の出力も「Ｈ」レベルとなり、リアルタイムクロック１４０は通常動作を行う。よって、リアルタイムクロック１４０は停止していないため、動作／停止レジスタ２０８の値は「１」のままであり、秒カウンタも停止しないためカウント値が増加する。よって、ＣＰＵ１３０は、リアルタイムクロック１４０の秒カウンタから時刻情報を取得する。   Similarly, since the potential of the node B between the resistance elements R121 and R122 in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121, the output of the comparator 122 is also at the “L” level. Therefore, the output of the inverter 123 that is the reset signal 2 is also at the “H” level, and the real-time clock 140 performs a normal operation. Therefore, since the real-time clock 140 is not stopped, the value of the operation / stop register 208 remains “1”, and the count value is increased because the second counter is not stopped. Therefore, the CPU 130 acquires time information from the second counter of the real time clock 140.

次に、時刻ｔ４からｔ５の期間では、更に電源電圧ＶＤＤが下がり検出電圧１以下となるが検出電圧２以上の場合である。この場合、低電圧検出回路１１０におけるノードＡの電位は、基準電圧源１１１の出力電位より低くなり、コンパレータ１１２の出力は「Ｈ」レベルとなる。よって、リセット信号１であるインバータ１１３の出力は「Ｌ」レベルとなり、ＣＰＵ１３０やその他の周辺機能１５０はリセットされ、動作を停止する。   Next, in the period from the time t4 to the time t5, the power supply voltage VDD further decreases and becomes the detection voltage 1 or less, but is the detection voltage 2 or more. In this case, the potential of the node A in the low voltage detection circuit 110 is lower than the output potential of the reference voltage source 111, and the output of the comparator 112 becomes “H” level. Therefore, the output of the inverter 113 which is the reset signal 1 becomes “L” level, the CPU 130 and other peripheral functions 150 are reset, and the operation is stopped.

ここで低電圧検出回路１２０におけるノードＢの電位は、時刻ｔ１以前と同様、基準電圧源１２１の出力電位より高いため、コンパレータ１２２の出力は「Ｌ」レベルである。よって、リセット信号２であるインバータ１２３の出力も「Ｈ」レベルであり、リアルタイムクロック１４０は通常動作を行い続ける。よって、リアルタイムクロック１４０は停止していないため、動作／停止レジスタ２０８の値は「１」のままであり、秒カウンタも停止しないためカウント値は増加を続ける。   Here, since the potential of the node B in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121 as before time t1, the output of the comparator 122 is at “L” level. Therefore, the output of the inverter 123 that is the reset signal 2 is also at the “H” level, and the real-time clock 140 continues to perform normal operation. Therefore, since the real-time clock 140 is not stopped, the value of the operation / stop register 208 remains “1”, and the second counter does not stop, so the count value continues to increase.

次に、時刻ｔ５からｔ６の期間では、更に電源電圧ＶＤＤが下がり検出電圧２以下となる場合である。この場合、低電圧検出回路１１０におけるノードＡの電位は、基準電圧源１１１の出力電位より低いままであり、コンパレータ１１２の出力は「Ｈ」レベルである。よって、リセット信号１であるインバータ１１３の出力は「Ｌ」レベルであり、ＣＰＵ１３０やその他の周辺機能１５０は動作を停止したままである。   Next, in the period from time t5 to t6, the power supply voltage VDD further decreases and becomes the detection voltage 2 or less. In this case, the potential of the node A in the low voltage detection circuit 110 remains lower than the output potential of the reference voltage source 111, and the output of the comparator 112 is at “H” level. Therefore, the output of the inverter 113 that is the reset signal 1 is at the “L” level, and the CPU 130 and other peripheral functions 150 remain stopped.

ここで、低電圧検出回路１２０におけるノードＢの電位も、基準電圧源１２１の出力電位より低くなるため、コンパレータ１２２の出力は「Ｈ」レベルとなる。よって、リセット信号２であるインバータ１２３の出力は「Ｌ」レベルとなり、リアルタイムクロック１４０はリセットされ、動作を停止する。よって、動作／停止レジスタ２０８の値は「０」となり、秒カウンタもリセットされカウンタの値は「０」となる。   Here, since the potential of the node B in the low voltage detection circuit 120 is also lower than the output potential of the reference voltage source 121, the output of the comparator 122 is at "H" level. Therefore, the output of the inverter 123, which is the reset signal 2, becomes “L” level, the real-time clock 140 is reset, and the operation is stopped. Therefore, the value of the operation / stop register 208 becomes “0”, the second counter is also reset, and the value of the counter becomes “0”.

次に、時刻ｔ６からｔ７の期間は、電源電圧ＶＤＤが上がり検出電圧２以上となるが検出電圧１以下の場合である。この場合、低電圧検出回路１１０におけるノードＡの電位は、基準電圧源１１１の出力電位より低いままであり、コンパレータ１１２の出力は「Ｈ」レベルである。よって、リセット信号１であるインバータ１１３の出力は「Ｌ」レベルであり、ＣＰＵ１３０やその他の周辺機能１５０は動作を停止したままである。   Next, the period from time t6 to t7 is a case where the power supply voltage VDD rises and becomes equal to or higher than the detection voltage 2 but is equal to or lower than the detection voltage 1. In this case, the potential of the node A in the low voltage detection circuit 110 remains lower than the output potential of the reference voltage source 111, and the output of the comparator 112 is at “H” level. Therefore, the output of the inverter 113 that is the reset signal 1 is at the “L” level, and the CPU 130 and other peripheral functions 150 remain stopped.

ここで、低電圧検出回路１２０におけるノードＢの電位は、基準電圧源１２１の出力電位は高くなるため、コンパレータ１２２の出力は「Ｌ」レベルとなる。よって、リセット信号２であるインバータ１２３の出力は「Ｈ」レベルとなり、リアルタイムクロック１４０は動作可能状態となる。ただし、上述のようにＣＰＵ１３０のリセットが解除されていないため、時刻情報が設定されず、また動作／停止レジスタ２０８の値も「０」のままである。よって、サブカウンタ２０１１も動作せず、秒カウンタの値も「０」のままであり、リアルタイムクロック１４０は動作停止の状態を続ける。   Here, since the potential of the node B in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121, the output of the comparator 122 is at "L" level. Therefore, the output of the inverter 123 which is the reset signal 2 becomes “H” level, and the real-time clock 140 becomes operable. However, since the reset of the CPU 130 has not been released as described above, the time information is not set, and the value of the operation / stop register 208 remains “0”. Accordingly, the sub-counter 2011 does not operate, the value of the second counter remains “0”, and the real-time clock 140 continues to be stopped.

次に、時刻ｔ７からｔ８の期間では、電源電圧ＶＤＤが上がり検出電圧１以上となる場合である。この場合、低電圧検出回路１１０におけるノードＡの電位は、基準電圧源１１１の出力電位より高くなり、コンパレータ１１２の出力は「Ｌ」レベルとなる。よって、リセット信号１であるインバータ１１３の出力は「Ｈ」レベルとなり、ＣＰＵ１３０やその他の周辺機能１５０はリセットが解除され、動作を開始する。   Next, in the period from time t7 to t8, the power supply voltage VDD rises and becomes the detected voltage 1 or more. In this case, the potential of the node A in the low voltage detection circuit 110 becomes higher than the output potential of the reference voltage source 111, and the output of the comparator 112 becomes “L” level. Therefore, the output of the inverter 113 which is the reset signal 1 becomes “H” level, and the CPU 130 and other peripheral functions 150 are released from the reset state and start operating.

ここで低電圧検出回路１２０におけるノードＢの電位は、基準電圧源１２１の出力電位より高いため、コンパレータ１２２の出力は「Ｌ」レベルである。よって、リセット信号２であるインバータ１２３の出力も「Ｈ」レベルであり、リアルタイムクロック１４０は時刻ｔ６からｔ７の期間と同様動作可能であるが停止状態である。   Here, since the potential of the node B in the low voltage detection circuit 120 is higher than the output potential of the reference voltage source 121, the output of the comparator 122 is at "L" level. Therefore, the output of the inverter 123, which is the reset signal 2, is also at the “H” level, and the real-time clock 140 can operate in the same manner as the period from time t6 to time t7, but is in a stopped state.

ここで、ＣＰＵ１３０は、リセットから復帰したことから時刻情報を再度取得するため、リアルタイムクロック１４０が動作しているかどうか動作／停止レジスタ２０８の値を読み出す。上述したように動作／停止レジスタ２０８の値は、時刻ｔ５からｔ７の期間、リアルタイムクロック１４０が停止していたため、「０」のままである。よって、ＣＰＵ１３０は、リアルタイムクロック１４０が動作していないことを確認後、例えば、ユーザに対し時刻情報を再設定するメッセージを外部ディスプレイに表示する等の処理を行い、時刻設定情報を取得し、この取得した時刻設定情報に基づきリアルタイムクロック１４０の秒カウンタにカウンタ値を設定（本例では「３４」の値を設定）する。また、動作／停止レジスタ２０８の値を「０」から「１」に書き換え、サブカウンタ２０１１を動作させ、リアルタイムクロック１４０が再び動作を開始する。以後、時刻ｔ８以降は、時刻ｔ４以前の期間と同様の動作となる。   Here, the CPU 130 reads the value of the operation / stop register 208 as to whether or not the real-time clock 140 is operating in order to acquire time information again after returning from the reset. As described above, the value of the operation / stop register 208 remains “0” because the real-time clock 140 is stopped during the period from time t5 to time t7. Therefore, after confirming that the real-time clock 140 is not operating, the CPU 130 performs processing such as displaying a message for resetting the time information on the external display to the user, and acquires the time setting information. Based on the acquired time setting information, a counter value is set in the second counter of the real time clock 140 (in this example, a value of “34” is set). Further, the value of the operation / stop register 208 is rewritten from “0” to “1”, the sub-counter 2011 is operated, and the real-time clock 140 starts operating again. Thereafter, after time t8, the operation is the same as the period before time t4.

ここで、本例のマイクロコントローラを有する機器システムが、現在時刻を利用せず、主にシステム内部のローカル時間でリアルタイムクロック１４０を利用する場合（例えば、ある時刻間の秒カウンタの値の差分のみ利用する等）では、時刻の再設定が必要ないため、電源電圧ＶＤＤが検出電圧２以上になった時点でリアルタイムクロック１４０は動作してもよい。   Here, when the device system having the microcontroller of this example does not use the current time but uses the real-time clock 140 mainly in the local time inside the system (for example, only the difference in the value of the second counter between certain times) For example, the real time clock 140 may operate when the power supply voltage VDD becomes equal to or higher than the detection voltage 2 because the time does not need to be reset.

以上が図４のタイムチャートにおける本実施の形態のマイクロコントローラの動作の説明である。   The above is the description of the operation of the microcontroller of the present embodiment in the time chart of FIG.

ここで、補足として電源電圧ＶＤＤが低下し、例えばレギュレータ等で構成される基準電圧源１１１や１２１の動作限界電圧以下（例えば、０．７Ｖ以下）になった場合を説明する。この様な条件下では、基準電圧源１１１、１２１から所定の電圧が出力されなくなりノードＡ、Ｂの電圧と比較するコンパレータ１１２、１２２の出力、同時にインバータ１１３、１２３が出力するリセット信号１、２が反転する可能性がある（リセット信号１、２が「Ｈ」レベルになる可能性がある）。よって、電源電圧ＶＤＤが低下した状態でＣＰＵ１３０等が起動し、機器が暴走する可能性が考えられる。   Here, as a supplement, a case will be described in which the power supply voltage VDD decreases and becomes equal to or lower than the operation limit voltage (for example, 0.7 V or lower) of the reference voltage source 111 or 121 configured by, for example, a regulator. Under such conditions, the predetermined voltage is not output from the reference voltage sources 111 and 121, the outputs of the comparators 112 and 122 that are compared with the voltages of the nodes A and B, and the reset signals 1 and 2 that the inverters 113 and 123 output simultaneously. May be inverted (the reset signals 1 and 2 may become “H” level). Therefore, there is a possibility that the CPU 130 or the like is started in a state where the power supply voltage VDD is lowered, and the device runs out of control.

しかし、そもそもこの場合、電源電圧ＶＤＤは、ＣＰＵ１３０、その他の周辺機能１５０、リアルタイムクロック１４０の動作限界電圧を下回っており、動作することができない。またここで、低電圧で動作可能なリアルタイムクロック１４０であっても、水晶振動子の発振が止まってしまうため動作することができない。よって以上のことから、電源電圧ＶＤＤの低下により、基準電圧源１１１、１２１の動作限界電圧以下になったとしても問題は生じないことがわかる。   However, in this case, the power supply voltage VDD is lower than the operation limit voltages of the CPU 130, other peripheral functions 150, and the real time clock 140, and cannot operate. Here, even the real-time clock 140 that can operate at a low voltage cannot be operated because the oscillation of the crystal unit stops. Therefore, from the above, it can be seen that no problem occurs even if the power supply voltage VDD drops below the operation limit voltage of the reference voltage sources 111 and 121 due to a decrease in the power supply voltage VDD.

次に、図５に図３、図４の動作状態を含めた本実施の形態のマイクロコントローラ１００の動作処理手順を示す。   Next, FIG. 5 shows an operation processing procedure of the microcontroller 100 of the present embodiment including the operation states of FIGS.

まず、マイクロコントローラ１００は、低電圧検出回路１１０において電源電圧ＶＤＤが検出電圧１（例えば２．０Ｖ）より高いかどうかを判断する（Ｓ１０１）。次に、Ｓ１０１で電源電圧ＶＤＤが検出電圧１より低いと判断された場合（Ｓ１０１ＮＯ）、Ｓ１０１に戻る。   First, the microcontroller 100 determines whether or not the power supply voltage VDD is higher than the detection voltage 1 (for example, 2.0 V) in the low voltage detection circuit 110 (S101). Next, when it is determined in S101 that the power supply voltage VDD is lower than the detection voltage 1 (S101 NO), the process returns to S101.

一方、Ｓ１０１で電源電圧ＶＤＤが検出電圧１より高いと判断された場合（Ｓ１０１ＹＥＳ）、リセット信号１はディセーブルとなり、ＣＰＵ１３０が動作を開始する（Ｓ１０２）。続いて、ＣＰＵ１３０はリアルタイムクロック１４０の動作／停止レジスタ２０８が保持する値を読み出し、リアルタイムクロック１４０が動作しているかどうかを判断する（Ｓ１０３）。   On the other hand, when it is determined in S101 that the power supply voltage VDD is higher than the detection voltage 1 (S101 YES), the reset signal 1 is disabled and the CPU 130 starts operating (S102). Subsequently, the CPU 130 reads the value held in the operation / stop register 208 of the real-time clock 140, and determines whether or not the real-time clock 140 is operating (S103).

次に、Ｓ１０３でリアルタイムクロック１４０が動作をしていると判断された場合（Ｓ１０３ＹＥＳ）、リアルタイムクロック１４０の各カウンタの時刻情報をＣＰＵ１３０が読み取り、処理に利用する。また、その他の周辺機能１５０の初期設定を行い、動作を開始する（Ｓ１０４）。一方、Ｓ１０３でリアルタイムクロック１４０が動作をしていないと判断された場合（Ｓ１０３ＮＯ）、リアルタイムクロック１４０の初期設定（時刻情報セット）を行い、動作を開始させる。また、その他の周辺機能１５０の初期設定を行い、動作を開始する（Ｓ１１４）。続いて、ＣＰＵ１３０、その他の周辺機能１５０、リアルタイムクロック１４０の動作を継続させる（Ｓ１０５）。続いて、低電圧検出回路１１０において電源電圧ＶＤＤが検出電圧１（例えば２．０Ｖ）より低いかどうかを判断する（Ｓ１０６）。次に、Ｓ１０６で電源電圧ＶＤＤが検出電圧１より高いと判断された場合（Ｓ１０６ＮＯ）、Ｓ１０５に戻る。   Next, when it is determined in S103 that the real-time clock 140 is operating (YES in S103), the CPU 130 reads the time information of each counter of the real-time clock 140 and uses it for processing. In addition, initialization of other peripheral functions 150 is performed, and the operation is started (S104). On the other hand, if it is determined in S103 that the real-time clock 140 is not operating (NO in S103), the real-time clock 140 is initialized (time information set) and the operation is started. In addition, initial setting of other peripheral functions 150 is performed, and the operation is started (S114). Subsequently, the operation of the CPU 130, other peripheral functions 150, and the real time clock 140 is continued (S105). Subsequently, in the low voltage detection circuit 110, it is determined whether or not the power supply voltage VDD is lower than the detection voltage 1 (for example, 2.0 V) (S106). Next, when it is determined in S106 that the power supply voltage VDD is higher than the detection voltage 1 (S106 NO), the process returns to S105.

一方、Ｓ１０６で電源電圧ＶＤＤが検出電圧１より高いと判断された場合（Ｓ１０６ＹＥＳ）、リセット信号１はイネーブルとなり、ＣＰＵ１３０、その他の周辺機能１５０がリセットされる（Ｓ１０７）。   On the other hand, when it is determined in S106 that the power supply voltage VDD is higher than the detection voltage 1 (S106 YES), the reset signal 1 is enabled, and the CPU 130 and other peripheral functions 150 are reset (S107).

次に、リアルタイムクロック１４０が動作をしている場合（Ｓ１０８ＹＥＳ）、ＣＰＵ１３０、その他の周辺機能１５０は機能停止状態を継続し、リアルタイムクロック１４０は動作状態を継続する（Ｓ１０９）。一方、リアルタイムクロック１４０が動作をしていない場合（Ｓ１０８ＮＯ）、ＣＰＵ１３０、その他の周辺機能１５０、リアルタイムクロック１４０は機能停止状態を継続する（Ｓ１１５）。続いて、低電圧検出回路１１０において電源電圧ＶＤＤが検出電圧１より低いかどうかを判断する（Ｓ１１０）。次に、Ｓ１１０で電源電圧ＶＤＤが検出電圧１より高いと判断された場合（Ｓ１１０ＮＯ）、Ｓ１０２に戻る。   Next, when the real-time clock 140 is operating (YES in S108), the CPU 130 and other peripheral functions 150 continue to be in the function stop state, and the real-time clock 140 continues to operate (S109). On the other hand, when the real-time clock 140 is not operating (S108 NO), the CPU 130, other peripheral functions 150, and the real-time clock 140 continue to be in a function stop state (S115). Subsequently, in the low voltage detection circuit 110, it is determined whether or not the power supply voltage VDD is lower than the detection voltage 1 (S110). Next, when it is determined in S110 that the power supply voltage VDD is higher than the detection voltage 1 (S110 NO), the process returns to S102.

一方、Ｓ１１０で電源電圧ＶＤＤが検出電圧２より低いと判断された場合（Ｓ１１０ＹＥＳ）、低電圧検出回路１２０において電源電圧ＶＤＤが検出電圧２より低いかどうかを判断する（Ｓ１１１）。次に、Ｓ１１１で電源電圧ＶＤＤが検出電圧２より高いと判断された場合（Ｓ１１１ＮＯ）、Ｓ１０８に戻る。   On the other hand, if it is determined in S110 that the power supply voltage VDD is lower than the detection voltage 2 (S110 YES), the low voltage detection circuit 120 determines whether the power supply voltage VDD is lower than the detection voltage 2 (S111). Next, when it is determined in S111 that the power supply voltage VDD is higher than the detection voltage 2 (NO in S111), the process returns to S108.

一方、Ｓ１１１で電源電圧ＶＤＤが検出電圧２より低いと判断された場合（Ｓ１１１ＹＥＳ）、リセット信号２はイネーブルとなり、リアルタイムクロック１４０がリセットされる（Ｓ１１２）。続いて、ＣＰＵ１３０、その他の周辺機能１５０、リアルタイムクロック１４０は機能停止状態を継続する（Ｓ１１３）。その後、Ｓ１１１に戻る。以上、マイクロコントローラ１００の動作処理手順の説明とする。   On the other hand, if it is determined in S111 that the power supply voltage VDD is lower than the detection voltage 2 (S111 YES), the reset signal 2 is enabled and the real-time clock 140 is reset (S112). Subsequently, the CPU 130, other peripheral functions 150, and the real-time clock 140 continue to be in a function stop state (S113). Thereafter, the process returns to S111. The operation processing procedure of the microcontroller 100 is described above.

以上のことから、本発明による実施の形態のマイクロコントローラは以下のような効果がある。従来のマイクロコントローラは、ＣＰＵを中心に考えて設計されており、電源電圧の低下によるマイクロコントローラの暴走を防ぐため、ＣＰＵの最低動作限度電圧を基準にして同一チップ上にある全ての機能（例えば、リアルタイムクロック等）にリセットをかけていた。よって、ＣＰＵの最低動作限度電圧になるたびに同一チップ上にあるリアルタイムクロック等のＣＰＵよりも低電圧で動作する機能を含めて全て動作を停止してしまうため、ユーザに対し時刻情報の再設定等、製品の利便性を損なう操作を強いていた。   From the above, the microcontroller according to the embodiment of the present invention has the following effects. Conventional microcontrollers are designed with the CPU at the center, and in order to prevent the microcontroller from running away due to a drop in power supply voltage, all functions on the same chip (for example, the minimum operating voltage limit of the CPU) , The real-time clock, etc.) was reset. Therefore, every time the CPU reaches the minimum operating limit voltage, all operations including functions that operate at a lower voltage than the CPU, such as a real-time clock on the same chip, are stopped. For example, operations that impair the convenience of the product were forced.

本発明による実施の形態のマイクロコントローラは、同一チップ上にあるにも関わらず、比較的高い動作保障最低電圧で動作するＣＰＵ等の機能を検出電圧１でリセット信号１によりリセットし、より低い動作保障最低電圧で動作するリアルタイムクロック等の機能を検出電圧２でリセット信号２によりリセットする。このことにより、バッテリ等の電源電圧が低下しＣＰＵ等がリセットされても、より低い電源電圧になるまでリアルタイムクロックが動作可能であり、ＣＰＵのリセットによる時刻情報の再設定を行わなくてよくなる。このため、ユーザの利便性を損なわず、さらにワンチップによりマイクロコントローラを実現できるため、製造コスト等の増加も伴わない。   The microcontroller according to the embodiment of the present invention resets the function of the CPU or the like that operates at a relatively high minimum operation-guaranteed voltage by the reset signal 1 with the detection voltage 1 even though it is on the same chip, and operates at a lower level. A function such as a real-time clock that operates at the guaranteed minimum voltage is reset by the reset signal 2 at the detection voltage 2. As a result, even if the power supply voltage of the battery or the like is reduced and the CPU or the like is reset, the real-time clock can operate until the power supply voltage becomes lower, and it is not necessary to reset the time information by resetting the CPU. For this reason, since the microcontroller can be realized by one chip without impairing the convenience of the user, the manufacturing cost is not increased.

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。よって、検出電圧２までリセットされない機能としては、リアルタイムクロック以外のものであってもよい。つまり、同一チップ上において、少なくとも２以上の電圧検出回路を有し、それぞれが異なる検出電圧（上述した例で言うところの検出電圧１、２）で電源電圧を検出し、リセット信号を出力する機能を有する全てのマイクロコントローラに有効である。例えば、上述した実施の形態では、リセット信号２で制御されている機能として、リアルタイムクロックを記載しているが、リアルタイムクロックの代わりに、外付けＩＣへのクロック供給を行ったり圧電ブザーへブザー出力を行ったりするクロック出力回路を用いてもよい。この場合だと、例えば電源電圧ＶＤＤが下がりＣＰＵがリセット信号１によりリセットされても、クロック出力回路はリセット信号１ではリセットされず動作し続ける。このため、クロック出力回路のクロック出力をブザー出力として使用し、ユーザへ電圧低下をブザーにより知らせることができる機能をワンチップのマイクロコントローラで実現できる。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. Therefore, the function that is not reset to the detection voltage 2 may be other than the real-time clock. That is, the function of having at least two or more voltage detection circuits on the same chip, each detecting a power supply voltage with different detection voltages (detection voltages 1 and 2 in the above example), and outputting a reset signal. It is effective for all microcontrollers having For example, in the above-described embodiment, a real-time clock is described as a function controlled by the reset signal 2, but a clock is supplied to an external IC or a buzzer is output to a piezoelectric buzzer instead of the real-time clock. Alternatively, a clock output circuit that performs the above may be used. In this case, for example, even if the power supply voltage VDD decreases and the CPU is reset by the reset signal 1, the clock output circuit continues to operate without being reset by the reset signal 1. For this reason, a function that can use the clock output of the clock output circuit as a buzzer output and notify the user of a voltage drop by the buzzer can be realized by a one-chip microcontroller.

実施の形態にかかるマイクロコントローラの構成の一例Example of the configuration of a microcontroller according to an embodiment 実施の形態にかかるリアルタイムクロックの構成の一例Example of configuration of real-time clock according to embodiment 実施の形態にかかるマイクロコントローラのタイムチャートの一例Example of time chart of the microcontroller according to the embodiment 実施の形態にかかるマイクロコントローラのタイムチャートの一例Example of time chart of the microcontroller according to the embodiment 実施の形態にかかるマイクロコントローラの動作順序のチャートの一例Example of chart of operation sequence of microcontroller according to embodiment 従来技術にかかるマイクロコントローラの構成の一例Example of the structure of a microcontroller according to the prior art

符号の説明Explanation of symbols

１００ マイクロコントローラ
１１０、１２０ 低電圧検出回路
１１１、１２１ 基準電圧源
１１２、１２２ コンパレータ
１１３、１２３ インバータ
１３０ ＣＰＵ
１３１ フラッシュＲＯＭ
１３２ ＲＡＭ
１４０ リアルタイムクロック
１５０ その他の周辺機能
１５１ データ入出力端子
１６０ 内部バス
１７０ 水晶振動子
１７１、１７２、１８１、１８２ 外部端子
Ｒ１１１、Ｒ１１２、Ｒ１２１、Ｒ１２２ 抵抗素子 100 Microcontroller 110, 120 Low voltage detection circuit 111, 121 Reference voltage source 112, 122 Comparator 113, 123 Inverter 130 CPU
131 Flash ROM
132 RAM
140 Real-time clock 150 Other peripheral functions 151 Data input / output terminal 160 Internal bus 170 Crystal resonators 171, 172, 181, 182 External terminals R111, R112, R121, R122 Resistance element

Claims (7)

同一チップ上にＣＰＵとリアルタイムクロックを有するマイクロコントローラであって、
電源電圧が第１の電圧値以下になったとき前記ＣＰＵを停止させる信号を出力する第１の低電圧検出回路と、
電源電圧が前記第１の電圧値より低い第２の電圧値になったときに前記リアルタイムクロックを停止させる信号を出力する第２の低電圧検出回路と、
を有するマイクロコントローラ。 A microcontroller having a CPU and a real-time clock on the same chip,
A first low voltage detection circuit for outputting a signal for stopping the CPU when a power supply voltage becomes equal to or lower than a first voltage value;
A second low voltage detection circuit that outputs a signal for stopping the real-time clock when a power supply voltage becomes a second voltage value lower than the first voltage value;
Having a microcontroller. 前記第１の電圧値は、ＣＰＵの動作保障最低電圧である請求項１に記載のマイクロコントローラ。   The microcontroller according to claim 1, wherein the first voltage value is a minimum operation-guaranteed voltage of the CPU. 前記ＣＰＵの動作保障最低電圧は、ＣＰＵとメモリの通信に必要な電圧である請求項２に記載のマイクロコントローラ。   The microcontroller according to claim 2, wherein the minimum operation guarantee voltage of the CPU is a voltage necessary for communication between the CPU and the memory. 前記第１の低電圧検出回路は、
第１の基準電圧源と、
前記第１の基準電圧源から出力される電圧と前記第１の電圧値に基づいて生成される電圧に応じて、前記ＣＰＵを停止させる信号を生成する第１の比較器と、
を有する請求項１から請求項３のいずれか１項に記載のマイクロコントローラ。 The first low voltage detection circuit includes:
A first reference voltage source;
A first comparator for generating a signal for stopping the CPU in accordance with a voltage output from the first reference voltage source and a voltage generated based on the first voltage value;
The microcontroller according to any one of claims 1 to 3, further comprising: 前記第２の低電圧検出回路は、
第２の基準電圧源と、
前記第２の基準電圧源から出力される電圧と前記第２の電圧値に基づいて生成される電圧に応じて、前記リアルタイムクロックを停止させる信号を生成する第２の比較器と、
を有する請求項１から請求項４のいずれか１項に記載のマイクロコントローラ。 The second low voltage detection circuit includes:
A second reference voltage source;
A second comparator for generating a signal for stopping the real-time clock in response to a voltage output from the second reference voltage source and a voltage generated based on the second voltage value;
5. The microcontroller according to claim 1, comprising: 電源電圧が第１の電圧値以下になったときＣＰＵを停止し、
電源電圧が前記第１の電圧値より低い第２の電圧値になったときに前記ＣＰＵと同一のチップ上にあるリアルタイムクロックを停止するマイクロコントローラの制御方法。 When the power supply voltage falls below the first voltage value, the CPU is stopped,
A method of controlling a microcontroller, which stops a real-time clock on the same chip as the CPU when a power supply voltage becomes a second voltage value lower than the first voltage value. 前記第１の電圧値は、ＣＰＵの動作保障最低電圧である請求項６に記載のマイクロコントローラの制御方法。   The microcontroller control method according to claim 6, wherein the first voltage value is a CPU operation guarantee minimum voltage.
JP2007201809A 2007-08-02 2007-08-02 Micro-controller and its control method Pending JP2009037456A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007201809A JP2009037456A (en) 2007-08-02 2007-08-02 Micro-controller and its control method
US12/216,769 US8296588B2 (en) 2007-08-02 2008-07-10 Microcontroller and control method therefor
CN200810144784.XA CN101359236B (en) 2007-08-02 2008-08-01 Microcontroller and control method therefore
US13/608,847 US8788854B2 (en) 2007-08-02 2012-09-10 Microcontroller and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007201809A JP2009037456A (en) 2007-08-02 2007-08-02 Micro-controller and its control method

Publications (1)

Publication Number Publication Date
JP2009037456A true JP2009037456A (en) 2009-02-19

Family

ID=40331698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007201809A Pending JP2009037456A (en) 2007-08-02 2007-08-02 Micro-controller and its control method

Country Status (3)

Country Link
US (2) US8296588B2 (en)
JP (1) JP2009037456A (en)
CN (1) CN101359236B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210152A (en) * 2010-03-30 2011-10-20 Renesas Electronics Corp Microcomputer
JP2012048527A (en) * 2010-08-27 2012-03-08 Seiko Epson Corp Real-time clock module, electronic device, and control method
JP7494610B2 (en) 2020-07-10 2024-06-04 セイコーエプソン株式会社 Circuit device and real-time clock device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037456A (en) * 2007-08-02 2009-02-19 Nec Electronics Corp Micro-controller and its control method
TW201015282A (en) * 2008-10-09 2010-04-16 Realtek Semiconductor Corp Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit
GB2472030B (en) * 2009-07-22 2011-11-02 Wolfson Microelectronics Plc Real-time clock
CN103050142B (en) * 2011-10-13 2016-04-27 赛恩倍吉科技顾问（深圳）有限公司 Solid state hard disc electric power system
CN103576074A (en) * 2012-08-06 2014-02-12 上海海尔集成电路有限公司 Real-time clock module test device
JP2015011505A (en) * 2013-06-28 2015-01-19 ソニー株式会社 Voltage detector, electronic device, and control method of voltage detector
US9651630B2 (en) * 2013-07-17 2017-05-16 Infineon Technologies Ag Circuitry and method for monitoring a power supply of an electronic device
TWI521534B (en) * 2013-10-09 2016-02-11 新唐科技股份有限公司 Integrated circuit and operation method thereof
CN104808761A (en) * 2015-04-29 2015-07-29 联想(北京)有限公司 Power supply method, power supply system and electronic equipment
CN105955009B (en) * 2016-04-27 2019-12-10 深圳市元征科技股份有限公司 Power supply circuit of real-time clock and intelligent bracelet
JP6837762B2 (en) * 2016-06-28 2021-03-03 ラピスセミコンダクタ株式会社 Semiconductor integrated circuit and power supply switching method
CN106843435A (en) * 2016-12-21 2017-06-13 深圳市紫光同创电子有限公司 A kind of chip reset circuit and method for PLD
JP2019106053A (en) * 2017-12-13 2019-06-27 ルネサスエレクトロニクス株式会社 Semiconductor device
TWI678043B (en) * 2018-06-26 2019-11-21 新唐科技股份有限公司 Microcontroller unit and protection method for eft events

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268058A (en) * 1987-04-27 1988-11-04 Sony Corp Microcomputer
JPH03109665A (en) * 1989-09-22 1991-05-09 Toshiba Corp Microcomputer device
JPH0460710A (en) * 1990-06-28 1992-02-26 Sanyo Electric Co Ltd Reset processing method for micro computer
JPH06230153A (en) * 1993-01-29 1994-08-19 Victor Co Of Japan Ltd Electronic timepiece
JPH11351669A (en) * 1998-06-10 1999-12-24 Sharp Corp Electric apparatus
JP2001228932A (en) * 2000-02-15 2001-08-24 Ricoh Co Ltd Real-time clock device
JP2002222030A (en) * 2001-01-29 2002-08-09 Seiko Instruments Inc Portable electronic equipment
JP2002354707A (en) * 2001-05-21 2002-12-06 Mitsubishi Electric Corp Integrated semiconductor circuit
JP2004061379A (en) * 2002-07-30 2004-02-26 Ricoh Co Ltd Real time clock and system using real time clock
JP2005190483A (en) * 2003-12-24 2005-07-14 Samsung Electronics Co Ltd Processor system for reducing power consumption in idle mode and its method
JP2006195560A (en) * 2005-01-11 2006-07-27 Matsushita Electric Ind Co Ltd Electronic device
JP2007018428A (en) * 2005-07-11 2007-01-25 Denso Wave Inc Personal digital assistance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696950A (en) * 1993-09-29 1997-12-09 Seiko Epson Corporation Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers
US5715465A (en) * 1994-04-29 1998-02-03 Dell Usa, L.P. Power supply control apparatus using last power state memory
US6137192A (en) * 1998-05-15 2000-10-24 Energenius, Inc. Embedded backup energy storage unit
US6721892B1 (en) * 2000-05-09 2004-04-13 Palmone, Inc. Dynamic performance adjustment of computation means
US6556901B2 (en) * 2000-06-29 2003-04-29 Denso Corporation Electronic control unit and method measuring and using electric power-off period
FI115811B (en) * 2001-06-27 2005-07-15 Nokia Corp Procedure for checking time data, system and terminal
KR100433532B1 (en) * 2001-12-29 2004-05-31 삼성전자주식회사 Apparatus and method for managing power
US7287169B2 (en) * 2002-10-10 2007-10-23 Stmicroelectronics, Inc. Electronic device and timer therefor with tamper event stamp features and related methods
US7765334B2 (en) * 2004-05-12 2010-07-27 Canon Kabushiki Kaisha Electronic apparatus for use with removable storage medium, control method therefor, and program for implementing the method
US7343504B2 (en) * 2004-06-30 2008-03-11 Silicon Labs Cp, Inc. Micro controller unit (MCU) with RTC
JP2006079332A (en) 2004-09-09 2006-03-23 Seiko Epson Corp Integrated circuit device, microcomputer and electronic equipment
US7516339B2 (en) * 2005-05-05 2009-04-07 Irvine Sensors Corp. Low power electronic circuit incorporating real time clock
US7640424B2 (en) * 2005-10-13 2009-12-29 Sandisk Corporation Initialization of flash storage via an embedded controller
US7728459B2 (en) * 2006-05-02 2010-06-01 Mediatek Inc. Power supply for real-time clock generation
US7603643B2 (en) * 2007-01-30 2009-10-13 Cadence Design Systems, Inc. Method and system for conducting design explorations of an integrated circuit
JP2009037456A (en) * 2007-08-02 2009-02-19 Nec Electronics Corp Micro-controller and its control method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268058A (en) * 1987-04-27 1988-11-04 Sony Corp Microcomputer
JPH03109665A (en) * 1989-09-22 1991-05-09 Toshiba Corp Microcomputer device
JPH0460710A (en) * 1990-06-28 1992-02-26 Sanyo Electric Co Ltd Reset processing method for micro computer
JPH06230153A (en) * 1993-01-29 1994-08-19 Victor Co Of Japan Ltd Electronic timepiece
JPH11351669A (en) * 1998-06-10 1999-12-24 Sharp Corp Electric apparatus
JP2001228932A (en) * 2000-02-15 2001-08-24 Ricoh Co Ltd Real-time clock device
JP2002222030A (en) * 2001-01-29 2002-08-09 Seiko Instruments Inc Portable electronic equipment
JP2002354707A (en) * 2001-05-21 2002-12-06 Mitsubishi Electric Corp Integrated semiconductor circuit
JP2004061379A (en) * 2002-07-30 2004-02-26 Ricoh Co Ltd Real time clock and system using real time clock
JP2005190483A (en) * 2003-12-24 2005-07-14 Samsung Electronics Co Ltd Processor system for reducing power consumption in idle mode and its method
JP2006195560A (en) * 2005-01-11 2006-07-27 Matsushita Electric Ind Co Ltd Electronic device
JP2007018428A (en) * 2005-07-11 2007-01-25 Denso Wave Inc Personal digital assistance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210152A (en) * 2010-03-30 2011-10-20 Renesas Electronics Corp Microcomputer
JP2012048527A (en) * 2010-08-27 2012-03-08 Seiko Epson Corp Real-time clock module, electronic device, and control method
JP7494610B2 (en) 2020-07-10 2024-06-04 セイコーエプソン株式会社 Circuit device and real-time clock device

Also Published As

Publication number Publication date
CN101359236B (en) 2012-10-03
US8296588B2 (en) 2012-10-23
US8788854B2 (en) 2014-07-22
CN101359236A (en) 2009-02-04
US20090037755A1 (en) 2009-02-05
US20120331331A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP2009037456A (en) Micro-controller and its control method
US10110060B2 (en) Semiconductor device
JP4918866B2 (en) COMMUNICATION DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND COMMUNICATION SYSTEM
JP2002318647A (en) Detecting device and its detecting method
CN108279760A (en) A kind of power on detection circuit, chip and wearable device
WO2011010146A2 (en) Real-time clock
US20080246549A1 (en) Real time clock integrated circuit and electronic apparatus using the same
US10951228B2 (en) Semiconductor apparatus
JP2013149079A (en) Random number generating device
US7199676B2 (en) Frequency adjustment circuit
CN108398997A (en) Semiconductor device
JP2011114953A (en) Voltage application time period measuring circuit and power supply apparatus
US20130111231A1 (en) Control circuit for power supply of memory
JPH09146653A (en) Information processor
JP2007324819A (en) Delay time generation circuit
JP4547226B2 (en) Oscillator and semiconductor device
TW201820144A (en) Motherboard and computer system thereof
CN111382822A (en) Chip and method for manufacturing the same
KR101709821B1 (en) Cloc recovery in a battery powered device
JP2017060120A (en) Semiconductor device and control method of oscillation circuit
JP2004304334A (en) Semiconductor device and reset signal transmission method
US9195933B2 (en) Electronic circuit and electronic device including the same
EP3211508B1 (en) Semiconductor device
CN211653694U (en) Chip and method for manufacturing the same
JP6213187B2 (en) Data storage device and communication device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130123

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130329