JP2009033427A - 画像処理装置及び画像処理方法 - Google Patents
画像処理装置及び画像処理方法 Download PDFInfo
- Publication number
- JP2009033427A JP2009033427A JP2007194693A JP2007194693A JP2009033427A JP 2009033427 A JP2009033427 A JP 2009033427A JP 2007194693 A JP2007194693 A JP 2007194693A JP 2007194693 A JP2007194693 A JP 2007194693A JP 2009033427 A JP2009033427 A JP 2009033427A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- buffer
- quantization
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
【課題】画像データを入力し、可変長符号化方式により圧縮して、バスへ送出するときに、単純な処理により、バスのトラフィックの増加により画像データを入力出来なくなる事態を防止する。
【解決手段】スキャナ装置1から圧縮率の低い画像データが画像符号化部2に入力されると、そこから出力される符号化データのサイズが大きくなり、転送レートが増加するため、バス5へのデータの流れが悪くなる。量子化ブロック11によるバッファ10からの読み出しが遅れ、バッファ10の切り替えも遅れる。バッファ10の切り替え間隔を切り替え間隔測定回路15で測定し、量子化ブロック11では、その測定値と基準値との差異に応じて、量子化ブロック11の量子化の度合を制御する。
【選択図】 図1
【解決手段】スキャナ装置1から圧縮率の低い画像データが画像符号化部2に入力されると、そこから出力される符号化データのサイズが大きくなり、転送レートが増加するため、バス5へのデータの流れが悪くなる。量子化ブロック11によるバッファ10からの読み出しが遅れ、バッファ10の切り替えも遅れる。バッファ10の切り替え間隔を切り替え間隔測定回路15で測定し、量子化ブロック11では、その測定値と基準値との差異に応じて、量子化ブロック11の量子化の度合を制御する。
【選択図】 図1
Description
本発明は、画像データを入力し、可変長符号化方式により圧縮して、バスへ送出する画像処理装置及び画像処理方法に関し、詳細には、バスのトラフィックの増加により画像データを入力出来なくなる事態を防止することの出来る画像処理装置及び画像処理方法に関する。
ファクシミリ機能、プリンタ機能、スキャナ機能、及び複写機能を備えたマルチファンクションプリンタやデジタル複合機などの画像形成装置においては、高速化、多機能化、高画質化などを達成するため、入力された画像データを一旦画像メモリ(フレームメモリ)に蓄積し、印刷タイミングの調整、画像の加工・編集などができるように構成されている。このとき、画像データをそのまま画像メモリに記憶したのでは記憶される画像データの量が膨大になるため、一般に画像データを符号化してデータ量を削減(圧縮)した後にメモリに記憶している。
ここで、画像データの符号化方式には、所定画素数の画像データからなるブロックを符号長が一定の固定長符号に変換する固定長符号化方式と、固定長符号をさらに可変長符号に変換する可変長符号化方式とがある。可変長符号化方式には、固定長符号化方式と比べて、圧縮率が高いという長所があるため、高画質化などの要求に応じた多量の画像データの処理に適している。
しかし、可変長符号化方式では、画像の複雑さなどに応じて、生成される符号量が大きく変動するため、符号化された画像データを記憶するためのメモリの容量は、圧縮率が最低の場合を考慮して定めることになり、メモリの利用効率が低いという問題がある。
そこで、このような問題を解決するため、スキャナから入力された画像データをJPEG(Joint Photographic Experts Group)方式により可変長符号化し、符号化データをバス上の画像メモリに転送して記憶する機能を有するデジタル複合機において、生成される符号量が所定の目標範囲に収まるように、量子化ステップ幅をフィードバック制御することにより、画像メモリを最大限に活用するとともに、符号化処理全体の乱れを防止することの出来るデジタル複合機が知られている(特許文献1参照)。
しかしながら、このデジタル複合機では、生成される符号量が所定の目標範囲に収まるように量子化ステップ幅のフィードバック制御を行うときに、タイル毎の符号量の変化に基づいて、生成される符号量を推定するという複雑な処理が必要である。
また、バスのトラフィックの増大により、所定の目標範囲の符号化データを画像メモリに転送するために必要な転送レートを確保することが困難になると、転送処理が滞ることで、画像データ処理の上流側である画像データの入力及び符号化も滞ってしまうおそれがある。これを避けるため、生成される符号量の目標範囲をバスのトラフィックの最大量を考慮して低く設定してしまうと、画像データの符号化速度及び入力速度の高速化が出来ないという問題がある。
本発明は、このような問題を解決するためになされたもので、その目的は、画像データを入力し、可変長符号化方式により圧縮して、バスへ送出するときに、単純な処理により、バスのトラフィックの増加により画像データを入力出来なくなる事態を防止することである。
請求項1の発明は、画像を読み取り、画像データを生成する画像入力手段と、該画像データを蓄積する複数のバッファ手段と、該複数のバッファ手段から読み出された画像データを可変長符号化する符号化手段と、該符号化手段で符号化された符号化データをバスを通して記憶手段へ転送する転送手段と、前記複数のバッファ手段の書き込み及び読み出しを切り替えるバッファ切り替え手段と、該バッファ切り替え手段の切り替え間隔を検出する手段と、該切り替え間隔とその基準値との差異に応じて、前記符号化手段で所定量毎の画像データに対して生成される符号量を制御する制御手段とを有することを特徴とする画像処理装置である。
請求項2の発明は、請求項1記載の画像処理装置において、前記符号化手段は画像データの量子化部と、量子化された画像データの符号化部とからなり、前記制御手段は、前記量子化部の量子化の度合を制御することを特徴とする。
請求項3の発明は、請求項2記載の画像処理装置において、それぞれが異なる量子化の度合を規定する複数の量子化テーブルを有し、前記制御手段は、前記量子化テーブルの選択を行うことを特徴とする。
請求項4の発明は、請求項1記載の画像処理装置において、前記画像入力手段で生成される画像データのライン周期を検知するライン周期検知手段と、該ライン周期検知手段の検知結果に応じて、前記基準値を決定する手段とを有することを特徴とする。
請求項5の発明は、請求項1記載の画像処理装置において、前記転送手段に接続されたアービタ手段と、該アービタ手段に接続された画像データ変換処理手段とを有し、該アービタ手段が前記バスに接続されていることを特徴とする。
請求項6の発明は、画像を読み取り、画像データを生成する工程と、該画像データを複数のバッファ手段に書き込み、読み出す一時的蓄積工程と、該複数のバッファ手段から読み出された画像データを可変長符号化データに変換する符号化工程と、該可変長符号化データをバスを通して記憶手段へ転送する工程と、前記一時的蓄積工程におけるバッファ手段の書き込み及び読み出しの切り替え間隔を検出する工程とを有し、該検出された切り替え間隔とその基準値との差異に応じて、前記符号化工程で所定量毎の画像データに対して生成する符号量を制御することを特徴とする画像処理方法である。
請求項7の発明は、請求項6記載の画像処理方法において、前記画像データのライン周期を検出する工程と、該検出されたライン周期に基づいて前記基準値を決定する工程とを有することを特徴とする。
請求項2の発明は、請求項1記載の画像処理装置において、前記符号化手段は画像データの量子化部と、量子化された画像データの符号化部とからなり、前記制御手段は、前記量子化部の量子化の度合を制御することを特徴とする。
請求項3の発明は、請求項2記載の画像処理装置において、それぞれが異なる量子化の度合を規定する複数の量子化テーブルを有し、前記制御手段は、前記量子化テーブルの選択を行うことを特徴とする。
請求項4の発明は、請求項1記載の画像処理装置において、前記画像入力手段で生成される画像データのライン周期を検知するライン周期検知手段と、該ライン周期検知手段の検知結果に応じて、前記基準値を決定する手段とを有することを特徴とする。
請求項5の発明は、請求項1記載の画像処理装置において、前記転送手段に接続されたアービタ手段と、該アービタ手段に接続された画像データ変換処理手段とを有し、該アービタ手段が前記バスに接続されていることを特徴とする。
請求項6の発明は、画像を読み取り、画像データを生成する工程と、該画像データを複数のバッファ手段に書き込み、読み出す一時的蓄積工程と、該複数のバッファ手段から読み出された画像データを可変長符号化データに変換する符号化工程と、該可変長符号化データをバスを通して記憶手段へ転送する工程と、前記一時的蓄積工程におけるバッファ手段の書き込み及び読み出しの切り替え間隔を検出する工程とを有し、該検出された切り替え間隔とその基準値との差異に応じて、前記符号化工程で所定量毎の画像データに対して生成する符号量を制御することを特徴とする画像処理方法である。
請求項7の発明は、請求項6記載の画像処理方法において、前記画像データのライン周期を検出する工程と、該検出されたライン周期に基づいて前記基準値を決定する工程とを有することを特徴とする。
[作用]
請求項1、6の発明によれば、バッファ手段における書き込み、読み出しの切り替え間隔を検出し、基準値との差異に応じて、所定量毎の画像データに対して生成する可変長符号の量を制御する。
請求項2の発明によれば、可変長符号化手段の入力側のバッファ切り替え手段における切り替え間隔を検出し、基準値との差異に応じて、可変長符号化手段の量子化部における量子化の度合を制御する。
請求項3の発明によれば、可変長符号化手段の入力側のバッファ切り替え手段における切り替え間隔を検出し、基準値との差異に応じて、可変長符号化手段の量子化部における量子化の度合を規定する複数の量子化テーブルの中から適当な量子化テーブルを選択する。
請求項4、7の発明によれば、画像データのライン周期を検知し、そのライン周期に基づいて、バッファ切り替え手段における書き込み、読み出しの切り替え間隔の基準値を決定する。
請求項5の発明によれば、転送手段及び画像データ変換処理手段は、アービタ手段を介してバスに接続される。
請求項1、6の発明によれば、バッファ手段における書き込み、読み出しの切り替え間隔を検出し、基準値との差異に応じて、所定量毎の画像データに対して生成する可変長符号の量を制御する。
請求項2の発明によれば、可変長符号化手段の入力側のバッファ切り替え手段における切り替え間隔を検出し、基準値との差異に応じて、可変長符号化手段の量子化部における量子化の度合を制御する。
請求項3の発明によれば、可変長符号化手段の入力側のバッファ切り替え手段における切り替え間隔を検出し、基準値との差異に応じて、可変長符号化手段の量子化部における量子化の度合を規定する複数の量子化テーブルの中から適当な量子化テーブルを選択する。
請求項4、7の発明によれば、画像データのライン周期を検知し、そのライン周期に基づいて、バッファ切り替え手段における書き込み、読み出しの切り替え間隔の基準値を決定する。
請求項5の発明によれば、転送手段及び画像データ変換処理手段は、アービタ手段を介してバスに接続される。
本発明によれば、画像データを入力し、可変長符号化方式により圧縮して、バスへ送出するときに、単純な処理により、バスのトラフィックの増加により画像データを入力出来なくなる事態を防止することが出来る。
以下、本発明の実施形態について図面を参照しながら説明する。
図1は本発明の実施形態の画像処理装置のブロック図である。この画像処理装置は、CCD(Charge Coupled Device)などのイメージセンサにより原稿の画像を読み込んで画像データを生成するスキャナ装置1と、スキャナ装置1からの画像データをJPEG2000形式で可変長符号化する画像符号化部2と、バス5と、バス5に接続されたアービタ回路4及びDDR(Double Data Rate)メモリ6とを有する。アービタ回路4はバス5の使用権の調停を行うものであり、暗号化ブロック7及び前記画像符号化部2が接続されている。バス5はPCI−Expressバスである。なお、ここでは、画像符号化部2と暗号化ブロック7をアービタ回路4に接続したが、その他に画像回転ブロック、画像変倍ブロックなどの画像変換処理ブロックを接続してもよい。
図1は本発明の実施形態の画像処理装置のブロック図である。この画像処理装置は、CCD(Charge Coupled Device)などのイメージセンサにより原稿の画像を読み込んで画像データを生成するスキャナ装置1と、スキャナ装置1からの画像データをJPEG2000形式で可変長符号化する画像符号化部2と、バス5と、バス5に接続されたアービタ回路4及びDDR(Double Data Rate)メモリ6とを有する。アービタ回路4はバス5の使用権の調停を行うものであり、暗号化ブロック7及び前記画像符号化部2が接続されている。バス5はPCI−Expressバスである。なお、ここでは、画像符号化部2と暗号化ブロック7をアービタ回路4に接続したが、その他に画像回転ブロック、画像変倍ブロックなどの画像変換処理ブロックを接続してもよい。
画像符号化部2は、スキャナ装置1で生成された画像データが一時的に蓄積される第1のSDRAM(Synchronous DRAM)群7及び第2のSDRAM(Synchronous DRAM)群8と、第1のSDRAM7及び第2のSDRAM群8から読み出された画像データをウェーブレット変換するウェーブレット変換回路9と、ウェーブレット変換された画像データが順次に一時的に蓄積される一対のバッファ10a,10bからなるバッファ10と、一対のバッファ10a,10bから順次に読み出された画像データを量子化する量子化ブロック11と、量子化された画像データを算術符号化する算術符号化ブロック12と、アービタ回路4にアクセスしてバス5の使用権を取得し、バス5を通して、DDRメモリ6に算術符号化ブロック12の出力を転送するDMAコントローラ3とを有する。ここで、量子化ブロック11及び算術符号化ブロック12が、本発明における可変長符号化手段である。
また、画像符号化部2は、スキャナ装置1が生成するライントリガ信号のタイミングに同期したタイミング信号を生成するタイミング生成装置14と、タイミング生成装置14で生成されたタイミング信号に基づいて、バッファ10a,10bの切り替えタイミング間隔の基準値を決定し、保持するとともに、その基準値に基づいて、バッファ10a,10bの切り替えを行うバッファ切り替えブロック13と、バッファ切り替えブロック13の切り替え間隔を測定し、量子化ブロック11に供給する切り替え遅延測定回路15とを有する。量子化ブロック11は、それぞれが異なる量子化の度合を規定する複数の量子化テーブルを備えており、切り替え間隔測定回路15から供給されるバッファ切り替え間隔とその基準値との差異に応じて、適切な量子化テーブルを選択することにより、量子化の度合を制御することが出来る。また、図示を省略したが、画像符号化部2の全体の制御などを行う、マイクロコンピュータなどからなる制御装置を有する。
図2に示すように、スキャナ装置1は100μsecのライントリガ信号に同期した画像データを出力する。図3に示すように、この画像データは1ピクセル(画素)が8ビットであり、1ラインが7400ピクセルからなる。
スキャナ装置1で生成された画像データは画像符号化部2に供給される。1枚の紙文書の読み取り期間中は、スキャナ装置1のモータの作りから、読み取り動作を停止することは不可能であり、画像符号化部2は、100μsec周期で必ず1ラインの画像データの入力を完了する仕様を持っている。
画像符号化部2の入力部に実装されている第1及び第2のSDRAM群7及び8は、入力された画像データのラスターブロック変換を行うためのバッファであり、それぞれ1ライン分の画像データ(8ビット×7400ピクセル)の記憶容量を有する128個のSDRAMからなる。スキャナ装置1から100μsec周期で転送されてくる1ライン分毎の画像データは、まず第1のSDRAM群7に記憶され、128ライン分記憶された段階で第2のSDRAM群8に記憶され始める。また、これと同時に、既にデータが記憶された第1のSDRAM群7からは、図3に示すように、128ライン分の画像データがパラレルに読み出され、ウェーブレット変換回路9に対し、図4Aに示すように、タイル単位(128ピクセル×128ライン)で転送されていく。以下、同様にして、1ページ分の画像データの入力が完了するまで、第1及び第2のSDRAM群7及び8に交互に書き込み、読み出しを行う動作を繰り返す。
ウェーブレット変換回路9では、タイル単位で2次元ウェーブレット変換処理による周波数変換を行うことで、画像データを周波数分解する。このウェーブレット変換は、後段の量子化ブロック11において、人間の目では検知しづらい、高周波成分の量子化を行うための事前処理にあたる。このウェーブレット変換回路9では、下記の式[1]及び[2]に示す変換式によるハイパスフィルタ処理及びローパスフィルタ処理を水平方向、垂直方向に適応することで、2次元のウェーブレット変換を行い、入力された画像データを複数のサブバンド情報に分解する。
Y(2n+1)=X(2n−1)−{X(2n)+X(2n+2)}/2・・・式[1]
Y(2n)=X(2n)+{Y(2n−1)+Y(2n+1)}/2・・・式[2]
ただし、X(α)は入力画像データの画素αにおける画素値であり、Y(β)は画素βにおける変換結果である。
Y(2n)=X(2n)+{Y(2n−1)+Y(2n+1)}/2・・・式[2]
ただし、X(α)は入力画像データの画素αにおける画素値であり、Y(β)は画素βにおける変換結果である。
ここでは、図4Bに示すように、デコンポジションレベル2のサブバンド情報(2LL、2HL、2LH、2HH、1HL、1LH、1HH)に分解した。このような1タイルのウェーブレット変換処理の結果は、1画素10ビットのウェーブレット係数として、それぞれが1タイル分、即ち10ビット×128×128の記憶容量を有し、バッファ切り替えブロック13により交互に書き込み、読み出しが行われる一対のバッファ10a,10bに一旦蓄積される。蓄積された1タイル分のウェーブレット係数を図5Aに示す。
量子化ブロック11では、一対のバッファ10a,10bから読み出される1タイル分のウェーブレット係数に対し、図5Bに示されるような量子化テーブルを基に、サブバンド毎にビットプレーン単位でデータ破棄を行う。例えばテーブル0の場合、2LH成分の"4"という値は、2LH成分のビットプレーンの下位から4レイヤー分を破棄することを意味している。図5Aで斜線が付されたビットプレーンは、テーブル0を用いた場合に破棄されるビットプレーンを示す。ここでは、テーブル0をデフォルトテーブルとし、より多くのビットプレーンを破棄して符号量を低減する場合のためにテーブル1、2を用意した。
量子化ブロック11で破棄処理を受けたウェーブレット係数は、算術符号化ブロック12へ送られ、ビットプレーン単位でMQコーダによる算術符号化処理を施され、JPEG2000形式の符号化データが生成される。この符号化データはDMAコントローラ3に出力され、バス5を経由してDDRメモリ6に記憶される。
ここで、ウェーブレット変換回路9の後段のバッファ10における、ウェーブレット変換回路9からの書き込みと、量子化ブロック11からの読み出しの、バッファ切り替えは、バッファ切り替えブロック13が行う。スキャナ装置1のライン周期が100μsecであることから、スキャナ装置1の転送レートを維持するためには、100×128/(7400/128) ≒221μsec(125MHzのクロックの場合27,625クロック)以内で、このバッファ切り替えを行う必要がある。
しかし、JPEG2000形式で可変長符号化する本実施形態では、スキャナ装置1から圧縮率の低い画像データが入力された場合、算術符号化ブロック12から出力される符号化データのサイズが大きくなり、バス5に対する転送レートが増加する。アービタ回路4や、バス5のデータ転送供給能力が追いつかなくなれば、DMAコントローラ3からバス5へのデータの流れが悪くなる。その結果、量子化ブロック11によるバッファ10からのデータの読み出しが遅くなっていき、バッファ10の切り替えも遅れてくる。
そこで、バッファ切り替えブロック13の切り替え間隔を切り替え間隔測定回路15で測定して量子化ブロック11に供給し、量子化ブロック11では、測定値と基準値との差異に応じて、テーブル0からテーブル1又は2に変更することで、より多くのビットプレーンを破棄して符号量を低減する。このように、バッファ切り替え間隔の遅延情報から、量子化ブロック11の量子化テーブルの選択を制御する処理のフローを図6に示す。
スタート時は、ステップS1に示すように、量子化ブロック11を初期化し、デフォルトで量子化テーブル0を選択し、タイマーの値Tを0に設定し、タイルカウンタのカウント値Nを0に設定するとともに、バッファ10から最初の1タイル分(10ビット×128ピクセル×128ライン)のウェーブレット係数の入力を開始する。ここで、タイマーの値Tは、例えばタイミング生成装置14で、125MHzのクロックの1個毎に1ずつカウントアップして生成する。また、タイル数カウンタのカウント値Nは、例えばバッファ切り替えブロック13で、バッファ切り替え数をカウントして生成する。
次いでステップS2にて、タイマーを0に設定した後にカウントアップを開始する。
次にステップS3にて、ウェーブレット変換回路9からの1タイル分のデータのバッファ10への蓄積が完了したと判断し(S3:Yes)、さらにステップS4にて、バッファ10から最初の1タイル分のウェーブレット係数が読み出され、量子化ブロック11へ入力されたと判断した(S4:Yes)ときに、ステップS5にてバッファ切り替えブロック13がバッファ10a,10bの書き込み、読み出しを切り替える。即ち、それまでバッファ10a,10bでそれぞれ書き込み、読み出しが行われていたのであれば、読み出し、書き込みに切り替える。
次にステップS3にて、ウェーブレット変換回路9からの1タイル分のデータのバッファ10への蓄積が完了したと判断し(S3:Yes)、さらにステップS4にて、バッファ10から最初の1タイル分のウェーブレット係数が読み出され、量子化ブロック11へ入力されたと判断した(S4:Yes)ときに、ステップS5にてバッファ切り替えブロック13がバッファ10a,10bの書き込み、読み出しを切り替える。即ち、それまでバッファ10a,10bでそれぞれ書き込み、読み出しが行われていたのであれば、読み出し、書き込みに切り替える。
次に、ステップS6にて、タイル数カウンタの値Nをカウントアップし、ステップS7にてN=4と判断する(S7:Yes)まで、換言すれば量子化ブロック11が4個のタイルのウェーブレット係数の入力を完了するまで、ステップS3〜S6の処理を繰り返す。なお、ここではN=4としているが、この値はバッファ切り替え間隔の測定対象となるタイル数を定義する値であり、スキャナ装置4のライン周期等から最適値に設定する。
N=4となったとき、ステップS8にて、1ページ分のウェーブレット係数の入力が完了していないと判断する(S8:No)と、量子化テーブルの選択ステップに移行する。即ち、まずタイマーTの値を確認し、ステップS9にてTが27,625×4×0.8(=88,400)以上であるか否かを判断し、27,625×4×0.8以上であった場合は、ステップS10にて27,625×4(=110,500)以上であるか否かを判断する。そして、Tが27,625×4×0.8以上(S9:Yes)、かつ27,625×4未満(S10:No)の場合はテーブル1に変更し、27,625×4以上(S10:Yes)の場合はテーブル2に変更する。27,625×4×0.8未満の場合(S9:No)はテーブル0から変更しない。
ここで、「27,625」はスキャナ装置1の転送レートを維持するために必要な切り替え間隔(以下、基準切り替え間隔)に対応するクロック数、「4」はタイル数の定義値、「0.8」は基準切り替え間隔に対して20%の余裕を加味するための係数値である。
例えばT=89,000の場合は、ステップS9の条件を満たしている(S9:Yes)が、S10の条件は満たしていない(S10:No)。従って、4個のタイルのウェーブレット係数の入力が完了した時点でのバッファ切り替えのタイミングが、所定の基準切り替え間隔(27,625×4クロック)に対しては間に合っているものの、20%以上の余裕は無い状況と判断し、ステップS11にて、量子化テーブル0から、1段階高圧縮な量子化テーブル1に変更する。
ステップS11にてテーブルを変更した後、ステップS13にて1ページ分のウェーブレット係数の入力が完了していないと判断する(S13:No)と、ステップS2へ移行する。そして、前述したステップS3〜S9の処理を実行し、次の4個のタイルの入力完了時に例えばT=120,000であった場合は、基準切り替え間隔(=27,625×4クロック)に対して、完全に間に合っていないことから、ステップS12にて更に1段階高圧縮な量子化テーブル2に変更する。
ステップS8又はS13にて1ページ分のタイルのウェーブレット係数の入力が完了したと判断するまで、上記のようなフローによる量子化テーブルの制御を繰り返す。
さらに、本実施形態の画像処理装置において、タイミング生成装置14を設けたことで、スキャナ装置1のパフォーマンスから自動的に上記のバッファ切り替えの基準切り替え間隔情報を生成することが出来る。例えば画像入力前に1ライン周期以上のアイドル期間を設け、そのアイドル期間で、図2に示すライン周期を計測する。ライン周期の計測方法は、最初のライントリガを検知したら、タイマーをカウントアップし、次のライントリガ検知と同時にタイマーを止めるだけでよい。こうして得られたライン周期情報、例えば27,625クロックという情報を、バッファ切り替えブロック13に転送することで、バッファ切り替えブロック13における基準切り替え間隔情報を自動的に生成することが可能となる。
また、本実施形態では、スキャナ装置1から画像データを入力し、画像符号化部2で符号化し、アービタ回路4及びバス5を経由して、DDRメモリ6に記憶するとともに、DDRメモリ6に記憶された符号化データを読み出し、暗号化ブロック7で暗号化し、暗号化された符号化データをDDRメモリ6に再記憶する機能を備えている。
このときスキャナ装置1から入力される画像データは圧縮率の高い画像とする。通常、アービタ回路4はスキャナ装置1からの画像データを符号化する画像符号化部2からのデータ入力を優先させるが、それでもアービタ回路4、バス5に複数のデータパスが形成されることとなり、バス5の転送レートが追いつかず、結果として、画像符号化部2からのデータ出力がスムーズに行かない場合があり得る。本実施形態では、このような状況においても、量子化テーブルの制御を行い、画像符号化部2のデータ出力レートを意図的に落とすことで、スムーズなデータ出力が可能となる。
1・・・スキャナ装置、2・・・画像符号化部、4・・・アービタ回路、5・・・バス、6・・・DDRメモリ、7・・・暗号化ブロック、9・・・ウェーブレット変換回路、10・・・バッファ、11・・・量子化ブロック、12・・・算術符号化ブロック、13・・・バッファ切り替えブロック、14・・・タイミング生成装置、15・・・切り替え間隔遅延測定回路。
Claims (7)
- 画像を読み取り、画像データを生成する画像入力手段と、該画像データを蓄積する複数のバッファ手段と、該複数のバッファ手段から読み出された画像データを可変長符号化する符号化手段と、該符号化手段で符号化された符号化データをバスを通して記憶手段へ転送する転送手段と、前記複数のバッファ手段の書き込み及び読み出しを切り替えるバッファ切り替え手段と、該バッファ切り替え手段の切り替え間隔を検出する手段と、該切り替え間隔とその基準値との差異に応じて、前記符号化手段で所定量毎の画像データに対して生成される符号量を制御する制御手段とを有することを特徴とする画像処理装置。
- 請求項1記載の画像処理装置において、
前記符号化手段は画像データの量子化部と、量子化された画像データの符号化部とからなり、前記制御手段は、前記量子化部の量子化の度合を制御することを特徴とする画像処理装置。 - 請求項2記載の画像処理装置において、
それぞれが異なる量子化の度合を規定する複数の量子化テーブルを有し、前記制御手段は、前記量子化テーブルの選択を行うことを特徴とする画像処理装置。 - 請求項1記載の画像処理装置において、
前記画像入力手段で生成される画像データのライン周期を検知するライン周期検知手段と、該ライン周期検知手段の検知結果に応じて、前記基準値を決定する手段とを有することを特徴とする画像処理装置。 - 請求項1記載の画像処理装置において、
前記転送手段に接続されたアービタ手段と、該アービタ手段に接続された画像データ変換処理手段とを有し、該アービタ手段が前記バスに接続されていることを特徴とする画像処理装置。 - 画像を読み取り、画像データを生成する工程と、該画像データを複数のバッファ手段に書き込み、読み出す一時的蓄積工程と、該複数のバッファ手段から読み出された画像データを可変長符号化データに変換する符号化工程と、該可変長符号化データをバスを通して記憶手段へ転送する工程と、前記一時的蓄積工程におけるバッファ手段の書き込み及び読み出しの切り替え間隔を検出する工程とを有し、該検出された切り替え間隔とその基準値との差異に応じて、前記符号化工程で所定量毎の画像データに対して生成する符号量を制御することを特徴とする画像処理方法。
- 請求項6記載の画像処理方法において、
前記画像データのライン周期を検出する工程と、該検出されたライン周期に基づいて前記基準値を決定する工程とを有することを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194693A JP2009033427A (ja) | 2007-07-26 | 2007-07-26 | 画像処理装置及び画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194693A JP2009033427A (ja) | 2007-07-26 | 2007-07-26 | 画像処理装置及び画像処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009033427A true JP2009033427A (ja) | 2009-02-12 |
Family
ID=40403440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007194693A Pending JP2009033427A (ja) | 2007-07-26 | 2007-07-26 | 画像処理装置及び画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009033427A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106060551A (zh) * | 2011-11-04 | 2016-10-26 | 英孚布瑞智有限私人贸易公司 | 产生量化块的方法 |
-
2007
- 2007-07-26 JP JP2007194693A patent/JP2009033427A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106060551A (zh) * | 2011-11-04 | 2016-10-26 | 英孚布瑞智有限私人贸易公司 | 产生量化块的方法 |
CN106231316A (zh) * | 2011-11-04 | 2016-12-14 | 英孚布瑞智有限私人贸易公司 | 产生量化块的方法 |
CN106060551B (zh) * | 2011-11-04 | 2019-06-14 | 英孚布瑞智有限私人贸易公司 | 产生量化块的方法 |
CN106231316B (zh) * | 2011-11-04 | 2020-01-17 | 英孚布瑞智有限私人贸易公司 | 产生量化块的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8879858B1 (en) | Multi-channel bit packing engine | |
JP2006157481A5 (ja) | ||
JP2003244446A (ja) | 画像処理装置及び画像処理方法 | |
TWI590653B (zh) | 影像訊框處理方法 | |
TWI393447B (zh) | 視訊解碼器之訊框緩衝壓縮和記憶體配置 | |
JP2005328487A (ja) | 画像データ圧縮装置、電子機器及び画像データ圧縮方法 | |
JP2009033427A (ja) | 画像処理装置及び画像処理方法 | |
US8111753B2 (en) | Video encoding method and video encoder for improving performance | |
JP6806466B2 (ja) | 画像符号化装置及びその制御方法 | |
KR20150126438A (ko) | 시스템 온 칩과 이를 포함하는 데이터 처리 시스템 | |
US20120269448A1 (en) | Image processing apparatus and image processing method | |
KR101058524B1 (ko) | 비트량 제어장치 및 제어방법 | |
US9456220B2 (en) | Image coding method, image coding device, image processing apparatus, and image transmitting/receiving system | |
JP2004221998A (ja) | 画像処理装置 | |
JP2004282306A (ja) | 画像処理装置 | |
Min et al. | A real-time JPEG encoder for 1.3 mega pixel CMOS image sensor SoC | |
JP2006254333A (ja) | 符号化装置と符号化方法とデジタルカメラ | |
JP2012249116A (ja) | 画像符号化装置 | |
JP6223012B2 (ja) | 画像符号化装置及び画像符号化方法 | |
JP2004007602A (ja) | 性能向上のための動画像圧縮方法及び装置 | |
JP2009118096A (ja) | 画像符号化装置及びその制御方法、コンピュータプログラム | |
JP3898458B2 (ja) | 画像処理システム、画像処理装置、画像処理方法およびその方法をコンピュータに実行させるためのプログラム | |
JP5250591B2 (ja) | 画像圧縮装置及び方法並びに画像形成装置 | |
JP3784755B2 (ja) | 画像処理装置、画像形成装置、プログラム及び記憶媒体 | |
JP3144480B2 (ja) | 画像符号化制御回路及び画像符号化制御方法 |