JP2009033305A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2009033305A JP2009033305A JP2007193095A JP2007193095A JP2009033305A JP 2009033305 A JP2009033305 A JP 2009033305A JP 2007193095 A JP2007193095 A JP 2007193095A JP 2007193095 A JP2007193095 A JP 2007193095A JP 2009033305 A JP2009033305 A JP 2009033305A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- variable
- unit
- pixel
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】カラムAD変換方式の固体撮像装置において、高速DACを用いずに、ビット数増加に簡単に対応し、消費電力面も有利に展開する。
【解決手段】比較器32により画素アレイ部10の選択行列毎の各画素における画素信号電圧Vxを時間変化する参照電圧Vrと比較し、アップダウンカウンタ33は比較器出力反転時のカウント値をAD変換結果とする。参照電圧を生成して各比較器に供給する参照電圧供給回路60は、直流電源61と容量素子62とからなり容量素子に対する充電速度が可変に構成されている。列走査回路40がAD変換器31を列走査してAD変換結果を順次出力するが、その出力レベルを検出する画素信号検出部70と、検出した明るさ情報Saに基づいて容量素子62に対する充電速度を制御する参照電圧制御部80を備える。
【選択図】図1
【解決手段】比較器32により画素アレイ部10の選択行列毎の各画素における画素信号電圧Vxを時間変化する参照電圧Vrと比較し、アップダウンカウンタ33は比較器出力反転時のカウント値をAD変換結果とする。参照電圧を生成して各比較器に供給する参照電圧供給回路60は、直流電源61と容量素子62とからなり容量素子に対する充電速度が可変に構成されている。列走査回路40がAD変換器31を列走査してAD変換結果を順次出力するが、その出力レベルを検出する画素信号検出部70と、検出した明るさ情報Saに基づいて容量素子62に対する充電速度を制御する参照電圧制御部80を備える。
【選択図】図1
Description
本発明は、光電変換素子を含む単位画素が行列状に2次元配列されてなる画素アレイ部の列毎にAD変換手段を有するカラムAD変換方式の固体撮像装置に関する。詳しくは、AD変換手段が比較手段とカウント手段との組み合わせからなり、ランプ波形(傾斜状波形)のような時間変化する参照電圧を選択行の各画素の画素信号電圧と比較し、時間変化する参照電圧が画素信号電圧のレベルに達して比較結果が反転するまでの間クロックをカウントすることによりAD変換を実行してデジタル画素値を得る方式の固体撮像装置に関する。
近年、固体撮像装置として、画素アレイ部の列毎にAD変換手段を配置してなる列並列ADC(Analog to Digital Converter)搭載のCMOS(Complementary Metal Oxide Semiconductor)型のイメージセンサが報告されている。テレビのハイビジョン化やデジタルスチルカメラの連写性能あるいはモニタ性能の向上等の要請から、イメージセンサの動作速度を高速化する要求が高まってきている。高速化対応の1手段としてカラムAD変換方式があり、この変換方式を搭載するCMOSセンサが数多く商品化されている。カラムAD変換方式では、一般的に参照電圧にランプ波を用い、電圧が一致するまでAD変換クロックをカウントするタイプが用いられる。カラムAD変換方式は、イメージセンサのダイナミックレンジ拡大に有効である。
図13は従来の技術における固体撮像装置Bの構成を示すブロック図である。図13において、10は画素アレイ部、11は光電変換素子を含む単位画素、12は行選択線、13は列信号線、20は行走査回路、30は列AD変換部、31は複数ある列単位のAD変換器、32は比較器、33はアップダウンカウンタ、34は信号出力線、35は出力回路、40は列走査回路、50はタイミング制御回路、65はランプ波形(傾斜状波形)の参照電圧Vrを生成するDAC(Digital to Analog Converter)型の参照電圧供給回路である。参照電圧供給回路65は、電圧型DAC、例えばラダー抵抗タイプやR−2Rタイプで構成される(例えば図14参照)。
DAC型の参照電圧供給回路65によるランプ波形の参照電圧Vrは比較器32に供給される。各単位画素11から列信号線13を介して画素信号電圧Vxが出力される。比較器32は、ランプ波形の参照電圧Vrを画素信号電圧Vxと比較し、一致したときに比較結果Vcを反転する。AD変換は、比較器32とアップダウンカウンタ33の協働により行われる。
従来技術の固体撮像装置Bの動作は次のとおりである。ここでは、デジタルダブルサンプリングを行う場合の駆動例を示す。図15はその動作を示すタイミングチャートである。画素アレイ部10を構成する多数の単位画素11は、その性能が画素間でばらついている。特に、無信号時のオフセット電圧の画素間ばらつきが問題となる。このばらつきを解消するために行うのが1回目のサンプリングの役割である。
(1)まずは、1回目のサンプリングにおけるダウンカウントの動作について、図15の前半部で説明する。1回目のサンプリングは基準電圧Vtを判定対象とする。基準電圧Vtというのは、無信号時のオフセット電圧に相当するものである。タイミング制御回路50は、アップダウンカウンタ33群に対してダウンカウントモードを指示する。行走査回路20による選択行の単位画素11群について列毎の各画素において発生する基準電圧Vt(リセット成分に相当)が比較器32に入力される。比較器32は、DAC型の参照電圧供給回路65からのランプ波形の参照電圧Vrと基準電圧Vtを比較する。この間、アップダウンカウンタ33では基準クロックのダウンカウントが継続されている。ランプ波形の参照電圧Vrが基準電圧Vtを超えると、比較結果Vcが反転して“H”レベルになり、アップダウンカウンタ33のカウント動作が停止される。これにより、アップダウンカウンタ33は、そのダウンカウントによるカウント値CNTとしてリセット成分ΔDを得る。このリセット成分ΔDは基準電圧Vtに対応したものである。リセット成分ΔDを加味することにより、無信号時のオフセット電圧の画素間ばらつきを解消する。リセット成分ΔDはアップダウンカウンタ33内に一時的に保持される。所定時間の経過後、参照電圧Vrが0レベルにリセットされ、比較結果Vcは“L”レベルに戻される。
(2)さらに、所定時間が経過すると、2回目のサンプリングに移る。これを図15の後半部で説明する。2回目のサンプリングは画素信号電圧Vxを対象とし、アップカウントとなる。タイミング制御回路50は、アップダウンカウンタ33群に対してアップカウントモードを指示する。また、行走査回路20による選択行の単位画素11群について列毎の各画素におけるアナログの信号成分Vsigが画素信号電圧Vxとして比較器32に入力される。比較器32は、DAC型の参照電圧供給回路65からのランプ波形の参照電圧Vrを画素信号電圧Vxと比較する。この間、アップダウンカウンタ33では基準クロックのアップカウントが継続されている。アップダウンカウンタ33によるカウント値CNTは、ダウンカウント時に得られたリセット成分ΔDを初期値とするものである。
ランプ波形の参照電圧Vrが画素信号電圧Vxを超えると、比較結果Vcが反転し、アップダウンカウンタ33のカウント動作が停止される。これにより、アップダウンカウンタ33は、カウント値CNTを得る。このカウント値CNTは、ダウンカウントによるリセット成分ΔDが加味されたものとなっている。したがって、画素信号電圧Vxに対応した正規の信号成分のデジタル画素値はDxとなる。このデジタル画素値Dxでは、リセット成分ΔDが除去され、画素毎のばらつきが解消されている。このデジタル画素値Dxはアップダウンカウンタ33内に一時的に保持される。これで、1画素分のAD変換が完了する。この場合のデジタル画素値Dxは、アップダウンカウンタ33によるカウント開始からカウント停止までのカウント期間Txに対応したものとなる。
上記の列単位での信号処理が画素アレイ部10における選択行でのすべての単位画素11に対して一斉に行われる(図15は1画素分につき1水平期間の動作を示している)。すなわち、列単位の比較器32、アップダウンカウンタ33が上記と同様に動作し、選択行におけるすべての単位画素11からのアナログの信号成分Vsigに対応したデジタル画素値Dxがアップダウンカウンタ33に保持されていることになる。次いで、列走査回路40はアップダウンカウンタ33を列走査して、選択行1行分の画素データを信号出力線34および出力回路35を介して順次に外部出力する。
以上のような選択行1行分に対する画素信号処理が、行走査回路20による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、1フィールド分のデジタル画像データが得られる。
特開2005−175517号公報(第38−39頁、第20図)
特開2005−323331号公報(第16−26頁、第1−2図)
カラムAD変換方式においては、回路構成上、高精度のランプ波形を有する参照電圧供給回路が必要であり、上記の従来の技術においては、DAC型の参照電圧供給回路65が用いられている。
カラムAD変換方式では、画素有効期間中にランプ波形の参照電圧がフルレンジをカバーする必要がある。高画質化対応のために、AD変換において多ビット化(14ビット以上)が要求されている。AD変換レートは200MHzを超えるものが要求されており、さらに増える傾向にある。カラムAD変換方式のAD変換のビット数増加に際しては、単純には1ビット増える毎に2倍の周波数のADクロックが必要となる。高速化のため、AD変換のビット数を増すとすると、変換クロックも上昇することになり、同時にランプ波形の参照電圧を発生するDAC変換器の動作クロックも上昇することになる。
例えば、カラムAD変換のビット数を1ビットを上げるとADクロックの周波数は2倍になり、それに応じてビット精度を確保するため、DACのビット数も上がり、そのクロックの周波数も2倍になってしまう。動作周波数が上がると消費電力も増大する。周波数が低めのADクロックを用いる場合には、DACによる階段状の波形を滑らかなリニア特性とするためにローパスフィルタを必要とする。結果として、高速・高精度の電圧型DACを簡単な構成、低消費電力で実現することは実際問題として不可能に近い。
具体例として、10Mピクセルで7フレーム/秒で動作するイメージセンサを作るために、14ビットのカラムADを周波数432MHzのADクロックで動作させる場合を想定する。ビット数を14ビットから15ビットに上げるとすると、従来技術の場合には、そのDACとして2倍の周波数の864MHzのADクロックが必要となる。しかし、このような高速のDACの採用は困難である。
以上のように、高速・高精度のDACが要求されるが、単純な対策では対応できず、実際にはビット数、動作速度、消費電力的に仕様を満足するDACの回路実現が困難になっており、別途の対応が必要である。
本発明は、このような事情に鑑みて創作したものであり、ビット数増加に際して、クロック周波数の高い高速のDACを用いるような対策ではなくて、簡単に対応でき、消費電力面でも有利な固体撮像装置を提供することを目的としている。
本発明による固体撮像装置は、
光電変換素子を含む単位画素が行列状に2次元配列されてなる画素アレイ部と、
前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧を時間変化する参照電圧と比較する比較手段と、前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をAD変換結果とするカウント手段とで構成され、前記画素アレイ部における前記単位画素の2次元配列の列毎に配置された複数の列単位AD変換手段と、
前記時間変化する参照電圧を生成して前記複数の列単位AD変換手段の各比較手段に供給する参照電圧供給手段と、
列走査により前記複数の列単位AD変換手段によるAD変換結果を順次出力する列走査手段と、
前記行走査手段と前記列単位AD変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
前記参照電圧供給手段は、容量素子に対する充電電流の制御によって前記時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成されていることを特徴とするものである。
光電変換素子を含む単位画素が行列状に2次元配列されてなる画素アレイ部と、
前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧を時間変化する参照電圧と比較する比較手段と、前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をAD変換結果とするカウント手段とで構成され、前記画素アレイ部における前記単位画素の2次元配列の列毎に配置された複数の列単位AD変換手段と、
前記時間変化する参照電圧を生成して前記複数の列単位AD変換手段の各比較手段に供給する参照電圧供給手段と、
列走査により前記複数の列単位AD変換手段によるAD変換結果を順次出力する列走査手段と、
前記行走査手段と前記列単位AD変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
前記参照電圧供給手段は、容量素子に対する充電電流の制御によって前記時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成されていることを特徴とするものである。
本発明の特徴は、カラムAD変換のためのランプ波形のような時間変化する参照電圧を生成する参照電圧供給手段を、容量素子に対する充電電流の制御によって時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成した点にある。
この構成において、参照電圧供給手段は時間変化する参照電圧を発生し、その参照電圧を列単位AD変換手段における比較手段に供給する。カウント手段は、参照電圧の動作(供給)開始点から、クロックをカウントするなどして時間を測定する。比較手段は、時間変化する参照電圧を選択行の各画素の画素信号電圧と比較し、時間変化する参照電圧が画素信号電圧のレベルに達すると、比較結果を反転させる。この比較結果の反転を受けて、カウント手段は時間測定を停止する。このカウントの結果得られるのがデジタル画素値である。このとき、1フィールド分全体の明るさが変動した場合に、充電速度可変方式の参照電圧供給手段において参照電圧の時間変化率を制御するが、この制御が容量素子に対する充電電流の制御によって行われる。
画素アレイ部全体に対する入射光量が相対的に少なく光学像が暗い場合には、大きな傾向として全画素での画素信号電圧の最大値が相対的に小さく、参照電圧の最大値も相対的に小さくする。すなわち、参照電圧の時間変化率は相対的に小さいものでよい。したがって、参照電圧供給手段における容量素子に対する充電速度は相対的に遅くする。上記とは逆に、入射光量が相対的に多くて光学像が明るい場合には、大きな傾向として全画素での画素信号電圧の最大値が相対的に大きく、参照電圧の最大値も相対的に大きくする。すなわち、参照電圧の時間変化率は相対的に大きいものでよい。したがって、参照電圧供給手段における容量素子に対する充電速度は相対的に速くする。以上のようにして参照電圧の時間変化率を制御することにより、AD変換入力レンジの最適化を図る。
固体撮像装置の高速動作化を図るためにカラムAD変換のビット数を増したとき、DAC型の参照電圧供給回路を用いていた従来技術であれば高速・高精度のDACが要求されたが、ビット数、動作速度、消費電力的に仕様を満足するDACの回路実現が困難であった。これに対して本発明によれば、参照電圧供給手段を、容量素子に対する充電電流の制御によって時間変化する参照電圧の時間変化率が可変制御される充電速度可変方式の参照電圧供給手段に構成しているので、つまり参照電圧をアナログ的に発生・制御するようにしているので、時間変化率を異にする様々な参照電圧の生成を簡単に実現することができる。ビット数増加に際して、クロック周波数の高い高速のDACを用いるような対策でなくてよく、消費電力面でも有利になる。また、製造ばらつきにも対処できる。
以上を要するに、従来技術のDACの場合は、デジタル方式であり、基本クロックが不可欠である。そして、ビット数増加に際しては、クロック周波数の増加が必然となる。これに対して、本発明はアナログ方式であり、クロックは必要でない。したがって、ビット数増加に際して、クロック周波数増加などの問題は生じない。また、従来技術のDACで必須要件としたローパスフィルタも不要化できる。
上記構成の固体撮像装置において、さらに、前記列単位AD変換手段の信号出力線での出力信号を検出する画素信号検出手段と、前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する参照電圧制御手段とを備えているという態様がある。このように構成すれば、列単位AD変換手段からの信号出力線に接続の画素信号検出手段において、例えば1フィールド分のデジタル画素値が捕捉され、その捕捉結果が参照電圧制御手段に伝えられ、参照電圧制御手段は捕捉結果に応じて参照電圧供給手段における容量素子に対する充電速度を制御する。このように、画素信号検出手段での検出結果に応じて参照電圧制御手段が参照電圧供給手段における参照電圧の時間変化率を適応的に制御することにより、AD変換入力レンジの最適化が図られる。
また上記構成の固体撮像装置において、さらに、前記列単位AD変換手段の信号出力線、前記タイミングの制御手段および前記参照電圧供給手段に接続され、前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する機能を有する外部のマイクロコンピュータまたはマルチプロセッサに接続される外部インターフェースを備えているという態様がある。これは、上記した構成における画素信号検出手段および参照電圧制御手段に代えて、外部のマイクロコンピュータまたはマルチプロセッサに接続可能な外部インターフェースを設けたものである。参照電圧供給手段の容量素子に対する充電速度の制御を、外部インターフェースを介して外部のマイクロコンピュータまたはマルチプロセッサで実行するので、充電速度の制御を任意にプログラミングすることが可能となる。
また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、充電用の直流電源と容量素子とからなり、前記容量素子に対する充電速度が可変に構成されているという態様がある。参照電圧をアナログ的に発生・制御するようにしているので、時間変化率を異にする様々な参照電圧の生成を簡単に実現することができる。
また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値固定の容量素子との組み合わせからなり、前記可変直流電源に対する可変制御により前記容量素子に対する充電速度が可変に構成されているという態様がある。
また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、出力電流値固定の充電用の直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変容量素子に対する可変制御により前記可変容量素子に対する充電速度が可変に構成されているという態様がある。
また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変直流電源に対する微調整と前記可変容量素子に対する粗調整の組み合わせ制御により前記容量素子に対する充電速度が可変に構成されているという態様がある。このように構成すれば、容量素子に対する充電速度の調整をより高精度に実現することが可能になる。製造時に生じる直流電源の電流ばらつきや容量素子の容量ばらつきに対して、AD変換入力レンジのばらつきを簡単に補正することが可能となる。
また上記構成の固体撮像装置において、前記画素信号検出手段は、前記画素アレイ部における全画素について、前記列単位AD変換手段の信号出力線での出力信号を累積し、前記参照電圧制御手段は、前記画素信号検出手段による累積結果に基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御するという態様がある。画素信号検出手段による累積結果としては、1フィールド分の平均値でもよい。
なお、上記構成における光電変換素子は、その取り扱うものが可視光に限定するものではなく、広く一般に任意の周波数の電磁波を対象としてよい。
本発明によれば、ビット数増加に際して、クロック周波数の高い高速のDACを用いるような回路構成の複雑化を招く対策ではなく、直流電源と容量素子の組み合わせやフィードバック処理により列単位AD変換手段を常に最適の入力レンジで動作させることが可能で、消費電力面も有利に展開でき、また製造ばらつきにも対処することができる。
以下、本発明にかかわる固体撮像装置の実施の形態を図面を用いて詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1における固体撮像装置Aの構成を示すブロック図である。この固体撮像装置Aは、列並列ADC搭載のCMOS型のイメージセンサとして構成されている。本実施の形態における固体撮像装置Aは、その大きな構成要素として、画素アレイ部10、行走査回路20、列AD変換部30、列走査回路40、タイミング制御回路50、充放電型で充電速度可変方式の参照電圧供給回路60、画素信号検出部70および参照電圧制御部80を備えている。
図1は本発明の実施の形態1における固体撮像装置Aの構成を示すブロック図である。この固体撮像装置Aは、列並列ADC搭載のCMOS型のイメージセンサとして構成されている。本実施の形態における固体撮像装置Aは、その大きな構成要素として、画素アレイ部10、行走査回路20、列AD変換部30、列走査回路40、タイミング制御回路50、充放電型で充電速度可変方式の参照電圧供給回路60、画素信号検出部70および参照電圧制御部80を備えている。
画素アレイ部10は、光電変換素子を含む単位画素11が行列状に2次元配列されてなるものである。12は行選択線、13は列信号線である。画素アレイ部10における2次元マトリックス状に配列された単位画素11は、1行分の単位画素11群がそれぞれ行選択線12を介して行走査回路20に接続されている。行走査回路20は、画素アレイ部10の各単位画素11を行毎に選択制御するものである。
列AD変換部30は、複数の列単位のAD変換器31のアレイで構成されている。個々のAD変換器31は、行走査回路20から行選択線12を介して選択された行の単位画素11群について列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、比較器32とアップダウンカウンタ33とで構成されている。1列分の単位画素11群がそれぞれ列信号線13を介して列単位のAD変換器31の比較器32の各入力端子に接続されている。比較器32の出力端子はアップダウンカウンタ33の入力端子に接続されている。比較器32は、行走査回路20による選択行の単位画素11群について列毎の各画素における画素信号電圧Vxをランプ波形の参照電圧Vrと比較する。参照電圧Vrが画素信号電圧Vxを超えると、比較結果Vcが反転する。アップダウンカウンタ33は、参照電圧Vrの動作開始時点から比較器32の出力反転までの時間をクロックカウントによって測定し、出力反転時のカウント値をAD変換結果(デジタル画素値Dx)とする。アップダウンカウンタ33は、比較器32における出力が“H”レベルに反転したときに、そのカウント動作が停止される。アップダウンカウンタ33は、得られたカウント値を一時的に保持し、次に得られるカウント値との加算を行う機能を併せ有している。34は複数の列単位のアップダウンカウンタ33の出力に共通に接続された信号出力線、35は信号出力線34に接続された出力回路である。アップダウンカウンタ33、信号出力線34、出力回路35はNビットであるとする。Nビットについては、近年では14ビット以上が要求されている。ただし、このビット数には限定されるものではない。
列走査回路40は、複数の列単位のAD変換器31に対する列走査によりAD変換器31によるAD変換結果のデジタル画素値Dxを順次出力するものである。具体的には、列単位のアップダウンカウンタ33に順次アクセスして、選択行の単位画素11群の画素信号電圧Vxを順次に信号出力線34および出力回路35を介して外部に出力する。
タイミング制御回路50は、行走査回路20、列AD変換部30のアップダウンカウンタ33、列走査回路40、充放電型で充電速度可変方式の参照電圧供給回路60、画素信号検出部70および参照電圧制御部80をタイミング制御するように構成されている。
充電速度可変方式の参照電圧供給回路60は、時間変化するランプ波形の参照電圧Vrを生成し、複数のAD変換器31における各比較器32に供給するようになっている。参照電圧供給回路60は、充電用の直流電源と容量素子とからなり、容量素子に対する充電速度が参照電圧制御部80からの制御によって可変制御されるように構成され、参照電圧Vrの時間変化率が制御されるようになっている。この参照電圧供給回路60の詳しい構成については、後述する(図2参照)。
画素信号検出部70は、信号出力線34に接続され、複数の列単位のアップダウンカウンタ33から順次に出力されてくる例えば1フィールド分の画素信号電圧Vxによるデジタル画素値を捕捉する。すなわち、1フィールド分のデジタル画素値を累積し、平均化することにより、1フィールド分の明るさ情報Saを取得する。この明るさ情報Saは参照電圧制御部80に与えられる。なお、必ずしも平均値を用いることを限定するものではない。1画面分を複数のブロックに分割し、ブロック単位での加算平均としてもよい。
参照電圧制御部80は、画素信号検出部70から与えられた明るさ情報Saに応じて充電速度可変方式の参照電圧供給回路60に対する制御信号Scを生成出力し、この制御信号Scによって参照電圧供給回路60の容量素子に対する充電速度を制御する。この充電速度の自動調整は、垂直ブランキング期間に行われる。
なお、単位画素11としては、一般的に用いられている3トランジスタ構成のものや4トランジスタ構成のものでよく、また複数の光電変換部を共有するトランジスタを有する複数の画素でユニットセルを構成するのでもよい。
図2は充電速度可変方式の参照電圧供給回路60の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路60は、出力電流値可変の充電用の直流電源である可変直流電源61と容量値固定の容量素子62との組み合わせからなり、可変直流電源61に対する参照電圧制御部80からの制御信号Scの制御により容量素子62に対する充電速度が可変されるようになっている。63はリセットトランジスタ、64は出力バッファである。負極端子が接地された容量値固定の容量素子62の正極端子に可変直流電源61の出力端子が接続され、その接続点とグランドとの間にリセットトランジスタ63が挿入され、容量素子62の正極端子に出力バッファ64が接続され、この出力バッファ64の出力端子が複数の列単位のAD変換器31それぞれにおける比較器32の1入力端子に接続されている。
このアナログ方式の参照電圧供給回路60は、ランプ波形の参照電圧Vrの発生にクロックは用いておらず、容量素子62に対する一定値での充電電流Iによりランプ波形の参照電圧Vrを発生している。アナログランプ波であるから、そのリニア特性は高精度なものであり、カラムAD変換のビット数増加にかかわらずローパスフィルタを入れる必要はなく、そのまま適用可能である。充電電流Iは、1フィールド期間にわたって一定に保たれる。
容量素子62の固定の容量値をC、両端電圧であるランプ波形の参照電圧をV(=Vr)、充電電荷をQ、充電電流をIとすると、
V=Q/C
Q=∫Idt=I・t (∫は積分記号)
V=(I/C)・t
∴ α=dV/dt=I/C
すなわち、参照電圧Vrの時間変化率α(=dV/dt)は、充電電流Iに比例し、容量値Cに反比例する。本実施の形態の場合は、容量値Cが固定であるので、参照電圧Vrの時間変化率α(=dV/dt)は、充電電流Iに比例することになる。
V=Q/C
Q=∫Idt=I・t (∫は積分記号)
V=(I/C)・t
∴ α=dV/dt=I/C
すなわち、参照電圧Vrの時間変化率α(=dV/dt)は、充電電流Iに比例し、容量値Cに反比例する。本実施の形態の場合は、容量値Cが固定であるので、参照電圧Vrの時間変化率α(=dV/dt)は、充電電流Iに比例することになる。
次に、上記のように構成された本実施の形態の固体撮像装置Aの動作を説明する。
図3は充電速度可変方式の参照電圧供給回路60の基本的動作を説明するタイミングチャートである。カラムAD変換においては、1水平期間(H)に1回目と2回目のサンプリング期間を設け、それぞれにおいてランプ波形の参照電圧Vrを発生させる。
タイミングt1からタイミングt2までは1回目のサンプリング期間である。タイミングt1までリセットトランジスタ63をON状態にし、ランプ波形の参照電圧Vrを0レベルに保つ。タイミングt1でリセットトランジスタ63をOFF状態に切り替える。これにより、可変直流電源61からの一定値の定電流が容量素子62に流れ込み、容量素子62を充電する。容量素子62の充電電圧は時間経過とともにリニアに増加し、ランプ波形の参照電圧Vrとなる。基準電圧Vtの判定にとって充分な時間が経過したタイミングt2において、リセットトランジスタ63を再びONにし、容量素子62から充電電荷を放出し、参照電圧Vrをリセットする。1回目のサンプリング期間において、無信号時のオフセット電圧(リセット成分ΔD)に相当する基準電圧Vtの判定が行われる(詳しくは後述する)。
タイミングt3からタイミングt4までは2回目のサンプリング期間である。タイミングt2からタイミングt3までは、リセットトランジスタ63をON状態に保ち、参照電圧Vrを0レベルに維持する。そして、タイミングt3でリセットトランジスタ63をOFF状態に切り替える。これにより、再び可変直流電源61からの一定値の定電流が容量素子62に流れ込み、容量素子62を再び充電する。容量素子62の充電電圧は時間経過とともにリニアに増加し、ランプ波形の参照電圧Vrとなる。画素信号電圧Vxの判定にとって充分な時間が経過したタイミングt4において、リセットトランジスタ63を再びONする。タイミングt3からタイミングt4までの2回目のサンプリング期間において、画素信号電圧Vxの判定が行われる(詳しくは後述する)。
図4は固体撮像装置Aの動作を示すタイミングチャートである。ここでは、デジタルダブルサンプリングの場合を説明する。ここで、列信号線13から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔVがまず現れ、次いで信号成分Vsigが現れるものである。1回目の処理を基準成分(リセット成分ΔV)について行う場合、2回目の処理は基準成分(リセット成分ΔV)に信号成分Vsigを加えた信号についての処理となる。以下では、画素信号電圧Vxにおけるリセット成分ΔVを基準電圧Vtとする。図4は、信号成分Vsigが最大となっている1つの単位画素11での動作波形を表している。他の画素では、図4の信号成分Vsig以下のレベルの信号成分となる。
(1)まずは、1回目のサンプリングにおけるダウンカウントの動作について、図4の前半部で説明する。
充電電流可変方式の参照電圧供給回路60からランプ波形の参照電圧Vrが複数の列単位のAD変換器31における比較器32に供給される。タイミング制御回路50は、アップダウンカウンタ33群に対してダウンカウントモードを指示する。行走査回路20による選択行の単位画素11群について列毎の各画素において発生する基準電圧Vt(リセット成分ΔV)が比較器32に入力される。比較器32は、充電速度可変方式の参照電圧供給回路60からのランプ波形の参照電圧Vrを、各単位画素11から列信号線13を介して出力される画素信号電圧Vxと比較する。この間、アップダウンカウンタ33では基準クロックのダウンカウントが継続されている。
ランプ波形の参照電圧Vrが基準電圧Vtを超えると、比較結果Vcが反転して“H”レベルになり、アップダウンカウンタ33のカウント動作が停止される。これにより、アップダウンカウンタ33は、ダウンカウントによるリセット成分ΔDを得る。このリセット成分ΔDは基準電圧Vtに対応したものとなっている。リセット成分ΔDはアップダウンカウンタ33内に一時的に保持される。AD変換は、比較器32とアップダウンカウンタ33の協働により行われる。
所定時間の経過後、参照電圧Vrが0レベルにリセットされ、比較結果Vcは“L”レベルに戻される。
(2)さらに、所定時間が経過すると、2回目のサンプリングに移る。これを図4の後半部で説明する。2回目のサンプリングはアップカウントとなる。
タイミング制御回路50は、アップダウンカウンタ33群に対してアップカウントモードを指示する。行走査回路20による選択行の単位画素11群について列毎の各画素におけるアナログの信号成分Vsigが画素信号電圧Vxとして比較器32に入力される。比較器32は、充電速度可変方式の参照電圧供給回路60からのランプ波形の参照電圧Vrを画素信号電圧Vxと比較する。この間、アップダウンカウンタ33では基準クロックのアップカウントが継続されている。アップダウンカウンタ33によるカウント値CNTは、ダウンカウント時に得られたリセット成分ΔDを初期値とするものである。
ランプ波形の参照電圧Vrが画素信号電圧Vxを超えると、比較結果Vcが反転し、アップダウンカウンタ33のカウント動作が停止される。これにより、アップダウンカウンタ33は、アップカウントによるカウント値CNTを得る。このカウント値CNTは、画素信号電圧Vxに対応したもので、しかも基準電圧Vt(リセット成分ΔV)のオフセットを加味した状態のものとなっている。したがって、画素信号電圧Vxに対応した正規の信号成分Vsig対応のデジタル画素値はDxとなる。このデジタル画素値Dxでは、リセット成分ΔDが除去され、画素毎のばらつきが解消されている。このデジタル画素値Dxはアップダウンカウンタ33内に一時的に保持される。これで、1画素分のAD変換が完了する。この場合のデジタル画素値Dxは、アップダウンカウンタ33によるカウント開始からカウント停止までのカウント期間Txに対応したものとなる。
上記の列単位での信号処理が画素アレイ部10における選択行でのすべての単位画素11に対して一斉に行われる。すなわち、列単位の比較器32、アップダウンカウンタ33が上記と同様に動作し、選択行におけるすべての単位画素11からのアナログの信号成分Vsigに対応したデジタル画素値Dxが複数の列単位のアップダウンカウンタ33に保持されていることになる。次いで、列走査回路40は複数の列単位のアップダウンカウンタ33を列走査して、選択行1行分の画素データを信号出力線34および出力回路35を介して順次に外部出力する。
以上のような選択行1行分に対する画素信号処理が、行走査回路20による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、1フィールド分のデジタル画像データが得られる。
画素信号検出部70は、1フィールド分の画像データを捕捉し、明るさ情報Saを取得した上で、参照電圧制御部80に明るさ情報Saを与える。参照電圧制御部80は、与えられた明るさ情報Saに基づいて充電速度可変方式の参照電圧供給回路60に対する制御信号Scを生成出力する。詳しくは次のとおりである。図5を用いて説明する。
画素アレイ部10全体に対する入射光量が相対的に少なく光学像が暗い場合には、大きな傾向として全画素での画素信号電圧Vxの最大値が相対的に小さく、ランプ波形の参照電圧Vrの最大値も相対的に小さくする。すなわち、ランプ波形の参照電圧Vrの時間変化率α(=dV/dt)は相対的に小さいものでよい。したがって、画素信号検出部70が検出した明るさ情報Saの値が前回検出時より減少したときは、参照電圧制御部80は参照電圧供給回路60に対する制御信号Scとして、充電電流Iを減少させるように更新する。明るさ情報Sa検出前の制御信号Scの値をEとし、検出した現在の明るさ情報Saに対応する制御信号Scの値をE′とする)。制御信号Scの差分ΔEはΔE=E−E′であり、制御信号Scの値EをΔEだけ減らし、E′=E−ΔEとする。これにより、充電電流Iは、元の値のE′/E倍に減少する。参照電圧供給回路60における容量素子62に対する充電速度は相対的に遅くする。この結果、ランプ波形の参照電圧Vrの時間変化率α(=dV/dt)は、検出した現在の明るさ情報Saに対して最適化されたものとなる。
上記とは逆に、入射光量が相対的に多くて光学像が明るい場合には、大きな傾向として全画素での画素信号電圧Vxの最大値が相対的に大きく、ランプ波形の参照電圧Vrの最大値も相対的に大きくする。すなわち、ランプ波形の参照電圧Vrの時間変化率α(=dV/dt)は相対的に大きいものでよい。したがって、画素信号検出部70が検出した明るさ情報Saの値が前回検出時より増加したときは、参照電圧制御部80は参照電圧供給回路60に対する制御信号Scとして、充電電流Iを増加させるように更新する。この場合の制御信号Scの差分ΔE(E−ΔE)はマイナス値となる。制御信号Scの値EをΔEだけ減らすことは、絶対値|ΔE|だけ増やすことと等価である。充電電流Iは、元の値の(E+|ΔE|)/E倍に増加する。これは、E′/E倍と同じ制御式である。参照電圧供給回路60における容量素子62に対する充電速度は相対的に速くする。この結果、ランプ波形の参照電圧Vrの時間変化率α(=dV/dt)は、検出した現在の明るさ情報Saに対して最適化されたものとなる。
以上のように、画素信号検出部70での検出結果である明るさ情報Saに応じて参照電圧制御部80が参照電圧供給回路60における参照電圧Vrの時間変化率α(=dV/dt)を適応的に制御することにより、AD変換入力レンジの最適化を図る。例えば、全画面の最大値に対し、AD変換の最大カウント値が対応するように電流値を調整する。
図4が参照電圧Vrの理想的な時間変化率α(=dV/dt)の状態であるとする。1フィールド全画面における最大画素値の画素信号電圧Vxが示されているものとする。参照電圧Vrは、画素信号電圧Vxのフルレンジをカバーするものとなっている。参照電圧Vrの頂点付近で最大画素値の画素信号電圧Vxが捕捉されているからである。この“参照電圧Vrが画素信号電圧Vxのフルレンジをカバーする”ということが重要である。
次に、図4の状態から画面が全体的に暗くなり、図6の状態になったとする。参照電圧Vrが破線で示すように図4と同じ傾斜のままであれば、画素信号電圧Vxのレベルが低くなった分、比較器32の反転のタイミングが前方シフトし、デジタル画素値Dxは破線のように小さくなる。つまり、破線状態の参照電圧Vrは、画素信号電圧Vxのフルレンジをカバーする状態に対して過剰な大きさを有するものとなっている。そこで、画素信号検出部70で明るさ情報Saを検出し、参照電圧制御部80で明るさ情報Saに応じた制御信号Scを生成して参照電圧供給回路60の充電電流Iの大きさを制御し、矢印Y1で示すように、参照電圧Vrの勾配を小さい方にシフトさせる。この勾配減少後の参照電圧Vrは、レベル低下後の画素信号電圧Vxのフルレンジをカバーするものとなる。デジタル画素値Dxも図4の場合とほぼ同様の大きさに保たれる。
次に、図4の状態から画面が全体的に明るくなり、図7の状態になったとする。参照電圧Vrが破線で示すように図4と同じ傾斜のままであれば、画素信号電圧Vxのレベルが高くなった分、比較器32の反転のタイミングが後方シフトし、デジタル画素値Dxは大きくなる。画素信号電圧Vxのレベルが高くなりすぎると、測定不可能になる。つまり、破線状態の参照電圧Vrは、画素信号電圧Vxのフルレンジをカバーできない状態となっている。そこで、画素信号検出部70で明るさ情報Saを検出し、参照電圧制御部80で明るさ情報Saに応じた制御信号Scを生成して参照電圧供給回路60の充電電流Iの大きさを制御し、矢印Y2で示すように、参照電圧Vrの勾配を大きい方にシフトさせる。この勾配増加後の参照電圧Vrは、レベル上昇後の画素信号電圧Vxのフルレンジをカバーするものとなる。デジタル画素値Dxも図4の場合とほぼ同様の大きさに保たれる。
図3では、明るさ情報Saに応じて充電電流Iが複数段階に制御され、その結果として、参照電圧Vrの勾配も複数段階に調整されることを示している。参照電圧Vrの勾配調整は、カラムAD変換方式におけるゲイン制御に相当する。
以上のように、AD変換のビット数に応じたクロック数の期間充電したときのランプの出力値を入力信号の最大レベルに合わせるように信号処理フィードバックをシステム的に実施すれば、入力のダイナミックレンジの最適化を実施することができる。
なお、図6でも図7でも太線で示す信号成分Vsigが最大となっている1つの単位画素11での動作波形を表している。他の画素では、最大値の信号成分Vsig以下のレベルの信号成分となる。
本実施の形態によれば、参照電圧供給回路60の製造ばらつきをも吸収することになる。加工、生産ばらつきとして、直流電源61の電流の絶対値ばらつきと容量素子62の容量値ばらつきがあり、ランプ波形の参照電圧Vrの勾配は2重にばらつくことになる。本実施の形態のようにフィードバック制御するのでなくそのままで使用すると、ゲインばらつきが大きくなりすぎ使い物にならない。これに対して、本実施の形態ではフィードバック制御を行うので、参照電圧供給回路60の製造ばらつきを吸収する状態で、適正な動作を実現することが可能となる。
なお、無信号時のオフセット電圧(リセット成分)に相当する基準電圧Vtは、画面全体の明るさ暗さの程度に関係なく、ほぼ一定である。このことに鑑み、1回目のサンプリング期間では、参照電圧制御部80からの制御信号Scによる参照電圧供給回路60での容量素子62への充電速度制御は停止するように構成してもよい。
(実施の形態2)
図8は本発明の実施の形態2における固体撮像装置の充電速度可変方式の参照電圧供給回路60の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路60は、出力電流値固定の充電用の直流電源61aと、容量値可変の容量素子である可変容量素子62aとの組み合わせからなり、参照電圧制御部80からの制御信号Scによって可変容量素子62aの容量値に対する可変制御により、可変容量素子62aに対する充電速度を可変するように構成してある。
図8は本発明の実施の形態2における固体撮像装置の充電速度可変方式の参照電圧供給回路60の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路60は、出力電流値固定の充電用の直流電源61aと、容量値可変の容量素子である可変容量素子62aとの組み合わせからなり、参照電圧制御部80からの制御信号Scによって可変容量素子62aの容量値に対する可変制御により、可変容量素子62aに対する充電速度を可変するように構成してある。
本実施の形態の固体撮像装置の動作は、可変容量素子62aの容量値が制御される。参照電圧Vrの時間変化率αは、
α=dV/dt=I/C
である。したがって、明るさ情報Saの増・減に対して可変容量素子62aの容量値Cを逆比例的に減・増させる。
α=dV/dt=I/C
である。したがって、明るさ情報Saの増・減に対して可変容量素子62aの容量値Cを逆比例的に減・増させる。
すなわち、画素信号検出部70が検出した明るさ情報Saの値が前回検出時より減少したときは、参照電圧制御部80は参照電圧供給回路60に対する制御信号Scとして、可変容量素子62aにおける容量値Cを増加させるように更新する。可変容量素子62aに対する充電速度は相対的に遅くし、ランプ波形の参照電圧Vrの時間変化率α(=dV/dt)を、検出した現在の明るさ情報Saに対して最適化する。
上記とは逆に、画素信号検出部70が検出した明るさ情報Saの値が前回検出時より増加したときは、参照電圧制御部80は参照電圧供給回路60に対する制御信号Scとして、可変容量素子62aにおける容量値Cを減少させるように更新する。可変容量素子62aに対する充電速度は相対的に速くし、ランプ波形の参照電圧Vrの時間変化率α(=dV/dt)を、検出した現在の明るさ情報Saに対して最適化する。可変容量素子としては、アナログ制御ではバリキャップ(電圧可変容量ダイオード)を、デジタル制御では容量配列のビット選択による可変容量をそれぞれ用いることができる。
その他の動作については、実施の形態1と同様であるので説明を省略する。
(実施の形態3)
図9は本発明の実施の形態3における固体撮像装置の充電速度可変方式の参照電圧供給回路60の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路60は、出力電流値可変の充電用の直流電源である可変直流電源61と、容量値可変の容量素子である可変容量素子62aとの組み合わせからなり、参照電圧制御部80からの制御信号Scによって、可変直流電源61に対する微調整と可変容量素子62aに対する粗調整の組み合わせ制御により、可変容量素子62aに対する充電速度を可変するように構成してある。充電電流Iでの調整の形態は、可変直流電源61の定電流を増加するときは可変容量素子62aの容量値を減少させ、可変直流電源61の定電流を減少させるときは可変容量素子62aの容量値を増加させるものとする。
図9は本発明の実施の形態3における固体撮像装置の充電速度可変方式の参照電圧供給回路60の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路60は、出力電流値可変の充電用の直流電源である可変直流電源61と、容量値可変の容量素子である可変容量素子62aとの組み合わせからなり、参照電圧制御部80からの制御信号Scによって、可変直流電源61に対する微調整と可変容量素子62aに対する粗調整の組み合わせ制御により、可変容量素子62aに対する充電速度を可変するように構成してある。充電電流Iでの調整の形態は、可変直流電源61の定電流を増加するときは可変容量素子62aの容量値を減少させ、可変直流電源61の定電流を減少させるときは可変容量素子62aの容量値を増加させるものとする。
本実施の形態によれば、可変直流電源61における定電流の微調整と可変容量素子62aにおける容量値の粗調整の組み合わせにより、容量素子に対する充電速度の調整をより高精度に実現することができ、製造時に生じる直流電源の電流ばらつきや容量素子の容量ばらつきに対して、AD変換入力レンジのばらつきを簡単かつ高精度に補正することが可能となる。
(実施の形態4)
図10は本発明の実施の形態4における固体撮像装置の構成を示すブロック図である。図10において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。実施の形態1(図1)の場合の画素信号検出部70および参照電圧制御部80に代えて、外部インターフェース90を設け、外部インターフェース90を介してマイクロコンピュータ100に接続されるように構成されている。外部インターフェース90は、選択行の単位画素11群のデジタル画素値Dxを信号出力線34から順次に受け取り、また、タイミング制御回路50からタイミング信号、制御信号を受け取り、マイクロコンピュータ100に転送するとともに、マイクロコンピュータ100から制御信号Scを受け取り、これを参照電圧供給回路60に転送するように構成されている。マイクロコンピュータ100は、充電速度可変方式の参照電圧供給回路60の充電電流Iの制御を行う機能を有している。その他の構成については、実施の形態1と同様であるので、説明を省略する。
図10は本発明の実施の形態4における固体撮像装置の構成を示すブロック図である。図10において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。実施の形態1(図1)の場合の画素信号検出部70および参照電圧制御部80に代えて、外部インターフェース90を設け、外部インターフェース90を介してマイクロコンピュータ100に接続されるように構成されている。外部インターフェース90は、選択行の単位画素11群のデジタル画素値Dxを信号出力線34から順次に受け取り、また、タイミング制御回路50からタイミング信号、制御信号を受け取り、マイクロコンピュータ100に転送するとともに、マイクロコンピュータ100から制御信号Scを受け取り、これを参照電圧供給回路60に転送するように構成されている。マイクロコンピュータ100は、充電速度可変方式の参照電圧供給回路60の充電電流Iの制御を行う機能を有している。その他の構成については、実施の形態1と同様であるので、説明を省略する。
次に、上記のように構成された本実施の形態の固体撮像装置の動作を図11のフローチャートに従って説明する。
まず、ステップS10において、マイクロコンピュータ100は、列AD変換部30から信号出力線34に出力される選択行の単位画素11群のデジタル画素値Dxを1画素分ずつ外部インターフェース90を介して入力する。
次いでステップS20において、デジタル画素値Dxの累積レジスタRにステップS10で入力したデジタル画素値Dxを加算する。
次いでステップS30において、画素アレイ部10の全画素についてデジタル画素値Dx累積が終了したかを判断し、終了するまではステップS10に戻り、終了すればステップS40に進む。
次いでステップS40において、累積のデジタル画素値Dxの平均値を求め、さらに1フィールド分の明るさ情報Saを算出する。
次いでステップS50において、今回の明るさ情報Sanと前回の明るさ情報San-1との差分ΔSa(=San−San-1)を算出し、ステップS60において、差分絶対値|ΔSa|が所定の閾値Kthより大きいかを判断する。大きいときはステップS70に進み、そうでないときは処理を終了する。
差分絶対値|ΔSa|が所定の閾値Kthより大きくてステップS70に進むと、差分ΔSaが正であるかを判断する。つまり、明るさ情報Saが前回に比べて増加したか否かを判断する。判断結果が肯定的のときはステップS80に進み、否定的のときはステップS90に進む。
明るさ情報Saが前回に比べて増加したと判定した場合のステップS80において、充電速度可変方式の参照電圧供給回路60に対する制御信号Scとして、所定の調整幅ΔScを加算し、Sc←Sc+ΔScとする。
一方、明るさ情報Saが前回に比べて減少したと判定した場合のステップS90においては、参照電圧供給回路60に対する制御信号Scとして、所定の調整幅ΔScを減算し、Sc←Sc−ΔScとする。
以下のような一連の処理により、実施の形態1の場合と同様の効果が発揮される。
上記において、差分絶対値|ΔSa|の大きさを判定する閾値Kthを任意に設定したり、制御信号Scの調整幅ΔScを任意に設定するように構成することにより、参照電圧供給回路60の容量素子に対する充電速度の制御を任意にプログラミングすることが可能となる。
(実施の形態5)
図12は本発明の実施の形態5における固体撮像装置の動作を示すフローチャートである。図12は実施の形態4の場合の図11に対してステップS61を追加したものである。実施の形態4の場合には、明るさ情報Saの増減が一定以上あれば、制御信号Scを一定の調整幅ΔScで調整するものであるが、本実施の形態の場合には、調整幅ΔScを差分絶対値|ΔSa|に比例したものとする。すなわち、ステップS60の次にステップS61を挿入し、調整幅ΔScとして、差分絶対値|ΔSa|をk倍(kは比例定数)したものを算出する。そして、ステップS70に進む。
図12は本発明の実施の形態5における固体撮像装置の動作を示すフローチャートである。図12は実施の形態4の場合の図11に対してステップS61を追加したものである。実施の形態4の場合には、明るさ情報Saの増減が一定以上あれば、制御信号Scを一定の調整幅ΔScで調整するものであるが、本実施の形態の場合には、調整幅ΔScを差分絶対値|ΔSa|に比例したものとする。すなわち、ステップS60の次にステップS61を挿入し、調整幅ΔScとして、差分絶対値|ΔSa|をk倍(kは比例定数)したものを算出する。そして、ステップS70に進む。
実施の形態4の場合は、差分絶対値|ΔSa|の大きさに無関係に一律に制御信号Scを調整するが、本実施の形態の場合には、差分絶対値|ΔSa|の大きさに比例して制御信号Scを調整する。その結果として、参照電圧供給回路60の容量素子に対する充電速度の制御をより高精度に実現することができる。
なお、マイクロコンピュータ100に代えて専用のDSP(デジタル信号処理回路)を用いてもよい。その場合に、FPGA(Field Programmable Gate Array)のような論理再構成可能デバイスを用いることが好ましい。また、このマイクロコンピュータまたはDSPは、CMOSイメージセンサ上に内蔵することも可能である。
なお、上記のいずれの実施の形態においても、列AD変換部30におけるカウント手段は、アップダウンカウンタ33に限定されるものではない。
また、容量素子62については、内蔵タイプとするほか、外付けタイプとしてもよい。
なお、可変直流電源61としては、例えば抵抗素子に流す電流をデジタル的に制御する方式のものを用いることができる。
本発明の固体撮像装置は、参照電圧供給回路を比較的簡単に構成でき、量産時に問題となる特性ばらつきをフィードバックシステムで抑制するため、高速高性能のCMOSイメージセンサを容易に実現することが可能である。
A 固体撮像装置
10 画素アレイ部
11 単位画素
12 行選択線
13 列信号線
20 行走査回路(行走査手段)
30 列AD変換部
31 AD変換器(AD変換器手段)
32 比較器(比較手段)
33 アップダウンカウンタ(カウント手段)
34 信号出力線
35 出力回路
40 列走査回路(列走査手段)
50 タイミング制御回路(制御手段)
60 充電速度可変方式の参照電圧供給回路(参照電圧供給手段)
61 可変直流電源
61a 直流電源
62 容量素子
62a 可変容量素子
63 リセットトランジスタ
64 出力バッファ
70 画素信号検出部(画素信号検出手段)
80 参照電圧制御部(参照電圧制御手段)
90 外部インターフェース
100 マイクロコンピュータ
Sa 明るさ情報
Sc 制御信号
Vx 画素信号電圧
Vr ランプ波形の参照電圧
Vc 比較結果
10 画素アレイ部
11 単位画素
12 行選択線
13 列信号線
20 行走査回路(行走査手段)
30 列AD変換部
31 AD変換器(AD変換器手段)
32 比較器(比較手段)
33 アップダウンカウンタ(カウント手段)
34 信号出力線
35 出力回路
40 列走査回路(列走査手段)
50 タイミング制御回路(制御手段)
60 充電速度可変方式の参照電圧供給回路(参照電圧供給手段)
61 可変直流電源
61a 直流電源
62 容量素子
62a 可変容量素子
63 リセットトランジスタ
64 出力バッファ
70 画素信号検出部(画素信号検出手段)
80 参照電圧制御部(参照電圧制御手段)
90 外部インターフェース
100 マイクロコンピュータ
Sa 明るさ情報
Sc 制御信号
Vx 画素信号電圧
Vr ランプ波形の参照電圧
Vc 比較結果
Claims (8)
- 光電変換素子を含む単位画素が行列状に2次元配列されてなる画素アレイ部と、
前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧を時間変化する参照電圧と比較する比較手段と、前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をAD変換結果とするカウント手段とで構成され、前記画素アレイ部における前記単位画素の2次元配列の列毎に配置された複数の列単位AD変換手段と、
前記時間変化する参照電圧を生成して前記複数の列単位AD変換手段の各比較手段に供給する参照電圧供給手段と、
列走査により前記複数の列単位AD変換手段によるAD変換結果を順次出力する列走査手段と、
前記行走査手段と前記列単位AD変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
前記参照電圧供給手段は、容量素子に対する充電電流の制御によって前記時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成されている固体撮像装置。 - さらに、前記列単位AD変換手段の信号出力線での出力信号を検出する画素信号検出手段と、
前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する参照電圧制御手段とを備えている請求項1に記載の固体撮像装置。 - さらに、前記列単位AD変換手段の信号出力線、前記タイミングの制御手段および前記参照電圧供給手段に接続され、前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する機能を有する外部のマイクロコンピュータまたはマルチプロセッサに接続される外部インターフェースを備えている請求項1に記載の固体撮像装置。
- 前記充電速度可変方式の参照電圧供給手段は、充電用の直流電源と容量素子とからなり、前記容量素子に対する充電速度が可変に構成されている請求項1から請求項3までのいずれかに記載の固体撮像装置。
- 前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値固定の容量素子との組み合わせからなり、前記可変直流電源に対する可変制御により前記容量素子に対する充電速度が可変に構成されている請求項4に記載の固体撮像装置。
- 前記充電速度可変方式の参照電圧供給手段は、出力電流値固定の充電用の直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変容量素子に対する可変制御により前記可変容量素子に対する充電速度が可変に構成されている請求項4に記載の固体撮像装置。
- 前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変直流電源に対する微調整と前記可変容量素子に対する粗調整の組み合わせ制御により前記容量素子に対する充電速度が可変に構成されている請求項4に記載の固体撮像装置。
- 前記画素信号検出手段は、前記画素アレイ部における全画素について、前記列単位AD変換手段の信号出力線での出力信号を累積し、前記参照電圧制御手段は、前記画素信号検出手段による累積結果に基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する請求項2から請求項7までのいずれかに記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193095A JP2009033305A (ja) | 2007-07-25 | 2007-07-25 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193095A JP2009033305A (ja) | 2007-07-25 | 2007-07-25 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009033305A true JP2009033305A (ja) | 2009-02-12 |
Family
ID=40403347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007193095A Withdrawn JP2009033305A (ja) | 2007-07-25 | 2007-07-25 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009033305A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148943A (zh) * | 2010-02-08 | 2011-08-10 | 佳能株式会社 | 固态图像传感器和摄像设备 |
WO2011145254A1 (ja) * | 2010-05-19 | 2011-11-24 | パナソニック株式会社 | 固体撮像装置、画像処理装置、カメラシステム |
JP2013009087A (ja) * | 2011-06-23 | 2013-01-10 | Canon Inc | 撮像装置及びその駆動方法 |
EP2568699A2 (en) | 2011-09-08 | 2013-03-13 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for driving solid-state imaging apparatus |
JP2013058930A (ja) * | 2011-09-08 | 2013-03-28 | Canon Inc | 撮像装置 |
JP2013165341A (ja) * | 2012-02-09 | 2013-08-22 | Canon Inc | 固体撮像装置 |
JP2013229853A (ja) * | 2012-03-30 | 2013-11-07 | Canon Inc | 光電変換装置および撮像システム |
WO2013179615A1 (ja) * | 2012-05-29 | 2013-12-05 | パナソニック株式会社 | ランプ生成回路及び固体撮像装置 |
WO2015008634A1 (ja) * | 2013-07-16 | 2015-01-22 | ソニー株式会社 | 信号処理装置および方法、撮像素子、並びに、撮像装置 |
JP2016015758A (ja) * | 2015-09-08 | 2016-01-28 | キヤノン株式会社 | 撮像素子及び撮像装置 |
WO2016076127A1 (ja) * | 2014-11-12 | 2016-05-19 | ソニー株式会社 | 制御装置、制御方法、ad変換装置、ad変換方法 |
JP2017063505A (ja) * | 2017-01-10 | 2017-03-30 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
WO2017149962A1 (ja) * | 2016-03-02 | 2017-09-08 | ソニー株式会社 | 撮像制御装置、撮像制御方法、およびプログラム |
JP2018107828A (ja) * | 2018-04-02 | 2018-07-05 | キヤノン株式会社 | 撮像装置、撮像システム及びad変換回路の駆動方法 |
JP2021002727A (ja) * | 2019-06-20 | 2021-01-07 | キヤノン株式会社 | 光電変換装置、光電変換システム、および移動体 |
WO2021060177A1 (ja) * | 2019-09-26 | 2021-04-01 | 株式会社テックイデア | イメージセンサ |
-
2007
- 2007-07-25 JP JP2007193095A patent/JP2009033305A/ja not_active Withdrawn
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148943A (zh) * | 2010-02-08 | 2011-08-10 | 佳能株式会社 | 固态图像传感器和摄像设备 |
WO2011145254A1 (ja) * | 2010-05-19 | 2011-11-24 | パナソニック株式会社 | 固体撮像装置、画像処理装置、カメラシステム |
JP2011244249A (ja) * | 2010-05-19 | 2011-12-01 | Panasonic Corp | 固体撮像装置、画像処理装置、カメラシステム |
US8792030B2 (en) | 2010-05-19 | 2014-07-29 | Panasonic Corporation | Solid-state imaging apparatus, image processing apparatus, and camera system |
US9912894B2 (en) | 2011-06-23 | 2018-03-06 | Canon Kabushiki Kaisha | Imaging apparatus and method of driving the same |
JP2013009087A (ja) * | 2011-06-23 | 2013-01-10 | Canon Inc | 撮像装置及びその駆動方法 |
US9485445B2 (en) | 2011-06-23 | 2016-11-01 | Canon Kabushiki Kaisha | Imaging apparatus and method of driving the same |
US9247161B2 (en) | 2011-06-23 | 2016-01-26 | Canon Kabushiki Kaisha | Imaging apparatus and method of driving the same |
US9615044B2 (en) | 2011-06-23 | 2017-04-04 | Canon Kabushiki Kaisha | Imaging apparatus and method of driving the same |
JP2013058930A (ja) * | 2011-09-08 | 2013-03-28 | Canon Inc | 撮像装置 |
EP2568699A2 (en) | 2011-09-08 | 2013-03-13 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for driving solid-state imaging apparatus |
EP3324614A1 (en) * | 2011-09-08 | 2018-05-23 | Canon Kabushiki Kaisha | Imaging apparatus |
US9232165B2 (en) | 2011-09-08 | 2016-01-05 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for driving solid-state imaging apparatus |
US9800809B2 (en) | 2011-09-08 | 2017-10-24 | Canon Kabushiki Kaisha | Imaging apparatus, imaging system, and method for reducing a difference in resolutions |
US9602751B2 (en) | 2011-09-08 | 2017-03-21 | Canon Kabushiki Kaisha | Imaging apparatus, imaging system, and method for reducing a difference in resolutions |
JP2013165341A (ja) * | 2012-02-09 | 2013-08-22 | Canon Inc | 固体撮像装置 |
JP2013229853A (ja) * | 2012-03-30 | 2013-11-07 | Canon Inc | 光電変換装置および撮像システム |
WO2013179615A1 (ja) * | 2012-05-29 | 2013-12-05 | パナソニック株式会社 | ランプ生成回路及び固体撮像装置 |
US9374070B2 (en) | 2012-05-29 | 2016-06-21 | Paansonic Intellectual Property Management Co., Ltd. | Ramp generator circuit and solid-state imaging device |
JPWO2013179615A1 (ja) * | 2012-05-29 | 2016-01-18 | パナソニックIpマネジメント株式会社 | ランプ生成回路及び固体撮像装置 |
TWI615031B (zh) * | 2013-07-16 | 2018-02-11 | Sony Corp | 信號處理裝置及方法、攝像元件與攝像裝置 |
US9596422B2 (en) | 2013-07-16 | 2017-03-14 | Sony Corporation | Signal processing device and method, imaging device, and imaging apparatus |
WO2015008634A1 (ja) * | 2013-07-16 | 2015-01-22 | ソニー株式会社 | 信号処理装置および方法、撮像素子、並びに、撮像装置 |
JPWO2015008634A1 (ja) * | 2013-07-16 | 2017-03-02 | ソニー株式会社 | 信号処理装置および方法、撮像素子、並びに、撮像装置 |
WO2016076127A1 (ja) * | 2014-11-12 | 2016-05-19 | ソニー株式会社 | 制御装置、制御方法、ad変換装置、ad変換方法 |
JP2016015758A (ja) * | 2015-09-08 | 2016-01-28 | キヤノン株式会社 | 撮像素子及び撮像装置 |
WO2017149962A1 (ja) * | 2016-03-02 | 2017-09-08 | ソニー株式会社 | 撮像制御装置、撮像制御方法、およびプログラム |
US10939055B2 (en) | 2016-03-02 | 2021-03-02 | Sony Corporation | Imaging control apparatus and image control method |
JP2017063505A (ja) * | 2017-01-10 | 2017-03-30 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
JP2018107828A (ja) * | 2018-04-02 | 2018-07-05 | キヤノン株式会社 | 撮像装置、撮像システム及びad変換回路の駆動方法 |
JP2021002727A (ja) * | 2019-06-20 | 2021-01-07 | キヤノン株式会社 | 光電変換装置、光電変換システム、および移動体 |
JP7286431B2 (ja) | 2019-06-20 | 2023-06-05 | キヤノン株式会社 | 光電変換装置、光電変換システム、および移動体 |
WO2021060177A1 (ja) * | 2019-09-26 | 2021-04-01 | 株式会社テックイデア | イメージセンサ |
JP2021052363A (ja) * | 2019-09-26 | 2021-04-01 | 株式会社テックイデア | イメージセンサ |
JP7333060B2 (ja) | 2019-09-26 | 2023-08-24 | 株式会社テックイデア | イメージセンサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009033305A (ja) | 固体撮像装置 | |
JP5979896B2 (ja) | 固体撮像装置 | |
US9438841B2 (en) | Solid-state imaging apparatus and imaging system | |
EP2482462B1 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
US7777170B2 (en) | Solid-state imaging device and camera | |
JP4340296B2 (ja) | A/d変換器 | |
US7554479B2 (en) | Pseudo-multiple sampling methods, systems and devices for analog-to-digital conversion | |
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
US8174422B2 (en) | Power-supply-noise cancelling circuit and solid-state imaging device | |
US8354630B2 (en) | A/D converter circuit and solid-state imaging device having series-connected capacitative elements with plural input circuits | |
US9166614B2 (en) | Ramp-signal generator circuit, and image sensor and imaging system including the same | |
JP4786631B2 (ja) | 固体撮像装置、撮像装置 | |
JP4379504B2 (ja) | 固体撮像素子、およびカメラシステム | |
US9060139B2 (en) | Solid-state imaging apparatus and method for driving the same | |
KR101411369B1 (ko) | 촬상 시스템 및 촬상장치 | |
KR20130026393A (ko) | 고체촬상장치 및 그 구동방법 | |
JP2008219243A (ja) | 撮像装置およびカメラ | |
US9912898B2 (en) | Amplifier, electric circuit, and image sensor | |
JP6112871B2 (ja) | 撮像素子及び撮像装置 | |
KR101232620B1 (ko) | 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서 | |
US9105536B2 (en) | Solid-state imaging device for analog-to-digital conversion | |
US9113101B2 (en) | Image sensor and image capturing system | |
JP5293052B2 (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110914 |