JP2009031028A - Testing method and device - Google Patents
Testing method and device Download PDFInfo
- Publication number
- JP2009031028A JP2009031028A JP2007193092A JP2007193092A JP2009031028A JP 2009031028 A JP2009031028 A JP 2009031028A JP 2007193092 A JP2007193092 A JP 2007193092A JP 2007193092 A JP2007193092 A JP 2007193092A JP 2009031028 A JP2009031028 A JP 2009031028A
- Authority
- JP
- Japan
- Prior art keywords
- test
- supply voltage
- power supply
- tray
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、予め決められた数(少数)のIC等の半導体装置である試験品を、複数の試験条件で電源電圧のマージンを調査し、該電源電圧のマージンが最も悪かった試験条件を見つけ、この見つけた条件で試験品の試験を行う試験方法及び装置に関する。 The present invention investigates a power supply voltage margin under a plurality of test conditions for a test product that is a predetermined number (small number) of semiconductor devices such as ICs, and finds the test condition with the worst power supply voltage margin. The present invention relates to a test method and apparatus for testing a test product under the found conditions.
従来、ハンドラ(自動機)から、試験機へは、試験の開始信号のみを送信していた。そして、従来の試験品(IC)の試験方法は次のように行っていた。 Conventionally, only a test start signal is transmitted from a handler (automatic machine) to a test machine. And the test method of the conventional test article (IC) was performed as follows.
・先ず、試験品Aを作業者が設定した試験プログラムAで設定温度70℃で試験する。 First, test article A is tested at a set temperature of 70 ° C. using test program A set by the operator.
・試験品Aの試験が終了すると作業者が試験品Aを取り除き、試験品BをICトレイの置き場へセットする。 When the test of the test product A is completed, the operator removes the test product A and sets the test product B in the IC tray storage area.
・試験品Bを作業者が設定した試験プログラムBで設定温度70℃で試験する。 Test the test product B at a set temperature of 70 ° C. with the test program B set by the operator.
・試験が終了した試験品Dを作業者が取り除き、試験品EをICトレイの置き場へセットする。 The operator removes the test product D after the test, and sets the test product E in the IC tray storage area.
・試験品Eを作業者が設定した試験プログラムEで設定温度70℃で試験する。 -Test the specimen E with the test program E set by the operator at a set temperature of 70 ° C.
また、試験品の試験を行なう際、例えば10種類のファンクション試験等の複数の試験を実施しているため、試験品であるメモリー等の容量の増大に伴い、試験時間が増え、メモリー試験機のオーバーフローの発生が起こっていた。 In addition, when testing a test product, for example, a plurality of tests such as 10 types of function tests are performed. Therefore, the test time increases as the capacity of the memory, which is a test product, increases, and the memory tester An overflow occurred.
従来でも試験回数や試験時間を少なくするため、必要な数のサンプルについては所定の測定項目すべてを測定し、その後の試験では、不良が発生しない、品質保証上問題のない、等の測定項目を削除して試験を行う半導体測定方法及び装置があった(特許文献1参照)。 Conventionally, to reduce the number of tests and test time, measure all the specified measurement items for the required number of samples, and in subsequent tests, measure items such as no defects and no quality assurance problems. There has been a semiconductor measurement method and apparatus which are deleted and tested (see Patent Document 1).
また、従来、試験を行う度に、試験結果から試験項目毎のエラー要因を累積記憶し、エラー要因毎のエラー率を求め、エラー率が予め定められた値より低いエラー要因が実行される試験項目を、その後の試験では、試験を行わないようにする情報処理システムの試験制御方法があった(特許文献2参照)。
上記従来のものは次のような課題があった。 The above conventional ones have the following problems.
従来、試験品(IC)の測定をハンドラ(自動機)で行なう場合、試験品の種類や試験温度が変わる度に、作業者がトレー置き場の試験品が収納されているトレーを載せ変えて測定を行なうため、完全な連続試験を行うことができなかった。 Conventionally, when measuring a test item (IC) with a handler (automatic machine), each time the type of test item or test temperature changes, the operator changes the tray in which the test item is stored in the tray storage area. Therefore, a complete continuous test could not be performed.
他方、メモリー単体品の試験時間は、メモリー容量の増大に伴い、メモリー容量が2倍になると、試験時間は2倍以上掛かってしまう。また、新規にメモリー等の試験機を導入する場合、1台の試験機の導入費用が高価なため、容易に導入は困難であった。 On the other hand, the test time of a single memory product takes more than twice as long as the memory capacity doubles as the memory capacity increases. In addition, when a new testing machine such as a memory is introduced, the introduction cost of one testing machine is expensive, so that it is difficult to easily introduce the testing machine.
また、試験回数や試験時間を少なくするため、不良が発生しない、品質保証上問題のない、等の測定項目やエラー率が予め定められた値より低いエラー要因が実行される試験項目の試験を行わないようにするものは、削除できる測定項目や試験項目が少なく、試験回数や試験時間をあまり少なくできないものであった。 In addition, in order to reduce the number of tests and the test time, test items such as measurement items that do not cause defects and have no quality assurance problems, and test items that cause error factors with a lower error rate than a predetermined value are executed. What is not performed is that there are few measurement items and test items that can be deleted, and the number of tests and test time cannot be reduced very much.
本発明は、トレイ部側面のバーコードを読出すことにより、試験品種や温度が変わっても、連続で終夜試験を行うことを可能にし、メモリー単体品等の試験品の後工程の品質を維持しつつ、試験時間が短縮でき、更に最適な試験が行なえるようにすることを目的とする。 By reading the barcode on the side of the tray, the present invention enables continuous overnight testing even if the test type or temperature changes, maintaining the quality of the post-process of the test product such as a single memory product. However, an object is to shorten the test time and to perform an optimum test.
図1は本発明の試験装置の説明図である。図1中、1はハンドラ(自動機)、2は試験機、11はICトレイ置き場(未試験)、12はICトレイ置き場(試験完了)、13は試験を行うトレイを置く場所、14はコントロール部、15は試験部(テストヘッド)、16は試験機部、17はコントロール部、18は温度コントロール部である。 FIG. 1 is an explanatory diagram of a test apparatus according to the present invention. In FIG. 1, 1 is a handler (automatic machine), 2 is a test machine, 11 is an IC tray place (untested), 12 is an IC tray place (test completed), 13 is a place where a tray to be tested is placed, and 14 is a control. , 15 is a test section (test head), 16 is a test machine section, 17 is a control section, and 18 is a temperature control section.
本発明は、上記の課題を解決するため次のように構成した。 The present invention is configured as follows to solve the above problems.
(1):少数の試験品について、複数の試験条件を与えて正常に動作するかの試験を行う場合、前記複数の各試験条件で前記試験品に供給する電源電圧を変化し、どの電圧まで正常に動作するかを調べる電源電圧マージンを調査し、前記電源電圧マージンが悪かった試験条件を決定し、以降の試験品の試験は、前記決定した試験条件で試験を行う。このため、試験品の品質を維持しつつ、試験時間を短縮することができる。 (1): When a test is performed on a small number of test products to determine whether the test product operates normally by changing a plurality of test conditions, the power supply voltage supplied to the test product is changed under each of the test conditions. A power supply voltage margin for checking whether the power supply operates normally is investigated, and a test condition in which the power supply voltage margin is bad is determined. Subsequent test of the test product is performed under the determined test condition. Therefore, the test time can be shortened while maintaining the quality of the test product.
(2):前記(1)の試験方法において、前記電源電圧マージンの調査は、低温と高温の2回行い、低温と高温の2つの試験条件を決定する。このため、低温と高温の2つの試験条件でより試験品の品質を維持しつつ、試験時間を短縮することができる。 (2): In the test method of (1), the power supply voltage margin is investigated twice at low and high temperatures, and two test conditions of low and high temperatures are determined. For this reason, it is possible to shorten the test time while maintaining the quality of the test product under the two test conditions of low temperature and high temperature.
本発明によれば次のような効果がある。 The present invention has the following effects.
(1):複数の各試験条件で試験品に供給する電源電圧を変化し、どの電圧まで正常に動作するかを調べる電源電圧マージンを調査し、前記電源電圧マージンが悪かった試験条件を決定し、以降の試験品の試験は、前記決定した試験条件で試験を行うため、試験品の品質を維持しつつ、試験時間を短縮することができる。 (1): The power supply voltage supplied to the test product is changed under each of the plurality of test conditions, the power supply voltage margin for checking to what voltage the normal operation is performed is investigated, and the test condition in which the power supply voltage margin is bad is determined. Since the test of subsequent test products is performed under the determined test conditions, the test time can be shortened while maintaining the quality of the test product.
(2):電源電圧マージンの調査は、低温と高温の2回行い、低温と高温の2つの試験条件を決定するため、低温と高温の2つの試験条件でより試験品の品質を維持しつつ、試験時間を短縮することができる。 (2): The power supply voltage margin is investigated twice at low and high temperatures, and the two test conditions of low and high temperatures are determined. Test time can be shortened.
(1):試験装置の説明
図1は本発明の試験装置の説明図である。自動で試験を行う試験装置には、ハンドラ(自動機)1と試験機2が設けてある。ハンドラ(自動機)1には、ICトレイ置き場(未試験)11、ICトレイ置き場(試験完了)12、試験を行うトレイを置く場所13、コントロール部14が設けてある。試験機2には、試験部(テストヘッド)15、試験機部16、コントロール部17、温度コントロール部18が設けてある。
(1): Description of Test Apparatus FIG. 1 is an explanatory diagram of the test apparatus of the present invention. A testing apparatus that performs testing automatically includes a handler (automatic machine) 1 and a
ICトレイ置き場(未試験)11は、未試験の試験品(IC)を載せたICトレイの置き場である。ICトレイ置き場(試験完了)12は、試験が完了した試験品(IC)を載せたICトレイの置き場である。試験を行うトレイを置く場所13は、試験を行う試験品(IC)を載せたICトレイを置く場所である。コントロール部14は、ハンドラ(自動機)内の制御を行うものである。試験部(テストヘッド)15は、試験品(IC)の試験をする試験部である。試験機部16は、試験部15の試験品(IC)を実際に試験する機構部である。コントロール部17は、試験機2内の試験の制御を行う制御部である。温度コントロール部18は、試験部15の試験品(IC)の温度の制御を行う温度制御部である。
The IC tray place (untested) 11 is a place for an IC tray on which an untested test product (IC) is placed. The IC tray place (test completion) 12 is an IC tray place on which a test product (IC) for which the test has been completed is placed. The
なお、ハンドラ(自動機)1には、図示しないが試験結果が不良である場合、不良の試験品(IC)を置く場所が設けられる。また、試験機2には図示しないが試験条件や試験結果等などを格納するための格納部(格納手段)が設けられる。
Although not shown, the handler (automatic machine) 1 is provided with a place for placing a defective test product (IC) when the test result is defective. Although not shown, the
図2はICトレイの説明図であり、図2(a)はICトレイの形の説明、図2(b)はICトレイの側面の説明である。図2(a)において、ICトレイ3には、複数の試験品(IC)21が載せられている。図2(b)において、ICトレイの側面には、バーコード部30が設けてある。バーコード部30は、試験品(IC)21の試験プログラム名、試験温度等がコード化されたものである。
2A and 2B are explanatory views of the IC tray. FIG. 2A is a description of the shape of the IC tray, and FIG. 2B is a description of the side surface of the IC tray. In FIG. 2A, a plurality of test products (IC) 21 are placed on the
図3はICトレイ置き場の説明図である。図3において、ICトレイ置き場(11又は12)には、枠31内に上下するトレイを置く台32が設けられ、該トレイを置く台32には複数のICトレイ3が上下方向に搭載されている。また、右側の枠31の上部にはバーコード読出部33が設けてある。トレイを置く台32の上下により、最上段のICトレイ3のバーコード部30をバーコード読出部33で読み出せるようになっている。
FIG. 3 is an explanatory diagram of the IC tray storage area. In FIG. 3, the IC tray place (11 or 12) is provided with a
自動試験を行うには、トレイ3の側面にあるバーコード部30から、試験設定情報の読み出しを行う。
In order to perform the automatic test, the test setting information is read from the
(バーコード読み出し順序の説明)
(1) 試験品A〜EをICトレイ置き場11へセットする。
(Description of barcode reading order)
(1) Set the test products A to E in the IC
(2) バーコード読出部33でICトレイ3のバーコード部30を読み出す。
(2) The bar
(3) バーコード読み出し結果(試験プログラム名:716、試験温度:70(℃))。 (3) Bar code read result (test program name: 716, test temperature: 70 (° C.)).
(4) バーコードの読出した結果を自動機および試験機のコントロール部14、17、18へ送信する。試験プログラム名「716」は、コントロール部14から試験機2のコントロール部17へ送信する。試験温度「70(℃)」は、コントロール部14から試験機2の温度コントロール部18へ送信する。
(4) The bar code read result is transmitted to the
(ハンドラの試験手順の説明)
(順序1 )作業者が、ICトレイ置き場11へICトレイ3を載せた後、試験を開始する。
(Explanation of handler test procedure)
(Sequence 1) After the operator places the
(順序2 )バーコード読出部33でICトレイ3のバーコードを読出した後、ICトレイ置き場11のICトレイ3を、試験を行うトレイを置く場所13へ移動する。
(Order 2) After the
(順序3 )試験を行うトレイを置く場所13に搭載している試験品(IC)を1個づつ、試験部15へ移動する。
(Order 3) One test article (IC) mounted in the
(順序4 )バーコード読み出し結果を参照し、ハンドラのコントロール部14からコントロール部17へ試験プログラム名を送信し、試験温度は温度コントロール部18へ送信する。
(Order 4) Referring to the barcode read result, the test program name is transmitted from the
(順序5 )温度を印加し、バーコード読み出し結果の設定温度に到達したら、コントロール部17は、試験機部16で試験プログラムAの試験を開始する。
(Sequence 5) When the temperature is applied and the set temperature of the barcode read result is reached, the
(順序6 )試験を行うトレイを置く場所13上に搭載されている試験品(IC)のすべてが完了するまで、順序3〜6を繰り返す。
(Order 6)
(順序7 )試験を行うトレイを置く場所13のICトレイ3上の試験がすべて完了した場合、ICトレイ置き場(試験完了)12へICトレイ3を搬送する。
(Order 7) When all the tests on the
(順序8 )n番目のICトレイ3のバーコードを読出した後、試験を行うトレイを置く場所13へ搬送し、順序5から8を繰り返す。
(Order 8) After reading the bar code of the
(2):試験方法の説明
a)新試験工程決定のための試験工程と試験結果格納部の説明
図4は試験工程とICトレイ群の説明図である。図4において、低温試験工程、高温試験工程、新試験工程、ICトレイ置き場に置かれているICトレイ群を示している。低温試験工程、高温試験工程、新試験工程は、試験機2内の格納部に格納されるものである。低温試験工程には、低温試験条件1〜低温試験条件10が設けてある。高温試験工程には、高温試験条件1〜高温試験条件10が設けてある。新試験工程には、低温試験条件2、高温試験条件1が設けてある。ICトレイ群には、ICトレイ(1) 〜ICトレイ(10)が設けてある。ICトレイ(1) には、バーコード部30にID1が設けてある。ICトレイ(2) には、バーコード部30にID2が設けてある。ICトレイ(3) 〜ICトレイ(10)には、バーコード部30にID3が設けてある。
(2): Description of Test Method a) Description of Test Process and Test Result Storage Unit for New Test Process Determination FIG. 4 is an explanatory diagram of the test process and IC tray group. FIG. 4 shows a low temperature test process, a high temperature test process, a new test process, and an IC tray group placed in the IC tray storage area. The low temperature test process, the high temperature test process, and the new test process are stored in the storage unit in the
図5は低温試験結果格納部の説明図である。図5において、試験品(1) 〜(10)について、低温試験条件1〜10で試験を行い、その時の電源電圧マージン試験を行った結果である。この電源電圧マージン試験とは、電源電圧(通常は3.0V)を下げてその試験条件で動作する最低の電源電圧である。なお、右端の平均値は、各低温試験条件での平均値(試験品(1) 〜(10))を示している。この平均値では、低温試験条件2がワースト(2.5Vで最も高い)である。すなわち、この低温試験条件2は、試験品(1) 〜(10)の動作電源電圧範囲が最も狭くなる試験条件となっている。
FIG. 5 is an explanatory diagram of the low-temperature test result storage unit. In FIG. 5, the test products (1) to (10) were tested under the low
図6は高温試験結果格納部の説明図である。図5において、試験品(1) 〜(10)について、高温試験条件1〜10で試験を行い、その時の電源電圧マージン試験を行った結果である。この電源電圧マージン試験とは、電源電圧(通常は3.0V)を下げてその試験条件で動作する最低の電源電圧である。なお、右端の平均値は、各高温試験条件での平均値(試験品(1) 〜(10))を示している。この平均値では、高温試験条件1がワースト(2.4Vで最も高い)である。
FIG. 6 is an explanatory diagram of the high temperature test result storage unit. In FIG. 5, the test products (1) to (10) were tested under the high
b)試験方法の説明
ICトレイ(1) はバーコード部30としてID1、ICトレイ(2) にはID2、ICトレイ(3) からICトレイ(10)にはID3が付記されている。ID1は、低温状態で、電源電圧マージン試験を行い、ワーストの試験条件を選択するIDである。ID2は、高温状態で、電源電圧マージン試験を行い、ワーストの試験条件を選択するIDである。ID3は、新試験工程の試験条件を選択するIDである。
b) Description of Test Method The IC tray (1) is labeled as
ICトレイ(1) 〜(10)には、各々10個の試験品が搭載されているとする。試験は、以下で説明する(詳細は図7〜図9の試験フローに基づき行う)。 Assume that 10 test products are mounted on each of the IC trays (1) to (10). The test will be described below (details are made based on the test flow of FIGS. 7 to 9).
・ICトレイ(1) の試験方法について説明する。 ・ Explain the test method of IC tray (1).
ICトレイ(1) のID1を読み取り、低温試験条件1の試験を行い、ICトレイ(1) に搭載している試験品(1) の電源電圧マージンを調査する。そして、低温試験結果格納部へ、試験品(1) の低温試験条件1の電源電圧マージン結果を書き込む。同様に、低温試験条件2〜10の電源電圧マージンを調査し、低温試験結果格納部へ電源電圧マージン結果を各々書き込む。ICトレイ(1) に搭載している試験品(2) 〜(10)に対しても、低温試験条件1〜10の電源電圧マージンを調査し、低温試験結果格納部へ電源電圧マージン結果を各々書き込む。低温試験条件1の試験品(1) 〜(10)の電源電圧マージン結果の平均値を算出し、低温試験結果格納部へ書き込む(図5参照)。新試験工程へ、低温試験条件1〜10の平均値の図5の例ではワーストである低温試験条件2を書き込む(図4参照)。
Read ID1 of IC tray (1), conduct test under low
・ICトレイ(2) の試験方法について説明する。 ・ Explain the test method of IC tray (2).
ICトレイ(2) のID2を読み取り、高温試験条件1の試験を行い、ICトレイ(2) に搭載している試験品(1) の電源電圧マージンを調査する。高温試験結果格納部へ、試験品(1) の高温試験条件1の電源電圧マージン結果を書き込む。同様に、高温試験条件2〜10の電源電圧マージンを調査し、高温試験結果格納部へ電源電圧マージン結果を各々書き込む。ICトレイ(2) に搭載している試験品(2) 〜(10)に対しても、高温試験条件1〜10の電源電圧マージンを調査し、高温試験結果格納部へ電源電圧マージン結果を各々書き込む。高温試験条件1の試験品(1) 〜(10)の電源電圧マージン結果の平均値を算出し、高温試験結果格納部へ書き込む(図6参照)。新試験工程へ、高温試験条件1〜10の平均値の図6の例ではワーストである高温試験条件1を書き込む(図4参照)。
Read ID2 of IC tray (2), perform high
・ICトレイ(3) 〜(10)の試験方法について説明する。 -The test method of IC trays (3) to (10) will be described.
ICトレイ(3) のID3を読み取り、新試験工程を呼び出した後、試験品(1) を低温状態で、低温試験条件2の試験を行なう。次に、高温状態で、高温試験条件1の試験を行なう。同様に、試験品(2) 〜(10)も低温試験条件2および高温試験条件1を行なう。ID3が付記されているICトレイ(4) 〜(10)に対しても、新試験工程を呼び出し、低温試験条件2および高温試験条件1の試験を行なう。なお、新試験工程では、マージンの調査ではないため、規格の電源電圧(この例では3V)で試験が行なわれる。また、新試験工程決定のための試験品(サンプル)は、決まった新試験工程(マージン調査のとき低温試験条件で行った場合は新試験工程では高温のみでもよい)で試験することもできる。
After reading ID3 of the IC tray (3) and calling a new test process, the test product (1) is tested at the low
c)試験方法の特徴
・ICトレイの読み取り部(バーコード部)から、低温および高温状態で、電源電圧マージン試験を行ない、ワーストの試験条件を選択した後、最適な試験条件で試験を行なう方法である。
c) Characteristics of the test method-A method of performing a test under the optimum test conditions after performing a power supply voltage margin test at low and high temperatures from the IC tray reader (barcode part) and selecting the worst test conditions It is.
・ICトレイの読み取り部から、試験方法を選択することができ、作業者が画面などによる操作が不要になり、作業ミスを低減することができる。 -The test method can be selected from the reading unit of the IC tray, so that the operator does not need to operate the screen or the like, and work errors can be reduced.
・ICトレイの読み取り部から、試験方法を選択することができるため、終夜自動運転などの完全自動化を行なうことができる。 -Since the test method can be selected from the reading part of the IC tray, it can be fully automated such as automatic operation all night.
(3):試験フローによる説明
図7は試験処理フローチャート(1)、図8は試験処理フローチャート(2)、図9は試験処理フローチャート(3)である。以下、図7〜図9の処理S1〜S50に従って説明する。
(3): Explanation by Test Flow FIG. 7 is a test process flowchart (1), FIG. 8 is a test process flowchart (2), and FIG. 9 is a test process flowchart (3). Hereinafter, description will be made according to the processing S1 to S50 of FIGS.
S1:ハンドラ1は、バーコード読出部33でICトレイ置き場11のICトレイ3のバーコード部30を読み取り、処理S2に移る。
S1: The
S2:ハンドラ1は、バーコード読出部33での読み取り値が、ID1又はID2であるか判断する。この判断でID1の場合は処理S3へ移り、ID2の場合は処理S21(図8)へ移り、ID1又はID2でない場合は処理S41(図9)へ移る。
S2: The
S3:試験機2は、バーコード読出部33での読み取り値がID1である場合、低温試験工程を格納部から読み出し、処理S4に移る。
S3: When the reading value in the
S4:試験機2は、試験品(1) の試験を開始し、処理S5に移る。
S4: The testing
S5:試験機2は、試験品(1) を低温状態で、低温試験条件1〜10の試験を順番に行い、電源電圧マージンを調査し、処理S6に移る。
S5: The
S5:試験機2は、試験品(1) の電源電圧マージン結果を低温試験結果格納部(低温ファイル)へ書き込み、処理S7に移る。
S5: The
S7:試験機2は、試験品(2) の試験を開始し、処理S8に移る。
S7: The testing
S8:試験機2は、試験品(2) を低温状態で、低温試験条件1〜10の試験を順番に行い、電源電圧マージンを調査し、処理S9に移る。
S8: The
S9:試験機2は、試験品(2) の電源電圧マージン結果を低温試験結果格納部へ書き込み、処理S10に移る。
S9: The
:
S10:試験機2は、試験品(10)の試験を開始し、処理S11に移る。
:
S10: The testing
S11:試験機2は、試験品(10)を低温状態で、低温試験条件1〜10の試験を順番に行い、電源電圧マージンを調査し、処理S12に移る。
S11: The
S12:試験機2は、試験品(10)の電源電圧マージン結果を低温試験結果格納部へ書き込み、処理S13に移る。
S12: The
S13:試験機2は、低温試験結果格納部の低温試験条件1の試験品(1) 〜(10)の平均値を算出し、該平均値を低温試験結果格納部へ書き込み、処理S14に移る。
S13: The
S14:試験機2は、低温試験結果格納部の低温試験条件2の試験品(1) 〜(10)の平均値を算出し、該平均値を低温試験結果格納部へ書き込み、処理S15に移る。
S14: The testing
:
S15:試験機2は、低温試験結果格納部の低温試験条件10の試験品(1) 〜(10)の平均値を算出し、該平均値を低温試験結果格納部へ書き込み、処理S16に移る。
:
S15: The
S16:試験機2は、低温試験結果格納部から、平均値がワーストである試験条件を読み出し、新試験工程へ低温試験条件2(低温試験条件2がワーストである場合)を書き込み、最初のICトレイのバーコード部の読み取り(S1)へ戻る。
S16: The
S21:試験機2は、バーコード読出部33での読み取り値がID2である場合、高温試験工程を格納部から読み出し、処理S22に移る。
S21: When the reading value in the
S22:試験機2は、試験品(1) の試験を開始し、処理S23に移る。
S22: The testing
S23:試験機2は、試験品(1) を高温状態で、高温試験条件1〜10の試験を順番に行い、電源電圧マージンを調査し、処理S24に移る。
S23: The
S24:試験機2は、試験品(1) の電源電圧マージン結果を高温試験結果格納部(高温ファイル)へ書き込み、処理S25に移る。
S24: The
S25:試験機2は、試験品(2) の試験を開始し、処理S26に移る。
S25: The testing
S26:試験機2は、試験品(2) を高温状態で、高温試験条件1〜10の試験を順番に行い、電源電圧マージンを調査し、処理S27に移る。
S26: The
S27:試験機2は、試験品(2) の電源電圧マージン結果を高温試験結果格納部へ書き込み、処理S28に移る。
S27: The
:
S28:試験機2は、試験品(10)の試験を開始し、処理S29に移る。
:
S28: The testing
S29:試験機2は、試験品(10)を高温状態で、高温試験条件1〜10の試験を順番に行い、電源電圧マージンを調査し、処理S30に移る。
S29: The
S30:試験機2は、試験品(10)の電源電圧マージン結果を高温試験結果格納部へ書き込み、処理S31に移る。
S30: The
S31:試験機2は、高温試験結果格納部の高温試験条件1の試験品(1) 〜(10)の平均値を算出し、該平均値を高温試験結果格納部へ書き込み、処理S32に移る。
S31: The
S32:試験機2は、高温試験結果格納部の高温試験条件2の試験品(1) 〜(10)の平均値を算出し、該平均値を高温試験結果格納部へ書き込み、処理S33に移る。
S32: The
:
S33:試験機2は、高温試験結果格納部の高温試験条件10の試験品(1) 〜(10)の平均値を算出し、該平均値を高温試験結果格納部へ書き込み、処理S34に移る。
:
S33: The testing
S34:試験機2は、高温試験結果格納部から、平均値がワーストである試験条件を読み出し、新試験工程へ高温試験条件1(高温試験条件1がワーストである場合)を書き込み、最初のICトレイのバーコード部の読み取り(S1)へ戻る。
S34: The
S41:試験機2は、バーコード読出部33での読み取り値がID1又はID2でない場合、新試験工程を格納部から読み出し、処理S42に移る。
S41: When the reading value in the
S42:試験機2は、試験品(1) の試験を開始し、処理S43に移る。
S42: The testing
S43:試験機2は、試験品(1) に新試験工程の低温試験条件2の試験を行い、処理S44に移る。
S43: The testing
S44:試験機2は、試験品(1) に新試験工程の高温試験条件1の試験を行い、処理S45に移る。
S44: The testing
S45:試験機2は、試験品(2) の試験を開始し、処理S46に移る。
S45: The testing
S46:試験機2は、試験品(2) に新試験工程の低温試験条件2の試験を行い、処理S47に移る。
S46: The testing
S47:試験機2は、試験品(2) に新試験工程の高温試験条件1の試験を行い、処理S48に移る。
S47: The testing
:
S48:試験機2は、試験品(10)の試験を開始し、処理S49に移る。
:
S48: The testing
S49:試験機2は、試験品(10)に新試験工程の低温試験条件2の試験を行い、処理S50に移る。
S49: The testing
S50:試験機2は、試験品(10)に新試験工程の高温試験条件1の試験を行い、最初のICトレイのバーコード部の読み取り(S1)へ戻る。
S50: The
(4):電源電圧の動作限界の説明
高温状態で、試験品10個に対して、ファンクション試験(試験条件)1の電源電圧の動作限界値(マージン)を調査した後、10個の限界値の平均値を求める。同様に、試験品10個に対して、ファンクション試験2〜10の電源電圧の限界値を調査した後、各々試験の動作限界値の平均値を求める。ファンクション試験1〜10の中から、平均値がワーストであるファンクション試験を選び出し、そのファンクション試験条件で、大量の試験品の試験を行なうことにより、1/10の試験時間で試験を行なうことができる。低温状態の試験についても、同様な方法をとることができる。
(4): Explanation of operation limit of power supply voltage After checking the operation limit value (margin) of power supply voltage of function test (test condition) 1 for 10 test products at high temperature, 10 limit values Find the average value of. Similarly, after examining the limit value of the power supply voltage of the function tests 2 to 10 for 10 test products, the average value of the operation limit values of each test is obtained. By selecting the function test whose average value is the worst from the function tests 1 to 10 and testing a large number of test products under the function test conditions, the test can be performed in 1/10 test time. . A similar method can be used for tests at low temperatures.
言い換えると、電源電圧動作限界値の平均分布のワースト値から、最適なファンクション試験(最も不良が検出できる試験条件)を選択し、試験を行なうものである。ワースト値であった試験条件(例えば試験条件1)で試験を行うと、電源電圧動作限界値の下限値が低い(動作限界値が良い)他の試験条件(例えば試験条件2〜10)より試験品の不良を多く検出できる。このため、他の試験条件2〜10での試験は省略できることがわかった。
In other words, an optimum function test (test condition that can detect the most defects) is selected from the worst value of the average distribution of power supply voltage operation limit values, and the test is performed. When the test is performed under the worst test condition (for example, test condition 1), the lower limit value of the power supply voltage operation limit value is lower (the operation limit value is better) than other test conditions (for example,
図10は電源電圧の動作限界の説明図である。図10において、ファンクション試験1の電源電圧の動作限界図(試験品(1) )は、試験周波数10(ns)に対し規格電圧3(V)から下げた場合のPASS(良品)を丸印で示している。この動作限界値は2.0(V)である。 FIG. 10 is an explanatory diagram of the operation limit of the power supply voltage. In FIG. 10, the operation limit diagram of the power supply voltage for the function test 1 (test product (1)) is circled with PASS (non-defective product) when the test frequency is 10 (ns) and is lowered from the standard voltage 3 (V). Show. This operation limit value is 2.0 (V).
ファンクション試験1の電源電圧の動作限界図(試験品(2) )は、試験周波数10(ns)に対し規格電圧3(V)から下げた場合のPASS(良品)を丸印で示している。この動作限界値は1.8(V)である。 In the operation limit diagram of the power supply voltage of the function test 1 (test product (2)), PASS (non-defective product) when the test frequency is 10 (ns) is lowered from the standard voltage 3 (V) is indicated by a circle. This operation limit value is 1.8 (V).
ファンクション試験2の電源電圧の動作限界図(試験品(1) )の動作限界値は2.2(V)である。ファンクション試験2の電源電圧の動作限界図(試験品(2) )の動作限界値は1.6(V)である。
The operation limit value of the power supply voltage operation limit diagram (test product (1)) of
(5):試験条件の説明
試験条件には、タイミングとテストパターンがある。例えば、メモリの試験では、読み書きのタイミング値とメモリへのライトリードパターン(アルゴリズム)を変更して試験するものである。以下は、試験条件の例である。
(5): Description of test conditions Test conditions include timing and test patterns. For example, in the memory test, the test is performed by changing the read / write timing value and the write / read pattern (algorithm) to the memory. The following are examples of test conditions.
[試験条件1の内容]
電源電圧3V,入力電圧3.0V,0.0V,試験タイミング1、テストパターン1
[試験条件2の内容]
電源電圧3V,入力電圧2.0V,0.0V,試験タイミング2、テストパターン2
:
[試験条件10の内容]
電源電圧3V,入力電圧2.4V,0.8V,試験タイミング10、テストパターン10
従来は、上記の試験条件1〜10で、高温および低温の電気試験を行なっていたので、膨大な試験時間が掛かっていた。本発明では、新試験工程により、品質を維持しつつ、試験時間を短縮することができる。
[Contents of Test Condition 1]
Power supply voltage 3V, input voltage 3.0V, 0.0V,
[Contents of Test Condition 2]
Power supply voltage 3V, input voltage 2.0V, 0.0V,
:
[Contents of Test Condition 10]
Power supply voltage 3V, input voltage 2.4V, 0.8V,
Conventionally, since high-temperature and low-temperature electrical tests were performed under the
(6):試験品名が複数ある場合の説明
図11は試験品名が複数の場合の説明図である。図11において、トレイがNO.1〜NO.24ある。トレイNO.1〜トレイNO.12に搭載している試験品は全て同一で、試験品名がBである。トレイNO.13〜トレイNO.24に搭載している試験品は全て同一で、試験品名がCである。
(6): Explanation when there are a plurality of test product names FIG. 11 is an explanatory diagram when there are a plurality of test product names. In FIG. 1-NO. There are 24. Tray NO. 1-Tray NO. 12 are all the same, and the test product name is B. Tray NO. 13-Tray NO. All the test products mounted in 24 are the same, and the test product name is C.
試験品名Bの試験方法は、トレイの1枚目であるトレイNO.1(試験品10個:バーコード部はID21)を低温状態で、試験条件1〜10の電源電圧のマージンを調査する。次に、トレイの2枚目であるトレイNO.2(試験品10個:バーコード部はID22)を高温状態で、試験条件1〜10の電源電圧のマージンを調査する。
The test method for the test product name B is the tray No. 1 which is the first tray. 1 (10 test products: the barcode part is ID21) in a low temperature state, the margin of the power supply voltage under the
トレイの1枚目と2枚目の試験結果から、最適な試験条件(新試験工程)を選択し、トレイ3〜12枚(トレイNO.3〜NO.12:バーコード部は全てID23)までの電気試験を行なう(試験数1000個)。 From the test results of the first and second trays, select the optimal test conditions (new test process), up to 3 to 12 trays (tray NO.3 to NO.12: all barcodes are ID23) The electrical test is conducted (1000 tests).
次いで、試験品名Cの試験方法は、トレイの13枚目であるトレイNO.13(試験品10個:バーコード部はID31)を低温状態で、試験条件1〜10の電源電圧のマージンを調査する。次に、トレイの14枚目であるトレイNO.14(試験品10個:バーコード部はID32)を高温状態で、試験条件1〜10の電源電圧のマージンを調査する。
Next, the test method of the test product name C is a tray No. 13 which is the 13th tray. 13 (10 test products: the bar code part is ID31) is in a low temperature state and the margin of the power supply voltage under the
トレイの13枚目と14枚目の試験結果から、最適な試験条件(新試験工程)を選択し、トレイ15〜24枚(トレイNO.15〜NO.24:バーコード部は全てID33)までの電気試験を行なう(試験数1000個)。 From the test results of the 13th and 14th trays, select the optimal test conditions (new test process), up to 15-24 trays (tray NO.15-NO.24: all barcodes are ID33) The electrical test is conducted (1000 tests).
このようにして、途中で試験品名が変わっても、自動的に最適な試験条件(新試験工程)を選択して、試験品の品質を維持しつつ、試験時間を短縮した試験を行うことができる。 In this way, even if the name of the test product changes during the process, it is possible to automatically select the optimal test conditions (new test process) and perform a test with reduced test time while maintaining the quality of the test product. it can.
1 ハンドラ(自動機)
2 試験機
11 ICトレイ置き場(未試験)
12 ICトレイ置き場(試験完了)
13 試験を行うトレイを置く場所
14 コントロール部
15 試験部(テストヘッド)
16 試験機部
17 コントロール部
18 温度コントロール部
1 Handler (automatic machine)
2 Testing
12 IC tray place (test completed)
13 Place to place the
16
Claims (3)
前記電源電圧マージンが悪かった試験条件を決定し、以降の試験品の試験は、前記決定した試験条件で試験を行うことを特徴とした試験方法。 When testing whether a small number of test products are operated normally by giving a plurality of test conditions, the power supply voltage supplied to the test product is changed under each of the plurality of test conditions, and up to what voltage is normally operated. Investigate the power supply voltage margin,
A test method in which a test condition in which the power supply voltage margin is bad is determined, and a subsequent test product is tested under the determined test condition.
該移動した試験品の試験を行う試験機とを備え、
前記自動機で前記未試験のトレイ置き場の少数の試験品を試験機に移動し、前記試験機で前記少数の試験品について、複数の試験条件を与えて正常に動作するかの試験を行う場合、前記複数の各試験条件で前記試験品に供給する電源電圧を変化し、どの電圧まで正常に動作するかを調べる電源電圧マージンを調査し、前記電源電圧マージンが悪かった試験条件を決定し、
該試験条件の決定後は、前記自動機で前記未試験のトレイ置き場の試験品を前記試験機に移動し、前記試験機で該移動した試験品を前記決定した試験条件で試験を行うことを特徴とした試験装置。 An automatic machine that moves the untested tray storage specimen to the testing machine;
A testing machine for testing the moved test article,
When a small number of test items in the untested tray storage area are moved to the testing machine by the automatic machine, and a test is performed on the small number of test goods by giving a plurality of test conditions. , Changing the power supply voltage supplied to the test product under each of the plurality of test conditions, investigating a power supply voltage margin for examining up to which voltage is normally operated, determining a test condition in which the power supply voltage margin is bad,
After the determination of the test conditions, the test machine in the untested tray storage area is moved to the test machine by the automatic machine, and the test specimen moved by the test machine is tested under the determined test conditions. Characteristic test equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193092A JP4867014B2 (en) | 2007-07-25 | 2007-07-25 | Test method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193092A JP4867014B2 (en) | 2007-07-25 | 2007-07-25 | Test method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009031028A true JP2009031028A (en) | 2009-02-12 |
JP4867014B2 JP4867014B2 (en) | 2012-02-01 |
Family
ID=40401705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007193092A Expired - Fee Related JP4867014B2 (en) | 2007-07-25 | 2007-07-25 | Test method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867014B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013145131A (en) * | 2012-01-13 | 2013-07-25 | Espec Corp | Charge/discharge testing device, tray for testing, and charge/discharge testing system |
CN107889524A (en) * | 2015-02-13 | 2018-04-06 | 精工爱普生株式会社 | Electronic component conveyer and electronic component check device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228729A (en) * | 1983-06-09 | 1984-12-22 | Toshiba Corp | Method and device for measuring semiconductor |
JPH03257538A (en) * | 1990-03-08 | 1991-11-18 | Hitachi Ltd | Test control method for information processing system |
JPH06265598A (en) * | 1993-03-12 | 1994-09-22 | Hitachi Ltd | Test specification generating system |
JP2004177125A (en) * | 2002-11-22 | 2004-06-24 | Juki Corp | Automatic inspection device for semiconductor device |
-
2007
- 2007-07-25 JP JP2007193092A patent/JP4867014B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228729A (en) * | 1983-06-09 | 1984-12-22 | Toshiba Corp | Method and device for measuring semiconductor |
JPH03257538A (en) * | 1990-03-08 | 1991-11-18 | Hitachi Ltd | Test control method for information processing system |
JPH06265598A (en) * | 1993-03-12 | 1994-09-22 | Hitachi Ltd | Test specification generating system |
JP2004177125A (en) * | 2002-11-22 | 2004-06-24 | Juki Corp | Automatic inspection device for semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013145131A (en) * | 2012-01-13 | 2013-07-25 | Espec Corp | Charge/discharge testing device, tray for testing, and charge/discharge testing system |
CN107889524A (en) * | 2015-02-13 | 2018-04-06 | 精工爱普生株式会社 | Electronic component conveyer and electronic component check device |
Also Published As
Publication number | Publication date |
---|---|
JP4867014B2 (en) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7105977B2 (en) | Inspection system and failure analysis/prediction method for inspection system | |
KR100371677B1 (en) | Inspection device | |
US6960908B2 (en) | Method for electrical testing of semiconductor package that detects socket defects in real time | |
US7930130B2 (en) | Method and system for reducing device test time | |
KR102305872B1 (en) | Inspection system, wafer map indicator, wafer map display method, and computer program stored in a recording medium | |
US20030005376A1 (en) | System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices | |
US6639417B2 (en) | Semiconductor parametric testing apparatus | |
WO2007113968A1 (en) | Semiconductor integrated circuit testing method and information recording medium | |
JP4867014B2 (en) | Test method and apparatus | |
KR100487658B1 (en) | Probe needle cleaning apparatus and the method | |
US10656204B2 (en) | Failure detection for wire bonding in semiconductors | |
JPH0574909A (en) | Wafer test method | |
JP2006319125A (en) | Method and apparatus for wafer inspection | |
CN116577638A (en) | Intelligent circuit board testing system, method, device and medium | |
US20220035332A1 (en) | Information processing apparatus, method of controlling information processing apparatus, production system, method of manufacturing article, and recording medium | |
CN114966353A (en) | Test apparatus, test method, and recording medium | |
CN112017726A (en) | Read interference test method and device of flash memory chip and readable storage medium | |
JP2010019695A (en) | Measuring device and method for displaying tested result thereof | |
KR101034661B1 (en) | Method and apparatus for testing memory device using 2 loading memories | |
JP2021047139A (en) | Test device | |
JP2010192699A (en) | Device for displaying test result | |
KR100401932B1 (en) | Method of testing semiconductor devices on test handler | |
JPH09178807A (en) | Automatic handler for ic inspection | |
JP3973753B2 (en) | Semiconductor failure analysis method and apparatus, and recording medium recording a semiconductor failure analysis program | |
KR20060100852A (en) | Test apparatus for smart card chips and testing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110930 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |