JP2009027364A - 自動利得増幅回路 - Google Patents

自動利得増幅回路 Download PDF

Info

Publication number
JP2009027364A
JP2009027364A JP2007187315A JP2007187315A JP2009027364A JP 2009027364 A JP2009027364 A JP 2009027364A JP 2007187315 A JP2007187315 A JP 2007187315A JP 2007187315 A JP2007187315 A JP 2007187315A JP 2009027364 A JP2009027364 A JP 2009027364A
Authority
JP
Japan
Prior art keywords
signal
amplifier circuit
transistor
automatic gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007187315A
Other languages
English (en)
Inventor
Shinichiro Shibano
真一郎 柴野
Takeyoshi Meguro
剛義 目黒
Ikuo Osawa
郁郎 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007187315A priority Critical patent/JP2009027364A/ja
Publication of JP2009027364A publication Critical patent/JP2009027364A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】利得制御端子に印加する制御電圧に応じて自動利得増幅回路を迂回する経路と迂回しない経路とを切り替えることを可能とする。
【解決手段】出力信号に応じて変化する制御信号、に基づいて設定される利得により入力信号を増幅して出力信号として出力する可変利得増幅器を含むアンプ部10と、アンプ部10の入力信号と出力信号とを、制御信号に基づいて切り替えて出力する切替スイッチ部12と、を備えることにより上記課題を解決する。
【選択図】図1

Description

本発明は、自動で信号の増幅率を調整する自動利得増幅回路に関する。
テレビジョン放送(TV)の復調用回路等では、入力信号となる映像信号の信号強度を自動的に調整するための自動利得増幅回路が用いられる。例えば、映像信号に含まれるペデスタルレベルに基づいて出力される信号の強度を調整する等の処理が行われている。
特許文献1には、映像信号中の最大ピークレベルを検出するレベル検出回路を備え、レベル検出回路で得られた最大ピークレベルを予め設定された目標レベルと比較し、比較結果に応じた制御電圧を可変利得増幅器の利得制御端子に印加することによって、出力される映像信号のレベルを目標レベルに近づける自動利得増幅回路が開示されている。
一般的に、自動利得増幅回路は、利得制御端子にコンデンサ等を接続し、制御電圧を平滑化(積分)して供給することによって、利得が時間的に急激に変化することを防いでいる。
特開2003−309785号公報
ところで、信号を処理する際に、自動利得増幅回路によるレベル調整を行うことなく信号を出力したい場合がある。このとき、定電圧電源や抵抗等で構成された固定電圧発生回路から利得制御端子に電圧を印加することによって利得を一定に保つ方法が採られる。
しかしながら、定電圧電源や抵抗等で構成された固定電圧発生回路を使った場合、電源や回路を構成する部品のバラツキなどによって製品間の利得が安定しない等の問題が発生する場合がある。
また、例えば、図4に示すように、アンプ部60及び切替スイッチ部62を含んで構成される自動利得増幅回路において、利得制御端子を介して外部からAGC信号を入力してアンプ部60の利得を制御すると共に、スイッチコントロール端子(SWコントロール端子)を介して外部からスイッチの切り替えを制御することによって、アンプ部60を通って利得調整された出力とアンプ部60を通らずに利得調整されていない出力とを切り替えて出力する方法が用いられている。
しかしながら、図4に示す自動利得増幅回路ではスイッチコントロール端子(SWコントロール端子)を別途設ける必要があり、回路構成が複雑となる、端子を設ける分だけ実装面積が大きくなる等の問題がある。
本発明の1つの態様は、出力信号に応じて変化する制御信号、に基づいて設定される利得により入力信号を増幅して前記出力信号として出力する可変利得増幅器を含むアンプ部と、前記入力信号と前記出力信号とを、前記制御信号に基づいて切り替えて出力する切替スイッチ部と、を備えることを特徴とする自動利得増幅回路である。
ここで、前記制御信号を前記アンプ部及び前記切替スイッチ部へ供給するための利得制御端子が共通に設けられていることが好適である。回路に設けられる端子を共通化することによって回路構成を簡素化し、回路に設けられる端子の数を低減することができる。
また、前記切替スイッチ部は、前記制御信号が所定電圧範囲内にあれば前記出力信号を選択して出力し、前記制御信号が前記所定電圧範囲外にあれば前記入力信号を選択して出力することが好適である。
具体例としては、前記切替スイッチ部は、前記制御信号と基準電圧との差動増幅を行う第1の差動増幅回路と、前記第1の差動増幅回路において前記制御信号が基準電圧以上である場合にアクティブにされ、アクティブになった場合には前記入力信号及び前記出力信号のいずれか一方を出力する第2の差動増幅回路と、前記第1の差動増幅回路において前記制御信号が基準電圧より小さい場合にアクティブにされ、アクティブになった場合には前記入力信号及び前記出力信号の他方を出力する第3の差動増幅回路と、を備えることが好適である。
本発明によれば、利得制御端子に印加する制御電圧に応じて自動利得増幅回路を迂回する経路と迂回しない経路とを切り替えることができる。
本発明の実施の形態における自動利得増幅回路100は、図1に示すように、アンプ部10及び切替スイッチ部12を含んで構成される。
アンプ部10は、可変利得増幅回路を含んで構成される。可変利得増幅器は、例えば、図2に示すように、トランジスタ20,22、インピーダンス素子24及びコンデンサ26を含んで構成することができる。
トランジスタ20は、増幅用のトランジスタである。トランジスタ20のゲートから入力信号(映像信号等)が入力される。トランジスタ22は、自動利得制御のためのトランジスタである。トランジスタ22は、トランジスタ20とカスケード接続される。すなわち、トランジスタ20のドレインがトランジスタ22のエミッタに接続され、トランジスタ22のコレクタから増幅された信号が出力される。
トランジスタ22のコレクタにはインピーダンス素子24を介して電源電圧Vccが印加される。トランジスタ22のベースにはコンデンサ26が接続される。トランジスタ22のベースは、自動利得制御のための制御信号(AGC信号)を入力するための利得制御端子とされる。
トランジスタ20のゲートに信号が入力されると、その信号はトランジスタ20で増幅され、トランジスタ22のコレクタから引き出された出力端から出力される。このとき、出力信号のレベルに応じた制御信号をトランジスタ22のベースにフィードバックすることによって、トランジスタ22のエミッタの電圧が変更され、それによりトランジスタ20のドレイン−ソース間の電圧も変化する。トランジスタ20のドレイン−ソース間の電圧の変化に伴って、トランジスタ20の動作点も変化し、トランジスタ20の増幅率(利得)が調整される。
なお、アンプ部10に含まれる可変利得増幅回路は上記回路に限定されるものではなく、他の回路構成であってもよい。
切替スイッチ部12は、アンプ部10の入力信号及び出力信号を受けて、アンプ部10の可変利得増幅回路へ供給される制御信号に応じてアンプ部10の入力信号及び出力信号のいずれか一方を選択して出力する。すなわち、制御電圧が所定の電圧範囲内にあればアンプ部10の出力信号を選択して出力し、制御電圧が所定の電圧範囲外にあればアンプ部10の入力信号を選択して出力する。
例えば、一般的な可変利得増幅回路の制御電圧は0〜3.5V程度の範囲であるので、制御電圧が0〜3.5Vの範囲内にあればアンプ部10の出力信号を選択して出力し、4V以上の電圧であればアンプ部10の入力信号を選択して出力する構成とする。
図3は、切替スイッチ部12の具体的な回路構成の例を示す図である。入力端子T1にはアンプ部10の入力側の信号が入力され、入力端子T2にはアンプ部10の出力側の信号が入力される。端子T3には制御電圧との比較対象となる基準電圧Refが入力され、端子T4にはアンプ部10の利得を制御するための制御信号(AGC信号)が入力される。端子T5には所定のバイアス電圧が印加される。このバイアス電圧は差動増幅回路や出力回路の電流を調整するトランジスタのベースに印加される。
トランジスタ40a,40b,40c,42a,44aは第1の差動増幅回路を構成している。トランジスタ40cのベースにはバイアス電圧が印加され、トランジスタ40cは電流源として機能している。トランジスタ40aのベースには制御電圧が印加され、トランジスタ40bのベースには基準電圧Refが印加されている。制御電圧が基準電圧Ref以上となるとトランジスタ40aのコレクタに接続されているトランジスタ42aのコレクタ−エミッタ間に流れる電流が大きくなり、制御電圧が基準電圧Refより小さくなるとトランジスタ40bのコレクタに接続されているトランジスタ44aのコレクタ−エミッタ間に流れる電流が大きくなる。
一般的に、アンプ部10に含まれる可変利得増幅回路の制御電圧は0〜3.5V程度の電圧範囲であることが多い。そこで、本例では、基準電圧Refを4Vとすることが好適である。これによって、制御信号が可変利得増幅回路の利得制御では利用されていない電圧範囲である4V以上の電圧となった場合にトランジスタ42aの電流が増大し、可変利得増幅回路の利得制御で利用されている0〜3.5V程度の電圧範囲となった場合にトランジスタ44aの電流が増大する。
トランジスタ42a,42bはカレントミラー回路を構成しており、トランジスタ42aのコレクタ−エミッタ間を流れる電流の増減に合わせて、トランジスタ42bのコレクタ−エミッタ間を流れる電流も増減する。トランジスタ42bを流れる電流が増大すると、それに合わせてトランジスタ46aのコレクタ−エミッタ間を流れる電流が増大する。さらに、トランジスタ46a,46b,46cもカレントミラー回路を構成しており、トランジスタ46aのコレクタ−エミッタ間の電流の増減に合わせて、トランジスタ46b,46cのコレクタ−エミッタ間を流れる電流も増減する。
トランジスタ46c,50a,50bは第2の差動増幅回路を構成している。トランジスタ46cのコレクタ−エミッタ間を流れる電流が増加することによって、この第2の差動増幅回路がアクティブな状態となる。トランジスタ50aのベースには入力端子T1が接続されており、トランジスタ50bのベースには出力端子T6が接続されている。第2の差動増幅回路がアクティブになると、入力端子T1に入力されているアンプ部10の入力信号が選択されて出力端子T6から出力される。
すなわち、制御信号が基準電圧Ref以上となると、トランジスタ46c,50a,50bから構成される第2の差動増幅回路が選択的にアクティブとなり、入力端子T1に入力されているアンプ部10の入力信号が出力端子T6から出力される。
同様に、トランジスタ44a,44bはカレントミラー回路を構成しており、トランジスタ44aのコレクタ−エミッタ間を流れる電流が増減に合わせて、トランジスタ44bのコレクタ−エミッタ間を流れる電流も増減する。トランジスタ44bを流れる電流が増大すると、それに合わせてトランジスタ48aのコレクタ−エミッタ間を流れる電流が増大する。さらに、トランジスタ48a,48b,48cもカレントミラー回路を構成しており、トランジスタ48aのコレクタ−エミッタ間の電流の増減に合わせて、トランジスタ48b,48cのコレクタ−エミッタ間を流れる電流も増減する。
トランジスタ48c,52a,52bは第3の差動増幅回路を構成している。トランジスタ48cのコレクタ−エミッタ間を流れる電流が増加することによって、この第3の差動増幅回路がアクティブな状態となる。トランジスタ52aのベースには入力端子T2が接続されており、トランジスタ52bのベースには出力端子T6が接続されている。第3の差動増幅回路がアクティブになると、入力端子T2に入力されているアンプ部10の出力信号が選択されて出力端子T6から出力される。
すなわち、制御信号が基準電圧Refより小さくとなると、トランジスタ48c,52a,52bから構成される第3の差動増幅回路が選択的にアクティブとなり、入力端子T2に入力されているアンプ部10の出力信号が出力端子T6から出力される。
このような切替スイッチ部12により、制御信号(AGC信号)に基づいてアンプ部10の入力信号と出力信号を選択的に切り替えて出力することができる。すなわち、アンプ部10の利得制御端子に印加する制御電圧に応じてアンプ部10(自動利得増幅回路)を迂回する経路と迂回しない経路とを切り替えることができる。これにより、切替スイッチ部12にSWコントロール端子を別途設ける必要がなくなる。
なお、切替スイッチ部12の構成は図3の例に限定されるものではない。制御信号に基づいてアンプ部10の入力信号と出力信号を選択的に切り替えて出力することができる構成であればよい。また、基準電圧Refの設定値も限定されるものではなく、可変利得増幅回路の利得制御では利用されていない制御信号の電圧範囲においてアンプ部10の入力信号が選択され、可変利得増幅回路の利得制御で利用されている制御信号の電圧範囲においてアンプ部10の出力信号が選択されるものであればよい。
本発明の実施の形態における自動利得増幅回路の構成を示すブロック図である。 本発明の実施の形態における可変利得増幅回路の構成を示す図である。 本発明の実施の形態における切替スイッチの構成を示す図である。 従来の自動利得増幅回路の構成を示すブロック図である。
符号の説明
10 アンプ部、12 切替スイッチ部、20,22 トランジスタ、24 インピーダンス素子、26 コンデンサ、40a,40b,40c,42a,42b,44a,44b,46a,46b,46c,48a,48b,50a,50b,52a,52b トランジスタ、60 アンプ部、62 切替スイッチ部、100 自動利得増幅回路。

Claims (4)

  1. 出力信号に応じて変化する制御信号、に基づいて設定される利得により入力信号を増幅して前記出力信号として出力する可変利得増幅器を含むアンプ部と、
    前記入力信号と前記出力信号とを、前記制御信号に基づいて切り替えて出力する切替スイッチ部と、
    を備えることを特徴とする自動利得増幅回路。
  2. 請求項1に記載の自動利得増幅回路であって、
    前記制御信号を前記アンプ部及び前記切替スイッチ部へ供給するための利得制御端子が共通に設けられていることを特徴とする自動利得増幅回路。
  3. 請求項1又は2に記載の自動利得増幅回路であって、
    前記切替スイッチ部は、前記制御信号が所定電圧範囲内にあれば前記出力信号を選択して出力し、前記制御信号が前記所定電圧範囲外にあれば前記入力信号を選択して出力することを特徴とする自動利得増幅回路。
  4. 請求項1又は2に記載の自動利得増幅回路であって、
    前記切替スイッチ部は、
    前記制御信号と基準電圧との差動増幅を行う第1の差動増幅回路と、
    前記第1の差動増幅回路において前記制御信号が基準電圧以上である場合にアクティブにされ、アクティブになった場合には前記入力信号及び前記出力信号のいずれか一方を出力する第2の差動増幅回路と、
    前記第1の差動増幅回路において前記制御信号が基準電圧より小さい場合にアクティブにされ、アクティブになった場合には前記入力信号及び前記出力信号の他方を出力する第3の差動増幅回路と、
    を備えることを特徴とする自動利得増幅回路。
JP2007187315A 2007-07-18 2007-07-18 自動利得増幅回路 Pending JP2009027364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187315A JP2009027364A (ja) 2007-07-18 2007-07-18 自動利得増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007187315A JP2009027364A (ja) 2007-07-18 2007-07-18 自動利得増幅回路

Publications (1)

Publication Number Publication Date
JP2009027364A true JP2009027364A (ja) 2009-02-05

Family

ID=40398771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187315A Pending JP2009027364A (ja) 2007-07-18 2007-07-18 自動利得増幅回路

Country Status (1)

Country Link
JP (1) JP2009027364A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140714A (en) 1980-04-02 1981-11-04 Matsushita Electric Ind Co Ltd Voice signal amplifier
JPS626505A (ja) * 1985-07-02 1987-01-13 Rohm Co Ltd 信号切換回路
JPS63171006A (ja) * 1987-01-09 1988-07-14 Sony Corp 利得制御回路
JPH0851331A (ja) * 1994-08-04 1996-02-20 Asahi Kasei Micro Syst Kk 自動利得制御回路
JPH08116226A (ja) 1994-08-26 1996-05-07 Matsushita Electric Ind Co Ltd 自動利得制御装置
JPH118560A (ja) * 1997-04-25 1999-01-12 Matsushita Electric Ind Co Ltd 送信出力制御回路及び送信出力制御方法
JP2000124818A (ja) * 1998-10-15 2000-04-28 Toshiba Corp 無線送信装置
JP2004254283A (ja) * 2003-01-30 2004-09-09 Matsushita Electric Ind Co Ltd 自動利得制御装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140714A (en) 1980-04-02 1981-11-04 Matsushita Electric Ind Co Ltd Voice signal amplifier
JPS626505A (ja) * 1985-07-02 1987-01-13 Rohm Co Ltd 信号切換回路
JPS63171006A (ja) * 1987-01-09 1988-07-14 Sony Corp 利得制御回路
JPH0851331A (ja) * 1994-08-04 1996-02-20 Asahi Kasei Micro Syst Kk 自動利得制御回路
JPH08116226A (ja) 1994-08-26 1996-05-07 Matsushita Electric Ind Co Ltd 自動利得制御装置
JPH118560A (ja) * 1997-04-25 1999-01-12 Matsushita Electric Ind Co Ltd 送信出力制御回路及び送信出力制御方法
JP2000124818A (ja) * 1998-10-15 2000-04-28 Toshiba Corp 無線送信装置
JP2004254283A (ja) * 2003-01-30 2004-09-09 Matsushita Electric Ind Co Ltd 自動利得制御装置

Similar Documents

Publication Publication Date Title
US6333675B1 (en) Variable gain amplifier with gain control voltage branch circuit
US9178474B2 (en) Feedback amplifier
TWI434511B (zh) 可調增益放大器、自動化測試設備及用以調整放大器增益之方法
US20130169365A1 (en) Automatic gain control feedback amplifier
JP3133659U (ja) 自動利得制御回路
KR100931548B1 (ko) 이득 가변 증폭 회로
US7245188B2 (en) Light receiving amplification circuit
US7157977B2 (en) Automatic gain control feedback amplifier
US10122337B2 (en) Programmable gain amplifier
JP2009027364A (ja) 自動利得増幅回路
JP2007159020A (ja) 電流電圧変換回路
US20120105158A1 (en) Feedback Amplifier
JP2002232249A (ja) 対数増幅回路
EP1429456A1 (en) Variable gain amplifier of low power consumption
JPH1041769A (ja) 送信機用自動利得制御回路
JP2004214911A (ja) Agc回路
JP2005110041A (ja) 光信号受信装置及びdcオフセット調整回路
JPH0595238A (ja) 自動利得制御回路
US7812676B2 (en) Low voltage input stage
US20090051428A1 (en) Agc circuit
KR20090036302A (ko) 튜너의 자동이득제어 출력회로
KR0127537B1 (ko) 모니터의 수평 주파수 홀드 조정 회로
KR0147244B1 (ko) 모니터의 비디오 신호 출력 회로
JP2004236140A (ja) 映像信号処理回路
JP2009206763A (ja) デジタル増幅装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100630

Free format text: JAPANESE INTERMEDIATE CODE: A621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110601

A977 Report on retrieval

Effective date: 20110608

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110719

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410

A711 Notification of change in applicant

Effective date: 20130117

Free format text: JAPANESE INTERMEDIATE CODE: A711