JP2009021514A - 積層型薄膜キャパシタおよびその製造方法 - Google Patents
積層型薄膜キャパシタおよびその製造方法 Download PDFInfo
- Publication number
- JP2009021514A JP2009021514A JP2007184671A JP2007184671A JP2009021514A JP 2009021514 A JP2009021514 A JP 2009021514A JP 2007184671 A JP2007184671 A JP 2007184671A JP 2007184671 A JP2007184671 A JP 2007184671A JP 2009021514 A JP2009021514 A JP 2009021514A
- Authority
- JP
- Japan
- Prior art keywords
- group
- electrode
- belonging
- thin film
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 81
- 239000003990 capacitor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 27
- 238000000605 extraction Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 2
- 230000002040 relaxant effect Effects 0.000 claims description 2
- 238000003475 lamination Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 58
- 238000010586 diagram Methods 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】層数が増加したときにも接続の信頼性が低下することのない積層型薄膜キャパシタおよびその製造方法を提供。
【解決手段】基板１１上に一方のグループに属する電極１２Ａと誘電体層１３と他方のグループに属する電極１２Ｂとが交互に複数積層された積層型薄膜キャパシタ１０であって、対向領域ＯＡの一端側には、一方のグループに属する複数の電極が互いに重ねられた第１の接続部を有するとともに、対向領域の他端側には、他方のグループに属する複数の電極が互いに重ねられた第２の接続部を有し、第１の接続部及び第２の接続部にのみさらに、前記対向領域との段差を緩和する厚み調整用の導体層がそれぞれ重ねられている。これにより、前記接続部と前記対向領域との段差が緩和され、接続の信頼性を低下させることなく積層数を増加させることができる。【選択図】図１
【解決手段】基板１１上に一方のグループに属する電極１２Ａと誘電体層１３と他方のグループに属する電極１２Ｂとが交互に複数積層された積層型薄膜キャパシタ１０であって、対向領域ＯＡの一端側には、一方のグループに属する複数の電極が互いに重ねられた第１の接続部を有するとともに、対向領域の他端側には、他方のグループに属する複数の電極が互いに重ねられた第２の接続部を有し、第１の接続部及び第２の接続部にのみさらに、前記対向領域との段差を緩和する厚み調整用の導体層がそれぞれ重ねられている。これにより、前記接続部と前記対向領域との段差が緩和され、接続の信頼性を低下させることなく積層数を増加させることができる。【選択図】図１
Description
本発明は、積層数を増大させても安定生産が可能な積層型薄膜キャパシタおよびその製造方法に関する。
従来から、誘電体薄膜を誘電体層として用いた積層型薄膜キャパシタが提案されている。例えば、特許文献１には、基板上に電極及び誘電体薄膜をマスクを用いた成膜法で作成する多層誘電体薄膜コンデンサの製造方法が開示されている。具体的には、該基板の対向する側縁をカバーし開孔を有するマスクを該基板に対向して一定の間隔を置いて配置し、該マスクを挟んで前記基板に対向するように誘電体材料蒸着源を配置し、前記基板の対向側縁方向に前記誘電体材料蒸着源を挟んで一対の導電体材料蒸着源を配置し、前記導電体材料蒸着源の材料を交互に蒸着させる関係にするとともに、前記導電体材料蒸着源と前記誘電体材料蒸着源とを交互に蒸発させて、図１４に示すように、基板２１１上に電極２１２Ａ，２１２Ｂと誘電体層２１３とを交互に積層し、且電極２１２Ａ、２１２Ｂを一つおきに互いに連結するようにした多層誘電体薄膜コンデンサの製造方法が提案されている。
また、特許文献２には、マスクの基板に接する側よりも蒸発源側のパターン寸法を小さくし、基板とマスクエッジとの間の間隙を上記前者の背景技術に比べてさらに大きく設けることにより、図１５に示すように、付着した膜のエッジ部分をなだらかにすると同時に切れ込みをなくす薄膜積層コンデンサの製造方法が提案されている。
特公昭３８−２１４２６号公報
特開平５−２５１２５９号公報
また、特許文献２には、マスクの基板に接する側よりも蒸発源側のパターン寸法を小さくし、基板とマスクエッジとの間の間隙を上記前者の背景技術に比べてさらに大きく設けることにより、図１５に示すように、付着した膜のエッジ部分をなだらかにすると同時に切れ込みをなくす薄膜積層コンデンサの製造方法が提案されている。
しかしながら、上記前者の背景技術の多層誘電体薄膜コンデンサにおいては、該多層誘電体薄膜コンデンサ内部の積層数が増すほど、前記誘電体薄膜を挟んで電極が対向する対向領域と、前記対向領域の周辺部とで厚みの差が大きくなり、前記対向領域から前記電極を一つおきに互いに連結する接続部に至る部分の電極形成面の傾斜がきつくなり、当該傾斜面に蒸着により形成される電極の厚みが減少して接続信頼性が低下するという課題があった。
また、素子の耐湿性等を向上させる目的で、前記多層誘電体薄膜コンデンサ上をＳｉＯ２絶縁層等により被覆し、該絶縁層を貫通する引出電極を設ける場合には、厚みの厚い前記対向領域に極めて近接した前記絶縁層部分に前記接続部に至る開口を設けるために、素子の信頼性を低下させる虞があった。
また、上記多層誘電体薄膜コンデンサの製造方法においては、上述のように積層数が増加したときに、前記電極を一つおきに互いに連結する接続部と前記電極材料成膜源とを結ぶ直線上に前記積層数が増加した対向領域が張り出すことにより成膜時に影が生じる。このため、前記電極の厚み寸法にばらつきが生じ、安定生産が難しいという課題があった。
また、上記後者の背景技術の薄膜積層コンデンサの製造方法においては、積層数を重ねると、各層のエッジ部の位置精度が低下するため、より一層の多層化が困難であるという課題があった。
また、素子の耐湿性等を向上させる目的で、前記多層誘電体薄膜コンデンサ上をＳｉＯ２絶縁層等により被覆し、該絶縁層を貫通する引出電極を設ける場合には、厚みの厚い前記対向領域に極めて近接した前記絶縁層部分に前記接続部に至る開口を設けるために、素子の信頼性を低下させる虞があった。
また、上記多層誘電体薄膜コンデンサの製造方法においては、上述のように積層数が増加したときに、前記電極を一つおきに互いに連結する接続部と前記電極材料成膜源とを結ぶ直線上に前記積層数が増加した対向領域が張り出すことにより成膜時に影が生じる。このため、前記電極の厚み寸法にばらつきが生じ、安定生産が難しいという課題があった。
また、上記後者の背景技術の薄膜積層コンデンサの製造方法においては、積層数を重ねると、各層のエッジ部の位置精度が低下するため、より一層の多層化が困難であるという課題があった。
本発明は、以上の点に着目したもので、その目的は、積層数が増加したときにも接続の信頼性が低下することのない積層型薄膜キャパシタを提供することにある。また、本発明は、積層数が増加したときにも電極の厚み寸法のばらつきがなく安定生産が可能な積層型薄膜キャパシタの製造方法を提供することにある。
上記目的を達成するため、本発明は、（１）一方のグループに属する電極と他方のグループに属する電極とが誘電体層を挟んで対向するように、前記一方のグループに属する電極と誘電体層と他方のグループに属する電極とが基板の一方の主面側に交互に複数積層された積層型薄膜キャパシタであって、前記誘電体層を挟んで一方のグループに属する電極と他方のグループに属する電極とが対向する対向領域の一端側には、前記一方のグループに属する複数の電極が互いに重ねられた第１の接続部を有するとともに、前記対向領域の他端側には、前記他方のグループに属する複数の電極が互いに重ねられた第２の接続部を有し、前記第１の接続部及び第２の接続部にはさらに、前記対向領域との段差を緩和する厚み調整用の導体層がそれぞれ重ねられていることを特徴とする。（・・・以下第１の課題解決手段と称する。）
また、本発明の主要な実施形態の一つは、上記第１の課題解決手段に加えて、さらに、（２）前記第１の接続部から前記第２の接続部に亘って被覆する絶縁層を有するとともに、前記第１の接続部上及び第２の接続部上にはそれぞれ、前記絶縁層を貫通する引出電極が設けられていることを特徴とする。（・・・以下第２の課題解決手段と称する。）
また、本発明は、（３）基板上に一方のグループに属する電極を形成するステップと、一端側を除いて、前記一方のグループに属する電極上を被覆するように誘電体層を形成するステップと、前記誘電体層上から該誘電体層の他端側の前記基板上に亘って他方のグループに属する電極を形成するステップと、他端側を除いて、前記他方のグループに属する電極上を被覆するように誘電体層を形成するステップと、前記誘電体層上から前記誘電体層を挟んで前記一方のグループに属する電極と前記第２のグループに属する電極とが対向する対向領域の一端側の前記一方のグループに属する電極上に亘って前記一方のグループに属する電極を再び形成して第１の接続部を形成するステップと、前記誘電体層を挟んで前記一方のグループに属する電極と前記第２のグループに属する電極とが対向する対向領域上を該対向領域の一端側を除いて被覆するように誘電体層を形成するステップと、前記誘電体層上から前記対向領域の他端側の前記他方のグループに属する電極上に亘って前記他方のグループに属する電極を再び形成して第２の接続部を形成するステップと、を有する積層型薄膜キャパシタの製造方法において、
前記第１の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、前記第２の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、をそれぞれ有することを特徴とする。（・・・以下第３の課題解決手段と称する。）
前記第１の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、前記第２の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、をそれぞれ有することを特徴とする。（・・・以下第３の課題解決手段と称する。）
上記第１の課題解決手段による作用は次の通りである。すなわち、前記誘電体層を挟んで一方のグループに属する電極と他方のグループに属する電極とが対向する対向領域の一端側には、前記一方のグループに属する複数の電極が互いに重ねられた第１の接続部を有する。また、前記対向領域の他端側には、前記他方のグループに属する複数の電極が互いに重ねられた第２の接続部を有する。そして、前記第１の接続部及び第２の接続部にはさらに、前記対向領域との段差を緩和する厚み調整用の導体層がそれぞれ重ねられている。このため、前記接続部と前記対向領域との段差が緩和され、接続の信頼性を低下させることなく積層数を増加させることができる。
上記第２の課題解決手段による作用は次の通りである。すなわち、前記第１の接続部から前記第２の接続部に亘って被覆する絶縁層を有するとともに、前記第１の接続部上及び第２の接続部上にはそれぞれ、前記絶縁層を貫通する引出電極が設けられている。このため、前記対向領域の一端側および他端側の接続部が前記対向領域の厚さに近づけられているので、前記対向領域に近接して前記絶縁層に開孔が設けられても、信頼性が低下する虞が低減される。
また、上記第３の課題解決手段による作用は次の通りである。すなわち、前記第１の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、前記第２の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、をそれぞれ有する。このため、前記接続部と前記電極材料成膜源とを結ぶ直線上に前記対向領域がはみ出すことが回避され、均一な厚みの電極を安定して形成することができる。
その他の本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
その他の本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明の上記第１の課題解決手段によれば、積層数を増大させることができ、大容量の積層型薄膜キャパシタを提供することができる。 また、本発明の上記第２の課題解決手段によれば、引出電極を設けるための開孔に起因する信頼性の低下の虞のない積層型薄膜キャパシタを実現できる。 また、本発明の上記第３の課題解決手段によれば、前記積層型薄膜キャパシタを安定して生産することができる。
次に、本発明の積層型薄膜キャパシタの第１の実施形態について、図１を参照して説明する。図１は第１の実施形態の積層型薄膜キャパシタ１０の内部構造を説明するための断面の模式である。
図１に示すように、第１の実施形態の積層型薄膜キャパシタ１０は、基板１１と、該基板１１上に形成された積層型薄膜キャパシタの素子本体１４と、該素子本体１４を被覆する絶縁層１６と、該絶縁層１６を厚み方向に貫通する引出電極１７とを有する。
具体的には、本実施形態の積層型薄膜キャパシタ１０は、一方のグループに属する電極１２Ａ１，１２Ａ２と他方のグループに属する電極１２Ｂ１，１２Ｂ２とが誘電体層１３ａ，１３ｂ，１３ｃを挟んで対向するように、前記一方のグループに属する電極１２Ａ１，１２Ａ２と誘電体層１３ａ，１３ｂ，１３ｃと他方のグループに属する電極１２Ｂ１，１２Ｂ２とが基板１１の一方の主面側に交互に複数積層されている。そして、前記誘電体層１３ａ，１３ｂ，１３ｃを挟んで一方のグループに属する電極１２Ａ１，１２Ａ２と他方のグループに属する電極１２Ｂ１，１２Ｂ２とが対向する対向領域ＯＡの一端側には、前記一方のグループに属する複数の電極１２Ａ１，１２Ａ２が互いに重ねられた第１の接続部１２ＡＣを有する。また、前記対向領域ＯＡの他端側には、前記他方のグループに属する複数の電極１２Ｂ１．１２Ｂ２が互いに重ねられた第２の接続部１２ＢＣを有する。そして、前記第１の接続部１２ＡＣ及び第２の接続部１２ＢＣにのみさらに、前記対向領域ＯＡとの段差を緩和する厚み調整用の導体層１５ａ，１５ｂがそれぞれ重ねられている。
具体的には、本実施形態の積層型薄膜キャパシタ１０は、一方のグループに属する電極１２Ａ１，１２Ａ２と他方のグループに属する電極１２Ｂ１，１２Ｂ２とが誘電体層１３ａ，１３ｂ，１３ｃを挟んで対向するように、前記一方のグループに属する電極１２Ａ１，１２Ａ２と誘電体層１３ａ，１３ｂ，１３ｃと他方のグループに属する電極１２Ｂ１，１２Ｂ２とが基板１１の一方の主面側に交互に複数積層されている。そして、前記誘電体層１３ａ，１３ｂ，１３ｃを挟んで一方のグループに属する電極１２Ａ１，１２Ａ２と他方のグループに属する電極１２Ｂ１，１２Ｂ２とが対向する対向領域ＯＡの一端側には、前記一方のグループに属する複数の電極１２Ａ１，１２Ａ２が互いに重ねられた第１の接続部１２ＡＣを有する。また、前記対向領域ＯＡの他端側には、前記他方のグループに属する複数の電極１２Ｂ１．１２Ｂ２が互いに重ねられた第２の接続部１２ＢＣを有する。そして、前記第１の接続部１２ＡＣ及び第２の接続部１２ＢＣにのみさらに、前記対向領域ＯＡとの段差を緩和する厚み調整用の導体層１５ａ，１５ｂがそれぞれ重ねられている。
より具体的には、前記基板１１は、シリコン基板１１ａと、該シリコン基板１１ａ上に形成されたＳｉＯ２絶縁層１１ｂとからなる。前記シリコン基板１１ａの厚さは任意に選択可能であり、前記ＳｉＯ２絶縁層１１ｂの厚さは例えば３μｍである。
また、上記素子本体１４は、一方のグループに属する複数の電極１２Ａ１、１２Ａ２と、他方のグループに属する複数の電極１２Ｂ１，１２Ｂ２とを有する。また、前記一方のグループに属する前記電極１２Ａ１と前記他方のグループに属する前記電極１２Ｂ１との間に、誘電体層１３ａを有する。また、前記他方の電極１２Ｂ１と前記一方の電極１２Ａ２との間に、誘電体層１３ｂを有する。また、前記一方のグループに属する電極１２Ａ２と前記他方のグループに属する電極１２Ｂ２との間に誘電体層１３ｃを有する。例えば上記それぞれの厚さは、前記第１のグループに属する電極１２Ａが１５０ｎｍ、前記第２のグループに属する電極１２Ｂが１５０ｎｍ、前記誘電体層１３が２５０ｎｍである。
また、前記第１の接続部１２ＡＣに重ねられている前記厚み調整用の導体層１５ａは、前記一方のグループに属する電極１２Ａ１，１２Ａ２と同じ材料からなり、その上面の高さは、該調整用導体層１５ａが形成される下地層となる前記一方のグループに属する電極１２Ａ２の前記対向領域ＯＡにおける上面の高さとほぼ等しくされている。同様に、前記第２の接続部１２ＢＣに重ねられている前記厚み調整用の導体層１５ｂは、前記他方のグループに属する電極１２Ｂ１，１２Ｂ２と同じ材料からなり、その上面の高さは、該調整用導体層１５ｂが形成される下地層となる前記他方のグループに属する電極１２Ｂ２の前記対向領域ＯＡにおける上面の高さとほぼ等しくされている。
また、本実施形態の積層型薄膜キャパシタ１０においては、さらに、前記第１の接続部１２ＡＣから前記対向領域ＯＡ上を介して第２の接続部１２ＢＣに亘って前記素子本体１４を被覆する絶縁層１６を有する。前記絶縁層１６は、基板１１上の前記素子本体１４上を覆う、Ａｌ２Ｏ３からなる第１の絶縁層１６ａと、該第１の絶縁層１６ａ上を覆う、ＳｉＯ２からなる第２の絶縁層１６ｂと、該第２の絶縁層１６ｂ上を覆う、ＳｉＮからなる第３の絶縁層１６ｃと、からなる。前記第１の絶縁層の厚さは１５０ｎｍ，前記第２の絶縁層の厚さは３μｍ、前記第３の絶縁層の厚さは２００ｎｍである。
そして、前記第１の接続部１２ＡＣ上及び第２の接続部１２ＢＣ上にはそれぞれ、前記絶縁層１６を厚み方向に貫通する引出電極１７、１７が設けられ、前記接続部１２ＡＣ，１２ＢＣにそれぞれ接続されている。
そして、前記第１の接続部１２ＡＣ上及び第２の接続部１２ＢＣ上にはそれぞれ、前記絶縁層１６を厚み方向に貫通する引出電極１７、１７が設けられ、前記接続部１２ＡＣ，１２ＢＣにそれぞれ接続されている。
次に、本発明の積層型薄膜キャパシタ１０の製造方法の実施形態の一例について、図２〜図１１を参照して説明する。図２は本実施形態の積層型薄膜キャパシタ１０の製造方法に用いる成膜装置のチェンバーの内部配置を説明するための模式図である。図３は本実施形態の積層型薄膜キャパシタ１０の製造方法の前記素子本体１４の成膜に用いるマスクの一例を示す平面図である。図４〜図１１は本実施形態の積層型薄膜キャパシタ１０の製造方法の製造プロセスの一例についてステップを追って説明するための模式図である。
本実施形態の積層型薄膜キャパシタの製造方法に用いる成膜装置のチェンバー２０について、電極の成膜に用いる場合を例にとって説明する。チェンバー２０は、箱型の成膜室であり、チェンバー２０の底部に基板１１が載置されている。該基板１１の上方には、例えば図示省略したスペーサ等を介することにより、所定の間隔を隔てて、電極成膜用マスク３２が保持される。次に、本実施形態の積層型薄膜キャパシタ１０の一方のグループに属する電極１２Ａおよび他方のグループに属する電極１２Ｂの成膜用マスク３２は、図３（ａ）に示すように、略矩形板状の枠部３２ａに、複数のコンデンサユニットを基板上に同時に形成するために、同一形状の矩形の複数の開口３２ｂが、それぞれの開口３２ｂの対角線が互いに平行になるように配設されている。また、本実施形態の積層型薄膜キャパシタ１０の例えばＢＳＴからなる誘電体層１３の成膜用マスク３３は、図３（ｂ）に示すように、前記電極成膜用マスク３２と同様に、略矩形板状の枠部３３ａに、同一形状の矩形の複数の開口３３ｂが、それぞれの開口３３ｂの対角線が互いに平行になるように配設されている。前記誘電体層１３の成膜用マスク３３の開口３３ｂは前記電極成膜用マスク３２の開口３２ｂと略同一寸法形状に構成されている。また、厚み調整用の導体層１５の成膜用マスク３５は、図３（ｃ）に示すように、略矩形板状の枠部３５ａに、前記電極成膜用マスク３２および誘電体層成膜用マスク３３に設けられた複数の矩形の開口３２ｂ、３３ｂのそれぞれ隣接する２辺に沿うカギ形の開口３５ｂを複数有する。そして、前記チェンバー２０内の前記基板１１を挟んで右斜め上方には、一方のグループに属する電極１２Ａ成膜用の例えばＰｔからなるターゲット２２Ａが配置されている。同様に、前記チェンバー内２０の左斜め上方には、他方のグループに属する電極１２Ｂ成膜用の例えばＰｔからなるターゲット２２Ｂが配設されている。前記ターゲット２２Ａと前記ターゲット２２Ｂは、それぞれ基板１１上を通り、前記成膜用マスク３２、３３の各開口の対角線に並行な直線上に、前記基板１１を挟むようにそれぞれ配置されている。また、誘電体層１３の成膜用の例えばＢＳＴからなるターゲット２３および前記厚み調整用導体層１５成膜用の例えばＰｔからなるターゲット２５は、それぞれ前記チェンバー２０内の上方の前記基板１１と対向する位置に配設される。尚、図２においては、便宜上、同一のチェンバー２０内に、前記ターゲット２２Ａ，２２Ｂ，２３，２５を配置して説明したが、これに限定するものではなく、例えば、前記各ターゲット２２Ａ，２２Ｂ，２３，２５毎に個別のチェンバーを設けて、各チェンバー内において前記と同様の位置に前記各ターゲット２２Ａ，２２Ｂ，２３，２５を配設するものであってもよい。また、この場合には、前記複数のチェンバー間に亘って前記基板１１を搬送するための搬送手段を設けることが好ましい。
次に、本実施形態の積層型薄膜キャパシタ１０の製造方法の製造プロセスの一例についてステップを追って説明する。（ステップ１）まず、図４（ａ）に示すように、例えばシリコン基板１１ａの一方の主面上に、次に形成される電極１２Ａとの密着性を向上させる目的で、予め例えばＳｉＯ２等の絶縁膜１１ｂが形成された基板１１を準備する。（ステップ２）次に、図４（ｂ）に示すように、前記基板１１上に、前記電極成膜用マスク３２を配置して、一方のグループに属する電極１２Ａ１を形成する。尚、図４（ｂ）において電極成膜用マスク３２の枠部３２ａは、前記基板１１に接する側に比べて成膜材料源側が幅広に形成されている。これは、上述したように基板１１と電極成膜用マスク３２とを所定の間隔を隔てるためのスペーサを前記電極成膜用マスクに一体化させ、両機能を持たせたものである。本発明は、これに限定するものではなく、例えば、基板に接する側と成膜材料源側との幅が等しい枠部を有するマスクを、別体のスペーサを介して前記基板と所定の間隔を隔てるように載置してもよいことは勿論である。このように、実質的に前記基板１１に対して前記マスク３２を離間した位置に保持するので、前記基板１１上に成膜される一方のグループに属する電極１２Ａ１は、前記電極成膜用マスク３２の開口３２ｂの位置に比べて前記マスク３２の開口３２ｂの対角線に沿ってやや左側に変位した位置に形成される。（ステップ３）次に、上記電極１２Ａ１が形成された基板１１を、前記と同様にチェンバー２０内に配置し、実質的に該基板１１に対して前記誘電体層成膜用マスク３３を離間した位置に保持し、前記基板１１と対向する垂直上方に図示省略した誘電体層成膜用の例えばＢＳＴからなるターゲットを配設する。そして、図４（ｃ）に示すように、一端側を除いて、前記一方のグループに属する電極１２Ａ１上を被覆するように誘電体層１３ａを形成する。このとき、基板１１に対して、前記マスク３３を挟んで垂直上方に図示省略した前記誘電体層成膜用ターゲットが配設されているので、誘電体層１３ａは前記マスク３２の対角線に沿って左右に変位することなく形成される。（ステップ４）次に、上記誘電体層１３ａが形成された基板１１を、前記と同様にチェンバー２０内に配置し、実質的に該基板１１に対して前記電極成膜用マスク３２を離間した位置に保持し、前記基板１１の左斜め上方に図示省略したＰｔターゲットを配設する。そして、図５（ｄ）に示すように、前記誘電体層１３ａ上から該誘電体層１３ａの他端側の前記基板１１上に亘って他方のグループに属する電極１２Ｂ１を形成する。このとき、実質的に前記基板１１に対して前記マスク３２を離間した位置に保持するので、他方のグループに属する電極１２Ｂ１は、前記マスク３２の開口３２ｂ位置に比べて前記マスク３２の開口３２ｂの対角線に沿ってやや右側に変位した位置に形成される。上記のように、前記一方のグループに属する電極１２Ａ１と前記他方のグループに属する電極１２Ｂ１とが前記誘電体層１３ａ形成位置を挟んで前記電極成膜用マスク３２の開口３２ｂの対角線に沿って左側と右側とにそれぞれ変位して形成される。このため、前記電極成膜用マスク３２の各開口３２ｂの寸法形状と前記誘電体層成膜用マスク３３の各開口３３ｂの寸法形状とがほぼ等しいものであっても、前記一方のグループに属する電極１２Ａ１と前記他方のグループに属する電極１２Ｂ１とが互いに接触することが防止される。（ステップ５）次に、上記ステップ３と同様にして、図５（ｅ）に示すように、他端側を除いて、前記他方のグループに属する電極１２Ｂ１上を被覆するように誘電体層１３ｂを形成する。（ステップ６）次に、上記ステップ２と同様にして、図５（ｆ）に示すように、前記誘電体層１３ｂ上から前記誘電体層１３ｂを挟んで前記一方のグループに属する電極１２Ａと前記第２のグループに属する電極１２Ｂとが対向する対向領域ＯＡの一端側の前記一方のグループに属する電極１２Ａ１上に亘って前記一方のグループに属する電極１２Ａ２を再び形成して第１の接続部１２ＡＣを形成する。（ステップ７）次に、上記電極１２Ａ２が形成された基板１１を、前記と同様にチェンバー２０内に配置し、実質的に該基板１１に対して前記厚み調整用の導体層成膜用マスク３５を離間した位置に保持し、前記基板１１と対向する垂直上方に図示省略した厚み調整用の導体層成膜用の例えばＰｔからなるターゲットを配設する。そして、図６（ｇ）に示すように、前記第１の接続部１２ＡＣ上にのみさらに前記対向領域ＯＡとの段差を緩和する厚み調整用の導体層１５ａを形成する。前記厚み調整用の導体層１５ａの厚さは例えば４００ｎｍである。（ステップ８）次に、上記ステップ３と同様にして、図６（ｈ）に示すように、前記誘電体層を挟んで前記一方のグループに属する電極と前記第２のグループに属する電極とが対向する対向領域ＯＡの前記一方のグループに属する電極１２Ａ２上を前記厚み調整用の導体層１５ａが形成された第１の接続部１２ＡＣを有する一端側を除いて被覆するように、誘電体層１３ｃを形成する。（ステップ９）次に、上記ステップ４と同様にして、図６（ｉ）に示すように、前記誘電体層１３ｃ上から前記対向領域ＯＡの他端側の前記他方のグループに属する電極１２Ｂ１上に亘って前記他方のグループに属する電極１２Ｂ２を形成して第２の接続部１２ＢＣを形成する。（ステップ１０）次に、上記他方のグループに属する電極１２Ｂ２が形成された基板１１を、上記ステップ７と同様にチェンバー２０内に配置し、前記ステップ７で用いた厚み調整用の導体層形成用マスク３５を同一平面上で１８０度回転させて前記カギ形の開口３５ｂの位置を移動した後に、上記ステップ７と同様に、実質的に該基板１１に対して前記厚み調整用の導体層成膜用マスク３５を離間した位置に保持し、前記基板１１と対向する垂直上方に図示省略した厚み調整用の導体層成膜用の例えばＰｔからなるターゲットを配設する。そして、図７（ｊ）に示すように、前記第２の接続部１２ＢＣ上にのみさらに前記対向領域ＯＡとの段差を緩和する厚み調整用の導体層１５ｂを形成する。前記厚み調整用の導体層１５ｂの厚さは例えば４００ｎｍである。これにより前記基板１１上に積層型薄膜キャパシタ１０の素子本体１４が形成される。
尚、本実施形態においては、前記積層型薄膜キャパシタ１０の素子本体１４を覆う絶縁層１６と、前記絶縁層１６を厚み方向に貫通する引出電極１７と、を形成するために、必要により、さらに下記のステップを有する。（ステップ１１）図７（ｋ）に示すように、前記基板１１上の前記積層型薄膜キャパシタの素子本体１４を覆うようにＡｌ２Ｏ３からなる第１の絶縁層１６ａを例えばスパッタ法により形成する。前記第１の絶縁層１６ａの厚さは例えば１５０ｎｍである。（ステップ１２）次に、図７（ｌ）に示すように、前記第１の絶縁層１６ａ上にＳｉＯ２からなる第２の絶縁層１６ｂを例えばＣＶＤ法により形成する。前記第２の絶縁層１６ｂの厚さは例えば３μｍである。（ステップ１３）次に、図８（ｍ）に示すように、前記第２の絶縁層１６ｂ上に、所定の開口パターンが形成されたレジスト層１８ａを形成する。前記レジスト層１８ａの厚さは例えば１．５μｍである。（ステップ１４）次に、図８（ｎ）に示すように、前記レジスト層１８ａをマスクとして用いて、Ｃ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥにより前記ＳｉＯ２からなる第２の絶縁層１６ｂをエッチングする。さらに、ＢＣｌ３ガスを用いた反応性イオンエッチング（以下ＲＩＥと称する）により前記Ａｌ２Ｏ３からなる第１の絶縁層１６ａをエッチングして、前記第２の絶縁層１６ｂと前記第１の絶縁層１６ａとを厚み方向に貫通する開孔ＯＰ１を形成する。（ステップ１５）次に、図８（ｏ）に示すように、例えば酸素ガス主体のアッシング工程およびウェット洗浄工程により、前記レジスト層１８ａを剥離除去する。（ステップ１６）次に、図９（ｐ）に示すように、前記第２の絶縁層１６ｂの上面および前記開孔ＯＰ１の内周面にＴａバリア膜／Ｃｕシード層１７ａを例えばスパッタ法により形成する。前記Ｔａバリア膜の厚みは例えば５０ｎｍであり、前記Ｃｕシード層の厚みは例えば１００ｎｍである。（ステップ１７）次に、図９（ｑ）に示すように、前記第２の絶縁層１６ｂ上のＴａバリア膜／Ｃｕシード層１７ａの表面および前記開孔ＯＰ１内の前記Ｔａバリア膜／Ｃｕシード層１７ａの表面に電解メッキによりＣｕメ
ッキ膜１７ｂを形成する。前記Ｃｕメッキ膜１７ｂの厚みは前記Ｔａバリア膜／Ｃｕシード層１７ａが形成された前記開口ＯＰ１の内部を十分に埋める厚みであることが好ましい。（ステップ１８）次に、図９（ｒ）に示すように、前記第２の絶縁層１６ｂ上の前記Ｃｕメッキ層１７ｂおよび前記Ｔａバリア膜／Ｃｕシード層１７ａをＣＭＰ法により除去して前記第２の絶縁層１６ｂの上面を露出させる。（ステップ１９）次に、図１０（ｓ）に示すように、前記第２の絶縁層１６ｂの露出された上面を被覆するように例えばＳｉＮからなる第３の絶縁層１６ｃを例えばＣＶＤ法により形成する。前記第３の絶縁層１６ｃの厚さは例えば２００ｎｍである。（ステップ２０）次に、図１０（ｔ）に示すように、前記第３の絶縁層１６ｃ上に、所定の開口パターンが形成されたレジスト層１８ｂを形成する。前記レジスト層１８ｂの厚さは例えば１．５μｍである。（ステップ２１）次に、図１０（ｕ）に示すように、前記レジスト層１８ｂをマスクとして用いてＣ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥにより前記第３の絶縁層１６ｃをエッチングして開孔ＯＰ２を形成する。（ステップ２２）次に、図１１（ｖ）に示すように、例えばウェット洗浄工程により、前記レジスト層１８ｂを剥離除去する。（ステップ２３）次に、図１１（ｗ）に示すように、Ｎｉ／Ａｕの順でメッキを行い、前記開口ＯＰ１内に予め充填された引出電極用の導体１７ａ，１７ｂに接続するとともに、前記開口ＯＰ２の内部および前記第３の絶縁層１６ｃ上に亘る給電部としての引出電極１７を形成して、本実施形態の積層型薄膜キャパシタ１０を完成させる。
ッキ膜１７ｂを形成する。前記Ｃｕメッキ膜１７ｂの厚みは前記Ｔａバリア膜／Ｃｕシード層１７ａが形成された前記開口ＯＰ１の内部を十分に埋める厚みであることが好ましい。（ステップ１８）次に、図９（ｒ）に示すように、前記第２の絶縁層１６ｂ上の前記Ｃｕメッキ層１７ｂおよび前記Ｔａバリア膜／Ｃｕシード層１７ａをＣＭＰ法により除去して前記第２の絶縁層１６ｂの上面を露出させる。（ステップ１９）次に、図１０（ｓ）に示すように、前記第２の絶縁層１６ｂの露出された上面を被覆するように例えばＳｉＮからなる第３の絶縁層１６ｃを例えばＣＶＤ法により形成する。前記第３の絶縁層１６ｃの厚さは例えば２００ｎｍである。（ステップ２０）次に、図１０（ｔ）に示すように、前記第３の絶縁層１６ｃ上に、所定の開口パターンが形成されたレジスト層１８ｂを形成する。前記レジスト層１８ｂの厚さは例えば１．５μｍである。（ステップ２１）次に、図１０（ｕ）に示すように、前記レジスト層１８ｂをマスクとして用いてＣ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥにより前記第３の絶縁層１６ｃをエッチングして開孔ＯＰ２を形成する。（ステップ２２）次に、図１１（ｖ）に示すように、例えばウェット洗浄工程により、前記レジスト層１８ｂを剥離除去する。（ステップ２３）次に、図１１（ｗ）に示すように、Ｎｉ／Ａｕの順でメッキを行い、前記開口ＯＰ１内に予め充填された引出電極用の導体１７ａ，１７ｂに接続するとともに、前記開口ＯＰ２の内部および前記第３の絶縁層１６ｃ上に亘る給電部としての引出電極１７を形成して、本実施形態の積層型薄膜キャパシタ１０を完成させる。
次に、上記基板１１の好ましい実施形態は次の通りである。すなわち、上記基板１１としては、シリコン、石英、アルミナ、サファイア、ガラス等から選択され、母材からの切り出しにより得られ、表面が平坦なものが好ましい。上記基板１１の厚さは２０μｍ〜５００μｍが好ましい。尚、上記基板１１の一方の主面上には、次に形成される一方の電極１２との密着性を向上させる目的で、例えばＳｉＯ２等からなる絶縁層を設けることが好ましいが、本発明はこれに限定するものではない。
次に、上記一方のグループに属する電極１２Ａ１，１２Ａ２および上記他方のグループに属する電極１２Ｂ１，１２Ｂ２の好ましい実施形態は次の通りである。すなわち、上記一方のグループに属する電極１２Ａ１，１２Ａ２および上記他方のグループに属する電極１２Ｂ１，１２Ｂ２としては、Ｐｔ，Ｉｒ，Ｒｕなどの貴金属等が好ましいが、これに限定するものではない。前記貴金属を用いた場合には上記基板１１上に真空蒸着、スパッタリング等のマスクを用いた成膜方法により形成することが好ましい。尚、上記一方のグループに属する電極１２Ａ１を前記基板１１のＳｉＯ２絶縁膜１１ｂ上に直接形成したが、これに限定するものではなく、例えば、前記ＳｉＯ２絶縁膜１１ｂと前記一方のグループに属する電極１２Ａ１との間に密着性を向上させる目的でＴｉＯｘ層を挿入してもよい。
次に、上記誘電体層１３ａ，１３ｂ，１３ｃの好ましい実施形態は次の通りである。すなわち、上記誘電体層１３ａ，１３ｂ，１３ｃとしては、ＢＳＴ（ＢａＳｒＴｉＯ３）、ＳＴＯ（ＳｒＴｉＯ３）等の高誘電率を有する各種誘電体材料から適宜選択して用いることが好ましい。
次に、上記素子本体１４上に形成する第１の絶縁層１６ａの好ましい実施形態は次の通りである。すなわち、上記絶縁層１６ａとしては、Ａｌ２Ｏ３等のように高い水素バリア性を有するものであることが好ましい。また、これに限定するものではなく、例えば、ＴｉＮ，ＴａＮ，ＴｉｘＯｙ，ＴａｘＯｙ等の材料を用いてもよい。
次に、上記引出電極１７の下地にＴａバリア膜を用いたが、これに限定するものではなく、例えば、ＴａＮ，ＴａＳｉＮ，ＴｉＳｉＮ等を用いてもよい。
次に、上記積層型薄膜キャパシタ１０の好ましい実施形態は次の通りである。すなわち、上記積層型薄膜キャパシタ１０は、前記電極および前記誘電体層が略正方形状であったが、これに限定するものではなく、各種矩形に変更してもよい。また、矩形に限定するものではなく、例えば、円形や多角形等、種々変更可能である。
次に、上記積層型薄膜キャパシタ１０の素子本体１４の好ましい実施形態は次の通りである。すなわち、上記素子本体１４としては、誘電体層を３層備えた積層構造であったが、これに限定するものではなく、いかなる積層数であってもよい。また、積層数を増加させる場合には、前記ステップ２〜ステップ６、ステップ８およびステップ９を繰り返す毎に前記ステップ７およびステップ１０を適宜挿入することが好ましいが、これに限定するものではなく、例えば、前記ステップ２〜ステップ６、ステップ８およびステップ９を複数回繰り返す毎に前記ステップ７およびステップ１０をそれぞれ１回挿入してもよい。
次に、上記厚み調整用導体層１５ａ，１５ｂの好ましい実施形態は次の通りである。すなわち、上記厚み調整用導体層１５ａ，１５ｂとしては、Ｐｔ，Ｉｒ，Ｒｕなどの貴金属等が好ましく、前記一方のグループに属する電極１２ａ１，１２Ａ２、前記他方のグループに属する電極１２Ｂ１，１２Ｂ２と同じものがより好ましいが、これに限定するものではない。 また、前記厚み調整用導体層１５ａ，１５ｂおよび前記誘電体層１３ａ，１３ｂ，１３ｃの成膜方法の好ましい実施形態は次の通りである。すなわち、上記実施形態においては、基板１１の垂直上方に成膜材料源となるターゲット２３，２５をそれぞれ配置したが、これに限定するものではなく、例えば、必要により、前記一対の電極形成用ターゲット２２Ａ，２２Ｂ間の任意の位置に変更可能である。
尚、上記実施形態において各部の材料および厚み寸法を例示したが、これに限定するものではなく、適宜変更可能である。また、上記実施形態において、各部の成膜方法および加工方法を例示したが、これに限定するものではなく、適宜変更可能である。
また、本発明の積層型薄膜キャパシタおよびその製造方法は、上記実施の形態に限定されず、本発明の趣旨の範囲内で種々変形可能である。
（実施例）以下、本実施形態の積層型薄膜キャパシタの実施例について、図１、図４〜図１３を参照して説明する。図１は、本実施形態の積層型薄膜キャパシタの実施例の内部構造を示す模式図であり、図４〜図１１は、上記実施例の積層型薄膜キャパシタの製造プロセスを各ステップを追って説明するための図である。図１２は、比較例の従来構造の積層型薄膜キャパシタの内部構造を示す図である。また、図１３は本実施形態の積層型薄膜キャパシタ１０、および従来構造の比較例の積層型薄膜キャパシタ１１０について、それぞれ静電容量測定結果に基づく前記接続部の良品歩留まりを示す図である。
まず、図４（ａ）に示すように、シリコン基板１１ａの一方の主面上に、厚さ３μｍのＳｉＯ２絶縁膜１１ｂをＣＶＤ法により形成して基板１１を準備した。次に、図４（ｂ）に示すように、前記基板１１上に、前記電極成膜用マスク３２を配置して、一方のグループに属するＰｔからなる厚さ１５０ｎｍの電極１２Ａ１を形成した。次に、図４（ｃ）に示すように、一端側を除いて、前記一方のグループに属する電極１２Ａ１上を被覆するように厚さ２５０ｎｍのＢＳＴからなる誘電体層１３ａを形成した。次に、図５（ｄ）に示すように、前記誘電体層１３ａ上から該誘電体層１３ａの他端側の前記基板１１上に亘って他方のグループに属する厚さ１５０ｎｍのＰｔからなる電極１２Ｂ１を形成した。次に、上記ステップ３と同様にして、図５（ｅ）に示すように、他端側を除いて、前記他方のグループに属する電極１２Ｂ１を被覆するように厚さ２５０ｎｍのＢＳＴからなる誘電体層１３ｂを形成した。次に、上記ステップ２と同様にして、図５（ｆ）に示すように、前記誘電体層１３ｂ上から前記対向領域ＯＡの一端側の前記一方のグループに属する電極１２Ａ１上に亘って前記一方のグループに属する電極１２Ａ２を再び形成して第１の接続部１２ＡＣを形成した。次に、図６（ｇ）に示すように、前記第１の接続部１２ＡＣ上にのみさらに前記対向領域ＯＡとの段差を緩和する厚み調整用の厚さ４００ｎｍの導体層１５ａを形成した。次に、上記ステップ３と同様にして、図６（ｈ）に示すように、前記一方のグループに属する電極１２Ａ２上を前記厚み調整用の導体層１５ａが形成された第１の接続部１２ＡＣを有する一端側を除いて被覆するように、誘電体層１３ｃを形成した。次に、上記ステップ４と同様にして、図６（ｉ）に示すように、前記誘電体層１３ｃ上から前記対向領域ＯＡの他端側の前記他方のグループに属する電極１２Ｂ１上に亘って前記他方のグループに属する電極１２Ｂ２を再び形成して第２の接続部１２ＢＣを形成した。次に、図７（ｊ）に示すように、前記第２の接続部１２ＢＣ上にのみさらに前記対向領域ＯＡとの段差を緩和する厚み調整用の厚さ４００ｎｍの導体層１５ｂを形成し、これにより前記基板１１上に積層型薄膜キャパシタ１０の素子本体１４を形成した。さらに、図７（ｋ）に示すように、前記基板１１上の前記積層型薄膜キャパシタの素子本体１４を覆うようにＡｌ２Ｏ３からなる厚さ１５０ｎｍの第１の絶縁層１６ａをスパッタ法により形成した。次に、図７（ｌ）に示すように、前記第１の絶縁層１６ａ上にＳｉＯ２からなる厚さ３μｍの第２の絶縁層１６ｂをＣＶＤ法により形成した。次に、図８（ｍ）に示すように、前記第２の絶縁層１６ｂ上に、所定の開口パターンが形成された厚さ１．５μｍのレジスト層１８ａを形成した。次に、図８（ｎ）に示すように、前記レジスト層１８ａをマスクとして用いて、Ｃ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥにより前記ＳｉＯ２からなる第２の絶縁層１６ｂをエッチングし、さらに、ＢＣｌ３ガスを用いたＲＩＥにより前記Ａｌ２Ｏ３からなる第１の絶縁層１６ａをエッチングして、前記第２の絶縁層１６ｂと前記第１の絶縁層１６ａとを厚み方向に貫通する開孔ＯＰ１を形成した。次に、図８（ｏ）に示すように、酸素ガス主体のアッシング工程およびウェット洗浄工程により、前記レジスト層１８ａを剥離除去した。次に、図９（ｐ）に示すように、前記第２の絶縁層１６ｂの上面および前記開孔ＯＰ１の内周面に５０ｎｍ厚みのＴａバリア膜／１００ｎｍ厚みのＣｕシード層１７ａをスパッタ法により形成した。次に、図９（ｑ）に示すように、前記第２の絶縁層１６ｂ上のＴａバリア膜／Ｃｕシード層１７ａの表面および前記開孔ＯＰ１内の前記Ｔａバリア膜／Ｃｕシード層１７ａの表面に電解メッキによりＣｕメッキ膜１７ｂを形成した。このとき、前記Ｃｕメッキ膜１７ｂの厚みは前記Ｔａバリア膜／Ｃｕシード層１７ａが形成された前記開口ＯＰ１の内部を十分に埋める厚みとした。次に、図９（ｒ）に示すように、前記第２の絶縁層１６ｂ上の前記Ｃｕメッキ層１７ｂおよび前記Ｔａバリア膜／Ｃｕシード層１７ａをＣＭＰ法により除去して前記第２の絶縁層１６ｂの上面を露出させた。次に、図１０（ｓ）に示すように、前記第２の絶縁層１６ｂの露出された上面を被覆するようにＳｉＮからなる厚さ２００ｎｍの第３の絶縁層１６ｃをＣＶＤ法により形成した。次に、図１０（ｔ）に示すように、前記第３の絶縁層１６ｃ上に、所定の開口パターンが形成された厚さ１．５μｍのレジスト層１８ｂを形成した。次に、図１０（ｕ）に示すように、前記レジスト層１８ｂをマスクとして用いてＣ４Ｆ８／Ｏ２／Ａｒガスを用いたＲＩＥにより前記第３の絶縁層１６ｃをエッチングして開孔ＯＰ２を形成した。次に、図１１（ｖ）に示すように、ウェット洗浄工程により、前記レジスト層１８ｂを剥離除去した。次に、図１
１（ｗ）に示すように、Ｎｉ／Ａｕの順でメッキを行い、前記開口ＯＰ１内に予め充填された引出電極用の導体１７ａ，１７ｂに接続するとともに、前記開口ＯＰ２の内部および前記第３の絶縁層１６ｃ上に亘る給電部としての引出電極１７を形成して、本実施形態の積層型薄膜キャパシタ１０を完成させた。（比較例）前記ステップ７およびステップ１０に記載した厚み調整用導体層１５ａ，１５ｂを形成しないこと以外は前記実施例と同様にして図１２に示す比較例の積層型薄膜キャパシタ１１０を完成させた。上記で得られた実施例の積層型薄膜キャパシタ１０および比較例の積層型薄膜キャパシタ１１０各ｎ＝１０００個について、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製のＬＣＲメーターを用いて、静電容量、ｔａｎδを測定し、ショートであるものを上記接続部に起因する不良と判断して良品歩留まりを算出した結果を図１３に示した。この結果より、比較例の従来構造の積層型薄膜キャパシタ１１０に比べて、本発明の実施例の積層型薄膜キャパシタ１０のほうが約２０％良品歩留まりが向上することが明らかとなった。
１（ｗ）に示すように、Ｎｉ／Ａｕの順でメッキを行い、前記開口ＯＰ１内に予め充填された引出電極用の導体１７ａ，１７ｂに接続するとともに、前記開口ＯＰ２の内部および前記第３の絶縁層１６ｃ上に亘る給電部としての引出電極１７を形成して、本実施形態の積層型薄膜キャパシタ１０を完成させた。（比較例）前記ステップ７およびステップ１０に記載した厚み調整用導体層１５ａ，１５ｂを形成しないこと以外は前記実施例と同様にして図１２に示す比較例の積層型薄膜キャパシタ１１０を完成させた。上記で得られた実施例の積層型薄膜キャパシタ１０および比較例の積層型薄膜キャパシタ１１０各ｎ＝１０００個について、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製のＬＣＲメーターを用いて、静電容量、ｔａｎδを測定し、ショートであるものを上記接続部に起因する不良と判断して良品歩留まりを算出した結果を図１３に示した。この結果より、比較例の従来構造の積層型薄膜キャパシタ１１０に比べて、本発明の実施例の積層型薄膜キャパシタ１０のほうが約２０％良品歩留まりが向上することが明らかとなった。
本発明によれば、Ｂｌｕｅｔｏｏｔｈ（登録商標）やＷ（ワイドバンド）−ＬＡＮ等の高周波モジュールの周辺回路やＲＦ−ＭＥＭＳ（Micro Electro Mechanical Systems）等のキャパシタ用途に好適である。
１０：積層型積層型薄膜キャパシタ１１：基板１１ａ：シリコン基板１１ｂ：ＳｉＯ２絶縁膜１２：電極１２Ａ１，１２Ａ２：一方のグループに属する電極１２ＡＣ：第１の接続部１２Ｂ１，１２Ｂ２：他方のグループに属する電極１２ＢＣ：第２の接続部１３ａ，１３ｂ，１３ｃ：誘電体層１４：素子本体１５ａ，１５ｂ：厚み調整用の導体層１６：絶縁体層１６ａ：Ａｌ２Ｏ３膜１６ｂ：ＳｉＯ２膜１６ｃ：ＳｉＮ膜１７：引出電極１７ａ：Ｔａバリア膜／Ｃｕシード層１７ｂ：Ｃｕメッキ膜１８ａ，１８ｂ：レジスト層２０：成膜装置（チェンバー）２２Ａ：一方のグループに属する電極成膜用ターゲット（Ｐｔ、斜め入射用）２２Ｂ：他方のグループに属する電極成膜用ターゲット（Ｐｔ，斜め入射用）２３：誘電体層成膜用ターゲット（ＢＳＴ，垂直入射用）２５：厚み調整用導体層成膜用ターゲット（Ｐｔ，垂直入射用）３２：電極成膜用マスク３２ａ：枠部３２ｂ：開口３３：誘電体層成膜用マスク３３ａ：枠部３３ｂ：開口３５：厚み調整用導体層成膜用マスク３５ａ：枠部３５ｂ：開口ＯＡ：対向領域ＯＰ１、ＯＰ２：開孔
Claims (3)
- 一方のグループに属する電極と他方のグループに属する電極とが誘電体層を挟んで対向するように、前記一方のグループに属する電極と誘電体層と他方のグループに属する電極とが基板の一方の主面側に交互に複数積層された積層型薄膜キャパシタにおいて、前記誘電体層を挟んで一方のグループに属する電極と他方のグループに属する電極とが対向する対向領域の一端側には、前記一方のグループに属する複数の電極が互いに重ねられた第１の接続部を有するとともに、前記対向領域の他端側には、前記他方のグループに属する複数の電極が互いに重ねられた第２の接続部を有し、前記第１の接続部及び第２の接続部にはさらに、前記対向領域との段差を緩和する厚み調整用の導体層がそれぞれ重ねられていることを特徴とする積層型薄膜キャパシタ。
- 前記第１の接続部から前記第２の接続部に亘って被覆する絶縁層を有するとともに、前記第１の接続部上及び第２の接続部上にはそれぞれ、前記絶縁層を貫通する引出電極が設けられていることを特徴とする請求項１記載の積層型薄膜キャパシタ。
- 基板上に一方のグループに属する電極を形成するステップと、一端側を除いて、前記一方のグループに属する電極上を被覆するように誘電体層を形成するステップと、前記誘電体層上から該誘電体層の他端側の前記基板上に亘って他方のグループに属する電極を形成するステップと、他端側を除いて、前記他方のグループに属する電極上を被覆するように誘電体層を形成するステップと、前記誘電体層上から前記誘電体層を挟んで前記一方のグループに属する電極と前記第２のグループに属する電極とが対向する対向領域の一端側の前記一方のグループに属する電極上に亘って前記一方のグループに属する電極を再び形成して第１の接続部を形成するステップと、前記誘電体層を挟んで前記一方のグループに属する電極と前記第２のグループに属する電極とが対向する対向領域上を該対向領域の一端側を除いて被覆するように誘電体層を形成するステップと、前記誘電体層上から前記対向領域の他端側の前記他方のグループに属する電極上に亘って前記他方のグループに属する電極を再び形成して第２の接続部を形成するステップと、を有する積層型薄膜キャパシタの製造方法において、前記第１の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、前記第２の接続部上にさらに前記対向領域との段差を緩和する厚み調整用の導体層を形成するステップと、をそれぞれ有することを特徴とする積層型薄膜キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007184671A JP2009021514A (ja) | 2007-07-13 | 2007-07-13 | 積層型薄膜キャパシタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007184671A JP2009021514A (ja) | 2007-07-13 | 2007-07-13 | 積層型薄膜キャパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009021514A true JP2009021514A (ja) | 2009-01-29 |
Family
ID=40360870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007184671A Withdrawn JP2009021514A (ja) | 2007-07-13 | 2007-07-13 | 積層型薄膜キャパシタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009021514A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170309404A1 (en) * | 2016-04-22 | 2017-10-26 | Rohm Co., Ltd. | Chip capacitor |
-
2007
- 2007-07-13 JP JP2007184671A patent/JP2009021514A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170309404A1 (en) * | 2016-04-22 | 2017-10-26 | Rohm Co., Ltd. | Chip capacitor |
| US10607779B2 (en) * | 2016-04-22 | 2020-03-31 | Rohm Co., Ltd. | Chip capacitor having capacitor region directly below external electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10522293B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
| US9018732B2 (en) | Dielectric thin film element and method for producing the same | |
| TWI655655B (zh) | 電容器及電容器之製造方法 | |
| US9601427B2 (en) | Semiconductor device including plural types of resistors and manufacturing method of the semiconductor device | |
| US9824821B2 (en) | Thin film capacitor with intermediate electrodes | |
| JP2008252011A (ja) | 誘電体キャパシタ | |
| US8420497B2 (en) | Semiconducture structure and method of forming the semiconductor structure that provides two individual resistors or a capacitor | |
| WO2016181865A1 (ja) | コンデンサおよびその製造方法 | |
| JP2016046454A (ja) | 薄膜電子部品 | |
| CN106206501A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2018063989A (ja) | 薄膜キャパシタ | |
| US10141115B2 (en) | Thin film capacitor including alternatively disposed dielectric layers having different thicknesses | |
| WO2019026771A1 (ja) | キャパシタ | |
| JP2009021514A (ja) | 積層型薄膜キャパシタおよびその製造方法 | |
| JP2021106223A (ja) | 電子部品 | |
| US20050056939A1 (en) | Thin-film capacitor and method of producing the capacitor | |
| JP5929540B2 (ja) | 電子部品 | |
| JP6610159B2 (ja) | 薄膜キャパシタ | |
| KR100816533B1 (ko) | 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법 | |
| JP6784131B2 (ja) | 薄膜キャパシタを製造する方法 | |
| JP2004140198A (ja) | 半導体装置およびその製造方法 | |
| KR100865760B1 (ko) | 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법 | |
| KR102388206B1 (ko) | 트렌치 커패시터의 제조 방법 | |
| WO2020133998A1 (zh) | 贴片式电容及其制作方法 | |
| JP2022034703A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101005 |