JP2009021309A - Electronic element and its manufacturing method, and display device equipped with same electronic element - Google Patents
Electronic element and its manufacturing method, and display device equipped with same electronic element Download PDFInfo
- Publication number
- JP2009021309A JP2009021309A JP2007181533A JP2007181533A JP2009021309A JP 2009021309 A JP2009021309 A JP 2009021309A JP 2007181533 A JP2007181533 A JP 2007181533A JP 2007181533 A JP2007181533 A JP 2007181533A JP 2009021309 A JP2009021309 A JP 2009021309A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- electrode
- inorganic material
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、電子素子に関し、より詳細には、基板又は絶縁層の無機材料と電極層及び導電層との密着性に優れ、且つ、高速応答で、低コストのスイッチング素子などの電子素子及びその製造方法、並びに該電子素子を備えた表示装置に関する。 The present invention relates to an electronic device, and more specifically, an electronic device such as a switching device having excellent adhesion between an inorganic material of a substrate or an insulating layer, an electrode layer, and a conductive layer, a high-speed response, and a low cost. The present invention relates to a manufacturing method and a display device including the electronic element.
現在、情報表示等の目的に用いられる代表的な表示装置は、陰極線管（ＣＲＴ）、液晶表示装置及び有機ＥＬ（Electro-luminescence）表示装置等がある。 At present, typical display devices used for information display and the like include a cathode ray tube (CRT), a liquid crystal display device, and an organic EL (Electro-luminescence) display device.
ＣＲＴは比較的低い装置コスト、高い表示品質の点で従来から今日に至るまで表示装置として広く用いられてきたが、ブラウン管の小型化、低消費電力化が困難である。こういった背景から液晶表示装置、さらに最近は有機ＥＬ表示装置の需要が急速に高まってきている。 CRT has been widely used as a display device from the past to the present day in terms of relatively low device cost and high display quality, but it is difficult to reduce the size and power consumption of a cathode ray tube. From this background, the demand for liquid crystal display devices, and more recently, organic EL display devices has been rapidly increasing.
また、非接触でデータを読み出しや書込みが可能なＩＣタグは、物流・個人情報管理用途に今後大きな市場が期待されており、この中には多数の演算素子が組み込まれている。 Further, IC tags that can read and write data in a non-contact manner are expected to have a large market in the future for logistics and personal information management, and a large number of arithmetic elements are incorporated therein.
一方、表示素子・演算素子に用いられる一般的な能動素子は、半導体材料、第一の電極（ゲート電極）、第二の電極（ソース電極）、第三の電極（ドレイン電極）を有したトランジスタ構造である。このトランジスタの一般的な構造を図１（プレナー型）、図２（逆スタガー型）に示す。 On the other hand, a general active element used for a display element / arithmetic element is a transistor having a semiconductor material, a first electrode (gate electrode), a second electrode (source electrode), and a third electrode (drain electrode). It is a structure. A general structure of this transistor is shown in FIG. 1 (planar type) and FIG. 2 (inverse stagger type).
トランジスタの動作速度の指標となる遮断周波数の向上のためには、半導体材料の移動度向上以外に、トランジスタのチャネル長の短チャネル化が挙げられる。しかし、１μm前後からそれ以下のチャネル長にソース・ドレイン間距離をパターニングするためには、一般に煩雑な工程や高額の製造装置が必要であるため、これは製造コストの増加といった問題点を有していた。 In order to improve the cutoff frequency, which is an index of the operation speed of the transistor, in addition to improving the mobility of the semiconductor material, the channel length of the transistor can be shortened. However, in order to pattern the distance between the source and the drain from a channel length of about 1 μm to less than that, generally a complicated process and an expensive manufacturing apparatus are required, which has a problem of an increase in manufacturing cost. It was.
さらに遮断周波数向上のためには、素子内部の寄生容量の低減が必要である。これは、例えば、図１の場合は、ゲート電極とソース電極、及びゲート電極とドレイン電極間が、ゲート絶縁膜を狭持することで寄生容量が形成されている。 Furthermore, in order to improve the cutoff frequency, it is necessary to reduce the parasitic capacitance inside the element. For example, in the case of FIG. 1, parasitic capacitance is formed by sandwiching a gate insulating film between the gate electrode and the source electrode and between the gate electrode and the drain electrode.
この寄生容量が大きい場合、ゲート電圧の印加によって回路動作に無関係な部位に充電を行うこととなるため、高速応答が困難なものとなる。またゲート電源が高周波の場合は、ゲート電流がソース、ドレインに流れ、素子の消費電力が非常に大きなものとなり、特にモバイル用途の様にバッテリー駆動するアプリケーションには適用が困難なものとなる。
上述したトランジスタにおいて、寄生容量が大きい場合、ゲート電圧の印加によって回路動作に無関係な部位に充電を行うこととなるため、高速応答が困難なものとなる。またゲート電源が高周波の場合は、ゲート電流がソース、ドレインに流れ、素子の消費電力が非常に大きなものとなり、特にモバイル用途の様にバッテリー駆動するアプリケーションには適用が困難なものとなる。 In the above-described transistor, when the parasitic capacitance is large, a portion unrelated to the circuit operation is charged by applying a gate voltage, so that a high-speed response is difficult. In addition, when the gate power supply has a high frequency, the gate current flows to the source and drain, and the power consumption of the element becomes very large, which makes it difficult to apply to a battery-driven application such as mobile use.
したがって、ゲート電極とソース／ドレイン電極は殆ど重ならない様にアライメントする必要が生じるが、特に基板材料が樹脂フィルムの様に収縮し易い材質であった場合、このアライメントは大面積になればなるほど非常に困難なものとなる。 Therefore, it is necessary to align the gate electrode and the source / drain electrode so that they do not almost overlap each other. However, especially when the substrate material is a material that easily contracts, such as a resin film, the alignment becomes very large as the area increases. It will be difficult.
このような問題を解決するため、図３、４の構造の薄膜トランジスタ（ＴＦＴ）が想定される手段として考えられる。この構造の場合、第一の電極層の膜厚によってチャネル長が規定されるため短チャネル化が容易であるだけでなく、ゲート電極とソース／ドレイン電極とがセルフアライメント可能であり、寄生容量を非常に小さくすることが可能であるため、遮断周波数の向上が可能となる。 In order to solve such a problem, the thin film transistor (TFT) having the structure shown in FIGS. In this structure, the channel length is defined by the film thickness of the first electrode layer, so that not only channel shortening is easy, but also the gate electrode and the source / drain electrode can be self-aligned, and parasitic capacitance is reduced. Since it can be made very small, the cutoff frequency can be improved.
一方、基板材料について、様々なプロセスを経て作製される薄膜トランジスタ（TFT）は、高温のプロセスが必要な場合が生じる。よって、その場合、基板材料は高耐熱の材料が好ましく、また表示素子を駆動するTFT用基板は可視光に対する透明性が必要であるため、一般にSiO2等の無機材料が用いられる。仮に高温のプロセスが必要なく、樹脂のフレキシブルな基板材料を適用する場合においても、一般に樹脂フィルムはガス透過性が大きく、大気中の水分や酸素によってTFTの特性が変化してしまう場合が多く、ガス透過性を極力小さくするため、電子デバイス用途の樹脂フィルム基板の場合はSiN、SiO2等の無機材料を表面コートしている場合が多い。 On the other hand, a thin film transistor (TFT) manufactured through various processes for a substrate material may require a high-temperature process. Therefore, in that case, the substrate material is preferably a highly heat-resistant material, and the TFT substrate for driving the display element needs to be transparent to visible light, so that an inorganic material such as SiO 2 is generally used. Even if a high temperature process is not required and a flexible substrate material of resin is applied, the resin film generally has a large gas permeability, and the TFT characteristics often change due to moisture and oxygen in the atmosphere. In order to make the gas permeability as small as possible, in the case of a resin film substrate for use in electronic devices, the surface is often coated with an inorganic material such as SiN or SiO 2 .
また、図１の様な構造の電界効果型トランジスタ（ＦＥＴ）におけるゲート絶縁膜、及び図３、４の構造における絶縁層は、MHｚ以上の非常に高い周波数における使用を前提とした場合、その周波数特性から無機材料が好ましく、一般にMOS型FETのゲート絶縁膜としてSiO2、SiN、SiON等が用いられている。よって、図３、４の構造においても、無機材料を絶縁層とすることが好ましい。 In addition, the gate insulating film in the field effect transistor (FET) having the structure shown in FIG. 1 and the insulating layer in the structure shown in FIGS. 3 and 4 are assumed to be used at an extremely high frequency higher than MHz. Inorganic materials are preferable because of their characteristics. Generally, SiO 2 , SiN, SiON or the like is used as a gate insulating film of a MOS FET. Therefore, also in the structure of FIGS. 3 and 4, it is preferable to use an inorganic material as an insulating layer.
しかしながら、例えば、図３で基板表面にSiO2等の無機材料を用いた場合、第二の電極層と絶縁層との界面、第三の電極層と絶縁層との界面の接着性に問題を有する場合が考えられ、電子素子の作製が困難となる。また図４の場合も同様に、絶縁層が無機材料から成っている場合、第二の電極層と絶縁層との界面、第三の電極層と絶縁層との界面、導電層と絶縁層との界面の密着性に問題を有する場合があり、この場合も同様に、素子作製が困難となるといった問題を有することが考えられる。 However, for example, when an inorganic material such as SiO 2 is used for the substrate surface in FIG. 3, there is a problem with the adhesion between the interface between the second electrode layer and the insulating layer and the interface between the third electrode layer and the insulating layer. In some cases, the electronic element is difficult to manufacture. Similarly, in the case of FIG. 4, when the insulating layer is made of an inorganic material, the interface between the second electrode layer and the insulating layer, the interface between the third electrode layer and the insulating layer, the conductive layer and the insulating layer, There is a case where there is a problem in the adhesiveness of the interface of this, and in this case as well, it is considered that there is a problem that it is difficult to manufacture the element.
また、図３において絶縁層と基板材料が共に無機材料の場合も同様に、第二の電極層と絶縁層との界面、第三の電極層と絶縁層との界面、導電層と絶縁層との界面の密着性に問題を有する場合が十分考えられる。 Similarly, in the case where both the insulating layer and the substrate material in FIG. 3 are inorganic materials, similarly, the interface between the second electrode layer and the insulating layer, the interface between the third electrode layer and the insulating layer, the conductive layer and the insulating layer, The case where there is a problem in the adhesiveness of the interface is sufficiently considered.
このような密着性の問題は、特に基板が可撓性を有する樹脂フィルムの様な場合に顕著になり、基板が湾曲することにより、電子素子が基板から剥がれる場合がある。また、基板の可撓性の有無に関わらず、電子素子の作製工程の途中で導電性材料の薄膜が基板から剥がれ落ちる場合もある。 Such a problem of adhesiveness is particularly noticeable when the substrate is a flexible resin film, and the electronic device may be peeled off from the substrate when the substrate is bent. In addition, a thin film of a conductive material may be peeled off from the substrate during the manufacturing process of the electronic element regardless of whether the substrate is flexible.
したがって、本発明は上述に鑑みてなされたものであり、基板又は絶縁層の無機材料と電極層及び導電層との界面の密着性を改善し、かつ、高速応答を実現して安価に作製できる電子素子及びその製造方法、並びに当該電子素子を有する表示装置を提供することを目的とするものである。 Therefore, the present invention has been made in view of the above, and can improve the adhesion at the interface between the inorganic material of the substrate or the insulating layer, the electrode layer, and the conductive layer, and can be manufactured at low cost by realizing a high-speed response. An object of the present invention is to provide an electronic device, a method for manufacturing the same, and a display device including the electronic device.
本発明者らは、上述の課題を解決するために鋭意検討した結果、本発明を完成するにいたった。 As a result of intensive studies to solve the above-mentioned problems, the present inventors have completed the present invention.
即ち、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けていることを特徴とする。 That is, in the electronic device of the present invention, an electrode pattern A (hereinafter referred to as a first electrode layer) whose surface is covered with an insulating material (hereinafter referred to as an insulating layer) is formed on the substrate, and the first pattern is formed on the substrate. The electrode pattern B is formed in a region including the electrode layer, and the electrode pattern B is a region formed on the top of the first electrode layer (hereinafter referred to as a step portion due to the thickness of the first electrode layer). , The conductive layer) and the regions formed on the left and right sides thereof (hereinafter, the second electrode layer and the third electrode layer, respectively), and in the regions other than the stepped portion, The second electrode layer, the conductive layer, and the third electrode layer are electrode layers constituting independent regions formed separately from each other, and the second electrode layer and the conductive layer separated by the step portion, and the third electrode layer A semiconductor layer is provided at the separation site of the electrode layer and the conductive layer, and the first electrode In an electronic device in which the second electrode layer and the third electrode layer are in contact with an inorganic material using the layer, the second electrode layer, and the third electrode layer as the gate, source, and drain electrodes, respectively, An adhesive layer is provided at the interface between the second electrode layer and the interface between the inorganic material and the third electrode layer.
また、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。 In the electronic device of the present invention, an electrode pattern A (hereinafter referred to as a first electrode layer) whose surface is covered with an insulating material (hereinafter referred to as an insulating layer) is formed on the substrate, and the first element is formed on the substrate. The electrode pattern B is formed in a region including the electrode layer, and the electrode pattern B is a region formed on the top of the first electrode layer (hereinafter referred to as a step portion due to the thickness of the first electrode layer). , The conductive layer) and the regions formed on the left and right sides thereof (hereinafter, the second electrode layer and the third electrode layer, respectively), and in the regions other than the stepped portion, The second electrode layer, the conductive layer, and the third electrode layer are electrode layers constituting independent regions formed separately from each other, and the second electrode layer and the conductive layer separated by the step portion, and the third electrode layer A semiconductor layer is provided at the separation site of the electrode layer and the conductive layer, and the first electrode In the electronic device in which the second electrode layer, the third electrode layer, and the conductive layer are in contact with the inorganic material, using the layer, the second electrode layer, and the third electrode layer as the gate, source, and drain electrodes, respectively, An adhesive layer is provided at an interface between the inorganic material and the second electrode layer, an interface between the inorganic material and the third electrode layer, and an interface between the inorganic material and the conductive layer.
また、本発明の電子素子は、基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。 The electronic device of the present invention is formed by forming an electrode pattern inside and outside the groove on the substrate, and the electrode pattern is a region (hereinafter referred to as a conductive layer) formed at the groove bottom by a step portion caused by the groove depth. Layer) and a region formed outside the groove (hereinafter referred to as a second electrode layer, a third electrode layer), and in a state other than the step portion, The electrode layer, the third electrode layer, and the conductive layer are electrode layers constituting independent regions formed separately from each other, and further, a semiconductor layer, an insulating layer, and a first electrode layer are sequentially stacked inside the groove, In an electronic device in which the electrode layer, the second electrode layer, and the third electrode layer are used as gate, source, and drain electrodes, respectively, and the second electrode layer, the third electrode layer, and the conductive layer are in contact with the inorganic material, The interface between the inorganic material and the second electrode layer, the inorganic material and the third electrode layer Interface between the electrode layer, characterized in that it is provided an interface bonding layer of the inorganic material and a conductive layer.
ここで、上記のいずれか一つに記載の電子素子において、好ましくは、基板が可撓性を有する。 Here, in the electronic device according to any one of the above, preferably, the substrate has flexibility.
また、本発明の電子素子の製造方法は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けることを特徴とする。 In the method for manufacturing an electronic device of the present invention, an electrode pattern A (hereinafter referred to as a first electrode layer) whose surface is covered with an insulating material (hereinafter referred to as an insulating layer) is formed on the substrate, and the substrate is formed on the substrate. The electrode pattern B is formed in a region including the first electrode layer, and the electrode pattern B is formed on the top of the first electrode layer by a step portion caused by the thickness of the first electrode layer. The region is divided into a region (hereinafter referred to as a conductive layer) and regions formed on the left and right sides thereof (hereinafter referred to as a second electrode layer and a third electrode layer, respectively) and regions other than the stepped portion. The second electrode layer, the conductive layer, and the third electrode layer are electrode layers constituting independent regions formed separately from each other, and the second electrode layer and the conductive layer separated by the step portion, and A semiconductor layer is provided at the separation site of the third electrode layer and conductive layer. Manufacture of an electronic device in which the first electrode layer, the second electrode layer, and the third electrode layer are used as gate, source, and drain electrodes, respectively, and the second electrode layer and the third electrode layer are in contact with the inorganic material. The method is characterized in that an adhesive layer is provided at the interface between the inorganic material and the second electrode layer and at the interface between the inorganic material and the third electrode layer.
また、本発明の電子素子の製造方法は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けることを特徴とする。 In the method for manufacturing an electronic device of the present invention, an electrode pattern A (hereinafter referred to as a first electrode layer) whose surface is covered with an insulating material (hereinafter referred to as an insulating layer) is formed on the substrate, and the substrate is formed on the substrate. The electrode pattern B is formed in a region including the first electrode layer, and the electrode pattern B is formed on the top of the first electrode layer by a step portion caused by the thickness of the first electrode layer. The region is divided into a region (hereinafter referred to as a conductive layer) and regions formed on the left and right sides thereof (hereinafter referred to as a second electrode layer and a third electrode layer, respectively) and regions other than the stepped portion. The second electrode layer, the conductive layer, and the third electrode layer are electrode layers constituting independent regions formed separately from each other, and the second electrode layer and the conductive layer separated by the step portion, and A semiconductor layer is provided at the separation site of the third electrode layer and conductive layer. Electrons in which the first electrode layer, the second electrode layer, and the third electrode layer are used as gate, source, and drain electrodes, respectively, and the second electrode layer, the third electrode layer, and the conductive layer are in contact with the inorganic material. In the element manufacturing method, an adhesive layer is provided at an interface between the inorganic material and the second electrode layer, an interface between the inorganic material and the third electrode layer, and an interface between the inorganic material and the conductive layer. To do.
また、本発明の電子素子の製造方法は、基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子の製造方法において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けることを特徴とする。 In the method of manufacturing an electronic device according to the present invention, an electrode pattern is formed inside and outside the groove on the substrate, and the electrode pattern is a region formed at the bottom of the groove by a step portion caused by the groove depth ( Hereinafter, the conductive layer) and the region formed outside the groove (hereinafter, the second electrode layer, the third electrode layer) is divided into three, and also in the region other than the step portion, The second electrode layer, the third electrode layer, and the conductive layer are electrode layers constituting independent regions formed separately from each other, and further, a semiconductor layer, an insulating layer, and a first electrode layer are sequentially stacked inside the groove, Electrons in which the first electrode layer, the second electrode layer, and the third electrode layer are used as gate, source, and drain electrodes, respectively, and the second electrode layer, the third electrode layer, and the conductive layer are in contact with the inorganic material. In the element manufacturing method, the boundary between the inorganic material and the second electrode layer Characterized in that the interface between the inorganic material and the third electrode layer, the interface between the inorganic material and a conductive layer provided an adhesive layer.
さらに、本発明の表示装置は、上記のいずれか一つに記載の電子素子を備えた表示装置であることを特徴とする。 Furthermore, a display device of the present invention is a display device including any one of the electronic elements described above.
本発明によると、基板又は絶縁層の無機材料と電極層及び導電層との界面の密着性を高め、且つ、高速応答をも実現して安価に作製できる電界効果型の薄膜トランジスタ等の電子素子及びそれの製造方法、並びにその電子素子を用いた表示装置を提供することができる。 According to the present invention, an electronic device such as a field effect thin film transistor which can be manufactured at low cost by improving the adhesion at the interface between the inorganic material of the substrate or the insulating layer and the electrode layer and the conductive layer, and also realizing a high-speed response, and A manufacturing method thereof and a display device using the electronic element can be provided.
次に、本発明を実施するための最良の形態を図面と共に説明する。 Next, the best mode for carrying out the present invention will be described with reference to the drawings.
本発明において、「電子素子」としては、例えば、トランジスタ、ダイオード等の半導体素子、導線、抵抗器、コンデンサ、コイル等の電気回路構成素子、光電変換素子、熱電変換素子等のエネルギー変換素子、ＥＬ、液晶、ＦＥＤ等の表示素子を指す。 In the present invention, examples of the “electronic element” include semiconductor elements such as transistors and diodes, electric circuit constituent elements such as conductors, resistors, capacitors, and coils, energy conversion elements such as photoelectric conversion elements and thermoelectric conversion elements, and EL. A display element such as liquid crystal or FED.
本発明の第一の実施形態によると、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用いる電子素子であって、第二の電極層と第三の電極層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、及び該無機材料と第三の電極層との界面に接着層を設けていることを特徴とする。これによって、低コスト、且つ、高速応答のトランジスタなどの電子素子が作製可能となる。 According to the first embodiment of the present invention, in the electronic device of the present invention, an electrode pattern A (hereinafter referred to as a first electrode layer) whose surface is covered with an insulating material (hereinafter referred to as an insulating layer) is formed on a substrate. The electrode pattern B is formed in a region including the first electrode layer on the substrate, and the electrode pattern B is formed by a step portion caused by the thickness of the first electrode layer. It is in a state of being divided into three divided into a region formed on the top of the layer (hereinafter referred to as a conductive layer) and a region formed on the left and right thereof (hereinafter referred to as a second electrode layer and a third electrode layer, respectively) The second electrode layer, the conductive layer, and the third electrode layer in the region other than the step portion are electrode layers constituting independent regions formed separately from each other, and the second electrode separated by the step portion. Layer and conductive layer, and the third electrode layer and conductive layer An electronic device provided with a body layer and using the first electrode layer, the second electrode layer, and the third electrode layer as a gate, source, and drain electrode, respectively, the second electrode layer and the third electrode layer Is characterized in that an adhesive layer is provided at the interface between the inorganic material and the second electrode layer and at the interface between the inorganic material and the third electrode layer. Thus, an electronic element such as a low-cost and high-speed response transistor can be manufactured.
上述した本実施形態の電子素子の構成例を図５に示す。 FIG. 5 shows a configuration example of the electronic device of the present embodiment described above.
本実施形態において、接着層は、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。また、ヘキサメチルジシラザン（HMDS）、フェニルトリクロロシラン、オクタデシルトリメトキシシラン（OTS）、１０−ウンデセニルジメチルクロロシラン、１１−ブロモウンデシルジメチルクロロシラン、１１−ブロモウンデシルトリメトキシシラン、１−クロロエチルトリクロロシラン、２−（３、４−エポキシシクロヘキシルエチル）トリメトキシシラン、３−（２、４−ジニトロフェニルアミノ）プロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アリルアミノプロピルトリメトキシシラン、３−イソシアネートプロピルジメチルクロロシラン、３−イソシアネートプロピルトリエトキシシラン、３−イソシアネートプロピルトリメトキシシラン、トリメトキシビニルシラン、ビニルトリクロロシラン、メルカプトメチルトリメトキシシラン、Ｏ−アリロキシ（ポリエチレンオキシ）トリイソプロポキシチタン等のシランカップリング剤、チタンカップリング剤も適用可能である。 In this embodiment, the adhesive layer is composed of polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate resin, polyvinyl butyral resin, polyether. Resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin, parylene resin, epoxy acrylate, urethane-acrylate and other photo-curable resins; pullulan, cellulose and other polysaccharides and their derivatives, etc. Any organic insulating material can be used. Hexamethyldisilazane (HMDS), phenyltrichlorosilane, octadecyltrimethoxysilane (OTS), 10-undecenyldimethylchlorosilane, 11-bromoundecyldimethylchlorosilane, 11-bromoundecyltrimethoxysilane, 1-chloro Ethyltrichlorosilane, 2- (3,4-epoxycyclohexylethyl) trimethoxysilane, 3- (2,4-dinitrophenylamino) propyltriethoxysilane, 3-aminopropyltriethoxysilane, 3-aminopropyltriethoxysilane 3-aminopropyltrimethoxysilane, 3-aminopropyltrimethoxysilane, 3-allylaminopropyltrimethoxysilane, 3-isocyanatopropyldimethylchlorosilane, 3-isocyanatopropyltrie Silane coupling agents such as toxisilane, 3-isocyanatopropyltrimethoxysilane, trimethoxyvinylsilane, vinyltrichlorosilane, mercaptomethyltrimethoxysilane, O-allyloxy (polyethyleneoxy) triisopropoxytitanium, and titanium coupling agents are also applicable. is there.
また本実施形態において、第一の電極層、第二の電極層、第三の電極層及び導電層には、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、スズ（Ｓｎ）等の金属、ＩＴＯ、ＩＺＯ等の合金が適用可能である。 In this embodiment, the first electrode layer, the second electrode layer, the third electrode layer, and the conductive layer include tantalum (Ta), titanium (Ti), copper (Cu), aluminum (Al), and molybdenum. Metals such as (Mo), tungsten (W), nickel (Ni), gold (Au), palladium (Pd), platinum (Pt), silver (Ag), tin (Sn), and alloys such as ITO and IZO are applicable Is possible.
また本実施形態において、半導体層には、フルオレン及びその誘導体、フルオレノン及びその誘導体、ポリ（Ｎ−ビニルカルバゾール）誘導体、ポリグルタミン酸γ−カルバゾリルエチル誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体；モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体；ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体；ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体；α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体；エナミン誘導体；ポリアルキルチオフェン等のチオフェン誘導体；ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素；銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素等の有機半導体材料、ＣｄＳ、ＺｎＯ、ＰｂＴｅ、ＰｂＳｎＴｅ、ＩｎＧａＺｎＯ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮ等の無機半導体材料、多結晶シリコン、アモルファスシリコン等のシリコン半導体材料等を用いることができる。 In the present embodiment, the semiconductor layer includes fluorene and derivatives thereof, fluorenone and derivatives thereof, poly (N-vinylcarbazole) derivatives, polyglutamic acid γ-carbazolylethyl derivatives, polyvinylphenanthrene derivatives, polysilane derivatives, oxazole derivatives, Oxadiazole derivatives, imidazole derivatives; arylamine derivatives such as monoarylamines and triarylamine derivatives; benzidine derivatives, diarylmethane derivatives, triarylmethane derivatives, styrylanthracene derivatives, pyrazoline derivatives, divinylbenzene derivatives, hydrazone derivatives, indene derivatives , Indenone derivatives, butadiene derivatives; pyrene derivatives such as pyrene-formaldehyde, polyvinylpyrene; α-phenylstilbene derivatives, bisstillyl Stilbene derivatives such as ben derivatives; enamine derivatives; thiophene derivatives such as polyalkylthiophenes; pentacene, tetracene, bisazo, trisazo dyes, polyazo dyes, triarylmethane dyes, thiazine dyes, oxazine dyes, xanthene dyes, Cyanine dyes, styryl dyes, pyrylium dyes, quinacridone dyes, indigo dyes, perylene dyes, polycyclic quinone dyes, bisbenzimidazole dyes, indanthrone dyes, squarylium dyes, anthraquinone dyes; Organic semiconductor materials such as phthalocyanine dyes such as copper phthalocyanine and titanyl phthalocyanine, inorganic semiconductor materials such as CdS, ZnO, PbTe, PbSnTe, InGaZnO, GaP, GaAlAs, GaN, polycrystalline silicon, amorphous Silicon semiconductor material or the like of the scan silicon or the like can be used.
また本実施形態において、絶縁層としては、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。 In this embodiment, as the insulating layer, polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate resin, polyvinyl butyral resin, Polyether resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin; Fluorine resin such as PFA, PTFE, PVDF, photocuring properties such as parylene resin, epoxy acrylate, urethane acrylate Resins; Organic insulating materials such as polysaccharides such as pullulan and cellulose and derivatives thereof can be used.
また本実施形態において、絶縁層の体積固有抵抗は、１×１０１３Ω・ｃｍ以上であることが好ましく、１×１０１４Ω・ｃｍ以上がさらに好ましい。 In the present embodiment, the volume resistivity of the insulating layer is preferably 1 × 10 13 Ω · cm or more, and more preferably 1 × 10 14 Ω · cm or more.
本実施形態において基板材料は、ＳｉＯ２等の無機材料の他、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料、及びこれらに対してＳｉＮ、ＳｉＯ２等の無機材料をコーティングしたものが用いられる。 In the present embodiment, the substrate material is an inorganic material such as SiO 2 , polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate. Resin, polyvinyl butyral resin, polyether resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin; fluorine resin such as PFA, PTFE, PVDF, parylene resin, epoxy acrylate, urethane photocurable resin acrylate and the like; pullulan, polysaccharides and organic insulating material derivatives thereof, and et al using SiN, those coated with an inorganic material such as SiO 2 with respect to these cellulose That.
また、本実施形態の電子素子は、例えば、以下に記載のように製造される。 Moreover, the electronic device of this embodiment is manufactured as described below, for example.
まず、基板上に第一の電極層（ゲート電極）を形成する。次に、上述で形成した第一の電極層を覆うようにして、絶縁層（ゲート絶縁膜）を形成する。次いで、基板上に上記第一の電極層を除いた領域に、接着層を形成する。さらに、上述で形成した接着層上に絶縁層で覆われた第一の電極層の領域も含み、基板上に電極層を成膜する。次いで、上述までの工程で形成した積層体をエッチング液に浸漬して、チャネルを形成する。これによって、ゲート電極層である第一の電極層の上部に形成された電極は導電層となり、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成する。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。最後に、上述で形成した上に、導電層と第二の電極との間、導電層と第三の電極との間の段差部を被覆して、且つ、第二の電極及び第三の電極の一部を覆い、さらに導電層を全体に被覆するように半導体層を形成して、本実施形態の電子素子が製造される。 First, a first electrode layer (gate electrode) is formed on a substrate. Next, an insulating layer (gate insulating film) is formed so as to cover the first electrode layer formed above. Next, an adhesive layer is formed on the substrate in a region excluding the first electrode layer. Further, an electrode layer is formed on the substrate including the region of the first electrode layer covered with the insulating layer on the adhesive layer formed as described above. Next, the laminate formed in the above steps is immersed in an etchant to form a channel. As a result, the electrode formed on the first electrode layer, which is the gate electrode layer, becomes a conductive layer, and the second electrode and the third electrode having steps with the conductive layer on the left and right of the gate electrode are formed. . The second electrode and the third electrode become a source electrode and a drain electrode, respectively. Finally, the step formed between the conductive layer and the second electrode, the step between the conductive layer and the third electrode, and the second and third electrodes are formed. The electronic device of this embodiment is manufactured by forming a semiconductor layer so as to cover a part of the semiconductor layer and further cover the entire conductive layer.
また、本発明の第二の実施形態によると、本発明の電子素子は、基板上に表面が絶縁性材料（以下、絶縁層）によって覆われた電極パターンＡ(以下、第一の電極層)が形成され、前記基板上に前記第一の電極層を含む領域に、電極パターンＢを形成してなるとともに、電極パターンＢは第一の電極層の厚さに起因する段差部分によって、第一の電極層頂部に形成された領域（以下、導電層）とその左右に形成された領域（以下、各々第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても第二の電極層、導電層、第三の電極層は互いに分離形成された独立領域を構成する電極層であり、また前記段差部分によって分離された第二の電極層と導電層、及び第三の電極層と導電層の分離部位に半導体層が設けられ、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。これによって、低コスト、且つ、高速応答のトランジスタなどの電子素子が作製可能となる。 Further, according to the second embodiment of the present invention, the electronic device of the present invention has an electrode pattern A (hereinafter referred to as a first electrode layer) whose surface is covered with an insulating material (hereinafter referred to as an insulating layer) on the substrate. The electrode pattern B is formed in a region including the first electrode layer on the substrate, and the electrode pattern B is formed by a step portion caused by the thickness of the first electrode layer. The region formed on the top of the electrode layer (hereinafter referred to as conductive layer) and the region formed on the left and right thereof (hereinafter referred to as second electrode layer and third electrode layer) are divided into three parts. In addition, the second electrode layer, the conductive layer, and the third electrode layer in the regions other than the step portion are electrode layers that constitute independent regions formed separately from each other, and are separated by the step portion. Electrode layer and conductive layer, and third electrode layer and conductive layer separation part Are provided with a semiconductor layer, and the first electrode layer, the second electrode layer, and the third electrode layer are used as gate, source, and drain electrodes, respectively, and the second electrode layer, the third electrode layer, and the conductive layer are provided. In an electronic device in contact with an inorganic material, an adhesive layer is provided at the interface between the inorganic material and the second electrode layer, the interface between the inorganic material and the third electrode layer, and the interface between the inorganic material and the conductive layer. It is characterized by. Thus, an electronic element such as a low-cost and high-speed response transistor can be manufactured.
上述した本実施形態の構成例を図６、７に示す。 A configuration example of this embodiment described above is shown in FIGS.
本実施形態において接着層は、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。また、ヘキサメチルジシラザン（HMDS）、フェニルトリクロロシラン、オクタデシルトリメトキシシラン（OTS）、１０−ウンデセニルジメチルクロロシラン、１１−ブロモウンデシルジメチルクロロシラン、１１−ブロモウンデシルトリメトキシシラン、１−クロロエチルトリクロロシラン、２−（３、４−エポキシシクロヘキシルエチル）トリメトキシシラン、３−（２、４−ジニトロフェニルアミノ）プロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アリルアミノプロピルトリメトキシシラン、３−イソシアネートプロピルジメチルクロロシラン、３−イソシアネートプロピルトリエトキシシラン、３−イソシアネートプロピルトリメトキシシラン、トリメトキシビニルシラン、ビニルトリクロロシラン、メルカプトメチルトリメトキシシラン、Ｏ−アリロキシ（ポリエチレンオキシ）トリイソプロポキシチタン等のシランカップリング剤、チタンカップリング剤も適用可能である。 In this embodiment, the adhesive layer is composed of polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate resin, polyvinyl butyral resin, polyether resin. , Polyester resins, acrylic resins, silicone resins, epoxy resins, phenol resins, urea resins, melamine resins, parylene resins, epoxy acrylates, urethane-acrylates and other photocurable resins; pullulan, cellulose and other polysaccharides and their derivatives, etc. Organic insulating materials can be used. Hexamethyldisilazane (HMDS), phenyltrichlorosilane, octadecyltrimethoxysilane (OTS), 10-undecenyldimethylchlorosilane, 11-bromoundecyldimethylchlorosilane, 11-bromoundecyltrimethoxysilane, 1-chloro Ethyltrichlorosilane, 2- (3,4-epoxycyclohexylethyl) trimethoxysilane, 3- (2,4-dinitrophenylamino) propyltriethoxysilane, 3-aminopropyltriethoxysilane, 3-aminopropyltriethoxysilane 3-aminopropyltrimethoxysilane, 3-aminopropyltrimethoxysilane, 3-allylaminopropyltrimethoxysilane, 3-isocyanatopropyldimethylchlorosilane, 3-isocyanatopropyltrie Silane coupling agents such as toxisilane, 3-isocyanatopropyltrimethoxysilane, trimethoxyvinylsilane, vinyltrichlorosilane, mercaptomethyltrimethoxysilane, O-allyloxy (polyethyleneoxy) triisopropoxytitanium, and titanium coupling agents are also applicable. is there.
また本実施形態において、第一の電極層、第二の電極層、第三の電極層及び導電層には、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、スズ（Ｓｎ）等の金属、ＩＴＯ、ＩＺＯ等の合金が適用可能である。 In this embodiment, the first electrode layer, the second electrode layer, the third electrode layer, and the conductive layer include tantalum (Ta), titanium (Ti), copper (Cu), aluminum (Al), and molybdenum. Metals such as (Mo), tungsten (W), nickel (Ni), gold (Au), palladium (Pd), platinum (Pt), silver (Ag), tin (Sn), and alloys such as ITO and IZO are applicable Is possible.
また本実施形態において、半導体層には、フルオレン及びその誘導体、フルオレノン及びその誘導体、ポリ（Ｎ−ビニルカルバゾール）誘導体、ポリグルタミン酸γ−カルバゾリルエチル誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体；モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体；ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体；ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体；α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体；エナミン誘導体；ポリアルキルチオフェン等のチオフェン誘導体；ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素；銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素等の有機半導体材料、ＣｄＳ、ＺｎＯ、ＰｂＴｅ、ＰｂＳｎＴｅ、ＩｎＧａＺｎＯ、ＧａＰ、ＧａＡｌＡｓ、ＧａＮ等の無機半導体材料、多結晶シリコン、アモルファスシリコン等のシリコン半導体材料等を用いることができる。 In the present embodiment, the semiconductor layer includes fluorene and derivatives thereof, fluorenone and derivatives thereof, poly (N-vinylcarbazole) derivatives, polyglutamic acid γ-carbazolylethyl derivatives, polyvinylphenanthrene derivatives, polysilane derivatives, oxazole derivatives, Oxadiazole derivatives, imidazole derivatives; arylamine derivatives such as monoarylamines and triarylamine derivatives; benzidine derivatives, diarylmethane derivatives, triarylmethane derivatives, styrylanthracene derivatives, pyrazoline derivatives, divinylbenzene derivatives, hydrazone derivatives, indene derivatives , Indenone derivatives, butadiene derivatives; pyrene derivatives such as pyrene-formaldehyde, polyvinylpyrene; α-phenylstilbene derivatives, bisstillyl Stilbene derivatives such as ben derivatives; enamine derivatives; thiophene derivatives such as polyalkylthiophenes; pentacene, tetracene, bisazo, trisazo dyes, polyazo dyes, triarylmethane dyes, thiazine dyes, oxazine dyes, xanthene dyes, Cyanine dyes, styryl dyes, pyrylium dyes, quinacridone dyes, indigo dyes, perylene dyes, polycyclic quinone dyes, bisbenzimidazole dyes, indanthrone dyes, squarylium dyes, anthraquinone dyes; Organic semiconductor materials such as phthalocyanine dyes such as copper phthalocyanine and titanyl phthalocyanine, inorganic semiconductor materials such as CdS, ZnO, PbTe, PbSnTe, InGaZnO, GaP, GaAlAs, GaN, polycrystalline silicon, amorphous Silicon semiconductor material or the like of the scan silicon or the like can be used.
また本実施形態において、絶縁層としては、SiO2、SiN、SiON、TaO5、Al2O5、Al2O3等の無機材料の他、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を用いることができる。 In the present embodiment, as the insulating layer, in addition to inorganic materials such as SiO 2 , SiN, SiON, TaO 5 , Al 2 O 5 , Al 2 O 3 , polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride Resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate resin, polyvinyl butyral resin, polyether resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin A photo-curable resin such as PFA, PTFE, PVDF, or other fluorine-based resin, parylene resin, epoxy acrylate, urethane-acrylate, or the like; an organic insulating material such as a polysaccharide such as pullulan or cellulose, or a derivative thereof;
本実施形態において、絶縁層の体積固有抵抗は、１×１０１３Ω・ｃｍ以上であることが好ましく、１×１０１４Ω・ｃｍ以上がさらに好ましい。 In this embodiment, the volume resistivity of the insulating layer is preferably 1 × 10 13 Ω · cm or more, and more preferably 1 × 10 14 Ω · cm or more.
また本実施形態において基板材料は、SiO2等の無機材料の他、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂；プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料、及びこれらに対してSiN、SiO2等の無機材料をコーティングしたものが用いられる。 In this embodiment, the substrate material is an inorganic material such as SiO 2 , polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl. Phthalate resin, polyvinyl butyral resin, polyether resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin; fluorine resin such as PFA, PTFE, PVDF, parylene resin, epoxy acrylate, urethane - photocurable resin such as acrylate; pullulan, organic insulating material such as polysaccharides and their derivatives such as cellulose, and SiN for these, those obtained by coating an inorganic material such as SiO 2 is used.
また、本実施形態の電子素子は、例えば、以下に記載のように製造される。 Moreover, the electronic device of this embodiment is manufactured as described below, for example.
第一の実施態様と同様に、まず、基板上に第一の電極層（ゲート電極）を形成する。次に、上述で形成した第一の電極を覆い、さらに、第一の電極以外のすべての領域も覆うようにして、絶縁層（ゲート絶縁膜）を基板上に形成する。次いで、上述で形成した絶縁層上に、接着層を形成する。この場合、接着層は、第一の電極層の側面上の絶縁層に設けない場合（図６）と、絶縁層上に均一な層として設ける場合（図７）がある。さらに、上述で形成した接着層上に電極層を成膜する。次いで、上述までの工程で形成した積層体をエッチング液に浸漬して、チャネルを形成する。これによって、ゲート電極である第一の電極層の上部に形成された電極は導電層となり、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成する。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。最後に、上述で形成した上に、導電層と第二の電極との間、導電層と第三の電極との間の段差部を被覆して、且つ、第二の電極及び第三の電極の一部を覆い、さらに導電層を全体に被覆するように半導体層を形成して、本実施形態の電子素子が製造される。 Similar to the first embodiment, first, a first electrode layer (gate electrode) is formed on a substrate. Next, an insulating layer (gate insulating film) is formed on the substrate so as to cover the first electrode formed above and to cover all regions other than the first electrode. Next, an adhesive layer is formed on the insulating layer formed above. In this case, there are a case where the adhesive layer is not provided on the insulating layer on the side surface of the first electrode layer (FIG. 6) and a case where the adhesive layer is provided as a uniform layer on the insulating layer (FIG. 7). Further, an electrode layer is formed on the adhesive layer formed as described above. Next, the laminate formed in the above steps is immersed in an etchant to form a channel. As a result, the electrode formed on the first electrode layer, which is the gate electrode, becomes a conductive layer, and a second electrode and a third electrode having steps with the conductive layer on the left and right of the gate electrode are formed. The second electrode and the third electrode become a source electrode and a drain electrode, respectively. Finally, the step formed between the conductive layer and the second electrode, the step between the conductive layer and the third electrode, and the second and third electrodes are formed. The electronic device of this embodiment is manufactured by forming a semiconductor layer so as to cover a part of the semiconductor layer and further cover the entire conductive layer.
また、本発明のさらなる第三の実施形態によると、本発明の電子素子は、基板上の溝内外部に、電極パターンを形成してなるとともに、該電極パターンは溝深さに起因する段差部分によって溝底部に形成された領域（以下、導電層）と溝外部に形成された領域（以下、第二の電極層、第三の電極層）とに３分割された状態となっているとともに、前記段差部分以外の領域においても、第二の電極層、第三の電極層、導電層は互いに分離形成された独立領域を構成する電極層であり、さらに溝内部に半導体層、絶縁層層、第一の電極層が順次積層され、第一の電極層、第二の電極層、第三の電極層をそれぞれゲート、ソース、ドレイン電極として用い、第二の電極層と第三の電極層と導電層が無機材料と接している電子素子において、該無機材料と第二の電極層との界面、該無機材料と第三の電極層との界面、該無機材料と導電層との界面に接着層を設けていることを特徴とする。これによって、低コスト、且つ、高速応答のトランジスタなどの電子素子が作製可能となる。上述した本発明の構成例を図８、９に示す。上述した本実施形態の構成に適用可能な半導体層、第一の電極層、第二の電極層、第三の電極層、導電層、絶縁層、接着層、基板の各々の材料は、上述の第二の実施形態の電子素子で用いた材料が適用可能である。 Further, according to a third embodiment of the present invention, the electronic device of the present invention has an electrode pattern formed inside and outside the groove on the substrate, and the electrode pattern has a step portion due to the groove depth. And is divided into a region (hereinafter referred to as a conductive layer) formed at the bottom of the groove and a region (hereinafter referred to as a second electrode layer and a third electrode layer) formed outside the groove, and Also in the region other than the step portion, the second electrode layer, the third electrode layer, and the conductive layer are electrode layers constituting independent regions formed separately from each other, and further, a semiconductor layer, an insulating layer layer, The first electrode layer is sequentially laminated, and the first electrode layer, the second electrode layer, and the third electrode layer are respectively used as a gate, a source, and a drain electrode. In an electronic device in which a conductive layer is in contact with an inorganic material, the inorganic material It characterized the interface between the second electrode layer, the interface between the inorganic material and the third electrode layer, that is provided with the adhesive layer at the interface between the inorganic material and the conductive layer. Thus, an electronic element such as a low-cost and high-speed response transistor can be manufactured. Examples of the configuration of the present invention described above are shown in FIGS. The materials of the semiconductor layer, the first electrode layer, the second electrode layer, the third electrode layer, the conductive layer, the insulating layer, the adhesive layer, and the substrate applicable to the configuration of the above-described embodiment are as described above. The material used in the electronic device of the second embodiment is applicable.
また、本実施形態の電子素子は、例えば、以下に記載のように製造される。 Moreover, the electronic device of this embodiment is manufactured as described below, for example.
まず、溝が形成された基板上に接着層を形成する。この場合、接着層は、溝の側面上に設けない場合（図８）と、溝の側面上も含めて均一な層として設ける場合（図９）がある。次に、上述で形成した接着層上に電極層を成膜する。次いで、上述までの工程で形成した、基板と接着層と電極層の積層体をエッチング液に浸漬して、チャネルを形成する。これによって、基板の溝の底部の電極層（ゲート電極である第一の電極層の下部に形成される電極層）は導電層となり、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成する。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。次に、上述のエッチング処理が施された積層体の溝内に、均一の膜厚で半導体層を形成する。さらに、絶縁層（ゲート絶縁膜）を均一の膜厚で、上述で形成した半導体層上に形成する。最後に、溝を埋めるように、第一の電極層（ゲート電極）を形成して、本実施形態の電子素子が製造される。 First, an adhesive layer is formed on a substrate on which grooves are formed. In this case, there are a case where the adhesive layer is not provided on the side surface of the groove (FIG. 8) and a case where the adhesive layer is provided as a uniform layer including the side surface of the groove (FIG. 9). Next, an electrode layer is formed on the adhesive layer formed above. Next, a channel is formed by immersing the laminate of the substrate, the adhesive layer, and the electrode layer formed in the above steps in an etching solution. As a result, the electrode layer at the bottom of the groove of the substrate (the electrode layer formed under the first electrode layer that is the gate electrode) becomes a conductive layer, and the second layer has a step with the conductive layer on the left and right sides of the gate electrode. And the third electrode are formed. The second electrode and the third electrode become a source electrode and a drain electrode, respectively. Next, a semiconductor layer is formed with a uniform thickness in the groove of the stacked body subjected to the above-described etching treatment. Further, an insulating layer (gate insulating film) is formed with a uniform thickness on the semiconductor layer formed above. Finally, the first electrode layer (gate electrode) is formed so as to fill the groove, and the electronic device of this embodiment is manufactured.
また、本発明の第一、第二及び第三の実施形態の電子素子における製造方法をさらに詳述する。 Moreover, the manufacturing method in the electronic device of 1st, 2nd and 3rd embodiment of this invention is further explained in full detail.
本発明において、接着層及び絶縁層は、蒸着、スパッタ、ＣＶＤ等の真空成膜プロセス、凸版を用いる印刷法、フレキソ印刷、孔版を用いる印刷法、スクリーン印刷、平版を用いる印刷法、オフセット印刷、凹版を用いる印刷法、グラビア印刷、スピンコート法、ディッピング法、スプレーコート法、インクジェット法等の印刷法を用いて形成することができる。 In the present invention, the adhesive layer and the insulating layer are vacuum deposition processes such as vapor deposition, sputtering, and CVD, printing method using relief printing, flexographic printing, printing method using stencil, screen printing, printing method using lithographic printing, offset printing, It can be formed using a printing method using an intaglio, a gravure printing, a spin coating method, a dipping method, a spray coating method, an ink jet method or the like.
また、本発明においては、第一の電極層が形成された部位に対して、一義的に、第二の電極層、第三の電極層及び導電層の位置を決定することができるため、アライメントが容易となり、製造コストを低減することが可能となる。なお、第二の電極層、第三の電極層及び導電層は、別々のプロセスで形成してもよいし、同時に形成してもよい。 In the present invention, the positions of the second electrode layer, the third electrode layer, and the conductive layer can be uniquely determined with respect to the portion where the first electrode layer is formed. Can be facilitated, and the manufacturing cost can be reduced. Note that the second electrode layer, the third electrode layer, and the conductive layer may be formed by separate processes or simultaneously.
本発明において、絶縁層は、基板の表面に対して、６０°以上の角度で立ち上がっている部位を有することが好ましく、８０°以上がさらに好ましく、９０°以上が特に好ましい。これにより、第二の電極層及び第三の電極層と、導電層の距離（チャネル長）を規定しやすくなる。例えば、図６に示す、本発明の第二の実施形態の電子素子の状態を参照すると、図１０（ａ）は、絶縁層が基板の表面に対して、９０°で立ち上がっている状態であるが、図１０（ｂ）のように、絶縁層の一部が基板の表面に対して、９０°で立ち上がっている状態でもよい。また、図１０（ｃ）は、基板の表面に対して、９０°より大きい角度で立ち上がっている状態である。なお、第三の実施形態の電子素子の場合は、基板の溝に設けられる絶縁層が基板の表面に対して、この逆の構造が好ましい。 In the present invention, the insulating layer preferably has a portion rising at an angle of 60 ° or more with respect to the surface of the substrate, more preferably 80 ° or more, and particularly preferably 90 ° or more. This makes it easy to define the distance (channel length) between the second electrode layer and the third electrode layer and the conductive layer. For example, referring to the state of the electronic device according to the second embodiment of the present invention shown in FIG. 6, FIG. 10A shows a state in which the insulating layer stands up at 90 ° with respect to the surface of the substrate. However, as shown in FIG. 10B, a part of the insulating layer may rise at 90 ° with respect to the surface of the substrate. Further, FIG. 10C shows a state in which it stands up at an angle larger than 90 ° with respect to the surface of the substrate. In the case of the electronic device of the third embodiment, the reverse structure of the insulating layer provided in the groove of the substrate with respect to the surface of the substrate is preferable.
本発明の電子素子は、第二の電極層、第三の電極層及び導電層が同一の材料からなることが好ましい。これにより、第二の電極層、第三の電極層及び導電層を同時に形成することができるため、電子素子を容易に製造することが可能となる。 In the electronic device of the present invention, the second electrode layer, the third electrode layer, and the conductive layer are preferably made of the same material. Thereby, since the second electrode layer, the third electrode layer, and the conductive layer can be formed at the same time, the electronic device can be easily manufactured.
本発明において、第二の電極層、第三の電極層及び導電層は、蒸着、スパッタ、ＣＶＤ等の真空成膜プロセス、凸版を用いる印刷法、フレキソ印刷、孔版を用いる印刷法、スクリーン印刷、平版を用いる印刷法、オフセット印刷、凹版を用いる印刷法、グラビア印刷等の印刷プロセスを用いることができる。中でも、大面積化、プロセスタクトの向上が容易であることから、フレキソ印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の有版印刷法が好ましい。 In the present invention, the second electrode layer, the third electrode layer, and the conductive layer are formed by vacuum deposition processes such as vapor deposition, sputtering, and CVD, printing methods using relief printing, flexographic printing, printing methods using stencil printing, screen printing, A printing process such as a printing method using a lithographic plate, offset printing, a printing method using an intaglio, or gravure printing can be used. Of these, plate printing methods such as flexographic printing, screen printing, offset printing, and gravure printing are preferred because they can easily increase the area and process tact.
本発明の電子素子は、半導体層、絶縁層、第一の電極層、第二の電極層、第三の電極層及び導電層の少なくとも一つが、塗布可能な材料からなることが好ましい。これにより、印刷プロセスを用いて、電子素子を製造することが可能となり、スパッタ等の真空成膜プロセスを用いる場合と比較して、製造コストを低減させることが可能となる。 In the electronic device of the present invention, it is preferable that at least one of the semiconductor layer, the insulating layer, the first electrode layer, the second electrode layer, the third electrode layer, and the conductive layer is made of a coatable material. Thereby, it becomes possible to manufacture an electronic element using a printing process, and it becomes possible to reduce manufacturing cost compared with the case where vacuum film-forming processes, such as sputtering, are used.
本発明において、印刷プロセスとしては、凸版を用いる印刷法、フレキソ印刷、孔版を用いる印刷法、スクリーン印刷、平版を用いる印刷法、オフセット印刷、凹版を用いる印刷法、グラビア印刷、スピンコート法、ディッピング法、スプレーコート法、インクジェット法等を用いることができる。中でも、大面積化、プロセスタクトの向上が容易であることから、フレキソ印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の有版印刷法が好ましい。 In the present invention, the printing process includes printing using a relief plate, flexographic printing, printing method using a stencil, screen printing, printing method using a lithographic plate, offset printing, printing method using an intaglio, gravure printing, spin coating method, dipping Method, spray coating method, ink jet method and the like can be used. Of these, plate printing methods such as flexographic printing, screen printing, offset printing, and gravure printing are preferred because they can easily increase the area and process tact.
本発明において、第一の電極層、第二の電極層、第三の電極層及び導電層の塗工液としては、Ａｇ、Ａｕ等のナノ粒子を溶媒中に分散させた金属ナノ粒子分散液、ポリアセチレン系導電性高分子、ポリ（ｐ−フェニレン）及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、ポリアニリン及びその誘導体等のイオン性導電性高分子等の少なくとも１種を溶媒中に溶解又は分散させた溶液又は分散液を用いることができる。また、導電性高分子は、ドーパントをドーピングすることにより導電率を高くして用いてもよい。ドーパントとしては、ポリスルホン酸、ポリスチレンスルホン酸、ナフタレンスルホン酸、アルキルナフタレンスルホン酸等の蒸気圧の低い化合物を用いることが好ましい。 In the present invention, as the coating solution for the first electrode layer, the second electrode layer, the third electrode layer, and the conductive layer, a metal nanoparticle dispersion liquid in which nanoparticles such as Ag and Au are dispersed in a solvent , Polyacetylene conductive polymers, poly (p-phenylene) and derivatives thereof, polyphenylene conductive polymers such as polyphenylene vinylene and derivatives thereof, polypyrrole and derivatives thereof, polythiophene and derivatives thereof, and heterocyclic rings such as polyfuran and derivatives thereof A solution or dispersion obtained by dissolving or dispersing at least one of a conductive polymer, an ionic conductive polymer such as polyaniline and a derivative thereof in a solvent can be used. Further, the conductive polymer may be used with a higher conductivity by doping with a dopant. As the dopant, it is preferable to use a compound having a low vapor pressure, such as polysulfonic acid, polystyrene sulfonic acid, naphthalene sulfonic acid, and alkyl naphthalene sulfonic acid.
本発明において、半導体層の塗工液としては、フルオレン、ポリフルオレン誘導体、ポリフルオレノン、フルオレノン誘導体、ポリ（Ｎ−ビニルカルバゾール）誘導体、ポリ（γ−カルバゾリルエチルグルタメート）誘導体、ポリビニルフェナントレン誘導体、ポリシラン誘導体、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、モノアリールアミン、トリアリールアミン誘導体等のアリールアミン誘導体、ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体、ピレン−ホルムアルデヒド、ポリビニルピレン等のピレン誘導体、α−フェニルスチルベン誘導体、ビススチルベン誘導体等のスチルベン誘導体、エナミン誘導体、ポリアルキルチオフェン等のチオフェン誘導体等の有機半導体材料、ペンタセン、テトラセン、ビスアゾ、トリスアゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素、銅フタロシアニン、チタニルフタロシアニン等のフタロシアニン系色素等の有機半導体材料の少なくとも一種を溶媒に溶解させた溶液又は有機半導体材料、有機絶縁材料を溶解させた溶液中に有機半導体材料を分散させた分散液を用いることができる。 In the present invention, the semiconductor layer coating solution includes fluorene, polyfluorene derivatives, polyfluorenone, fluorenone derivatives, poly (N-vinylcarbazole) derivatives, poly (γ-carbazolylethylglutamate) derivatives, polyvinylphenanthrene derivatives, Polyamine derivatives, oxazole derivatives, oxadiazole derivatives, imidazole derivatives, arylamine derivatives such as monoarylamines and triarylamine derivatives, benzidine derivatives, diarylmethane derivatives, triarylmethane derivatives, styrylanthracene derivatives, pyrazoline derivatives, divinylbenzene derivatives , Hydrazone derivatives, indene derivatives, indenone derivatives, butadiene derivatives, pyrene derivatives such as pyrene-formaldehyde, polyvinylpyrene, α-phenyls Organic semiconductor materials such as stilbene derivatives such as tilbene derivatives and bisstilbene derivatives, enamine derivatives and thiophene derivatives such as polyalkylthiophenes, pentacene, tetracene, bisazo, trisazo dyes, polyazo dyes, triarylmethane dyes, thiazine dyes Oxazine dyes, xanthene dyes, cyanine dyes, styryl dyes, pyrylium dyes, quinacridone dyes, indigo dyes, perylene dyes, polycyclic quinone dyes, bisbenzimidazole dyes, indanthrone dyes , A solution in which at least one organic semiconductor material such as squarylium dye, anthraquinone dye, copper phthalocyanine, titanyl phthalocyanine, or other organic semiconductor material is dissolved in a solvent, or a solution in which an organic semiconductor material or an organic insulating material is dissolved The organic semiconductor material may be used a dispersion obtained by dispersing the.
本発明において、接着層及び絶縁層の塗工液としては、ポリイミド樹脂、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂、プルラン、セルロース等の多糖類及びその誘導体等の有機絶縁材料を溶媒に溶解させた溶液又は絶縁材料を溶解させた溶液中に絶縁材料を分散させた分散液を用いることができる。 In the present invention, the coating solution for the adhesive layer and the insulating layer includes polyimide resin, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate. Resin, polyvinyl butyral, polyether resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin, PFA, PTFE, PVDF and other fluorine-based resins, parylene resin, epoxy acrylate, urethane-acrylate Use a solution in which an organic insulating material such as a photocurable resin such as pullulan or cellulose and its derivatives is dissolved in a solvent, or a dispersion in which an insulating material is dispersed in a solution in which the insulating material is dissolved. It is possible.
また、本発明においては、塗布により、金属酸化物ゲル膜を形成し、これを熱処理することにより、無機絶縁材料からなる絶縁膜を形成することができる。金属酸化物ゲル膜は、一般式
Ｍ（ＯＲ）ｎ 又は ＭＲ（ＯＲ'）ｎ−１
で表される金属アルコキシドを加水分解することにより形成することができる。金属アルコキシドは、加水分解性アルコキシドを有する限り、特に限定されず、２価以上の金属Ｍを含有する。Ｒ及びＲ'は、それぞれ独立に、アルキル基、フェニル基等であり、金属アルコキシドは、単独又は二種以上混合して使用することができる。金属Ｍは、周期表ＩＩＩｂ族又はＩＶ族に属する金属であることが好ましい。周期表ＩＩＩｂ族に属する金属としては、Ａｌ等が挙げられ、周期表ＩＶ族に属する金属としては、ＩＶａ族に属するＴｉ、Ｚｒ、ＩＶｂ族に属するＳｉ等が挙げられる。
In the present invention, a metal oxide gel film is formed by coating, and an insulating film made of an inorganic insulating material can be formed by heat treatment. The metal oxide gel film has the general formula M (OR) n or MR (OR ′) n−1.
It can form by hydrolyzing the metal alkoxide represented by these. The metal alkoxide is not particularly limited as long as it has a hydrolyzable alkoxide, and contains a metal M having a valence of 2 or more. R and R ′ are each independently an alkyl group, a phenyl group or the like, and the metal alkoxides can be used alone or in combination of two or more. The metal M is preferably a metal belonging to Group IIIb or Group IV of the periodic table. Examples of the metal belonging to Group IIIb of the periodic table include Al, and examples of the metal belonging to Group IV of the periodic table include Ti, Zr, Si belonging to the IVb group, and the like.
また、本発明において、上述した実施形態の電子素子を設けた基板が可撓性を有していることを特徴とする。本発明では、基板又は絶縁層の無機材料と電極層及び導電層との界面に接着層を設けることで、密着性の問題が改善されることによって、フレキシブルな基板が湾曲した場合においても、その上に形成されている電子素子が破損することがない。 In the present invention, the substrate provided with the electronic element of the above-described embodiment is flexible. In the present invention, even when the flexible substrate is curved by providing an adhesive layer at the interface between the inorganic material of the substrate or the insulating layer and the electrode layer and the conductive layer, the adhesion problem is improved. The electronic element formed thereon is not damaged.
また、本発明における可撓性基板は、ポリイミド、スチレン樹脂、ポリエチレン系樹脂、ポリプロピレン、塩化ビニル系樹脂、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂；ＰＦＡ、ＰＴＦＥ、ＰＶＤＦ等のフッ素系樹脂、パリレン樹脂、エポキシアクリレート、ウレタン−アクリレート、プルラン、セルロース等の多糖類及びその誘導体等の樹脂材料の他、ステンレス基板の様な金属の薄板材であっても、その表面が絶縁材料でコーティングされていれば本発明で適用可能である。 The flexible substrate in the present invention is polyimide, styrene resin, polyethylene resin, polypropylene, vinyl chloride resin, polyester alkyd resin, polyamide, polyurethane, polycarbonate, polyarylate, polysulfone, diallyl phthalate resin, polyvinyl butyral resin, Polyether resin, polyester resin, acrylic resin, silicone resin, epoxy resin, phenol resin, urea resin, melamine resin; fluorine resin such as PFA, PTFE, PVDF, parylene resin, epoxy acrylate, urethane-acrylate, pullulan, cellulose, etc. In addition to resin materials such as polysaccharides and derivatives thereof, even a thin metal plate material such as a stainless steel substrate can be applied in the present invention as long as the surface is coated with an insulating material.
本発明はまた、上述のいずれか一つの電子素子を用いて、例えば、画像表示装置などの表示装置とすることもできる。 The present invention can also be a display device such as an image display device using any one of the electronic elements described above.
本発明の表示装置の第一の実施形態は、対向して設けられている二つの基板の対向する面の一つに形成されている電極間の電圧の変化によって表示を行い、本発明の電子素子又は電流制御装置が画素スイッチングに用いられている。したがって、低コストで高速応答が可能な表示装置を作製することが可能となる。このような表示装置としては、液晶表示装置、電気泳動表示装置、プラズマ表示装置等が挙げられる。 In the first embodiment of the display device of the present invention, display is performed by a change in voltage between electrodes formed on one of opposing surfaces of two substrates provided to face each other, and the electronic device of the present invention is displayed. Elements or current control devices are used for pixel switching. Therefore, a display device capable of high-speed response at low cost can be manufactured. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and a plasma display device.
図１０に、液晶表示装置の構成例を示す。階調信号線からは、各々の画素の階調にしたがって、電圧が印加されている。走査線からは、１ライン毎に順次ＯＮ／ＯＦＦの信号電圧が印加され、一画面の走査が終了した後、次画面の走査が開始される。動画対応の場合、この間隔は、５０Ｈｚ以上（１／５０秒以下）であることが望ましい。コンデンサは、一画面から次画面の走査に移るまでの時間、階調信号の電圧を充電し、液晶セルに電圧を印加する機能を有する。 FIG. 10 shows a configuration example of a liquid crystal display device. A voltage is applied from the gradation signal line according to the gradation of each pixel. From the scanning line, an ON / OFF signal voltage is sequentially applied for each line, and after the scanning of one screen is completed, the scanning of the next screen is started. In the case of video support, this interval is preferably 50 Hz or more (1/50 second or less). The capacitor has a function of charging the voltage of the gradation signal and applying the voltage to the liquid crystal cell for the time from the transition from one screen to the next screen.
本発明の表示装置の第二の実施形態は、対向して設けられている二つの基板の対向する面の一つに形成されている電極間に流れる電流によって表示を行い、本発明の電子素子又は電流制御装置が画素スイッチング又は画素駆動に用いられている。したがって、低コストで高速応答が可能な表示装置を作製することが可能となる。このような表示素子としては、ＥＬ表示装置、エレクトロクロミック表示装置、エレクトロデポジション表示装置等が挙げられる。 According to a second embodiment of the display device of the present invention, display is performed by a current flowing between electrodes formed on one of opposing surfaces of two substrates provided to face each other, and the electronic device of the present invention Alternatively, a current control device is used for pixel switching or pixel driving. Therefore, a display device capable of high-speed response at low cost can be manufactured. Examples of such display elements include EL display devices, electrochromic display devices, and electrodeposition display devices.
図１１に、ＥＬ表示装置の１画素を取り出した構成例を示す。走査線から画素スイッチング用ＴＦＴに電圧が印加されると、コンデンサに電荷が充電され、画素駆動用ＴＦＴの第一の電極Ｇに電圧が印加され、電流供給線から電流がＥＬ素子に供給され、発光する。コンデンサは、一画面から次画面の走査に移るまでの時間、電荷が充電されるため、画素駆動用ＴＦＴは、ＯＮ状態となり、ＥＬ素子の発光が継続する。 FIG. 11 shows a configuration example in which one pixel of the EL display device is taken out. When a voltage is applied from the scanning line to the pixel switching TFT, the capacitor is charged, a voltage is applied to the first electrode G of the pixel driving TFT, and a current is supplied from the current supply line to the EL element. Emits light. Since the capacitor is charged for the time required to move from one screen to the next screen, the pixel driving TFT is turned on and the EL element continues to emit light.
以下の実施例は本発明を具体的に説明するものであるが、本発明はこの実施例により限定されるものではない。 The following examples specifically illustrate the present invention, but the present invention is not limited to these examples.
（実施例１）
本実施例において、図７の構成の電子素子を上述した製造方法にしたがって作製した。本実施例の電子素子の各構成要素は、以下の材料を用いた。
・基板：SiO2
・絶縁層：SiO2
・接着層：パリレンC
・第一の電極層：Al
・第二の電極層Au
・第三の電極層：Au
・導電層：Au
・半導体層：ペンタセン
本実施例の電子素子の製造方法を、図１３を参照しながら説明する。
Example 1
In this example, an electronic device having the configuration shown in FIG. 7 was manufactured according to the manufacturing method described above. The following materials were used for each component of the electronic device of this example.
・ Substrate: SiO 2
・ Insulating layer: SiO 2
・ Adhesive layer: Parylene C
・ First electrode layer: Al
・ Second electrode layer Au
・ Third electrode layer: Au
-Conductive layer: Au
Semiconductor layer: Pentacene A method of manufacturing the electronic device of this example will be described with reference to FIG.
まず、SiO2の基板上に、Ａｌからなるゲート電極としての第一の電極層をフォトリソにより形成した（図１３（ａ）参照）。 First, a first electrode layer made of Al as a gate electrode was formed on a SiO 2 substrate by photolithography (see FIG. 13A).
次に、上述で形成した、ゲート電極を有する基板上に、均一な膜厚で、SiO2からなるゲート絶縁膜としての絶縁層をＣＶＤにより形成した（図１３（ｂ）参照）。 Next, an insulating layer as a gate insulating film made of SiO 2 with a uniform thickness was formed by CVD on the substrate having the gate electrode formed as described above (see FIG. 13B).
次いで、上述で形成したゲート絶縁膜上に、均一な膜厚で、パリレンCからなる接着層を同様にＣＶＤで形成した（図１３（ｃ）参照）。 Next, on the gate insulating film formed as described above, an adhesive layer made of parylene C was formed in a similar manner by CVD (see FIG. 13C).
さらに、上述で形成した接着層上にＡｕからなる電極層を蒸着により成膜した（図１３（ｄ）参照）。 Further, an electrode layer made of Au was formed on the adhesive layer formed above by vapor deposition (see FIG. 13D).
次いで、上述の工程まで形成した、基板、ゲート電極、ゲート絶縁膜、接着層及び電極層からなる積層体をヨウ素系Ａｕエッチング液に浸漬し、ゲート電極の側面部の接着層上の電極を除去して、チャネルを形成した。これによって、ゲート電極層の上部に形成された電極を導電層とし、ゲート電極の左右に導電層と段差を有した、第二の電極及び第三の電極を形成した。第二の電極及び第三の電極は、それぞれ、ソース電極及びドレイン電極となる。（図１３（ｅ）参照）。 Next, the laminate formed of the substrate, the gate electrode, the gate insulating film, the adhesive layer, and the electrode layer formed up to the above steps is immersed in an iodine-based Au etching solution, and the electrode on the adhesive layer on the side surface portion of the gate electrode is removed. A channel was formed. As a result, the electrode formed on the upper portion of the gate electrode layer was used as a conductive layer, and a second electrode and a third electrode having steps with the conductive layer on the left and right sides of the gate electrode were formed. The second electrode and the third electrode become a source electrode and a drain electrode, respectively. (See FIG. 13 (e)).
最後に、上述で形成した電極層の上に、導電層と第二の電極との間、導電層と第三の電極との間の段差部を被覆して、且つ、第二の電極及び第三の電極の一部を覆い、さらに導電層を全体に被覆するように半導体層を形成した（図１３（ｆ）参照）。 Finally, on the electrode layer formed above, the step between the conductive layer and the second electrode, between the conductive layer and the third electrode is covered, and the second electrode and the second electrode are covered. A semiconductor layer was formed so as to cover a part of the three electrodes and further cover the entire conductive layer (see FIG. 13F).
次に、上述の方法で製造した電子素子の高速応答性を評価するために、図１４の評価装置を用いて、得られた図１５のグラフから動作速度の指標となる遮断周波数を測定した。 Next, in order to evaluate the high-speed response of the electronic device manufactured by the above-described method, the cutoff frequency serving as an index of the operation speed was measured from the obtained graph of FIG. 15 using the evaluation apparatus of FIG.
図１４の評価装置において、第一の電源を-9〜-10Ｖ（サイン波）、第二の電源を-15V、負荷抵抗を１KΩとして評価した。 In the evaluation apparatus of FIG. 14, the first power source was evaluated as −9 to −10 V (sine wave), the second power source as −15 V, and the load resistance as 1 KΩ.
この条件において、出力（output）の電圧振幅を負荷抵抗で割った値を電流振幅とし、低周波領域（5KHz）における振幅が3dB減衰した時の周波数を遮断周波数とした。この評価により、遮断周波数の値として1.4MHｚが得られた（図１５参照）。 Under this condition, the value obtained by dividing the voltage amplitude of the output by the load resistance was defined as the current amplitude, and the frequency when the amplitude was attenuated by 3 dB in the low frequency region (5 KHz) was defined as the cutoff frequency. By this evaluation, a value of 1.4 MHz was obtained as a cutoff frequency value (see FIG. 15).
（比較例）
上述した実施例で接着層を成膜せずに、上述の実施例の電子素子の製造方法にしたがって電子素子の作製を行ったところ、図１３（ｄ）までの工程で得られた基板、ゲート電極、ゲート絶縁膜及び電極層の積層体をエッチング液に浸漬した際に、Ａｕ電極が剥がれてしまい、最終的な電子素子の作製に至らなかった。
(Comparative example)
When the electronic device was manufactured according to the method of manufacturing the electronic device of the above-described embodiment without forming the adhesive layer in the above-described embodiment, the substrate and gate obtained in the steps up to FIG. When the laminated body of the electrode, the gate insulating film, and the electrode layer was immersed in an etching solution, the Au electrode was peeled off, and the final electronic device was not produced.
したがって、本発明では、基板又は絶縁層の無機材料と電極層及び導電層との界面に接着層を備えることによって、電子素子の基板が可撓性を有する場合でも基板上に設けた、薄膜トランジスタなどの電子素子が基板から剥がれ落ちることなく、且つ、高速応答を実現して安価に作製できる、電子素子を提供することができる。さらに本発明は、上述した電子素子を備える表示装置を提供できる。 Therefore, in the present invention, a thin film transistor or the like provided on the substrate even when the substrate of the electronic element has flexibility by providing an adhesive layer at the interface between the inorganic material of the substrate or the insulating layer and the electrode layer and the conductive layer. It is possible to provide an electronic device that can be manufactured at a low cost by realizing a high-speed response without being peeled off from the substrate. Furthermore, the present invention can provide a display device including the above-described electronic element.
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の趣旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims.・ Change is possible.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007181533A JP2009021309A (en) | 2007-07-10 | 2007-07-10 | Electronic element and its manufacturing method, and display device equipped with same electronic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007181533A JP2009021309A (en) | 2007-07-10 | 2007-07-10 | Electronic element and its manufacturing method, and display device equipped with same electronic element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009021309A true JP2009021309A (en) | 2009-01-29 |
Family
ID=40360721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007181533A Pending JP2009021309A (en) | 2007-07-10 | 2007-07-10 | Electronic element and its manufacturing method, and display device equipped with same electronic element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009021309A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224689A (en) * | 2008-03-18 | 2009-10-01 | Sanyo Electric Co Ltd | Organic transistor, and manufacturing method thereof |
| DE102010001501A1 (en) | 2009-02-02 | 2010-08-12 | Yazaki Corporation | Mounting structure for a vehicle compartment lighting lamp |
| JP2012209547A (en) * | 2011-03-16 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2012256836A (en) * | 2011-01-26 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
| WO2016084732A1 (en) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | Semiconductor device |
| JP2016149552A (en) * | 2015-02-11 | 2016-08-18 | 株式会社半導体エネルギー研究所 | Semiconductor device, and manufacturing method for the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349292A (en) * | 2003-05-20 | 2004-12-09 | Sony Corp | Field-effect transistor and its fabricating process |
| JP2005019446A (en) * | 2003-06-23 | 2005-01-20 | Sharp Corp | Field effect transistor and its manufacturing method |
| JP2005086147A (en) * | 2003-09-11 | 2005-03-31 | Sony Corp | Method of forming metal single layer film, method of forming wiring, and manufacturing method of field-effect transistor |
| JP2006510210A (en) * | 2002-12-14 | 2006-03-23 | プラスティック ロジック リミテッド | Electronic equipment |
-
2007
- 2007-07-10 JP JP2007181533A patent/JP2009021309A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006510210A (en) * | 2002-12-14 | 2006-03-23 | プラスティック ロジック リミテッド | Electronic equipment |
| JP2004349292A (en) * | 2003-05-20 | 2004-12-09 | Sony Corp | Field-effect transistor and its fabricating process |
| JP2005019446A (en) * | 2003-06-23 | 2005-01-20 | Sharp Corp | Field effect transistor and its manufacturing method |
| JP2005086147A (en) * | 2003-09-11 | 2005-03-31 | Sony Corp | Method of forming metal single layer film, method of forming wiring, and manufacturing method of field-effect transistor |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224689A (en) * | 2008-03-18 | 2009-10-01 | Sanyo Electric Co Ltd | Organic transistor, and manufacturing method thereof |
| DE102010001501A1 (en) | 2009-02-02 | 2010-08-12 | Yazaki Corporation | Mounting structure for a vehicle compartment lighting lamp |
| JP2012256836A (en) * | 2011-01-26 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
| US9761588B2 (en) | 2011-01-26 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a wide-gap semiconductor layer in an insulating trench |
| JP2012209547A (en) * | 2011-03-16 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| WO2016084732A1 (en) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | Semiconductor device |
| JP2016149552A (en) * | 2015-02-11 | 2016-08-18 | 株式会社半導体エネルギー研究所 | Semiconductor device, and manufacturing method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5428128B2 (en) | Electronic element, current control device, arithmetic device and display device | |
| JP5145666B2 (en) | Electronic device, current control unit, current control device, arithmetic device and display device | |
| KR101018764B1 (en) | Electronic element, current control device, arithmetic device, and display device | |
| JP5209203B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TFT ARRAY SUBSTRATE | |
| CN100451789C (en) | Liquid crystal display device | |
| JP5266285B2 (en) | Display device and manufacturing method thereof | |
| JP4370366B2 (en) | Method for manufacturing flexible semiconductor device and flexible semiconductor device | |
| JP5401831B2 (en) | Display device | |
| JP2008016806A (en) | Thin film transistor, method of manufacturing the same, and display element | |
| JP5525380B2 (en) | Method for manufacturing oxide semiconductor thin film and method for manufacturing thin film transistor | |
| JP2009021309A (en) | Electronic element and its manufacturing method, and display device equipped with same electronic element | |
| JP5132880B2 (en) | Organic thin film transistor array panel and manufacturing method thereof | |
| JP2010267752A (en) | Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus | |
| JP5655421B2 (en) | Semiconductor device, display device, and electronic device | |
| KR101396940B1 (en) | Organic Thin Film Transistor for Electrophoretic Display device and method for fabricating the same | |
| JP2014010435A (en) | Display panel and display device including display panel | |
| JP2012038924A (en) | Semiconductor device, display device, and electronic equipment | |
| US20070278492A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| JP2010262007A (en) | Display and method for manufacturing display | |
| JP5277532B2 (en) | Electronic element | |
| JP2006222306A (en) | Manufacturing method for field effect organic transistor | |
| JP2015197633A (en) | Thin film transistor array and manufacturing method of the same | |
| WO2017018203A1 (en) | Display device and image pickup device | |
| US20200243576A1 (en) | Thin film transistor, method for fabricating the same, array substrate, and display device | |
| JP2019197754A (en) | Thin film transistor array substrate, substrate for image display device, image display device, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130514 |