JP2009016715A - シールド及び放熱性を有する高周波モジュール及びその製造方法 - Google Patents

シールド及び放熱性を有する高周波モジュール及びその製造方法 Download PDF

Info

Publication number
JP2009016715A
JP2009016715A JP2007179473A JP2007179473A JP2009016715A JP 2009016715 A JP2009016715 A JP 2009016715A JP 2007179473 A JP2007179473 A JP 2007179473A JP 2007179473 A JP2007179473 A JP 2007179473A JP 2009016715 A JP2009016715 A JP 2009016715A
Authority
JP
Japan
Prior art keywords
frequency module
resin
ground pattern
dicing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007179473A
Other languages
English (en)
Other versions
JP2009016715A5 (ja
Inventor
Kenichiro Sugimoto
健一朗 杉本
Hisatoshi Murakami
久敏 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tatsuta System Electronics Co Ltd
Original Assignee
Tatsuta System Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatsuta System Electronics Co Ltd filed Critical Tatsuta System Electronics Co Ltd
Priority to JP2007179473A priority Critical patent/JP2009016715A/ja
Priority to CN2008800236271A priority patent/CN101690442B/zh
Priority to PCT/JP2008/060836 priority patent/WO2009008243A1/ja
Priority to KR1020107002591A priority patent/KR20100045461A/ko
Priority to TW097125570A priority patent/TWI434377B/zh
Publication of JP2009016715A publication Critical patent/JP2009016715A/ja
Publication of JP2009016715A5 publication Critical patent/JP2009016715A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】シールド性と、放熱性がよく、小型・薄型化が容易で、安価に製造できる高周波モジュール及びその製造方法を提供する。
【解決手段】基板の主面上にグランドパターンを含む回路パターン及び電子部品を配し、その上に樹脂モールド及びシールド層を設けた高周波モジュールであって、シールド層を導電性樹脂とし、その下端がグランドパターンに接続されるように構成するので、シールド性と放熱性がよく、小型・薄型化が容易である。製造方法としては複数の単位区画を有する大面積基板を用い、予め各単位区画に回路を形成し、樹脂のモールドと導電性ペーストの印刷工程を経た後切り分けるので、高周波モジュールを安価に製造できる。
【選択図】 図１

Description

本発明は、通信機器、情報機器等に用いられる高周波モジュールに関し、特に携帯機器の送信用電力増幅器等のように小型で安価であることが要求される高周波モジュール及びその製造方法に関するものである。
従来、この種の高周波モジュールには、実装基板への放熱効率や電磁シールド性の良好さと小型化が求められてきた。特開平１０−１２５８３０には、半導体素子や受動部品を実装し、前記半導体素子を覆うように導電性熱導電性材料を介して接続した導電性熱導電材料からなるシールドキャップを備え、導電性熱伝導材料によって、グランド層に接続した高周波モジュールが開示されている。半導体素子からの熱は、導電性熱伝導材料を介してシールドキャップから回路実装基板へ伝導され、また、半導体素子や受動部品は、キャップによって覆われるので、遮蔽される。
しかし、キャップは、金属製であるため、小型化薄型化には限界があった。
また、特開２００５−２５１８２７には、電子部品を実装した回路ブロックが形成された回路基板と、この回路基板の各回路ブロック毎に樹脂で一体に被覆した封止体と、この封止体の外表面に形成されたシールド用の金属層からなり、この金属層を金属粉と熱硬化性樹脂からなる導電性樹脂を介して、回路基板用に形成されたグランド電極に接続されたモジュール部品が開示されている。
これによれば、シールド用金属層は５〜１５μmとなり、金属キャップより厚みを薄くすることが可能となる。しかし、この金属層は、無電解めっきと電気めっきにより厚み５〜１５μｍのCu導体からなるものであり、薄厚に形成できるが、めっき工程によるため手間がかかり、高価になる。
特開平１０−１２５８３０ 特開２００５−２５１８２７
本発明は、上記問題点を解消するためになされたもので、シールド性と、放熱性がよく、しかも小型化・薄型化が容易で、安価に製造できる高周波モジュール及びその製造方法を提供することを課題とする。
課題を解決するための手段及び発明の効果
上記課題を解決するため、請求項１のシールド及び放熱性を有する高周波モジュールは、
基板の主面上に配線及びグランドパターンを含む回路パターン及び電子部品を配し、その上に樹脂モールド及びシールド層を設け、裏面には、主面上の電子部品から基板を通して設けた外部入出力用端子を有する高周波モジュールにおいて、
前記シールド層は、導電性樹脂層からなり、
前記導電性樹脂層は、前記樹脂モールドを覆い、その下端は前記グランドパターンに接続してなることを特徴とする。
このシールド及び放熱性を有する高周波モジュールによると、シールド層が従来のメタルキャップに比して厚さを薄くできるので、それを用いる装置全体のスペースを軽減することができ、また、半導体素子等から発生する熱の放散が良くなるので、電子部品等の寿命が長くなる。
請求項２のシールド及び放熱性を有する高周波モジュールは、前記導電性樹脂層を形成する導電性ペーストが、金属粉と熱硬化性樹脂を含有し、前記金属粉は銀、銅、銀コート銅粉からなる群から選択された１種類又は２種類以上からなり、前記導電性樹脂層の体積抵抗率が１×１０-４ Ω・ｃｍ以下、熱伝導率が５Ｗ／ｍ・Ｋ以上の高導電性、高熱伝導性を有することを特徴とする。
このシールド及び放熱性を有する高周波モジュールによると、シールド性と放熱性のさらに優れた高周波モジュールが得られる。
請求項３のシールド及び放熱性を有する高周波モジュールの製造方法は、
所定数の単位区画を有する大面積基板の主面上の各単位区画内に所定の配線及びグランドパターンを含む回路パターン及び電子部品を配設する回路形成工程と、
前記主面上の各単位区画間端に設けられ、グランドパターンを配設されたダイシング部を除いて、樹脂モールドを施すモールド工程と、
前記樹脂モールド上に導電性ペーストを印刷する印刷工程と、
前記ダイシング部で各単位区画に切り分けるダイシング工程とを有し、
前記印刷工程は、前記導電性ペーストが各単位区画の樹脂モールド間に充填され、各単位区画端のダイシング部に露出したグランドパターンに接続され、樹脂モールドを覆うように印刷し、
前記ダイシング工程は、前記樹脂モールド間に充填された導電性樹脂層とそれに接属されたグランドパターンからなるダイシング部で所定数の単位区画に切り分けることを特徴とする。
このシールド及び放熱性を有する高周波モジュールの製造方法によると、大面積基板上に多数の単位高周波モジュールを一括して形成できるので、生産効率が良く単価が安くなる。
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明のシールド及び放熱性を有する高周波モジュール１の模式図、図２乃至４はシールド及び放熱性を有する高周波モジュールの製造方法の説明図である。
先ず、シールド及び放熱性を有する高周波モジュール１の構造の概要を説明する。
図１において、高周波モジュール１は、基板２の主面２a上にグランドパターン３ａや図示しない信号線などの配線を含む回路パターン３及び集積回路チップ５やコンデンサー、インダクタンスなどの受動部品６（６ａ、６ｂ，６ｃ）などを含む電子部品４で高周波回路が形成されている。また、その上には、これらの電子部品４を封入する樹脂モールド７が施されている。さらに、８は、その上を覆うシールド層であり、下端はグランドパターン３ａに接続されている。
シールド層８は、導電性樹脂からなり、体積抵抗率が１×１０-4 Ω・ｃｍ以下の高導電性であるから、電子部品４から放射される不要輻射は、低インピーダンスでグランドパターン３ａに接続されるため電磁シールド効果も大きい。
また、熱伝導率が５Ｗ／ｍ・Ｋ以上の高熱伝導性を有するものであるから、集積回路チップ５などからの発熱を樹脂モールドと、シールド層を介してグランドパターン３ａに効率よく伝導し、放熱する。
このようなシールド層を形成するための導電性ペーストの配合例は以下のとおりである。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、アルキッド樹脂、メラミン樹脂、アクリレート樹脂、シリコーン樹脂のうちから選択される１種又は２種以上をブレンドして好適に用いられる。このなかでも、耐熱性、密着性の点からエポキシ樹脂が好ましい。
金属フィラーとしては、銀粉、銅粉、銀コート銅粉、ニッケル粉等の金属粉が用いられる。中でも銀粉、銅粉、銀コート銅粉が好ましい。
金属フィラーの形状には、特に制限が無いが、樹脂状
球状、りん片状等が例示される。また、粒径は１〜５０μｍが好ましく、２〜１６μｍがより好ましい。
金属フィラーは１種のみもちい２種以上混合してもよい。
上記金属フィラーは、熱硬化性樹脂１００部に対して４００〜１３００部、より好ましくは５００〜１０００部配合する。４００部未満の場合、熱伝導率が低くなり、１３００部を超えると増粘により作業性が低下する場合がある。
本発明で用いるエポキシ樹脂の硬化剤としては、イミダゾール系硬化剤が好ましい。
イミダゾール系硬化剤の例としては、イミダゾール、２-ウンデシルイミダゾール、２-ヘプタデシルイミダゾール、２-エチルイミダゾール、２-フェニルイミダゾール、２-エチル-４-メチルイミダゾール、１-シアノエチル-２-ウンデシルイミダゾール、２-フェニルイミダゾール、２，４-ジアミノ-６-［２’-メチルイミダゾーリル-(１’)-エチル-Ｓ-トリアジンが挙げられる。
イミダゾール系硬化剤は、エポキシ樹脂１００重量部に対して好ましくは１．５〜４０重量部、より好ましくは３〜２０重量部配合する。添加部数が１．５重量部より少ない場合は硬化が不十分となり、４０重量部を越えると経時による増粘の程度が大きく、印刷性の低下を生じる。また、保管中にペーストが増粘して作業性が悪化するようになる。
基板２の裏面２ａには、主面上の電子部品４から基板２を通して設けた図示しない外部入出力用端子が設けられており、その先端には半田ボール９が形成されている。
この高周波モジュールによると、導電性ペーストによるシールド層の厚みを
最小２０μｍとすることができるので、シールド層が特開平１０−１２５８３０のメタルキャップに比べて厚さを薄くできる。また、導電性樹脂層自体を接着性樹脂で形成すれば、メタルキャップや金属メッキ層のようにグランドパターンとの接着剤を別に設ける必要もない。
一方、特開２００５−２５１８２７のように金属メッキによるもので薄くすることはできるが、メッキに手間がかかり、高価になるのに対し本発明品では後述するように簡単に製造でき、安価に形成できる。また、半導体素子等から発生する熱の放散が良くなるので、電子部品等の寿命が長くなる。
次に、このシールド及び放熱性を有する高周波モジュールの製造方法を図２乃至図４に基づいて説明する。
図２は、回路形成工程の説明図であり、図２（ａ）は正面図、図２（ｂ）は平面図である。
所定数（ここでは、簡単のため４区画とする）の単位区画を有する大面積基板１２の主面上の各単位区画１１（１１ａ、１１ｂ、１１ｃ、１１ｄ）内に、所定のグランドパターン３ａや図示しない信号線などを含む回路パターン３を形成し、その上の所定位置に各電子部品４を表面実装する。
次いで、大面積基板１２の図示しないスルーホールを通して裏面に露出する電子部品４の外部入出力端子の先端に、公知の方法で半田ボール９を形成する。
大面積基板１２が多層の場合には、最上層の基板上に所定のグランドパターン３aを形成しても良いし、多層部分の内層に形成おされたグランドパターンがあるところまで、ダイシング装置で切削し、切削部に導電性ペーストを印刷して、該グランドパターン端面とシールド層とを接続してもよい。
図３は、樹脂モールドを施すモールド工程の説明図であり、図３（ａ）は正面図、図３（ｂ）は平面図である。
前記主面上の各単位区画１１ａ、１１ｂ、１１ｃ、１１ｄ間及び周縁のグランドパターン３ａ上に、各単位区画をかたどる型枠を設け、電子部品４上を覆うように、例えばエポキシ系樹脂を流し込み、放置して硬化させ、樹脂モールド７を形成する。
図４は、前記樹脂モールド７上に導電性ペーストを印刷して、シールド層８を形成する印刷工程と、最後に単位区画ごとに切り離して、高周波モジュール１とするダイシング工程の説明図であり、図４（ａ）は正面図、図４（ｂ）は平面図である。
導電性ペーストは、樹脂モールド表層と溝部にコーティングする必要があるが、一般のスクリーン印刷により形成することができる。実際の印刷は、１回の印刷で樹脂モールドすることも可能であるが、予め溝部だけを埋めておいて、次に表層部全体をコーティング印刷する２段階印刷により形成することも可能である。
更には、溝部に発生しやすいボイドを回避するには、真空印刷機を用いることも有効な手段である。このように、汎用技術であるスクリーン印刷法により、容易にシールド層８が形成される。次に、印刷された導電性ペーストを加熱硬化させると、図４（ａ）に示すようにグランドパターン３ａに電気的に接続された導電性ペーストによるシールド層８が形成される。
シールド層８を形成した大面積基板を基台から取り出して、ダイシング装置を用い、図４（ｂ）に示す、上記各単位区画１１ａ、１１ｂ、１１ｃ、１１ｄ間のダイシング部１３で切り分けることで、図１に示すように、モジュールの表面だけでなく、側面までシールド層である導電性樹脂層に覆われた示す高周波モジュール１が完成する。
上記のようにシールド層８の形成には、一般のスクリーン印刷により容易に形成することができるため、金属キャップによる部品の嵩高問題、金属メッキによるコスト高問題の両方を改善でき、容易に且つ安価に、シールド及び放熱性を有する高周波モジュールを製造することができる。
本発明のシールド及び放熱性を有する高周波モジュールの構成の概要を示す説明図である。 本発明のシールド及び放熱性を有する高周波モジュールの製造方法における回路形成工程の説明図である。 本発明のをシールド及び放熱性を有する高周波モジュールの製造方法におけるモールド工程の説明図である。 本発明のシールド及び放熱性を有する高周波モジュールの製造方法における印刷工程とダイシング工程の説明図である。
符号の説明
１ シールド及び放熱性を有する高周波モジュール
２ 基板
３ 回路パターン
３ａ グランドパターン
４ 電子部品
７ 樹脂モールド
８ シールド層（導電性樹脂層）
９ 半田ボール
１１ 単位区画
１２ 大面積基板
１３ ダイシング部

Claims (3)

  1. 基板の主面上に配線及びグランドパターンを含む回路パターン及び電子部品を配し、その上に樹脂モールド及びシールド層を設け、裏面には、主面上の電子部品から基板を通して設けた外部入出力用端子を有する高周波モジュールにおいて、
    前記シールド層は、導電性樹脂層からなり、
    前記導電性樹脂層は、前記樹脂モールドを覆い、その下端は前記グランドパターンに接続してなることを特徴とするシールド及び放熱性を有する高周波モジュール。
  2. 前記導電性樹脂層を形成する導電性ペーストは、金属粉と熱硬化性樹脂を含有し、前記金属粉は、銀、銅、銀コート銅粉からなる群から選択された１種類又は２種類以上からなり、前記導電性樹脂層の体積抵抗率が１×１０-4Ω・ｃｍ以下、熱伝導率が５Ｗ／ｍ・Ｋ以上の高導電性、高熱伝導性を有することを特徴とする請求項１記載のシールド及び放熱性を有する高周波モジュール。
  3. 所定数の単位区画を有する大面積基板の主面上の各単位区画内に所定の配線及びグランドパターンを含む回路パターン及び電子部品を配設する回路形成工程と、
    前記主面上の各単位区画間端に設けられ、グランドパターンを配設されたダイシング部を除いて、樹脂モールドを施すモールド工程と、
    前記樹脂モールド上に導電性ペーストを印刷する印刷工程と、
    前記ダイシング部で各単位区画に切り分けるダイシング工程とを有し、
    前記印刷工程は、前記導電性ペーストが各単位区画の樹脂モールド間に充填され、加熱硬化されて、各単位区画端のダイシング部に露出したグランドパターンに接続され、樹脂モールドを覆うように印刷され、
    前記ダイシング工程は、前記樹脂モールド間に充填された導電性樹脂層とそれに接続されたグランドパターンからなるダイシング部で所定数の単位区画に切り分けることを特徴とするシールド及び放熱性を有する高周波モジュールの製造方法。
JP2007179473A 2007-07-09 2007-07-09 シールド及び放熱性を有する高周波モジュール及びその製造方法 Pending JP2009016715A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007179473A JP2009016715A (ja) 2007-07-09 2007-07-09 シールド及び放熱性を有する高周波モジュール及びその製造方法
CN2008800236271A CN101690442B (zh) 2007-07-09 2008-06-13 具有屏蔽及散热性的高频模块及其制造方法
PCT/JP2008/060836 WO2009008243A1 (ja) 2007-07-09 2008-06-13 シールド及び放熱性を有する高周波モジュール及びその製造方法
KR1020107002591A KR20100045461A (ko) 2007-07-09 2008-06-13 쉴드 및 방열성을 가지는 고주파 모듈 및 그의 제조 방법
TW097125570A TWI434377B (zh) 2007-07-09 2008-07-07 A high frequency module having shielding property and heat dissipation property and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179473A JP2009016715A (ja) 2007-07-09 2007-07-09 シールド及び放熱性を有する高周波モジュール及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011220028A Division JP2012015548A (ja) 2011-10-04 2011-10-04 シールド及び放熱性を有する高周波モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009016715A true JP2009016715A (ja) 2009-01-22
JP2009016715A5 JP2009016715A5 (ja) 2009-11-19

Family

ID=40228422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179473A Pending JP2009016715A (ja) 2007-07-09 2007-07-09 シールド及び放熱性を有する高周波モジュール及びその製造方法

Country Status (5)

Country Link
JP (1) JP2009016715A (ja)
KR (1) KR20100045461A (ja)
CN (1) CN101690442B (ja)
TW (1) TWI434377B (ja)
WO (1) WO2009008243A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106599A1 (ja) * 2009-03-19 2010-09-23 パナソニック株式会社 回路モジュール及び電子機器
WO2010113687A1 (ja) * 2009-04-02 2010-10-07 タツタ電線株式会社 シールドおよび放熱性を有する高周波モジュールおよびその製造方法
JP2011091574A (ja) * 2009-10-21 2011-05-06 Sony Corp 高周波モジュールおよび受信装置
WO2012101857A1 (ja) * 2011-01-28 2012-08-02 株式会社村田製作所 モジュール基板
JP2012160530A (ja) * 2011-01-31 2012-08-23 Kyocera Document Solutions Inc 基板装置
JP2012191654A (ja) * 2012-05-25 2012-10-04 Sony Corp 高周波モジュールおよび受信装置
JP2013247339A (ja) * 2012-05-29 2013-12-09 Tdk Corp 電子部品モジュールの製造方法
WO2014052796A1 (en) * 2012-09-28 2014-04-03 Skyworks Solutions, Inc. Systems and methods for providing intramodule radio frequency isolation
JPWO2012093690A1 (ja) * 2011-01-07 2014-06-09 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
US8937370B2 (en) 2011-05-25 2015-01-20 Samsung Electronics Co., Ltd. Memory device and fabricating method thereof
KR20170013202A (ko) 2014-06-02 2017-02-06 다츠다 덴센 가부시키가이샤 도전성 접착 필름, 프린트 회로 기판, 및 전자 기기

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
CN104159391A (zh) * 2013-05-15 2014-11-19 中兴通讯股份有限公司 一种用于终端的散热装置及终端
JP5527785B1 (ja) * 2013-08-08 2014-06-25 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
CN105811891A (zh) * 2016-04-20 2016-07-27 佛山臻智微芯科技有限公司 减低移动通信多级功率放大器中带内噪声的结构和方法
CN106340498B (zh) * 2016-10-20 2018-11-09 江苏长电科技股份有限公司 一种具有电磁屏蔽接地功能的封装结构及其制造方法
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
CN108493176B (zh) * 2018-03-27 2020-07-10 浙江中正智能科技有限公司 一种指纹识别芯片装置及其制造方法
DE102018116682A1 (de) * 2018-07-10 2020-01-16 Elringklinger Ag Wärmeabschirmvorrichtung, insbesondere an lokal unterschiedlich auftretende Wärmeeinträge pro Fläche anpassbare Wärmeabschirmvorrichtung
CN112701096A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模组封装工艺及半导体模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120362A (ja) * 1992-10-06 1994-04-28 Kyocera Corp 半導体素子収納用パッケージ
JPH06326204A (ja) * 1993-05-11 1994-11-25 Tomoegawa Paper Co Ltd 電子部品素子封止用蓋材
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
WO2006088127A1 (ja) * 2005-02-18 2006-08-24 Toyo Ink Manufacturing Co., Ltd. 電磁波シールド性接着フィルム及びその製造方法、並びに被着体の電磁波遮蔽方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842229B2 (ja) * 2003-02-27 2006-11-08 太陽誘電株式会社 回路モジュール
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
JP2005019900A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 電子装置
JP2006286915A (ja) * 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120362A (ja) * 1992-10-06 1994-04-28 Kyocera Corp 半導体素子収納用パッケージ
JPH06326204A (ja) * 1993-05-11 1994-11-25 Tomoegawa Paper Co Ltd 電子部品素子封止用蓋材
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
WO2006088127A1 (ja) * 2005-02-18 2006-08-24 Toyo Ink Manufacturing Co., Ltd. 電磁波シールド性接着フィルム及びその製造方法、並びに被着体の電磁波遮蔽方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106599A1 (ja) * 2009-03-19 2010-09-23 パナソニック株式会社 回路モジュール及び電子機器
WO2010113687A1 (ja) * 2009-04-02 2010-10-07 タツタ電線株式会社 シールドおよび放熱性を有する高周波モジュールおよびその製造方法
JP2010245139A (ja) * 2009-04-02 2010-10-28 Tatsuta Electric Wire & Cable Co Ltd シールドおよび放熱性を有する高周波モジュールおよびその製造方法
JP2011091574A (ja) * 2009-10-21 2011-05-06 Sony Corp 高周波モジュールおよび受信装置
US8923748B2 (en) 2009-10-21 2014-12-30 Sony Corporation High frequency module and receiver
JP5664666B2 (ja) * 2011-01-07 2015-02-04 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
JPWO2012093690A1 (ja) * 2011-01-07 2014-06-09 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
JP5633582B2 (ja) * 2011-01-28 2014-12-03 株式会社村田製作所 モジュール基板
WO2012101857A1 (ja) * 2011-01-28 2012-08-02 株式会社村田製作所 モジュール基板
JP2012160530A (ja) * 2011-01-31 2012-08-23 Kyocera Document Solutions Inc 基板装置
US8937370B2 (en) 2011-05-25 2015-01-20 Samsung Electronics Co., Ltd. Memory device and fabricating method thereof
JP2012191654A (ja) * 2012-05-25 2012-10-04 Sony Corp 高周波モジュールおよび受信装置
JP2013247339A (ja) * 2012-05-29 2013-12-09 Tdk Corp 電子部品モジュールの製造方法
WO2014052796A1 (en) * 2012-09-28 2014-04-03 Skyworks Solutions, Inc. Systems and methods for providing intramodule radio frequency isolation
US9202747B2 (en) 2012-09-28 2015-12-01 Skyworks Solutions, Inc. Segmented conductive top layer for radio frequency isolation
US9202748B2 (en) 2012-09-28 2015-12-01 Skyworks Solutions, Inc. Segmented conductive ground plane for radio frequency isolation
US9214387B2 (en) 2012-09-28 2015-12-15 Skyworks Solutions, Inc. Systems and methods for providing intramodule radio frequency isolation
KR20170013202A (ko) 2014-06-02 2017-02-06 다츠다 덴센 가부시키가이샤 도전성 접착 필름, 프린트 회로 기판, 및 전자 기기

Also Published As

Publication number Publication date
TWI434377B (zh) 2014-04-11
TW200917430A (en) 2009-04-16
KR20100045461A (ko) 2010-05-03
CN101690442B (zh) 2012-10-10
WO2009008243A1 (ja) 2009-01-15
CN101690442A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
US7261596B2 (en) Shielded semiconductor device
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
US10490478B2 (en) Chip packaging and composite system board
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US20140029201A1 (en) Power package module and manufacturing method thereof
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
JP5416458B2 (ja) シールドおよび放熱性を有する高周波モジュールの製造方法
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JP2004172176A (ja) 回路モジュール
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
CN106711123B (zh) 半导体封装件及其制造方法
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
CN105280624A (zh) 电子装置模块及其制造方法
CN105529916B (zh) 电子模块及其制造方法
JP4935320B2 (ja) 部品内蔵多層配線基板装置及びその製造方法
JP2012015548A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
US20150115443A1 (en) Semiconductor package
CN1577815A (zh) 高密度芯片尺寸封装及其制造方法
CN104425398A (zh) 半导体封装、制造半导体封装的方法和叠层式半导体封装
CN103579202A (zh) 有机基板半导体器件电磁屏蔽结构及制作方法
CN104640350B (zh) 电路板模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705