JP2008545322A - 多相分周器 - Google Patents
多相分周器 Download PDFInfo
- Publication number
- JP2008545322A JP2008545322A JP2008519121A JP2008519121A JP2008545322A JP 2008545322 A JP2008545322 A JP 2008545322A JP 2008519121 A JP2008519121 A JP 2008519121A JP 2008519121 A JP2008519121 A JP 2008519121A JP 2008545322 A JP2008545322 A JP 2008545322A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- inverters
- input
- output
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
- H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
Claims (8)
- 初段から終段までリング構成に接続された複数のダイナミックインバータと、前記複数のダイナミックインバータの連続するインバータ間の中間ノードに接続され、対向するダイナミックインバータの出力に相補ビット状態を強制的に付与する複数のクロスラッチと、前記複数のダイナミックインバータの各インバータに並列に接続された分周器クロック入力と、各ダイナミックインバータの出力から並列に多相出力を出力する分周器出力を具えることを特徴とする分周器。
- 前記複数のダイナミックインバータの各々を構成する第1の構成ブロックであって、トーテムポール接続された第1及び第2のPMOSトランジスタと第1及び第2のNMOSトランジスタを具え、前記第2のPMOSトランジスタと前記第1のNMOSトランジスタとの接続点から出力が取り出され、前記第1のPMOSトランジスタと前記第2のNMOSトランジスタのゲートに接続された入力と、前記第2のPMOSトランジスタのゲートに接続された正クロック入力(cp)及び前記第1NMOSトランジスタのゲートに接続された負クロック入力(cn)とを有する第1の構成ブロックを更に具えることを特徴とする請求項1記載の分周器。
- 前記複数のクロスラッチの各々を構成する第2の構成ブロックであって、第1及び第2のNMOSトランジスタを具え、第1のNMOSトランジスタのゲートが第2のNMOSトランジスタのドレインに、第2のNMOSトランジスタのゲートが第1のNMOSトランジスタのドレインに交差接続されている第2の構成ブロックを更に具えることを特徴とする請求項1記載の分周器。
- 前記複数のダイナミックインバータの第1のインバータの”cp”入力と前記複数のダイナミックインバータの第2のインバータの”cn”入力に接続された分周器クロック作動入力”ckin”を具え、以下同様に後続の2つのインバータが交互に分周器作動入力”ckin”に接続されている請求項2記載の分周器。
- 前記複数のダイナミックインバータの第1のインバータの”cn”入力と前記複数のダイナミックインバータの第2のインバータの”cp”入力に接続された分周器クロック作動入力”ckin”を具え、以下同様に後続の2つのインバータが交互に分周器作動入力”ckin”に接続されている請求項2記載の分周器。
- 前記複数のダイナミックインバータの奇数番のインバータを構成する第3の構成ブロックであるPMOSストレージユニットであって、トーテムポール接続された第1及び第2のPMOSトランジスタを具え、”op”出力と、前記第1のPMOSトランジスタのゲートに接続された”ip”入力と、前記第2のPMOSトランジスタのゲートに接続された正クロック入力(cp)とを有するPMOSストレージユニットと、前記複数のダイナミックインバータの偶数番のインバータを構成する第4の構成ブロックであるNMOSストレージユニットであって、トーテムポール接続された第1及び第2のNMOSトランジスタを具え、”on”出力と、前記第2のNMOSトランジスタのゲートに接続された”in”入力と、前記第1のNMOSトランジスタのゲートに接続された負クロック入力(cn)とを有するNMOSストレージユニットと、前記複数のクロスラッチの奇数番のクロスラッチを構成する第5の構成ブロックであって、前記PMOSストレージユニットの対応する対の出力に接続されたNMOSクロスラッチを具える第5の構成ブロックと、前記複数のクロスラッチの偶数番のクロスラッチを構成する第6の構成ブロックであって、前記NMOSストレージユニットの対応する対の出力に接続されたPMOSクロスラッチを具える第6の構成ブロックとを更に具えることを特徴とする請求項1記載の分周器。
- リングに接続された第1〜第4のインバータを具え、第1及び第3インバータがインバータ出力(p1-p2)と直列に接続された第1及び第2のPMOSトランジスタを有し、第2及び第4インバータがインバータ出力(n1-n2)と直列に接続された第1及び第2のNMOSトランジスタを有し、各第2のNMOSトランジスタのゲートが対応する前段のインバータ出力(p1-p2)に接続され、前記第2のPMOSトランジスタ及び前記第1のNMOSトランジスタのすべてのゲートがクロック入力(cp)に並列に接続され、更に、入力クロック(cp)後に前段のインバータ出力(p1-p2)の各々を保持するように接続されたNMOSラッチと、入力クロック(cp)後に前段のインバータ出力(n1-n2)の各々を保持するように接続されたPMOSラッチとを具え、多相分周出力が各インバータ出力(p1,p2,n1,n2)から並列に供給されることを特徴とする1/4多相分周器。
- 複数のインバータをリングに配置し、前記インバータのすべてを共通のクロックでクロックし、前記複数のインバータの対向するインバータ対をクロスラッチで結合してビット初期化及びサンプルホールディングを実行させ、各インバータの出力からインバータ対で均等に分布された位相を有する多相周波数出力を得ることを特徴とする多相信号発生方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69648905P | 2005-06-30 | 2005-06-30 | |
PCT/IB2006/052217 WO2007004183A1 (en) | 2005-06-30 | 2006-06-30 | Multi-phase frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008545322A true JP2008545322A (ja) | 2008-12-11 |
Family
ID=37198980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008519121A Pending JP2008545322A (ja) | 2005-06-30 | 2006-06-30 | 多相分周器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090167373A1 (ja) |
EP (1) | EP1900098B1 (ja) |
JP (1) | JP2008545322A (ja) |
CN (1) | CN101213748B (ja) |
WO (1) | WO2007004183A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9900014B2 (en) | 2014-08-20 | 2018-02-20 | Socionext Inc. | Frequency dividing circuit and semiconductor integrated circuit |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808295B2 (en) * | 2006-11-17 | 2010-10-05 | Panasonic Corporation | Multiphase level shift system |
US8093929B2 (en) * | 2010-03-02 | 2012-01-10 | Freescale Semiconductor, Inc. | Programmable digital clock signal frequency divider module and modular divider circuit |
WO2012050761A2 (en) | 2010-09-30 | 2012-04-19 | Dow Corning Corporation | Process for preparing an acryloyloxysilane |
US8791729B2 (en) | 2012-06-11 | 2014-07-29 | Cisco Technology, Inc. | Multi-phase frequency divider having one or more delay latches |
US8981822B2 (en) * | 2012-09-14 | 2015-03-17 | Intel Corporation | High speed dual modulus divider |
US9088285B2 (en) * | 2013-06-25 | 2015-07-21 | Qualcomm Incorporated | Dynamic divider having interlocking circuit |
US9948309B2 (en) * | 2014-11-14 | 2018-04-17 | Texas Instruments Incorporated | Differential odd integer divider |
CN105763219A (zh) * | 2016-04-20 | 2016-07-13 | 佛山臻智微芯科技有限公司 | 一种占空比为25%的分频器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4998959A (ja) * | 1972-12-29 | 1974-09-19 | ||
JPS558171A (en) * | 1978-07-05 | 1980-01-21 | Seiko Epson Corp | Dynamic frequency division circuit |
JPH0595281A (ja) * | 1991-10-01 | 1993-04-16 | Nippon Telegr & Teleph Corp <Ntt> | スタテイツク型クロツクドcmos分周器 |
JPH0629791A (ja) * | 1991-09-21 | 1994-02-04 | Hitachi Ltd | フリップフロップ回路 |
US5677650A (en) * | 1995-12-19 | 1997-10-14 | Pmc-Sierra, Inc. | Ring oscillator having a substantially sinusoidal signal |
JPH118550A (ja) * | 1997-04-15 | 1999-01-12 | Koninkl Philips Electron Nv | 集積回路 |
WO2004017518A2 (en) * | 2002-08-19 | 2004-02-26 | Koninklijke Philips Electronics N.V. | Multi-phase oscillator and method therefor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5696532A (en) * | 1979-12-29 | 1981-08-04 | Citizen Watch Co Ltd | Frequency divider |
US5111487A (en) * | 1989-07-24 | 1992-05-05 | Motorola, Inc. | Electronic timer apparatus |
US5281865A (en) * | 1990-11-28 | 1994-01-25 | Hitachi, Ltd. | Flip-flop circuit |
JP3238076B2 (ja) * | 1996-08-30 | 2001-12-10 | 株式会社東芝 | カウンタ回路及びこのカウンタ回路を備えた半導体記憶装置 |
US5907589A (en) * | 1997-04-10 | 1999-05-25 | Motorola, Inc. | GHZ range frequency divider in CMOS |
GB9727247D0 (en) * | 1997-12-23 | 1998-02-25 | Sgs Thomson Microelectronics | A dividing circuit for dividing by even numbers |
US6794903B2 (en) * | 2001-05-07 | 2004-09-21 | The Board Of Trustees Of The University Of Illinois | CMOS parallel dynamic logic and speed enhanced static logic |
FR2852749B1 (fr) * | 2003-03-18 | 2005-07-15 | Suisse Electronique Microtech | Diviseur de frequence a taux de division variable |
-
2006
- 2006-06-30 EP EP06765981.3A patent/EP1900098B1/en active Active
- 2006-06-30 CN CN2006800238460A patent/CN101213748B/zh not_active Expired - Fee Related
- 2006-06-30 WO PCT/IB2006/052217 patent/WO2007004183A1/en active Application Filing
- 2006-06-30 JP JP2008519121A patent/JP2008545322A/ja active Pending
- 2006-06-30 US US11/994,245 patent/US20090167373A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4998959A (ja) * | 1972-12-29 | 1974-09-19 | ||
JPS558171A (en) * | 1978-07-05 | 1980-01-21 | Seiko Epson Corp | Dynamic frequency division circuit |
JPH0629791A (ja) * | 1991-09-21 | 1994-02-04 | Hitachi Ltd | フリップフロップ回路 |
JPH0595281A (ja) * | 1991-10-01 | 1993-04-16 | Nippon Telegr & Teleph Corp <Ntt> | スタテイツク型クロツクドcmos分周器 |
US5677650A (en) * | 1995-12-19 | 1997-10-14 | Pmc-Sierra, Inc. | Ring oscillator having a substantially sinusoidal signal |
JPH118550A (ja) * | 1997-04-15 | 1999-01-12 | Koninkl Philips Electron Nv | 集積回路 |
WO2004017518A2 (en) * | 2002-08-19 | 2004-02-26 | Koninklijke Philips Electronics N.V. | Multi-phase oscillator and method therefor |
JP2005536923A (ja) * | 2002-08-19 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多相発振器およびそのための方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9900014B2 (en) | 2014-08-20 | 2018-02-20 | Socionext Inc. | Frequency dividing circuit and semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
CN101213748B (zh) | 2011-05-18 |
EP1900098A1 (en) | 2008-03-19 |
WO2007004183A1 (en) | 2007-01-11 |
US20090167373A1 (en) | 2009-07-02 |
CN101213748A (zh) | 2008-07-02 |
EP1900098B1 (en) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008545322A (ja) | 多相分周器 | |
US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
JP4979202B2 (ja) | 対称的な出力を有するプログラマブル周波数分割器 | |
FI88837C (fi) | Frekvensdividering med udda tal och decimaltal | |
JP2008545320A (ja) | 他ビットのプログラマブル分周器 | |
US8471607B1 (en) | High-speed frequency divider architecture | |
WO2004017518A3 (en) | Multi-phase oscillator and method therefor | |
JP2012060431A (ja) | 時間計測回路およびデジタル位相同期回路 | |
US8558589B2 (en) | Fully digital method for generating sub clock division and clock waves | |
US6906571B1 (en) | Counter-based phased clock generator circuits and methods | |
CN101359909B (zh) | 具有扩展的范围能力的灵活波形发生器 | |
EP1449303A1 (en) | High-speed programmable frequency-divider with synchronous reload | |
US7642865B2 (en) | System and method for multiple-phase clock generation | |
TWI392992B (zh) | 時脈產生電路及其時脈產生方法 | |
US7378885B1 (en) | Multiphase divider for P-PLL based serial link receivers | |
CN110214417B (zh) | 50%占空比正交输入正交输出(qiqo)3分频电路 | |
JP2004056717A (ja) | 半導体装置、システムボードおよび多相クロック発生回路 | |
JP5318933B2 (ja) | ラッチ回路、分周回路及びpll周波数シンセサイザ | |
CN107888166B (zh) | 多相位不交叠时钟信号产生电路及相应的方法 | |
US20050280449A1 (en) | Apparatus and method for high frequency state machine divider with low power consumption | |
JP2010283816A (ja) | クロックを並列データに整列させるための回路 | |
US20090153201A1 (en) | Differential multiphase frequency divider | |
CN109672442B (zh) | 一种可编程超高速超前置数型分频器 | |
Farsiani et al. | A novel topology for modular frequency dividers with enhanced speed and power efficiency | |
KR100621518B1 (ko) | 멀티 위상 클럭 분주기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100706 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |