JP2008526152A - 送信装置 - Google Patents

Abstract

送信装置（１）が変調器（２）を備え、変調器は、デジタル同相信号及びデジタル直交信号を出力するように構成されている。デジタル同相信号は、アナログ同相信号へ変換されるとともに、同相信号のための経路（３１）で更に処理され、また、デジタル直交信号は、アナログ直交信号へ変換されるとともに、直交信号のための経路（３４）で更に処理される。これにより、経路中で振幅及び遅延のミスマッチが起こり得る。本発明に係る送信装置（１）を用いると、振幅及び遅延のミスマッチを測定することができる。また、振幅補正ユニット（４３）が振幅ミスマッチを補正するようになっており、遅延ユニット（３）が遅延ミスマッチを補正するようになっている。更に、検査信号生成ユニット（３０）により生成される一つ以上の所定の検査信号を用いて振幅及び遅延のミスマッチの改善を行うことができる。

Description

本発明は、送信装置、特に無線通信システムのためのベースバンド送信器、及び、信号不均衡を測定して補償するための方法に関する。特に、本発明は、振幅及び遅延のミスマッチを補償するように構成されている送信装置、及び、グローバル・システム・フォー・モバイル・コミュニケーションズ（ＧＳＭ）やＧＳＭ進化型高速データレート（ＥＤＧＥ）のようなモバイル通信システムにおける振幅及び遅延のミスマッチを測定して補償するための方法に関する。

従来の技術文献米国特許出願公開公報第ＵＳ２００２／００１５４５０Ａ１号（特許文献１）は、送信器内の同相／直交変調器の位相及び振幅の不均衡を補正するために使用される補正パラメータを決定する方法及び装置について記載している。それに関して、送信器によって生成される高周波信号を増幅器の後に結合するためにカプラがアンテナに配置されている。この高周波信号がサンプリングされるとともに、サンプリングされた信号に基づいて同相／直交変調器によって引き起こされる位相及び振幅の不均衡が決定される。そのため、米国特許出願公開公報第ＵＳ２００２／００１５４５０Ａ１号（特許文献１）から知られる方法及び装置は、決定された位相及び振幅の不均衡に基づいて位相及び振幅の補正パラメータを決定するための方法及び装置を開示している。

米国特許出願公開公報第ＵＳ２００２／００１５４５０Ａ１号（特許文献１）から知られる方法及び装置は、位相不均衡が一つの検査周波数に関して補正されるという欠点を有している。更なる欠点は、電力増幅器の後での検査信号のアウトカップリングであり、それにより、電力増幅器からのノイズに起因して測定が妨げられる。
米国特許出願公開公報第ＵＳ２００２／００１５４５０Ａ１号

本発明の目的は、遅延及び振幅の不均衡を補正するための送信装置、並びに、送信装置のそのような遅延及び振幅の不均衡を測定して補償するための方法を提供することである。

この目的は、請求項１に規定された送信装置及び請求項１２に規定された方法によって解決される。本発明の有利な展開が従属請求項に記載されている。

本発明は、位相不均衡の代わりに送信装置の少なくとも一部の遅延不均衡を上記遅延ユニットを用いて測定して補正することができるという利点を有している。この遅延不均衡は、電力増幅器の前においてベースバンドで測定することができ、それにより、この測定及び補正は、電力増幅器又は送信器の高周波部分の他の装置のノイズによって影響されない。

請求項２に規定された手段は、信号経路、同相経路又は直交経路のうちの少なくとも一つが送信器のデジタル経路の側において遅延させられ、それにより、周波数とは無関係に特定の遅延を適用することができるという利点を有している。そのため、アナログ同相信号又はアナログ直交信号の結果として得られる位相シフトは、所定の遅延に起因して周波数に依存する。

請求項３に規定される手段は、送信器のアナログ部分によってもたらされる不均衡が決定ユニットの決定に従って補償されるという利点を有している。それに関して、デジタル変調器、デジタル・アナログ変換器及び決定ユニットは、プロセッサの個々の設定を容易に達成できるように一つのプロセッサの一部であってもよい。これにより、請求項４に規定された手段に従って、遅延素子のそれぞれをラッチによって形成することができる。

請求項５及び６に規定された手段は、遅延値の設定をマスタークロック信号周波数及び同相／直交変調器出力信号クロック周波数のそれぞれに対して最適化することができるという利点を有している。このようにして導入することができる遅延の粒度、従って、補償後の残りの総ての経路遅延ミスマッチは、マスタークロック周波数の選択によって調整することができる。実際には、周波数が高くなればなるほど、粒度が細かくなる。

請求項７に規定される手段は、アナログ同相信号及びアナログ直交信号の両方が同じ機器を用いてサンプリングされて変換され、それにより、測定処理の想定し得るエラーが最小限に抑制されるという利点を有している。そのため、遅延値の非常に正確な測定を行うことができる。

請求項８に規定された手段は、遅延及び振幅の不均衡の両方を測定して補償することができるという利点を有している。

請求項９及び１０に規定された手段は、最適化された正確な測定を行うことができるという利点を有している。この場合、デジタル変調器のコード体系に従った基本周波数が選択されることが有益である。

それと共に、送信器の特性を適合させる周期的な検査信号が生成される。請求項１１に規定された手段は、周波数依存遅延に関して平均遅延が与えられるという利点を有している。それに応じて、振幅マッチング係数のための平均推定を決定することができる。

本発明のこれらの態様及び他の態様は後述する実施の形態から明らかであり、以下の実施の形態を参照して上記態様について説明する。

本発明は、添付図面を参照して行われる本発明の好ましい実施の形態の以下の説明から容易に理解されるようになる。図面中、同様の部分は、同様の参照符号によって示されている。

図１は、本発明の好ましい実施の形態に係る送信装置１の概略構造を示している。送信装置１は、モバイル・コミュニケーションズ用のグローバル・システム（ＧＳＭ）やＧＳＭ進化型高速データレート（ＥＤＧＥ）のような無線通信システムのために使用することができる。送信装置１及び後述する方法は、デジタル同相／直交変調を行うデジタル変調器２を有する送信器１において適用することができる。

送信装置１は、変調器２と、遅延ユニット３と、第１のデジタル・アナログ変換器４と、第２のデジタル・アナログ変換器５とを備えている。変調器２は、ライン６を介してデジタル信号を受信するとともに、受信された信号をデジタル同相信号及びデジタル直交信号に変換するように構成されている。デジタル同相信号は、変調器２からライン７を介して変換器４へ出力される。デジタル直交信号は、ライン８を介して変換器５へ出力される。変換器４は、デジタル同相信号を第１のアナログ同相信号及び第２のアナログ同相信号へ変換するように構成されており、第１及び第２のアナログ同相信号はライン９，１０を介してローパスフィルタ１１へ出力される。その結果、アナログ同相信号をフィルタリングするために二つの結合されたローパスフィルタ１１が使用される。変換器５は、デジタル直交信号を第１のアナログ直交信号及び第２のアナログ直交信号へ変換するように構成されており、第１及び第２のアナログ直交信号は、ライン１７，１８を介してローパスフィルタ１２へ出力される。その結果、アナログ直交信号をフィルタリングするために二つの結合されたローパスフィルタ１２が使用される。コモンモード電圧を管理するためにデジタル同相信号及びデジタル直交信号を第１及び第２のアナログ信号にそれぞれ変換することは有益である。それに関して、第１の信号と第２の信号との間の差の半分がアナログ信号の値をもたらすことが有益である。しかし、変換器４が一つのラインを介して一つの信号だけを出力するとともに、変換器５が一つのラインを介して一つの信号だけを出力するように構成されることも可能である。ローパスフィルタ１１，１２は、所望のアナログ差分信号がライン１３乃至１６を介して出力されるように、デジタルサンプリング周波数の倍数の信号レプリカを除去するように構成されている。ライン１３乃至１６を介して出力されるこれらの信号はベースバンド信号である。

送信装置１においてベースバンド信号を生成すると、いくつかの機能障害が起こる場合があり、また、これらの機能障害が信号の歪みをもたらす可能性がある。特に、信号の同相成分及び直交成分の振幅と遅延との間のミスマッチにより信号の像が生じる。この問題は、デジタル・アナログ変換器４，５の後に必要とされるローパスフィルタ１１，１２のようなアナログ構成要素の変化に起因して生じる場合がある。特定の信号品質を保証するため、前述した機能障害は、特定の限界を超えてはならない。信号電力のその像の電力に対する比率であり、従って、位相及び振幅のミスマッチの関数であるイメージ除去率は、信号品質を測定するための共通のパラメータとして使用される。ＧＳＭ又はＥＤＧＥベースバンド送信器１において、６７ｋＨｚの周波数で一般に約４０ｄＢであるイメージ除去率の下限は、特に、ガウス最小シフトキーイング（ＧＭＳＫ）位相誤差、ＥＤＧＥ誤りベクトルの大きさ、信号振幅リップルにおける限界から得ることができる。

送信装置１は、マルチプレクサ２０を備えている。マルチプレクサ２０は、第１の同相信号と第２の同相信号とからなる同相信号を受信するために、ライン１３，１４へ向かうライン２１，２２と接続されている。マルチプレクサ２０は、第１の直交信号と第２の直交信号とからなる直交信号を受信するために、ライン２３，２４を介してライン１５，１６と接続されている。マルチプレクサ２０は、アナログ同相信号又はアナログ直交信号のいずれかを第３のアナログ・デジタル変換器２５へ供給するように構成されている。ここで、一方の切り換え位置では、ライン２１がマルチプレクサ２０を介してライン２６と接続されるとともに、ライン２２がライン２７と接続され、また、他方の切り換え位置では、ライン２３がライン２６と接続されるとともに、ライン２４がライン２７と接続される。マルチプレクサ２０の切り換えが二重矢印２８により示されている。そのため、マルチプレクサ２０は、アナログ同相信号又はアナログ直交信号のいずれかを第３の変換器２５へ供給する。

第３のアナログ・デジタル変換器２５は、アナログ同相信号をデジタル同相測定信号へ変換するとともに、このデジタル同相測定信号をライン３３を介して演算ユニット２９に対して出力するように構成されている。また、マルチプレクサ２０の他方の切り換え位置において、第３の変換器２５は、アナログ直交信号をデジタル直交測定信号へ変換するとともに、このデジタル直交測定信号を演算ユニット２９に対して出力する。

送信装置１は、デジタル検査信号を生成するための検査信号生成ユニット３０を備えている。生成される検査信号は、ライン６を介してデジタル変調器２に対して供給される。第１の時刻に、第１の検査信号が生成されるとともに、第１の検査信号が変換器４，５によってアナログ同相信号及びアナログ直交信号へ変換される。マルチプレクサ２０が切り換え位置２８のうちの一方にあることにより、例えば、アナログ同相信号が第３の変換器２５に対して供給される。そのため、第１の検査信号が演算ユニット２９によって受信されて記憶される。ここで、デジタル同相測定信号は、同相経路３１、特に同相経路３１のアナログ部分３２の特性に依存する。

その後、第２の時刻に、前述した検査信号と同じビットストリームを備える更なる検査信号が検査信号生成ユニット３０によって生成される。ここで、マルチプレクサ２０が他方の切り換え位置にあることにより、更なる検査信号から得られる直交信号が、第３の変換器２５に対して供給されるとともに、演算ユニット２９に受信されてデジタル直交測定信号として記憶される。デジタル直交測定信号の形態は、直交経路３４によって、特に直交経路３４のアナログ部分３２によって影響される。検査信号生成ユニット３０は、測定信号のタイミングを演算ユニット２９により比較することができるように、検査信号を生成するたびにライン３５を介してトリガ信号を演算ユニット２９へ送信する。

演算ユニット２９は、同相信号及び直交信号における遅延ミスマッチ及び振幅ミスマッチを計算する。これにより、第３の変換器２５は、アナログ差分信号を、変換器４，５のクロック周波数に必ずしも等しくないサンプリングクロック周波数を有するデジタルシングルエンド信号へ変換することができる。また、第３の変換器２５は、差分デジタル信号を供給することもできる。

少なくとも遅延値及び振幅マッチング係数を得るために、変調器２には周期的な入力ビットストリームの検査信号が供給され、それにより、周期的なアナログ同相・直交信号が生成される。ＧＭＳＫ／ＥＤＧＥ変調器２が使用される場合には、１３／７６８ＭＨｚ、３９／７６８ＭＨｚ、１３／１９２ＭＨｚ、６５／７６８ＭＨｚ等の絶対値を有する基本周波数を伴う周期的な信号を形成することができる。前述したように、そのような所定のビットストリームを備える少なくとも二つの検査信号は、デジタル変調器２に対して供給される。第１に、アナログ同相信号が、第３の変換器２５へ送られるとともに、変調器クロックに同期されるサンプリングクロックを用いてサンプリングされ、それにより、サンプルＳＩ（ｋ）が得られる。第２に、アナログ直交信号が、変換器２５へ送信されるとともに、ライン３５を介して受信されるトリガ信号によって規定される時刻にサンプリングされ、それにより、サンプルＳＱ（ｋ）が得られる。この場合、ｋはサンプルを数える正の整数である。第３の変換器２５のサンプリング周波数が周期的な検査信号の基本周波数の倍数として設定されると、例えば検査信号の周波数の絶対値が１３／１９２ＭＨｚ又は１３／７６８ＭＨｚである場合に例えば１３／２４ＭＨｚとして設定されると、同相信号サンプルＳＩ（ｋ）及び直交信号サンプルＳＱ（ｋ）は互いのシフトバージョンである。例えばシフトがＮサンプルに等しいと仮定すると、適切に選択されたローパスフィルタを通じて信号が送信されて必要に応じて高調波が除去される場合には、以下の方程式が少なくともおおよそ満たされる。
ＳＩ（ｋ）＝２Ａ Ｇｍ ｃｏｓ（２πＦｋ＋２πｆτｉ＋２πｆτｍ）＋ｎｉ（ｋ）
ＳＱ（ｋ）＝２ＧＡ Ｇｍ ｃｏｓ（２πＦ（ｋ−Ｎ）＋２πｆτｉ＋ΔΦ＋２πｆτｍ）＋ｎｑ（ｋ）

ここで、Ａは振幅の公称値であり、Ｇｍ及びτｍは測定経路のゲイン及び遅延をそれぞれ示し、Ｆは信号周波数と第３の変換器２５のデジタルサンプリングクロック周波数との比率として規定され、ｆは周期的な検査信号周波数であり、また、測定が同相経路３１の遅延τｉと直交経路３４の遅延τｑとの間の相対的な遅延差τｑ−τｉ＝ΔΦ／（２πｆ）に絞られているため、本発明を限定することなく同相経路τｉの遅延をゼロとして選択することができる。また、ｎｉ（ｋ）及びｎｑ（ｋ）は、同相信号及び直交信号のそれぞれの測定を妨げるノイズを示している。

これらの方程式から、サンプルＳＩ（ｋ）とＳＱ（ｋ）とが演算ユニット２９により比較されると、信号の直交部分における有効振幅と信号の同相部分の有効振幅との比率として規定される振幅マッチング係数Ｇ、及び、測定された検査信号間の遅延（タイムシフト）を得ることができる。

サンプルＳＩ（ｋ）及びＳＱ（ｋ）を妨げるノイズがホワイトガウスノイズである場合には、同相信号の振幅及び遅延における最尤推定値を計算してΔφ＝２πｆτｍ及びＡｍ＝２ＡＧｍを得ることができる。Δφ及びＡｍにおける最尤推定は最適化問題の解として以下のように解かれる。
（Δφ，Ａｍ）＝（ＳＩ（ｋ）−Ａｍ ｃｏｓ（２πＦｋ＋Δφ））^２に亘るｋ＝１からサンプル数Ｍまでの和のΔφ及びＡｍにおけるａｒｇｍｉｎ

Δφ及びＡｍにおけるこの推定値を用いると、最適化問題を解くことによりΔΦ及びＧにおける最尤推定値が演算ユニット２９から以下のように得られる。
（ΔΦ，Ｇ）＝（ＳＱ（ｋ）−Ｇ Ａｍ ｓｉｎ（２πＦｋ＋Δφ＋ΔΦ））^２に亘るｋ＝１からＭまでの和のΔΦ及びＧにおけるａｒｇｍｉｎ

そのため、振幅マッチング係数Ｇの推定値が得られる。また、経路遅延における最尤推定値は、ΔΦにおける推定値である分子と、２，π及び周波数ｆの積である分母とからなる分数値として得られる。

Ｎ以上Ｍ以下の総てのｋに関してＳＩ（ｋ−Ｎ）がＳＱ（ｋ）とほぼ等しい場合には、他の計算を用いて演算ユニット２９により振幅マッチング係数Ｇ（平均振幅率）を演算することができる。この場合、振幅マッチング係数Ｇは、総てのＳＩ（ｋ−Ｎ）に亘る和である分子と、総てのＳＱ（ｋ）に亘る和である分母とからなる分数値として得ることができる。尚、両方の和において指数ｋはＮ乃至Ｍの範囲内の整数であり、この範囲において、ＳＩ（ｋ）の絶対値及びＳＱ（ｋ）の絶対値は、遅延ミスマッチΔΦが振幅ミスマッチ推定値に影響を及ぼさないように十分に大きい大きさを有するサンプルだけが合計されるべく選択されなければならない閾値以上となる。

同相経路３１と直交経路３４との間の遅延は、以下のように求めることができる。最初に、サンプルＳＩ（ｋ）及びＳＱ（ｋ）が、スライスされるとともに、周期的な検査信号の周波数以上であるがこの周波数の２倍以下である遮断周波数を有するローパスフィルタを用いてフィルタリングされる。これにより、同相信号に関し、おおよその正規化後にローパスフィルタの出力において、以下が得られる。
ＬＩ（ｋ）＝ｃｏｓ（２πＦｋ＋２πｆτｍ）
直交信号に関しては、
ＬＱ（ｋ）＝ｓｉｎ（２πＦｋ＋ΔΦ＋２πｆτｍ）

ここで、ＬＩ（ｋ）は、同相信号におけるローパスフィルタ出力のサンプルであり、また、ＬＱ（ｋ）は、直交信号におけるサンプルである。演算ユニット２９は、Ｍ個のサンプルのうちのｍ個のサンプルに亘るＬＩ（ｋ）とＬＱ（ｋ）との積の平均を計算し、それにより、ＬＩ（ｋ）とＬＱ（ｋ）との積の和である分子と、ｍ，π，ｆの積である分母とからなる分数値として同相経路３１に対する直交経路３４の遅延における推定値を計算することができるようにする。その場合、和は、例えばローパスフィルタの群遅延に相当する近似的に選択されたオフセットよりも大きい総ての整数ｋに亘って、ｍとこのオフセットとの和まで数えられる。

検査信号生成ユニット３０は、異なる周波数、特に異なる基本周波数を有する検査信号を生成するように構成されている。従って、検査信号生成ユニット３０は、生成される検査信号の周波数を選択するための入力４０を備えている。そのため、様々な周波数において遅延及び振幅のミスマッチを測定して計算することができる。計算された遅延及び振幅のミスマッチに基づき、異なる周波数に関して独立に得られる最尤推定値の加重幾何平均として、遅延値及び振幅マッチング係数を得ることができる。この場合、加重は、総て１として、あるいは、例えばそれらのそれぞれの信号周波数で送信される平均信号電力に従って選択することができる。幾何平均の累乗は、所望の基準に従って例えば１又は２として選択することができる。また、遅延及び振幅のミスマッチは、様々な周波数において一緒に行われるように前述した最適化を拡張することにより結合最尤推定値として得ることもできると考えられる。

また、消失する周波数を伴う直流信号である検査信号は、同相経路３１及び直交経路３４で等しい振幅をもって生成することができる。その上、振幅ミスマッチにおける最尤推定値を演算ユニット２９により簡単に計算することができる。

送信装置１は、演算ユニット２９により計算される量子化された振幅マッチング係数Ｇを記憶するためのメモリ４１を備えている。この振幅マッチング係数は、演算ユニット２９からライン４２を介してメモリ４１に入力される。振幅マッチング係数Ｇは、ライン４４を介して振幅補正ユニット４３に対して出力される。振幅補正ユニット４３は、変調器２から出力されるデジタル同相信号と振幅マッチング係数Ｇとを掛け合わせて送信装置１の振幅ミスマッチを補償するようになっているミキサ４５を備えている。また、振幅補正ユニット４３は、ライン８を介して変調器２から出力されるデジタル直交信号と振幅マッチング係数の逆数値とを掛け合わせるためのミキサ（図示せず）を備えることもできる。更に、振幅補正ユニット４３は、ライン７を介して変調器２から出力される同相信号及びライン８を介して出力される直交信号の両方と第１の振幅マッチング係数及び第２の振幅マッチング係数とを掛け合わせるために二つのミキサ４５を備えることもできる。その場合、第１の振幅マッチング係数と第２の振幅マッチング係数との分数値が演算ユニット２９により計算される振幅マッチング係数Ｇである。

送信装置１は、アナログ同相信号のための経路３１のアナログ部分３２とアナログ直交信号のための経路３４のアナログ部分３２との間で測定されるタイムシフト値を記憶するための更なるメモリ素子４６を備えている。演算ユニット２９からライン４７を介してメモリ素子４６に対して入力されるタイムシフト値は、プラス、マイナス又はゼロとなり得る。

タイムシフト値は、メモリ素子４６からライン４９を介して決定ユニット４８へ入力される。決定ユニット４８は、第１の遅延値をライン５０を介して遅延ユニット３の第１の遅延素子５１に対して出力するように構成されているとともに、第２の遅延値をライン５３を介して第２の遅延素子５２に対して出力するように構成されている。第１の遅延素子５１は、デジタル変調器２と第１の変換器４との間に配置されており、変調器２から出力されるデジタル同相信号を第１の遅延値によって規定される遅れをもって遅延させるようになっている。それに応じて、第２の遅延素子５２は、上記デジタル変調器２と第２の変換器５との間に配置されており、ライン８を介して変調器２から出力されるデジタル直交信号を第２の遅延値によって規定される遅れをもって遅延させるように構成されている。それに関して、第１及び第２の遅延値のそれぞれは、ゼロ以上である。

一般に、デジタル変調器２の出力信号のクロック周波数の倍数である周波数、例えば５２／１２ＭＨｚの１２倍＝５２ＭＨｚの周波数を有するマスタークロック信号が入力ライン５４を介して決定ユニット４８に供給される。決定ユニット４８については、図２を参照して更に詳細に説明する。

図２は、送信装置１の決定ユニット４８を示している。決定ユニット４８は、マスタークロック信号周波数とデジタル変調器２の出力信号クロック周波数との分数値により規定される値を法としてマスタークロック周波数をカウントするためのカウンタ６０を備えている。例えば、デジタル変調器２の出力信号のクロック周波数が５２／１２ＭＨｚであり且つマスタークロック信号周波数が５２／１２ＭＨｚの１２倍すなわち５２ＭＨｚである場合、カウンタ６０は１２を法としてカウントする。

決定ユニット４８は、−１とメモリ素子４６に記憶されたタイムシフト値との積である分子と、ライン５４から入力されるマスタークロック信号の周波数の逆数である分母とからなる分数値を計算するための第１の演算素子を備えている。そして、第１の演算素子６１は、この分数値がゼロよりも大きい場合にこの分数値を出力し、そうでない場合にはライン６２を介してゼロ値を出力する。第２の演算素子６３は、メモリ素子４６に記憶されたタイムシフト値である分子と、入力ライン５４を介して入力されるマスタークロック信号の周波数の逆数である分母とからなる分数値を計算する。そして、第２の演算ユニット６３は、この分数値がゼロよりも大きい場合にこの分数値を出力し、そうでない場合にはライン６４を介してゼロ値を出力する。カウンタ６０の出力信号は、ライン６５を介して第１のコンパレータ６６及び第２のコンパレータ６７に対して印加される。第１のコンパレータ６６は、カウンタ６０からのカウンタ信号値を第１の演算素子６１からの出力値と比較する。カウンタ６０の出力信号が第１の演算素子６１からの出力以上である場合には第１の遅延素子５１に関して遅延が設定され、そうでない場合には第１の遅延素子５１に関して遅延が設定されない。カウンタ６０の出力信号が第２の演算素子６３からの出力以上である場合には、第２のコンパレータ６７が第２の遅延素子５２に関して遅延を設定し、そうでない場合には遅延を設定しない。

これに加えて、プラスの遅延（タイムシフト値）においては、補償を伴うことなく直交信号が同相信号に対して進むと、カウンタ６０のゼロ値出力に関してはデジタル同相信号のビットが解放され、タイムシフト値である分子とマスタークロック信号周波数の逆数である分母とからなる分数値以下である最大整数に等しいカウンタ６０の出力に関してはデジタル直交信号のビットが解放され、それにより、この分数値とマスタークロック信号周波数の逆数との積である大きさの遅延が同相信号に対して直交信号に加えられるということがなされる。また、マイナスの遅延においては、補償を伴うことなく同相信号が直交信号に対して進むと、ゼロに等しいカウンタ６０の出力信号に関してはデジタル直交信号のビットが解放され、−１とタイムシフト値との積である分子とマスタークロック信号周波数の逆数である分母とからなる分数値以下である最大整数に等しいカウンタ信号に関してはデジタル同相信号のビットが解放され、それにより、この分数値及びマスタークロック信号周波数の逆数の大きさの遅延が直交信号に対して同相信号に加えられる。

好ましい実施の形態に従って導入することができる遅延の粒度、従って、補償後の残りの全体の経路遅延ミスマッチは、マスタークロック周波数の選択により調整することができる。

例示的であり本発明を限定しない方法に関してのみ、以下、補償後に達成することができる性能における一例について説明する。マスタークロック信号周波数が５２ＭＨｚに設定されると、遅延補償の粒度が１９．２ｎｓに等しくなる。１０ビットデジタル・アナログ変換器を使用しながらアナログ差分信号に関して２Ｖｐｐの振幅振れがあると仮定すると、送信経路のデジタル部分における一つの最下位ビットが２ｍＶｐｐを示す。そのため、８ビットの有効分解能を有する乗算器を想定すると、補償後における同相経路３１と直交系路３４との間の最大振幅差は約８ｍＶｐｐ／２＝４ｍＶｐｐに等しくなる。これは、１．００２の補償後の最大振幅ミスマッチに対応している。

これらの値を用いて、６７ｋＨｚの周波数の変調器２において達成することができる最小イメージ除去率を計算すると、補償後のイメージ除去率は５０ｄＢよりもはるかに良好である。

本発明の典型的な実施の形態を開示してきたが、当業者であれば分かるように、本発明の思想及び範囲から逸脱することなく本発明の利点のうちのいくつかを達成する様々な変更及び改良を行うことができ、発明概念に対するそのような改良は添付の請求項に包含されるものである。尚、請求項中の参照符号は、本発明の範囲を限定するものと解釈されるべきではない。また、明細書本文及び請求項中、「ｃｏｍｐｒｉｓｉｎｇ（備える、含む）」の意味は、他の要素又はステップを排除するものと理解されるべきではない。更に、「一つの（ａ，ａｎ）」は複数を排除せず、また、単一のプロセッサ又は他のユニットが請求項に記載されたいくつかの手段の機能を果たしてもよい。

本発明の好ましい実施の形態に係る送信装置を示している。 本発明の好ましい実施の形態に係る送信装置の決定ユニットを更に詳しく示している。

Claims (12)

1. 送信装置、特に無線通信システムのためのベースバンド送信器であって、デジタル変調器と、遅延ユニットと、第１のデジタル・アナログ変換器と、少なくとも第２のデジタル・アナログ変換器とを備え、前記変調器は、少なくともデジタル信号を受信するとともに、少なくともデジタル同相信号と少なくともデジタル直交信号とを出力するように構成されており、前記第１の変換器は、前記変調器から出力される前記デジタル同相信号を少なくともアナログ同相信号へ変換し、前記第２の変換器は、前記変調器から出力される前記デジタル直交信号を少なくともアナログ直交信号へ変換し、前記遅延ユニットは、前記デジタル同相信号に関して前記デジタル直交信号にタイムシフトを加えるように構成されていることを特徴とする送信装置。
2. 前記遅延ユニットは、前記変調器と前記第１の変換器との間に配置された第１の遅延素子と、前記変調器と前記第２の変換器との間に配置された少なくとも第２の遅延素子とを備え、前記第１の遅延素子は、前記変調器から出力される前記デジタル同相信号を遅延させるように構成されており、前記第２の遅延素子は、前記変調器から出力される前記デジタル直交信号を遅延させるように構成されていることを特徴とする請求項１に記載の送信装置。
3. 前記アナログ同相信号のための経路のアナログ部分と前記アナログ直交信号のための経路のアナログ部分との間で測定されるタイムシフト値に基づいて、前記第１の遅延素子のために設定される第１の遅延値と前記第２の遅延素子のために設定される少なくとも第２の遅延値とを決定するための決定ユニットを備えていることを特徴とする請求項２に記載の送信装置。
4. 前記遅延値がゼロ以上であり、前記第２の遅延値がゼロ以上であることを特徴とする請求項３に記載の送信装置。
5. 前記決定ユニットは、マスタークロック信号の周波数にも基づいて前記第１の遅延値及び前記第２の遅延値を決定することを特徴とする請求項３に記載の送信装置。
6. 前記マスタークロック信号の前記周波数は、前記変調器の出力信号クロック周波数の整数倍であることを特徴とする請求項５に記載の送信装置。
7. 前記アナログ同相信号又は前記アナログ直交信号を第３のアナログ・デジタル変換器へ供給するためのマルチプレクサを備え、前記第３の変換器は、前記アナログ同相信号をデジタル同相測定信号へ変換して前記デジタル同相測定信号を演算ユニットに対して出力するように構成されているとともに、前記アナログ直交信号をデジタル直交測定信号へ変換して前記デジタル直交測定信号を前記演算ユニットに対して出力するように構成されており、前記演算ユニットは、前記デジタル同相測定信号と前記デジタル直交測定信号との間の遅延を計算することを特徴とする請求項３に記載の送信装置。
8. 前記計算ユニットは、前記デジタル同相測定信号の有効振幅及び前記デジタル直交測定信号の有効振幅に基づいて振幅マッチング係数を計算し、振幅補正ユニットが、前記振幅マッチング係数に基づいて、前記変調器から出力される前記デジタル同相信号の振幅及び／又は前記変調器から出力される前記デジタル直交信号の振幅を適合させていることを特徴とする請求項７に記載の送信装置。
9. 少なくともデジタル検査信号を生成するための検査信号生成ユニットを備え、前記検査信号生成ユニットは、前記検査信号を前記デジタル変調器に対して供給することを特徴とする請求項３に記載の送信装置。
10. 前記検査信号生成ユニットは、特定のビットストリームを有する第１の時刻から始まる第１のデジタル検査信号を生成するとともに、前記第１のデジタル検査信号の場合と同じ特定のビットストリームを有する第２の時刻から始まる少なくとも第２のデジタル検査信号を生成することを特徴とする請求項９に記載の送信装置。
11. 前記検査信号生成ユニットは、異なる周波数を有する少なくとも二つの異なる種類の検査信号を生成し、前記決定ユニットは、少なくとも二つのタイムシフト値に基づく遅延値における平均推定に基づいて前記第１の遅延値及び前記第２の遅延値を決定し、前記タイムシフト値のそれぞれは、前記異なる周波数のうちの一つに関して、前記アナログ同相信号のための経路の前記アナログ部分と前記アナログ直交信号のための経路の前記アナログ部分との間で測定されることを特徴とする請求項９又は１０に記載の送信装置。
12. 信号不均衡、特に振幅及び／又は遅延不均衡を測定して補償するための方法において、
    ａ）第１の所定のデジタル検査信号を送信装置のデジタル同相及び直交変調器に対して供給するステップと、
    ｂ）前記第１のデジタル検査信号に基づいて、前記送信装置から出力されるアナログ同相検査信号をデジタル同相検査信号へ変換するステップと、
    ｃ）第２の所定のデジタル検査信号を前記変調器へ供給するステップであって、前記更なる所定のデジタル検査信号が前記第１のデジタル検査信号と同じビットストリームを備えるステップと、
    ｄ）前記第２のデジタル検査信号に基づいて、前記送信装置から出力されるアナログ直交検査信号をデジタル直交検査信号へ変換するステップと、
    ｅ）前記デジタル同相検査信号と前記デジタル直交信号との間のタイムシフトを測定するステップと、
    ｆ）測定された前記タイムシフトに基づいて、同相信号のための前記送信装置の経路のアナログ部分と直交信号のための前記送信装置の経路との間のタイムシフトを補正するための遅延値を決定するステップと、
    を含むことを特徴とする方法。

Images