JP2008513826A - ディスプレイユニット、その駆動方法及び駆動処理プログラム、ディスプレイ装置 - Google Patents
ディスプレイユニット、その駆動方法及び駆動処理プログラム、ディスプレイ装置 Download PDFInfo
- Publication number
- JP2008513826A JP2008513826A JP2007531918A JP2007531918A JP2008513826A JP 2008513826 A JP2008513826 A JP 2008513826A JP 2007531918 A JP2007531918 A JP 2007531918A JP 2007531918 A JP2007531918 A JP 2007531918A JP 2008513826 A JP2008513826 A JP 2008513826A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- electrode
- display unit
- storage line
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
ディスプレイユニット(1)が提供され、ディスプレイユニット(1)は、記憶キャパシターを介し記憶ライン(62、63)と結合された画素を備えたディスプレイパネル(50)を有する。記憶ラインドライバ(60、70)は、記憶ライン(62、63)を駆動し、行電極(41、42、43、44、45、49)及び列電極(31、32、34、35、39)のような電極の必要な電極電圧振幅を減少する。記憶ラインパルスは、行活性化パルスの少なくとも一部の間に生成される。次に行活性化電圧又は行不活性化電圧は、必要な電極電圧振幅が減少されるよう、減少された値を得る。代案として、最高でも行活性化パルスの周期を有する交番記憶ラインパルスが、生成される。次にデータパルスは、必要な電極電圧振幅が減少されるよう、減少された値を得る。この結果、ドライバはより安定し、ディスプレイユニットは小型化され、全体の電力消費は低減され、共通に利用可能な行ドライバ及び安価な列ドライバを可能にする。
Description
本発明は、ディスプレイユニット、ディスプレイユニットを有するディスプレイ装置、ディスプレイユニットを駆動する方法、及びディスプレイユニットを駆動する処理プログラムに関する。
この種のディスプレイ装置の例は、モニター、ラップトップコンピューター、パーソナルデジタルアシスタント(PDA)、携帯電話及び電子ブック、電子新聞、及び電子雑誌である。
従来のディスプレイユニットは、特許文献1から知られている。特許文献1は、行及び列に配置された画素を備えたディスプレイパネルを有する電気泳動ディスプレイユニットを開示している。各画素は記憶キャパシターと結合される。ディスプレイパネルは、行毎に記憶ラインを更に有する。行内の画素と結合された記憶キャパシターは、全て同一の記憶ラインと結合される。各画素は、共通電極又は対極と更に結合され、及び画素電極を介しトランジスターのドレインと結合される。トランジスターのソースは列電極又はデータ電極と結合され、及びトランジスターのゲートは行電極又は選択電極と結合される。画素、トランジスター、及び行及び列電極のこの配置は、合同でアクティブマトリックスを形成する。行ドライバ又は選択ドライバは、行駆動信号又は画素の行を選択する選択信号を供給する。また列ドライバ又はデータドライバは、列電極及びトランジスターを介し選択された画素の行に列駆動信号又はデータ信号を供給する。
例えば各画素は、帯電した粒子を有するマイクロカプセルに一致する。画素電極に印加される正又は負の電圧に依存して、粒子は移動し、そして画素は白/有色になるか又は視聴者に対し暗くなる。電界が除去されると、ディスプレイユニットは得られた状態のまま維持し、そして双安定特性を示す。
知られているディスプレイユニットは、特に電極が比較的高い電圧振幅を必要とするという事実のため、不利である。結果として、電極ドライバは、共通に利用可能なドライバになり得ず、このような例外的環境のために設計され製造されなければならない。このためドライバはより高価になる。更に、比較的高い電圧振幅は、結果としてディスプレイユニットの電力消費を比較的高くする。
米国特許出願第2003/0043138 A1号明細書
本発明の目的は、特に、少なくとも1つの電極が減少された電圧振幅を有するディスプレイユニットを提供することである。
本発明の更なる目的は、特に、ディスプレイユニットが少なくとも1つの電極において減少された電圧振幅を有する、ディスプレイユニットを備えたディスプレイ装置、ディスプレイユニットを駆動する方法、及びディスプレイユニットを駆動する処理プログラムを提供することである。
本発明によるディスプレイユニットは、記憶キャパシターを介し記憶ラインと結合された画素を備えるディスプレイパネル、及び必要な電極電圧振幅を減少するため前記記憶ラインを駆動する記憶ラインドライバ、を有する。
記憶ラインを駆動する記憶ラインドライバは、従来、一般的である。しかしながら、記憶ラインを駆動するこの従来技術は、画素に追加電圧を供給し、画素の付加的作用を生じるために実施される。本発明によると、記憶ラインの駆動は、必要な(最小)電極電圧振幅を減少するために実施される。更に列電極では、記憶ラインは、列ドライバが減少された電圧振幅を使用し、画素を少なくともユーザーの目には従来通り動作させ得るような方法で、駆動される。行電極では、記憶ラインは、行ドライバが減少された電圧振幅を使用し、トランジスターを従来通り動作させ得るような方法で、駆動される。結果として、共通利用可能なドライバが用いられ、そしてディスプレイユニットの電力消費は低減され得る。
留意すべき点は、特許文献1が駆動回路手段により生成された電圧を変更しフリッカのようなディスプレイのアーティファクトを補償する、補正手段の導入を開示していることである。これは、必要な電極電圧振幅を減少することには役立たない。
本発明によるディスプレイユニットの実施例は、スイッチング要素を介し画素と結合された電極を駆動する電極ドライバ、を更に有し、電極電圧振幅は当該電極の電圧振幅である、ことにより定められる。当該スイッチング要素は、他のスイッチング要素を除外することなく、上述のトランジスターを有して良い。
本発明によるディスプレイユニットの実施例は、選択電極である電極、当該選択電極を活性化させる活性化パルスを生成するよう配置された選択電極ドライバ、及び活性化パルスの少なくとも一部の間、記憶ラインパルスを生成するよう配置された記憶ラインドライバ、により定められる。活性化パルスの少なくとも一部の間、記憶キャパシターを介し及び画素を介し、活性化パルスを受信するスイッチング要素へ記憶ラインパルスを供給することにより、選択電極ドライバは、減少された電圧振幅を用い、トランジスターを従来通り動作させ得る。
本発明によるディスプレイユニットの実施例は、選択電極を不活性化する不活性化パルスを生成するよう更に配置された電極ドライバにより定められる。行選択パルスとしても知られている活性化パルスの場合、不活性化パルスもまた、行の非選択パルスとして知られている。
本発明によるディスプレイユニットの実施例は、必要な電極電圧振幅が減少されるような減少された極値を有する不活性化パルスにより定められる。この場合、選択電極の必要な電圧振幅は、不活性化パルスの極値を減少することにより減少される。
本発明によるディスプレイユニットの実施例は、必要な電圧振幅が縮小されるような減少された極値を有する活性化パルスにより定められる。この場合、選択電極の必要な電圧振幅は、活性化パルスの極値を減少することにより減少される。
本発明によるディスプレイユニットの実施例は、記憶ラインパルスの端より先行する又は記憶ラインパルスの端と対応する活性化パルスの端により定められる。所謂、キックバック電圧を回避するため、活性化パルスの端は、望ましくは記憶ラインパルスの端を超えるべきではない。
本発明によるディスプレイユニットの実施例は、電極を駆動する第1の段と記憶ラインドライバを構成する第2の段とを有する選択電極ドライバにより定められる。この効果的な例では、2つの出力段を備える1つの選択電極ドライバのみが(所定の数の選択電極に)用いられ、活性化パルス及び記憶ラインパルスを生成する。これら2つのパルスは、多くの類似点を有して良い。
本発明によるディスプレイユニットの実施例は、データ電極である電極、データパルスを生成するよう配置されたデータ電極ドライバ、及び最高でも活性化パルスの期間の周期を有する交番パルスを生成するよう配置された記憶ラインドライバ、により定められる。ディスプレイユニットは、選択電極を活性化する活性化パルスを生成する選択電極ドライバを更に有する。最高でも活性化パルスの期間の周期を有する交番パルスを記憶キャパシターを介し画素に供給することにより、当該画素は、活性化パルスを受信するスイッチング要素を介しデータを読み込み、データ電極ドライバは、減少された電圧振幅を用い、少なくともユーザーの目には従来通り画素を動作させ得る。
本発明によるディスプレイユニットの実施例は、共通電極を交番パルスで駆動する共通電極ドライバ、を更に有することにより定められる。交番パルスを記憶キャパシターを介し画素へ供給する記憶ラインドライバを支援するため、共通電極ドライバは、共通電極を介し画素へ追加の交番パルスを供給するために用いられる。
本発明によるディスプレイユニットの実施例は、更なる記憶ラインは記憶ラインと結合され、更なる記憶キャパシターを介し前記更なる記憶ラインと結合された更なる画素を備えたディスプレイパネルを更に有し、記憶ラインドライバは両方の記憶ラインを同時に駆動するよう配置される、ことにより定められる。この効果的な例では、1つの記憶ラインドライバが用いられ、交番パルスを全ての記憶ラインに同時に供給する。
本発明によるディスプレイユニットの実施例は、必要な電圧振幅が減少されるような減少された極値を有するデータパルスにより定められる。この場合、データ電極の必要な電圧振幅は、データパルスの極値を減少することにより減少される。
本発明によるディスプレイユニットの実施例は、振動データパルス、1つ以上のリセットデータパルス、及び1つ以上の駆動データパルスを画素に提供するよう適応される制御部を更に有することにより定められる。振動データパルスは、電気泳動ディスプレイユニットの光応答が画素の履歴に依存する度合いを減少させる。振動データパルスは、2つの電極の一方で電気泳動粒子を定常状態から解放するために十分なエネルギーを示すパルスを有するが、電気泳動粒子を他方の電極へ到達させるには低過ぎる。画素の履歴への依存度が減少するので、同一データに対する光応答は、画素の履歴に無関係に実質的に等しい。基本的機構は、ディスプレイ装置が所定の状態、例えば黒色状態に切り替えられた後、電気泳動粒子が定常状態になるという事実により説明され得る。続いて白色状態への切り替えが実行されると、粒子の起動速度はゼロに近いので、粒子のモーメントは低い。この結果、画素の履歴への依存度は高くなる。その結果、この高い依存度を克服するため切り替え時間が長くなる。振動データパルスの適用は、電気泳動粒子のモーメントを増大し、そして従って依存度を減少し、結果として切り替え時間が短くなる。リセットデータパルスは、駆動データパルスより先行し、駆動データパルスの固定開始点(固定黒色又は固定白色)を定めることにより、ディスプレイユニットの光応答を更に向上する。代案として、リセットデータパルスは、駆動データパルスより先行し、駆動データパルスの可動開始点(続いて生じる駆動データパルスにより定められるべきグレー値に従い選択されるべき、及び当該グレー値に最も近い黒色又は白色)を定めることにより、ディスプレイユニットの光応答を更に向上する。
本発明によるディスプレイ装置は、電子ブックであって良く、情報を格納する記憶媒体は、メモリースティック、集積回路、光又は磁気ディスクのようなメモリー又は例えばディスプレイユニットに表示されるべき本の内容を格納する他の記憶装置であって良い。
本発明による方法及び本発明による処理プログラムの実施例は、本発明によるディスプレイユニットの実施例と一致する。
本発明は、特に、記憶ラインが記憶キャパシター、画素及びスイッチング要素を介し電極と結合されるという見識に基づき、及び特に当該電極の必要な電極電圧振幅が記憶ラインを駆動することにより減少され得るという基本的考えに基づく。
本発明は問題を解決し、特に、少なくとも1つの電極が減少された電圧振幅を有するディスプレイユニットを提供する。また本発明は、特にディスプレイユニットの電力消費が減少されるという点で有利である。更に、共通に利用可能なドライバが用いられて良い。
本発明のこれら及び他の態様は、以下に記載される実施例を参照し明らかになる。
図1(断面図)に示されたディスプレイユニットの双安定画素11は、下部基板2(プラスチック又はガラス等)、接着剤層3及び共通電極4の間に存在する電子インクを備えた電気泳動フィルム(基本基板2の上の積層)を有する。接着剤層3は、透過画素電極5を設けられる。電子インクは、直径約10乃至50ミクロンの複数のマイクロカプセル7を有する。各マイクロカプセル7は、流動体10内に浮遊した、正に帯電した白色粒子8及び負に帯電した黒色粒子9を有する。正電圧が画素電極5に印加されると、白色粒子8は、マイクロカプセル7の共通電極4に向けられた側に移動する。そして画素は視聴者に見えるようになる。同時に、黒色粒子9は、視聴者から隠されたマイクロカプセル7の反対側に移動する。画素電極5に負電圧を印加することにより、黒色粒子9は、マイクロカプセル7の共通電極4に向けられた側に移動する。そして画素は視聴者に暗く見えるようになる(示されない)。電界が除去されると、粒子8、9は得られた状態のままで、そしてディスプレイは双安定特性を示し実質的に如何なる電力も消費しない。代案のシステムでは、粒子は、同一基板に位置付けられて良い電極により駆動され、面内方向に移動して良い。
図2に示される(電気泳動)ディスプレイユニット1は、ライン又は行又は選択電極41、45、49及び列又はデータ電極31、32、39の交差する領域に画素11のマトリックスを有するディスプレイパネル50を有する。これら画素11は、全て共通電極22と結合される。また各画素11は、当該画素の画素電極5と結合される。ディスプレイユニット1は、行電極41、45、49と結合された選択駆動回路40(ライン又は行又は選択ドライバ)、及び列電極31、32、39と結合されたデータ駆動回路30(列又はデータドライバ)、を更に有し、及び画素11毎に能動スイッチング要素12を有する。ディスプレイユニット1は、これら能動スイッチング要素12(この例では、(薄膜)トランジスター)により駆動される。選択駆動回路40は、行電極41、45、49を連続的に選択する。同時にデータ駆動回路30は、データ信号を列電極31、32、39に提供する。望ましくは、制御部20は、先ず入力21を介し到着する入力データを処理し、そして次にデータ信号を生成する。データ駆動回路30及び選択駆動回路40の間の相互同期は、駆動ライン23及び24を介し行われる。選択駆動回路40からの選択信号は、トランジスター12を介し画素電極5を選択する。トランジスター12のドレイン電極は、画素電極5と電気的に結合され、トランジスター12のゲート電極は、行電極41、45、49と電気的に結合され、そしてトランジスター12のソース電極は、列電極31、32、39と電気的に結合される。列電極31、32,39に現れるデータ信号は、同時にトランジスター12のドレイン電極と結合された画素11の画素電極5へ転送される。トランジスターの代わりに、ダイオード、MIM等の他のスイッチング要素が用いられ得る。データ信号及び選択信号は、共に駆動信号(の部分)を形成する。
入力21を介して受信可能な画像情報のような入力データは、制御部20により処理される。更に、制御部20は、新しい画像に関する新しい画像情報の到着を検出し、応答して受信した画像情報の処理を開始する。画像情報のこの処理は、新しい画像情報の読み込み、制御部20のメモリーに格納された前の画像及び新しい画像の比較、温度センサーとの相互作用、駆動波形などのルックアップテーブルを有するメモリーのアクセス、を有して良い。最後に、制御部20は、画像情報のこの処理が準備できた時を検出する。
次に、制御部20は、データ駆動回路30へ駆動ライン23を介し供給されるべきデータ信号を生成し、そして選択駆動回路40へ駆動ライン24を介し供給されるべき選択信号を生成する。これらデータ信号は、全ての画素11で同一の、データと独立な信号、及び画素11毎に変化して良い又は変化しない、データに依存する信号を有する。データと独立な信号は振動データパルスを有し、データに依存する信号は1つ以上のリセットデータパルス及び1つ以上の駆動データパルスを有する。これらの振動データパルスは、2つの電極5、6の一方で(電気泳動)粒子8、9を定常状態から解放するために十分なエネルギーを示すパルスを有するが、粒子8、9を他方の電極5、6へ到達させるには低過ぎる。画素の履歴への依存度が減少するので、同一データに対する光応答は、画素11の履歴に無関係に実質的に等しい。従って、振動データパルスは、ディスプレイユニットの光応答が画素11の履歴に依存する度合いを減少させる。リセットデータパルスは、駆動データパルスより先行し、駆動データパルスの可動開始点を定めることにより、ディスプレイユニットの光応答を更に向上する。この開始点は、続いて生じる駆動データパルスにより定められるグレー値に依存して選択されるべき及び当該グレー値に最も近い黒色又は白色レベルであって良い。代案として、リセットデータパルスは、データと独立な信号の部分を形成して良く、及び駆動データパルスより先行し、駆動データパルスの固定開始点を定めることにより、ディスプレイユニットの光応答を更に向上して良い。この開始点は、固定黒色又は固定白色レベルであって良い。
図3は、(電気泳動)ディスプレイユニット1を駆動するための、画素11の両端の電圧を表す波形を時間tの関数として示す。この波形は、データ駆動回路30を介し供給されるデータ信号を用い生成される。波形は、第1の振動データパルスSh1を有する。第1の振動データパルスSh1の後に1つ以上のリセットデータパルスR、第2の振動データパルスSh2及び1つ以上の駆動データパルスDrが続く。例えば、16個の異なる波形は、制御部20の部分を形成する及び/又は制御部20と結合されるメモリー、例えばルックアップテーブルメモリーに格納される。入力21を介し受信したデータに応じて、制御部20は、画素11のために波形を選択し、そして対応する選択信号及びデータ信号を、対応する駆動回路30、40及び対応するトランジスター12を介し対応する画素11へ供給する。
フレーム期間は、ディスプレイユニット1内の全ての画素11を(各行を1行ずつ駆動することにより、及び全ての列を行毎に1回同時に駆動することにより)1回駆動するために用いられる時間間隔に一致する。データに依存する又はデータと独立な信号をフレームの間、画素11に供給するため、データ駆動回路30は、行内の全ての画素11がこれらデータに依存する又はデータと独立な信号を同時に受信するよう、制御部20により制御される。これは行毎に行われ、制御部20は、行が1行ずつ選択されるように(選択された行内の全てのトランジスター12が導通状態になるように)、選択駆動回路40を制御する。
フレームの第1のセットの間、第1及び第2の振動データパルスSh1及びSh2は、画素11に供給され、各振動データパルスは、1フレーム周期の期間を有する。開始時の振動データパルスは、例えば正の振幅を有し、次の振動データパルスは負の振幅を有し、そして更に次の振動データパルスは正の振幅を有する等である。従って、これら交番の振動データパルスは、フレーム期間が比較的短い限り、画素11により表示されるグレー値を変化しない。
1つ以上のフレーム周期を有するフレームの第2のセットの間、リセットデータパルスRの組み合わせが供給される。これは以下に更に議論される。1つ以上のフレーム周期を有するフレームの第3のセットの間、駆動データパルスDrの組み合わせが供給され、駆動データパルスDrの組み合わせは、ゼロフレーム周期の期間を有し実際にゼロ振幅を有するパルスであるか、又は1、2乃至例えば15個のフレーム周期の期間を有するかのどちらかである。これにより、ゼロフレーム周期の期間を有する駆動データパルスDrは、例えばフルブラックを表示する画素11に対応する(画素11が既にフルブラックを表示している場合、特定のグレー値を表示する場合、ゼロフレーム周期の期間を有する駆動データパルスで駆動される場合、言い換えるとゼロ振幅を有するデータパルスで駆動される場合、このグレー値は不変のままである)。15個のフレーム周期の期間を有する駆動データパルスの組合せは、15個の連続するパルスを有し、及び例えばフルホワイトを表示する画素11に対応する。また1乃至14個のフレーム周期の期間を有する駆動データパルスDrの組合せは、1乃至14個の連続するデータパルスを有し、及び例えばフルブラックとフルホワイトの間の限られた数のグレー値の1つを表示する画素11に対応する。
リセットデータパルスRは、駆動データパルスDrより先行し、駆動データパルスDrの固定開始点(固定黒色又は固定白色)を定めることにより、ディスプレイユニット1の光応答を更に向上する。代案として、リセットデータパルスRは、駆動データパルスDrより先行し、駆動データパルスDrの可動開始点(続いて生じる駆動データパルスにより定められるべきグレー値に従い選択されるべき、及び当該グレー値に最も近い黒色又は白色)を定めることにより、ディスプレイユニットの光応答を更に向上する。
図4は、ディスプレイパネル50の一部を図示する。この部分は、4個の画素11を有する。第1の画素11は、トランジスター12を介し行電極43及び列電極34と結合される。第2の画素11は、トランジスター12を介し行電極43及び列電極35と結合される。第3の画素11は、トランジスター12を介し行電極44及び列電極34と結合される。第4の画素11は、トランジスター12を介し行電極44及び列電極35と結合される。第1及び第2の画素11は、それぞれ記憶キャパシター13を介し記憶ライン62と結合される。また第3及び第4の画素11は、それぞれ記憶キャパシター13を介記憶ライン63と結合される。記憶ライン62及び63は、記憶ラインドライバ60と結合される。画素11は、共通電極ドライバ25と結合される共通電極22と更に結合される。これらドライバ25及び60は、制御部20と更に結合される。記憶キャパシター13は、画素11の信号の安定性を向上する。更に、加えて、4個の寄生キャパシター14が開示される。各寄生キャパシター14は、トランジスター12のドレイン・ゲート接合キャパシターを表す。
実際には、記憶キャパシター13は、画素11及び寄生キャパシター14の容量より10乃至100倍大きい。フレームの終了時、この寄生キャパシター14は、当該寄生キャパシター14の画素11に電圧ジャンプを導入する。この電圧ジャンプはまた、所謂、キックバック電圧として知られている。キックバック電圧振幅は、例えば約25ボルトのゲート電圧振幅に対し約2.5ボルトであり、また例えば約50ボルトのゲート電圧振幅に対し約5ボルトである。これは、一方で寄生キャパシター14と寄生キャパシター14の和との間の関係、他方で記憶キャパシター13と画素11の容量との間の関係から引き出され得る。フレーム終了時のキックバック電圧は、結果としてゲート不活性化電圧の値を増大させ、ディスプレイのアーティファクトを生じ得る。従来技術では、例えば記憶ラインドライバ60又は例えば共通電極ドライバ25は、このようなディスプレイのアーティファクトを補償するために用いられる。
Eインクを備えた高分子電子技術のアクティブマトリックスバックプレーンでは、標準的な電圧は、−25Vの行活性化電圧、+25Vの行不活性化電圧、−15Vから+15Vの間の列電圧、及び5Vの共通電極電圧である。行不活性化電圧は、最大列電圧より10V高く設定される。これは、最も高い画素電圧が+15V+5V=+20Vであるからである。行不活性化電圧はこの最大画素電圧より高くなければならないので、+25Vが最低の可能な行不活性化電圧である。キックバック電圧なしでは、行不活性化電圧は5Vだけ減少され得る。この結果、行電圧振幅は50Vの代わりに45Vになる。45Vの行電圧振幅は、−10%に相当する。従って、例えばキックバック電圧を除去することにより、行電圧振幅は10%だけ減少され得る。
本発明によると、記憶ラインドライバ60、70は、必要な電極電圧振幅が減少されるよう、記憶ライン62を駆動するために用いられる。これは、図7、9、10及び13を通じ、図6A及び図6Bを考慮して説明される。図6Aは、負の画素電極信号Vpに対する従来の行電極信号Vg及び従来の列電極信号Vcを、電圧[ボルト]対時間[ミリ秒]により示す。また図6Bは、正の画素電極信号Vpに対する従来の行電極信号Vg及び従来の列電極信号Vcを電圧[ボルト]対時間[ミリ秒]により示す。
図6Aでは、第1の行活性化パルスVg=−25Vの間、列電圧Vc=−15V、及び結果として画素電極電圧VpはVp=0VからVp=−15Vへ変化する。次に、第1の行不活性化パルスVg=+25Vが開始され、そして結果として画素電極電圧Vpは−15Vから−10Vへジャンプし(キックバック)、そして次に−10Vから例えば−8Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+25Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−25Vの間、列電圧Vc=−15V、及び結果として画素電極電圧VpはVp=-8VからVp=−13Vへジャンプし、そして次にVp=−13Vから−15Vへ変化する。次に、第2の行不活性化パルスVg=+25Vが開始する等である。
図6Bでは、第1の行活性化パルスVg=−25Vの間、列電圧Vc=+15V、及び結果として画素電極電圧VpはVp=0VからVp=+15Vへ変化する。次に、第1の行不活性化パルスVg=+25Vが開始され、そして結果として画素電極電圧Vpは+15Vから+20Vへジャンプし(キックバック)、そして次に+20Vから例えば+18Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+25Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−25Vの間、列電圧Vc=+15V、及び結果として画素電極電圧VpはVp=+18Vから+13Vへジャンプし、そして次にVp=+13VからVp=+15Vへ変化する。次に、第2の行不活性化パルスVg=+25Vが開始する等である。
図6A及び図6Bでは、パルスはp型TFTを有する高分子電子技術のアクティブマトリックスバックプレーンに適用されるとして示される。n型TFT(例えばアモルファスシリコン)では、行パルス及び共通電極電圧の極性は反転される。図6Aでは、画素は−15V(例えば白色画素)へ変化する。図6Bでは、画素は+15V(例えば黒色画素)へ変化する。キックバック電圧の影響により、全ての画素はライン選択期間の終了時に異なる電圧レベルになる。p型TFTでは、p型TFTは行電圧を低くすることにより導通状態へ切り替えられ、キックバック電圧は常に正である。一方、n型TFTでは、キックバック電圧は常に負である。これは、共通電極電圧を例えば5Vの一定電圧のようにキックバック電圧の値に調整することにより補償され得る。これは図6に示されない。
図6から分かるように、必要な(最小)行電極電圧振幅又は必要な(最小)選択電極電圧振幅は、約50Vである。これは比較的高く、結果として共通に利用可能なドライバが使用できず、電力消費が比較的高くなる。本発明によると、行活性化パルスの少なくとも一部の間に、記憶ラインドライバ60に記憶ラインパルス(本発明によると第1の記憶ライン信号)を生成させることにより、この必要な(最小)行電極電圧振幅は、減少され得る。これは図7に開示される。
図7Aでは、第1の行活性化パルスVg=−25Vの間、列電圧Vc=−15V、記憶ラインパルスVs=+5V(本発明によると第1の記憶ライン信号)、及び結果として画素電極電圧VpはVp=0VからVp=−15Vへ変化する。次に、第1の行不活性化パルスVg=+20Vが開始され、そして結果として画素電極電圧Vpは−15Vから例えば−13Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+20Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−25Vの間、列電圧Vc=−15V、記憶ラインパルスVs=+5V、及び結果として画素電極電圧Vpは−13Vから−15Vへ変化する。次に、第2の行不活性化パルスVg=+20Vが開始する等である。
図7Bでは、第1の行活性化パルスVg=−25Vの間、列電圧Vc=+15V、記憶ラインパルスVs=+5V(本発明によると第1の記憶ライン信号)、及び結果として画素電極電圧VpはVp=0VからVp=+15Vへ変化する。次に、第1の行不活性化パルスVg=+20Vが開始され、そして結果として画素電極電圧Vpは+15Vから例えば+13Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+20Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−25Vの間、列電圧Vc=+15V、記憶ラインパルスVs=+5V、及び結果として画素電極電圧VpはVp=+13VからVp=+15Vへ変化する。次に、第2の行不活性化パルスVg=+20Vが開始する等である。
明らかに、キックバックジャンプは、もはや存在しない。また結果として行不活性化パルスの正の極値は、+25Vから+20Vへ減少され得る。必要な(最小)行電極電圧振幅は、従って+50Vから+45Vへ減少され、共通に利用可能なドライバの使用を可能にし、及び電力消費を低減する。
行活性化パルスの端は、記憶ラインパルスの端より先行するか又は一致する。所謂、キックバック電圧を回避するため、行活性化パルスの端は、望ましくは記憶ラインパルスの端を超えるべきではない。
大体の場合、記憶ラインパルスが行活性化パルスと同時に起こるので、記憶ラインドライバ60は、行ドライバ40に統合されて良い。図5に例が示される。
図5は、ディスプレイパネル50の一部を図示する。この部分は、図4に示される部分に一致するが、記憶ライン62及び63が行ドライバ70又は選択ドライバ70と結合される点が異なる。この行ドライバ70又は選択ドライバ70は、選択電極42−44を駆動する第1の段71、及び図4に開示されたような記憶ラインドライバ60を構成する第2の段72を有する。この効果的な例では、2つの出力段を備える1つの選択電極ドライバのみが(所定の数の選択電極に)用いられ、活性化パルス及び記憶ラインパルスを生成する。これら2つのパルスは、多くの類似点を有して良い。第1の段71は、例えば、行出力トランジスターを行毎に有する行ドライバを有する。また第2の段72は、別の出力トランジスターを記憶ライン毎に有する。当該別の出力トランジスターの少なくとも制御電極は、当該出力トランジスターの制御電極と結合される。
図8は、共通電極のキックバック補償を有さない従来の駆動方式、共通電極のキックバック補償を有する従来の駆動方式、及び図7による駆動方式について、反射率[in%]対時間[ミリ秒]により示す。明らかに、共通電極のキックバック補償を有する従来の駆動方式と図7による駆動方式の間の画素の差異は無視できる。
本発明によると、代案として、行活性化パルスの少なくとも一部の間に、記憶ラインドライバ60に別の記憶ラインパルス(本発明によると第2の記憶ライン信号)を生成させ、必要な(最小)行電極電圧振幅を減少させることが可能である。これは図9に開示される。
図9Aでは、第1の行活性化パルスVg=0Vの第1の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=+30V(本発明によると第2の記憶ライン信号の第1の部分)、及び結果として画素電極電圧VpはVp=+30VからVp=+15Vへ変化する。第1の行活性化パルスVg=0Vの第2の部分の間、列電圧Vc=−15V、記憶ラインパルスVs=0V(本発明によると第2の記憶ライン信号の第2の部分)、及び結果として画素電極電圧VpはVp=+15VからVp=−15Vへジャンプする。次に、第1の行不活性化パルスVg=+25Vが開始され、そして結果として画素電極電圧Vpは−15Vから例えば−12Vへジャンプし、そして次に−12Vから例えば−10Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+25Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=0Vの第1の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=+30V、及び結果として画素電極電圧Vpは−10Vから例えば+17Vへジャンプし、そして次に+17Vから+15Vへ変化する。第2の行活性化パルスVg=0Vの第2の部分の間、列電圧Vc=−15V、記憶ラインパルスVs=0V、及び結果として画素電極電圧Vpは+15Vから−15Vへジャンプする。次に、第2の行不活性化パルスVg=+25Vが開始する等である。
図9Bでは、第1の行活性化パルスVg=0Vの第1の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=+30V(本発明によると第2の記憶ライン信号の第1の部分)、及び結果として画素電極電圧VpはVp=+30VからVp=+15Vへ変化する。第1の行活性化パルスVg=0Vの第2の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=0V(本発明によると第2の記憶ライン信号の第2の部分)、及び結果として画素電極電圧VpはVp=+15VからVp=−15Vへジャンプし、そして次に−15Vから+15Vへ変化する。次に、第1の行不活性化パルスVg=+25Vが開始され、そして結果として画素電極電圧Vpは+15Vから例えば+18Vへジャンプし、そして次に+18Vから例えば+16Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+25Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=0Vの第1の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=+30V、及び結果として画素電極電圧Vpは+16Vから例えば+46Vへジャンプし、そして次に+46Vから+15Vへ変化する。第2の行活性化パルスVg=0Vの第2の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=0V、及び結果として画素電極電圧Vpは+15Vから−15Vへジャンプし、そして次に−15Vから+15Vへ変化する。次に、第2の行不活性化パルスVg=+25Vが開始する等である。
図9A及び図9Bの両図では、共通電極は、例えば+2V又は+3Vの一定電圧で駆動されるとする。明らかに、行活性化パルスの負の極値は、−25Vから0Vへ減少され得る。必要な(最小)行電極電圧振幅は、従って+50Vから+25Vへ減少され、共通に利用可能なドライバの使用を可能にし、及び電力消費を低減する。
この場合、記憶ラインパルスの端は、望ましくは行活性化パルスの端より先行し、所望の結果を得る。記憶ラインドライバ60は再び、行ドライバ40に統合されて良い。この場合のみ、記憶ラインパルスの端と行活性化パルスの端は、同時に発生しないことが望ましい。
本発明によると、代案として、行活性化パルスの少なくとも一部の間に、記憶ラインドライバ60に別の記憶ラインパルス(本発明によると第3の記憶ライン信号)を生成させ、必要な(最小)行電極電圧振幅を減少させることが可能である。これは図10に開示される。
図10Aでは、第1の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=0V、記憶ラインパルスVs=+15V(本発明によると第3の記憶ライン信号の第1の部分)、及び結果として画素電極電圧VpはVp=+15VからVp=0Vへ変化する。第1の行活性化パルスの第2の部分Vg=−10Vの間、列電圧Vc=−15V、記憶ラインパルスVs=0V(本発明によると第3の記憶ライン信号の第2の部分)、及び結果として画素電極電圧VpはVp=0VからVp=−15Vへジャンプする。次に、第1の行不活性化パルスVg=+25Vが開始され、そして結果として画素電極電圧Vpは−15Vから例えば−13Vへジャンプし、そして次に−13Vから例えば−11Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+25Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=0V、記憶ラインパルスVs=+15V、及び結果として画素電極電圧Vpは−11Vから+3Vへジャンプし、そして次に+3Vから0Vへ変化する。第2の行活性化パルスVg=−10Vの第2の部分の間、列電圧Vc=−15V、記憶ラインパルスVs=0V、及び結果として画素電極電圧VpはVp=0VからVp=−15Vへジャンプする。次に、第2の行不活性化パルスVg=+25Vが開始する等である。
図10Bでは、第1の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=+15V(本発明によると第3の記憶ライン信号の第1の部分)、及び結果として画素電極電圧VpはVp=0VからVp=+15Vへ変化する。第1の行活性化パルスVg=−10Vの第2の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=0V(本発明によると第3の記憶ライン信号の第2の部分)、及び結果として画素電極電圧VpはVp=+15VからVp=0Vへジャンプし、そして次に0Vから+15Vへ変化する。次に、第1の行不活性化パルスVg=+25Vが開始され、そして結果として画素電極電圧Vpは+15Vから例えば+18Vへジャンプし、そして次に+18Vから例えば+16Vへ向かってゆっくりと変化する。第1の行不活性化パルスVg=+25Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=+15V、及び結果として画素電極電圧Vpは例えば+16Vから例えば+31Vへジャンプし、そして次に+31Vから+15Vへ変化する。第2の行活性化パルスVg=−10Vの第2の部分の間、列電圧Vc=+15V、記憶ラインパルスVs=0V、及び結果として画素電極電圧Vpは+15Vから0Vへジャンプし、そして次に0Vから+15Vへ変化する。次に、第2の行不活性化パルスVg=+25Vが開始する等である。
図10A及び図10Bの両図では、共通電極は、例えば+2V又は+3Vの一定電圧で駆動されるとする。明らかに、行活性化パルスの負の極値は、−25Vから−10Vへ減少され得る。必要な(最小)行電極電圧振幅は、従って+50Vから+35Vへ減少され、共通に利用可能なドライバの使用を可能にし、及び電力消費を低減する。
この場合、記憶ラインパルスの端は、望ましくは行活性化パルスの端より先行し、所望の結果を得る。記憶ラインドライバ60は再び、行ドライバ40に統合されて良い。この場合のみ、記憶ラインパルスの端と行活性化パルスの端は、同時に発生しないことが望ましい。
図11は、従来の駆動方式、及び図9による駆動方式について反射率[in%]対時間[ミリ秒]により示す。明らかに、従来の駆動方式と図9による駆動方式を介して駆動される画素の間の差異は無視できる。
図12は、従来の駆動方式、及び図10による駆動方式について反射率[in%]対時間[ミリ秒]により示す。明らかに、従来の駆動方式と図10による駆動方式を介して駆動される画素の間の差異は無視できる。
本発明によると、代案として、記憶ラインドライバ60に記憶ライン交番パルス(本発明によると第4の記憶ライン信号)を生成させ、必要な(最小)共通電極電圧振幅を減少させることが可能である。これは図13に開示される。
図13Aでは、第1の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=0V、正の記憶ライン交番パルスVs=+15V(本発明によると第4の記憶ライン信号の第1の部分)、及び結果として画素電極電圧VpはVp=+15VからVp=0Vへ変化する。第1の行活性化パルスVg=−10Vの第2の部分の間、列電圧Vc=−15V、負の記憶ライン交番パルスVs=−15V(本発明によると第4の記憶ライン信号の第2の部分)、及び結果として画素電極電圧VpはVp=0VからVp=−30Vへ変化する。次に、第1の行不活性化パルスVg=+40Vが開始する。記憶ライン交番パルスVsが継続するので、画素電極電圧Vpは、0Vから−30Vへジャンプ及び戻りを続ける。第1の行不活性化パルスVg=+40Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=0V、正の記憶ライン交番パルスVs=+15V、及び結果として画素電極電圧Vp=0Vである。第2の行活性化パルスの第2の部分Vg=−10Vの間、列電圧Vc=−15V、負の記憶ライン交番パルスVs=−15V、及び結果として画素電極電圧Vp=−30Vである。次に、第2の行不活性化パルスVg=+40Vが開始する等である。
図13Bでは、第1の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=0V、正の記憶ライン交番パルスVs=+15V(本発明によると第4の記憶ライン信号の第1の部分)、及び結果として画素電極電圧VpはVp=+15VからVp=0Vへ変化する。第1の行活性化パルスVg=−10Vの第2の部分の間、列電圧Vc=0V、負の記憶ライン交番パルスVs=−15V(本発明によると第4の記憶ライン信号の第2の部分)、及び結果として画素電極電圧Vpは0Vから−30Vへジャンプし、そして次にVp=−30Vから0Vへ変化する。次に、第1の行不活性化パルスVg=+40Vが開始する。記憶ライン交番パルスVsが継続するので、画素電極電圧Vpは、+30Vから0Vへジャンプ及び戻りを続ける。第1の行不活性化パルスVg=+40Vの間、列電圧Vc=0Vである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第2の行活性化パルスVg=−10Vの第1の部分の間、列電圧Vc=0V、正の記憶ライン交番パルスVs=+15V、及び結果として画素電極電圧Vpは+30Vから0Vへ変化する。第2の行活性化パルスVg=−10Vの第2の部分の間、列電圧Vc=0V、負の記憶ライン交番パルスVs=−15V、及び結果として画素電極電圧Vpは0Vから−30Vへジャンプし、そして次に−30Vから0Vへ変化する。次に、第2の行不活性化パルスVg=+40Vが開始する等である。
図13A及び図13Bの両図では、明らかに、列活性化パルスの正の極値は、+15Vから0Vへ減少され得る。必要な(最小)列電極電圧振幅は、従って+30Vから+15Vへ減少され、より安価なドライバの使用を可能にし、及び電力消費を低減する。画素にかかる高周波数電圧Vpに関し、これら電圧の周波数は、画素が各変化に追従できないほど高い。その代わり、画素はこれら電圧の平均値に追従する。
記憶ラインドライバ60により生成された交番パルスは、最高でも行活性化パルスの期間の周期を有する。望ましくは、この周期は、この行活性化パルスの期間、又はこの期間の半分、又はこの期間の3分の1又は4分の1等に等しい。
交番パルスを、記憶キャパシターを介し画素へ供給する記憶ラインドライバ60を支援するため、共通電極ドライバ25は、共通電極22を介し画素11へ追加の交番パルスを供給するために用いられて良い。
全てのライン62、63は、それらが全て並列に駆動されるよう、互いに結合されて良い。この効果的な例では、1つの記憶ラインドライバ60が用いられ、交番パルスを全ての記憶ライン62、63に同時に供給する。
図7、9、10及び13では、他の振幅、他の(パルス)期間、他の(パルス)同時開始時刻、他の(パルス)同時終了時刻、他の及び/又はより多くの記憶ラインパルス部分(例えば図9又は図10)及び/又は他のデューティーサイクルが、本発明の範囲から逸脱することなく用いられて良い。計算は、場合によっては本発明による記憶ラインの駆動がより高い記憶ライン電力消費を導入しうることを考慮にいれた場合でさえ、ディスプレイユニット全体の電力消費が低減されることを示している。より高い記憶ライン電力消費の増加分は、行電極及び/又は列電極を駆動するために必要な電力消費の減少分より常に小さい。更に、図7、9、10及び13に示される実施例は、より複雑な実施例と組み合わされて良い。本発明は、統合型及び非統合型ドライバのために用いられ得る。
第1の利点は、行の駆動電圧が50%まで低下するので、提案された駆動方式で、(統合型)ドライバの安定性が高くなることである。第2の利点は、低い駆動電圧のために、より小型のディスプレイユニット(より小型のドライバ、より小型のTFT)が作成され得ることである。第3の利点は、電力消費が駆動電圧に正比例するので、ディスプレイユニットの電力消費が低くなることである。提案された駆動方式は、全てのアクティブマトリックスディスプレイに適用可能である。提案された駆動方式は、統合型ドライバを有するディスプレイにおける適用に最も適する。提案された駆動方式はまた、電気泳動ディスプレイの他の駆動方式と組み合わせ可能である。
制御部20は、メモリー(示されない)等、例えば波形に関する情報を格納するルックアップテーブルメモリーを有する、及び/又はこのようなメモリーと結合される。本発明は、電気泳動ディスプレイパネルに限られず、双安定画素に基づく如何なるディスプレイパネルにも用いられ得る。
留意すべき点は、以上に説明された実施例は、本発明を制限するものではないことである。当業者は、請求の範囲から逸脱することなく、多くの代替の実施例を考案できるだろう。請求項では、括弧内の如何なる参照符号も、請求項を制限すると見なされるべきではない。「有する」の表現は、請求項に記載された以外の構成要素又は段階の存在を排除するものではない。要素に付される単数表記の語は、当該要素の複数の存在を排除するものではない。本発明は、複数の個別の要素を有するハードウェアにより、及び適切に設定されたコンピューターにより実施され得る。複数の手段を列挙した装置の請求項では、これら複数の手段は、1つ及び同一のハードウェア要素により実施され得る。特定の手段が相互に異なる従属請求項で引用されることは、これら手段の組み合わせが効果的に利用できないことを示すものではない。
Claims (16)
- ディスプレイユニットであって:
−記憶キャパシターを介し記憶ラインと結合された画素を備えるディスプレイパネル;及び
−必要な電極電圧振幅を減少するため前記記憶ラインを駆動する記憶ラインドライバ、を有するディスプレイユニット。 - スイッチング要素を介し前記画素と結合された電極を駆動する電極ドライバ、を更に有し、前記電極電圧振幅は前記電極の電圧振幅である、請求項1記載のディスプレイユニット。
- 前記電極は選択電極であり、前記選択電極ドライバは前記選択電極を活性化させる活性化パルスを生成するよう配置され、及び前記記憶ラインドライバは前記活性化パルスの少なくとも一部の間に、記憶ラインパルスを生成するよう配置される、請求項2記載のディスプレイユニット。
- 前記電極ドライバは、前記選択電極を不活性化する不活性化パルスを生成するよう更に配置される、請求項3記載のディスプレイユニット。
- 前記不活性化パルスは、前記必要な電極電圧振幅が減少されるように、減少された極値を有する、請求項4記載のディスプレイユニット。
- 前記活性化パルスは、前記必要な電極電圧振幅が減少されるように、減少された極値を有する、請求項3記載のディスプレイユニット。
- 前記活性化パルスの端は、前記記憶ラインパルスの端より先行するか又は一致する、請求項3記載のディスプレイユニット。
- 前記選択電極ドライバは、前記電極を駆動する第1の段、及び前記記憶ラインドライバを構成する第2の段とを有する、請求項3記載のディスプレイユニット。
- 前記電極はデータ電極であり、前記データ電極ドライバはデータパルスを生成するよう配置され、及び前記記憶ラインドライバは最高でも活性化パルスの期間の周期を有する交番パルスを生成するよう配置され、前記ディスプレイユニットは、
−選択電極を活性化する前記活性化パルスを生成する選択電極ドライバ、
を更に有する、請求項2記載のディスプレイユニット。 - 前記交番パルスで共通電極を駆動する共通電極ドライバ、を更に有する、請求項9記載のディスプレイユニット。
- −更なる記憶ラインは前記記憶ラインと結合され、更なる記憶キャパシターを介し前記更なる記憶ラインと結合された更なる画素を備えた前記ディスプレイパネル、を更に有し;
前記記憶ラインドライバは、両方の記憶ラインを同時に駆動するよう配置される、請求項9記載のディスプレイユニット。 - 前記データパルスは、前記必要な電極電圧振幅が減少されるように、減少された極値を有する、請求項9記載のディスプレイユニット。
- 制御部を更に有し、前記制御部は:
−振動データパルス;
−1つ以上のリセットデータパルス;及び
−1つ以上の駆動データパルス;
を前記画素に提供するよう適応される、請求項13記載のディスプレイユニット。 - ディスプレイ装置であって、請求項1記載のディスプレイユニットを有し、及び表示されるべき情報を格納する記憶媒体を更に有する、ディスプレイ装置。
- 方法であって、記憶キャパシターを介し記憶ラインと結合された画素を備えたディスプレイパネルを有するディスプレイユニットを駆動し、前記方法は、必要な電極電圧振幅を減少するために前記記憶ラインを駆動する段階を有する、ディスプレイユニット駆動方法。
- 処理プログラムであって、記憶キャパシターを介し記憶ラインと結合された画素を備えたディスプレイパネルを有するディスプレイユニットを駆動し、前記処理プログラムは、必要な電極電圧振幅を減少するために前記記憶ラインを駆動する機能を有する、ディスプレイユニット駆動処理プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04104519 | 2004-09-17 | ||
PCT/IB2005/053003 WO2006030384A2 (en) | 2004-09-17 | 2005-09-13 | Display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008513826A true JP2008513826A (ja) | 2008-05-01 |
Family
ID=35825416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007531918A Pending JP2008513826A (ja) | 2004-09-17 | 2005-09-13 | ディスプレイユニット、その駆動方法及び駆動処理プログラム、ディスプレイ装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080094314A1 (ja) |
EP (1) | EP1792297A2 (ja) |
JP (1) | JP2008513826A (ja) |
KR (1) | KR20070064428A (ja) |
CN (1) | CN101019165A (ja) |
TW (1) | TW200622969A (ja) |
WO (1) | WO2006030384A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022512474A (ja) * | 2018-12-30 | 2022-02-04 | イー インク カリフォルニア, エルエルシー | 電気光学ディスプレイ |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101681594B (zh) * | 2006-11-03 | 2012-07-11 | 创造者科技有限公司 | 显示器的顺序寻址 |
JP5378225B2 (ja) * | 2006-11-03 | 2013-12-25 | クリエイター テクノロジー ベー.フェー. | 電気泳動ディスプレイ装置およびその駆動方法 |
GB0622900D0 (en) * | 2006-11-16 | 2006-12-27 | Liquavista Bv | Display of electro-optic displays |
TWI400546B (zh) * | 2009-09-11 | 2013-07-01 | Prime View Int Co Ltd | 電泳顯示裝置及其顯示電路 |
CN102044217B (zh) * | 2009-10-15 | 2013-03-20 | 上海天马微电子有限公司 | 电泳显示装置 |
TWI688850B (zh) | 2013-08-13 | 2020-03-21 | 飛利斯有限公司 | 具有電子顯示器之物品 |
WO2015031426A1 (en) | 2013-08-27 | 2015-03-05 | Polyera Corporation | Flexible display and detection of flex state |
WO2015031501A1 (en) | 2013-08-27 | 2015-03-05 | Polyera Corporation | Attachable device having a flexible electronic component |
WO2015038684A1 (en) | 2013-09-10 | 2015-03-19 | Polyera Corporation | Attachable article with signaling, split display and messaging features |
JP2017504204A (ja) | 2013-12-24 | 2017-02-02 | ポリエラ コーポレイション | 可撓性電子構成要素のための支持構造 |
CN106031308B (zh) | 2013-12-24 | 2019-08-09 | 飞利斯有限公司 | 用于附接式二维挠性电子装置的支撑结构 |
WO2015100404A1 (en) | 2013-12-24 | 2015-07-02 | Polyera Corporation | Support structures for a flexible electronic component |
WO2015100224A1 (en) | 2013-12-24 | 2015-07-02 | Polyera Corporation | Flexible electronic display with user interface based on sensed movements |
US20150227245A1 (en) | 2014-02-10 | 2015-08-13 | Polyera Corporation | Attachable Device with Flexible Electronic Display Orientation Detection |
WO2015184045A2 (en) | 2014-05-28 | 2015-12-03 | Polyera Corporation | Device with flexible electronic components on multiple surfaces |
KR20160021942A (ko) * | 2014-08-18 | 2016-02-29 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
WO2016138356A1 (en) | 2015-02-26 | 2016-09-01 | Polyera Corporation | Attachable device having a flexible electronic component |
US10593272B2 (en) | 2016-03-09 | 2020-03-17 | E Ink Corporation | Drivers providing DC-balanced refresh sequences for color electrophoretic displays |
EP3427254A4 (en) * | 2016-03-09 | 2020-02-26 | E Ink Corporation | METHOD FOR CONTROLLING ELECTRO-OPTICAL DISPLAYS |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0535954B1 (en) * | 1991-10-04 | 1998-04-15 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
US5790090A (en) * | 1996-10-16 | 1998-08-04 | International Business Machines Corporation | Active matrix liquid crystal display with reduced drive pulse amplitudes |
JP3723747B2 (ja) * | 2000-06-16 | 2005-12-07 | 松下電器産業株式会社 | 表示装置およびその駆動方法 |
US6909413B2 (en) * | 2000-10-27 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Display device |
EP1239444A1 (en) * | 2001-03-06 | 2002-09-11 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device and method for driving the same |
US6864883B2 (en) * | 2001-08-24 | 2005-03-08 | Koninklijke Philips Electronics N.V. | Display device |
KR100826009B1 (ko) * | 2001-11-03 | 2008-04-29 | 엘지디스플레이 주식회사 | 일렉트로 루미네센스 패널 |
JP2003167551A (ja) * | 2001-11-28 | 2003-06-13 | Internatl Business Mach Corp <Ibm> | 画素回路の駆動方法、画素回路及びこれを用いたel表示装置並びに駆動制御装置 |
GB0130177D0 (en) * | 2001-12-18 | 2002-02-06 | Koninkl Philips Electronics Nv | Liquid crystal display and driver |
KR100853209B1 (ko) * | 2002-03-28 | 2008-08-20 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 장치 |
GB0216904D0 (en) * | 2002-07-20 | 2002-08-28 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display device |
-
2005
- 2005-09-13 JP JP2007531918A patent/JP2008513826A/ja active Pending
- 2005-09-13 CN CNA200580031083XA patent/CN101019165A/zh active Pending
- 2005-09-13 WO PCT/IB2005/053003 patent/WO2006030384A2/en not_active Application Discontinuation
- 2005-09-13 KR KR1020077006084A patent/KR20070064428A/ko not_active Application Discontinuation
- 2005-09-13 US US11/575,140 patent/US20080094314A1/en not_active Abandoned
- 2005-09-13 EP EP05799799A patent/EP1792297A2/en not_active Withdrawn
- 2005-09-14 TW TW094131770A patent/TW200622969A/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022512474A (ja) * | 2018-12-30 | 2022-02-04 | イー インク カリフォルニア, エルエルシー | 電気光学ディスプレイ |
JP7201816B2 (ja) | 2018-12-30 | 2023-01-10 | イー インク カリフォルニア, エルエルシー | 電気光学ディスプレイ |
JP7438314B2 (ja) | 2018-12-30 | 2024-02-26 | イー インク コーポレイション | 電気光学ディスプレイ |
Also Published As
Publication number | Publication date |
---|---|
WO2006030384A2 (en) | 2006-03-23 |
KR20070064428A (ko) | 2007-06-20 |
CN101019165A (zh) | 2007-08-15 |
WO2006030384A3 (en) | 2006-07-20 |
EP1792297A2 (en) | 2007-06-06 |
TW200622969A (en) | 2006-07-01 |
US20080094314A1 (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008513826A (ja) | ディスプレイユニット、その駆動方法及び駆動処理プログラム、ディスプレイ装置 | |
US8300006B2 (en) | Electrophoretic display unit | |
JP4634996B2 (ja) | 双安定マトリクス型ディスプレイ装置の駆動 | |
JP4881301B2 (ja) | 電気泳動型表示装置における改善されたスクロール機能 | |
KR20070004628A (ko) | 디스플레이 유닛 | |
US7839381B2 (en) | Driving method for an electrophoretic display with accurate greyscale and minimized average power consumption | |
JP5604109B2 (ja) | 電気泳動ディスプレイ装置及びその駆動方法 | |
US20060077190A1 (en) | Driving an electrophoretic display | |
US20060050050A1 (en) | Driving a bi-stable matrix display device | |
JP2007531002A (ja) | 初期の光学状態にかかわらず均一な画像安定性を有する電気泳動ディスプレイ | |
JP2007507738A (ja) | 電気泳動ディスプレイユニット | |
KR101247681B1 (ko) | 액티브 매트릭스 백플레인들을 사용하는 비디오 속도 콜레스테릭 lcd 구동 | |
US20060279526A1 (en) | Electrophoretic display unit | |
JP2007505339A (ja) | 高フレームレートおよび低ピーク消費電力での電気泳動ディスプレイの駆動方法 | |
US20060170647A1 (en) | Electrophoretic display unit | |
KR20060029180A (ko) | 전기 영동 디스플레이 유닛 |