JP2008513826A

JP2008513826A - ディスプレイユニット、その駆動方法及び駆動処理プログラム、ディスプレイ装置

Info

Publication number: JP2008513826A
Application number: JP2007531918A
Authority: JP
Inventors: ハイテマ，エドゼル; エーカイェク，カレル
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-09-17
Filing date: 2005-09-13
Publication date: 2008-05-01
Also published as: WO2006030384A2; KR20070064428A; CN101019165A; WO2006030384A3; EP1792297A2; TW200622969A; US20080094314A1

Abstract

ディスプレイユニット（１）が提供され、ディスプレイユニット（１）は、記憶キャパシターを介し記憶ライン（６２、６３）と結合された画素を備えたディスプレイパネル（５０）を有する。記憶ラインドライバ（６０、７０）は、記憶ライン（６２、６３）を駆動し、行電極（４１、４２、４３、４４、４５、４９）及び列電極（３１、３２、３４、３５、３９）のような電極の必要な電極電圧振幅を減少する。記憶ラインパルスは、行活性化パルスの少なくとも一部の間に生成される。次に行活性化電圧又は行不活性化電圧は、必要な電極電圧振幅が減少されるよう、減少された値を得る。代案として、最高でも行活性化パルスの周期を有する交番記憶ラインパルスが、生成される。次にデータパルスは、必要な電極電圧振幅が減少されるよう、減少された値を得る。この結果、ドライバはより安定し、ディスプレイユニットは小型化され、全体の電力消費は低減され、共通に利用可能な行ドライバ及び安価な列ドライバを可能にする。

Description

本発明は、ディスプレイユニット、ディスプレイユニットを有するディスプレイ装置、ディスプレイユニットを駆動する方法、及びディスプレイユニットを駆動する処理プログラムに関する。

この種のディスプレイ装置の例は、モニター、ラップトップコンピューター、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話及び電子ブック、電子新聞、及び電子雑誌である。

従来のディスプレイユニットは、特許文献１から知られている。特許文献１は、行及び列に配置された画素を備えたディスプレイパネルを有する電気泳動ディスプレイユニットを開示している。各画素は記憶キャパシターと結合される。ディスプレイパネルは、行毎に記憶ラインを更に有する。行内の画素と結合された記憶キャパシターは、全て同一の記憶ラインと結合される。各画素は、共通電極又は対極と更に結合され、及び画素電極を介しトランジスターのドレインと結合される。トランジスターのソースは列電極又はデータ電極と結合され、及びトランジスターのゲートは行電極又は選択電極と結合される。画素、トランジスター、及び行及び列電極のこの配置は、合同でアクティブマトリックスを形成する。行ドライバ又は選択ドライバは、行駆動信号又は画素の行を選択する選択信号を供給する。また列ドライバ又はデータドライバは、列電極及びトランジスターを介し選択された画素の行に列駆動信号又はデータ信号を供給する。

例えば各画素は、帯電した粒子を有するマイクロカプセルに一致する。画素電極に印加される正又は負の電圧に依存して、粒子は移動し、そして画素は白／有色になるか又は視聴者に対し暗くなる。電界が除去されると、ディスプレイユニットは得られた状態のまま維持し、そして双安定特性を示す。

知られているディスプレイユニットは、特に電極が比較的高い電圧振幅を必要とするという事実のため、不利である。結果として、電極ドライバは、共通に利用可能なドライバになり得ず、このような例外的環境のために設計され製造されなければならない。このためドライバはより高価になる。更に、比較的高い電圧振幅は、結果としてディスプレイユニットの電力消費を比較的高くする。
米国特許出願第２００３／００４３１３８Ａ１号明細書

本発明の目的は、特に、少なくとも１つの電極が減少された電圧振幅を有するディスプレイユニットを提供することである。

本発明の更なる目的は、特に、ディスプレイユニットが少なくとも１つの電極において減少された電圧振幅を有する、ディスプレイユニットを備えたディスプレイ装置、ディスプレイユニットを駆動する方法、及びディスプレイユニットを駆動する処理プログラムを提供することである。

本発明によるディスプレイユニットは、記憶キャパシターを介し記憶ラインと結合された画素を備えるディスプレイパネル、及び必要な電極電圧振幅を減少するため前記記憶ラインを駆動する記憶ラインドライバ、を有する。

記憶ラインを駆動する記憶ラインドライバは、従来、一般的である。しかしながら、記憶ラインを駆動するこの従来技術は、画素に追加電圧を供給し、画素の付加的作用を生じるために実施される。本発明によると、記憶ラインの駆動は、必要な（最小）電極電圧振幅を減少するために実施される。更に列電極では、記憶ラインは、列ドライバが減少された電圧振幅を使用し、画素を少なくともユーザーの目には従来通り動作させ得るような方法で、駆動される。行電極では、記憶ラインは、行ドライバが減少された電圧振幅を使用し、トランジスターを従来通り動作させ得るような方法で、駆動される。結果として、共通利用可能なドライバが用いられ、そしてディスプレイユニットの電力消費は低減され得る。

留意すべき点は、特許文献１が駆動回路手段により生成された電圧を変更しフリッカのようなディスプレイのアーティファクトを補償する、補正手段の導入を開示していることである。これは、必要な電極電圧振幅を減少することには役立たない。

本発明によるディスプレイユニットの実施例は、スイッチング要素を介し画素と結合された電極を駆動する電極ドライバ、を更に有し、電極電圧振幅は当該電極の電圧振幅である、ことにより定められる。当該スイッチング要素は、他のスイッチング要素を除外することなく、上述のトランジスターを有して良い。

本発明によるディスプレイユニットの実施例は、選択電極である電極、当該選択電極を活性化させる活性化パルスを生成するよう配置された選択電極ドライバ、及び活性化パルスの少なくとも一部の間、記憶ラインパルスを生成するよう配置された記憶ラインドライバ、により定められる。活性化パルスの少なくとも一部の間、記憶キャパシターを介し及び画素を介し、活性化パルスを受信するスイッチング要素へ記憶ラインパルスを供給することにより、選択電極ドライバは、減少された電圧振幅を用い、トランジスターを従来通り動作させ得る。

本発明によるディスプレイユニットの実施例は、選択電極を不活性化する不活性化パルスを生成するよう更に配置された電極ドライバにより定められる。行選択パルスとしても知られている活性化パルスの場合、不活性化パルスもまた、行の非選択パルスとして知られている。

本発明によるディスプレイユニットの実施例は、必要な電極電圧振幅が減少されるような減少された極値を有する不活性化パルスにより定められる。この場合、選択電極の必要な電圧振幅は、不活性化パルスの極値を減少することにより減少される。

本発明によるディスプレイユニットの実施例は、必要な電圧振幅が縮小されるような減少された極値を有する活性化パルスにより定められる。この場合、選択電極の必要な電圧振幅は、活性化パルスの極値を減少することにより減少される。

本発明によるディスプレイユニットの実施例は、記憶ラインパルスの端より先行する又は記憶ラインパルスの端と対応する活性化パルスの端により定められる。所謂、キックバック電圧を回避するため、活性化パルスの端は、望ましくは記憶ラインパルスの端を超えるべきではない。

本発明によるディスプレイユニットの実施例は、電極を駆動する第１の段と記憶ラインドライバを構成する第２の段とを有する選択電極ドライバにより定められる。この効果的な例では、２つの出力段を備える１つの選択電極ドライバのみが（所定の数の選択電極に）用いられ、活性化パルス及び記憶ラインパルスを生成する。これら２つのパルスは、多くの類似点を有して良い。

本発明によるディスプレイユニットの実施例は、データ電極である電極、データパルスを生成するよう配置されたデータ電極ドライバ、及び最高でも活性化パルスの期間の周期を有する交番パルスを生成するよう配置された記憶ラインドライバ、により定められる。ディスプレイユニットは、選択電極を活性化する活性化パルスを生成する選択電極ドライバを更に有する。最高でも活性化パルスの期間の周期を有する交番パルスを記憶キャパシターを介し画素に供給することにより、当該画素は、活性化パルスを受信するスイッチング要素を介しデータを読み込み、データ電極ドライバは、減少された電圧振幅を用い、少なくともユーザーの目には従来通り画素を動作させ得る。

本発明によるディスプレイユニットの実施例は、共通電極を交番パルスで駆動する共通電極ドライバ、を更に有することにより定められる。交番パルスを記憶キャパシターを介し画素へ供給する記憶ラインドライバを支援するため、共通電極ドライバは、共通電極を介し画素へ追加の交番パルスを供給するために用いられる。

本発明によるディスプレイユニットの実施例は、更なる記憶ラインは記憶ラインと結合され、更なる記憶キャパシターを介し前記更なる記憶ラインと結合された更なる画素を備えたディスプレイパネルを更に有し、記憶ラインドライバは両方の記憶ラインを同時に駆動するよう配置される、ことにより定められる。この効果的な例では、１つの記憶ラインドライバが用いられ、交番パルスを全ての記憶ラインに同時に供給する。

本発明によるディスプレイユニットの実施例は、必要な電圧振幅が減少されるような減少された極値を有するデータパルスにより定められる。この場合、データ電極の必要な電圧振幅は、データパルスの極値を減少することにより減少される。

本発明によるディスプレイユニットの実施例は、振動データパルス、１つ以上のリセットデータパルス、及び１つ以上の駆動データパルスを画素に提供するよう適応される制御部を更に有することにより定められる。振動データパルスは、電気泳動ディスプレイユニットの光応答が画素の履歴に依存する度合いを減少させる。振動データパルスは、２つの電極の一方で電気泳動粒子を定常状態から解放するために十分なエネルギーを示すパルスを有するが、電気泳動粒子を他方の電極へ到達させるには低過ぎる。画素の履歴への依存度が減少するので、同一データに対する光応答は、画素の履歴に無関係に実質的に等しい。基本的機構は、ディスプレイ装置が所定の状態、例えば黒色状態に切り替えられた後、電気泳動粒子が定常状態になるという事実により説明され得る。続いて白色状態への切り替えが実行されると、粒子の起動速度はゼロに近いので、粒子のモーメントは低い。この結果、画素の履歴への依存度は高くなる。その結果、この高い依存度を克服するため切り替え時間が長くなる。振動データパルスの適用は、電気泳動粒子のモーメントを増大し、そして従って依存度を減少し、結果として切り替え時間が短くなる。リセットデータパルスは、駆動データパルスより先行し、駆動データパルスの固定開始点（固定黒色又は固定白色）を定めることにより、ディスプレイユニットの光応答を更に向上する。代案として、リセットデータパルスは、駆動データパルスより先行し、駆動データパルスの可動開始点（続いて生じる駆動データパルスにより定められるべきグレー値に従い選択されるべき、及び当該グレー値に最も近い黒色又は白色）を定めることにより、ディスプレイユニットの光応答を更に向上する。

本発明によるディスプレイ装置は、電子ブックであって良く、情報を格納する記憶媒体は、メモリースティック、集積回路、光又は磁気ディスクのようなメモリー又は例えばディスプレイユニットに表示されるべき本の内容を格納する他の記憶装置であって良い。

本発明による方法及び本発明による処理プログラムの実施例は、本発明によるディスプレイユニットの実施例と一致する。

本発明は、特に、記憶ラインが記憶キャパシター、画素及びスイッチング要素を介し電極と結合されるという見識に基づき、及び特に当該電極の必要な電極電圧振幅が記憶ラインを駆動することにより減少され得るという基本的考えに基づく。

本発明は問題を解決し、特に、少なくとも１つの電極が減少された電圧振幅を有するディスプレイユニットを提供する。また本発明は、特にディスプレイユニットの電力消費が減少されるという点で有利である。更に、共通に利用可能なドライバが用いられて良い。

本発明のこれら及び他の態様は、以下に記載される実施例を参照し明らかになる。

図１（断面図）に示されたディスプレイユニットの双安定画素１１は、下部基板２（プラスチック又はガラス等）、接着剤層３及び共通電極４の間に存在する電子インクを備えた電気泳動フィルム（基本基板２の上の積層）を有する。接着剤層３は、透過画素電極５を設けられる。電子インクは、直径約１０乃至５０ミクロンの複数のマイクロカプセル７を有する。各マイクロカプセル７は、流動体１０内に浮遊した、正に帯電した白色粒子８及び負に帯電した黒色粒子９を有する。正電圧が画素電極５に印加されると、白色粒子８は、マイクロカプセル７の共通電極４に向けられた側に移動する。そして画素は視聴者に見えるようになる。同時に、黒色粒子９は、視聴者から隠されたマイクロカプセル７の反対側に移動する。画素電極５に負電圧を印加することにより、黒色粒子９は、マイクロカプセル７の共通電極４に向けられた側に移動する。そして画素は視聴者に暗く見えるようになる（示されない）。電界が除去されると、粒子８、９は得られた状態のままで、そしてディスプレイは双安定特性を示し実質的に如何なる電力も消費しない。代案のシステムでは、粒子は、同一基板に位置付けられて良い電極により駆動され、面内方向に移動して良い。

図２に示される（電気泳動）ディスプレイユニット１は、ライン又は行又は選択電極４１、４５、４９及び列又はデータ電極３１、３２、３９の交差する領域に画素１１のマトリックスを有するディスプレイパネル５０を有する。これら画素１１は、全て共通電極２２と結合される。また各画素１１は、当該画素の画素電極５と結合される。ディスプレイユニット１は、行電極４１、４５、４９と結合された選択駆動回路４０（ライン又は行又は選択ドライバ）、及び列電極３１、３２、３９と結合されたデータ駆動回路３０（列又はデータドライバ）、を更に有し、及び画素１１毎に能動スイッチング要素１２を有する。ディスプレイユニット１は、これら能動スイッチング要素１２（この例では、（薄膜）トランジスター）により駆動される。選択駆動回路４０は、行電極４１、４５、４９を連続的に選択する。同時にデータ駆動回路３０は、データ信号を列電極３１、３２、３９に提供する。望ましくは、制御部２０は、先ず入力２１を介し到着する入力データを処理し、そして次にデータ信号を生成する。データ駆動回路３０及び選択駆動回路４０の間の相互同期は、駆動ライン２３及び２４を介し行われる。選択駆動回路４０からの選択信号は、トランジスター１２を介し画素電極５を選択する。トランジスター１２のドレイン電極は、画素電極５と電気的に結合され、トランジスター１２のゲート電極は、行電極４１、４５、４９と電気的に結合され、そしてトランジスター１２のソース電極は、列電極３１、３２、３９と電気的に結合される。列電極３１、３２，３９に現れるデータ信号は、同時にトランジスター１２のドレイン電極と結合された画素１１の画素電極５へ転送される。トランジスターの代わりに、ダイオード、ＭＩＭ等の他のスイッチング要素が用いられ得る。データ信号及び選択信号は、共に駆動信号（の部分）を形成する。

入力２１を介して受信可能な画像情報のような入力データは、制御部２０により処理される。更に、制御部２０は、新しい画像に関する新しい画像情報の到着を検出し、応答して受信した画像情報の処理を開始する。画像情報のこの処理は、新しい画像情報の読み込み、制御部２０のメモリーに格納された前の画像及び新しい画像の比較、温度センサーとの相互作用、駆動波形などのルックアップテーブルを有するメモリーのアクセス、を有して良い。最後に、制御部２０は、画像情報のこの処理が準備できた時を検出する。

次に、制御部２０は、データ駆動回路３０へ駆動ライン２３を介し供給されるべきデータ信号を生成し、そして選択駆動回路４０へ駆動ライン２４を介し供給されるべき選択信号を生成する。これらデータ信号は、全ての画素１１で同一の、データと独立な信号、及び画素１１毎に変化して良い又は変化しない、データに依存する信号を有する。データと独立な信号は振動データパルスを有し、データに依存する信号は１つ以上のリセットデータパルス及び１つ以上の駆動データパルスを有する。これらの振動データパルスは、２つの電極５、６の一方で（電気泳動）粒子８、９を定常状態から解放するために十分なエネルギーを示すパルスを有するが、粒子８、９を他方の電極５、６へ到達させるには低過ぎる。画素の履歴への依存度が減少するので、同一データに対する光応答は、画素１１の履歴に無関係に実質的に等しい。従って、振動データパルスは、ディスプレイユニットの光応答が画素１１の履歴に依存する度合いを減少させる。リセットデータパルスは、駆動データパルスより先行し、駆動データパルスの可動開始点を定めることにより、ディスプレイユニットの光応答を更に向上する。この開始点は、続いて生じる駆動データパルスにより定められるグレー値に依存して選択されるべき及び当該グレー値に最も近い黒色又は白色レベルであって良い。代案として、リセットデータパルスは、データと独立な信号の部分を形成して良く、及び駆動データパルスより先行し、駆動データパルスの固定開始点を定めることにより、ディスプレイユニットの光応答を更に向上して良い。この開始点は、固定黒色又は固定白色レベルであって良い。

図３は、（電気泳動）ディスプレイユニット１を駆動するための、画素１１の両端の電圧を表す波形を時間ｔの関数として示す。この波形は、データ駆動回路３０を介し供給されるデータ信号を用い生成される。波形は、第１の振動データパルスＳｈ_１を有する。第１の振動データパルスＳｈ_１の後に１つ以上のリセットデータパルスＲ、第２の振動データパルスＳｈ_２及び１つ以上の駆動データパルスＤｒが続く。例えば、１６個の異なる波形は、制御部２０の部分を形成する及び／又は制御部２０と結合されるメモリー、例えばルックアップテーブルメモリーに格納される。入力２１を介し受信したデータに応じて、制御部２０は、画素１１のために波形を選択し、そして対応する選択信号及びデータ信号を、対応する駆動回路３０、４０及び対応するトランジスター１２を介し対応する画素１１へ供給する。

フレーム期間は、ディスプレイユニット１内の全ての画素１１を（各行を１行ずつ駆動することにより、及び全ての列を行毎に１回同時に駆動することにより）１回駆動するために用いられる時間間隔に一致する。データに依存する又はデータと独立な信号をフレームの間、画素１１に供給するため、データ駆動回路３０は、行内の全ての画素１１がこれらデータに依存する又はデータと独立な信号を同時に受信するよう、制御部２０により制御される。これは行毎に行われ、制御部２０は、行が１行ずつ選択されるように（選択された行内の全てのトランジスター１２が導通状態になるように）、選択駆動回路４０を制御する。

フレームの第１のセットの間、第１及び第２の振動データパルスＳｈ_１及びＳｈ_２は、画素１１に供給され、各振動データパルスは、１フレーム周期の期間を有する。開始時の振動データパルスは、例えば正の振幅を有し、次の振動データパルスは負の振幅を有し、そして更に次の振動データパルスは正の振幅を有する等である。従って、これら交番の振動データパルスは、フレーム期間が比較的短い限り、画素１１により表示されるグレー値を変化しない。

１つ以上のフレーム周期を有するフレームの第２のセットの間、リセットデータパルスＲの組み合わせが供給される。これは以下に更に議論される。１つ以上のフレーム周期を有するフレームの第３のセットの間、駆動データパルスＤｒの組み合わせが供給され、駆動データパルスＤｒの組み合わせは、ゼロフレーム周期の期間を有し実際にゼロ振幅を有するパルスであるか、又は１、２乃至例えば１５個のフレーム周期の期間を有するかのどちらかである。これにより、ゼロフレーム周期の期間を有する駆動データパルスＤｒは、例えばフルブラックを表示する画素１１に対応する（画素１１が既にフルブラックを表示している場合、特定のグレー値を表示する場合、ゼロフレーム周期の期間を有する駆動データパルスで駆動される場合、言い換えるとゼロ振幅を有するデータパルスで駆動される場合、このグレー値は不変のままである）。１５個のフレーム周期の期間を有する駆動データパルスの組合せは、１５個の連続するパルスを有し、及び例えばフルホワイトを表示する画素１１に対応する。また１乃至１４個のフレーム周期の期間を有する駆動データパルスＤｒの組合せは、１乃至１４個の連続するデータパルスを有し、及び例えばフルブラックとフルホワイトの間の限られた数のグレー値の１つを表示する画素１１に対応する。

リセットデータパルスＲは、駆動データパルスＤｒより先行し、駆動データパルスＤｒの固定開始点（固定黒色又は固定白色）を定めることにより、ディスプレイユニット１の光応答を更に向上する。代案として、リセットデータパルスＲは、駆動データパルスＤｒより先行し、駆動データパルスＤｒの可動開始点（続いて生じる駆動データパルスにより定められるべきグレー値に従い選択されるべき、及び当該グレー値に最も近い黒色又は白色）を定めることにより、ディスプレイユニットの光応答を更に向上する。

図４は、ディスプレイパネル５０の一部を図示する。この部分は、４個の画素１１を有する。第１の画素１１は、トランジスター１２を介し行電極４３及び列電極３４と結合される。第２の画素１１は、トランジスター１２を介し行電極４３及び列電極３５と結合される。第３の画素１１は、トランジスター１２を介し行電極４４及び列電極３４と結合される。第４の画素１１は、トランジスター１２を介し行電極４４及び列電極３５と結合される。第１及び第２の画素１１は、それぞれ記憶キャパシター１３を介し記憶ライン６２と結合される。また第３及び第４の画素１１は、それぞれ記憶キャパシター１３を介記憶ライン６３と結合される。記憶ライン６２及び６３は、記憶ラインドライバ６０と結合される。画素１１は、共通電極ドライバ２５と結合される共通電極２２と更に結合される。これらドライバ２５及び６０は、制御部２０と更に結合される。記憶キャパシター１３は、画素１１の信号の安定性を向上する。更に、加えて、４個の寄生キャパシター１４が開示される。各寄生キャパシター１４は、トランジスター１２のドレイン・ゲート接合キャパシターを表す。

実際には、記憶キャパシター１３は、画素１１及び寄生キャパシター１４の容量より１０乃至１００倍大きい。フレームの終了時、この寄生キャパシター１４は、当該寄生キャパシター１４の画素１１に電圧ジャンプを導入する。この電圧ジャンプはまた、所謂、キックバック電圧として知られている。キックバック電圧振幅は、例えば約２５ボルトのゲート電圧振幅に対し約２．５ボルトであり、また例えば約５０ボルトのゲート電圧振幅に対し約５ボルトである。これは、一方で寄生キャパシター１４と寄生キャパシター１４の和との間の関係、他方で記憶キャパシター１３と画素１１の容量との間の関係から引き出され得る。フレーム終了時のキックバック電圧は、結果としてゲート不活性化電圧の値を増大させ、ディスプレイのアーティファクトを生じ得る。従来技術では、例えば記憶ラインドライバ６０又は例えば共通電極ドライバ２５は、このようなディスプレイのアーティファクトを補償するために用いられる。

Ｅインクを備えた高分子電子技術のアクティブマトリックスバックプレーンでは、標準的な電圧は、−２５Ｖの行活性化電圧、＋２５Ｖの行不活性化電圧、−１５Ｖから＋１５Ｖの間の列電圧、及び５Ｖの共通電極電圧である。行不活性化電圧は、最大列電圧より１０Ｖ高く設定される。これは、最も高い画素電圧が＋１５Ｖ＋５Ｖ＝＋２０Ｖであるからである。行不活性化電圧はこの最大画素電圧より高くなければならないので、＋２５Ｖが最低の可能な行不活性化電圧である。キックバック電圧なしでは、行不活性化電圧は５Ｖだけ減少され得る。この結果、行電圧振幅は５０Ｖの代わりに４５Ｖになる。４５Ｖの行電圧振幅は、−１０％に相当する。従って、例えばキックバック電圧を除去することにより、行電圧振幅は１０％だけ減少され得る。

本発明によると、記憶ラインドライバ６０、７０は、必要な電極電圧振幅が減少されるよう、記憶ライン６２を駆動するために用いられる。これは、図７、９、１０及び１３を通じ、図６Ａ及び図６Ｂを考慮して説明される。図６Ａは、負の画素電極信号Ｖｐに対する従来の行電極信号Ｖｇ及び従来の列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により示す。また図６Ｂは、正の画素電極信号Ｖｐに対する従来の行電極信号Ｖｇ及び従来の列電極信号Ｖｃを電圧［ボルト］対時間［ミリ秒］により示す。

図６Ａでは、第１の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝−１５Ｖ、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝−１５Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋２５Ｖが開始され、そして結果として画素電極電圧Ｖｐは−１５Ｖから−１０Ｖへジャンプし（キックバック）、そして次に−１０Ｖから例えば−８Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２５Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝−１５Ｖ、及び結果として画素電極電圧ＶｐはＶｐ＝-８ＶからＶｐ＝−１３Ｖへジャンプし、そして次にＶｐ＝−１３Ｖから−１５Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋２５Ｖが開始する等である。

図６Ｂでは、第１の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝＋１５Ｖ、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝＋１５Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋２５Ｖが開始され、そして結果として画素電極電圧Ｖｐは＋１５Ｖから＋２０Ｖへジャンプし（キックバック）、そして次に＋２０Ｖから例えば＋１８Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２５Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝＋１５Ｖ、及び結果として画素電極電圧ＶｐはＶｐ＝＋１８Ｖから＋１３Ｖへジャンプし、そして次にＶｐ＝＋１３ＶからＶｐ＝＋１５Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋２５Ｖが開始する等である。

図６Ａ及び図６Ｂでは、パルスはｐ型ＴＦＴを有する高分子電子技術のアクティブマトリックスバックプレーンに適用されるとして示される。ｎ型ＴＦＴ（例えばアモルファスシリコン）では、行パルス及び共通電極電圧の極性は反転される。図６Ａでは、画素は−１５Ｖ（例えば白色画素）へ変化する。図６Ｂでは、画素は＋１５Ｖ（例えば黒色画素）へ変化する。キックバック電圧の影響により、全ての画素はライン選択期間の終了時に異なる電圧レベルになる。ｐ型ＴＦＴでは、ｐ型ＴＦＴは行電圧を低くすることにより導通状態へ切り替えられ、キックバック電圧は常に正である。一方、ｎ型ＴＦＴでは、キックバック電圧は常に負である。これは、共通電極電圧を例えば５Ｖの一定電圧のようにキックバック電圧の値に調整することにより補償され得る。これは図６に示されない。

図６から分かるように、必要な（最小）行電極電圧振幅又は必要な（最小）選択電極電圧振幅は、約５０Ｖである。これは比較的高く、結果として共通に利用可能なドライバが使用できず、電力消費が比較的高くなる。本発明によると、行活性化パルスの少なくとも一部の間に、記憶ラインドライバ６０に記憶ラインパルス（本発明によると第１の記憶ライン信号）を生成させることにより、この必要な（最小）行電極電圧振幅は、減少され得る。これは図７に開示される。

図７Ａでは、第１の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝−１５Ｖ、記憶ラインパルスＶｓ＝＋５Ｖ（本発明によると第１の記憶ライン信号）、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝−１５Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋２０Ｖが開始され、そして結果として画素電極電圧Ｖｐは−１５Ｖから例えば−１３Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２０Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝−１５Ｖ、記憶ラインパルスＶｓ＝＋５Ｖ、及び結果として画素電極電圧Ｖｐは−１３Ｖから−１５Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋２０Ｖが開始する等である。

図７Ｂでは、第１の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋５Ｖ（本発明によると第１の記憶ライン信号）、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝＋１５Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋２０Ｖが開始され、そして結果として画素電極電圧Ｖｐは＋１５Ｖから例えば＋１３Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２０Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−２５Ｖの間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋５Ｖ、及び結果として画素電極電圧ＶｐはＶｐ＝＋１３ＶからＶｐ＝＋１５Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋２０Ｖが開始する等である。

明らかに、キックバックジャンプは、もはや存在しない。また結果として行不活性化パルスの正の極値は、＋２５Ｖから＋２０Ｖへ減少され得る。必要な（最小）行電極電圧振幅は、従って＋５０Ｖから＋４５Ｖへ減少され、共通に利用可能なドライバの使用を可能にし、及び電力消費を低減する。

行活性化パルスの端は、記憶ラインパルスの端より先行するか又は一致する。所謂、キックバック電圧を回避するため、行活性化パルスの端は、望ましくは記憶ラインパルスの端を超えるべきではない。

大体の場合、記憶ラインパルスが行活性化パルスと同時に起こるので、記憶ラインドライバ６０は、行ドライバ４０に統合されて良い。図５に例が示される。

図５は、ディスプレイパネル５０の一部を図示する。この部分は、図４に示される部分に一致するが、記憶ライン６２及び６３が行ドライバ７０又は選択ドライバ７０と結合される点が異なる。この行ドライバ７０又は選択ドライバ７０は、選択電極４２−４４を駆動する第１の段７１、及び図４に開示されたような記憶ラインドライバ６０を構成する第２の段７２を有する。この効果的な例では、２つの出力段を備える１つの選択電極ドライバのみが（所定の数の選択電極に）用いられ、活性化パルス及び記憶ラインパルスを生成する。これら２つのパルスは、多くの類似点を有して良い。第１の段７１は、例えば、行出力トランジスターを行毎に有する行ドライバを有する。また第２の段７２は、別の出力トランジスターを記憶ライン毎に有する。当該別の出力トランジスターの少なくとも制御電極は、当該出力トランジスターの制御電極と結合される。

図８は、共通電極のキックバック補償を有さない従来の駆動方式、共通電極のキックバック補償を有する従来の駆動方式、及び図７による駆動方式について、反射率［ｉｎ％］対時間［ミリ秒］により示す。明らかに、共通電極のキックバック補償を有する従来の駆動方式と図７による駆動方式の間の画素の差異は無視できる。

本発明によると、代案として、行活性化パルスの少なくとも一部の間に、記憶ラインドライバ６０に別の記憶ラインパルス（本発明によると第２の記憶ライン信号）を生成させ、必要な（最小）行電極電圧振幅を減少させることが可能である。これは図９に開示される。

図９Ａでは、第１の行活性化パルスＶｇ＝０Ｖの第１の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋３０Ｖ（本発明によると第２の記憶ライン信号の第１の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋３０ＶからＶｐ＝＋１５Ｖへ変化する。第１の行活性化パルスＶｇ＝０Ｖの第２の部分の間、列電圧Ｖｃ＝−１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ（本発明によると第２の記憶ライン信号の第２の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋１５ＶからＶｐ＝−１５Ｖへジャンプする。次に、第１の行不活性化パルスＶｇ＝＋２５Ｖが開始され、そして結果として画素電極電圧Ｖｐは−１５Ｖから例えば−１２Ｖへジャンプし、そして次に−１２Ｖから例えば−１０Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２５Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝０Ｖの第１の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋３０Ｖ、及び結果として画素電極電圧Ｖｐは−１０Ｖから例えば＋１７Ｖへジャンプし、そして次に＋１７Ｖから＋１５Ｖへ変化する。第２の行活性化パルスＶｇ＝０Ｖの第２の部分の間、列電圧Ｖｃ＝−１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ、及び結果として画素電極電圧Ｖｐは＋１５Ｖから−１５Ｖへジャンプする。次に、第２の行不活性化パルスＶｇ＝＋２５Ｖが開始する等である。

図９Ｂでは、第１の行活性化パルスＶｇ＝０Ｖの第１の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋３０Ｖ（本発明によると第２の記憶ライン信号の第１の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋３０ＶからＶｐ＝＋１５Ｖへ変化する。第１の行活性化パルスＶｇ＝０Ｖの第２の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ（本発明によると第２の記憶ライン信号の第２の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋１５ＶからＶｐ＝−１５Ｖへジャンプし、そして次に−１５Ｖから＋１５Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋２５Ｖが開始され、そして結果として画素電極電圧Ｖｐは＋１５Ｖから例えば＋１８Ｖへジャンプし、そして次に＋１８Ｖから例えば＋１６Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２５Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝０Ｖの第１の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋３０Ｖ、及び結果として画素電極電圧Ｖｐは＋１６Ｖから例えば＋４６Ｖへジャンプし、そして次に＋４６Ｖから＋１５Ｖへ変化する。第２の行活性化パルスＶｇ＝０Ｖの第２の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ、及び結果として画素電極電圧Ｖｐは＋１５Ｖから−１５Ｖへジャンプし、そして次に−１５Ｖから＋１５Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋２５Ｖが開始する等である。

図９Ａ及び図９Ｂの両図では、共通電極は、例えば＋２Ｖ又は＋３Ｖの一定電圧で駆動されるとする。明らかに、行活性化パルスの負の極値は、−２５Ｖから０Ｖへ減少され得る。必要な（最小）行電極電圧振幅は、従って＋５０Ｖから＋２５Ｖへ減少され、共通に利用可能なドライバの使用を可能にし、及び電力消費を低減する。

この場合、記憶ラインパルスの端は、望ましくは行活性化パルスの端より先行し、所望の結果を得る。記憶ラインドライバ６０は再び、行ドライバ４０に統合されて良い。この場合のみ、記憶ラインパルスの端と行活性化パルスの端は、同時に発生しないことが望ましい。

本発明によると、代案として、行活性化パルスの少なくとも一部の間に、記憶ラインドライバ６０に別の記憶ラインパルス（本発明によると第３の記憶ライン信号）を生成させ、必要な（最小）行電極電圧振幅を減少させることが可能である。これは図１０に開示される。

図１０Ａでは、第１の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝０Ｖ、記憶ラインパルスＶｓ＝＋１５Ｖ（本発明によると第３の記憶ライン信号の第１の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋１５ＶからＶｐ＝０Ｖへ変化する。第１の行活性化パルスの第２の部分Ｖｇ＝−１０Ｖの間、列電圧Ｖｃ＝−１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ（本発明によると第３の記憶ライン信号の第２の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝−１５Ｖへジャンプする。次に、第１の行不活性化パルスＶｇ＝＋２５Ｖが開始され、そして結果として画素電極電圧Ｖｐは−１５Ｖから例えば−１３Ｖへジャンプし、そして次に−１３Ｖから例えば−１１Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２５Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝０Ｖ、記憶ラインパルスＶｓ＝＋１５Ｖ、及び結果として画素電極電圧Ｖｐは−１１Ｖから＋３Ｖへジャンプし、そして次に＋３Ｖから０Ｖへ変化する。第２の行活性化パルスＶｇ＝−１０Ｖの第２の部分の間、列電圧Ｖｃ＝−１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝−１５Ｖへジャンプする。次に、第２の行不活性化パルスＶｇ＝＋２５Ｖが開始する等である。

図１０Ｂでは、第１の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋１５Ｖ（本発明によると第３の記憶ライン信号の第１の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝＋１５Ｖへ変化する。第１の行活性化パルスＶｇ＝−１０Ｖの第２の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ（本発明によると第３の記憶ライン信号の第２の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋１５ＶからＶｐ＝０Ｖへジャンプし、そして次に０Ｖから＋１５Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋２５Ｖが開始され、そして結果として画素電極電圧Ｖｐは＋１５Ｖから例えば＋１８Ｖへジャンプし、そして次に＋１８Ｖから例えば＋１６Ｖへ向かってゆっくりと変化する。第１の行不活性化パルスＶｇ＝＋２５Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝＋１５Ｖ、及び結果として画素電極電圧Ｖｐは例えば＋１６Ｖから例えば＋３１Ｖへジャンプし、そして次に＋３１Ｖから＋１５Ｖへ変化する。第２の行活性化パルスＶｇ＝−１０Ｖの第２の部分の間、列電圧Ｖｃ＝＋１５Ｖ、記憶ラインパルスＶｓ＝０Ｖ、及び結果として画素電極電圧Ｖｐは＋１５Ｖから０Ｖへジャンプし、そして次に０Ｖから＋１５Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋２５Ｖが開始する等である。

図１０Ａ及び図１０Ｂの両図では、共通電極は、例えば＋２Ｖ又は＋３Ｖの一定電圧で駆動されるとする。明らかに、行活性化パルスの負の極値は、−２５Ｖから−１０Ｖへ減少され得る。必要な（最小）行電極電圧振幅は、従って＋５０Ｖから＋３５Ｖへ減少され、共通に利用可能なドライバの使用を可能にし、及び電力消費を低減する。

図１１は、従来の駆動方式、及び図９による駆動方式について反射率［ｉｎ％］対時間［ミリ秒］により示す。明らかに、従来の駆動方式と図９による駆動方式を介して駆動される画素の間の差異は無視できる。

図１２は、従来の駆動方式、及び図１０による駆動方式について反射率［ｉｎ％］対時間［ミリ秒］により示す。明らかに、従来の駆動方式と図１０による駆動方式を介して駆動される画素の間の差異は無視できる。

本発明によると、代案として、記憶ラインドライバ６０に記憶ライン交番パルス（本発明によると第４の記憶ライン信号）を生成させ、必要な（最小）共通電極電圧振幅を減少させることが可能である。これは図１３に開示される。

図１３Ａでは、第１の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝０Ｖ、正の記憶ライン交番パルスＶｓ＝＋１５Ｖ（本発明によると第４の記憶ライン信号の第１の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋１５ＶからＶｐ＝０Ｖへ変化する。第１の行活性化パルスＶｇ＝−１０Ｖの第２の部分の間、列電圧Ｖｃ＝−１５Ｖ、負の記憶ライン交番パルスＶｓ＝−１５Ｖ（本発明によると第４の記憶ライン信号の第２の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝０ＶからＶｐ＝−３０Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋４０Ｖが開始する。記憶ライン交番パルスＶｓが継続するので、画素電極電圧Ｖｐは、０Ｖから−３０Ｖへジャンプ及び戻りを続ける。第１の行不活性化パルスＶｇ＝＋４０Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝０Ｖ、正の記憶ライン交番パルスＶｓ＝＋１５Ｖ、及び結果として画素電極電圧Ｖｐ＝０Ｖである。第２の行活性化パルスの第２の部分Ｖｇ＝−１０Ｖの間、列電圧Ｖｃ＝−１５Ｖ、負の記憶ライン交番パルスＶｓ＝−１５Ｖ、及び結果として画素電極電圧Ｖｐ＝−３０Ｖである。次に、第２の行不活性化パルスＶｇ＝＋４０Ｖが開始する等である。

図１３Ｂでは、第１の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝０Ｖ、正の記憶ライン交番パルスＶｓ＝＋１５Ｖ（本発明によると第４の記憶ライン信号の第１の部分）、及び結果として画素電極電圧ＶｐはＶｐ＝＋１５ＶからＶｐ＝０Ｖへ変化する。第１の行活性化パルスＶｇ＝−１０Ｖの第２の部分の間、列電圧Ｖｃ＝０Ｖ、負の記憶ライン交番パルスＶｓ＝−１５Ｖ（本発明によると第４の記憶ライン信号の第２の部分）、及び結果として画素電極電圧Ｖｐは０Ｖから−３０Ｖへジャンプし、そして次にＶｐ＝−３０Ｖから０Ｖへ変化する。次に、第１の行不活性化パルスＶｇ＝＋４０Ｖが開始する。記憶ライン交番パルスＶｓが継続するので、画素電極電圧Ｖｐは、＋３０Ｖから０Ｖへジャンプ及び戻りを続ける。第１の行不活性化パルスＶｇ＝＋４０Ｖの間、列電圧Ｖｃ＝０Ｖである。これは簡単のため行われる。なぜなら他の行は、この行の不活性化パルスの間、活性化され、及びこれら他の行内の画素は、この同一の列電極を介しデータを供給される必要があるからである。第２の行活性化パルスＶｇ＝−１０Ｖの第１の部分の間、列電圧Ｖｃ＝０Ｖ、正の記憶ライン交番パルスＶｓ＝＋１５Ｖ、及び結果として画素電極電圧Ｖｐは＋３０Ｖから０Ｖへ変化する。第２の行活性化パルスＶｇ＝−１０Ｖの第２の部分の間、列電圧Ｖｃ＝０Ｖ、負の記憶ライン交番パルスＶｓ＝−１５Ｖ、及び結果として画素電極電圧Ｖｐは０Ｖから−３０Ｖへジャンプし、そして次に−３０Ｖから０Ｖへ変化する。次に、第２の行不活性化パルスＶｇ＝＋４０Ｖが開始する等である。

図１３Ａ及び図１３Ｂの両図では、明らかに、列活性化パルスの正の極値は、＋１５Ｖから０Ｖへ減少され得る。必要な（最小）列電極電圧振幅は、従って＋３０Ｖから＋１５Ｖへ減少され、より安価なドライバの使用を可能にし、及び電力消費を低減する。画素にかかる高周波数電圧Ｖｐに関し、これら電圧の周波数は、画素が各変化に追従できないほど高い。その代わり、画素はこれら電圧の平均値に追従する。

記憶ラインドライバ６０により生成された交番パルスは、最高でも行活性化パルスの期間の周期を有する。望ましくは、この周期は、この行活性化パルスの期間、又はこの期間の半分、又はこの期間の３分の１又は４分の１等に等しい。

交番パルスを、記憶キャパシターを介し画素へ供給する記憶ラインドライバ６０を支援するため、共通電極ドライバ２５は、共通電極２２を介し画素１１へ追加の交番パルスを供給するために用いられて良い。

全てのライン６２、６３は、それらが全て並列に駆動されるよう、互いに結合されて良い。この効果的な例では、１つの記憶ラインドライバ６０が用いられ、交番パルスを全ての記憶ライン６２、６３に同時に供給する。

図７、９、１０及び１３では、他の振幅、他の（パルス）期間、他の（パルス）同時開始時刻、他の（パルス）同時終了時刻、他の及び／又はより多くの記憶ラインパルス部分（例えば図９又は図１０）及び／又は他のデューティーサイクルが、本発明の範囲から逸脱することなく用いられて良い。計算は、場合によっては本発明による記憶ラインの駆動がより高い記憶ライン電力消費を導入しうることを考慮にいれた場合でさえ、ディスプレイユニット全体の電力消費が低減されることを示している。より高い記憶ライン電力消費の増加分は、行電極及び／又は列電極を駆動するために必要な電力消費の減少分より常に小さい。更に、図７、９、１０及び１３に示される実施例は、より複雑な実施例と組み合わされて良い。本発明は、統合型及び非統合型ドライバのために用いられ得る。

第１の利点は、行の駆動電圧が５０％まで低下するので、提案された駆動方式で、（統合型）ドライバの安定性が高くなることである。第２の利点は、低い駆動電圧のために、より小型のディスプレイユニット（より小型のドライバ、より小型のＴＦＴ）が作成され得ることである。第３の利点は、電力消費が駆動電圧に正比例するので、ディスプレイユニットの電力消費が低くなることである。提案された駆動方式は、全てのアクティブマトリックスディスプレイに適用可能である。提案された駆動方式は、統合型ドライバを有するディスプレイにおける適用に最も適する。提案された駆動方式はまた、電気泳動ディスプレイの他の駆動方式と組み合わせ可能である。

制御部２０は、メモリー（示されない）等、例えば波形に関する情報を格納するルックアップテーブルメモリーを有する、及び／又はこのようなメモリーと結合される。本発明は、電気泳動ディスプレイパネルに限られず、双安定画素に基づく如何なるディスプレイパネルにも用いられ得る。

留意すべき点は、以上に説明された実施例は、本発明を制限するものではないことである。当業者は、請求の範囲から逸脱することなく、多くの代替の実施例を考案できるだろう。請求項では、括弧内の如何なる参照符号も、請求項を制限すると見なされるべきではない。「有する」の表現は、請求項に記載された以外の構成要素又は段階の存在を排除するものではない。要素に付される単数表記の語は、当該要素の複数の存在を排除するものではない。本発明は、複数の個別の要素を有するハードウェアにより、及び適切に設定されたコンピューターにより実施され得る。複数の手段を列挙した装置の請求項では、これら複数の手段は、１つ及び同一のハードウェア要素により実施され得る。特定の手段が相互に異なる従属請求項で引用されることは、これら手段の組み合わせが効果的に利用できないことを示すものではない。

双安定画素の断面図を示す。ディスプレイユニットを図示する。ディスプレイユニットを駆動する波形を示す。記憶キャパシター、記憶ライン及び記憶ラインドライバを有するディスプレイパネルの一部を図示する。記憶キャパシター、記憶ライン、及び選択電極と記憶ラインドライバとの組み合わせを有するディスプレイパネルの一部を図示する。負の画素電極信号Ｖｐに対する従来の行電極信号Ｖｇ及び従来の列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により示す。正の画素電極信号Ｖｐに対する従来の行電極信号Ｖｇ及び従来の列電極信号Ｖｃを電圧［ボルト］対時間［ミリ秒］により示す。本発明による、負の列電極信号Ｖｃに対する行電極信号Ｖｇ及び画素電極信号Ｖｐを、電圧［ボルト］対時間［ミリ秒］により第１の記憶ライン信号Ｖｓについて示す。本発明による、正の列電極信号Ｖｃに対する行電極信号Ｖｇ及び画素電極信号Ｖｐを、電圧［ボルト］対時間［ミリ秒］により第１の記憶ライン信号Ｖｓについて示す。一定電圧を有する共通電極駆動方式の従来の駆動方式、及び図７による駆動方式について反射率［ｉｎ％］対時間［ミリ秒］により示す。本発明による、非選択期間の間の負の画素電極信号Ｖｐに対する行電極信号Ｖｇ及び列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により第２の記憶ライン信号Ｖｓについて示す。本発明による、非選択期間の間の正の画素電極信号Ｖｐに対する行電極信号Ｖｇ及び列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により第２の記憶ライン信号Ｖｓについて示す。本発明による、非選択期間の間の負の画素電極信号Ｖｐに対する行電極信号Ｖｇ及び列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により第３の記憶ライン信号Ｖｓについて示す。本発明による、非選択期間の間の正の画素電極信号Ｖｐに対する行電極信号Ｖｇ及び列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により第３の記憶ライン信号Ｖｓについて示す。従来の駆動方式、及び図９による駆動方式について反射率［ｉｎ％］対時間［ミリ秒］により示す。従来の駆動方式、及び図１０による駆動方式について反射率［ｉｎ％］対時間［ミリ秒］により示す。本発明による、非選択期間の間の負の画素電極信号Ｖｐに対する行電極信号Ｖｇ及び列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により第４の記憶ライン信号Ｖｓについて示す。本発明による、非選択期間の間の正の画素電極信号Ｖｐに対する行電極信号Ｖｇ及び列電極信号Ｖｃを、電圧［ボルト］対時間［ミリ秒］により第４の記憶ライン信号Ｖｓについて示す。

Claims

ディスプレイユニットであって：
−記憶キャパシターを介し記憶ラインと結合された画素を備えるディスプレイパネル；及び
−必要な電極電圧振幅を減少するため前記記憶ラインを駆動する記憶ラインドライバ、を有するディスプレイユニット。
スイッチング要素を介し前記画素と結合された電極を駆動する電極ドライバ、を更に有し、前記電極電圧振幅は前記電極の電圧振幅である、請求項１記載のディスプレイユニット。
前記電極は選択電極であり、前記選択電極ドライバは前記選択電極を活性化させる活性化パルスを生成するよう配置され、及び前記記憶ラインドライバは前記活性化パルスの少なくとも一部の間に、記憶ラインパルスを生成するよう配置される、請求項２記載のディスプレイユニット。
前記電極ドライバは、前記選択電極を不活性化する不活性化パルスを生成するよう更に配置される、請求項３記載のディスプレイユニット。
前記不活性化パルスは、前記必要な電極電圧振幅が減少されるように、減少された極値を有する、請求項４記載のディスプレイユニット。
前記活性化パルスは、前記必要な電極電圧振幅が減少されるように、減少された極値を有する、請求項３記載のディスプレイユニット。
前記活性化パルスの端は、前記記憶ラインパルスの端より先行するか又は一致する、請求項３記載のディスプレイユニット。
前記選択電極ドライバは、前記電極を駆動する第１の段、及び前記記憶ラインドライバを構成する第２の段とを有する、請求項３記載のディスプレイユニット。
前記電極はデータ電極であり、前記データ電極ドライバはデータパルスを生成するよう配置され、及び前記記憶ラインドライバは最高でも活性化パルスの期間の周期を有する交番パルスを生成するよう配置され、前記ディスプレイユニットは、
−選択電極を活性化する前記活性化パルスを生成する選択電極ドライバ、
を更に有する、請求項２記載のディスプレイユニット。
前記交番パルスで共通電極を駆動する共通電極ドライバ、を更に有する、請求項９記載のディスプレイユニット。
−更なる記憶ラインは前記記憶ラインと結合され、更なる記憶キャパシターを介し前記更なる記憶ラインと結合された更なる画素を備えた前記ディスプレイパネル、を更に有し；
前記記憶ラインドライバは、両方の記憶ラインを同時に駆動するよう配置される、請求項９記載のディスプレイユニット。
前記データパルスは、前記必要な電極電圧振幅が減少されるように、減少された極値を有する、請求項９記載のディスプレイユニット。
制御部を更に有し、前記制御部は：
−振動データパルス；
−１つ以上のリセットデータパルス；及び
−１つ以上の駆動データパルス；
を前記画素に提供するよう適応される、請求項１３記載のディスプレイユニット。
ディスプレイ装置であって、請求項１記載のディスプレイユニットを有し、及び表示されるべき情報を格納する記憶媒体を更に有する、ディスプレイ装置。
方法であって、記憶キャパシターを介し記憶ラインと結合された画素を備えたディスプレイパネルを有するディスプレイユニットを駆動し、前記方法は、必要な電極電圧振幅を減少するために前記記憶ラインを駆動する段階を有する、ディスプレイユニット駆動方法。
処理プログラムであって、記憶キャパシターを介し記憶ラインと結合された画素を備えたディスプレイパネルを有するディスプレイユニットを駆動し、前記処理プログラムは、必要な電極電圧振幅を減少するために前記記憶ラインを駆動する機能を有する、ディスプレイユニット駆動処理プログラム。