JP2008312158A - Antenna input circuit - Google Patents

Antenna input circuit Download PDF

Info

Publication number
JP2008312158A
JP2008312158A JP2007160547A JP2007160547A JP2008312158A JP 2008312158 A JP2008312158 A JP 2008312158A JP 2007160547 A JP2007160547 A JP 2007160547A JP 2007160547 A JP2007160547 A JP 2007160547A JP 2008312158 A JP2008312158 A JP 2008312158A
Authority
JP
Japan
Prior art keywords
circuit
voltage
diode
surge
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007160547A
Other languages
Japanese (ja)
Inventor
Kazuhisa Ishiguro
和久 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP2007160547A priority Critical patent/JP2008312158A/en
Priority to PCT/JP2008/061290 priority patent/WO2008156158A1/en
Publication of JP2008312158A publication Critical patent/JP2008312158A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve both the attenuating operation of a signal and a protecting operation from a surge without generating any distortion in a reception signal. <P>SOLUTION: An antenna damping circuit 10 and an ESD diode 30 for countermeasures to surge are connected in parallel between the output tap of a coupling capacity C and a ground so that even when a reception signal whose voltage is larger than the cut-off voltage of the ESD diode 30 is input, a small voltage after it is attenuated by an antenna damping circuit 10 can be applied to an ESD diode 30. Thus, the ESD diode 30 can be prevented from being turned on, and the voltage of the reception signal can be prevented from being clamped than necessary. On the other hand, when the surge of a voltage which is extremely larger than the cut-off voltage of the ESD diode 30 is generated, the ESD diode 30 is turned on so that the semiconductor element can be protected from a surge. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はアンテナ入力回路に関し、特に、アンテナ入力信号のレベルを必要に応じて減衰させるアンテナダンピング回路を備えたアンテナ入力回路に用いて好適なものである。   The present invention relates to an antenna input circuit, and is particularly suitable for use in an antenna input circuit including an antenna damping circuit that attenuates the level of an antenna input signal as necessary.

通常、ラジオ受信機などの無線通信装置では、受信信号の利得を調整するためにＡＧＣ（Automatic Gain Control）回路が設けられている。高周波段に設けられるＲＦ（Radio Frequency）−ＡＧＣ回路は、アンテナで受信された高周波信号（アンテナ入力信号）のゲインを調節して、受信信号のレベルを一定に保つようにするものである。ＲＦ−ＡＧＣは、アンテナダンピング回路での減衰量やＬＮＡ（Low Noise Amplifier）等の利得を制御することで実現できる。   Usually, in a radio communication apparatus such as a radio receiver, an AGC (Automatic Gain Control) circuit is provided to adjust the gain of a received signal. An RF (Radio Frequency) -AGC circuit provided in the high frequency stage adjusts the gain of a high frequency signal (antenna input signal) received by an antenna so as to keep the level of the received signal constant. RF-AGC can be realized by controlling the attenuation in the antenna damping circuit and the gain of LNA (Low Noise Amplifier) and the like.

ＲＦ−ＡＧＣ回路は、受信信号（アンテナ入力信号）の電界強度が閾値より大きくないときは動作せず、当該受信信号のゲインを下げることはない。しかし、アンテナに強電界の信号が入力されて電界強度が閾値を超えると、ＲＦ−ＡＧＣ回路が動作して受信信号のゲインを下げることにより、無線通信装置に過大な電力が加えられないようにする。   The RF-AGC circuit does not operate when the electric field strength of the received signal (antenna input signal) is not greater than the threshold value, and does not lower the gain of the received signal. However, when a strong electric field signal is input to the antenna and the electric field intensity exceeds the threshold, the RF-AGC circuit operates to reduce the gain of the received signal so that excessive power is not applied to the wireless communication device. To do.

図２は、アンテナダンピング回路を備えた従来のアンテナ入力回路の構成を示す図である。図２に示すように、半導体チップの入力パッドＩＮにカップリング容量Ｃが接続され、その後段にＬＮＡ２０が接続されている。アンテナダンピング回路１０は、カップリング容量ＣとＬＮＡ２０との間（カップリング容量Ｃの出力タップ）からグランドＧＮＤの間に接続されている。   FIG. 2 is a diagram illustrating a configuration of a conventional antenna input circuit including an antenna damping circuit. As shown in FIG. 2, the coupling capacitor C is connected to the input pad IN of the semiconductor chip, and the LNA 20 is connected to the subsequent stage. The antenna damping circuit 10 is connected between the coupling capacitor C and the LNA 20 (an output tap of the coupling capacitor C) and the ground GND.

アンテナダンピング回路１０は、抵抗ＲＤ１とトランジスタＮ１とを直列に接続した第１の減衰回路と、抵抗ＲＤ２とトランジスタＮ２とを直列に接続した第２の減衰回路とを並列に接続して構成されている。アンテナダンピング回路１０での減衰量は、カップリング容量Ｃのリアクタンス分と抵抗ＲＤ１またはＲＤ２との抵抗比で決まる。制御信号ＡＤ１またはＡＤ２によりトランジスタＮ１，Ｎ２の何れかをオンとし、抵抗値の異なる抵抗ＲＤ１，ＲＤ２の何れかを利用することにより、減衰量を調整できるように成されている。   The antenna damping circuit 10 is configured by connecting in parallel a first attenuation circuit in which a resistor RD1 and a transistor N1 are connected in series, and a second attenuation circuit in which a resistor RD2 and a transistor N2 are connected in series. Yes. The amount of attenuation in the antenna damping circuit 10 is determined by the resistance ratio between the reactance of the coupling capacitor C and the resistor RD1 or RD2. The attenuation amount can be adjusted by turning on one of the transistors N1 and N2 by the control signal AD1 or AD2 and using one of the resistors RD1 and RD2 having different resistance values.

入力パッドＩＮの外部に接続される信号源の抵抗値をＲｓ[Ω]、カップリング容量Ｃのリアクタンスを１００[Ω]、抵抗ＲＤ１の抵抗値をＲＤ１[Ω]、トランジスタＮ１がオンのときの抵抗ＲＤ１およびトランジスタＮ１のオン抵抗値をＲＮ１[Ω]とすると、アンテナダンピング回路１０の減衰量ＡＴＴは、
ＡＴＴ＝（ＲＤ１＋ＲＮ１）／（Ｒｓ＋１００＋ＲＤ１＋ＲＮ１）
となる。 The resistance value of the signal source connected to the outside of the input pad IN is Rs [Ω], the reactance of the coupling capacitor C is 100 [Ω], the resistance value of the resistor RD1 is RD1 [Ω], and the transistor N1 is on When the on-resistance value of the resistor RD1 and the transistor N1 is RN1 [Ω], the attenuation ATT of the antenna damping circuit 10 is
ATT = (RD1 + RN1) / (Rs + 100 + RD1 + RN1)
It becomes.

ところで、瞬間的に発生するパルス状の高電圧（サージ）から半導体素子を保護するために、サージ保護回路を設けるのが一般的である。サージ保護回路は通常、例えば特許文献１に示すように、入力部に対して電圧クランプ用のダイオードを接続することによって構成される。図２のようなアンテナ入力回路においてサージ保護回路を設けるとすれば、図３に示すように、入力パッドＩＮに対して電圧クランプ用のダイオードＤ１，Ｄ２を接続するのが通常である。   By the way, in order to protect a semiconductor element from a pulsed high voltage (surge) generated instantaneously, a surge protection circuit is generally provided. The surge protection circuit is usually configured by connecting a voltage clamping diode to the input unit as shown in Patent Document 1, for example. If a surge protection circuit is provided in the antenna input circuit as shown in FIG. 2, it is usual to connect voltage clamping diodes D1 and D2 to the input pad IN as shown in FIG.

ダイオードＤ１は、マイナスのパルス電圧に対する保護ダイオードであり、ＧＮＤ−Ｖth1（Ｖth1はダイオードＤ１の閾値電圧）以上のパルスが入力されたときにオンとなる。ダイオードＤ２は、プラスのパルス電圧に対する保護ダイオードであり、ＶＤＤ＋Ｖth2（Ｖth2はダイオードＤ２の閾値電圧）以上のパルスが入力されたときにオンとなる。ダイオードＤ１の方が、ダイオードＤ２より小さい入力信号でオンとなる。
特開平５−２２０９９号公報 The diode D1 is a protection diode against a negative pulse voltage, and is turned on when a pulse equal to or higher than GND−Vth1 (Vth1 is a threshold voltage of the diode D1) is input. The diode D2 is a protection diode against a positive pulse voltage, and is turned on when a pulse equal to or higher than VDD + Vth2 (Vth2 is the threshold voltage of the diode D2) is input. The diode D1 is turned on with an input signal smaller than the diode D2.
Japanese Patent Laid-Open No. 5-22099

しかしながら、図３のように入力パッドＩＮにサージ対策用のダイオードＤ１，Ｄ２を接続すると、サージが発生していなくても、受信信号（信号源）の電界強度が大きくなるとダイオードＤ１，Ｄ２に電流が流れてしまい、不必要に電圧がクランプされて受信信号に歪みが生じてしまう。すなわち、ダイオードＤ１，Ｄ２のカットオフ電圧が０．４〜０．５[Ｖ]に設定されているところ、それより振幅の大きい受信信号が入力パッドＩＮより入力されると、ダイオードＤ１，Ｄ２に電流が流れてしまい、受信信号の電圧がクランプされてしまうという問題が生じる。   However, when the surge countermeasure diodes D1 and D2 are connected to the input pad IN as shown in FIG. 3, even if no surge is generated, the current flows in the diodes D1 and D2 when the electric field strength of the received signal (signal source) increases. Flows, and the voltage is unnecessarily clamped, resulting in distortion in the received signal. That is, when the cut-off voltage of the diodes D1 and D2 is set to 0.4 to 0.5 [V], when a reception signal having a larger amplitude than that is input from the input pad IN, the diodes D1 and D2 are connected. There is a problem that current flows and the voltage of the received signal is clamped.

特に、ダイオードＤ１の方がダイオードＤ２より小さい入力信号でオンとなるため、受信信号（信号源）の電界強度が大きいときにダイオードＤ１がオンとなりやすい。例えば、信号源の抵抗値Ｒｓを５０[Ω]、カップリング容量Ｃのリアクタンスを１００[Ω]、抵抗ＲＤ１の抵抗値ＲＤ１とトランジスタＮ１がオンのときの抵抗ＲＤ１およびトランジスタＮ１のオン抵抗値ＲＮ１との合計（ＲＤ１＋ＲＮ１）を５[Ω]とすると、入力パッドＩＮでの減衰量ＡＴＴINは、
ＡＴＴIN＝（１００＋５）／（５０＋１００＋５）≒０．６８＝−３．３[ｄＢ]
となる。ダイオードＤ１の閾値電圧Ｖth1を０．４[Ｖ]とすると、（０．４／０．６８）／√２≒０．４２[Ｖ]ｒｍｓ（ｒｍｓは実効値であることを示す）の信号が入力パッドＩＮに印加されると、ダイオードＤ１がオンとなってしまう。 In particular, since the diode D1 is turned on with an input signal smaller than the diode D2, the diode D1 is likely to be turned on when the electric field strength of the received signal (signal source) is large. For example, the resistance value Rs of the signal source is 50 [Ω], the reactance of the coupling capacitor C is 100 [Ω], the resistance value RD1 of the resistor RD1, the resistance RD1 when the transistor N1 is on, and the on-resistance value RN1 of the transistor N1 Assuming that the total (RD1 + RN1) is 5 [Ω], the attenuation ATT IN at the input pad IN is
ATT IN = (100 + 5) / (50 + 100 + 5) ≈0.68 = −3.3 [dB]
It becomes. When the threshold voltage Vth1 of the diode D1 is 0.4 [V], a signal of (0.4 / 0.68) /√2≈0.42 [V] rms (rms indicates an effective value) is obtained. When applied to the input pad IN, the diode D1 is turned on.

本発明は、このような問題を解決するために成されたものであり、受信信号に歪みを生じることなく、アンテナダンピング回路による信号の減衰動作とサージ対策用ダイオードによるサージからの保護動作との両方を実現できるようにすることを目的とする。   The present invention has been made to solve such a problem, and without causing distortion in the received signal, the signal attenuation operation by the antenna damping circuit and the surge protection operation by the surge countermeasure diode. The purpose is to be able to achieve both.

上記した課題を解決するために、本発明では、カップリング容量と高周波増幅回路との間に、減衰回路とサージ対策用のダイオードとを接続している。具体的には、減衰回路とサージ対策用のダイオードとを、カップリング容量の出力タップからグランドの間において並列に接続している。   In order to solve the above problems, in the present invention, an attenuation circuit and a surge countermeasure diode are connected between the coupling capacitor and the high-frequency amplifier circuit. Specifically, an attenuation circuit and a surge countermeasure diode are connected in parallel between the output tap of the coupling capacitor and the ground.

上記のように構成した本発明によれば、サージが生じていないときは、アンテナ入力信号（受信信号）が減衰回路にて減衰された後の電圧が、サージ対策用のダイオードに印加されることになる。これにより、ダイオードのカットオフ電圧よりも大きい電圧の信号が入力されても、その信号のレベルが減衰回路により減衰されてダイオードのカットオフ電圧より小さい電圧に落とされ、その減衰された電圧がダイオードに印加される。このため、サージが生じていない通常の動作時に、電界強度の大きい信号が入力された場合でもサージ対策用のダイオードはオンにならず、不必要に電圧がクランプされてしまう不都合を防止することができる。したがって、受信信号に歪みが生じないようにすることができる。   According to the present invention configured as described above, when no surge occurs, the voltage after the antenna input signal (received signal) is attenuated by the attenuation circuit is applied to the surge countermeasure diode. become. As a result, even if a signal having a voltage higher than the cutoff voltage of the diode is input, the level of the signal is attenuated by the attenuation circuit and dropped to a voltage lower than the cutoff voltage of the diode, and the attenuated voltage is reduced to the diode. To be applied. For this reason, during a normal operation in which no surge occurs, even if a signal with a large electric field strength is input, the diode for surge suppression does not turn on, preventing the inconvenience that the voltage is unnecessarily clamped. it can. Therefore, it is possible to prevent the received signal from being distorted.

一方、ダイオードのカットオフ電圧を遥かに越える大きな電圧のサージが生じると、サージ対策用のダイオードがオンになり、サージから半導体素子を保護することができる。以上のように、本発明によれば、受信信号に歪みを生じることなく、減衰回路による信号の減衰動作とサージ対策用ダイオードによるサージからの保護動作との両方を実現することができる。   On the other hand, when a surge of a large voltage far exceeding the cutoff voltage of the diode occurs, the surge countermeasure diode is turned on, and the semiconductor element can be protected from the surge. As described above, according to the present invention, it is possible to realize both the signal attenuation operation by the attenuation circuit and the surge protection operation by the surge countermeasure diode without causing distortion in the received signal.

以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるアンテナ入力回路の構成例を示す図である。本実施形態のアンテナ入力回路は、例えばラジオ受信機のフロントエンド部に適用される。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of an antenna input circuit according to the present embodiment. The antenna input circuit of this embodiment is applied to, for example, a front end portion of a radio receiver.

図１に示すように、本実施形態のアンテナ入力回路は、入力パッドＩＮ、カップリング容量Ｃ、アンテナダンピング回路１０、ＬＮＡ２０およびサージ対策用のＥＳＤ（静電気放電）ダイオード３０を備えて構成されている。これらの構成は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスにより１つの半導体チップに集積されている。   As shown in FIG. 1, the antenna input circuit according to the present embodiment includes an input pad IN, a coupling capacitor C, an antenna damping circuit 10, an LNA 20, and an ESD (electrostatic discharge) diode 30 for surge protection. . These structures are integrated on one semiconductor chip by, for example, a CMOS (Complementary Metal Oxide Semiconductor) process.

カップリング容量Ｃは、アンテナ入力回路の入力部に相当する入力パッドＩＮに接続されている。カップリング容量Ｃの後段には、ＬＮＡ２０が接続されている。ＬＮＡ２０は、本発明の高周波増幅回路に相当するものであり、カップリング容量Ｃを通過したアンテナ入力信号（図示しないアンテナでの受信信号）を、例えばＡＧＣ（Automatic Gain Control）の制御によって可変設定された利得で増幅する。   The coupling capacitor C is connected to an input pad IN corresponding to the input part of the antenna input circuit. The LNA 20 is connected to the subsequent stage of the coupling capacitor C. The LNA 20 corresponds to the high-frequency amplifier circuit of the present invention, and an antenna input signal (received signal at an antenna not shown) that has passed through the coupling capacitor C is variably set by, for example, control of AGC (Automatic Gain Control). Amplify with the gain.

ＬＮＡ２０により増幅された受信信号は、図示しない周波数変換回路に供給される。周波数変換回路は、ＬＮＡ２０から供給される高周波信号と、図示しない局部発振回路から供給される局部発振信号とを周波数混合し、周波数変換を行って中間周波信号を生成して出力する。   The reception signal amplified by the LNA 20 is supplied to a frequency conversion circuit (not shown). The frequency conversion circuit frequency-mixes a high frequency signal supplied from the LNA 20 and a local oscillation signal supplied from a local oscillation circuit (not shown), performs frequency conversion, and generates and outputs an intermediate frequency signal.

アンテナダンピング回路１０は、カップリング容量ＣとＬＮＡ２０との間（カップリング容量Ｃの出力タップ）からグランドＧＮＤの間に接続されている。このアンテナダンピング回路１０は、本発明の減衰回路に相当するものであり、カップリング容量Ｃを通過したアンテナ入力信号を、当該アンテナ入力信号がＬＮＡ２０に供給される前に、例えばＡＧＣの制御によって可変設定された減衰度に従って減衰させる。   The antenna damping circuit 10 is connected between the coupling capacitor C and the LNA 20 (an output tap of the coupling capacitor C) and the ground GND. This antenna damping circuit 10 corresponds to the attenuation circuit of the present invention, and the antenna input signal that has passed through the coupling capacitor C can be varied by, for example, AGC control before the antenna input signal is supplied to the LNA 20. Attenuate according to the set attenuation.

アンテナダンピング回路１０は、具体的には、カップリング容量Ｃの出力タップからグランドＧＮＤの間において、抵抗ＲＤ１とトランジスタＮ１とを直列に接続した第１の減衰回路と、抵抗ＲＤ２とトランジスタＮ２とを直列に接続した第２の減衰回路とを並列に接続して構成されている。   Specifically, the antenna damping circuit 10 includes a first attenuation circuit in which a resistor RD1 and a transistor N1 are connected in series between an output tap of the coupling capacitor C and the ground GND, and a resistor RD2 and a transistor N2. The second attenuator circuit connected in series is connected in parallel.

アンテナダンピング回路１０での信号の減衰量は、カップリング容量Ｃのリアクタンス分と抵抗ＲＤ１またはＲＤ２との抵抗比で決まる。例えばＡＧＣの制御に基づき発生する制御信号ＡＤ１またはＡＤ２によりトランジスタＮ１，Ｎ２の何れかをオンとし、抵抗値の異なる抵抗ＲＤ１，ＲＤ２の何れかを利用することにより、減衰量を調整できるように成されている。   The amount of signal attenuation in the antenna damping circuit 10 is determined by the resistance ratio between the reactance of the coupling capacitor C and the resistor RD1 or RD2. For example, the control signal AD1 or AD2 generated based on the control of the AGC is used to turn on one of the transistors N1 and N2 and use one of the resistors RD1 and RD2 having different resistance values so that the attenuation can be adjusted. Has been.

ＥＳＤダイオード３０は、マイナスのパルス電圧に対する保護ダイオードであり、カップリング容量ＣとＬＮＡ２０との間において、アンテナダンピング回路１０と並列に接続されている。具体的には、アンテナダンピング回路１０とＥＳＤダイオード３０とが、カップリング容量Ｃの出力タップからグランドＧＮＤの間において並列に接続されている。ＥＳＤダイオード３０は、カップリング容量Ｃの出力タップにカソードが接続され、グランドＧＮＤにアノードが接続されている。   The ESD diode 30 is a protection diode against a negative pulse voltage, and is connected in parallel with the antenna damping circuit 10 between the coupling capacitor C and the LNA 20. Specifically, the antenna damping circuit 10 and the ESD diode 30 are connected in parallel between the output tap of the coupling capacitor C and the ground GND. The ESD diode 30 has a cathode connected to the output tap of the coupling capacitor C and an anode connected to the ground GND.

以上のように構成した本実施形態のアンテナ入力回路によれば、サージが生じていないときは、受信信号がＡＧＣの制御に応じてアンテナダンピング回路１０にて減衰された後の電圧が、ＥＳＤダイオード３０に印加されることになる。これにより、ＥＳＤダイオード３０のカットオフ電圧よりも大きい電圧の信号が受信されても、その受信信号のレベルがアンテナダンピング回路１０により減衰されてＥＳＤダイオード３０のカットオフ電圧より小さい電圧に落とされ、その減衰された電圧がＥＳＤダイオード３０に印加される。   According to the antenna input circuit of the present embodiment configured as described above, when no surge occurs, the voltage after the received signal is attenuated by the antenna damping circuit 10 according to the control of the AGC is the ESD diode. 30 will be applied. Thereby, even when a signal having a voltage higher than the cut-off voltage of the ESD diode 30 is received, the level of the received signal is attenuated by the antenna damping circuit 10 and dropped to a voltage lower than the cut-off voltage of the ESD diode 30. The attenuated voltage is applied to the ESD diode 30.

例えば、ＥＳＤダイオード３０のカットオフ電圧が０．５[Ｖ]に設定されているところ、実効値で１[Ｖ]ｒｍｓの電界強度を有する受信信号が入力パッドＩＮより入力されたとする。この場合、アンテナダンピング回路１０での信号の減衰量を３０[ｄＢ]とすると、１[Ｖ]ｒｍｓの受信信号はアンテナダンピング回路１０により減衰されて３０[ｍＶ]ｒｍｓ程度の信号となる。そして、これと同じ電圧がＥＳＤダイオード３０に印加される。   For example, it is assumed that when the cutoff voltage of the ESD diode 30 is set to 0.5 [V], a reception signal having an effective value of 1 [V] rms is input from the input pad IN. In this case, if the attenuation amount of the signal in the antenna damping circuit 10 is 30 [dB], the received signal of 1 [V] rms is attenuated by the antenna damping circuit 10 and becomes a signal of about 30 [mV] rms. Then, the same voltage is applied to the ESD diode 30.

このため、サージが生じていない通常の動作時に、電界強度の大きい受信信号が入力パッドＩＮから入力された場合でも、ＥＳＤダイオード３０はオンにならず、不必要に電圧がクランプされてしまう不都合を防止することができる。したがって、受信信号に歪みが生じないようにすることができる。   For this reason, even when a received signal having a large electric field strength is input from the input pad IN during a normal operation in which no surge occurs, the ESD diode 30 is not turned on, and the voltage is unnecessarily clamped. Can be prevented. Therefore, it is possible to prevent the received signal from being distorted.

一方、ＥＳＤダイオード３０のカットオフ電圧を遥かに越える大きな電圧のサージが生じると、ＥＳＤダイオード３０がオンになり、サージから半導体素子を保護することができる。以上のように、本実施形態によれば、受信信号に歪みを生じることなく、アンテナダンピング回路１０による信号の減衰動作とＥＳＤダイオード３０によるサージからの保護動作との両方を実現することができる。   On the other hand, when a surge with a large voltage far exceeding the cut-off voltage of the ESD diode 30 occurs, the ESD diode 30 is turned on, and the semiconductor element can be protected from the surge. As described above, according to the present embodiment, both the signal attenuation operation by the antenna damping circuit 10 and the surge protection operation by the ESD diode 30 can be realized without causing distortion in the received signal.

なお、上記実施形態では、抵抗ＲＤ１，ＲＤ２を用いてアンテナダンピング回路１０を構成する例について説明したが、これに限定されない。例えば、ＰＩＮダイオードを用いてアンテナダンピング回路を構成しても良い。   In the above embodiment, the example in which the antenna damping circuit 10 is configured using the resistors RD1 and RD2 has been described. However, the present invention is not limited to this. For example, an antenna damping circuit may be configured using a PIN diode.

また、上記実施形態では、サージ対策用のダイオードとして、マイナスのパルス電圧に対する保護ダイオードであるＥＳＤダイオード３０を示したが、プラスのパルス電圧に対する保護ダイオードを更に備えても良い。このプラスのパルス電圧に対する保護ダイオードは、図３のダイオードＤ２と同様に入力パッドＩＮに接続しても良いし、ＥＳＤダイオード３０と同様にカップリング容量ＣとＬＮＡ２０との間に接続しても良い。   In the above embodiment, the ESD diode 30 that is a protection diode against a negative pulse voltage is shown as the surge countermeasure diode. However, a protection diode against a positive pulse voltage may be further provided. The protection diode against the positive pulse voltage may be connected to the input pad IN similarly to the diode D2 of FIG. 3 or may be connected between the coupling capacitor C and the LNA 20 similarly to the ESD diode 30. .

その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。   In addition, each of the above-described embodiments is merely an example of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. In other words, the present invention can be implemented in various forms without departing from the spirit or main features thereof.

本発明は、アンテナ入力信号のレベルを必要に応じて減衰させるアンテナダンピング回路を備えたアンテナ入力回路に有用である。本発明のアンテナ入力回路は、ラジオ受信機などの無線通信装置におけるフロントエンド部に用いて好適である。   The present invention is useful for an antenna input circuit including an antenna damping circuit that attenuates the level of the antenna input signal as necessary. The antenna input circuit of the present invention is suitable for use in a front end unit in a radio communication apparatus such as a radio receiver.

本実施形態によるアンテナ入力回路の構成例を示す図である。It is a figure which shows the structural example of the antenna input circuit by this embodiment. 従来のアンテナ入力回路の構成を示す図である。It is a figure which shows the structure of the conventional antenna input circuit. サージ対策用トランジスタの従来の接続方法を示す図である。It is a figure which shows the conventional connection method of the transistor for surge countermeasures.

符号の説明Explanation of symbols

１０ アンテナダンピング回路
２０ ＬＮＡ
３０ ＥＳＤダイオード
Ｃ カップリング容量 10 Antenna damping circuit 20 LNA
30 ESD diode C coupling capacitance

Claims (3)

入力部に備えられたカップリング容量と、
上記カップリング容量を通過したアンテナ入力信号を、設定された減衰度に従って減衰させる減衰回路と、
上記減衰回路を通過したアンテナ入力信号を増幅する高周波増幅回路と、
上記減衰回路と並列に接続されたサージ対策用のダイオードとを備え、
上記カップリング容量と上記高周波増幅回路との間に上記減衰回路と上記サージ対策用のダイオードとを接続したことを特徴とするアンテナ入力回路。 A coupling capacity provided in the input unit;
An attenuation circuit for attenuating the antenna input signal that has passed through the coupling capacitance according to a set attenuation;
A high-frequency amplifier circuit that amplifies the antenna input signal that has passed through the attenuation circuit;
A surge countermeasure diode connected in parallel with the attenuation circuit,
An antenna input circuit, wherein the attenuation circuit and the surge countermeasure diode are connected between the coupling capacitor and the high-frequency amplifier circuit. 上記減衰回路および上記サージ対策用のダイオードは、上記カップリング容量の出力タップからグランドの間において並列に接続されていることを特徴とする請求項１に記載のアンテナ入力回路。 2. The antenna input circuit according to claim 1, wherein the attenuation circuit and the surge countermeasure diode are connected in parallel between an output tap of the coupling capacitor and a ground. 上記サージ対策用のダイオードは、上記カップリング容量の出力タップにカソードが接続され、上記グランドにアノードが接続されていることを特徴とする請求項２に記載のアンテナ入力回路。 3. The antenna input circuit according to claim 2, wherein the surge countermeasure diode has a cathode connected to an output tap of the coupling capacitor and an anode connected to the ground.
JP2007160547A 2007-06-18 2007-06-18 Antenna input circuit Pending JP2008312158A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007160547A JP2008312158A (en) 2007-06-18 2007-06-18 Antenna input circuit
PCT/JP2008/061290 WO2008156158A1 (en) 2007-06-18 2008-06-13 Antenna input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160547A JP2008312158A (en) 2007-06-18 2007-06-18 Antenna input circuit

Publications (1)

Publication Number Publication Date
JP2008312158A true JP2008312158A (en) 2008-12-25

Family

ID=40156316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160547A Pending JP2008312158A (en) 2007-06-18 2007-06-18 Antenna input circuit

Country Status (2)

Country Link
JP (1) JP2008312158A (en)
WO (1) WO2008156158A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075707Y2 (en) * 1987-10-01 1995-02-08 古野電気株式会社 Input protection circuit device for signal receiver
JPH0568141U (en) * 1992-02-18 1993-09-10 クラリオン株式会社 Surge voltage absorption circuit
JPH06121239A (en) * 1992-10-01 1994-04-28 Seiko Epson Corp Automatic gain control antenna booster device for television receiver
JP3626350B2 (en) * 1998-07-24 2005-03-09 パイオニア株式会社 Receiver
JP2001127663A (en) * 1999-10-29 2001-05-11 Ngk Spark Plug Co Ltd Static electricity protection circuit
JP4465286B2 (en) * 2004-02-27 2010-05-19 京セラ株式会社 High frequency selection circuit, high frequency module, and wireless communication device

Also Published As

Publication number Publication date
WO2008156158A1 (en) 2008-12-24

Similar Documents

Publication Publication Date Title
JP2009124189A (en) Automatic gain control circuit
US8217723B2 (en) Low noise amplifier circuit
US7795979B2 (en) Automatic gain control circuit and low noise amplifying circuit
US8624654B2 (en) Automatic step variable attenuator and radio communication device
US10361667B2 (en) Low noise amplifier circuit
US7668517B2 (en) Radio frequency signal receiver with adequate automatic gain control
JP2008271517A (en) High frequency power amplifier and amplification method, and semiconductor device
US20130127544A1 (en) Amplifier circuit
EP0998033A1 (en) Semiconductor circuit
JP2015226313A (en) Variable gain amplifier with switch circuit
US10938354B2 (en) Amplification device
US20100279641A1 (en) Receiver for wireless communication system
TWI590581B (en) Variable gain low noise amplifier and method thereof, and receiver
JP2011087034A (en) Receiving circuit, and semiconductor device
JP2008312158A (en) Antenna input circuit
JP2008011482A (en) High-frequency circuit
JP2008098771A (en) Low noise amplifier
CN107276543B (en) Wireless communication system receiver and amplifier
KR20070082993A (en) Rf attenuator
JPWO2006095416A1 (en) High frequency amplifier with attenuator
JP4253308B2 (en) Optical receiver circuit device
JP2004328400A (en) Antenna amplifier and shared antenna amplifier
JP2007295480A (en) High frequency circuit
US10014844B1 (en) Band pass filter utilizing parallel resonance of BAW resonator
JP6538369B2 (en) Semiconductor device