JP2008311558A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008311558A
JP2008311558A JP2007159941A JP2007159941A JP2008311558A JP 2008311558 A JP2008311558 A JP 2008311558A JP 2007159941 A JP2007159941 A JP 2007159941A JP 2007159941 A JP2007159941 A JP 2007159941A JP 2008311558 A JP2008311558 A JP 2008311558A
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor
manufacturing
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007159941A
Other languages
Japanese (ja)
Inventor
Atsushi Furuno
敦志 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007159941A priority Critical patent/JP2008311558A/en
Publication of JP2008311558A publication Critical patent/JP2008311558A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the generation of voids by moderating the charge speed difference of sealing resin, when a plurality of semiconductor devices are sealed in a lump by mold forming. <P>SOLUTION: A semiconductor device 4 is mounted to a substrate frame 1 having a plurality of device formation regions 2. In the region except an element mounting region of the substrate frame 1, a protruded portion 7 to control the flow of the sealing resin is formed. The plurality of semiconductor devices 4 are sealed in a lump by charging the sealing resin in a mold block 8 in which the substrate frame 1 is arranged. Individualized pieces of the semiconductor device are manufactured by cutting the substrate frame 1 together with the sealing resin 6. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

ＢＧＡパッケージ等の半導体装置を作製するにあたって、配線基板上に搭載された半導体素子の封止には一般的に樹脂封止が適用されている。樹脂封止工程は複数の装置形成領域を有する基板フレームを用いることによって、複数の半導体素子に対して一括して実施される。すなわち、複数の装置形成領域を有する基板フレームを用意し、基板フレームの各装置形成領域に半導体素子を搭載する。次いで、半導体素子と基板とを電気的に接続した後、複数の装置形成領域に搭載された半導体素子を一括して封止するように、基板フレームの素子搭載面に封止樹脂をモールド成形する。   In manufacturing a semiconductor device such as a BGA package, resin sealing is generally applied to sealing a semiconductor element mounted on a wiring board. The resin sealing step is performed collectively on a plurality of semiconductor elements by using a substrate frame having a plurality of device formation regions. That is, a substrate frame having a plurality of device formation regions is prepared, and a semiconductor element is mounted on each device formation region of the substrate frame. Next, after electrically connecting the semiconductor element and the substrate, a sealing resin is molded on the element mounting surface of the substrate frame so as to collectively seal the semiconductor elements mounted in the plurality of device formation regions. .

複数の半導体素子を絶縁樹脂で一括封止する場合には、一般的にトランスファ成形法が適用されている。トランスファ成形法を適用した樹脂封止工程では、成形金型のキャビティ内に複数の半導体素子を搭載した基板フレームを配置した後、基板フレームの素子搭載面上に封止樹脂を流動させるように、金型の一方向から封止樹脂を充填（サイドゲート方式）することが一般的である。この際、基板フレーム上の半導体素子の存在する部分と半導体素子が存在しない部分との間で封止樹脂の充填速度に差が生じる。   When a plurality of semiconductor elements are collectively sealed with an insulating resin, a transfer molding method is generally applied. In the resin sealing process using the transfer molding method, after placing the substrate frame on which a plurality of semiconductor elements are mounted in the cavity of the molding die, the sealing resin flows on the element mounting surface of the substrate frame. It is common to fill the sealing resin from one direction of the mold (side gate method). At this time, there is a difference in the filling speed of the sealing resin between the portion where the semiconductor element exists on the substrate frame and the portion where the semiconductor element does not exist.

封止樹脂の充填速度差は、樹脂流動方向に対して半導体素子の最終端面側またはキャビティの最終端面側（エアーベント側）で充填時差（樹脂フローフロントの不均一）を起こし、樹脂間や樹脂と半導体素子との間に巻き込まれたエアーが成形後に巣（ボイド）となるという問題が生じる。巣（ボイド）は半導体装置の外観上の品位のみならず、装置内部に発生した場合には半導体装置を実装ボード等に半田接続する際の高温雰囲気でボイド内部のエアーが膨張し、クラック等の重大な不具合を発生させる要因となる。   The difference in the filling speed of the sealing resin causes a difference in filling time (non-uniformity of the resin flow front) on the final end face side of the semiconductor element or the final end face side of the cavity (air vent side) with respect to the resin flow direction. There is a problem that air entrained between the semiconductor element and the semiconductor element becomes a void after molding. When voids are generated not only in the appearance of the semiconductor device but also inside the device, the air inside the void expands in a high temperature atmosphere when soldering the semiconductor device to a mounting board, etc. It becomes a factor which causes a serious malfunction.

このように点に対して、特許文献１にはキャビティ内の半導体素子が搭載されていない隙間に流動制御部材を配置し、この流動制御部材の位置を樹脂流動方向にスライドさせることによって、流動速度差を低減することが記載されている。しかし、複数の半導体素子を同一基板上に搭載する等、半導体装置の形状やチップレイアウトは多種多様になっている。このため、金型自体に設置された流動制御部材では、多種多様な半導体装置に対応することができない。また、封止樹脂の充填速度差を軽減するようなチップレイアウトや金型レイアウトも量産性の維持の観点から適用が困難な状況にある。
特開２００５−３１０８３１号公報 As described above, in Patent Document 1, a flow control member is arranged in a gap in which no semiconductor element is mounted in the cavity, and the position of the flow control member is slid in the resin flow direction, thereby causing a flow velocity. It is described to reduce the difference. However, the shape and chip layout of semiconductor devices are diverse, such as mounting a plurality of semiconductor elements on the same substrate. For this reason, the flow control member installed in the mold itself cannot cope with a wide variety of semiconductor devices. Further, it is difficult to apply a chip layout or a mold layout that reduces the difference in the filling speed of the sealing resin from the viewpoint of maintaining mass productivity.
JP 2005-310831 A

本発明の目的は、モールド成形を適用して複数の半導体素子を一括して封止する際の封止樹脂の充填速度差を緩和することによって、巣（ボイド）の発生を抑制することを可能にした半導体装置の製造方法を提供することにある。   The object of the present invention is to reduce the difference in the filling speed of the sealing resin when a plurality of semiconductor elements are sealed together by applying molding, thereby suppressing the generation of voids. Another object of the present invention is to provide a method for manufacturing a semiconductor device.

本発明の態様に係る半導体装置の製造方法は、複数の装置形成領域を有する基板フレーム上に、前記複数の装置形成領域に対してそれぞれ半導体素子を搭載する工程と、前記基板フレームの前記半導体素子の搭載領域を除く領域に、封止樹脂の流動状態を制御する突起部を形成する工程と、前記半導体素子が搭載された前記基板フレームを成形型内に配置し、前記成形型内に封止樹脂を充填することによって、前記複数の装置形成領域に搭載された前記半導体素子を一括して封止する工程と、前記基板フレームを前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体装置を作製する工程とを具備することを特徴としている。   A method of manufacturing a semiconductor device according to an aspect of the present invention includes a step of mounting a semiconductor element on each of a plurality of device formation regions on a substrate frame having a plurality of device formation regions, and the semiconductor element of the substrate frame A step of forming a protrusion for controlling the flow state of the sealing resin in a region excluding the mounting region, and the substrate frame on which the semiconductor element is mounted is placed in a mold and sealed in the mold A step of collectively sealing the semiconductor elements mounted in the plurality of device formation regions by filling a resin, and cutting the substrate frame together with the sealing resin according to the plurality of device formation regions; And a step of manufacturing an individualized semiconductor device.

本発明の態様に係る半導体装置の製造方法によれば、基板フレームの素子搭載領域を除く領域に封止樹脂の流動状態を調整する突起部を形成しているため、成形型やチップレイアウト等を変更することなく、複数の半導体素子を一括して封止する際の封止樹脂の充填速度差を緩和することができる。従って、各種半導体装置の製造コストを増加させることなく、巣（ボイド）の発生を抑制することが可能となる。   According to the method for manufacturing a semiconductor device according to the aspect of the present invention, since the protruding portion for adjusting the flow state of the sealing resin is formed in the region excluding the element mounting region of the substrate frame, the molding die, the chip layout, etc. Without changing, it is possible to alleviate the difference in the filling rate of the sealing resin when sealing a plurality of semiconductor elements at once. Therefore, it is possible to suppress the generation of voids without increasing the manufacturing costs of various semiconductor devices.

以下、本発明を実施するための形態について説明する。図１ないし図９は本発明の実施形態による半導体装置の製造方法を示す図である。これらの図に基づいて、本発明の実施形態による半導体装置の製造工程について述べる。まず、図１に示すように、複数の配線基板を多連構造とした基板パネル１を用意する。基板パネル１は１個の配線基板およびそれを用いて形成した１個の半導体装置に相当する装置形成領域２を複数有しており、これらは格子状に設けられた切断領域３で区画されている。   Hereinafter, modes for carrying out the present invention will be described. 1 to 9 are views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. Based on these drawings, the manufacturing process of the semiconductor device according to the embodiment of the present invention will be described. First, as shown in FIG. 1, a substrate panel 1 having a multiple connection structure of a plurality of wiring boards is prepared. The substrate panel 1 has a plurality of device forming regions 2 corresponding to one wiring substrate and one semiconductor device formed using the wiring substrate, and these are divided by cutting regions 3 provided in a lattice shape. Yes.

基板パネル１は樹脂基板、セラミックス基板、ガラス基板等の絶縁基板の内部や表面による配線網（図示せず）を設けたものであり、具体的にはガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が適用される。基板パネル１は複数個の半導体装置を一括して形成することが可能なように、複数の配線基板（装置形成領域２）を連結した構造を有している。ここでは６個の装置形成領域２が切断領域３を介して連結された基板パネル１を用いているが、装置形成領域２の数は特に限定されるものではなく、製造工程や製造装置等を考慮して適宜に設定することができる。   The substrate panel 1 is provided with a wiring network (not shown) inside or on the surface of an insulating substrate such as a resin substrate, a ceramic substrate, or a glass substrate. Specifically, a glass-epoxy resin or a BT resin (bismaleimide, A printed wiring board using a triazine resin) or the like is applied. The substrate panel 1 has a structure in which a plurality of wiring substrates (device forming regions 2) are connected so that a plurality of semiconductor devices can be formed at once. Here, the substrate panel 1 in which six device forming regions 2 are connected via the cutting region 3 is used. However, the number of the device forming regions 2 is not particularly limited, and the manufacturing process, the manufacturing apparatus, etc. It can be set as appropriate in consideration.

上述した基板パネル１の各装置形成領域２、２…に対し、図２および図３に示すように半導体素子４をそれぞれ搭載する。半導体素子４は接着剤フィルムや接着剤樹脂等を用いて装置形成領域２に接着される。次いで、基板パネル１上に搭載された半導体素子４に対してワイヤボンディングを施し、金属ワイヤ５を介して半導体素子４の各電極と装置形成領域（配線基板）２に設けられた接続パッド（図示せず）とを電気的に接続する。ここでは装置形成領域２に１個の半導体素子４を搭載した状態を示しているが、半導体素子４の搭載数はこれに限られるものではなく、２個もくしはそれ以上であってもよい。   As shown in FIGS. 2 and 3, the semiconductor element 4 is mounted on each of the device formation regions 2, 2,... The semiconductor element 4 is bonded to the device formation region 2 using an adhesive film, an adhesive resin, or the like. Next, wire bonding is applied to the semiconductor element 4 mounted on the substrate panel 1, and each electrode of the semiconductor element 4 and the connection pad provided in the device formation region (wiring substrate) 2 through the metal wire 5 (see FIG. (Not shown). Here, a state in which one semiconductor element 4 is mounted in the device formation region 2 is shown, but the number of mounted semiconductor elements 4 is not limited to this, and two or more may be used. .

例えば、半導体装置として半導体記憶装置を作製する場合、２個もしくはそれ以上のメモリ素子を装置形成領域（配線基板）２上に積層して搭載した構造、さらにはその最上段にコントローラ素子を積層した構造等を適用することができる。ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）型の半導体装置を作製する場合には、装置形成領域（配線基板）２にメモリ素子とロジック素子とを積層して搭載した構造等が適用される。また、半導体素子４の接続構造はワイヤ接続に限らず、フリップチップ接続を適用してもよい。   For example, when a semiconductor memory device is manufactured as a semiconductor device, a structure in which two or more memory elements are stacked on a device formation region (wiring board) 2 and a controller element is stacked on the uppermost stage. Structure etc. can be applied. In the case of manufacturing a SIP (System in Package) type semiconductor device, a structure in which a memory element and a logic element are stacked and mounted on the device formation region (wiring substrate) 2 is applied. Further, the connection structure of the semiconductor element 4 is not limited to wire connection, and flip chip connection may be applied.

複数の装置形成領域２にそれぞれ半導体素子４を搭載した基板パネル１に対してトランスファ成形法等のモールド成形を適用して封止工程を実施するにあたって、従来構造では半導体素子４が搭載されている部分の流路が搭載されていない部分（隣接する半導体素子４間の切断領域３に相当する部分）に比べて狭いために流動抵抗が大きくなる。このため、図１０に示すように半導体素子４が搭載されていない部分の封止樹脂６の流動速度が速くなり、その部分を流れた封止樹脂６が回り込むようにして合流することによって、半導体素子４上に封止樹脂６の未充填部分が巣（ボイド）として残留することになる。   In performing a sealing process by applying molding such as transfer molding to the substrate panel 1 in which the semiconductor elements 4 are respectively mounted on the plurality of device formation regions 2, the semiconductor elements 4 are mounted in the conventional structure. Since the flow path is narrower than the portion where the flow path is not mounted (the portion corresponding to the cutting region 3 between the adjacent semiconductor elements 4), the flow resistance increases. For this reason, as shown in FIG. 10, the flow rate of the sealing resin 6 in the portion where the semiconductor element 4 is not mounted is increased, and the sealing resin 6 that has flowed through the portion is joined so that the semiconductor resin flows. An unfilled portion of the sealing resin 6 remains as a nest (void) on the element 4.

そこで、この実施形態では図２および図３に示したように、基板パネル１上の半導体素子４が搭載されている部分と半導体素子４が搭載されていない部分との樹脂流動速度（封止樹脂の充填速度）を調整するように、予め基板パネル１の素子搭載領域を除く領域、具体的には装置形成領域２間に設定される切断領域３に封止樹脂の流動状態を制御する突起部７を形成している。ここでは、封止樹脂の流動方向と平行な方向に延在する半導体素子４間の空間が問題となるため、隣接する半導体素子４間の空間の一部を埋めるように封止樹脂の流動方向（後述する矢印Ｘ方向）と平行な方向に突起部７を配置している。   Therefore, in this embodiment, as shown in FIGS. 2 and 3, the resin flow rate (sealing resin) between the portion on the substrate panel 1 where the semiconductor element 4 is mounted and the portion where the semiconductor element 4 is not mounted is shown. A protrusion for controlling the flow state of the sealing resin in a region excluding the element mounting region of the substrate panel 1, specifically, in the cutting region 3 set between the device forming regions 2 so as to adjust the filling speed of the sealing resin. 7 is formed. Here, since the space between the semiconductor elements 4 extending in a direction parallel to the flow direction of the sealing resin becomes a problem, the flow direction of the sealing resin so as to fill a part of the space between the adjacent semiconductor elements 4. The protrusion 7 is arranged in a direction parallel to (an arrow X direction described later).

突起部７の形成材料は特に限定されるものではないが、半導体装置に与える影響や形成のしやすさや等の点から絶縁樹脂で形成することが好ましい。突起部７を形成する樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂、あるいは紫外線硬化型のような光硬化性樹脂が用いられる。熱硬化性や光硬化性等を有する樹脂組成物（液状樹脂）を基板プレート１上に塗布し、この液状樹脂の塗布層を硬化させて突起部７を形成する。突起部７の形成工程は、封止工程前であればどの段階（例えば基板パネル１の製造工程、半導体素子４の搭載工程前あるいは搭載工程後）で実施してもよい。   The material for forming the protrusion 7 is not particularly limited, but it is preferably formed of an insulating resin from the viewpoints of influence on the semiconductor device and ease of formation. As the resin for forming the protrusions 7, for example, a thermosetting resin such as an epoxy resin or a silicone resin, or a photocurable resin such as an ultraviolet curable resin is used. A resin composition (liquid resin) having thermosetting property, photo-curing property and the like is applied onto the substrate plate 1, and the coating layer of the liquid resin is cured to form the protrusions 7. The formation process of the protrusions 7 may be performed at any stage (for example, the manufacturing process of the substrate panel 1, the mounting process of the semiconductor element 4, or the mounting process) before the sealing process.

次に、図４および図５に示すように、半導体素子４を搭載した基板プレート１をトランスファ成形用金型等の成形型８のキャビティ９内に配置する。突起部７は基板プレート１が配置された成形型８内の樹脂流動速度（封止樹脂の充填速度）を調整するように配置されている。すなわち、基板プレート１を成形型８内に配置した状態において、図６に示すように半導体素子４が搭載されていない部分（隣接する半導体素子４間の切断領域３に相当する部分）の流路面積が半導体素子４上の流路面積に近似するように、封止樹脂の流動方向（充填方向）と平行な半導体素子４間の樹脂流路に突起部７が配置されている。   Next, as shown in FIGS. 4 and 5, the substrate plate 1 on which the semiconductor element 4 is mounted is placed in a cavity 9 of a molding die 8 such as a transfer molding die. The protrusions 7 are arranged so as to adjust the resin flow rate (sealing resin filling rate) in the mold 8 on which the substrate plate 1 is arranged. That is, in the state where the substrate plate 1 is disposed in the mold 8, the flow path of the portion where the semiconductor element 4 is not mounted (the portion corresponding to the cutting region 3 between the adjacent semiconductor elements 4) as shown in FIG. 6. The protrusions 7 are arranged in the resin flow path between the semiconductor elements 4 parallel to the flow direction (filling direction) of the sealing resin so that the area approximates the flow path area on the semiconductor element 4.

そして、突起部７を有する基板プレート１が配置された成形型８内に、図７および図８に示すように、樹脂注入口８ａからエポキシ樹脂等の封止樹脂６を注入して充填することによって、装置形成領域２に搭載された複数の半導体素子４を一括して封止する。封止樹脂６は基板プレート１上を流動して成形型８内に充填される。図中矢印Ｘは封止樹脂６の充填方向（流動方向）を示している。封止樹脂６は半導体素子４上をキャビティ９の最終端面側（エアーベント側）に向けて流動すると同時に、隣接する半導体素子４間の空間も流動して成形型８内に充填される。   Then, as shown in FIGS. 7 and 8, a sealing resin 6 such as an epoxy resin is injected and filled into the molding die 8 on which the substrate plate 1 having the protrusions 7 is disposed, as shown in FIGS. Thus, the plurality of semiconductor elements 4 mounted in the device formation region 2 are collectively sealed. The sealing resin 6 flows on the substrate plate 1 and fills the molding die 8. The arrow X in the figure indicates the filling direction (flow direction) of the sealing resin 6. The sealing resin 6 flows on the semiconductor element 4 toward the final end face side (air vent side) of the cavity 9, and at the same time, the space between the adjacent semiconductor elements 4 also flows and fills the mold 8.

この際、隣接する半導体素子４間の空間には突起部７が形成されているため、半導体素子４上の流路と半導体素子４が搭載されていない部分の流路との間の充填速度差が緩和される。このように、半導体素子４の有無に基づく封止樹脂６の充填速度差を緩和すすることによって、キャビティ９内を流動する封止樹脂６のフローフロントを揃えることができる。従って、封止樹脂６の充填時差に伴う巣（ボイド）の発生を抑制することが可能となる。すなわち、複数の半導体素子４をそれぞれ良好に樹脂封止することができる。   At this time, since the protrusions 7 are formed in the space between the adjacent semiconductor elements 4, the filling speed difference between the flow path on the semiconductor element 4 and the flow path of the portion where the semiconductor element 4 is not mounted. Is alleviated. In this way, by reducing the difference in the filling speed of the sealing resin 6 based on the presence or absence of the semiconductor element 4, the flow front of the sealing resin 6 flowing in the cavity 9 can be made uniform. Accordingly, it is possible to suppress generation of voids due to the filling time difference of the sealing resin 6. That is, each of the plurality of semiconductor elements 4 can be satisfactorily sealed with resin.

例えば、複数の半導体素子４を基板プレート１上に間隔を開けて配置する場合において、幅０．８ｍｍ×長さ１３ｍｍ×高さ０．５ｍｍとなるように液状樹脂を塗布して突起部７を形成する。この場合、半導体素子４上の流路断面積と半導体素子４間の流路断面積とはほぼ１対１となる。このような突起部７を有する基板プレート１上に封止樹脂６を流動させて半導体素子４を封止することによって、封止樹脂６中の巣（ボイド）の発生を抑制することが可能となる。   For example, when a plurality of semiconductor elements 4 are arranged on the substrate plate 1 at intervals, a liquid resin is applied so that the width is 0.8 mm × length 13 mm × height 0.5 mm, and the protrusions 7 are formed. Form. In this case, the channel cross-sectional area on the semiconductor element 4 and the channel cross-sectional area between the semiconductor elements 4 are approximately 1: 1. By causing the sealing resin 6 to flow on the substrate plate 1 having such protrusions 7 and sealing the semiconductor element 4, it is possible to suppress generation of voids in the sealing resin 6. Become.

上述したように、封止樹脂６の充填速度差に伴う巣（ボイド）の発生は、基板プレート１上に直接形成した突起部７に基づいて抑制される。突起部７の形状は基板プレート１上に搭載される半導体素子４の大きさや個数等に応じて任意に設定することができる。また、突起部７の形成位置も基板プレート１上の装置形成領域２や切断領域３に応じて任意に設定することができる。従って、半導体素子４の大きさや個数、また各領域の形状等に基づいて突起部７の大きさや位置を設定することによって、成形型やチップレイアウト等を変更することなく、複数の半導体素子４を一括して良好に封止することが可能となる。   As described above, the formation of voids due to the difference in filling speed of the sealing resin 6 is suppressed based on the protrusions 7 directly formed on the substrate plate 1. The shape of the protrusion 7 can be arbitrarily set according to the size and number of the semiconductor elements 4 mounted on the substrate plate 1. Further, the formation position of the protrusion 7 can be arbitrarily set according to the device formation region 2 and the cutting region 3 on the substrate plate 1. Therefore, by setting the size and position of the protrusions 7 based on the size and number of the semiconductor elements 4 and the shape of each region, the plurality of semiconductor elements 4 can be formed without changing the mold or the chip layout. It becomes possible to seal well collectively.

この後、基板パネル１を封止樹脂６と共に装置形成領域２の形状に応じて切断する。基板パネル１の切断工程はブレードダイシング法等を適用して実施される。この際、例えば図９に示すように、突起部７を避けるようにして各装置形成領域２の外形に沿ってダイシングして、個片化された半導体装置１０を作製する。突起部７は切断領域３に形成されているため、切断後の半導体装置１０に残存することはない。また、突起部７を絶縁樹脂で形成した場合には、突起部７の一部が半導体装置１０に残存しても特に問題はない。従って、基板パネル１の切断は突起部７を切断するように実施してもよい。   Thereafter, the substrate panel 1 is cut together with the sealing resin 6 in accordance with the shape of the device formation region 2. The cutting process of the substrate panel 1 is performed by applying a blade dicing method or the like. At this time, for example, as shown in FIG. 9, dicing is performed along the outer shape of each device formation region 2 so as to avoid the protruding portion 7, and the semiconductor device 10 separated into pieces is manufactured. Since the protrusion 7 is formed in the cutting region 3, it does not remain in the semiconductor device 10 after cutting. Further, when the protrusion 7 is formed of an insulating resin, there is no particular problem even if a part of the protrusion 7 remains in the semiconductor device 10. Accordingly, the substrate panel 1 may be cut so as to cut the protrusion 7.

この実施形態の半導体装置１０の製造方法によれば、基板プレート１上に直接形成した突起部７に基づいて封止樹脂６の充填速度差、ひいては充填速度差に起因する巣（ボイド）の発生を抑制している。従って、成形型の構成やチップレイアウト、また半導体装置自体の形状等を変更することなく、複数の半導体素子４を一括して良好に封止することが可能となる。このような製造方法は各種形状の半導体装置の製造工程に適用することができるため、形状やチップレイアウト等が多種多様化している半導体装置の製造に好適である。言い換えると、成形型やチップレイアウト等の変更に伴うコスト増を招くことなく、各種半導体装置の製造歩留りや信頼性を高めることが可能となる。   According to the method for manufacturing the semiconductor device 10 of this embodiment, the difference in the filling speed of the sealing resin 6 based on the protrusions 7 formed directly on the substrate plate 1, and hence the generation of voids due to the difference in the filling speed. Is suppressed. Therefore, a plurality of semiconductor elements 4 can be collectively sealed well without changing the configuration of the mold, the chip layout, the shape of the semiconductor device itself, and the like. Since such a manufacturing method can be applied to the manufacturing process of semiconductor devices having various shapes, it is suitable for manufacturing semiconductor devices having various shapes and chip layouts. In other words, it is possible to increase the manufacturing yield and reliability of various semiconductor devices without incurring an increase in cost due to changes in the mold or chip layout.

上述した実施形態の製造方法においては、突起部７を封止樹脂の流動方向と平行な方向に延在するように形成したが、突起部７の形状はこれに限られるものではない。突起部７は半導体素子４上と半導体素子４間（切断領域３）における封止樹脂６の充填速度差を調整するように設けられるものであればよく、具体的な形状は実際の充填速度差に基づいて適宜設定することができる。例えば、封止樹脂６の回り込みを阻止するような突起部７、また封止樹脂６の流動を一部堰き止めるような突起部７であってもよい。   In the manufacturing method of the above-described embodiment, the protrusion 7 is formed to extend in a direction parallel to the flow direction of the sealing resin, but the shape of the protrusion 7 is not limited to this. The protrusion 7 may be provided so as to adjust the filling speed difference of the sealing resin 6 between the semiconductor element 4 and between the semiconductor elements 4 (cutting region 3), and the specific shape is the actual filling speed difference. Can be set as appropriate based on the above. For example, the protrusion 7 that prevents the sealing resin 6 from wrapping around, or the protrusion 7 that partially blocks the flow of the sealing resin 6 may be used.

本発明は上記した各実施形態に限定されるものではなく、それぞれ素子搭載基板としての配線基板に相当する装置形成領域を複数有する基板プレート上に搭載された複数の半導体素子を一括して樹脂封止する工程を有する各種半導体装置の製造工程に適用することができる。そのような製造方法も本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and a plurality of semiconductor elements mounted on a substrate plate each having a plurality of device formation regions corresponding to wiring boards as element mounting substrates are collectively sealed with a resin. The present invention can be applied to various semiconductor device manufacturing processes having a process of stopping. Such a manufacturing method is also included in the present invention. Embodiments of the present invention can be expanded or modified within the scope of the technical idea of the present invention, and these expanded and modified embodiments are also included in the technical scope of the present invention.

本発明の実施形態の製造方法に用いられる基板フレームの構成を示す平面図である。It is a top view which shows the structure of the board | substrate frame used for the manufacturing method of embodiment of this invention. 図１に示す基板プレートに半導体素子を搭載した状態を示す平面図である。It is a top view which shows the state which mounted the semiconductor element on the board | substrate plate shown in FIG. 図２に示す基板プレートの断面図である。It is sectional drawing of the board | substrate plate shown in FIG. 図１に示す基板プレートを成形型内に配置した状態を示す平面図である。It is a top view which shows the state which has arrange | positioned the board | substrate plate shown in FIG. 1 in a shaping | molding die. 図４に示す成形型内に配置された基板プレートの断面図である。It is sectional drawing of the board | substrate plate arrange | positioned in the shaping | molding die shown in FIG. 図５に示す成形型内の状態を一部拡大して示す断面図である。It is sectional drawing which expands and shows a part in the state in the shaping | molding die shown in FIG. 図４に示す成形型内に封止樹脂が充填される様子を示す平面図である。It is a top view which shows a mode that sealing resin is filled in the shaping | molding die shown in FIG. 図７に示す封止樹脂が充填された成形型の断面図である。It is sectional drawing of the shaping | molding die with which the sealing resin shown in FIG. 7 was filled. 図７に示す樹脂封止後の基板プレートの切断工程を示す断面図である。It is sectional drawing which shows the cutting process of the board | substrate plate after resin sealing shown in FIG. 従来の製造工程における封止樹脂の充填状態を示す平面図である。It is a top view which shows the filling state of sealing resin in the conventional manufacturing process.

符号の説明Explanation of symbols

１…基板プレート、２…装置形成領域（配線基板）、３…切断領域、４…半導体素子、５…金属ワイヤ、６…封止樹脂、７…突起部、８…成形型、９…キャビティ、１０…半導体装置。   DESCRIPTION OF SYMBOLS 1 ... Substrate plate, 2 ... Device formation area (wiring board), 3 ... Cutting area, 4 ... Semiconductor element, 5 ... Metal wire, 6 ... Sealing resin, 7 ... Projection part, 8 ... Mold, 9 ... Cavity, 10: Semiconductor device.

Claims (5)

複数の装置形成領域を有する基板フレーム上に、前記複数の装置形成領域に対してそれぞれ半導体素子を搭載する工程と、
前記基板フレームの前記半導体素子の搭載領域を除く領域に、封止樹脂の流動状態を制御する突起部を形成する工程と、
前記半導体素子が搭載された前記基板フレームを成形型内に配置し、前記成形型内に封止樹脂を充填することによって、前記複数の装置形成領域に搭載された前記半導体素子を一括して封止する工程と、
前記基板フレームを前記封止樹脂と共に前記複数の装置形成領域に応じて切断して、個片化された半導体装置を作製する工程と
を具備することを特徴とする半導体装置の製造方法。 Mounting a semiconductor element on each of the plurality of device formation regions on a substrate frame having a plurality of device formation regions;
Forming a protrusion for controlling the flow state of the sealing resin in a region excluding the mounting region of the semiconductor element of the substrate frame;
By placing the substrate frame on which the semiconductor elements are mounted in a mold and filling the mold with a sealing resin, the semiconductor elements mounted on the plurality of device forming regions are collectively sealed. A process of stopping,
Cutting the substrate frame together with the sealing resin in accordance with the plurality of device formation regions, and manufacturing a singulated semiconductor device. A method for manufacturing a semiconductor device, comprising: 請求項１記載の半導体装置の製造方法において、
前記突起部は隣接する前記半導体素子間における前記封止樹脂の充填速度を前記半導体素子上における前記封止樹脂の充填速度に対して調節するように設けられていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The protrusion is provided so as to adjust a filling speed of the sealing resin between adjacent semiconductor elements with respect to a filling speed of the sealing resin on the semiconductor element. Production method. 請求項１または請求項２記載の半導体装置の製造方法において、
前記突起部は隣接する前記半導体素子間の空間の一部を埋めるように前記封止樹脂の充填方向と平行な方向に設けられていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
The method of manufacturing a semiconductor device, wherein the protrusion is provided in a direction parallel to a filling direction of the sealing resin so as to fill a part of a space between adjacent semiconductor elements. 請求項１ないし請求項３のいずれか１項記載の半導体装置の製造方法において、
前記突起部は前記基板フレームの前記複数の装置形成領域間に設定される切断領域に設けられていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of any one of Claim 1 thru | or 3,
The method of manufacturing a semiconductor device, wherein the protrusion is provided in a cutting region set between the plurality of device forming regions of the substrate frame. 請求項１ないし請求項４のいずれか１項記載の半導体装置の製造方法において、
前記基板フレーム上に液状樹脂を塗布して前記突起部を形成することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of any one of Claims 1 thru | or 4,
A method of manufacturing a semiconductor device, wherein the protrusion is formed by applying a liquid resin on the substrate frame.
JP2007159941A 2007-06-18 2007-06-18 Method for manufacturing semiconductor device Withdrawn JP2008311558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007159941A JP2008311558A (en) 2007-06-18 2007-06-18 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159941A JP2008311558A (en) 2007-06-18 2007-06-18 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008311558A true JP2008311558A (en) 2008-12-25

Family

ID=40238886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159941A Withdrawn JP2008311558A (en) 2007-06-18 2007-06-18 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008311558A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923666B1 (en) 2009-03-26 2009-10-28 주식회사 세웅 Micro-fuse cover sheet and fabricating method thereof
JP2014072304A (en) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd Method of manufacturing semiconductor module and semiconductor module
DE102017203361A1 (en) 2016-03-18 2017-09-21 Fuji Electric Co., Ltd. METHOD FOR PRODUCING A FORM PRODUCT AND FORM PRODUCT

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923666B1 (en) 2009-03-26 2009-10-28 주식회사 세웅 Micro-fuse cover sheet and fabricating method thereof
JP2014072304A (en) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd Method of manufacturing semiconductor module and semiconductor module
DE102017203361A1 (en) 2016-03-18 2017-09-21 Fuji Electric Co., Ltd. METHOD FOR PRODUCING A FORM PRODUCT AND FORM PRODUCT

Similar Documents

Publication Publication Date Title
US20150318228A1 (en) Module and method for producing module
US10177099B2 (en) Semiconductor package structure, package on package structure and packaging method
JP2002270638A (en) Semiconductor device, resin-sealing method and resin- sealing apparatus
JP2011077108A (en) Semiconductor device
CN104658987B (en) Semiconductor devices and its manufacturing method
CN103107142A (en) Semiconductor device having lid structure and method of making same
US10043680B2 (en) Method for manufacturing semiconductor device
JP2014072304A (en) Method of manufacturing semiconductor module and semiconductor module
KR102086889B1 (en) Resin-encapsulation apparatus and method
JP2008311558A (en) Method for manufacturing semiconductor device
JP2007088160A (en) Semiconductor device, manufacturing method thereof, and electronic equipment
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP2015220235A (en) Semiconductor device
JP2011054623A (en) Circuit device and method for manufacturing the same
JP5579982B2 (en) Intermediate structure of semiconductor device and method of manufacturing intermediate structure
JP2014204082A (en) Semiconductor device manufacturing method
JP5148445B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2003124401A (en) Module and method for producing it
JP2010016239A (en) Production process of semiconductor device
US9349613B1 (en) Electronic package with embedded materials in a molded structure to control warpage and stress
KR101239117B1 (en) Power semiconductor package and method for fabricating the same
JP2012039024A (en) Method of manufacturing semiconductor device and semiconductor manufacturing device
JP2009016738A (en) Semiconductor apparatus
JP2021086866A (en) Manufacturing method of resin-molded lead frame, manufacturing method of resin-molded product, and lead frame
WO2018068174A1 (en) Chip packaging structure and chip packaging method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100907