JP2008306597A - レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 - Google Patents
レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 Download PDFInfo
- Publication number
- JP2008306597A JP2008306597A JP2007153367A JP2007153367A JP2008306597A JP 2008306597 A JP2008306597 A JP 2008306597A JP 2007153367 A JP2007153367 A JP 2007153367A JP 2007153367 A JP2007153367 A JP 2007153367A JP 2008306597 A JP2008306597 A JP 2008306597A
- Authority
- JP
- Japan
- Prior art keywords
- level
- input signal
- signal
- edge
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
【課題】回路面積の増大を抑制しつつ、高速な応答性を実現する。
【解決手段】レベルシフト回路100は、入力信号Sinをレベルシフトして出力信号Soutを生成する。第1レベルシフタ10は、入力信号Sinをレベルシフトし、ポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速である。第2レベルシフタ20は、入力信号Sinをレベルシフトし、ネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速である。出力部30は、第1レベルシフタ10、第2レベルシフタ20の出力信号S1、S2を受け、第1レベルシフタ10の出力信号S1の高速に遷移するエッジと、第2レベルシフタ20の出力信号S2の高速に遷移するエッジにもとづいて、出力信号Soutを生成する。
【選択図】図1
【解決手段】レベルシフト回路100は、入力信号Sinをレベルシフトして出力信号Soutを生成する。第1レベルシフタ10は、入力信号Sinをレベルシフトし、ポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速である。第2レベルシフタ20は、入力信号Sinをレベルシフトし、ネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速である。出力部30は、第1レベルシフタ10、第2レベルシフタ20の出力信号S1、S2を受け、第1レベルシフタ10の出力信号S1の高速に遷移するエッジと、第2レベルシフタ20の出力信号S2の高速に遷移するエッジにもとづいて、出力信号Soutを生成する。
【選択図】図1
Description
本発明は、入力信号の振幅レベルをシフトするレベルシフト回路に関する。
電子回路において、電源電圧レベルの異なる複数の回路ブロックが設けられる場合がある。複数の回路ブロックでハイレベルとローレベルが切り替わるデジタル信号を送受信するために、電源電圧レベルの相違を吸収するためのレベルシフト回路が設けられる。
たとえば特許文献1には、接地電圧をローレベル、正の第1電圧(3V)をハイレベルとしてスイングする入力信号を、接地電圧をローレベル、正の第2電圧(5V)をハイレベルとしてスイングする信号に変換するレベルシフト回路が記載される。
いま、接地電圧(GND)をローレベル、正の第1電圧(Vdd)をハイレベルとしてスイングする第1信号を、負の第2電圧(Vss)をローレベル、第2電圧より高い第3電圧(VH)をハイレベルとしてスイングする第2信号にレベルシフトする回路について考察する。正電圧を負電圧にシフトするレベルシフト回路では、電圧として与えられる入力信号を電流に変換し、変換した電流を利用して任意のノードの電位を変化させるのが一般的である。図5は、正電圧を負電圧にシフトするレベルシフタの構成例を示す回路図である。
図5のレベルシフト回路64は、第1電圧Vddと第2電圧Vssの間に直列に設けられたPチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のトランジスタM10および電流源60と、第3電圧VHと第2電圧Vssの間に直列に設けられた電流源62およびNチャンネルMOSFETのトランジスタM12を含む。
入力信号Sinがハイレベルのとき、トランジスタM10はオフであるから、トランジスタM2のゲート容量が電流IL1により放電され、トランジスタM2がオフとなる。その結果、出力信号Soutは第3電圧VH、すなわちハイレベルとなる。
入力信号Sinがローレベルのとき、トランジスタM10はオンし、トランジスタM2のゲート容量が、トランジスタM10に流れる電流Im1と電流IL1の差電流(Im1−IL1)によって充電され、トランジスタM2がオンとなる。その結果、出力信号Soutは第2電圧Vss、すなわちローレベルとなる。
このレベルシフト回路64の入力信号Sinに対する応答速度は、トランジスタM12のゲート電圧の変化速度によって決定される。すなわち入力信号がローレベルからハイレベルに遷移するポジティブエッジに対する応答速度は、電流IL1によって定まり、ネガティブエッジに対する応答速度は、差電流(Im1−IL1)によって定まる。したがって、ポジティブエッジとネガティブエッジの応答速度は、トレードオフの関係にある。
ポジティブエッジとネガティブエッジに対する応答速度をいずれも大きくするためには、IL1を大きくした上で、Im1をさらに大きくする必要がある。したがって、図5のレベルシフト回路64では、ネガティブエッジに対する応答速度を改善するためには、トランジスタM10のサイズを大きく設定する必要がある。一般にPチャンネルMOSFETの電流容量(ドライブ能力)は、NチャンネルMOSFETのそれに劣るため、この場合、回路面積が非常に大きくなるという問題がある。
また、正電圧を負電圧にシフトする場合、トランジスタM10のゲート電圧は入力信号Sinのローレベル(接地電圧)までしか低下しないため、トランジスタM10のゲートソース間電圧が制限されてフルオンさせることができないため、さらにトランジスタサイズを大きくする必要がある。
本発明はこうした課題に鑑みてなされたものであり、その目的は、回路面積の増大を抑制しつつ、高速な応答性を有するレベルシフト回路の提供にある。
本発明のある態様は、入力信号をレベルシフトして出力信号を生成するレベルシフト回路に関する。このレベルシフト回路は、入力信号をレベルシフトする第1レベルシフタであって、入力信号のポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速な第1レベルシフタと、入力信号をレベルシフトする第2レベルシフタであって、入力信号のネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速な第2レベルシフタと、第1、第2レベルシフタの出力信号を受け、第1レベルシフタの出力信号の高速に遷移するエッジと、第2レベルシフタの出力信号の高速に遷移するエッジにもとづいて、出力信号を生成する出力部と、を備える。
この態様によると、第1レベルシフタにより入力信号のポジティブエッジを検出し、第2レベルシフタにより入力信号のネガティブエッジを検出し、検出した両エッジを合成することにより出力信号を生成することができる。この回路によれば、第1、第2レベルシフタは、ポジティブエッジとネガティブエッジのいずれか一方の応答性のみを速く設計すればよいため、回路面積を小さくすることができる。
第1、第2レベルシフタの一方は、入力信号のポジティブエッジまたはネガティブエッジの一方に対する応答性が、他方に対する応答性より高く設定される第1レベルシフトユニットを含んでもよい。第1、第2レベルシフタの他方は、入力信号を反転するインバータと、第1レベルシフトユニットと同等の構成を有し、インバータの出力信号をレベルシフトする第2レベルシフトユニットと、を含んでもよい。
同等の構成を有するレベルシフトユニットを利用することにより、ポジティブエッジとネガティブエッジの応答性を揃えることができる。
同等の構成を有するレベルシフトユニットを利用することにより、ポジティブエッジとネガティブエッジの応答性を揃えることができる。
第1、第2レベルシフトユニットはそれぞれ、第1固定電圧端子にソースが接続されたPチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、PチャンネルMOSFETのドレインと第2固定電圧端子の間に設けられた電流源と、を含んでもよい。PチャンネルMOSFETのゲートにレベルシフトの対象となる信号が入力され、PチャンネルMOSFETと電流源の接続点の電圧に応じた信号を出力してもよい。
この構成によれば、レベルシフトの対象となる信号のポジティブエッジに対して高速に追従する信号を生成することができる。
この構成によれば、レベルシフトの対象となる信号のポジティブエッジに対して高速に追従する信号を生成することができる。
入力信号は、接地電圧をローレベル、正の第1電圧をハイレベルとしてスイングし、出力信号は、負の第2電圧をローレベル、任意の第3電圧をハイレベルとしてスイングしてもよい。
本発明の別の態様は、チャージポンプ回路の制御回路に関する。この制御回路は、キャパシタに接続される少なくともひとつのスイッチトランジスタと、スイッチトランジスタのオンオフを制御する制御信号を生成するクロックジェネレータと、制御信号を入力信号として受け、当該入力信号をレベルシフトしてスイッチトランジスタの制御端子に供給する上述のレベルシフト回路と、を備える。
この態様によれば、上述のレベルシフト回路を利用しているため、スイッチトランジスタのオン、オフを、制御信号に追従して高速に切り換えることができるとともに、制御回路を小型化できる。
この態様によれば、上述のレベルシフト回路を利用しているため、スイッチトランジスタのオン、オフを、制御信号に追従して高速に切り換えることができるとともに、制御回路を小型化できる。
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明に係るレベルシフト回路によれば、回路面積の増大を抑制しつつ、高速な応答性を実現できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aと部材Bが接続」された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Aと部材Bの間に部材Cが設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1(a)、(b)は、実施の形態に係るレベルシフト回路100の構成例を示す回路図である。レベルシフト回路100は、入力端子102に入力された入力信号Sinをレベルシフトし、出力端子104から出力信号Soutを出力する。
まず、入力信号Sinと出力信号Soutのレベルダイヤグラムについて説明する。本実施の形態において、入力信号Sinは、接地電圧GNDをローレベル、正の第1電圧Vddをハイレベルとしてスイングする。出力信号Soutは、負の第2電圧Vssをローレベル、第2電圧Vssより高い任意の第3電圧VHをハイレベルとしてスイングする。
レベルシフト回路100は、第1レベルシフタ10、第2レベルシフタ20、出力部30を備える。
第1レベルシフタ10は、入力信号Sinの基準レベル(ローレベル)が出力信号Soutの基準レベル(ローレベル)と一致するように、入力信号Sinを負方向にレベルシフトする。この第1レベルシフタ10は、入力信号Sinのポジティブエッジに対する応答が、ネガティブエッジに対する応答よりも高速に設定される。第1レベルシフタ10の出力を、第1中間信号S1という。
一方、第2レベルシフタ20は、第1レベルシフタ10と並列に設けられており、入力信号Sinの基準レベル(ローレベル)が出力信号Soutの基準レベル(ローレベル)と一致するように、入力信号Sinを負方向にレベルシフトする。第2レベルシフタ20は、入力信号Sinのネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速に設定される。第2レベルシフタ20の出力を、第2中間信号S2という。
つまり、第1中間信号S1は、入力信号Sinのポジティブエッジに高速に追従し、第2中間信号S2は、入力信号Sinのネガティブエッジに高速に追従する。出力部30は、第1中間信号S1、第2中間信号S2を受け、第1中間信号S1の高速に遷移するエッジと、第2中間信号S2の高速に遷移するエッジにもとづいて、出力信号Soutを生成する。
図1(a)のレベルシフト回路100によれば、第1中間信号S1の高速に遷移するエッジによって入力信号Sinのポジティブエッジを検出し、第2中間信号S2の高速に遷移するエッジによって入力信号Sinのネガティブエッジを検出でき、2つのエッジを合成することにより、入力信号Sinのポジティブエッジとネガティブエッジの両方に高速に追従する出力信号Soutを生成することができる。
また、図1(a)の構成を有するレベルシフト回路100において、第1レベルシフタ10、第2レベルシフタ20はそれぞれ、ポジティブエッジまたはネガティブエッジの一方のみに対して高速な追従性を有すればよい。したがって、各レベルシフタの回路面積を小さくすることができ、レベルシフト回路100全体の面積を小さくすることができる。
以下、レベルシフト回路100の具体的な構成例を説明するが、本発明は以上の原理、技術思想にもとづくさまざまな回路を包含するものであり、特定の回路に限定されるものではない。
図1(a)の第1レベルシフタ10、第2レベルシフタ20はそれぞれ、同一の構成を有する第1レベルシフトユニット12、第2レベルシフトユニット22を含む。つまり、第1レベルシフトユニット12、第2レベルシフトユニット22は、入力された信号のポジティブエッジまたはネガティブエッジのいずれか一方に対して高速な追従性を有している。第2レベルシフトユニット22の前段にはインバータ24が設けられる。
本実施の形態では、第1レベルシフトユニット12および第2レベルシフトユニット22は、それぞれに入力された信号のポジティブエッジに対して高速な追従性を有するものとする。つまり、第1レベルシフトユニット12は入力信号Sinのポジティブエッジに対して高速に追従する。
一方、第2レベルシフトユニット22は、インバータ24によって反転された入力信号*Sin(*は論理反転を示す)のポジティブエッジに高速に追従するから、入力信号Sinのネガティブエッジに対して高速に追従する。なお、図1(a)の構成において、第1中間信号S1、第2中間信号S2はそれぞれ入力信号Sinをレベルシフトした信号であり、互いに論理レベルが反転した信号となっている。
図1(b)は、第1レベルシフトユニット12、第2レベルシフトユニット22(レベルシフトユニット14と総称する)の構成例を示す回路図である。レベルシフトユニット14は、トランジスタM1、電流源26、インバータ25を含む。
トランジスタM1は、PチャンネルMOSFETであり、そのソースが、第1電圧Vddの印加される第1固定電圧端子27に接続されている。トランジスタM1のゲートには、レベルシフトの対象の信号が入力される。電流源26は、トランジスタM1のドレインと第2電圧Vssが印加される第2固定電圧端子28の間に設けられる。電流源26は、電流IL1を生成する。レベルシフトユニット14は、トランジスタM1と電流源26の接続点の電圧をインバータ25によって反転した信号OUTを出力する。インバータ25によって、入力信号INと出力信号OUTの論理値は同一となる。
レベルシフトユニット14の動作を説明する。トランジスタM1は、入力信号INがローレベルすなわち接地電圧GNDのときオンとなり、ハイレベルすなわち第1電圧Vddのときオフとなる。トランジスタM1がオンのときに流れる電流をIm1とする。
入力信号INがローレベルからハイレベルに遷移して、トランジスタM1がオフすると、電流源26はインバータ25の入力端子から電流IL1を吸い込む(シンク動作)。その結果、インバータ25の入力端子の電位は低下し、出力信号OUTはハイレベルとなる。レベルシフトユニット14は、入力信号INのポジティブエッジに対して高速な追従性を有するように、電流IL1を有る程度大きく設定することにより、出力信号OUTの遷移速度を速めている。
入力信号INがハイレベルからローレベルに遷移し、トランジスタM1がオンすると、トランジスタM1は、インバータ25の入力端子に電流Im1をはき出す(ソース動作)。その結果、インバータ25の入力端子の電位は上昇し、出力信号OUTはローレベルとなる。インバータ25の入力端子の電位は、トランジスタM1に流れる電流Im1と電流IL1の差電流(Im1−IL1)に応じて変化する。レベルシフトユニット14は、いずれか一方のエッジに対してのみ高速に応答すればよいため、差電流(Im1−IL1)はそれほど大きくする必要はなく、トランジスタM1のサイズを小さくできる。
入力信号INがハイレベルからローレベルに遷移するとき、インバータ25の入力端子の電位は緩やかに変化するため、インバータ25のしきい値電圧(スライスレベル)に達するまでに遅延τが発生する。したがって、出力信号OUTのネガティブエッジは、入力信号INのネガティブエッジよりも遅延τだけ遅れて現れる。
図1(b)のレベルシフトユニット14の出力信号OUTは、入力信号INをレベルシフトした信号となる。レベルシフトユニット14の出力信号OUTは、入力信号INのポジティブエッジに対しては無視しうる小さな遅延で高速に応答し、入力信号INのネガティブエッジに対しては、相対的に大きな遅延で応答する。
図1(a)に戻る。第1中間信号S1のポジティブエッジは、入力信号Sinのポジティブエッジに対応して遅延無く高速に遷移する。一方、第2中間信号S2のポジティブエッジは、入力信号Sinのネガティブエッジに対応して遅延無く高速に遷移する。
出力部30は、入力信号Sinのポジティブエッジに対応する第1中間信号S1のエッジを利用して、出力信号Soutの一方のエッジを生成する。また、エッジ検出部32は、入力信号Sinのネガティブエッジに対応する第2中間信号S2のエッジを利用して、出力信号Soutの他方のエッジを生成する。
出力部30は、エッジ検出部32、分周器38を含む。エッジ検出部32は、第1中間信号S1、第2中間信号S2それぞれのポジティブエッジを検出する。具体的には、エッジ検出部32はNORゲート34、インバータ36を含む。NORゲート34は、第1中間信号S1、第2中間信号S2の否定論理和を生成する。インバータ36は、NORゲート34の出力を反転する。つまり、NORゲート34、インバータ36は、第1中間信号S1、第2中間信号S2がともにハイレベルのときハイレベルとなるエッジ検出信号Seを生成する。
エッジ検出信号Seは、入力信号Sinのエッジごとにハイレベルとなる。つまりエッジ検出信号Seの周波数は、入力信号Sinの2倍となる。分周器38は、エッジ検出信号Seを受け、これを1/2分周する。その結果、分周器38からは、入力信号Sinがレベルシフトされた出力信号Soutが出力される。
以上のように構成されたレベルシフト回路100の動作を、波形図を参照しながら説明する。図2は、図1(a)のレベルシフト回路100の動作波形図である。入力信号Sinは、第1電圧Vddと接地電圧GNDの間をスイングする。第1中間信号S1は、入力信号Sinのポジティブエッジに高速に追従し、ネガティブエッジに対して遅延を持って遷移する。反対に、第2中間信号S2は、入力信号Sinのネガティブエッジに高速に追従し、ポジティブエッジに遅延を持って遷移する。なお、図2の第1中間信号S1、第2中間信号S2の一点鎖線は、図1(b)のインバータ25の入力端子の電位を示している。
エッジ検出部32により生成されるエッジ検出信号Seは、第1中間信号S1または第2中間信号S2のいずれかのポジティブエッジのタイミングでハイレベルとなる。分周器38は、エッジ検出信号Seのポジティブエッジごとに、ハイレベルとローレベルが切り替わるトグル動作を行い、エッジ検出信号Seを1/2分周して出力信号Soutを生成する。
図1(a)のレベルシフト回路100によれば、入力信号Sinを負方向にレベルシフトされた出力信号Soutを生成でき、出力信号Soutの両方のエッジはともに急峻となる。また、第1レベルシフタ10、第2レベルシフタ20に同一の構成を有するレベルシフトユニットを設けることにより、入力信号Sinのポジティブエッジとネガティブエッジに対する応答性を均一にすることができるという利点もある。
次に、実施の形態に係るレベルシフト回路100のアプリケーションについて説明する。図3は、図1(a)のレベルシフト回路100を備えたチャージポンプ回路2の構成を示すブロック図である。
チャージポンプ回路2は、フライングキャパシタC1、出力キャパシタC2、制御回路4を備える。チャージポンプ回路2は、入力電圧Vinを負電圧に変換して出力する電圧反転型である。制御回路4は、第1スイッチSW1〜第4スイッチSW4、オシレータ6、クロックジェネレータ8、レベルシフト回路100a、100bを備え、半導体基板上に集積化されている。オシレータ6はクロック信号CKを生成する。クロックジェネレータ8はクロック信号CKを受け、第1スイッチSW1〜第4スイッチSW4のオンオフを制御する制御信号を生成する。
チャージポンプ回路2は、入力端子P1、キャパシタ端子P2、P3、出力端子P4を備える。入力端子P1には入力電圧Vinが印加される。キャパシタ端子P2、P3の間には、フライングキャパシタC1が接続される。制御回路4と接地端子の間には、出力キャパシタC2が接続される。第1スイッチSW1はPチャンネルMOSFETであり、入力端子P1とキャパシタ端子P2の間に設けられる。第2スイッチSW2はNチャンネルMOSFETであり、キャパシタ端子P2の接地端子の間に設けられる。第3スイッチSW3はPチャンネルMOSFETであり、キャパシタ端子P3と接地端子の間に設けられる。第4スイッチSW4はNチャンネルMOSFETであり、キャパシタ端子P3と出力端子P4の間に設けられる。
第1スイッチSW1、第3スイッチSW3を含む第1組のスイッチと、第2スイッチSW2、第4スイッチSW4を含む第2組のスイッチは相補的にオン、オフを繰り返す。第1組のスイッチがオンすると、フライングキャパシタC1が入力電圧Vinで充電される。第2組のスイッチがオンすると、フライングキャパシタC1によって出力キャパシタC2が充電される。スイッチング動作を繰り返すことにより、出力電圧Voutとして負電圧(−Vin)が出力される。
制御信号Sc1、Sc2は、第1電圧Vddをハイレベル、接地電圧GNDをローレベルとしてスイングする。一方、第3スイッチSW3、第4スイッチSW4のオン、オフを切り換えるためには、それぞれのゲート電圧を負電圧にする必要がある。レベルシフト回路100a、100bは、制御信号Sc1、Sc2を受け、それぞれ負方向にレベルシフトして、第3スイッチSW3、第4スイッチSW4のゲートに供給する。
図3のチャージポンプ回路2によれば、図1(a)のレベルシフト回路100を利用することにより、回路面積の増大を抑制しつつ、第3スイッチSW3、第4スイッチSW4のオン、オフを高速に切り換えることができる。
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、例示する。
実施の形態では、出力部30を、エッジ検出部32、分周器38を用いて構成したが、本発明はこれに限定されない。出力部30は、第1中間信号S1、第2中間信号S2のポジティブエッジごとにハイレベルとローレベルが遷移するトグル回路で構成してもよい。たとえば、フリップフロップやラッチ回路のセット端子に第1中間信号S1と第2中間信号S2のいずれか一方を入力し、リセット端子に他方を入力してもよい。
レベルシフトユニット14の構成は図1(b)のそれに限定されない。図4は、変形例に係るレベルシフトユニット14aの構成を示す回路図である。レベルシフトユニット14aは、トランジスタM2〜M5、電流源40を含む。トランジスタM2、M5はPチャンネルMOSFETであり、トランジスタM3、M4はNチャンネルMOSFETである。電流源40、トランジスタM2、トランジスタM3は、第1電圧Vddが印加される第1固定電圧端子27と、第2電圧Vssが印加される第2固定電圧端子28の間に直列に接続される。電流源40は、電流Im3を生成する。トランジスタM2のゲートには、レベルシフトの対象となる信号INが入力される。トランジスタM5、M4は、第3電圧VHが印加される第3固定電圧端子29と第2固定電圧端子28の間に直列に接続される。トランジスタM4は、トランジスタM3とともにカレントミラー回路を構成する。トランジスタM5はベースにバイアス電圧Vbが印加されており、電流IL2を生成する電流源として機能する。
図4のレベルシフトユニット14aにおいて、入力端子46の入力信号INがハイレベルのとき、トランジスタM2はオフするため、電流Im3がトランジスタM3に流れ込まず、トランジスタM4に電流Im4は流れない。トランジスタM5からのはき出し電流IL2によって、出力端子48の電位は上昇し、出力信号OUTはハイレベルとなる。
入力信号INがローレベルのとき、トランジスタM2はオンするため、電流Im3がトランジスタM3に流れ込み、トランジスタM4に電流Im4が流れる。電流Im4と電流IL2との差(Im4−IL2)に応じたシンク電流によって出力端子48の電圧が低下し、出力信号OUTはローレベルとなる。
図1(b)のレベルシフトユニット14は、入力信号INのポジティブエッジに対して高速に応答したが、ネガティブエッジに高速に応答する構成としてもよい。たとえば、図1(b)において、電流IL1を小さく設定すれば、差電流(Im1−IL1)が大きくなるため、ネガティブエッジに対して高速に応答させることができる。
また、実施の形態では、正電圧を負電圧にレベルシフトする場合を説明したが、入力信号Sinと出力信号Soutの電圧レベルの関係は任意でよく、それぞれに適したレベルシフトユニットを用いればよい。
チャージポンプ回路の構成は図3に限定されず、スイッチトランジスタに代えてダイオードを利用してもよい。また、電圧反転型に限らず、倍電圧など、その他の昇圧率を有するチャージポンプ回路であってもよい。
また、スイッチングレギュレータの制御回路にも、本実施の形態に係るレベルシフト回路100は好適に利用できる。すなわち、コイルやトランスに接続されるスイッチングトランジスタのゲート電圧を、実施の形態に係るレベルシフト回路100を利用して生成してもよい。
また、実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
2…チャージポンプ回路、4…制御回路、6…オシレータ、8…クロックジェネレータ、C1…フライングキャパシタ、C2…出力キャパシタ、SW1…第1スイッチ、SW2…第2スイッチ、SW3…第3スイッチ、SW4…第4スイッチ、P1…入力端子、P2…キャパシタ端子、P3…キャパシタ端子、P4…出力端子、10…第1レベルシフタ、12…第1レベルシフトユニット、14…レベルシフトユニット、20…第2レベルシフタ、22…第2レベルシフトユニット、24…インバータ、25…インバータ、30…出力部、32…エッジ検出部、34…NORゲート、36…インバータ、38…分周器、100…レベルシフト回路、102…入力端子、104…出力端子、M1…トランジスタ、26…電流源、S1…第1中間信号、S2…第2中間信号。
Claims (6)
- 入力信号をレベルシフトして出力信号を生成するレベルシフト回路であって、
前記入力信号をレベルシフトする第1レベルシフタであって、前記入力信号のポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速な第1レベルシフタと、
前記入力信号をレベルシフトする第2レベルシフタであって、前記入力信号の前記ネガティブエッジに対する応答が前記ポジティブエッジに対する応答よりも高速な第2レベルシフタと、
前記第1、第2レベルシフタの出力信号を受け、前記第1レベルシフタの出力信号の高速に遷移するエッジと、前記第2レベルシフタの出力信号の高速に遷移するエッジにもとづいて、前記出力信号を生成する出力部と、
を備えることを特徴とするレベルシフト回路。 - 前記第1、第2レベルシフタの一方は、入力信号のポジティブエッジまたはネガティブエッジの一方に対する応答性が、他方に対する応答性より高く設定される第1レベルシフトユニットを含み、
前記第1、第2レベルシフタの他方は、
前記入力信号を反転するインバータと、
前記第1レベルシフトユニットと同等の構成を有し、前記インバータの出力信号をレベルシフトする第2レベルシフトユニットと、
を含むことを特徴とする請求項1に記載のレベルシフト回路。 - 前記第1、第2レベルシフトユニットはそれぞれ、
第1固定電圧端子にソースが接続されたPチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、
前記PチャンネルMOSFETのドレインと第2固定電圧端子の間に設けられた電流源と、
を含み、前記PチャンネルMOSFETのゲートにレベルシフトの対象となる信号が入力され、前記PチャンネルMOSFETと前記電流源の接続点の電圧に応じた信号を出力することを特徴とする請求項2に記載のレベルシフト回路。 - 前記入力信号は、接地電圧をローレベル、正の第1電圧をハイレベルとしてスイングし、前記出力信号は、負の第2電圧をローレベル、任意の第3電圧をハイレベルとしてスイングすることを特徴とする請求項1から3のいずれかに記載のレベルシフト回路。
- チャージポンプ回路の制御回路であって、
キャパシタに接続される少なくともひとつのスイッチトランジスタと、
前記スイッチトランジスタのオンオフを制御する制御信号を生成するクロックジェネレータと、
前記制御信号を入力信号として受け、当該入力信号をレベルシフトして前記スイッチトランジスタの制御端子に供給する請求項1から3のいずれかに記載のレベルシフト回路と、
を備えることを特徴とする制御回路。 - 入力信号をレベルシフトして出力信号を生成するレベルシフト方法であって、
前記入力信号をレベルシフトし、前記入力信号のポジティブエッジに対して、そのネガティブエッジよりも高速に追従する第1中間信号を生成するステップと、
前記入力信号をレベルシフトし、前記入力信号のネガティブエッジに対して、そのポジティブエッジよりも高速に追従する第2中間信号を生成するステップと、
前記第1中間信号の高速に遷移するエッジと、前記第2中間信号の高速に遷移するエッジにもとづいて、前記出力信号を生成するステップと、
を備えることを特徴とするレベルシフト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007153367A JP2008306597A (ja) | 2007-06-08 | 2007-06-08 | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007153367A JP2008306597A (ja) | 2007-06-08 | 2007-06-08 | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008306597A true JP2008306597A (ja) | 2008-12-18 |
Family
ID=40234889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007153367A Pending JP2008306597A (ja) | 2007-06-08 | 2007-06-08 | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008306597A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046570B1 (ko) * | 2009-03-27 | 2011-07-05 | 단국대학교 산학협력단 | 부트스트랩 다이오드 및 래치신호를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터 |
KR101087888B1 (ko) | 2010-05-28 | 2011-11-30 | 엘에스산전 주식회사 | 고압 레벨 시프터 |
JP2012160775A (ja) * | 2011-01-28 | 2012-08-23 | Seiko Epson Corp | 発振停止検出回路、半導体装置、時計および電子機器 |
JP7486360B2 (ja) | 2020-06-30 | 2024-05-17 | 日清紡マイクロデバイス株式会社 | レベルシフト回路 |
-
2007
- 2007-06-08 JP JP2007153367A patent/JP2008306597A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046570B1 (ko) * | 2009-03-27 | 2011-07-05 | 단국대학교 산학협력단 | 부트스트랩 다이오드 및 래치신호를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터 |
KR101087888B1 (ko) | 2010-05-28 | 2011-11-30 | 엘에스산전 주식회사 | 고압 레벨 시프터 |
JP2012160775A (ja) * | 2011-01-28 | 2012-08-23 | Seiko Epson Corp | 発振停止検出回路、半導体装置、時計および電子機器 |
JP7486360B2 (ja) | 2020-06-30 | 2024-05-17 | 日清紡マイクロデバイス株式会社 | レベルシフト回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385596B1 (en) | Charge pump circuit capable of reducing reverse currents | |
US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
US9257190B2 (en) | Level shifter | |
US6043699A (en) | Level shift circuit | |
EP2965425B1 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
JP2004228713A (ja) | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 | |
US8587360B2 (en) | Level-shifter circuit using low-voltage transistors | |
US6850090B2 (en) | Level shifter | |
JP2017112537A (ja) | インバータ回路 | |
JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
JP2008098920A (ja) | ドライバ回路 | |
JP2008306597A (ja) | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 | |
JP2008187525A (ja) | インバータ回路 | |
US11894843B2 (en) | Level shift circuit | |
JP4724575B2 (ja) | レベル変換回路 | |
US10587267B2 (en) | Level shifter circuit generating bipolar clock signals | |
TWI601385B (zh) | 延遲電路 | |
JP6996934B2 (ja) | 高周波スイッチ装置 | |
JP7438353B2 (ja) | 集積回路のための低電圧レベルシフタ | |
JP2003101405A (ja) | レベルシフト回路 | |
JP2009194560A (ja) | 分周回路 | |
US20220116039A1 (en) | Quasi-adiabatic logic circuits | |
JP2009136112A (ja) | 半導体集積装置 | |
JP2007195162A (ja) | レベルシフト回路 |