JP2008305500A - Method and device for testing nonvolatile memory, and program - Google Patents
Method and device for testing nonvolatile memory, and program Download PDFInfo
- Publication number
- JP2008305500A JP2008305500A JP2007152446A JP2007152446A JP2008305500A JP 2008305500 A JP2008305500 A JP 2008305500A JP 2007152446 A JP2007152446 A JP 2007152446A JP 2007152446 A JP2007152446 A JP 2007152446A JP 2008305500 A JP2008305500 A JP 2008305500A
- Authority
- JP
- Japan
- Prior art keywords
- power
- test
- control unit
- power supply
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
本発明は、不揮発性メモリの書き換え途中の電源遮断によるメモリ障害を検出する試験方法及び装置及びプログラムに関する。 The present invention relates to a test method, an apparatus, and a program for detecting a memory failure due to power interruption during rewriting of a nonvolatile memory.
従来の不揮発性メモリの試験は、不揮発性メモリのアクセス中に手動で電源遮断を起こし、電源を再投入後にメモリへのライト・リードを行い、メモリが正常に使用できることを確認するものであった。 In the conventional nonvolatile memory test, the power was manually turned off while the nonvolatile memory was being accessed, and after the power was turned on again, the memory was written and read to confirm that the memory can be used normally. .
また、メモリが搭載される装置内に試験回路を組み込み、電源遮断用の別電源を使用することで、擬似的な電源遮断試験を行なう例もあった(特許文献1参照)。これは主電源を落としているわけではないので、実際に装置内で起きる電源断ではなく擬似的な落とし方であった。
近年の不揮発性メモリは、書き換え速度の高速化、高集積化、また、1セルあたりに多値データが保持可能である。それらに伴い書き換え途中のメモリ内部状態は、μsec (マイクロセカンド)オーダーでの複雑な状態変化を繰り返している。従来の試験手法では、このシビアなタイミングを狙った電源遮断を起こすことは不可能であり、メモリの内部状態に着目した電源遮断試験が行えず、試験範囲が狭いことが問題であった。 Non-volatile memories in recent years have a high rewrite speed, high integration, and can hold multi-value data per cell. Along with these changes, the internal state of the memory during rewriting repeats complicated state changes on the order of μsec (microseconds). With the conventional test method, it is impossible to cause power shutdown aiming at this severe timing, and a power shutdown test focusing on the internal state of the memory cannot be performed, and the test range is narrow.
また、装置内に試験回路を組み込み、電源遮断用の別電源を使用することで擬似的に電源遮断試験を行なう例があるが、シビアなタイミングでの電源遮断方法については不明確であり、また、主電源から落ちてしまう実際の電源断によるメモリへの影響を検証することはできないものであった。 In addition, there is an example in which a test circuit is built into the device and a pseudo power-off test is performed by using another power supply for power-off, but the method of power-off at severe timing is unclear, and However, it was impossible to verify the effect on the memory due to the actual power cut off from the main power supply.
本発明はこのような従来の課題を解決し、不揮発性メモリに対し、実際の装置で起きる電源断と同じ落とし方で、しかもμsec オーダーのタイミングで電源遮断を起こして試験を行うことを目的とする。 An object of the present invention is to solve such a conventional problem and to perform a test on a nonvolatile memory by causing the power to be shut down at the timing of the order of μsec in the same manner as the power being cut off in an actual device. To do.
図1は本発明の試験装置の説明図である。図1において、1は(電源制御用)試験装置、2は試験対象装置、3、4は試験ログ取得用パソコン(PC)、11はSOC(電源の制御部)、12は電源制御用のテストプログラム(TP)、21はSOC(書換え制御部)、22は電源IC(電源部)、23は試験対象メモリ(不揮発性メモリ)、24はメモリ制御・判定テストプログラム(TP)、(a)は出力ポート(パワー信号出力部)、(b)は出力ポート(リセット信号出力部)、(c)は入力ポート(電源遮断要求入力部)である。 FIG. 1 is an explanatory diagram of a test apparatus according to the present invention. In FIG. 1, 1 is a test device (for power control), 2 is a test target device, 3 and 4 are test log acquisition personal computers (PCs), 11 is an SOC (power control unit), and 12 is a test for power control. Program (TP), 21 is SOC (rewrite control unit), 22 is a power supply IC (power supply unit), 23 is a memory to be tested (nonvolatile memory), 24 is a memory control / determination test program (TP), (a) is An output port (power signal output unit), (b) is an output port (reset signal output unit), and (c) is an input port (power cutoff request input unit).
本発明は、上記従来の課題を解決するため、次のように構成した。 In order to solve the above-described conventional problems, the present invention is configured as follows.
(1):試験対象メモリである不揮発性メモリ23と、該不揮発性メモリ23のデータを書き換える書換え制御部21と、前記不揮発性メモリ23及び書換え制御部21に電源を供給する電源部22と、前記電源部22の制御を行う電源の制御部11とを備え、前記書換え制御部21による前記不揮発性メモリ23へのデータの書き換え中に、前記書換え制御部21からの信号で前記電源の制御部11で前記電源部22の電源を遮断する。このため、書換え制御部21からの信号で、μsec オーダーのタイミングで電源遮断を起こして電源遮断によるメモリ障害を検出することができる。
(1): a
(2):前記(1)の不揮発性メモリの試験方法において、前記不揮発性メモリ23と前記書換え制御部21と前記電源部22は、試験対象装置2に搭載されている。このため、書換え制御部21からの信号で実際の装置で起きる電源断と同じ落とし方で、しかもμsecオーダーのタイミングで電源遮断を起こして試験を行うことができる。
(2): In the nonvolatile memory test method of (1), the
(3):前記(1)又は(2)の不揮発性メモリの試験方法において、前記電源の制御部11による前記電源部22の電源の遮断は、1つのブロックの書き換え中に異なるタイミングで複数回行われる。このため、タイミングの異なる電源遮断による試験を行うことができる。
(3) In the nonvolatile memory test method according to (1) or (2), the power
(4):前記(3)の不揮発性メモリの試験方法において、前記書換え制御部21による前記不揮発性メモリ23へのデータの書き換えは、1つのブロックに対して複数回行われる。このため、1回目の書き換え中で電源遮断をできなかった区間(図2の※1参照)に対しても電源遮断の試験を行うことができる。
(4): In the nonvolatile memory test method of (3), the
(5):前記(3)又は(4)の不揮発性メモリの試験方法において、前記書換え制御部21による前記不揮発性メモリ23の1つのブロックへの電源遮断試験後に他のブロックのエラー判定を行う。このため、1つのブロックの書き換え中の電源遮断が他のブロックに影響を与えたかどうかを確認することができる。
(5): In the non-volatile memory test method of (3) or (4), after the power-off test for one block of the
本発明によれば次のような効果がある。 The present invention has the following effects.
(1):書換え制御部による不揮発性メモリへのデータの書き換え中に、前記書換え制御部からの信号で電源部の電源を遮断するため、書換え制御部からの信号で、μsec オーダーのタイミングで電源遮断を起こして電源遮断によるメモリ障害を検出することができる。 (1): During rewriting of data to the non-volatile memory by the rewrite control unit, the power supply unit is shut off by a signal from the rewrite control unit. It is possible to detect a memory failure due to power shutdown by causing a shutdown.
(2):不揮発性メモリと書換え制御部と電源部は、試験対象装置に搭載されているため、書換え制御部からの信号で実際の装置で起きる電源断と同じ落とし方で、しかもμsecオーダーのタイミングで電源遮断を起こして試験を行うことができる。 (2): Since the non-volatile memory, the rewrite control unit, and the power supply unit are mounted on the device under test, the signal is sent from the rewrite control unit in the same way as the power cut that occurs in the actual device, and in the order of μsec. The test can be performed by turning off the power supply at the timing.
(3):電源の制御部による電源部の電源の遮断は、1つのブロックの書き換え中に異なるタイミングで複数回行われるため、タイミングの異なる電源遮断による試験を行うことができる。 (3): Since power supply of the power supply unit by the power supply control unit is shut off a plurality of times at different timings during rewriting of one block, it is possible to perform a test by powering off at different timings.
(4):書換え制御部による不揮発性メモリへのデータの書き換えは、1つのブロックに対して複数回行われるため、1回目の書き換え中で電源遮断をできなかった区間に対しても電源遮断の試験を行うことができる。 (4): Since rewriting of data to the nonvolatile memory by the rewrite control unit is performed a plurality of times for one block, the power is shut off even in the section where the power cannot be shut down during the first rewriting. A test can be performed.
(5):書換え制御部による不揮発性メモリの1つのブロックへの電源遮断試験後に他のブロックのエラー判定を行うため、1つのブロックの書き換え中の電源遮断が他のブロックに影響を与えたかどうかを確認することができる。 (5): Whether or not the power interruption during rewriting of one block has affected other blocks in order to determine the error of another block after the power interruption test to one block of the nonvolatile memory by the rewrite control unit Can be confirmed.
本発明は、不揮発性メモリに対し、μsec オーダーでのシビアなタイミングで電源遮断を起こせる電源制御装置を使用することで、不揮発性メモリの書き換え(データの消去と書き込み)途中に経由するさまざまな内部状態で電源遮断が起きても問題がないことを、網羅的に検証して試験するものである。また、電源制御装置に接続された試験対象を、不揮発性メモリが組み込まれた実装置そのものとすることで、実装置で起きる電源断と同じ状態、環境での電源遮断を起こせる試験を行うものである。 The present invention uses a power supply control device capable of shutting off power at a severe timing in the order of μsec with respect to a nonvolatile memory, thereby enabling various internal processes to be performed during rewriting (erasing and writing of data) of the nonvolatile memory. This is a comprehensive verification to test that there is no problem even if the power is cut off in the state. Also, the test target connected to the power supply control device is the actual device itself with built-in non-volatile memory, so that the test can be performed in the same state and environment as the power supply shutoff that occurs in the real device. is there.
近年の不揮発性メモリは、書き換え速度の高速化、高集積化、また、1セルあたりに多値データが保持可能である。それらに伴い書き換え途中のメモリ内部状態は、μsec オーダーでの複雑な状態変化を繰り返している。従来のものは、電源断に関して単体評価された不揮発性メモリを、実際の装置に組み込んだ後、回路テストでの電源断試験を行なう仕組がなく、また、電源遮断を起こすタイミングをμsec (マイクロセカンド)オーダーでの状態変化を狙った電源断試験がなかった。本発明は、実装置である試験対象から電源制御装置に繋がる1本のハード信号(図1の入力ポート(c)の矢印)により電源遮断要求を通知し、要求を受けた電源制御装置は、試験対象の主電源を落とすことにより、μsec オーダーでの電源遮断と、実装置で起きる電源断と同じ状態を起こすことを可能とするものである。 Non-volatile memories in recent years have a high rewrite speed, high integration, and can hold multi-value data per cell. Along with these changes, the internal state of the memory during rewriting repeats complicated state changes in the order of μsec. In the conventional one, there is no mechanism for performing a power-off test in a circuit test after incorporating a non-volatile memory that has been evaluated for power-off alone into an actual device, and the timing for power-off is μsec (microseconds). ) There was no power-off test aimed at changing the order status. In the present invention, a power-off request is notified by one hard signal (an arrow of the input port (c) in FIG. 1) connected from the test object which is an actual device to the power supply control device. By turning off the main power supply to be tested, it is possible to cause the same state as the power interruption in the μsec order and the power interruption that occurs in the actual equipment.
(1) 試験装置の説明
図1は本発明の試験装置の説明図である。図1において、試験対象の電源制御を行う試験装置1と試験対象となる不揮発性メモリが搭載された実装置である試験対象装置2によって構成され、試験装置1と試験対象装置2にはそれぞれ試験ログ取得用パソコン(PC)3、4が接続されている。なお、例えば、試験装置1に試験ログ取得手段を備えることにより試験装置1と試験ログ取得用パソコン3の処理を一つのコンピュータで処理することもできる。
(1) Description of Test Apparatus FIG. 1 is an explanatory view of the test apparatus of the present invention. In FIG. 1, a
試験装置1には、電源の制御部であるSOC(System On Chip)11、電源制御用のテストプログラム(TP)12が設けてある。試験対象装置2には、書換え制御部であるSOC(System On Chip)21、電源IC(電源部)22、試験対象メモリ(不揮発性メモリ)23、メモリ制御・判定テストプログラム(TP)24が設けてある。
The
SOC11は、テストプログラム(TP)12を用いて電源制御用の試験装置1の制御を行う電源の制御部であり、パワー信号の出力ポート(PORT)(a)、リセット信号の出力ポート(PORT)(b)、電源遮断要求ポートの入力ポート(PORT)(c)が設けてある。パワー信号の出力ポート(PORT)(a)は、電源IC22の電源供給のオン、オフを行うパワー信号を出力するパワー信号出力部である。リセット信号の出力ポート(PORT)(b)は、リセット信号を出力して、試験対象装置2を起動するためのリセット信号出力部である。電源遮断要求ポートの入力ポート(PORT)(c)は、電源遮断の要求を受け入れる電源遮断要求入力部である。電源制御用のテストプログラム(TP)12は、電源制御用のテストプログラムを格納する格納手段である。SOC21は、テストプログラム(TP)24を用いて、不揮発性メモリ23の書き換え等の試験対象装置2の制御を行う書換え制御部である。電源IC22は、試験対象装置2の電源部である。試験対象メモリ(不揮発性メモリ)23は、試験対象用のメモリとなる不揮発性メモリである。メモリ制御・判定テストプログラム24は、メモリ制御と判定テストを行うためのテストプログラムを格納する格納手段である。
The
試験装置1は、SOC11と電源制御用のテストプログラム(TP)12から構成され、汎用出力ポートである出力ポート(a)のパワー信号、出力ポート(b)のリセット信号を制御する。試験対象装置2に電源遮断を起こす時は、出力ポート(a)のパワー信号を制御し、試験対象装置2全体へ電源供給する電源IC22の電源を落とす。これにより停電、電池はずれなどにより起き得る電源断と同等の電源遮断を起こすことが可能となる。また、試験対象装置2に電源供給する時は、出力ポート(a)の出力ポートのパワー信号を制御することで試験対象装置2全体へ電源供給し、出力ポート(b)のリセット信号によりリセット解除を実施する。これにより、試験対象装置2の装置は自動的に起動することになる。
The
次に、電源遮断のタイミングの取り方だが、試験装置1は、試験対象装置2から接続される汎用入力ポートである電源遮断要求ポート(c)の状態を監視することで、タイミング制御をする。試験実行時のログ情報は、試験装置1とパソコン(PC)3を接続することでパソコン(PC)3側に出力される。
Next, as to how to take the power shutdown timing, the
試験対象装置2は、試験対象メモリである不揮発性メモリ23が組み込まれる実装置である。図1では、SOC21、テストプログラム24(TP:メモリ制御とメモリの良否判定を行う)、試験対象である不揮発性メモリ23から構成される。試験対象装置2は、試験装置1からの電源制御による装置起動後、電源遮断要求ポート(c)を変化させ、電源遮断要求を試験装置1へ通知し、不揮発性メモリ23への書き換えを開始する。この書き換え途中に試験装置1により電源遮断が行われることとなる。電源遮断のタイミングを取るために、1本のハード信号のみを使用することで、電源遮断要求から電源遮断までのタイムラグがなくなり、μsec オーダーでの電源遮断試験を可能とした。不揮発性メモリ23の良否判定等の試験ログは、試験装置1と同様にパソコン(PC)4へ出力される。
The
なお、上記説明では、試験装置1と試験対象装置2を別々に設ける説明をしたが、試験装置1と試験対象装置2を1つの装置として、不揮発性メモリ23の試験を行うこともできる。
In the above description, the
(2):電源遮断試験処理の説明
前処理として、電源遮断試験開始前に、試験対象装置2の試験対象メモリである不揮発性メモリ23全領域へ期待値の書き込みを行っておく。これは、特定アドレスへの書き換え途中に起こった電源遮断が、他領域へ影響しているかを判断するためである。
(2): Explanation of power-off test process As a pre-process, an expected value is written in the entire area of the
電源遮断試験の手順は、まず試験装置1は、出力ポート(a)のパワー信号:ハイ(HIGH)、出力ポート(b)のリセット信号:ハイ(HIGH)により試験対象装置2を起動する。試験対象装置2は起動後、期待値とのデータ比較、メモリのステータスチェックなどによりメモリの良否判定を行う。エラーなしの場合、電源遮断要求ポート(c):ハイ(HIGH)にして、試験装置1に対し電源遮断要求を発行し、特定の1ブロック(Block )への1回目のデータ書き換えを開始する。ここでデータの書き換えには、1ブロックをイレーズしてからライトする場合と、データが書かれた上に直接書き換えるリライトがある。試験装置1は電源遮断要求を受信後、可変時間(μsec オーダー)のウェイト後に出力ポート(a)のパワー信号:ロウ(LOW )とすることで試験対象装置2がデータ書き換え途中に電源遮断を行う。
The procedure of the power shut-off test is as follows. First, the
電源遮断要求受信後のウェイト時間をμsec オーダーで変化させながら繰り返し試験を行うことで、試験対象装置2のメモリ書き換え開始の状態から書き換え完了状態までに対して、網羅的な電源遮断試験を行える。データ書き換えを2回行なうのは、試験装置1が電源遮断要求受信後すぐに電源遮断を起こしても、この時、既に試験対象装置2は書き換えを開始してしまっているため、書き換え開始直後の電源遮断を起こせない可能性がある(図2※1の区間参照)。書き換えを2回行うことで、1回目のアクセスで電源遮断できなかった区間(タイミング)に対しても出力ポート(a)のパワー信号を「オフ」(ロウ)にするタイミングを可変することで電源遮断が行なえ、書き換え中全タイミングを網羅することが可能となる。
By repeatedly performing the test while changing the wait time after receiving the power-off request in the order of μsec, a comprehensive power-off test can be performed from the memory rewrite start state to the rewrite completion state of the device under
電源遮断試験の繰り返し実行後、試験中書き換えしていた1ブロック(Block )以外のメモリ全領域を試験前に書き込んだ期待値と比較する。1ブロック以外の領域比較を行なう理由は、書き換え途中に電源遮断が起きたブロックはデータ保証ができない可能性があるためである。これにより、電源遮断が他ブロックに影響を与えたかを確認することができる。 After repeated execution of the power shutdown test, the entire memory area other than one block (Block) that was rewritten during the test is compared with the expected value written before the test. The reason for comparing areas other than one block is that there is a possibility that data cannot be guaranteed for a block in which the power is cut off during rewriting. Thereby, it is possible to confirm whether the power shutdown has affected other blocks.
図2は電源遮断試験の処理フローである。以下、図2の処理S1〜S9に従って説明する。なお、試験対象メモリである不揮発性メモリ23へは、全領域へ期待値の書き込みを行っておく。
FIG. 2 is a processing flow of the power interruption test. Hereinafter, description will be given according to the processing S1 to S9 of FIG. Note that the expected value is written in the entire area in the
S1:試験装置1のSOC11は、出力ポート(a)のパワー信号をオン(ON)にし、処理S2に移る。
S1: The
S2:SOC11は、出力ポート(b)のリセット信号をオン(0N)にしてリセット解除することにより試験対象装置2を起動し、処理S7に移る。
S2: The
S3:試験対象装置2のSOC21は、試験対象装置2の起動後、期待値とのデータ比較、不揮発性メモリ23のステータスチェックなどにより不揮発性メモリ23の良否判定を行い、処理S4に移る。
S3: The
S4:SOC21は、不揮発性メモリ23にエラーがあったかどうか判断する。この判断でエラーがあった場合はエラー終了となり、エラーがなかった場合は処理S5に移る。
S4: The
S5:SOC21は、電源遮断要求ポート(c)をオン(ON)にして試験装置1に対し電源遮断要求を発行し、処理S6に移る。
S5: The
S6:SOC21は、1ブロックへの1回目のデータ書き換えを開始し、書き換えが終わると、続けて同じ1ブロックへの2回目のデータ書き換えを行う。
S6: The
S7:SOC11は、試験対象装置2から電源遮断要求があったかどうか判断する。この判断で電源遮断要求があった場合は処理S8に移り、なかった場合はあるまで待つ。
S7: The
S8:SOC11は、電源遮断要求を受信後、可変時間(μsec オーダー)のウェイト後に出力ポート(a)のパワー信号をロウ(LOW )とすることで試験対象装置2が不揮発性メモリ23へのデータ書き換え途中に電源遮断を行い、処理S9に移る。
S8: The
S9:SOC11は、出力ポート(b)のリセット信号をロウ(OFF )とする後処理(初期状態に戻す処理)を行い、処理S1に戻る。
S9: The
このように、電源遮断要求があり、試験対象装置2の電源の遮断(1回目の遮断(1) )すると、エラーが無い場合処理S1〜S9が繰り返され2回目の電源を遮断(遮断(1) と異なるタイミングで2回目の遮断(2) )が行われることになる。図2では、遮断(1) 、(2) と異なるタイミングで3回目の遮断(3) が行われた状態を示している。なお、試験対象メモリである不揮発性メモリ23へのデータの書き換えは、処理S6のように1回目のデータ書き換えに続いて行われる。
In this way, when there is a power shutdown request and the power of the
電源遮断試験の繰り返し実行(図2ではウェイト時間を可変して8回)後、試験中書き換えしていた1ブロック以外のメモリ全領域を試験前に書き込んだ期待値と比較する。これにより、電源遮断が他ブロックに影響を与えたかを確認することができる。 After repeated execution of the power-off test (in FIG. 2, the wait time is varied and 8 times), the entire memory area other than one block that was rewritten during the test is compared with the expected value written before the test. Thereby, it is possible to confirm whether the power shutdown has affected other blocks.
(3):プログラムインストールの説明
SOC(電源の制御部)11、電源制御用のテストプログラム12、SOC(書換え制御部)21、メモリ制御・判定テストプログラム24、パワー信号出力部(a)、リセット信号出力部(b)、電源遮断要求入力部(c)、試験ログ取得手段等はプログラムで構成でき、主制御部が実行するものであり、電源制御用のテストプログラム12、メモリ制御・判定テストプログラム24は主記憶に格納されているものである。このプログラムは、コンピュータ(情報処理装置)で処理されるものである。このコンピュータは、主制御部、主記憶、ファイル装置、表示装置等の出力装置、入力装置などのハードウェアで構成されている。
(3): Description of program installation SOC (power source control unit) 11, power source
このコンピュータに、本発明のプログラムをインストールする。このインストールは、フロッピィ、光磁気ディスク等の可搬型の記録(記憶)媒体に、これらのプログラムを記憶させておき、コンピュータが備えている記録媒体に対して、アクセスするためのドライブ装置を介して、LAN等のネットワーク、或いは、JTAGインターフェースを介して、コンピュータに設けられたファイル装置にインストールされる。 The program of the present invention is installed on this computer. In this installation, these programs are stored in a portable recording (storage) medium such as a floppy disk or a magneto-optical disk, and a drive device for accessing the recording medium provided in the computer is used. It is installed in a file device provided in a computer via a network such as a LAN or a JTAG interface.
1 試験装置
2 試験対象装置
3、4 試験ログ取得用パソコン(PC)
11 SOC(電源の制御部)
12 電源制御用のテストプログラム(TP)
21 SOC(書換え制御部)
22 電源IC(電源部)
23 試験対象メモリ(不揮発性メモリ)
24 メモリ制御・判定テストプログラム(TP)
(a) 出力ポート(パワー信号出力部)
(b) 出力ポート(リセット信号出力部)
(c) 入力ポート(電源遮断要求入力部)
1
11 SOC (Power supply control unit)
12 Test program for power control (TP)
21 SOC (Rewrite Control Unit)
22 Power supply IC (Power supply unit)
23 Test target memory (non-volatile memory)
24 Memory Control / Judgment Test Program (TP)
(A) Output port (power signal output section)
(B) Output port (reset signal output section)
(C) Input port (power shutdown request input part)
Claims (7)
該不揮発性メモリのデータを書き換える書換え制御部と、
前記不揮発性メモリ及び前記書換え制御部に電源を供給する電源部と、
前記電源部の制御を行う電源の制御部とを備え、
前記書換え制御部による前記不揮発性メモリへのデータの書き換え中に、前記書換え制御部からの信号で前記電源の制御部で前記電源部の電源を遮断することを特徴とした不揮発性メモリの試験方法。 A non-volatile memory that is the memory to be tested;
A rewrite control unit for rewriting data in the nonvolatile memory;
A power supply unit that supplies power to the nonvolatile memory and the rewrite control unit;
A power supply control unit for controlling the power supply unit,
A test method for a non-volatile memory, wherein the power source control unit shuts off the power source of the power source unit by a signal from the rewrite control unit during rewriting of data to the non-volatile memory by the rewrite control unit .
前記不揮発性メモリ及び前記書換え制御部に電源を供給する電源部のオン、オフ信号を出力するパワー信号出力部と、
前記電源部の制御を行う電源の制御部とを備え、
前記電源の制御部は、前記書換え制御部からの信号で前記不揮発性メモリへのデータの書き換え中に、前記電源部の電源を遮断することを特徴とした不揮発性メモリの試験装置。 A power-off request input unit that receives a power-off request from a rewrite control unit that rewrites data in a nonvolatile memory that is a test target memory;
A power signal output unit that outputs an on / off signal of a power supply unit that supplies power to the nonvolatile memory and the rewrite control unit;
A power supply control unit for controlling the power supply unit,
The non-volatile memory testing apparatus, wherein the power supply control unit shuts off the power supply of the power supply unit during rewriting of data to the non-volatile memory by a signal from the rewrite control unit.
前記不揮発性メモリ及び前記書換え制御部に電源を供給する電源部のオン、オフ信号を出力するパワー信号出力部と、
前記書換え制御部からの信号で前記不揮発性メモリへのデータの書き換え中に、前記電源部の電源を遮断する電源の制御部として、
コンピュータを動作させるためのプログラム。 A power-off request input unit that receives a power-off request from a rewrite control unit that rewrites data in a nonvolatile memory that is a test target memory;
A power signal output unit that outputs an on / off signal of a power supply unit that supplies power to the nonvolatile memory and the rewrite control unit;
As a power supply control unit that shuts off the power supply of the power supply unit during rewriting of data to the nonvolatile memory with a signal from the rewrite control unit,
A program for operating a computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007152446A JP5040456B2 (en) | 2007-06-08 | 2007-06-08 | Nonvolatile memory test method, apparatus, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007152446A JP5040456B2 (en) | 2007-06-08 | 2007-06-08 | Nonvolatile memory test method, apparatus, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305500A true JP2008305500A (en) | 2008-12-18 |
JP5040456B2 JP5040456B2 (en) | 2012-10-03 |
Family
ID=40234080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007152446A Expired - Fee Related JP5040456B2 (en) | 2007-06-08 | 2007-06-08 | Nonvolatile memory test method, apparatus, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5040456B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8289791B2 (en) | 2009-08-06 | 2012-10-16 | Samsung Electronics Co., Ltd. | Test method and device for memory device |
KR101463123B1 (en) | 2013-04-08 | 2014-11-20 | 주식회사 이에프텍 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
KR101566487B1 (en) | 2014-01-13 | 2015-11-05 | 주식회사 이에프텍 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
KR101586578B1 (en) * | 2014-07-31 | 2016-01-18 | 에스케이하이닉스 주식회사 | Test system for testing devices based on a various sudden power loss situations |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254251A (en) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | Control system for nonvolatile memory device |
JP2006179120A (en) * | 2004-12-22 | 2006-07-06 | Kyodo Printing Co Ltd | Voltage fluctuation device, program inspecting system and program inspecting method |
-
2007
- 2007-06-08 JP JP2007152446A patent/JP5040456B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254251A (en) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | Control system for nonvolatile memory device |
JP2006179120A (en) * | 2004-12-22 | 2006-07-06 | Kyodo Printing Co Ltd | Voltage fluctuation device, program inspecting system and program inspecting method |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8289791B2 (en) | 2009-08-06 | 2012-10-16 | Samsung Electronics Co., Ltd. | Test method and device for memory device |
KR101463123B1 (en) | 2013-04-08 | 2014-11-20 | 주식회사 이에프텍 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
KR101566487B1 (en) | 2014-01-13 | 2015-11-05 | 주식회사 이에프텍 | Apparatus for performing a power loss test for a non-volatile memory device and method of performing a power loss test for a non-volatile memory device |
KR101586578B1 (en) * | 2014-07-31 | 2016-01-18 | 에스케이하이닉스 주식회사 | Test system for testing devices based on a various sudden power loss situations |
Also Published As
Publication number | Publication date |
---|---|
JP5040456B2 (en) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450078B (en) | Debug registers for halting processor cores after reset or power off | |
US9472285B2 (en) | Test partitioning for a non-volatile memory | |
JP5040456B2 (en) | Nonvolatile memory test method, apparatus, and program | |
JP2010271793A (en) | Storage device, data storage method and data storage program | |
US6798713B1 (en) | Implementing software breakpoints | |
CN110618892A (en) | Bug positioning method and device for solid state disk, electronic equipment and medium | |
TWI534707B (en) | Computer system, shutdown and boot method thereof | |
JP2006059355A (en) | Nonvolatile memory device controlled by microcontroller | |
CN106681874B (en) | Test method and device for storage power-down protection function | |
JP2008198192A (en) | Repairable semiconductor memory device and repairing method of this semiconductor memory device | |
CN107807870B (en) | Method and system for testing power-down protection function of storage server mainboard | |
US9513984B2 (en) | Hardware signal logging in embedded block random access memory | |
US7210064B2 (en) | Program controlled unit and method for debugging programs executed by a program controlled unit | |
US20070005860A1 (en) | Interrupt control system and method | |
JPH1091289A (en) | Memory initialization device and method | |
JP2009211625A (en) | Start log storage method for information processor | |
JP4910119B2 (en) | Measuring device control method | |
US10713105B2 (en) | Operating method of memory controller, storage device including the same, and operating method of storage device | |
CN212782027U (en) | FLASH simulator supporting power-down data randomization | |
JP2007328620A (en) | Access frequency evaluation system and access frequency evaluation method | |
CN111597699A (en) | FLASH simulator supporting power-down data randomization | |
JP2005292959A (en) | Nonvolatile memory module and nonvolatile memory system | |
JP2015108986A (en) | Information processing apparatus, test instruction string for information processing apparatus, and testing method | |
US20010048611A1 (en) | Method and system for validating flash memory | |
TW201317754A (en) | System and method for decreasing a startup current of a storage system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120524 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |