JP2008300481A - 半導体検査装置 - Google Patents

半導体検査装置 Download PDF

Info

Publication number
JP2008300481A
JP2008300481A JP2007143060A JP2007143060A JP2008300481A JP 2008300481 A JP2008300481 A JP 2008300481A JP 2007143060 A JP2007143060 A JP 2007143060A JP 2007143060 A JP2007143060 A JP 2007143060A JP 2008300481 A JP2008300481 A JP 2008300481A
Authority
JP
Japan
Prior art keywords
probe
tester
land
inspection apparatus
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007143060A
Other languages
English (en)
Other versions
JP5134864B2 (ja
Inventor
Kiyotoshi Miura
清敏 三浦
Tatsuo Inoue
龍雄 井上
Kenichi Washio
賢一 鷲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2007143060A priority Critical patent/JP5134864B2/ja
Priority to US12/105,581 priority patent/US20080297184A1/en
Publication of JP2008300481A publication Critical patent/JP2008300481A/ja
Application granted granted Critical
Publication of JP5134864B2 publication Critical patent/JP5134864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06772High frequency probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

【課題】高周波測定でのノイズの影響を低減することができ、かつ構成の簡素化を図ることにより安価に製造することができる半導体試験装置を提供する。
【解決手段】電極パッドを有する多数の集積回路が作り込まれた半導体ウエハの電気的検査に用いられる半導体検査装置。半導体検査装置は、プローブカードと、該プローブカードへの接続部を有するテスタとを含む。前記プローブカードは、前記半導体ウエハの前記電極パッドに接続可能の多数のプローブと、一方の面に前記プローブが取り付けられるプローブランドを有し、他方の面に前記プローブに対応するテスタランドを有し、さらに対応する前記プローブランドおよびテスタランドを接続する配線路を有するプローブ基板とを備える。前記テスタは、前記接続部が前記テスタランドに接触することにより、前記プローブカードに直接的に接続されている。
【選択図】図1

Description

本発明は、多数の集積回路が作り込まれた半導体ウエハの電気的検査に用いられる半導体検査装置に関する。
半導体ウエハに作り込まれた多数の集積回路の電気的検査には、一般的に、テスタと、該テスタを被検査体である集積回路の各電極パッドに接続するための多数のプローブが設けられたプローブカードとを備える検査装置が用いられている(例えば、特許文献1参照)。
この種の従来の検査装置1は、図8に示すように、プローバ装置2のチャック2a上に保持された被検査体である半導体ウエハ3の電極パッドに接続可能のプローブ4aが設けられたプローブカード4を備える。
プローブカード4は、配線基板5の下面に対向して該配線基板に取付けられている。またプローブカード4の縁部は、環状保持具6により、配線基板5に保持されている。配線基板5は、その縁部がプローバ装置2の筐体2bのホルダ部2cに載るように、プローブカード4のプローブ基板4bからはみ出し、該ホルダ部に取り付けられている。これにより、プローブカード4は、配線基板5を介して筐体2bに保持されている。
各プローブ4aは、プローブ基板4bに設けられた対応する配線路7に接続されている。配線基板5には、プローブ基板4bの配線路7に対応した配線路7が設けられており、配線基板5およびプローブカード4の相互に対応する両配線路7、7は、両者4および5間に挿入されたポゴピン組立体のような接続器8aを経て電気的に接続されている。
配線基板5の上面には、全体に環状の補強部材8bが設けられている。また、補強部材8bから露出する配線基板5の上面の外縁領域には、テスタ(テスタヘッド)9の接続部9aに接続されるテスタランド5aが設けられている。各プローブ4aは、それぞれに対応するプローブ基板4bの配線路7、接続器8a、配線基板5の配線路7およびテスタランド5aを経て、テスタ9に接続されている。
したがって、プローブカード4の各プローブ4aがチャック2a上の被検査体3の対応する各電極パッドに当接すると、被検査体3がテスタ9に接続され、該テスタによる電気的検査が行われる。
特開2007−64850号公報
しかしながら、従来の検査装置1では、被検査体3の電極パッドに当接可能のプローブ4aが設けられたプローブカード4とテスタ9との間には、プローブカード4と共にプローブ組立体を構成する接続器8aおよび配線基板5が介在する。そのため、プローブカード4を含むプローブ組立体の構成が複雑化する。しかも、接続器8aおよび配線基板5が介在することから、テスタ9からプローブ4aまでの回路長が比較的長くなる。また、この回路を構成する接続器8aおよび配線基板5の各配線路7は、集積回路の細密化に伴い相互に近接して形成されることから、テスタ9による高周波を用いた被検査体3の電気検査では、ノイズの影響を強く受けることがある。このノイズ対策には、回路長の短縮化が有効である。
そこで、本発明の目的は、高周波測定でのノイズの影響を低減することができ、かつ構成の簡素化を図ることにより安価に製造することができる半導体検査装置を提供することにある。
本発明は、基本的に、テスタとプローブカードとの間に配置されていた配線基板および電気的接続器を除去し、テスタの電気的接続部をプローブカードに直接的に接続することを特徴とする。
より具体的には、本発明は、電極パッドを有する多数の集積回路が作り込まれた半導体ウエハの電気的検査に用いられる半導体検査装置であって、プローブカードと、該プローブカードへの接続部を有するテスタとを含む。前記プローブカードは、前記半導体ウエハの前記電極パッドに接続可能の多数のプローブと、プローブ基板とを備え、該プローブ基板はその一方の面に前記プローブを有し、他方の面に前記プローブに対応するテスタランドを有し、さらに対応する前記プローおよびテスタランドを接続する配線路を有する。前記テスタは、前記接続部が前記テスタランドに接触することにより、前記プローブカードに直接的に接続されている。
本発明に係る前記検査装置では、テスタの電気的接続部をプローブカードに直接的に接続することにより、従来、テスタとプローブ基板との間にあった接続器および配線基板を不要とすることができ、これらを除去することによって検査装置の構成の簡素化が図られ、コストの削減が可能となる。また、テスタからプローブ基板までの回路長の削減を図ることにより、高周波ノイズに対する耐性が高められ、高周波を用いた検査の精度を向上させることができる。
前記プローブ基板の前記一方の面に、前記配線路を経て対応する前記テスタランドに接続されるプローブランドを設け、該プローブランドに前記プローブを接続することができる。
前記検査装置は、さらに、プローバ機構を含むことができる。プローバ機構は、筐体と、該筐体内に前記半導体ウエハを保持するチャックが設けられ検査ステージとを備える従来よく知られたウエハープローバと同様なプローバ機構を用いることができる。このウエハープローバの前記筐体の上部に前記プローブ基板を保持するための環状のカードホルダを設けることができる。また、前記プローブ基板の前記他方の面には、前記プローブ基板の縁部からはみ出しかつ前記カードホルダ上に載る縁部が設けられた支持部材を結合することができる。これにより、前記プローブが前記チャック上の前記半導体ウエハの前記電極パッドに当接するように、前記支持部材を介して、前記プローブカードを前記カードホルダに支持することができる。
前記支持部材には、前記カードホルダに載る前記縁部を有する環状のリム部と、該環状部の環状中心に位置するボス部と、該ボス部および前記リム部間を連結するスポーク部とを備える支持部材を用いることができる。
この場合、前記テスタランドは、前記配線基板の前記他方の面の前記支持部材から露出する領域に配置される。
また、前記テスタランドを環状の前記リム部の内方に配置することができる。これにより、一般的にプローブ基板の中央部に集中的に配置される各プローブからテスタランドに至る回路長の短縮化を図ることができるので、高周波ノイズへの対策上、特に有効となる。
前記プローブ基板は、セラミックス板と、該セラミックス板の一方の面に固着された多層配線層とで構成することができる。この場合、前記プローブ基板の前記配線路は、前記セラミックス板の板厚方向に貫通して形成される配線路部分と、該配線路部分に接続された前記多層配線層の配線路部分とで構成することができる。また、前記セラミックス板の他方の面に前記テスタランドが形成され、前記多層配線層の前記セラミックス板に固着された面と反対側の面に前記プローブが固着される。
前記テスタの接続部は、テスタヘッドに固定されたポゴピン組立体で形成することができる。
本発明によれば、前記したように、テスタの電気的接続部をプローブカードに直接的に接続することにより、検査装置の構成の簡素化を図り、コストの削減をはかることができると共に、テスタからプローブ基板までの回路長の削減を図ることにより、高周波ノイズに対する耐性が高められ、高周波を用いた検査の精度を向上させることができる。
本発明に係る検査装置10は、図1に示すように、プローバ機構であるウエハープローバ12と、該ウエハプローバに支持された半導体ウエハ14の電気検査を行うためのテスタ16と、該テスタを半導体ウエハ14に電気的に接続するためのプローブ組立体18とを備える。
ウエハープローバ12は、全体に矩形の筐体20と、該筐体内に配置された検査ステージ22に保持されたチャックトップ24とを備える。半導体ウエハ14には、多数の集積回路が作り込まれており、半導体ウエハ14は、それらの電極を上方に向けてチャックトップ24上に取り外し可能に保持されている。検査ステージ22は、従来よく知られているように、X、Y、Zおよびθステージの組合せからなり、チャックトップ24は、水平面上でX方向およびこれに直角なY方向と、水平面(XY面)に垂直な垂直方向(Z方向)に位置調整が可能であり、またZ軸の回りに回転姿勢(θ)が調整可能である。
プローブ組立体18は、プローブカード26と、該プローブカードを支持する支持部材28とを備える。プローブカード26は、円形のプローブ基板26aと、該プローブ基板の一方の面30aに設けられた多数のプローブ26bとを備える。
プローブ基板26a内には、従来と同様な配線路32が設けられている。各配線路32の一端は、従来よく知られているように、プローブ基板26aの一方の面30aに設けられたプローブランド34(図3参照)に終端し、またその他端は、プローブカード26の他方の面30bに設けられたテスタランド36(図2参照)に終端する。各プローブランド34にプローブ26bが固着されており、これにより各プローブ26bは対応するプローブランド34に電気的に接続されている。
プローブカード26は、そのプローブ基板26aが取り付けられた支持部材28を介して、ウエハープローバ12の筐体20の頂部に保持された環状のカードホルダ38で保持される。これにより、プローブカード26は、そのプローブ26bがチャックトップ24上の半導体ウエハ14に対向するように保持される。また、図示の例では、プローブ基板26aの縁部は、環状支持構造40で支持部材28に支持されている。
カードホルダ38に保持されたプローブ組立体18の上方には、テスタ16の図示しないテスタ本体に接続されたテスタヘッド16aがプローブ組立体18に電気的に接続されるように、図示しないアームを介して筐体20に揺動可能に支持されている。
支持部材28は、図2および図3に示すように、例えばステンレス板のような全体に板状の部材からなる。この支持部材28は、図2に明確に示されているように、プローブ基板26aの外径よりも大きな外径を有する環状のリム部28aと、該リム部と同心的に形成された全体に円形のボス部28bと、該ボス部から放射状に伸び、ボス部28bとリム部28aとを連結するスポーク部28cとを備える。
前記したプローブ基板26aのテスタランド36は、プローブ基板26aの30bのうち、リム部28aと、ボス部28bとの間で、支持部材28から露出する領域に集中的に配置されている。
図示の例では、支持部材28には、テスタランド36の露出を妨げないように、リム部28aの内縁、ボス部28bおよびスポーク部28cを覆うカバー42が、ボルト44を介して取り外し可能に装着されている。カバー42には、プローブ組立体18の取り扱いを容易とするための一対の取手42aが形成されている。
プローブ基板26aは、図3に示す例では、セラミックス板のような絶縁板46と、該絶縁板の下面に固着された多層配線層48とを有する。絶縁板46は、プローブ基板26aの他方の面30bを構成する上面に前記したテスタランド36を有する。絶縁板46には、図示しないが、前記した配線路32の一部を構成する配線路部分がテスタランド36から絶縁板46内をその板厚方向に伸びる。多層配線層48は、プローブ基板26aの一方の面30aを構成する下面に、プローブ基板26aのための前記したプローブランド34を有する。また、多層配線層48には、図示しないが、各プローブランド34から伸長し、絶縁板46の前記した配線路部分に接続され、該配線路部分と共に配線路32を構成する配線路部分が形成されている。これにより、各プローブランド34に固着されたプローブ26bは、対応するテスタランド36に電気的に接続されている。
絶縁板46の前記上面すなわちプローブ基板26aの他方の面30bには、支持部材28との結合部50、52が設けられている。結合部50は、プローブ基板26aの中央部に配置され、結合部52はその周辺部に配置されている。中央の結合部50に関連してロック機構54が設けられている。
ロック機構54は、図4および図5に示されているように、支持部材28に形成された中央貫通穴56に組み付けられる。この貫通穴56は、支持部材28の下面側に位置する大径部56aおよび上面側に位置し、肩部56bを経て大径部56aに連通する小径部56cを有する。
結合部50は、該結合部の底面が絶縁板46に固着されており、該絶縁板から大径部56a内に立ち上がり、その頂部が肩部56bに当接可能である。結合部50には、図5に明確に示されているように、その頂部に開放する凹所58が形成されており、該凹所の開口の近傍には、その口径を漸減する絞り部からなる肩部58aが形成されている。
ロック機構54は、支持部材28の上面側から貫通穴56の小径部56cを経て結合部50の凹所58内に挿入可能の筒状部60aおよび該筒状部の一端に形成されたフランジ部60bを有するロックホルダ部材60と、該ロックホルダ部材の軸線方向に沿ってロックホルダ部材60に配置されるロックシャフト62と、該ロックシャフトによって操作可能の球体からなる係止部材64とを備える。
ロックホルダ部材60のフランジ部60bは、支持部材28の上面に形成された座面66に当接可能である。また、ロックホルダ部材60の下端は凹所58内に伸長可能であり、ロックホルダ部材60の下端近傍には、係止部材64の部分的な突出を許す開口68が形成されている。
ロックシャフト62の上端はロックホルダ部材60から突出し、その突出端には、枢軸70を介してカムレバー72が枢着されている。カムレバー72には、枢軸70の回りへの揺動操作によってロックホルダ部材60をその軸線方向へ移動させるためのカム面72aが形成されており、該カム面はカムレバー72の揺動によって、フランジ部60b上のワッシャ74上を摺動する。ロックシャフト62の下端部には、係止部材64を保持しかつロックシャフト62が上方に引き上げられたときに係止部材64をその一部が開口68から外方へ突出させるための傾斜面62aが形成されている。
ロックシャフト62を取り巻くように、ワッシャ74とロックホルダ部材60のフランジ部60bとの間には、第1の圧縮コイルスプリング76aが配置されている。また、ロックシャフト62を取り巻くように、該ロックシャフトに係止されたEリング78とフランジ部60bとの間には、第2の圧縮コイルスプリング76bが配置されている。第1の圧縮コイルスプリング76aは、ワッシャ74をカムレバー72のカム面72aに押し付ける。また、第2の圧縮コイルスプリング76bは、ロックホルダ部材60に関してロックシャフト62を押し下げる。
カムレバー72が図5に示す解除位置にあると、第2の圧縮コイルスプリング76bのばね力により、ロックシャフト62は、下端部の傾斜面62aが係止部材64をロックホルダ部材60の開口68から突出させることのない下端位置に保持される。したがって、この状態では、ロックホルダ部材60の筒状部60aを結合部50の凹所58内に挿入することができる。
この挿入状態で、カムレバー72を両圧縮コイルスプリング76a、76bのばね力に打ち勝って図5に示すロック位置へ向けて揺動させると、カムレバー72のカム面72aにより、ロックシャフト62がロックホルダ部材60に関して引き上げられることから、ロックシャフト62の傾斜面62aが係止部材64を結合部50の肩部58aに押し付けられる。その結果、プローブ基板26aの結合部50とロック機構54のフランジ部60bとの間に支持部材28の小径部56cの縁部分が挟持されることから、プローブカード26は中央部分支持部材28に結合される。また、この結合状態では、図4に示されているように、ロックホルダ部材60と結合部50とのスペーサ機能により、支持部材28からプローブ基板26aの一方の面30a迄の間隔が所定の距離に保持される。したがって、プローブ26bの針先が所定の平面高さ位置に保持される。
結合部50の周辺に配置された結合部52は、図6に示すように、プローブ基板26aの他方の面30bすなわち絶縁板46の前記上面に固着された雌ねじ部材で形成されている。この結合部52に関連してねじ結合機構80が設けられている。
ねじ結合機構80は、支持部材28に形成された貫通孔82内に挿通される筒状のスペーサ84と、該スペーサ内に挿入され、先端部が結合部52のねじ穴52aに螺合可能のボルト部材86とを備える。支持部材28の前記上面には、貫通孔82を取り巻く座面88が形成されており、また貫通孔82の内周面の座面88の近傍には、雌ねじ溝82aが形成されている。
スペーサ84は、貫通孔82内に挿入される筒状部84aと、該筒状部の上端に形成され、支持部材28の前記座面88に載るフランジ部84bとを備える。筒状部84aの上半部には、雌ねじ溝82aに螺合可能な雄ねじ溝84cが形成されている。
スペーサ84は、支持部材28の上面側から、筒状部84aの下端を貫通孔82内に挿入可能であり、その雄ねじ溝84cを雌ねじ溝82aに螺合し、支持部材28に締め付けることにより、フランジ部84bを座面88に当接させることができる。スペーサ84を支持部材28に締め付けた状態で、スペーサ84を挿通するボルト部材86の先端部を結合部52に締め付けることにより、スペーサ84の筒状部84aの下端が結合部52に当接する。このスペーサと結合部52とのスペーサ機能により、ロック機構54におけると同様に、支持部材28からプローブ基板26aの一方の面30a迄の間隔が所定の距離に保持される。したがって、プローブ26bの針先が前記した所定の平面高さ位置に保持される。
プローブ基板26aの縁部を保持する前記した環状支持構造40は、図2に示す例では、環状のベース部材40aと、該環状ベース部材との間でプローブ基板26aの縁部を挟持すべく、ベース部材40aに螺合するねじ部材40bを介してベース部材40aに結合される固定リング40cとを有する。ベース部材40aは、支持部材28に螺合し、ねじ結合機構80におけると同様なスペーサ機能を有するスペーサ90およびボルト部材92を介して、支持部材28の下面に固定されている。
プローブ基板26aおよびプローブ26bを有するプローブカード26は、前記したロック機構54、ねじ結合機構80および環状支持構造40で支持部材28に結合される。その後、カバー42が、ロック機構54、ねじ結合機構80および環状支持構造40を覆うように、それらの支持部材28から突出する部分を各凹所42b、42c、42dに収容すべく、ボルト44で支持部材28に固定される。このカバー42の装着により、ロック機構54、ねじ結合機構80等の誤操作による針先の高さ位置のばらつきを防止することができる。
カバー42を装着されたプローブ組立体18は、図3に示すように、プローブ基板26aからその径方向外方にはみ出すリム部28aの外縁がカードホルダ38の段部38a上に載せられ、ねじ部材94でカードホルダ38に固定される。
カードホルダ38への取付け後、図7に示すように、テスタヘッド16aの接続部96がプローブカード26に接続される。接続部96は、図示の例では、従来よく知られたポゴピン組立体からなる。ポゴピン組立体96は、テスタヘッド16aに固定されたポゴピンブロック96aと、該ポゴピンブロックをその厚さ方向に貫通して形成された各ガイド孔内に直列的に配置される一対の針部材96b、96cと、両針部材間に配置されかつ両針部材を電気的に接続する導電性の例えば圧縮コイルスプリングのようなばね部材96dとを備える。
各対をなす針部材96b、96cのうち、ポゴピンブロック96aから突出する一方の針部材96bの先端は、ばね部材96dのばね力により、テスタヘッド16aの対応する導電路(図示せず)に押圧される。また、ポゴピンブロック96aから突出する他方の針部材96cの先端は、ばね部材96dのばね力により、プローブ基板26aの対応するテスタランド36に電気的に接続されるように、該テスタランドに押圧される。
各テスタランド36は、プローブカード26のプローブ基板26aに設けられた配線路32の一方の終端に設けられていることから、この配線路32の他方の終端に設けられた各プローブ26bがチャックトップ24上の半導体ウエハ14の対応する各電極パッドに接触すると、検査装置10の前記テスタ本体と被検査体14とが、プローブ26bおよび配線路32を経て電気的に接続され、該被検査体の電気的検査が行われる。
本発明に係る検査装置10では、テスタヘッド16aの接続部96(針部材96c)が、従来のような配線基板および該配線基板とプローブカードとの間に挿入される電気的接続装置を介することなく、直接的にプローブカード26の各配線路32に接続される。
そのため、従来のこれら配線基板および電気的接続装置が不要となり、プローブ組立体18、ひいては検査装置10の構成の簡素化を図ることができる。また、配線基板および電気的接続装置が不要となることから、プローブカード26のプローブ26bからテスタヘッド16aの接続部96に至る回路が、プローブ基板26aの配線路32で構成され、しかもテスタランド36を支持部材28のリム部28aの内方へ集中的に配置することができるので、配線基板および電気的接続装置を必要とする従来の回路長に比較して著しい短縮化が可能となる。この回路長の短縮化によって、該回路長を流れる高周波検査信号へのノイズの干渉を抑制することができるので、ノイズに対する耐性が著しく向上し、その結果、この高周波信号を用いた電気的検査の精度が大きく高められる。
本発明は、上記実施例に限定されず、その趣旨を逸脱しない限り、種々に変更することができる。検査装置のテスタヘッドの接続部として、前記したポゴピン組立体に代えて、例えば針部材のような、テスタランドに接触可能な種々の接触子を適用することができる。
本発明に係る検査装置を概略的に示す模式図である。 図1に示した電気的接続装置の平面図である。 図1に示された線III-IIIに沿って得られた断面図である。 図3に示したロック機構を拡大して示す断面図である。 図4に示したロック機構を解除状態で示す断面図である。 図3に示したねじ結合機構を拡大して示す断面図である。 図1に示された線VII-VIIに沿って得られた断面図である。 従来の検査装置を概略的に示す模式図である。
符号の説明
10 検査装置
12 ウエハープローバ(プローバ機構)
14 半導体ウエハ(被検査体)
16 テスタ
16a テスタヘッド
18 プローブ組立体
20 筐体
26 プローブカード
26a プローブ基板
26b プローブ
28 支持部材
28a 支持部材のリム部
28b 支持部材のボス部
28c 支持部材のスポーク部
32 プローブ基板の配線路
34 プローブランド
36 テスタランド
38 カードホルダ
46 絶縁板(セラミックス板)
48 多層配線層
96 接続部(ポゴピン組立体)

Claims (8)

  1. 電極パッドを有する多数の集積回路が作り込まれた半導体ウエハの電気的検査に用いられる半導体検査装置であって、
    一方の面に前記半導体ウエハの前記電極パッドに接続可能の多数のプローブを有し、他方の面に前記プローブに対応するテスタランドを有し、さらに対応する前記プローブおよびテスタランドを接続する配線路を有するプローブ基板を備えるプローブカードと、
    前記テスタランドに接触可能の接続部が設けられたテスタとを含む半導体検査装置。
  2. 前記プローブ基板の前記一方の面には、前記配線路を経て対応する前記テスタランドに接続されるプローブランドが設けられ、該プローブランドに前記プローブが接続されている、請求項1に記載の半導体検査装置。
  3. さらに、プローバ機構を含み、該プローバ機構は、筐体と、該筐体内に前記半導体ウエハを保持するチャックが設けられ検査ステージとを備え、前記筐体の上部には前記プローブ基板を保持するための環状のカードホルダが設けられ、前記プローブ基板の前記他方の面には、前記プローブ基板の縁部からはみ出しかつ前記カードホルダ上に載る縁部が設けられた支持部材が結合されており、前記プローブカードは、前記プローブが前記チャック上の前記半導体ウエハの前記電極パッドに当接可能に、前記支持部材を介して、前記カードホルダに支持されている、請求項1または2に記載の半導体検査装置。
  4. 前記支持部材は、前記カードホルダに載る前記縁部を有する環状のリム部と、該環状部の環状中心に位置するボス部と、該ボス部および前記リム部間を連結するスポーク部とを備える、請求項3に記載の検査装置。
  5. 前記テスタランドは、前記配線基板の前記他方の面の前記支持部材から露出する領域に配置されている、請求項4に記載の検査装置。
  6. 前記テスタランドは環状の前記リム部の内方に配置されている、請求項5に記載の検査装置。
  7. 前記プローブ基板は、セラミックス板と、該セラミックス板の一方の面に固着された多層配線層からなり、前記プローブ基板の前記配線路は、前記セラミックス基板の板厚方向に貫通して形成される配線路部分と、該配線路部分に接続された前記多層配線層の配線路部分とからなり、前記セラミックス基板の他方の面に前記テスタランドが形成され、前記多層配線層の前記セラミックス板に固着された面と反対側の面に前記プローブが固着されている、請求項1ないし6のいずれか一項に記載の検査装置。
  8. 前記テスタの接続部は、テスタヘッドに固定されたポゴピン組立体を備える、請求項1ないし7のいずれか一項に記載の検査装置。
JP2007143060A 2007-05-30 2007-05-30 半導体検査装置 Expired - Fee Related JP5134864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007143060A JP5134864B2 (ja) 2007-05-30 2007-05-30 半導体検査装置
US12/105,581 US20080297184A1 (en) 2007-05-30 2008-04-18 Semiconductor test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143060A JP5134864B2 (ja) 2007-05-30 2007-05-30 半導体検査装置

Publications (2)

Publication Number Publication Date
JP2008300481A true JP2008300481A (ja) 2008-12-11
JP5134864B2 JP5134864B2 (ja) 2013-01-30

Family

ID=40087424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143060A Expired - Fee Related JP5134864B2 (ja) 2007-05-30 2007-05-30 半導体検査装置

Country Status (2)

Country Link
US (1) US20080297184A1 (ja)
JP (1) JP5134864B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704520B1 (en) 2002-09-10 2010-04-27 Mast Biosurgery Ag Methods of promoting enhanced healing of tissues after cardiac surgery
US7744915B2 (en) 2002-07-31 2010-06-29 Mast Biosurgery Ag Apparatus and method for preventing adhesions between an implant and surrounding tissues
WO2010079746A1 (ja) * 2009-01-08 2010-07-15 株式会社アドバンテスト 試験装置
WO2011013231A1 (ja) * 2009-07-30 2011-02-03 株式会社アドバンテスト プローブカード保持装置及びプローバ
US7947300B2 (en) 2000-03-10 2011-05-24 Mast Biosurgery Ag Resorbable thin membranes
US8048444B2 (en) 2002-07-31 2011-11-01 Mast Biosurgery Ag Apparatus and method for preventing adhesions between an implant and surrounding tissues
JP2012063227A (ja) * 2010-09-15 2012-03-29 Tokyo Electron Ltd ウエハ検査用インターフェース及びウエハ検査装置
JP2013148511A (ja) * 2012-01-20 2013-08-01 Micronics Japan Co Ltd 検査装置
KR20150139093A (ko) * 2014-06-02 2015-12-11 (주)케미텍 테스트 장치의 커넥터 시스템
CN110967620A (zh) * 2018-09-28 2020-04-07 日本麦可罗尼克斯股份有限公司 探针卡保持件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134357B1 (en) 2011-03-25 2015-09-15 Maxim Integrated, Inc. Universal direct docking at probe test
JP5414739B2 (ja) * 2011-05-25 2014-02-12 三菱電機株式会社 半導体テスト治具
JP5687172B2 (ja) * 2011-11-01 2015-03-18 三菱電機株式会社 半導体テスト治具およびそれを用いた耐圧測定方法
JP5797548B2 (ja) * 2011-12-28 2015-10-21 京セラサーキットソリューションズ株式会社 配線基板およびそれを用いたプローブカード
JP6209375B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
JP6209376B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
JP6041175B2 (ja) * 2015-03-30 2016-12-07 株式会社東京精密 プローバ
IT201700046645A1 (it) * 2017-04-28 2018-10-28 Technoprobe Spa Scheda di misura per un’apparecchiatura di test di dispositivi elettronici
KR20200097924A (ko) * 2019-02-11 2020-08-20 삼성전자주식회사 스티프너 및 이를 포함하는 프로브 카드
CN112414871B (zh) * 2020-10-23 2021-07-06 广州腾涟晟建材有限公司 一种建筑用陶瓷板优劣检测设备
US20230126272A1 (en) * 2021-10-25 2023-04-27 Nanya Technology Corporation Semiconductor device with interface structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457644U (ja) * 1987-10-05 1989-04-10
JPH0798330A (ja) * 1993-09-28 1995-04-11 Nippon Maikuronikusu:Kk プローブカード
JP2004205487A (ja) * 2002-11-01 2004-07-22 Tokyo Electron Ltd プローブカードの固定機構
JP2007010600A (ja) * 2005-07-04 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
US6677771B2 (en) * 2001-06-20 2004-01-13 Advantest Corp. Probe contact system having planarity adjustment mechanism
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457644U (ja) * 1987-10-05 1989-04-10
JPH0798330A (ja) * 1993-09-28 1995-04-11 Nippon Maikuronikusu:Kk プローブカード
JP2004205487A (ja) * 2002-11-01 2004-07-22 Tokyo Electron Ltd プローブカードの固定機構
JP2007010600A (ja) * 2005-07-04 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947300B2 (en) 2000-03-10 2011-05-24 Mast Biosurgery Ag Resorbable thin membranes
US8012502B2 (en) 2000-03-10 2011-09-06 Mast Biosurgery Ag Resorbable thin membranes
US8349795B2 (en) 2000-03-10 2013-01-08 Mast Biosurgery Ag Resorbable thin membranes
US7744915B2 (en) 2002-07-31 2010-06-29 Mast Biosurgery Ag Apparatus and method for preventing adhesions between an implant and surrounding tissues
US7767222B2 (en) 2002-07-31 2010-08-03 Mast Biosurgery Ag Apparatus and method for preventing adhesions between an implant and surrounding tissues
US8048444B2 (en) 2002-07-31 2011-11-01 Mast Biosurgery Ag Apparatus and method for preventing adhesions between an implant and surrounding tissues
US7704520B1 (en) 2002-09-10 2010-04-27 Mast Biosurgery Ag Methods of promoting enhanced healing of tissues after cardiac surgery
WO2010079746A1 (ja) * 2009-01-08 2010-07-15 株式会社アドバンテスト 試験装置
TWI393887B (zh) * 2009-07-30 2013-04-21 Advantest Corp Probe card holder and probe
WO2011013231A1 (ja) * 2009-07-30 2011-02-03 株式会社アドバンテスト プローブカード保持装置及びプローバ
JPWO2011013231A1 (ja) * 2009-07-30 2013-01-07 株式会社アドバンテスト プローブカード保持装置及びプローバ
JP2012063227A (ja) * 2010-09-15 2012-03-29 Tokyo Electron Ltd ウエハ検査用インターフェース及びウエハ検査装置
JP2013148511A (ja) * 2012-01-20 2013-08-01 Micronics Japan Co Ltd 検査装置
TWI481883B (zh) * 2012-01-20 2015-04-21 Nihon Micronics Kk 檢查裝置
KR20150139093A (ko) * 2014-06-02 2015-12-11 (주)케미텍 테스트 장치의 커넥터 시스템
KR102116661B1 (ko) 2014-06-02 2020-06-01 (주)케미텍 테스트 장치의 커넥터 시스템
CN110967620A (zh) * 2018-09-28 2020-04-07 日本麦可罗尼克斯股份有限公司 探针卡保持件
CN110967620B (zh) * 2018-09-28 2022-07-22 日本麦可罗尼克斯股份有限公司 探针卡保持件

Also Published As

Publication number Publication date
JP5134864B2 (ja) 2013-01-30
US20080297184A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5134864B2 (ja) 半導体検査装置
TWI393888B (zh) Probe card
US20090219042A1 (en) Probe card
JP5492230B2 (ja) 検査装置
JP5135326B2 (ja) 電気的接続装置
WO2007057990A1 (ja) 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
JP2008145238A (ja) 電気接続器及びこれを用いた電気的接続装置
JP2005265658A (ja) 複数種のテスタに対応可能なプローブ装置
JP7313401B2 (ja) ウェーハ検査システムおよびそのウェーハ検査装置
KR20110043480A (ko) 검사용 치구 및 접촉자
JP2008134170A (ja) 電気的接続装置
KR20160042189A (ko) 반도체 패키지 검사용 소켓 및 그 제조 방법
US20120149218A1 (en) Electrical connecting apparatus and method for manufacturing the same
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
JP6393542B2 (ja) 接触検査装置
JP5046764B2 (ja) プローブ組立体
JP2004140241A (ja) プローブ装置
JPH0247858B2 (ja)
KR200460169Y1 (ko) 반도체 웨이퍼 검사용 프로브 카드
JP2965174B2 (ja) 半導体素子検査装置
JP2980200B2 (ja) 選別用テストボード
JPS6331934B2 (ja)
JP2007198971A (ja) プローブカード固定装置及びそれを備えた電子部品試験装置
JPH066443Y2 (ja) 電子ビームプローバにおける試料装着機構
JP4951523B2 (ja) テストヘッド、電子部品試験装置、及び電子部品試験装置へのパフォーマンスボードの装着方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5134864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees