JP2008294084A - 平面磁気素子およびそれを用いた電子機器 - Google Patents
平面磁気素子およびそれを用いた電子機器 Download PDFInfo
- Publication number
- JP2008294084A JP2008294084A JP2007135823A JP2007135823A JP2008294084A JP 2008294084 A JP2008294084 A JP 2008294084A JP 2007135823 A JP2007135823 A JP 2007135823A JP 2007135823 A JP2007135823 A JP 2007135823A JP 2008294084 A JP2008294084 A JP 2008294084A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- planar
- magnetic
- coil
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】漏洩磁界の発生が抑制されると共に、外部磁界による影響も受けにくく、高密度実装が容易な薄型インダクタとしての平面磁気素子を提供すること。
【解決手段】平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備する平面磁気素子において、前記磁性体層の表面に導体層を設ける。
【選択図】図3
【解決手段】平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備する平面磁気素子において、前記磁性体層の表面に導体層を設ける。
【選択図】図3
Description
本発明は、薄型インダクタとして使用される平面磁気素子(磁気受動素子)およびそれを用いた電子機器に係り、特に他の電子部品等との間での磁界の干渉が抑制され、高密度実装が可能な平面磁気素子およびそれを用いた電子機器に関する。
近年、各種電子機器の小型・軽量化が進められ、これに伴い各種デバイスが薄膜プロセスを用いて作製される傾向にある。この流れの中でインダクタ(リアクター)、トランス、磁気ヘッド等の磁気素子についても、従来のバルク磁性材料に巻線を施した構造のものに代えて、スパイラル形状やつづら折れ(ミランダ型)形状の平面コイルを磁性体で被覆した外鉄型構造の平面磁気素子(薄型インダクタ)が提案され、小型・薄型化が試行されている(例えば、非特許文献1参照)。
一方、小型電子機器用のDC−DCコンバータの例に見られるように、機器の小型・軽量化を実現するために、MHz以上の高い動作周波数で動作させようという技術的要求が高まっている。このような電子機器において、高周波用インダクタは一つのキーコンポーネントとなっており、以下のような特性が要求されている。
(1)小型・薄型であること。
(2)十分なインダクタンスを示すこと。
(3)損失が少ない(品質係数が大きい)こと。
(1)小型・薄型であること。
(2)十分なインダクタンスを示すこと。
(3)損失が少ない(品質係数が大きい)こと。
一般的に小型インダクタとしては、バルクフェライトにコイルを巻回したものや、塗布型のフェライト材料と塗布型の導体材料とを一体に焼成したものが実用化されている(例えば、特許文献1参照)。塗布型のフェライト材料と塗布型の導体材料とを一体に焼成するものは、例えばコイルをスパイラル型やトロイダル型を形成するようにパターニングして塗布し、これらのコイルによって軟磁性体が励磁されるようにフェライトを塗布し、最後にこれらを焼成することで製造されている。例えばトロイダル型のインダクタでは、フェライトと導体とを交互にパターン化して塗布する工程を経て製造されている。
特開2002−299120号公報
IEEE Trans.Magn.MAG−20,No.5,pp.1804−1806
ところで、平面コイルを用いた薄型インダクタについては、コイル形成面に対して垂直な方向に磁界が発生する。このため、近くにIC等の電子部品、回路配線がある場合、この平面コイルに交流電流が流れた際に発生する交流磁界により起電力が発生し、電気回路等におけるノイズ発生原因となる。
また、薄型インダクタについては、実装基板の回路配線等から漏洩する磁界による相互インダクタンスにより、インダクタンス値にずれが生じることがある。このため、薄型インダクタをLC共振回路に用いた場合、その共振周波数にずれが発生することがある。
このように、従来の薄型インダクタについては、他の電子部品等との間での磁界の干渉から実装位置が制限され、高密度実装による機器の小型化が困難となっている。本発明は、上記課題を解決するためになされたものであって、他の電子部品等との間での磁界の干渉が抑制され、高密度実装が容易な薄型インダクタとしての平面磁気素子およびそれを用いた特性に優れる電子機器を提供することを目的としている。
上記目的を達成するために鋭意研究を行った結果、特に平面コイルを覆う磁性体層の表面に導体層を設けることで、他の電子部品等との間での磁界の干渉を効果的に抑制できることを見出した。
すなわち、本発明の平面磁気素子は、平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備するものであって、前記磁性体層の表面に導体層が設けられていることを特徴としている。
本発明の平面磁気素子においては、前記導体層が、前記平面コイルの面積の30%以上の部分を覆うように前記磁性体層の表面に設けられていることが好ましい。前記導体層は、前記平面コイルの面積の60%以上の部分を覆うように前記磁性体層の表面に設けられていればより好ましい。また、前記導体層は、互いに絶縁された複数の小片導体からなることが好ましい。さらに、前記小片導体同士の間隔は50μm以下であることが好ましい。
本発明の平面磁気素子によれば、平面コイルの少なくとも一方の主面側を覆う磁性体層の表面に導体層を設けることで、平面コイルから外部へと漏洩する磁界を抑制できると共に、外部の磁界が平面コイルへと侵入することも抑制できる。これにより、他の電子部品等との間での磁界の干渉が少なくなり、実装位置の制限も少なくなることから、高密度実装が容易となり、さらには機器の小型化にも有利となる。
また、本発明の平面磁気素子によれば、平面コイルの面積の30%以上の部分を覆うように導体層を設けることで、さらには60%以上の部分を覆うように導体層を設けることで、より効果的に他の電子部品等との間での磁界の干渉を少なくできる。さらに、導体層を互いに絶縁された複数の小片導体からなるものとすることで、他の電子部品等との間での磁界の干渉を少なくしつつ、品質係数にも優れたものとできる。
本発明の電子機器は、上記本発明の平面磁気素子を用いたことを特徴とする。本発明の電子機器によれば、平面磁気素子として他の電子部品等との間での磁界の干渉が少ないものを用いることで、高密度実装により小型化した場合であってもノイズの発生等が抑制され、特性に優れたものとなる。
本発明の平面磁気素子によれば、他の電子部品等との間での磁界の干渉が抑制されることから、実装位置の制限が少なくなり、高密度実装が容易となる。また、本発明の電子機器によれば、平面磁気素子を高密度実装して小型化した場合であっても、ノイズの発生等が抑制され、特性に優れたものとなる。
以下、本発明について説明する。
図1は、本発明の平面磁気素子1の一例を示した斜視図であり、図2は、その一部切り欠き断面図である。また、図3は、図1に示す平面磁気素子1のA−A線断面図であり、図4は、図1に示す平面磁気素子1を下面側から見た平面図である。
図1は、本発明の平面磁気素子1の一例を示した斜視図であり、図2は、その一部切り欠き断面図である。また、図3は、図1に示す平面磁気素子1のA−A線断面図であり、図4は、図1に示す平面磁気素子1を下面側から見た平面図である。
この平面磁気素子1は、例えば図2に示されるように、平面コイル2と、この平面コイル2を覆う磁性体層3とを有している。平面コイル2は、例えば角形スパイラル形状とされ、その内周側端部には取り出し電極21が設けられ、外周側端部には取り出し電極22が設けられている。
平面コイル2を覆う磁性体層3は、例えば上部磁性体層31と下部磁性体層32とから構成され、下部磁性体層32は取り出し電極21、22を含めた平面コイル2の全体を載置するような大きさとされ、上部磁性体層31は取り出し電極21、22が設けられた部分を除くようにして、かつコイル配線の間隙を埋めるようにして、平面コイル2の全体を覆うように設けられている。
導体層4は、例えば図3に示されるように下部磁性体層32の表面に設けられている。また、導体層4は、例えば図4に示されるように平面コイル2の少なくとも一部を覆うように、すなわち導体層4が形成された主面側から見て、平面コイル2の少なくとも一部と重なるように形成されている。
本発明では、平面コイル2を覆う磁性体層3の少なくとも一方の主面側に導体層4を設けることで、その渦電流の効果により、平面コイル2から外部へと漏洩する磁界を少なくできると共に、外部から平面コイル2へと侵入する磁界も少なくできる。このため、他の電子部品等との間での磁界の干渉が少なくなり、実装位置の制限も少なくなることから、高密度実装が容易になると共に、機器の小型化にも有利となる。
このような導体層4を形成する位置は、平面コイル2の少なくとも一部を覆う位置であれば必ずしも限定されるものではないが、例えば図4に示されるように平面コイル2の中心部分を中心とすることが好ましい。すなわち、磁界の強さは平面コイル2の中心部分で最も大きくなることから、この中心部分を中心として導体層4を設けることで漏洩磁界等を効果的に抑制できる。なお、導体層4は漏洩磁界等の抑制する効果を得るためのものであることから通電させる配線として用いるものではない。
導体層4の大きさについても必ずしも限定されるものではないが、平面コイル2の面積の30%以上の部分を覆う大きさとすることが好ましい。すなわち、例えば図4に示されるように導体層4が形成された主面側から見て、平面コイル2のうち導体層4と重なっている部分の面積が、該平面コイル2の全面積の30%以上となるようにすることが好ましい。導体層4の大きさが平面コイル2の全面積の30%未満である場合、漏洩磁界や侵入磁界を十分に抑制できず、他の電子部品等との間での磁界の干渉が発生するおそれがある。
ここで、平面コイル2の面積とは、平面コイル2を形成する最外周のコイル配線の内周側全体の面積のことであり、最外周のコイル配線自体、コイル配線間のスペースおよび内周側取り出し電極21が含まれるが、外周側取り出し電極22は含まれない。
導体層4は平面コイル2の全面、すなわちその面積の100%を覆うように設けてもよいが、100%を超えないようにすることが好ましい。漏洩磁界や侵入磁界を抑制する観点からは導体層4を設けることが有効であるが、その面積が大きくなると渦電流による損失が多くなり、品質係数も低下する。このため、漏洩磁界や侵入磁界を抑制しつつ、損失を抑制し、品質係数を確保する観点から、上記したように平面コイル2の面積の100%を超えない範囲で導体層4を設けることが好ましい。
導体層4は、図3に示されるような下部磁性体層32の表面に限られず、例えば図5に示すように上部磁性体層31の表面に設けてもよい。この場合、下部磁性体層32の表面に導体層4を設けると共に、上部磁性体層31の表面に導体層4を設けてもよいし、上部磁性体層31の表面のみに導体層4を設けてもよい。いずれの主面側に導体層4を設けるかについては、実装時の他の電子部品等との位置関係によって決定することが好ましい。例えば、実装時に、平面磁気素子1の下部磁性体層32側のみに他の電子部品等が配置される場合には、下部磁性体層32の表面のみに導体層4を設ければよい。
上部磁性体層31に導体層4を設ける場合についても、下部磁性体層32の表面に導体層4を設ける場合と同様、平面コイル2の中心部分を覆うように設けることが好ましい。なお、図5に示されるように、上部磁性体層31の中心部分に取り出し電極21のための開口部が設けられている場合、この開口部を除くようにして導体層4を設ける。
また、導体層4の大きさについても、下部磁性体層32の表面に導体層4を設ける場合と同様、平面コイル2の面積の30%以上100%以下とすることが好ましい。なお、上部磁性体層31および下部磁性体層32の両表面に導体層4を設ける場合、各表面について平面コイル2の面積の30%以上100%以下となるように導体層4を設けることが好ましい。
このような導体層4は、例えば図6に示すように複数の小片導体4aからなるものとすることが好ましい。導体層4を互いに絶縁された複数の小片導体4aからなるものとすることで、漏洩磁界や侵入磁界を抑制しつつ、渦電流による損失も抑制できる。
小片導体4aは、例えば図6に示されるように3行3列に配置されるが、必ずしもこのような配置に限られるものではなく、例えば5行5列、7行7列等であってもよい。また、小片導体4aとしては、例えば図6に示されるような矩形状のものが挙げられるが、その他に各々が異なる形状とされたもの、例えば導電性ペーストを塗布、乾燥させた後に、意図的にひび割れを起こさせて得られるような不定形状のものであってもよい。
このように導体層4を小片導体4aからなるものとする場合、各小片導体の面積を合計した面積(各小片導体間のスペースを除く)が平面コイル2の面積の30%以上90%以下となるようにすることが好ましい。各小片導体4aの面積の合計を平面コイル2の面積の30%以上とすることで、漏洩磁界や侵入磁界を有効に抑制でき、また90%以下とすることで、漏洩磁界や侵入磁界を有効に抑制しつつ、損失を抑制し、品質係数も確保することができる。なお、各小片導体4a間のスペースでの漏洩磁界や侵入磁界を抑制する観点から、各小片導体4a間のスペースは50μm以下とすることが好ましい。
導体層4は、小片導体4aにするか否かに係わらず、厚さを5μm以上80μm以下とすることが好ましい。さらに、導体層4は、電気抵抗率を100μΩ・cm以下とすることが好ましい。導体層4の厚さが5μm未満であると、漏洩磁界や侵入磁界を有効に抑制できないおそれがあり、80μmを超えると損失が増加し、品質係数が低下するおそれがある。また、導体層4の電気抵抗率が100μΩ・cmを超えると、漏洩磁界や侵入磁界を有効に抑制できないおそれがある。
以上、平面コイル2が1層のコイル層からなる平面磁気素子1について説明したが、平面コイル2は2層あるいはそれ以上のコイル層からなるものであってもよい。図7は、平面コイル2が2層のコイル層からなる平面磁気素子1の一例を示した斜視図である。また、図8は、図7に示す平面磁気素子1のA−A線断面図であり、図9は図7に示す平面磁気素子1を下面側から見た平面図である。
この平面磁気素子1は、例えば図8に示されるように、絶縁層5の上部側に上部コイル層23が設けられると共に、下部側に下部コイル層24が設けられている。上部・下部コイル層23、24は、図示しないが例えば角形スパイラル形状とされている。
上部コイル層23の外周側には取り出し電極22が設けられ、内周側にはスルーホールランド25が設けられている。一方、下部コイル層24の内周側には、上部コイル層23の内周側スルーホールランド25に対向するようにスルーホールランド26が設けられており、スルーホールランド25とスルーホールランド26とは絶縁層5に設けられたスルーホール導体51によって電気的に接続されている。
また、下部コイル層24の外周側には図示しないがスルーホールランドが設けられており、このスルーホールランドと対向する絶縁層5の上部側には取り出し電極28(図7)が設けられ、これらは絶縁層5に設けられた図示しないスルーホール導体によって電気的に接続されている。
絶縁層5の上部側には、取り出し電極22、28を除くように、かつコイル配線間を埋めるようにして、上部コイル層23の全体を覆うように上部磁性体層31が設けられている。また、絶縁層5の下部側には、スルーホールランド26等を含み、かつコイル配線間を埋めるようにして、下部コイル層24の全体を覆うように下部磁性体層32が設けられている。
導体層4は、例えばこの下部磁性体層32の表面に設けられている。導体層4は、平面コイル2の少なくとも一部を覆うように設けられていればよいが、例えば図9に示されるように平面コイル2の中心部分を中心として設けられていることが好ましい。
このような導体層4についても、平面コイル2の面積の30%以上100%以下の部分を覆うような大きさとすることが好ましい。ここで、平面コイル2が2層以上のコイル層からなる場合の平面コイル2の面積とは、いずれかの主面側からコイル層を重ね合わせて見た場合のコイル層の全面積のことであり、コイル層が重なっている部分の面積の他、1層のコイル層のみがある部分の面積も含まれる。また、この面積には、内周側スルーホールランド25、26は含まれるが、外周側の取り出し電極22、28や図示しない外周側スルーホールランドは含まれない。
次に、本発明の平面磁気素子1の製造方法について、図1〜4に示される平面磁気素子1を例に挙げて説明する。まず、下部磁性体層32として、例えば略平板状のものを用意する。下部磁性体層32としては、フェライト焼結板の他、磁性粉末と樹脂材料との混合物を150〜400℃程度で熱硬化させて略平板状としたものなどが挙げられる。
磁性粉末としては、特に限定されるものではなく、例えば純鉄、センダスト(Fe−5.5Al−10Si)の他に、パーマロイ(Fe−78.5Ni)等のFe−Ni系合金、Fe−Co合金、Fe−Al合金、Fe−Al−Si合金、Co系アモルファス合金、Fe系アモルファス合金、珪素鋼(Fe−5.5Si)等の金属軟磁性材料や、Ni−Znフェライト、Mn−Znフェライト等のFe系酸化物磁性材料からなるものが使用される。
アモルファス合金としては、一般式(M1−aM’a)100−bXb(但し、MはFe、Coから選択される少なくとも1種の元素であり、M’はTi、V、Cr、Mn、Ni、Cu、Zr、Nb、Mo、TaおよびWから選択された少なくとも1種の元素を示し、XはB、Si、CおよびPから選択された少なくとも1種の元素を示し、aおよびbはそれぞれ0≦a≦0.15、10at%≦b≦35at%を満足する)で表される組成を有するものが好ましい。また、コスト面を考慮するとセンダストやFe系アモルファス合金のようにFeベースの材料が好ましい。
樹脂材料としては、例えばエポキシ系樹脂、フェノール系樹脂、ポリウレタン系樹脂、シリコーン系樹脂、ポリアセタール系樹脂、ポリカーボネート系樹脂、ユリア・メラミン系樹脂、フッ素系樹脂、ポリエステル系樹脂、ポリエチレン系樹脂、ABS系樹脂、ポリスチレン系樹脂、ポリプロピレン系樹脂、ポリ塩化ビニル系樹脂、アイオノマー系樹脂、ポリ−4−メチルペンテン−1系樹脂等が使用される。
そして、このような下部磁性体層32の上部側表面に、平面コイル2および取り出し電極21、22を形成する。具体的には、下部磁性体層32の上部側表面に、金属粉末、樹脂および溶媒からなる混合物をスクリーン印刷法等により所定パターンに塗布した後、自然乾燥したり、溶媒気化温度もしくはそれ以上の温度に加熱したり、または還元等反応を含む加熱操作を実施したりすることにより固化させることで形成することができる。金属粉末としては、例えばCu、Ag、Au、Pt、Ni、Sn、その他の導電性粉末が用いられ、特に導電性および経済性の観点からCu、Agが好適に用いられる。
なお、平面コイル2等の導体部分の形成方法は上記方法に限られるものではなく、例えば電解もしくは無電解めっき法、導体金属箔の打抜き法、ウエットもしくはドライエッチング法、またはスパッタ法もしくは蒸着法等の気相成長法等、低い体積抵抗率のものを形成できるものであれば特に限定されるものではない。高い品質係数を得る観点からは、Cu、Au等の低抵抗金属めっき、Cu箔の加工等によるものが好ましい。
さらに、平面コイル2等が設けられた下部磁性体層32の上部側表面には、取り出し電極21、22が設けられた部分を除き、コイル配線間を含めて平面コイル2の全面に磁性粉末と樹脂材料との混合物を塗布し、150〜400℃程度で熱硬化させて上部磁性体層31を形成する。上部磁性体層31を形成するための磁性粉末と樹脂材料との混合物としては、例えば下部磁性体層32の形成に用いられる磁性粉末と樹脂材料との混合物と同様なものが用いられる。
そして、下部磁性体層32の表面に、磁界の干渉を抑制するための導体層4を形成する。具体的には、例えば金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法等により塗布、乾燥させる方法が挙げられる。
金属粉末としては、例えばCu、Ag、Au、Pt、Ni、Sn、その他の導電性粉末が用いられ、導電性および経済性の観点からはCu、Agが好適に用いられる。樹脂材料としては、例えばエポキシ系樹脂、フェノール系樹脂、ポリウレタン系樹脂、シリコーン系樹脂、ポリアセタール系樹脂、ポリカーボネート系樹脂、ユリア・メラミン系樹脂、フッ素系樹脂、ポリエステル系樹脂、ポリエチレン系樹脂、ABS系樹脂、ポリスチレン系樹脂、ポリプロピレン系樹脂、ポリ塩化ビニル系樹脂、アイオノマー系樹脂、ポリ−4−メチルペンテン−1系樹脂等が使用される。
この際、導体層4を複数の小片導体からなるものとするには、金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法により所定のパターンとなるように印刷する。また、金属粉末、樹脂材料および溶媒からなる混合物を塗布した後、ピナクル、エンボスなどの突起物を押し当てたり、鋭角に折り曲げるなどによって、意図的にひび割れを起こさせて複数の小片導体に分割してもよい。
導体層4の形成方法としては、必ずしも上記方法に限定されるものではなく、例えば電解Cu箔等の金属箔を貼り合わせる方法、導体層4を形成する面に予めシード層を形成した後、電解めっき、無電解めっきを行う方法等を用いることもできる。この際、導体層4を複数の小片導体からなるものとするには、例えば金属箔を貼り合わせる方法では、金属箔を予め所望する大きさに切断し、所望の配列状態としたものを転写することにより行うことができ、また電解めっき、無電解めっきを行う方法では、下部磁性体層32の表面に所望する小片導体の大きさ、配列状態に合わせて予めシード層を形成しておき、その後に電解めっき、無電解めっきを行うことでシード層を形成した部分のみに導体層4を形成する方法や、平坦なシード層上にスリット形状をレジストなどで形成し、電解メッキなどで導体層4を形成するなどの方法により行うことができる。
また、図7〜9に示されるような2層のコイル層を有する平面磁気素子1については、例えばポリイミド等の樹脂材料の他、アルミナ、ジルコニア、窒化アルミニウム等のセラミック材料からなる絶縁層5の両主面に、それぞれ金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法等によって塗布、乾燥させて平面コイル2(上部コイル層23、下部コイル層24)等を形成した後、この平面コイル2(上部コイル層23、下部コイル層24)を覆うように磁性粉末と樹脂材料との混合物を塗布することにより磁性体層3(上部磁性体層31、下部磁性体層32)を形成し、さらに磁性体層3(下部磁性体層32)の表面に金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法等により塗布、乾燥させて導体層4を形成することで製造することができる。
平面コイル2の形成方法については、1層のコイル層を有する平面磁気素子1の場合と同様、例えば電解もしくは無電解めっき法、導体金属箔の打抜き法、ウエットもしくはドライエッチング法、またはスパッタ法もしくは蒸着法等の気相成長法等を用いることができる。また、導体層4の形成方法についても、例えば電解Cu箔等の金属箔を貼り合わせる方法、導体層4を形成する面に予めシード層を形成した後、電解めっき、無電解めっきを行う方法等を用いることができる。
本発明の平面磁気素子1は、磁界の干渉が抑制され、実装時の位置関係の制限が少なくなることから、例えば制御IC、電界効果トランジスタ(FET)等の半導体チップと同一基板または同一パッケージ上で平面方向または高さ方向に実装することが容易となる。
図10は、基板100上に平面磁気素子1と制御IC200とを積層配置した例を示したものである。平面磁気素子1は、基板100側に図示しない取り出し電極が設けられた側が位置し、その反対側に導体層4が位置するように基板100上に実装されている。そして、制御IC200は、平面磁気素子1の導体層4が設けられている側に積層配置されている。このように、平面磁気素子1の導体層4が設けられている側に制御IC200を積層配置することで、平面磁気素子1と制御IC200との間における磁界の干渉を有効に抑制できる。
また、図11は、基板100の基板配線101上に絶縁層102を介して平面磁気素子1を設けた例を示したものである。平面磁気素子1は、例えば基板配線101側に導体層4が位置し、その反対側に図示しない取り出し電極が位置するように、導電性ワイヤ103によって基板100に実装されている。このようなものについても、基板配線101側に導体層4が位置するように平面磁気素子1を実装することで、平面磁気素子1と基板配線101との間における磁界の干渉を有効に抑制できる。
本発明の電子機器は、上記したような本発明の平面磁気素子1を用いたことを特徴としている。本発明の電子機器としては、例えば各種の電源機器、通信・情報関連機器等が挙げられ、本発明の平面磁気素子1はこのような機器における平滑化用インダクタ、ノイズ対策用インダクタとして好適に用いられる。
以下、本発明について実施例を参照して詳細に説明する。
(実施例1)
薄型インダクタとして、下部磁性体層の表面に平面コイルの全体を覆うように導体層を設けた以外は図7〜9に示されるようなものと略同様なものを作製した。すなわち、厚さ25μmのポリイミドフィルムの両面に厚さ15μmのCu箔を接着した両面基板を用い、片面のCu箔にφ100μmのスルーホール用Cuホールをウェットエッチングにより形成し、その後にCO2レーザによりポリイミドフィルムにφ70μmのスルーホールを形成した。その後、両面に20μmの無電界メッキを施し導体厚さを35μmとした。
薄型インダクタとして、下部磁性体層の表面に平面コイルの全体を覆うように導体層を設けた以外は図7〜9に示されるようなものと略同様なものを作製した。すなわち、厚さ25μmのポリイミドフィルムの両面に厚さ15μmのCu箔を接着した両面基板を用い、片面のCu箔にφ100μmのスルーホール用Cuホールをウェットエッチングにより形成し、その後にCO2レーザによりポリイミドフィルムにφ70μmのスルーホールを形成した。その後、両面に20μmの無電界メッキを施し導体厚さを35μmとした。
さらに、両面をウェットエッチングすることにより、コイル配線幅:32μm、コイル配線間スペース:58μm、巻数:1層あたり18ターンで直列接続(36ターン)、取り出し電極パターン:0.4mm□、平面コイル最外周(取り出し電極を除く)の大きさ:3.5mm□の平面コイルを形成した。
一方、5.5wt%Al−10wt%Si−Feの合金組成を有するセンダストの溶湯材料を水ガスアトマイズ法により処理して得られた磁性粒子をシリコーン樹脂に混合して磁性粒子ペーストを調製した。そして、取り出し電極が設けられている主面側については、この取り出し電極を除くようにして、かつコイル配線間を埋めるようにして、平面コイル全体を覆うように磁性粒子ペーストを印刷法により塗布し、また取り出し電極が設けられていない他方の主面側についてはコイル配線間を埋めるようにして、平面コイルを含む全面に磁性粒子ペーストを同様な印刷法により塗布し、それぞれ上部磁性体層、下部磁性体層とした。
さらに、銀粉末と樹脂とからなる銀粉末ペーストを取り出し電極が設けられていない下部磁性体層の表面に平面コイルの中心部分を中心として塗布することにより、大きさ3.5mm×3.5mmの四角形状で厚さ30μmの導体層を形成した。このようにして、厚さ300μm、大きさ4.5mm×4.0mm、下部磁性体層のみに導体層を設けた薄型インダクタを作製した。
(実施例2)
導体層を3.2mm×3.2mmの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
導体層を3.2mm×3.2mmの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例3)
導体層を2.0mm×2.0mmの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
導体層を2.0mm×2.0mmの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例4)
導体層を1.5mm×1.5mmの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
導体層を1.5mm×1.5mmの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例5)
導体層を1.05mm×1.05mmの大きさの小片導体が間隔0.05mmで3行3列(合計9個)に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
導体層を1.05mm×1.05mmの大きさの小片導体が間隔0.05mmで3行3列(合計9個)に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例6)
導体層を0.8mm×0.8mmの大きさの小片導体が間隔0.05mmで4行4列(合計16個)に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
導体層を0.8mm×0.8mmの大きさの小片導体が間隔0.05mmで4行4列(合計16個)に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例7)
導体層を0.45mm×0.45mmの大きさの小片導体が間隔0.05mmで7行7列(合計49個)に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
導体層を0.45mm×0.45mmの大きさの小片導体が間隔0.05mmで7行7列(合計49個)に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例8)
下部磁性体層に導体層を形成したことに加え、上部磁性体層にも平面コイルの中心部分を中心として銀粉末ペーストを塗布することにより、大きさ3mm×3mmの四角形状で同様な厚さの導体層を形成した以外は実施例1と同様にして薄型インダクタを作製した。
下部磁性体層に導体層を形成したことに加え、上部磁性体層にも平面コイルの中心部分を中心として銀粉末ペーストを塗布することにより、大きさ3mm×3mmの四角形状で同様な厚さの導体層を形成した以外は実施例1と同様にして薄型インダクタを作製した。
(実施例9)
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ3.5mm×3.5mmの電解Cu箔を下部磁性体層の表面に平面コイルの中心部分を中心として貼り付けて導体層とすると共に、同様な厚さで大きさ3.0mm×3.0mmの電解Cu箔を上部磁性体層の表面に平面コイルの中心部分を中心として貼り付けて導体層とした以外は実施例1と同様にして薄型インダクタを作製した。
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ3.5mm×3.5mmの電解Cu箔を下部磁性体層の表面に平面コイルの中心部分を中心として貼り付けて導体層とすると共に、同様な厚さで大きさ3.0mm×3.0mmの電解Cu箔を上部磁性体層の表面に平面コイルの中心部分を中心として貼り付けて導体層とした以外は実施例1と同様にして薄型インダクタを作製した。
(実施例10)
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ3.5mm×3.5mmの電解Cu箔を下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り付けて導体層としたこと以外は実施例1と同様にして薄型インダクタを作製した。
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ3.5mm×3.5mmの電解Cu箔を下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り付けて導体層としたこと以外は実施例1と同様にして薄型インダクタを作製した。
(実施例11)
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ2mm×2mmの電解Cu箔を下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り付けて導体層としたこと以外は実施例1と同様にして薄型インダクタを作製した。
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ2mm×2mmの電解Cu箔を下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り付けて導体層としたこと以外は実施例1と同様にして薄型インダクタを作製した。
(実施例12)
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ2mm×2mmの電解Cu箔をカッターで3行3列に9分割し、下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り合わせて導体層とした以外は実施例1と同様にして薄型インダクタを作製した。
銀粉末ペーストからなる導体層に代えて、厚さ8μm、大きさ2mm×2mmの電解Cu箔をカッターで3行3列に9分割し、下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り合わせて導体層とした以外は実施例1と同様にして薄型インダクタを作製した。
(比較例1)
導体層を形成しなかった以外は実施例1と同様にして薄型インダクタを作製した。
導体層を形成しなかった以外は実施例1と同様にして薄型インダクタを作製した。
次に、作製された実施例および比較例の薄型インダクタについて、横河ヒューレットパッカード製インピーダンスアナライザ4192Aを使用し、測定周波数を10MHzとした条件でインダクタンスを測定し、以下の式により品質係数を算出した。結果を表1に示す。なお、表1中、品質係数は、5未満を「×」、5以上7未満を「△」、7以上9未満を「○」、9以上を「◎」で示した。
Q=ωL/Rac
Q:品質係数
ω:各周波数
L:インダクタンス
Rac:全抵抗
Q:品質係数
ω:各周波数
L:インダクタンス
Rac:全抵抗
また、作製された実施例および比較例の薄型インダクタに対してポリイミドフィルムを介して別途用意した大きさ3mm×3mmのコイルを配置し、10MHzでの起電力を測定した。結果を表1に示す。なお、表1中、起電力は、40mV未満を「◎」、40mV以上50mV未満を「○」、50mV以上60mV未満を「△」、60mV以上を「×」で示した。
表1から明らかなように、導体層を形成しなかった比較例の薄型インダクタについては、品質係数は良好となるものの、干渉起電力は極めて高くなることが認められた。これに対して、実施例の薄型インダクタについては、いずれも干渉起電力を低くできることが認められた。
実施例の薄型インダクタの中で、下部側の導体層を1個のみとしたものの中では、導体層の大きさを平面コイルの面積の30%以上とした実施例1〜3の薄型インダクタが干渉起電力を良好に抑制できることが認められた。
また、平面コイルに対して下部側の導体層の大きさをほぼ同様なものとした実施例2、5〜7の薄型インダクタの中では、導体層を複数の小片導体からなるものとした実施例5〜7の薄型インダクタが、渦電流損失が効果的に抑制され、品質係数に優れることが認められた。
さらに、導体層を複数の小片導体からなるものとした実施例5〜7の薄型インダクタの中でも、導体層を奇数個の小片導体からなるものとした実施例5、7の薄型インダクタが、偶数個の小片導体からなるものとした実施例6の薄型インダクタに比べ、干渉起電力を低くできることが認められた。これは、導体層が偶数個の小片導体からなる場合、導体層の中心部分(平面コイルの中心部分に相当する部分(磁界の発生が最も強い部分))に小片導体間のスペースが位置するのに対し、導体層が奇数個の小片導体からなる場合、導体層の中心部分に小片導体自体が位置することによる。
また、実施例8の薄型インダクタのように両主面に導体層を設けたものは、渦電流損失が大きくなるため品質係数は低下するものの、干渉起電力は低くできることがわかる。さらに、実施例9〜12の薄型インダクタの結果から明らかなように、導体層は金属粉末ペーストからなるものでなくてもよく、電解Cu箔等の金属箔等からなるものであってもよいことがわかる。
(実施例13)
チョークコイルとしての実施例5の薄型インダクタと制御ICとを、図10に示すような位置関係で積層配置し、スイッチング電源を作製した。なお、薄型インダクタは導電層が制御IC側となるように配置した。このスイッチング電源を実際に動作させたところ、制御ICは誤動作せず、十分平滑な出力電流が安定して得られ、本発明に係る薄型インダクタの有意性が確認された。
チョークコイルとしての実施例5の薄型インダクタと制御ICとを、図10に示すような位置関係で積層配置し、スイッチング電源を作製した。なお、薄型インダクタは導電層が制御IC側となるように配置した。このスイッチング電源を実際に動作させたところ、制御ICは誤動作せず、十分平滑な出力電流が安定して得られ、本発明に係る薄型インダクタの有意性が確認された。
(実施例14)
共振回路のインダクタとしての実施例5の薄型インダクタを、図11に示すように基板配線上に、該基板配線と間隔を空けるように厚さ100μmの絶縁層を介して積層固定し、導電性ワイヤを用いて基板に実装した。なお、薄型インダクタは導電層が基板配線側となるように配置した。この共振回路を実際に動作させたところ、共振周波数はほとんど変化することなく、また基板配線にノイズが載ることもなく、良好な実装状態が実現することが確認された。
共振回路のインダクタとしての実施例5の薄型インダクタを、図11に示すように基板配線上に、該基板配線と間隔を空けるように厚さ100μmの絶縁層を介して積層固定し、導電性ワイヤを用いて基板に実装した。なお、薄型インダクタは導電層が基板配線側となるように配置した。この共振回路を実際に動作させたところ、共振周波数はほとんど変化することなく、また基板配線にノイズが載ることもなく、良好な実装状態が実現することが確認された。
1…平面磁気素子、2…平面コイル、3…磁性体層、4…導体層、4a…小片導体、5…絶縁層、21,22…取り出し電極、23…上部コイル層、24…下部コイル層、25,26…スルーホールランド、28…取り出し電極、31…上部磁性体層、32…下部磁性体層、51…スルーホール導体、100…基板、101…基板配線、102…絶縁層、103…導電性ワイヤ、200…制御IC
Claims (6)
- 平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備する平面磁気素子であって、
前記磁性体層の表面に導体層が設けられていることを特徴とする平面磁気素子。 - 前記導体層は、前記平面コイルの面積の30%以上の部分を覆うように前記磁性体層の表面に設けられていることを特徴とする請求項1記載の平面磁気素子。
- 前記前記導体層は、前記平面コイルの面積の60%以上の部分を覆うように前記磁性体層の表面に設けられていることを特徴とする請求項1記載の平面磁気素子。
- 前記導体層は、互いに絶縁された複数の小片導体からなることを特徴とする請求項1乃至3のいずれか1項記載の平面磁気素子。
- 前記小片導体同士の間隔は50μm以下であることを特徴とする請求項4記載の平面磁気素子。
- 請求項1乃至5のいずれか1項記載の平面磁気素子を用いたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007135823A JP2008294084A (ja) | 2007-05-22 | 2007-05-22 | 平面磁気素子およびそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007135823A JP2008294084A (ja) | 2007-05-22 | 2007-05-22 | 平面磁気素子およびそれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294084A true JP2008294084A (ja) | 2008-12-04 |
Family
ID=40168525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007135823A Withdrawn JP2008294084A (ja) | 2007-05-22 | 2007-05-22 | 平面磁気素子およびそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008294084A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011145490A1 (ja) * | 2010-05-17 | 2013-07-22 | 太陽誘電株式会社 | 基板内蔵用電子部品および部品内蔵型基板 |
JP2020523776A (ja) * | 2017-06-02 | 2020-08-06 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 磁気シールドをともなう共振クロック回路 |
-
2007
- 2007-05-22 JP JP2007135823A patent/JP2008294084A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011145490A1 (ja) * | 2010-05-17 | 2013-07-22 | 太陽誘電株式会社 | 基板内蔵用電子部品および部品内蔵型基板 |
JP2020523776A (ja) * | 2017-06-02 | 2020-08-06 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 磁気シールドをともなう共振クロック回路 |
JP7062694B2 (ja) | 2017-06-02 | 2022-05-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気シールドをともなう共振クロック回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5221143B2 (ja) | 平面磁気素子 | |
JP6815807B2 (ja) | 表面実装型のコイル部品 | |
JP5661824B2 (ja) | 電源icパッケージ | |
US11562848B2 (en) | Coil electronic component and method of manufacturing same | |
US9660013B2 (en) | Chip inductor | |
US9490062B2 (en) | Chip electronic component | |
US9976224B2 (en) | Chip electronic component and manufacturing method thereof | |
EP2652755B1 (en) | Thin film inductor with integrated gaps | |
CN106057399B (zh) | 线圈电子组件及其制造方法 | |
JP4867698B2 (ja) | 薄膜磁気デバイス及びこれを有する電子部品モジュール | |
JP6609068B2 (ja) | コイルパターンの形成方法 | |
JP2007067214A (ja) | パワーインダクタ | |
WO2006008939A1 (ja) | インダクタンス部品およびその製造方法 | |
US20160247624A1 (en) | Chip electronic component and manufacturing method thereof | |
JP2008294085A (ja) | 平面磁気素子およびそれを用いた電子機器 | |
US20080143469A1 (en) | Magnetic device | |
US20160276096A1 (en) | Power inductor | |
JP4711593B2 (ja) | 平面磁気素子 | |
JP2008294084A (ja) | 平面磁気素子およびそれを用いた電子機器 | |
JP2002222712A (ja) | Lc複合素子 | |
JPH05198445A (ja) | 薄形電源 | |
JP2003133136A (ja) | 磁性部品およびその製造方法 | |
JP2003282328A (ja) | 薄型磁性素子及びその製造方法並びにそれを用いた電源モジュール | |
JP2001284125A (ja) | 平面磁気素子 | |
JP7411590B2 (ja) | インダクタ部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100803 |