JP2008289011A - Receiving part of digital wireless device - Google Patents
Receiving part of digital wireless device Download PDFInfo
- Publication number
- JP2008289011A JP2008289011A JP2007133400A JP2007133400A JP2008289011A JP 2008289011 A JP2008289011 A JP 2008289011A JP 2007133400 A JP2007133400 A JP 2007133400A JP 2007133400 A JP2007133400 A JP 2007133400A JP 2008289011 A JP2008289011 A JP 2008289011A
- Authority
- JP
- Japan
- Prior art keywords
- data
- symbol
- correlation
- dsp
- correlation calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、デジタル変調方式で無線通信を行う無線通信端末(デジタル無線機)に関し、特に、受信機にサンプリング毎にDSPに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できるデジタル無線機の受信部に関する。 The present invention relates to a wireless communication terminal (digital wireless device) that performs wireless communication using a digital modulation method, and in particular, can provide a receiver with the same synchronization detection accuracy as a method of interrupting a DSP at every sampling. The present invention relates to a receiver of a digital radio that can realize both proper data processing and processing load reduction.
一般に、デジタル変調方式で無線通信を行う無線通信端末(デジタル無線機)において、シンボルレートに対してN倍(Nは整数)のレートでサンプリングを行う受信機がフレーム同期を取る(FSWを検出する)場合に、DSPを使用して受信したデータと待ち受けているデータの相関を求めるとき、サンプリング毎にDSPへ割り込みを行って計算する方法と、シンボル毎にDSPへ割り込みを行うことで、1回の割り込みでN個のサンプリングしたデータに対して計算する方法があった。 In general, in a wireless communication terminal (digital wireless device) that performs wireless communication using a digital modulation method, a receiver that performs sampling at a rate N times (N is an integer) with respect to a symbol rate obtains frame synchronization (detects FSW). In this case, when the correlation between the data received using the DSP and the waiting data is obtained, the calculation is performed by interrupting the DSP every sampling, and the DSP is interrupted once every symbol. There was a method to calculate for N sampled data with an interrupt of.
ここで、FSWのシンボル数を5個とすると、前者の方法では、図7に示すように、4シンボル分のサンプリングデータ+1サンプリングデータをバッファリングし、各シンボルのN番目のサンプリングデータで1回の相関計算を行い、FSWが検出されなかった場合は、バッファの先頭の1サンプリングデータを破棄して、新たに1サンプリングデータをバッファに保存し、再び相関計算をする、という動作を繰り返し行っている。
また、後者の方法では、図8に示すように、5シンボル分のサンプリングデータをバッファリングし、各シンボルの1〜N番目のサンプリングデータでN回の相関計算を行い、FSWが検出されなかった場合は、バッファの先頭の1シンボル分のサンプリングデータを破棄して、新たに1シンボル分のサンプリングデータをバッファに保存し、再び相関計算をする、という動作を繰り返し行っている。図7、8は、従来のDSPにおけるバッファリング処理の説明図である。
Here, assuming that the number of FSW symbols is 5, as shown in FIG. 7, the
In the latter method, as shown in FIG. 8, sampling data for 5 symbols is buffered, and correlation calculation is performed N times with the 1st to Nth sampling data of each symbol, and FSW is not detected. In this case, the operation of discarding sampling data for one symbol at the head of the buffer, newly saving sampling data for one symbol in the buffer, and performing correlation calculation again is repeated. 7 and 8 are explanatory diagrams of buffering processing in a conventional DSP.
従来より、シンボルをサンプリングして同期加算を行なう技術が提案されていたが、その課題は、シンボルカウンタを補正するものではなく、少ない演算量でビットクロックやフレーム同期タイミング信号を得るものであった(特許文献1)。
すなわち、サンプリング毎にDSPに対して割り込みを行う方法は、サンプリング毎にFSWの検出・未検出を判断することができるが、処理負荷が非常に重いという問題があった。
また、シンボル毎にDSPに対して割り込みを行う方法では、サンプリング毎にDSPに対して割り込みを行う方法と比べると処理負荷は軽いが、N個のサンプリングしたデータをバッファリングした後にデータの相関を求めるため、バッファリングする分だけFSWの検出が遅れてしまうことがあり、シンボルカウンタを基準として、受信フレームのデコード処理を行うシステムの場合、ここで発生した遅延により、あらかじめ決められたデータフォーマットに沿って、正しくデコード処理を行うことができない問題があった。
That is, the method of interrupting the DSP for each sampling can determine whether FSW is detected or not detected for each sampling, but has a problem that the processing load is very heavy.
In addition, the method of interrupting the DSP for each symbol is lighter in processing load than the method of interrupting the DSP every sampling, but the correlation of the data after buffering N sampled data is performed. Therefore, the detection of FSW may be delayed by the amount of buffering, and in the case of a system that decodes a received frame using a symbol counter as a reference, the data format determined in advance is determined by the delay generated here. Therefore, there is a problem that the decoding process cannot be performed correctly.
本発明は、上記従来の問題点を鑑みてなされたものであり、その目的は、シンボル毎にDSPに対して割り込みを行い、相関を求める方法でも、受信データのデコード処理を、遅延なく、あらかじめ決められたデータフォーマットに沿って、正しく行うことができるデジタル無線機の受信部を提供することである。
本発明の他の目的は、受信機にサンプリング毎にDSPに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できるデジタル無線機の受信部を提供することである。
The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to perform a decoding process on received data in advance without delay even in a method of interrupting a DSP for each symbol and obtaining a correlation. It is to provide a receiving unit of a digital radio that can perform correctly according to a determined data format.
Another object of the present invention is to provide a digital radio capable of providing the receiver with the same synchronization detection accuracy as the method of interrupting the DSP for each sampling, and realizing both appropriate data processing and processing load reduction. Is to provide a receiver of the machine.
上述の目的を達成するために、請求項1記載の発明は、デジタル変調方式で無線通信を行うデジタル無線機において、シンボルレートに対してN倍(Nは整数)のレートでサンプリングを行う受信部であって、受信アナログ検波信号を入力してデジタル信号に変換するADコンバータと、前記受信検波信号と待ち受けているデータの相関を求めてフレーム同期を取るために前記ADコンバータに接続されたデジタル信号処理手段と、前記受信検波信号のデータをシンボル単位でカウントするために前記デジタル信号処理手段に接続されたシンボルカウンタと、を具備し、前記デジタル信号処理手段が、前記受信検波信号をバッファリングし、そのバッファリングしたデータと、前記待ち受けているデータにより相関計算を行って相関計算値を求め、その相関計算値が最大値となった場合に前記フレーム同期が取れたとすると共に、N個のサンプリングデータをバッファリングしてから相関を求めることで発生する前記フレーム同期検出の遅延を、前記シンボルカウンタを調整して補正することを特徴とする。
In order to achieve the above-mentioned object, the invention according to
また、請求項2記載の発明は、前記デジタル信号処理手段が、前記最大値が実際にあったポイントと、それを判断できるポイントとが同一シンボル内ではなかった場合に、前記シンボルカウンタを−1して調整することを特徴とする。
また、請求項3記載の発明は、前記デジタル信号処理手段は、前記相関計算値が所定の閾値を超え、かつその閾値を超えた値からM個連続で小さい相関計算値が続いた場合に前記最大値と判定することを特徴とする。
また、請求項4記載の発明は、前記シンボルカウンタが、前記デジタル信号処理手段内部のソフトウェアで実現されることを特徴とする。
According to a second aspect of the present invention, the digital signal processing means sets the symbol counter to -1 when the point where the maximum value is actually and the point where it can be determined are not within the same symbol. And adjusting.
According to a third aspect of the present invention, in the digital signal processing means, when the correlation calculation value exceeds a predetermined threshold value, and when M correlation calculation values continue from the value exceeding the threshold value, the correlation calculation value continues, The maximum value is determined.
The invention according to
本発明によれば、シンボル毎にDSPに対して割り込みを行い、相関を求める方法でも、受信データのデコード処理を、遅延なく、あらかじめ決められたデータフォーマットに沿って、正しく行うことができる。
また、本発明によれば、受信機にサンプリング毎にDSPに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できる。
According to the present invention, it is possible to correctly perform a decoding process of received data according to a predetermined data format without delay even by a method of interrupting the DSP for each symbol and obtaining a correlation.
In addition, according to the present invention, the receiver can be provided with the same synchronization detection accuracy as the method of interrupting the DSP for each sampling, and both appropriate data processing and processing load reduction can be realized.
以下に添付の図を参照してこの発明の実施形態を詳細に説明する。
まず、本発明の要旨としては、デジタル変調方式で無線通信を行うデジタル無線機の受信部において、フレーム同期を取る(FSWを検出する)ために、DSP(デジタル・シグナル・プロセッサ)を使用して受信したデータと待ち受けているデータの相関を求めるとき、シンボル毎にDSPへ割り込みを行うことで、1回の割り込みでN個のサンプリングしたデータに対して計算する方法において、N個のサンプリングデータをバッファリングしてから相関を求めることで発生するFSW検出の遅延を、シンボルカウンタを調整することで補正するようにしたものである。尚、DSPはシンボルカウンタやADコンバータ等を含むワンチップマイコンでも構わない。
以下に本発明の実施形態を説明する。ただし、この実施形態に記載される構成要素、組み合わせ、形状、配置などは、説明する上での一例に過ぎない。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
First, as a gist of the present invention, a digital signal processor (DSP) is used for frame synchronization (FSW detection) in a receiver of a digital radio that performs radio communication using a digital modulation method. When calculating the correlation between the received data and the waiting data, by interrupting the DSP for each symbol, N sampled data is calculated in a method for calculating N sampled data with one interrupt. The FSW detection delay caused by obtaining the correlation after buffering is corrected by adjusting the symbol counter. The DSP may be a one-chip microcomputer including a symbol counter and an AD converter.
Embodiments of the present invention will be described below. However, the components, combinations, shapes, arrangements, and the like described in this embodiment are merely examples for explanation.
図1は、本発明によるデジタル無線機の受信部の一実施形態の概略構成ブロック図である。
図1に示すように、このデジタル無線機の受信部は、シンボルレートに対してN倍(Nは整数)のレートでサンプリングを行う受信部であって、図示を省略したRF受信回路からの検波信号を入力するADコンバータ1と、ADコンバータ1に接続されたDSP(デジタルシグナルプロセッサ)2と、DSP2に接続されたシンボルカウンタ3と、DSP2に接続されたCODEC(コーデック)4と、CODEC4に接続されたアンプ5と、アンプ5に接続されたスピーカー6とを有している。
FIG. 1 is a block diagram of a schematic configuration of an embodiment of a receiver of a digital radio according to the present invention.
As shown in FIG. 1, the receiving unit of this digital radio is a receiving unit that performs sampling at a rate N times (N is an integer) with respect to the symbol rate, and a detection from an RF receiving circuit (not shown). Connected to an
そして、図示を省略したRF受信回路からの検波アナログ信号は、ADコンバータ1によりデジタル信号の形式に変換され、ADコンバータから供給されるデジタルデータがDSP2の内部でバッファリングされ、そのバッファリングされたデータと待ち受けているFSWのデータとで相関計算が行われ、その相関計算値が最大値となった場合にFSWが検出され、DSP2より出力される。ここで、シンボルカウンタ3は、ADコンバータ1からDSP2内部のバッファに供給されたデータを、シンボル単位でカウントするようになっており、何シンボルのデータをバッファに格納したかをカウントする。そして、シンボルカウンタ3は、DSP2内部のソフトウェアで実現されるようになっている。
そして、DSP2からの信号は、CODEC4で音声信号に変換され、アンプ5を経てスピーカー6に供給され音声として出力される。
なお、DSP2とADコンバータ1、並びにCODEC4との間の信号のやりとりは、DSP2で処理可能な形式で行われる。
The detected analog signal from the RF receiving circuit (not shown) is converted into a digital signal format by the
The signal from the
Signal exchange between the
以下に、本発明のポイントであるDSP2の動作について詳細に説明する。
本発明のポイントであるDSP2の動作としては、ADコンバータから供給されるデータをDSP内部にバッファリングし、そのバッファリングしたデータと待ち受けているFSWのデータで相関計算を行い、その相関計算値が最大値となった場合にFSWを検出し、その最大値を判断する方法が、ある閾値を超え、かつその閾値を超えた値からM個(Mは整数)連続で小さい値が続いた場合であり、その最大値が実際にあったポイントと、それが最大値であることを判断できたポイントが、同一シンボル内ではなかつた場合に、シンボルカウンタを−1してデータ処理タイミングを補正することである。以下にその手順を示す。なお、以下の動作は、DSP2内部のソフトウェアで実現されるようになっている。
The operation of the
The operation of the
図2は、図1で示したDSP2の動作のフローチャートである。
まず、DSP2では、何シンボルのデータをバッファに格納したかをカウントするシンボルカウンタ3を備え、受信開始と同時にこれを起動させておくことにより、いつでも何シンボル目のデータをバッファに格納したのかを知ることができるようになっており、ここでは、シンボル値を−3、−1、+1、+3の4値、FSWのシンボル配列を−1、+3、−3、+1、一3の5シンボル、サンプリング周波数をシンボルレートの5倍(1シンボルあたり5回のサンプリングを行う)と仮定して説明する。
まず、図2のステップ101において、DSP2では、図3に示すように、受信開始してから5シンボル分のサンプリングしたデータをバッファに格納する。このときシンボルカウンタは5を示している。
FIG. 2 is a flowchart of the operation of the
First, the DSP 2 includes a
First, in
次に、ステップ102において、まず、この5シンボルのデータで相関を求め、FSWが検出されなければバッファ内の先頭の(最初にバッファに格納した)1シンボル分サンプリングデータを破棄して、6つ目の1シンボル分サンプリングデータをバッファに格納し、同様に相関を求める。ここでの相関の求め方は、例えば図3のようにバッファに格納されている各シンボルの1番目のサンプリングデータと、FSWのシンボル値で積算をし、5つの値の和を求め、これを2〜5番目のサンプリングデータについても行うことで求められる。
この相関計算を数式で表すと図4に示すようになる。また、こうして求められた値をグラフに表すと図5に示すようになる。図3は、図1に示したDSP2における相関計算の一例を示す説明図であり、図4は、図3に示した例の相関計算の数式を示す説明図であり、図5は、図4に示した相関計算の数式による相関計算の値のグラフ図である。
Next, in
This correlation calculation is represented by a mathematical formula as shown in FIG. Further, the values thus obtained are represented in a graph as shown in FIG. 3 is an explanatory diagram showing an example of the correlation calculation in the
次に、ステップ103において、その相関計算値が閾値(図5参照)を超えたか否かが判定され、その相関計算値が閾値を超えた場合、ステップ104において、その閾値を超えた値から設定回数(この場合、2個)連続で小さい値が続いたか否かが判定される。
そして、その閾値を超えた値から設定回数(この場合、2個)連続で小さい値が続いた場合、このデータが最大値であり、FSWであると判断する。図5で示す例の場合、3番目のデータがそれにあたる。
Next, in
If the set number of times (two in this case) continues from the value exceeding the threshold, the data is determined to be the maximum value and FSW. In the example shown in FIG. 5, the third data corresponds to this.
ここで、バッファの最後に格納しているシンボルが、受信開始からKシンボル目だとすると、シンボルカウンタはKを示しているため、Kシンボル目にFSWの最終シンボルがあることが分かる。ただし、図6に示すように、4番目、5番目のシンボルが最大値であった場合、それを判定できるのは次のシンボルをバッファに格納し、相関計算を行ってからとなってしまう。すなわち、Kシンボル目(最大値が実際にあったポイント)にFSWの最終シンボルがあるのに、シンボルカウンタはK+1(それが最大値であることを判断できたポイント)を示すこととなり、1シンボル分のずれが生じてしまう。このように、実際に相関が取れるポイントと、それを判断できるポイントが同一シンボル内ではなかった場合は、1シンボル分のずれが生じてしまう。図6は、バッファリング処理における4番目、5番目のシンボルが最大値であった場合の説明図である。 Here, if the symbol stored at the end of the buffer is the Kth symbol from the start of reception, the symbol counter indicates K, and it can be seen that there is a final symbol of FSW at the Kth symbol. However, as shown in FIG. 6, when the fourth and fifth symbols have the maximum value, it can be determined after the next symbol is stored in the buffer and the correlation calculation is performed. That is, the symbol counter indicates K + 1 (the point at which it was possible to determine that it is the maximum value) even though there is the final symbol of the FSW at the Kth symbol (the point where the maximum value was actually). Misalignment will occur. Thus, when the point where the correlation can be actually obtained and the point where the correlation can be determined are not within the same symbol, a deviation of one symbol occurs. FIG. 6 is an explanatory diagram when the fourth and fifth symbols have the maximum values in the buffering process.
そのため、ステップ105において、その最大値が実際にあったポイントと、それが最大値であることを判断できたポイントが、同一シンボル内であるか否かを判定し、その最大値が実際にあったポイントと、それが最大値であることを判断できたポイントが、同一シンボル内ではなかった場合は、ステップ106において、シンボルカウンタを−1することにより、シンボルカウンタを正しい位置に調整し、データ処理タイミングを補正する。
これにより、シンボル毎にDSPに対して割り込みを行い、相関を求める方法でも、受信データのデコード処理を、遅延なく、あらかじめ決められたデータフォーマットに沿って、正しく行うことができる。
そして、受信機にサンプリング毎にDSPに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できる。
Therefore, in
As a result, even when the DSP is interrupted for each symbol and the correlation is obtained, the decoding process of the received data can be correctly performed according to the predetermined data format without delay.
Then, the receiver can be provided with the same synchronization detection accuracy as the method of interrupting the DSP for each sampling, and both appropriate data processing and processing load reduction can be realized.
なお、ここで、K+1シンボル目のデータは、FSW以後のデータとして、それに応じた適切な処理を行うことでこれを解決できる。
また、上記実施形態では、FSWの検出を、図3、図4に示したように、待ち受けているFSWのデータと受信データの相関を求めて実現させていたが、例えば、両者のビット列でANDを取るなどして、単純に比較を行ってこれを実現させてもよいし、他の方法でも良い。
すなわち、本発明は、FSWを検出した位置と、それを判定した位置が同一シンボル内にない場合であれば、適用可能となる。
Here, the data of the (K + 1) th symbol can be solved by performing appropriate processing corresponding to the data after the FSW.
In the above embodiment, as shown in FIGS. 3 and 4, the detection of the FSW is realized by obtaining the correlation between the waiting FSW data and the received data. This may be achieved by simply performing a comparison, or another method may be used.
That is, the present invention can be applied if the position where the FSW is detected and the position where the FSW is determined are not in the same symbol.
また、上記実施形態では、最大値の判定を、閾値を超え、かつその閾値を超えた値から2個連続で小さい値が続いた場合としたが、いくつ小さい値が続いた場合とするかは設計者の自由である。しかし、少ないとノイズで同期してしまうことや、多いと同期が取りづらくなってしまう可能性があるので、シンボルあたりのサンプリング回数/2付近に設定するのが適当であり、できれば値を変えて実際に同期成功率を測定し、最も成功率が高かった値に設定することが望ましい。
また、1回FSWが検出できたら同期とすると、ノイズで偶然に相関が取れて同期してしまうことがあるので、例えば2フレーム連続でFSWが検出できたら同期とするなど、複数フレーム連続でFSWが検出できたら同期とすることにより、ノイズによる同期回数を減らすことができる。これについても回数を変えて実際に同期成功率を測定し、最も成功率が高かった回数に設定することが望ましい。
In the above embodiment, the maximum value is determined when the threshold value is exceeded and two consecutive small values continue from the value exceeding the threshold value. It is the freedom of the designer. However, if the number is small, synchronization may occur due to noise, and if the number is large, synchronization may be difficult. Therefore, it is appropriate to set the number of samplings per symbol to be around / 2, and if possible, change the value. It is desirable to actually measure the synchronization success rate and set it to the value with the highest success rate.
In addition, if synchronization is detected once the FSW is detected, there is a case where the correlation is accidentally caused by noise, and synchronization may occur. For example, if the FSW is detected continuously for two frames, the synchronization is performed. If synchronization is detected, the number of synchronizations due to noise can be reduced by performing synchronization. Also for this, it is desirable to actually measure the synchronization success rate by changing the number of times, and set it to the number with the highest success rate.
1…ADコンバータ、2…DSP、3…シンボルカウンタ、4…CODEC、
5…アンプ、6…スピーカー
1 ... AD converter, 2 ... DSP, 3 ... symbol counter, 4 ... CODEC,
5 ... Amplifier, 6 ... Speaker
Claims (4)
受信アナログ検波信号を入力してデジタル信号に変換するADコンバータと、前記受信検波信号と待ち受けているデータの相関を求めてフレーム同期を取るために前記ADコンバータに接続されたデジタル信号処理手段と、前記受信検波信号のデータをシンボル単位でカウントするために前記デジタル信号処理手段に接続されたシンボルカウンタと、を具備し、
前記デジタル信号処理手段が、前記受信検波信号をバッファリングし、そのバッファリングしたデータと、前記待ち受けているデータにより相関計算を行って相関計算値を求め、その相関計算値が最大値となった場合に前記フレーム同期が取れたとすると共に、N個のサンプリングデータをバッファリングしてから相関を求めることで発生する前記フレーム同期検出の遅延を、前記シンボルカウンタを調整して補正することを特徴とするデジタル無線機の受信部。 In a digital radio that performs radio communication using a digital modulation method, a receiver that performs sampling at a rate N times (N is an integer) the symbol rate,
An AD converter for inputting a received analog detection signal and converting it to a digital signal; and a digital signal processing means connected to the AD converter for obtaining a frame synchronization by obtaining a correlation between the received detection signal and the waiting data; A symbol counter connected to the digital signal processing means for counting the data of the received detection signal in units of symbols,
The digital signal processing means buffers the received detection signal, calculates a correlation calculation value based on the buffered data and the waiting data, obtains a correlation calculation value, and the correlation calculation value becomes the maximum value. The frame synchronization is detected, and the delay of the frame synchronization detection caused by obtaining the correlation after buffering N sampling data is corrected by adjusting the symbol counter. Digital radio receiver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133400A JP4946623B2 (en) | 2007-05-18 | 2007-05-18 | Digital radio receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133400A JP4946623B2 (en) | 2007-05-18 | 2007-05-18 | Digital radio receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008289011A true JP2008289011A (en) | 2008-11-27 |
JP4946623B2 JP4946623B2 (en) | 2012-06-06 |
Family
ID=40148290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133400A Active JP4946623B2 (en) | 2007-05-18 | 2007-05-18 | Digital radio receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4946623B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104931780A (en) * | 2015-05-20 | 2015-09-23 | 梧州学院 | Synchronous sampling, converting and acquiring device for power harmonic 16-channel signal input |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145931A (en) * | 1997-11-07 | 1999-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Symbol timing detection circuit for ofdm demodulator |
JP2002101010A (en) * | 2000-09-22 | 2002-04-05 | Sanyo Electric Co Ltd | Synchronization maintaining device |
-
2007
- 2007-05-18 JP JP2007133400A patent/JP4946623B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145931A (en) * | 1997-11-07 | 1999-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Symbol timing detection circuit for ofdm demodulator |
JP2002101010A (en) * | 2000-09-22 | 2002-04-05 | Sanyo Electric Co Ltd | Synchronization maintaining device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104931780A (en) * | 2015-05-20 | 2015-09-23 | 梧州学院 | Synchronous sampling, converting and acquiring device for power harmonic 16-channel signal input |
Also Published As
Publication number | Publication date |
---|---|
JP4946623B2 (en) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9817629B2 (en) | Audio synchronization method for bluetooth speakers | |
US8576964B2 (en) | Radio receiver | |
US11910337B2 (en) | Synchronization of audio streams and sampling rate for wireless communication | |
JP2007235205A (en) | Wireless receiver | |
US9083505B2 (en) | Manchester code receiving circuit | |
US8089950B2 (en) | Wireless communication equipment and wireless communication method | |
TW200714049A (en) | Methods, filtering systems and receivers for rejecting a co-channel interference signal | |
JPWO2012144558A1 (en) | Transmission circuit, reception circuit, interface circuit, information terminal, interface method and program | |
TWI264889B (en) | Universal adaptive synchronization scheme for distributed audio-video capture on heterogeneous computing platforms | |
JP4946623B2 (en) | Digital radio receiver | |
EP1137232A3 (en) | Digital reception apparatus | |
JP5852311B2 (en) | Audio frame timing correction method and radio | |
JP6015387B2 (en) | Delay amount estimation apparatus and delay amount estimation method | |
JP2007228040A (en) | Pll device compatible with received packet missing | |
US8422593B2 (en) | Parallel automatic frequency offset estimation method and apparatus | |
JP2005057595A (en) | Agc circuit | |
JP5515718B2 (en) | Wireless communication apparatus and wireless communication method | |
EP1117216A2 (en) | DC-offset elimination | |
EP2768246B1 (en) | Method for operating a hearing device and hearing device | |
JP2006229312A (en) | Sampling period adjuster | |
CN110970043A (en) | Audio signal receiving and storing method | |
JP2015115679A (en) | Receiver, reception method, and program | |
CN106157978B (en) | Speech signal processing apparatus and speech signal processing method | |
JP5256092B2 (en) | Transmission path characteristic measuring apparatus and transmission path characteristic measuring system using the same | |
JP5097874B2 (en) | Inter-station correction device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4946623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |